JPH1145976A - 高周波マルチチップモジュール及びその製造方法 - Google Patents
高周波マルチチップモジュール及びその製造方法Info
- Publication number
- JPH1145976A JPH1145976A JP20116397A JP20116397A JPH1145976A JP H1145976 A JPH1145976 A JP H1145976A JP 20116397 A JP20116397 A JP 20116397A JP 20116397 A JP20116397 A JP 20116397A JP H1145976 A JPH1145976 A JP H1145976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin
- chip
- semiconductor chip
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】絶縁膜の平坦性を改善し、薄膜容量を搭載でき
る高周波マルチチップモジュールの構成および製造法を
提供する。 【解決手段】半導体チップを樹脂層により封じ込めて固
定し、その樹脂層の上部に１層あるいは多層の配線層を
設け、その配線層の上部に薄膜キャパシタを設ける。薄
膜キャパシタは上部電極層と誘電体層と下部電極層の３
層構造を有し、誘電体層のパタンを上部電極層のパタン
の内側に形成し、下部電極層のパタンを誘電体層のパタ
ンの内側に形成し、上部電極層，誘電体層，下部電極層
の順で面積を小さくし、薄膜キャパシタの上記下部電極
とその下方にある上記配線層とをバイアホールにより電
気的に接続する。
る高周波マルチチップモジュールの構成および製造法を
提供する。 【解決手段】半導体チップを樹脂層により封じ込めて固
定し、その樹脂層の上部に１層あるいは多層の配線層を
設け、その配線層の上部に薄膜キャパシタを設ける。薄
膜キャパシタは上部電極層と誘電体層と下部電極層の３
層構造を有し、誘電体層のパタンを上部電極層のパタン
の内側に形成し、下部電極層のパタンを誘電体層のパタ
ンの内側に形成し、上部電極層，誘電体層，下部電極層
の順で面積を小さくし、薄膜キャパシタの上記下部電極
とその下方にある上記配線層とをバイアホールにより電
気的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明はＵＨＦからマイクロ
波帯の信号処理を行う高周波マルチチップモジュールに
係り、特に薄膜容量を用いた高周波マルチチップモジュ
ールの構成および製造法に関する。
波帯の信号処理を行う高周波マルチチップモジュールに
係り、特に薄膜容量を用いた高周波マルチチップモジュ
ールの構成および製造法に関する。
【０００２】
【従来の技術】セルラ，ＰＨＳ（Personal Handy−phon
e System）といった移動体通信の普及で、携帯電話機の
需要は近年急激にのびている。携帯電話機の技術的な課
題は、移動体通信システムに対する高周波特性の仕様を
満足することはもちろんであるが、顧客ニーズの点では
小型，薄型，軽量化することが特に重要である。これま
では半導体（ＩＣ，トランジスタ）パッケージ及びチッ
プコンデンサ，チップ抵抗をプリント基板上に表面実装
する手法により携帯電話機の回路基板を構成していた。
マルチチップモジュール（ＭＣＭ：Multi−Chip Modul
e）技術は半導体チップをパッケージなしで用いること
でさらに実装密度を上げる技術であり、携帯電話の小
型，薄型，軽量化の要求を満たす最適な技術である。そ
の従来例としては例えば特開平5−47856号において論じ
られている。
e System）といった移動体通信の普及で、携帯電話機の
需要は近年急激にのびている。携帯電話機の技術的な課
題は、移動体通信システムに対する高周波特性の仕様を
満足することはもちろんであるが、顧客ニーズの点では
小型，薄型，軽量化することが特に重要である。これま
では半導体（ＩＣ，トランジスタ）パッケージ及びチッ
プコンデンサ，チップ抵抗をプリント基板上に表面実装
する手法により携帯電話機の回路基板を構成していた。
マルチチップモジュール（ＭＣＭ：Multi−Chip Modul
e）技術は半導体チップをパッケージなしで用いること
でさらに実装密度を上げる技術であり、携帯電話の小
型，薄型，軽量化の要求を満たす最適な技術である。そ
の従来例としては例えば特開平5−47856号において論じ
られている。
【０００３】従来例のマルチチップモジュールは図２に
示すように、パッケージ１上にキャビティ状のステージ
１ａを設け、その中へ半導体チップ２をマウントし、さ
らにポリイミド等の樹脂からなる絶縁膜３ａを塗布する
ことによりその半導体チップ２を埋め込み、その絶縁膜
３ａ上に配線パタン３ｃおよび薄膜抵抗５を形成して、
マルチチップモジュールを構成している。図２において
１ｂ，２ａは接続パッド、３ｂはバイアホール、３ｄは
第２の絶縁膜、３ｅはシールド用の接地導体膜である。
示すように、パッケージ１上にキャビティ状のステージ
１ａを設け、その中へ半導体チップ２をマウントし、さ
らにポリイミド等の樹脂からなる絶縁膜３ａを塗布する
ことによりその半導体チップ２を埋め込み、その絶縁膜
３ａ上に配線パタン３ｃおよび薄膜抵抗５を形成して、
マルチチップモジュールを構成している。図２において
１ｂ，２ａは接続パッド、３ｂはバイアホール、３ｄは
第２の絶縁膜、３ｅはシールド用の接地導体膜である。
【０００４】この従来例ではパッケージ１として熱伝導
率の高い金属基板や窒化アルミ基板を用いることによ
り、半導体チップ２の放熱性を良好にできる。また塗布
型の絶縁樹脂膜３ａを用いることで平坦化を図り、これ
により配線パタン３ｃの微細化を可能にしている。
率の高い金属基板や窒化アルミ基板を用いることによ
り、半導体チップ２の放熱性を良好にできる。また塗布
型の絶縁樹脂膜３ａを用いることで平坦化を図り、これ
により配線パタン３ｃの微細化を可能にしている。
【０００５】
【発明が解決しようとする課題】上記従来技術で実際に
高周波マルチチップモジュールを実現し、携帯電話機を
小型，薄型，軽量化を図った場合、塗布型絶縁樹脂膜の
平坦性劣化の点で問題があった。
高周波マルチチップモジュールを実現し、携帯電話機を
小型，薄型，軽量化を図った場合、塗布型絶縁樹脂膜の
平坦性劣化の点で問題があった。
【０００６】我々の検討によると、従来例の構造におい
て半導体チップ２とパッケージ１との間隙にポリイミド
からなる絶縁膜３ａを充填するには、塗布用ポリイミド
の有機溶剤を７０％以上にして粘性を低くする必要があ
った。この条件でポリイミドを熱硬化して絶縁膜３ａを
形成すると、有機溶剤の気化により間隙内のポリイミド
の膜厚が著しく減少した。これにより間隙上の絶縁膜３
ａの高さが半導体チップ２上、パッケージ１上に比べ低
くなり、表面が溝状となって平坦性が劣化し、配線パタ
ン３ｃを形成した場合には断線不良および溝内の配線金
属残渣による短絡不良が多発した。
て半導体チップ２とパッケージ１との間隙にポリイミド
からなる絶縁膜３ａを充填するには、塗布用ポリイミド
の有機溶剤を７０％以上にして粘性を低くする必要があ
った。この条件でポリイミドを熱硬化して絶縁膜３ａを
形成すると、有機溶剤の気化により間隙内のポリイミド
の膜厚が著しく減少した。これにより間隙上の絶縁膜３
ａの高さが半導体チップ２上、パッケージ１上に比べ低
くなり、表面が溝状となって平坦性が劣化し、配線パタ
ン３ｃを形成した場合には断線不良および溝内の配線金
属残渣による短絡不良が多発した。
【０００７】さらに高周波回路のマルチチップモジュー
ル化には整合用コンデンサおよびバイパスコンデンサと
して薄膜容量の搭載が要求されるが、上記の平坦性劣化
により絶縁膜３ａ上への薄膜容量の形成は困難であっ
た。
ル化には整合用コンデンサおよびバイパスコンデンサと
して薄膜容量の搭載が要求されるが、上記の平坦性劣化
により絶縁膜３ａ上への薄膜容量の形成は困難であっ
た。
【０００８】また薄膜容量の誘電体としては、高い比誘
電率が得られるチタン酸ストロンチウム（ＳＴＯ）もし
くはチタン酸ストロンチウムバリウム（ＢＳＴ）といっ
た酸化物誘電体結晶膜を用いるのが最適であるが、上記
従来技術では絶縁膜３ａはポリイミド等の比較的耐熱温
度の低い樹脂材料を用い、その絶縁膜３ａの形成後に薄
膜容量を形成するため、本来高温で形成した場合に好ま
しい特性が得られる酸化物誘電体結晶を樹脂の耐熱温度
以下の低温で被着しなくてはならず、薄膜容量の高周波
特性が劣化し、比誘電率のばらつきが大きくなるいう問
題が生じた。
電率が得られるチタン酸ストロンチウム（ＳＴＯ）もし
くはチタン酸ストロンチウムバリウム（ＢＳＴ）といっ
た酸化物誘電体結晶膜を用いるのが最適であるが、上記
従来技術では絶縁膜３ａはポリイミド等の比較的耐熱温
度の低い樹脂材料を用い、その絶縁膜３ａの形成後に薄
膜容量を形成するため、本来高温で形成した場合に好ま
しい特性が得られる酸化物誘電体結晶を樹脂の耐熱温度
以下の低温で被着しなくてはならず、薄膜容量の高周波
特性が劣化し、比誘電率のばらつきが大きくなるいう問
題が生じた。
【０００９】本発明の目的は絶縁膜の平坦性を改善し、
薄膜容量を搭載できる高周波マルチチップモジュールの
構成および製造法を提案し、携帯電話機の小型化，薄型
化，軽量化に最適な高周波マルチチップモジュールを提
供することにある。
薄膜容量を搭載できる高周波マルチチップモジュールの
構成および製造法を提案し、携帯電話機の小型化，薄型
化，軽量化に最適な高周波マルチチップモジュールを提
供することにある。
【００１０】
＜解決手段１＞上記目的は高周波マルチチップモジュー
ルの構成を以下の構成とすることで達成できる。すなわ
ち、複数の半導体チップと複数の薄膜キャパシタおよび
薄膜インダクタを含む受動素子を有する高周波マルチチ
ップモジュールにおいて、半導体チップを樹脂層により
封じ込めて固定し、その樹脂層の上部に１層あるいは多
層の配線層を設け、その配線層の上部に薄膜キャパシタ
を設ける。薄膜キャパシタは上部電極層と誘電体層と下
部電極層の３層構造を有し、誘電体層のパタンを上部電
極層のパタンの内側に形成し、下部電極層のパタンを誘
電体層のパタンの内側に形成し、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する。
ルの構成を以下の構成とすることで達成できる。すなわ
ち、複数の半導体チップと複数の薄膜キャパシタおよび
薄膜インダクタを含む受動素子を有する高周波マルチチ
ップモジュールにおいて、半導体チップを樹脂層により
封じ込めて固定し、その樹脂層の上部に１層あるいは多
層の配線層を設け、その配線層の上部に薄膜キャパシタ
を設ける。薄膜キャパシタは上部電極層と誘電体層と下
部電極層の３層構造を有し、誘電体層のパタンを上部電
極層のパタンの内側に形成し、下部電極層のパタンを誘
電体層のパタンの内側に形成し、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する。
【００１１】上部電極層，誘電体層，下部電極層の３層
構造からなる薄膜キャパシタを、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する構造により、薄膜キャパ
シタを上下反対の状態で上部電極層，誘電体層，下部電
極層の順で被着した場合に、加工性の良い製造法を実現
できる。よってまず高温形成が必要な薄膜キャパシタを
形成し、その後に耐熱温度の低い樹脂層を形成すること
ができ、薄膜キャパシタの良好な高周波特性と比誘電率
の高い制御性が得られる。
構造からなる薄膜キャパシタを、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する構造により、薄膜キャパ
シタを上下反対の状態で上部電極層，誘電体層，下部電
極層の順で被着した場合に、加工性の良い製造法を実現
できる。よってまず高温形成が必要な薄膜キャパシタを
形成し、その後に耐熱温度の低い樹脂層を形成すること
ができ、薄膜キャパシタの良好な高周波特性と比誘電率
の高い制御性が得られる。
【００１２】さらにその樹脂層を形成する以前に配線層
を形成することができ、配線層形成時の平坦性を容易に
改善でき、配線の短絡，断線不良が解決する。また、半
導体チップを樹脂層により封じ込めて固定することによ
り、マルチチップモジュールの機械的強度が保たれる。
を形成することができ、配線層形成時の平坦性を容易に
改善でき、配線の短絡，断線不良が解決する。また、半
導体チップを樹脂層により封じ込めて固定することによ
り、マルチチップモジュールの機械的強度が保たれる。
【００１３】＜解決手段２＞また上記目的は高周波マル
チチップモジュールの製造法を以下の製造法とすること
で達成できる。すなわち、複数の半導体チップと複数の
薄膜キャパシタおよび薄膜インダクタを含む受動素子を
有する高周波マルチチップモジュールにおいて、半導体
基板もしくは金属板からなるベース基板を用いてその上
に絶縁保護膜を形成し、金属膜からなる上部電極層，誘
電体層，金属膜からなる下部電極層を順次被着し、これ
ら３層をパターンニングすることにより薄膜キャパシタ
を形成し、その薄膜キャパシタの上部に１層または多層
の配線層を設け、その配線層と薄膜キャパシタの下部電
極とをバイアホールにより接続し、半導体チップの裏面
にはあらかじめ金属片からなるヒートシンクを接着して
おき、半導体チップの主面電極にバンプを形成し、その
後に上記半導体チップの主面を下に向けてベース基板上
に被着し、半導体チップの主面電極とベース基板上の配
線層をバンプを介して電気的に接続し、その後半導体チ
ップを樹脂層により封じ込めて固定し、樹脂層の表面を
機械研削により平坦化し、そのとき同時にヒートシンク
を表出させ、樹脂層上に接続電極パタンを形成し、ベー
ス基板上に形成したこれらのモジュールパタンを切り出
した後、ベース基板を研磨や化学エッチング法等により
除去し、上下反転することにより所望のモジュールとす
る。
チチップモジュールの製造法を以下の製造法とすること
で達成できる。すなわち、複数の半導体チップと複数の
薄膜キャパシタおよび薄膜インダクタを含む受動素子を
有する高周波マルチチップモジュールにおいて、半導体
基板もしくは金属板からなるベース基板を用いてその上
に絶縁保護膜を形成し、金属膜からなる上部電極層，誘
電体層，金属膜からなる下部電極層を順次被着し、これ
ら３層をパターンニングすることにより薄膜キャパシタ
を形成し、その薄膜キャパシタの上部に１層または多層
の配線層を設け、その配線層と薄膜キャパシタの下部電
極とをバイアホールにより接続し、半導体チップの裏面
にはあらかじめ金属片からなるヒートシンクを接着して
おき、半導体チップの主面電極にバンプを形成し、その
後に上記半導体チップの主面を下に向けてベース基板上
に被着し、半導体チップの主面電極とベース基板上の配
線層をバンプを介して電気的に接続し、その後半導体チ
ップを樹脂層により封じ込めて固定し、樹脂層の表面を
機械研削により平坦化し、そのとき同時にヒートシンク
を表出させ、樹脂層上に接続電極パタンを形成し、ベー
ス基板上に形成したこれらのモジュールパタンを切り出
した後、ベース基板を研磨や化学エッチング法等により
除去し、上下反転することにより所望のモジュールとす
る。
【００１４】薄膜キャパシタを半導体基板もしくは金属
板からなるベース基板上に絶縁保護膜を介して形成する
ことにより、表面の凹凸がほとんど無視できる状態で薄
膜キャパシタの誘電体層が被着でき、ＳＴＯやＢＳＴと
いった酸化物誘電体結晶の結晶状態を良好にかつ再現性
良く制御することができ、比誘電率が高くかつばらつき
の少ない薄膜キャパシタが製造される。
板からなるベース基板上に絶縁保護膜を介して形成する
ことにより、表面の凹凸がほとんど無視できる状態で薄
膜キャパシタの誘電体層が被着でき、ＳＴＯやＢＳＴと
いった酸化物誘電体結晶の結晶状態を良好にかつ再現性
良く制御することができ、比誘電率が高くかつばらつき
の少ない薄膜キャパシタが製造される。
【００１５】さらに薄膜キャパシタに引き続き多層の配
線層設けたことにより、平坦性の良好な状態で多層配線
が形成され、薄膜インダクタ等の受動素子が良好に形成
される。
線層設けたことにより、平坦性の良好な状態で多層配線
が形成され、薄膜インダクタ等の受動素子が良好に形成
される。
【００１６】薄膜キャパシタの下部電極とその下部の配
線層をバイアホールにより接続することにより、薄膜キ
ャパシタを最上部に形成することができ、プロセス後の
レーザカット法による薄膜キャパシタの調整が容易にな
る。
線層をバイアホールにより接続することにより、薄膜キ
ャパシタを最上部に形成することができ、プロセス後の
レーザカット法による薄膜キャパシタの調整が容易にな
る。
【００１７】ヒートシンクを半導体チップの裏面に接続
し、その後の機械研削によりヒートシンクを裏面に表出
することにより、半導体チップのマザーボードへの放熱
性が良好となり、発熱の大きな電力増幅器用の半導体チ
ップのモジュール搭載が可能になる。
し、その後の機械研削によりヒートシンクを裏面に表出
することにより、半導体チップのマザーボードへの放熱
性が良好となり、発熱の大きな電力増幅器用の半導体チ
ップのモジュール搭載が可能になる。
【００１８】半導体チップを樹脂層により封じ込めて固
定し、裏面の樹脂層上に接続電極パタンを形成すること
により、樹脂層をパッケージとしたリードレスモジュー
ルを構成できる。これはモジュールの小型化に最適な形
状である。
定し、裏面の樹脂層上に接続電極パタンを形成すること
により、樹脂層をパッケージとしたリードレスモジュー
ルを構成できる。これはモジュールの小型化に最適な形
状である。
【００１９】またその樹脂層を比較的高温のプロセスが
必要な薄膜容量を形成した後に用いるため、樹脂層の材
料として耐熱性は３５０℃程度と低いが、１度に１００
μｍないし２００μｍの厚さにコート可能でありかつ硬
化収縮率が１０％以下の熱硬化性樹脂を選択でき、工程
数を削減するとともにモジュールの軽量化を図ることが
できる。
必要な薄膜容量を形成した後に用いるため、樹脂層の材
料として耐熱性は３５０℃程度と低いが、１度に１００
μｍないし２００μｍの厚さにコート可能でありかつ硬
化収縮率が１０％以下の熱硬化性樹脂を選択でき、工程
数を削減するとともにモジュールの軽量化を図ることが
できる。
【００２０】以上により良好な薄膜受動素子を搭載で
き、リードレス構造を持ち、主構造部分が樹脂からなる
薄型，小型，軽量化に最適なマルチチップモジュールが
構成される。
き、リードレス構造を持ち、主構造部分が樹脂からなる
薄型，小型，軽量化に最適なマルチチップモジュールが
構成される。
【００２１】
【発明の実施の形態】本発明の一実施例を図１および図
３ないし図６に示す。本実施例は高出力トランジスタと
してシリコンMOSFETを用いた高周波電力増幅器を構成す
るマルチチップモジュールである。図１はモジュールの
主要部分を切り出して側面から見た部分断面斜視図、図
３（ａ）〜図５（ｂ）はモジュールの製造工程フローを
示す図、図６は本実施例における誘電体層の特性を示す
グラフである。
３ないし図６に示す。本実施例は高出力トランジスタと
してシリコンMOSFETを用いた高周波電力増幅器を構成す
るマルチチップモジュールである。図１はモジュールの
主要部分を切り出して側面から見た部分断面斜視図、図
３（ａ）〜図５（ｂ）はモジュールの製造工程フローを
示す図、図６は本実施例における誘電体層の特性を示す
グラフである。
【００２２】図３（ａ）〜図５（ｂ）および図６を用い
てマルチチップモジュールの構造および製造法を説明す
る。
てマルチチップモジュールの構造および製造法を説明す
る。
【００２３】まず図３（ａ）において、シリコンウエハ
からなるベース基板１１上に絶縁層１２，電極層１３，
誘電体層１４，電極層１５を順次被着する。絶縁保護膜
である絶縁層１２にはＳｉＯ2 膜を用い、電極層１３，
１５にはＰｔ等の金属膜を用い、誘電体層１４としては
ＳＴＯ（チタン酸ストロンチウム）膜あるいはＢＳＴ
（チタン酸ストロンチウムバリウム）膜を用いる。誘電
体層１４被着時の温度は、膜の材質にも多少依存する
が、高い誘電率を安定して得るためには通常４００℃以
上とするのが好ましいことが知られている。
からなるベース基板１１上に絶縁層１２，電極層１３，
誘電体層１４，電極層１５を順次被着する。絶縁保護膜
である絶縁層１２にはＳｉＯ2 膜を用い、電極層１３，
１５にはＰｔ等の金属膜を用い、誘電体層１４としては
ＳＴＯ（チタン酸ストロンチウム）膜あるいはＢＳＴ
（チタン酸ストロンチウムバリウム）膜を用いる。誘電
体層１４被着時の温度は、膜の材質にも多少依存する
が、高い誘電率を安定して得るためには通常４００℃以
上とするのが好ましいことが知られている。
【００２４】実際に本実施例においてＳＴＯ膜を用いた
場合の誘電体層１４の特性を図６に示すが、我々の検討
でも形成温度を４００℃以上とすることにより誘電率が
高くかつばらつきが少ない特性が得られた。
場合の誘電体層１４の特性を図６に示すが、我々の検討
でも形成温度を４００℃以上とすることにより誘電率が
高くかつばらつきが少ない特性が得られた。
【００２５】次に図３（ｂ）において、通常のパターン
ニング工程およびミリング工程によって電極層１５，誘
電体層１４，電極層１３を順次加工する。薄膜キャパシ
タは電極層１３を上部電極層、１４を誘電体層、電極層
１５を下部電極層として構成される。このとき薄膜キャ
パシタを構成する領域において電極層１３，誘電体層１
４，電極層１５をこの順番で内側に形成し、面積を順次
小さくすることにより、ミリング工程による金属異物の
再付着による短絡不良が抑圧でき、薄膜キャパシタを高
い歩留まりで製造できる。
ニング工程およびミリング工程によって電極層１５，誘
電体層１４，電極層１３を順次加工する。薄膜キャパシ
タは電極層１３を上部電極層、１４を誘電体層、電極層
１５を下部電極層として構成される。このとき薄膜キャ
パシタを構成する領域において電極層１３，誘電体層１
４，電極層１５をこの順番で内側に形成し、面積を順次
小さくすることにより、ミリング工程による金属異物の
再付着による短絡不良が抑圧でき、薄膜キャパシタを高
い歩留まりで製造できる。
【００２６】次に図４（ａ）において、感光性樹脂から
なる層間膜１６を塗布およびプリベーク，露光，現像，
硬化ベークにより形成し、抵抗層１７を被着して通常の
パターンニング工程により加工し、感光性樹脂からなる
層間膜１８を塗布およびプリベーク，露光，現像，硬化
ベークにより形成し、その後に配線層１９を形成する。
層間膜１６および１８としては感光性樹脂であるＢＣＢ
(ベンゾシクロブテン)やＰＩＱ（ポリイミド）等を用い
る。硬化ベーク温度はＢＣＢの場合２５０℃、ＰＩＱの
場合３５０℃とするのが好ましい。抵抗層１７としては
例えばＷＳｉＮ（タングステンシリコンナイトライド）
膜を用いる。配線層１９はＴｉ／Ｃｕを薄膜で形成した
後、Ｃｕ／Ｎｉ／Ａｕ厚膜を電解メッキにより被着して
形成する。薄膜キャパシタの電極層１５とその上方にあ
る配線層１９は層間膜１６および１８に形成したバイア
ホールによって接続される。
なる層間膜１６を塗布およびプリベーク，露光，現像，
硬化ベークにより形成し、抵抗層１７を被着して通常の
パターンニング工程により加工し、感光性樹脂からなる
層間膜１８を塗布およびプリベーク，露光，現像，硬化
ベークにより形成し、その後に配線層１９を形成する。
層間膜１６および１８としては感光性樹脂であるＢＣＢ
(ベンゾシクロブテン)やＰＩＱ（ポリイミド）等を用い
る。硬化ベーク温度はＢＣＢの場合２５０℃、ＰＩＱの
場合３５０℃とするのが好ましい。抵抗層１７としては
例えばＷＳｉＮ（タングステンシリコンナイトライド）
膜を用いる。配線層１９はＴｉ／Ｃｕを薄膜で形成した
後、Ｃｕ／Ｎｉ／Ａｕ厚膜を電解メッキにより被着して
形成する。薄膜キャパシタの電極層１５とその上方にあ
る配線層１９は層間膜１６および１８に形成したバイア
ホールによって接続される。
【００２７】次に図４（ｂ）において、半導体チップ２
０に対しその裏面に金属片からなるヒートシンク２１を
接着し、さらに半導体チップ２０の主面に金属バンプ２
２を形成しておき、これらを配線層１９の上部に金属バ
ンプ２２を介して接続する。次に金属からなるポスト２
３に対しその一面に金属バンプ２４を形成しておき、こ
れらを配線層１９の上部に金属バンプ２４を介して接続
する。半導体チップ２０にはＳｉ−MOSFETチップを用い
る。半導体チップ２０とヒートシンク２１との接続はＡ
ｕ／Ｓｉ共晶接続法等を用いる。金属バンプ２２，２４
としてはＡｕを用い、ワイヤボンダー等により形成す
る。半導体チップ２０およびポスト２３のベース基板１
１上への搭載には通常のフリップチップ搭載装置を用い
ることにより、金属バンプ２２，２４と配線層１９との
接続を容易にかつ位置精度良く実現できる。
０に対しその裏面に金属片からなるヒートシンク２１を
接着し、さらに半導体チップ２０の主面に金属バンプ２
２を形成しておき、これらを配線層１９の上部に金属バ
ンプ２２を介して接続する。次に金属からなるポスト２
３に対しその一面に金属バンプ２４を形成しておき、こ
れらを配線層１９の上部に金属バンプ２４を介して接続
する。半導体チップ２０にはＳｉ−MOSFETチップを用い
る。半導体チップ２０とヒートシンク２１との接続はＡ
ｕ／Ｓｉ共晶接続法等を用いる。金属バンプ２２，２４
としてはＡｕを用い、ワイヤボンダー等により形成す
る。半導体チップ２０およびポスト２３のベース基板１
１上への搭載には通常のフリップチップ搭載装置を用い
ることにより、金属バンプ２２，２４と配線層１９との
接続を容易にかつ位置精度良く実現できる。
【００２８】次に図５（ａ）において、樹脂層２５をバ
ーコータ等により塗布して半導体チップ２０，ヒートシ
ンク２１，ポスト２３を封じ込め、加熱処理により樹脂
層２５を硬化した後、機械研削により所望の厚さになる
ように樹脂層２５の表面を平坦化してヒートシンク２１
およびポスト２３を表出させる。樹脂層２５としては通
常フィラー入り熱硬化性樹脂を用いる。樹脂層２５は、
一度の塗布で半導体チップ２０，ヒートシンク２１，ポ
スト２３を完全に覆うことができるように、その組成を
選んで熱硬化前後での収縮率を１０％以下に抑えるのが
好ましい。また機械研削後の樹脂層２５の厚さは、樹脂
上素子の高周波特性を向上するために１００μｍ以上、
樹脂層２５を容易に塗布する上で２００μｍ以下とする
のが好ましい。
ーコータ等により塗布して半導体チップ２０，ヒートシ
ンク２１，ポスト２３を封じ込め、加熱処理により樹脂
層２５を硬化した後、機械研削により所望の厚さになる
ように樹脂層２５の表面を平坦化してヒートシンク２１
およびポスト２３を表出させる。樹脂層２５としては通
常フィラー入り熱硬化性樹脂を用いる。樹脂層２５は、
一度の塗布で半導体チップ２０，ヒートシンク２１，ポ
スト２３を完全に覆うことができるように、その組成を
選んで熱硬化前後での収縮率を１０％以下に抑えるのが
好ましい。また機械研削後の樹脂層２５の厚さは、樹脂
上素子の高周波特性を向上するために１００μｍ以上、
樹脂層２５を容易に塗布する上で２００μｍ以下とする
のが好ましい。
【００２９】次に図５（ｂ）において、感光性樹脂から
なるパッシベーション膜２６を塗布およびプリベーク，
露光，現像，硬化ベークにより形成し、ベース基板１１
上に形成した各樹脂層をベース基板１１に至る深さまで
所望のモジュールパタンサイズで裁断する。さらにベー
ス基板１１および絶縁層１２を研磨，ウエットエッチ等
によって除去することにより各パタンを分離し、その後
に無電解メッキ法により金属膜２７および２８を被着す
ることにより、高周波マルチチップモジュールが完成す
る。金属膜２７および２８としては通常ＣｕまたはＡｕ
を用いるのが好適である。実際に高周波マルチチップモ
ジュールを使用する時には図１に示すとおり上下反転
し、マザーボードに接続する。
なるパッシベーション膜２６を塗布およびプリベーク，
露光，現像，硬化ベークにより形成し、ベース基板１１
上に形成した各樹脂層をベース基板１１に至る深さまで
所望のモジュールパタンサイズで裁断する。さらにベー
ス基板１１および絶縁層１２を研磨，ウエットエッチ等
によって除去することにより各パタンを分離し、その後
に無電解メッキ法により金属膜２７および２８を被着す
ることにより、高周波マルチチップモジュールが完成す
る。金属膜２７および２８としては通常ＣｕまたはＡｕ
を用いるのが好適である。実際に高周波マルチチップモ
ジュールを使用する時には図１に示すとおり上下反転
し、マザーボードに接続する。
【００３０】次に図１を用いて高周波マルチチップモジ
ュールの各部の働きを説明する。まず、金属膜２８はモ
ジュールの電極端子として働き、電源端子，接地端子，
高周波入力及び出力端子を構成する。このことにより端
子リードが不要となり、小型リードレスモジュールを実
現できる。高周波信号は、入力端子を構成する金属膜２
８およびポスト２３を通じて樹脂層２５の上部に形成さ
れた配線層１９，受動素子、さらに半導体チップ２０へ
供給される。同様に半導体チップ２０から出力された高
周波信号は樹脂層２５の上部に形成された配線層１９や
受動素子、ポスト２３を通じて出力端子を構成する金属
膜２８から出力される。
ュールの各部の働きを説明する。まず、金属膜２８はモ
ジュールの電極端子として働き、電源端子，接地端子，
高周波入力及び出力端子を構成する。このことにより端
子リードが不要となり、小型リードレスモジュールを実
現できる。高周波信号は、入力端子を構成する金属膜２
８およびポスト２３を通じて樹脂層２５の上部に形成さ
れた配線層１９，受動素子、さらに半導体チップ２０へ
供給される。同様に半導体チップ２０から出力された高
周波信号は樹脂層２５の上部に形成された配線層１９や
受動素子、ポスト２３を通じて出力端子を構成する金属
膜２８から出力される。
【００３１】受動素子は上で述べた薄膜キャパシタと抵
抗層１７から成る薄膜抵抗、および電極層１３と金属膜
２７から成る薄膜スパイラルインダクタである。金属膜
２７はこれらの受動素子の寄生抵抗を低減し、電力損失
を少なくする働きを持つ。これらの受動素子は、高周波
信号の整合回路および半導体チップ２０への電源供給回
路を構成する。
抗層１７から成る薄膜抵抗、および電極層１３と金属膜
２７から成る薄膜スパイラルインダクタである。金属膜
２７はこれらの受動素子の寄生抵抗を低減し、電力損失
を少なくする働きを持つ。これらの受動素子は、高周波
信号の整合回路および半導体チップ２０への電源供給回
路を構成する。
【００３２】半導体チップ２０で発生した熱は、ヒート
シンク２１と金属膜２８を通じて取り付け基板へ放出さ
れる。高周波電力増幅器モジュールの場合、出力トラン
ジスタを構成する半導体チップ２０は１Ｗないし４Ｗ程
度の発熱を生じるが、熱伝導率の高い金属製のヒートシ
ンク２１を具備したことにより良好な放熱性を実現し、
温度上昇による高周波性能劣化を防ぐことができる。ま
た、高出力トランジスタとしてＳｉ−MOSFETを用いた場
合、通常半導体チップの裏面はソース電極となるため、
ヒートシンク２１と金属膜２８とにより寄生インダクタ
ンスが少ないソース端子を実現できる。
シンク２１と金属膜２８を通じて取り付け基板へ放出さ
れる。高周波電力増幅器モジュールの場合、出力トラン
ジスタを構成する半導体チップ２０は１Ｗないし４Ｗ程
度の発熱を生じるが、熱伝導率の高い金属製のヒートシ
ンク２１を具備したことにより良好な放熱性を実現し、
温度上昇による高周波性能劣化を防ぐことができる。ま
た、高出力トランジスタとしてＳｉ−MOSFETを用いた場
合、通常半導体チップの裏面はソース電極となるため、
ヒートシンク２１と金属膜２８とにより寄生インダクタ
ンスが少ないソース端子を実現できる。
【００３３】本実施例によれば、薄膜キャパシタ形成時
の平坦性を良好にでき、また誘電体層の形成温度を充分
高くできるため、比誘電率が高くばらつきの少ない薄膜
キャパシタをマルチチップモジュールに搭載できる。ま
た高周波マルチチップモジュールをウエハ一括プロセス
で量産できるため、低コストで作製できる。また、放熱
性が良好であり、かつ寄生抵抗による電力損失による劣
化の少ない高周波マルチチップモジュールを提供でき
る。またリードレスモジュール構造による面積の縮小、
受動素子を全て薄膜形成したことによる薄型化、モジュ
ールの主構造部分を樹脂で形成したことによる軽量化を
実現できる。
の平坦性を良好にでき、また誘電体層の形成温度を充分
高くできるため、比誘電率が高くばらつきの少ない薄膜
キャパシタをマルチチップモジュールに搭載できる。ま
た高周波マルチチップモジュールをウエハ一括プロセス
で量産できるため、低コストで作製できる。また、放熱
性が良好であり、かつ寄生抵抗による電力損失による劣
化の少ない高周波マルチチップモジュールを提供でき
る。またリードレスモジュール構造による面積の縮小、
受動素子を全て薄膜形成したことによる薄型化、モジュ
ールの主構造部分を樹脂で形成したことによる軽量化を
実現できる。
【００３４】上記実施例においてベース基板１１として
シリコンウエハを用いたが、これを金属ウエハとしても
よい。その場合金属材料の種類，組成により熱膨張率を
自由に設定でき、樹脂層２５を形成するときのベース基
板１１との熱膨張率差により生じる応力や歪みを緩和す
る効果を持つ。
シリコンウエハを用いたが、これを金属ウエハとしても
よい。その場合金属材料の種類，組成により熱膨張率を
自由に設定でき、樹脂層２５を形成するときのベース基
板１１との熱膨張率差により生じる応力や歪みを緩和す
る効果を持つ。
【００３５】上記実施例において半導体チップ２０をＳ
ｉ−MOSFETチップとしたが、これはその種類を限るもの
ではなく、実現しようとするマルチチップモジュールの
機能により、ＧａＡｓ ＭＭＩＣ(マイクロ波モノリシ
ック集積回路)チップ，ＧaＡsトランジスタチップ，Ｓ
ｉ−ＬＳＩチップとしても良い。さらに半導体にかぎら
ず、ＳＡＷチップを用いても良く、この場合にはフィル
ター機能を具備した高周波マルチチップモジュールを実
現できる。また、半導体チップ２０とヒートシンク２１
との接続はＡｕ／Ｓｎ共晶やハンダ，銀ペースト等によ
る接続法を用いても良い。
ｉ−MOSFETチップとしたが、これはその種類を限るもの
ではなく、実現しようとするマルチチップモジュールの
機能により、ＧａＡｓ ＭＭＩＣ(マイクロ波モノリシ
ック集積回路)チップ，ＧaＡsトランジスタチップ，Ｓ
ｉ−ＬＳＩチップとしても良い。さらに半導体にかぎら
ず、ＳＡＷチップを用いても良く、この場合にはフィル
ター機能を具備した高周波マルチチップモジュールを実
現できる。また、半導体チップ２０とヒートシンク２１
との接続はＡｕ／Ｓｎ共晶やハンダ，銀ペースト等によ
る接続法を用いても良い。
【００３６】また上記従来例においてはヒートシンク２
１を半導体チップ２０に接続したが、このヒートシンク
２１は発熱の少ない半導体チップに対しては省略しても
良い。
１を半導体チップ２０に接続したが、このヒートシンク
２１は発熱の少ない半導体チップに対しては省略しても
良い。
【００３７】
【発明の効果】本発明によれば絶縁膜の平坦性を改善
し、薄膜キャパシタを搭載できる高周波マルチチップモ
ジュールを構成でき、携帯電話機の小型化，薄型化，軽
量化に最適な高周波マルチチップモジュールを実現でき
る。
し、薄膜キャパシタを搭載できる高周波マルチチップモ
ジュールを構成でき、携帯電話機の小型化，薄型化，軽
量化に最適な高周波マルチチップモジュールを実現でき
る。
【図１】本発明の一実施例の高周波マルチチップモジュ
ールの部分断面斜視図。
ールの部分断面斜視図。
【図２】従来のマルチチップモジュールの断面図。
【図３】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。
ールの製造工程を示す断面図。
【図４】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。
ールの製造工程を示す断面図。
【図５】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。
ールの製造工程を示す断面図。
【図６】本発明による実施例の高周波マルチチップモジ
ュールに搭載した誘電体層の特性を示すグラフである。
ュールに搭載した誘電体層の特性を示すグラフである。
１…パッケージ、１ａ…ステージ、１ｂ…接続パッド、
２…半導体チップ、２ａ…接続パッド、３ａ…絶縁膜、
３ｂ…バイアホール、３ｃ…配線パタン、３ｄ…第２の
絶縁膜、３ｅ…接地導体膜、５…薄膜抵抗、１１…ベー
ス基板、１２…絶縁層、１３…（上部）電極層、１４…
誘電体層、１５…（下部）電極層、１６…層間膜、１７
…抵抗層、１８…層間膜、１９…配線層、２０…半導体
チップ、２１…ヒートシンク、２２…金属バンプ、２３
…ポスト、２４…金属バンプ、２５…樹脂層、２６…パ
ッシベーション膜、２７…金属膜、２８…金属膜。
２…半導体チップ、２ａ…接続パッド、３ａ…絶縁膜、
３ｂ…バイアホール、３ｃ…配線パタン、３ｄ…第２の
絶縁膜、３ｅ…接地導体膜、５…薄膜抵抗、１１…ベー
ス基板、１２…絶縁層、１３…（上部）電極層、１４…
誘電体層、１５…（下部）電極層、１６…層間膜、１７
…抵抗層、１８…層間膜、１９…配線層、２０…半導体
チップ、２１…ヒートシンク、２２…金属バンプ、２３
…ポスト、２４…金属バンプ、２５…樹脂層、２６…パ
ッシベーション膜、２７…金属膜、２８…金属膜。
Claims (4)
- 【請求項１】複数の半導体チップと複数の薄膜キャパシ
タおよび薄膜インダクタを含む受動素子と下面に形成し
た接続電極を有し、上記半導体チップの主面を上方に向
けた（フェイスアップ型）構造の高周波マルチチップモ
ジュールにおいて、上記半導体チップを樹脂層により封
じ込めて固定し、上記樹脂層の上部に金属膜からなる配
線層を１層以上設け、上記配線層の上部に上記薄膜キャ
パシタを設け、上記薄膜キャパシタは上部電極層と誘電
体層と下部電極層の３層構造を有し、上記誘電体層のパ
タンを上記上部電極層のパタンの内側に形成し、上記下
部電極層のパタンを上記誘電体層のパタンの内側に形成
し、上部電極層，誘電体層，下部電極層の順で面積を小
さくし、上記薄膜キャパシタの上記下部電極とその下方
にある上記配線層とをバイアホールにより電気的に接続
したことを特徴とする高周波マルチチップモジュール。 - 【請求項２】上記請求項１において、上記誘電体層がＳ
ＴＯ（チタン酸ストロンチウム：ＳｒＴｉ3）もしくは
ＢＳＴ(チタン酸ストロンチウムバリウム：BaxSr1-xＴ
ｉ3)からなる酸化物誘電体結晶膜であり、上記樹脂層が
厚さ１００μｍ以上の熱硬化性樹脂からなり、金属片か
らなるヒートシンクを上記半導体チップの少なくとも一
つのチップ裏面に接続したことを特徴とする高周波マル
チチップモジュール。 - 【請求項３】複数の半導体チップと複数の薄膜キャパシ
タおよび薄膜インダクタを含む受動素子と下面に形成し
た接続電極を有し、上記半導体チップの主面を上方に向
けた（フェイスアップ型）構造の高周波マルチチップモ
ジュールの製造方法において、半導体基板もしくは金属
板からなるベース基板上に絶縁保護膜を形成し、上記絶
縁保護膜上に金属膜からなる上部電極層，誘電体層，金
属膜からなる下部電極層を順次被着し、これら３層をパ
ターンニングすることにより薄膜キャパシタを形成し、
上記薄膜キャパシタの上部に金属膜からなる配線層を１
層以上設け、上記配線層と上記薄膜キャパシタの上記下
部電極とをバイアホールにより接続し、上記半導体チッ
プのうち少なくとも一つの裏面に金属片からなるヒート
シンクを接着し、複数の半導体チップの主面電極にバン
プを形成し、しかる後に上記半導体チップの主面を下に
向けてベース基板上に被着し、上記半導体チップの上記
主面電極と上記ベース基板上の上記配線層はバンプを介
して電気的に接続し、その後上記半導体チップを樹脂層
により封じ込めて固定し、上記樹脂層の表面を機械研削
により平坦化し、そのとき上記ヒートシンクを表出し、
上記樹脂層上に上記接続電極パタンを形成し、上記ベー
ス基板上に形成したこれらのモジュールパタンを切り出
した後、上記ベース基板を研磨または化学エッチング法
等により除去し、上下反転することにより所望のモジュ
ールとする高周波マルチチップモジュールの製造方法。 - 【請求項４】上記請求項３において、上記誘電体層がＳ
ＴＯもしくはＢＳＴからなる酸化物誘電体結晶膜であ
り、上記誘電体層の形成温度が４００℃以上であり、上
記樹脂層が厚さ１００μｍないし２００μｍの熱硬化性
樹脂からなり、上記樹脂層の硬化温度が３５０℃以下で
あり、上記樹脂層の硬化収縮率が１０％以下であること
を特徴とする高周波マルチチップモジュールの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116397A JPH1145976A (ja) | 1997-07-28 | 1997-07-28 | 高周波マルチチップモジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20116397A JPH1145976A (ja) | 1997-07-28 | 1997-07-28 | 高周波マルチチップモジュール及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145976A true JPH1145976A (ja) | 1999-02-16 |
Family
ID=16436424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20116397A Pending JPH1145976A (ja) | 1997-07-28 | 1997-07-28 | 高周波マルチチップモジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145976A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522861A (ja) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
| US7071550B2 (en) | 2004-02-03 | 2006-07-04 | Kabushiki Kaisha Toshiba | Semiconductor module having heat sink serving as wiring line |
| JP2006270959A (ja) * | 2005-03-22 | 2006-10-05 | Sychip Inc | 携帯／Ｗｉ−Ｆｉを組み合わせたデバイス |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| US7514783B2 (en) | 2004-08-31 | 2009-04-07 | Kabushiki Kaisha Toshiba | Semiconductor module |
| JP2017005073A (ja) * | 2015-06-09 | 2017-01-05 | 富士通株式会社 | 電子装置の製造方法 |
-
1997
- 1997-07-28 JP JP20116397A patent/JPH1145976A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005522861A (ja) * | 2002-04-11 | 2005-07-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイスの製造方法 |
| US7224040B2 (en) | 2003-11-28 | 2007-05-29 | Gennum Corporation | Multi-level thin film capacitor on a ceramic substrate |
| US7071550B2 (en) | 2004-02-03 | 2006-07-04 | Kabushiki Kaisha Toshiba | Semiconductor module having heat sink serving as wiring line |
| US7372146B2 (en) | 2004-02-03 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor module |
| US7514783B2 (en) | 2004-08-31 | 2009-04-07 | Kabushiki Kaisha Toshiba | Semiconductor module |
| US7633153B2 (en) | 2004-08-31 | 2009-12-15 | Kabushiki Kaisha Toshiba | Semiconductor module |
| JP2006270959A (ja) * | 2005-03-22 | 2006-10-05 | Sychip Inc | 携帯／Ｗｉ−Ｆｉを組み合わせたデバイス |
| JP2017005073A (ja) * | 2015-06-09 | 2017-01-05 | 富士通株式会社 | 電子装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7638364B2 (en) | Multilayer integrated circuit for RF communication and method for assembly thereof | |
| US8299572B2 (en) | Semiconductor die with backside passive device integration | |
| US5717249A (en) | RF power amplifying circuit device | |
| US6639299B2 (en) | Semiconductor device having a chip size package including a passive element | |
| JP3745213B2 (ja) | 半導体装置及びその製造方法 | |
| US7220667B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4016340B2 (ja) | 半導体装置及びその実装構造、並びにその製造方法 | |
| US5796165A (en) | High-frequency integrated circuit device having a multilayer structure | |
| US7511376B2 (en) | Circuitry component with metal layer over die and extending to place not over die | |
| US20080315396A1 (en) | Mold compound circuit structure for enhanced electrical and thermal performance | |
| TWI570820B (zh) | 半導體元件和在晶粒及互連結構之間形成應力減輕層之方法 | |
| TWI495038B (zh) | 半導體元件以及使用平滑導電層和底側導電層形成整合被動元件結構之方法 | |
| US20080036035A1 (en) | Method for manufacturing a passive integrated matching network for power amplifiers | |
| WO2003047325A1 (fr) | Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire | |
| JP4499731B2 (ja) | 容量素子とその製造方法、及び半導体装置 | |
| US9548347B2 (en) | Semiconductor device and method of forming an inductor on polymer matrix composite substrate | |
| JP3851320B2 (ja) | 回路装置及びその製造方法 | |
| US20050205986A1 (en) | Module with integrated active substrate and passive substrate | |
| JPH10242377A (ja) | 高周波電力増幅器モジュール | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| JPH1145976A (ja) | 高周波マルチチップモジュール及びその製造方法 | |
| TWI498996B (zh) | 半導體元件和在基板中絕緣材料填充溝渠上形成電感之方法 | |
| US20220071013A1 (en) | Wafer-Level Passive Array Packaging | |
| JPH09148373A (ja) | 無線通信モジュール | |
| JP4200812B2 (ja) | 半導体装置とその製造方法および電子回路装置 |