JPH1145976A - High frequency multi chip module and manufacture thereof - Google Patents

High frequency multi chip module and manufacture thereof

Info

Publication number
JPH1145976A
JPH1145976A JP20116397A JP20116397A JPH1145976A JP H1145976 A JPH1145976 A JP H1145976A JP 20116397 A JP20116397 A JP 20116397A JP 20116397 A JP20116397 A JP 20116397A JP H1145976 A JPH1145976 A JP H1145976A
Authority
JP
Japan
Prior art keywords
layer
thin
chip
semiconductor chip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20116397A
Other languages
Japanese (ja)
Inventor
Osamu Kagaya
修 加賀谷
Matsuo Yamazaki
松夫 山▲崎▼
Koji Yamada
宏治 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20116397A priority Critical patent/JPH1145976A/en
Publication of JPH1145976A publication Critical patent/JPH1145976A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To miniaturize, thin and lighten a portable telephone, by reducing areas in order of an upper electrode layer, a dielectric layer and a lower electrode layer in a thin-film capacitor, and electrically connecting the lower electrode of the thin-film capacitor and a wiring layer in the lower section of the lower electrode by a via hole. SOLUTION: Semiconductor chips 20 are sealed and fixed by a resin layer 25, one layer or multilayer of wiring layer 19 is formed to the upper section of the resin layer 25, and thin-film capacitors are formed to the upper sections of the wiring layers 19. The thin-film capacitors have the three-layer structure of upper electrode layers 13, dielectric layers 14 and lower electrode layers 15. The patterns of the dielectric layers 14 are formed on the insides of the upper electrode layers 13, and the patterns of the lower electrode layers 15 are shaped insides the patterns of the dielectric layers 14. Areas are reduced in order of the upper electrode layers 13, the dielectric layers 14 and the lower electrode layers 15 at that time, and the lower electrodes of the thin-film capacitors and the wiring layers 19 in the lower sections of the lower electrodes of the thin-film capacitors are connected electrically by via holes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明はＵＨＦからマイクロ
波帯の信号処理を行う高周波マルチチップモジュールに
係り、特に薄膜容量を用いた高周波マルチチップモジュ
ールの構成および製造法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency multi-chip module for performing signal processing in a microwave band from UHF, and more particularly to a configuration and a manufacturing method of a high-frequency multi-chip module using a thin film capacitor.

【０００２】[0002]

【従来の技術】セルラ，ＰＨＳ（Personal Handy−phon
e System）といった移動体通信の普及で、携帯電話機の
需要は近年急激にのびている。携帯電話機の技術的な課
題は、移動体通信システムに対する高周波特性の仕様を
満足することはもちろんであるが、顧客ニーズの点では
小型，薄型，軽量化することが特に重要である。これま
では半導体（ＩＣ，トランジスタ）パッケージ及びチッ
プコンデンサ，チップ抵抗をプリント基板上に表面実装
する手法により携帯電話機の回路基板を構成していた。
マルチチップモジュール（ＭＣＭ：Multi−Chip Modul
e）技術は半導体チップをパッケージなしで用いること
でさらに実装密度を上げる技術であり、携帯電話の小
型，薄型，軽量化の要求を満たす最適な技術である。そ
の従来例としては例えば特開平5−47856号において論じ
られている。2. Description of the Related Art Cellular, PHS (Personal Handy-phon)
With the spread of mobile communications such as e-System), the demand for mobile phones has increased rapidly in recent years. The technical problem of the mobile phone is not only to satisfy the specifications of the high frequency characteristics for the mobile communication system, but it is particularly important to reduce the size, thickness, and weight in terms of customer needs. Heretofore, a circuit board of a mobile phone has been configured by a method of surface mounting a semiconductor (IC, transistor) package, a chip capacitor, and a chip resistor on a printed circuit board.
Multi-chip module (MCM)
e) Technology is a technology that further increases the packaging density by using a semiconductor chip without a package, and is an optimal technology that meets the demands for small, thin, and lightweight mobile phones. The conventional example is discussed in, for example, Japanese Patent Application Laid-Open No. 5-47856.

【０００３】従来例のマルチチップモジュールは図２に
示すように、パッケージ１上にキャビティ状のステージ
１ａを設け、その中へ半導体チップ２をマウントし、さ
らにポリイミド等の樹脂からなる絶縁膜３ａを塗布する
ことによりその半導体チップ２を埋め込み、その絶縁膜
３ａ上に配線パタン３ｃおよび薄膜抵抗５を形成して、
マルチチップモジュールを構成している。図２において
１ｂ，２ａは接続パッド、３ｂはバイアホール、３ｄは
第２の絶縁膜、３ｅはシールド用の接地導体膜である。As shown in FIG. 2, in a conventional multi-chip module, a cavity-like stage 1a is provided on a package 1, a semiconductor chip 2 is mounted therein, and an insulating film 3a made of a resin such as polyimide is further provided. The semiconductor chip 2 is buried by coating, and a wiring pattern 3c and a thin film resistor 5 are formed on the insulating film 3a.
It constitutes a multi-chip module. In FIG. 2, 1b and 2a are connection pads, 3b is a via hole, 3d is a second insulating film, and 3e is a ground conductor film for shielding.

【０００４】この従来例ではパッケージ１として熱伝導
率の高い金属基板や窒化アルミ基板を用いることによ
り、半導体チップ２の放熱性を良好にできる。また塗布
型の絶縁樹脂膜３ａを用いることで平坦化を図り、これ
により配線パタン３ｃの微細化を可能にしている。In this conventional example, the heat dissipation of the semiconductor chip 2 can be improved by using a metal substrate or an aluminum nitride substrate having a high thermal conductivity as the package 1. Also, the use of the coating type insulating resin film 3a achieves flattening, thereby making the wiring pattern 3c finer.

【０００５】[0005]

【発明が解決しようとする課題】上記従来技術で実際に
高周波マルチチップモジュールを実現し、携帯電話機を
小型，薄型，軽量化を図った場合、塗布型絶縁樹脂膜の
平坦性劣化の点で問題があった。When a high-frequency multi-chip module is actually realized by the above-mentioned prior art to reduce the size, thickness, and weight of a mobile phone, there is a problem in that the flatness of a coating type insulating resin film is deteriorated. was there.

【０００６】我々の検討によると、従来例の構造におい
て半導体チップ２とパッケージ１との間隙にポリイミド
からなる絶縁膜３ａを充填するには、塗布用ポリイミド
の有機溶剤を７０％以上にして粘性を低くする必要があ
った。この条件でポリイミドを熱硬化して絶縁膜３ａを
形成すると、有機溶剤の気化により間隙内のポリイミド
の膜厚が著しく減少した。これにより間隙上の絶縁膜３
ａの高さが半導体チップ２上、パッケージ１上に比べ低
くなり、表面が溝状となって平坦性が劣化し、配線パタ
ン３ｃを形成した場合には断線不良および溝内の配線金
属残渣による短絡不良が多発した。According to our investigation, in order to fill the gap between the semiconductor chip 2 and the package 1 with the insulating film 3a made of polyimide in the structure of the conventional example, the viscosity of the polyimide is reduced by making the organic solvent of the coating polyimide 70% or more. I needed to lower it. When the insulating film 3a was formed by thermosetting the polyimide under these conditions, the thickness of the polyimide in the gap was significantly reduced due to the vaporization of the organic solvent. Thereby, the insulating film 3 on the gap is formed.
The height a is lower than that on the semiconductor chip 2 and the package 1, the surface becomes groove-like, the flatness is deteriorated, and when the wiring pattern 3 c is formed, a disconnection failure and a wiring metal residue in the groove cause. Short circuit failures occurred frequently.

【０００７】さらに高周波回路のマルチチップモジュー
ル化には整合用コンデンサおよびバイパスコンデンサと
して薄膜容量の搭載が要求されるが、上記の平坦性劣化
により絶縁膜３ａ上への薄膜容量の形成は困難であっ
た。[0007] Further, in order to form a multi-chip module of a high-frequency circuit, it is necessary to mount a thin-film capacitor as a matching capacitor and a bypass capacitor. However, it is difficult to form a thin-film capacitor on the insulating film 3a due to the above-mentioned deterioration in flatness. Was.

【０００８】また薄膜容量の誘電体としては、高い比誘
電率が得られるチタン酸ストロンチウム（ＳＴＯ）もし
くはチタン酸ストロンチウムバリウム（ＢＳＴ）といっ
た酸化物誘電体結晶膜を用いるのが最適であるが、上記
従来技術では絶縁膜３ａはポリイミド等の比較的耐熱温
度の低い樹脂材料を用い、その絶縁膜３ａの形成後に薄
膜容量を形成するため、本来高温で形成した場合に好ま
しい特性が得られる酸化物誘電体結晶を樹脂の耐熱温度
以下の低温で被着しなくてはならず、薄膜容量の高周波
特性が劣化し、比誘電率のばらつきが大きくなるいう問
題が生じた。As the dielectric of the thin film capacitor, it is most preferable to use an oxide dielectric crystal film such as strontium titanate (STO) or strontium barium titanate (BST) which can provide a high relative dielectric constant. In the prior art, the insulating film 3a is made of a resin material having a relatively low heat-resistant temperature, such as polyimide, and a thin film capacitor is formed after the formation of the insulating film 3a. The body crystal must be deposited at a low temperature lower than the heat-resistant temperature of the resin, and the high-frequency characteristics of the thin-film capacitor deteriorate, and the variation in the relative dielectric constant increases.

【０００９】本発明の目的は絶縁膜の平坦性を改善し、
薄膜容量を搭載できる高周波マルチチップモジュールの
構成および製造法を提案し、携帯電話機の小型化，薄型
化，軽量化に最適な高周波マルチチップモジュールを提
供することにある。An object of the present invention is to improve the flatness of an insulating film,
It is an object of the present invention to propose a configuration and a manufacturing method of a high-frequency multi-chip module capable of mounting a thin film capacitor, and to provide a high-frequency multi-chip module that is optimal for reducing the size, thickness, and weight of a mobile phone.

【００１０】[0010]

【課題を解決するための手段】[Means for Solving the Problems]

＜解決手段１＞上記目的は高周波マルチチップモジュー
ルの構成を以下の構成とすることで達成できる。すなわ
ち、複数の半導体チップと複数の薄膜キャパシタおよび
薄膜インダクタを含む受動素子を有する高周波マルチチ
ップモジュールにおいて、半導体チップを樹脂層により
封じ込めて固定し、その樹脂層の上部に１層あるいは多
層の配線層を設け、その配線層の上部に薄膜キャパシタ
を設ける。薄膜キャパシタは上部電極層と誘電体層と下
部電極層の３層構造を有し、誘電体層のパタンを上部電
極層のパタンの内側に形成し、下部電極層のパタンを誘
電体層のパタンの内側に形成し、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する。<Solution 1> The above object can be achieved by making the configuration of the high-frequency multi-chip module as follows. That is, in a high-frequency multi-chip module having a plurality of semiconductor chips and a plurality of passive elements including a thin film capacitor and a thin film inductor, the semiconductor chip is sealed and fixed by a resin layer, and one or more wiring layers are formed on the resin layer. And a thin film capacitor is provided above the wiring layer. The thin-film capacitor has a three-layer structure of an upper electrode layer, a dielectric layer, and a lower electrode layer. The pattern of the dielectric layer is formed inside the pattern of the upper electrode layer, and the pattern of the lower electrode layer is replaced by the pattern of the dielectric layer. And the area is reduced in the order of an upper electrode layer, a dielectric layer, and a lower electrode layer, and the lower electrode of the thin film capacitor is electrically connected to the wiring layer below the thin film capacitor by a via hole.

【００１１】上部電極層，誘電体層，下部電極層の３層
構造からなる薄膜キャパシタを、上部電極層，誘電体
層，下部電極層の順で面積を小さくし、薄膜キャパシタ
の上記下部電極とその下方にある上記配線層とをバイア
ホールにより電気的に接続する構造により、薄膜キャパ
シタを上下反対の状態で上部電極層，誘電体層，下部電
極層の順で被着した場合に、加工性の良い製造法を実現
できる。よってまず高温形成が必要な薄膜キャパシタを
形成し、その後に耐熱温度の低い樹脂層を形成すること
ができ、薄膜キャパシタの良好な高周波特性と比誘電率
の高い制御性が得られる。A thin film capacitor having a three-layer structure of an upper electrode layer, a dielectric layer, and a lower electrode layer is reduced in area in the order of an upper electrode layer, a dielectric layer, and a lower electrode layer. A structure in which the thin film capacitor is electrically connected to the wiring layer below the wiring layer by a via hole, so that the upper electrode layer, the dielectric layer, and the lower electrode layer are applied in an upside-down state in this order. A good manufacturing method can be realized. Therefore, a thin-film capacitor requiring high-temperature formation can be formed first, and thereafter, a resin layer having a low heat-resistant temperature can be formed, so that good high-frequency characteristics and high controllability of the relative permittivity of the thin-film capacitor can be obtained.

【００１２】さらにその樹脂層を形成する以前に配線層
を形成することができ、配線層形成時の平坦性を容易に
改善でき、配線の短絡，断線不良が解決する。また、半
導体チップを樹脂層により封じ込めて固定することによ
り、マルチチップモジュールの機械的強度が保たれる。Further, the wiring layer can be formed before the resin layer is formed, the flatness at the time of forming the wiring layer can be easily improved, and the short-circuit and disconnection failure of the wiring can be solved. In addition, by sealing and fixing the semiconductor chip with a resin layer, the mechanical strength of the multi-chip module is maintained.

【００１３】＜解決手段２＞また上記目的は高周波マル
チチップモジュールの製造法を以下の製造法とすること
で達成できる。すなわち、複数の半導体チップと複数の
薄膜キャパシタおよび薄膜インダクタを含む受動素子を
有する高周波マルチチップモジュールにおいて、半導体
基板もしくは金属板からなるベース基板を用いてその上
に絶縁保護膜を形成し、金属膜からなる上部電極層，誘
電体層，金属膜からなる下部電極層を順次被着し、これ
ら３層をパターンニングすることにより薄膜キャパシタ
を形成し、その薄膜キャパシタの上部に１層または多層
の配線層を設け、その配線層と薄膜キャパシタの下部電
極とをバイアホールにより接続し、半導体チップの裏面
にはあらかじめ金属片からなるヒートシンクを接着して
おき、半導体チップの主面電極にバンプを形成し、その
後に上記半導体チップの主面を下に向けてベース基板上
に被着し、半導体チップの主面電極とベース基板上の配
線層をバンプを介して電気的に接続し、その後半導体チ
ップを樹脂層により封じ込めて固定し、樹脂層の表面を
機械研削により平坦化し、そのとき同時にヒートシンク
を表出させ、樹脂層上に接続電極パタンを形成し、ベー
ス基板上に形成したこれらのモジュールパタンを切り出
した後、ベース基板を研磨や化学エッチング法等により
除去し、上下反転することにより所望のモジュールとす
る。<Solution 2> The above object can be attained by employing the following method for manufacturing a high-frequency multi-chip module. That is, in a high-frequency multi-chip module having a plurality of semiconductor chips and a plurality of passive elements including thin-film capacitors and thin-film inductors, a semiconductor substrate or a base substrate made of a metal plate is used to form an insulating protective film thereon, A thin film capacitor is formed by sequentially depositing an upper electrode layer consisting of a dielectric layer and a lower electrode layer consisting of a metal film, and patterning these three layers to form a one-layer or multi-layer wiring on the upper part of the thin-film capacitor. The wiring layer is connected to the lower electrode of the thin film capacitor by a via hole, a heat sink made of a metal piece is bonded to the back surface of the semiconductor chip in advance, and bumps are formed on the main surface electrode of the semiconductor chip. Then, the semiconductor chip is attached onto the base substrate with the main surface of the semiconductor chip facing downward, and the main surface of the semiconductor chip is turned on. And the wiring layer on the base substrate are electrically connected via bumps.Then, the semiconductor chip is sealed and fixed by a resin layer, and the surface of the resin layer is flattened by mechanical grinding. After a connection electrode pattern is formed on the resin layer and these module patterns formed on the base substrate are cut out, the base substrate is removed by polishing, chemical etching, or the like, and the module is turned upside down to obtain a desired module.

【００１４】薄膜キャパシタを半導体基板もしくは金属
板からなるベース基板上に絶縁保護膜を介して形成する
ことにより、表面の凹凸がほとんど無視できる状態で薄
膜キャパシタの誘電体層が被着でき、ＳＴＯやＢＳＴと
いった酸化物誘電体結晶の結晶状態を良好にかつ再現性
良く制御することができ、比誘電率が高くかつばらつき
の少ない薄膜キャパシタが製造される。By forming the thin film capacitor on a semiconductor substrate or a base substrate made of a metal plate via an insulating protective film, a dielectric layer of the thin film capacitor can be deposited in a state where surface irregularities can be almost ignored. The crystal state of an oxide dielectric crystal such as BST can be controlled satisfactorily and with good reproducibility, and a thin film capacitor having a high relative dielectric constant and little variation can be manufactured.

【００１５】さらに薄膜キャパシタに引き続き多層の配
線層設けたことにより、平坦性の良好な状態で多層配線
が形成され、薄膜インダクタ等の受動素子が良好に形成
される。Further, by providing a multi-layer wiring layer subsequent to the thin-film capacitor, a multi-layer wiring is formed with good flatness, and a passive element such as a thin-film inductor is formed satisfactorily.

【００１６】薄膜キャパシタの下部電極とその下部の配
線層をバイアホールにより接続することにより、薄膜キ
ャパシタを最上部に形成することができ、プロセス後の
レーザカット法による薄膜キャパシタの調整が容易にな
る。By connecting the lower electrode of the thin film capacitor and the wiring layer therebelow by via holes, the thin film capacitor can be formed on the uppermost portion, and the adjustment of the thin film capacitor by the laser cut method after the process is facilitated. .

【００１７】ヒートシンクを半導体チップの裏面に接続
し、その後の機械研削によりヒートシンクを裏面に表出
することにより、半導体チップのマザーボードへの放熱
性が良好となり、発熱の大きな電力増幅器用の半導体チ
ップのモジュール搭載が可能になる。By connecting the heat sink to the back surface of the semiconductor chip and then exposing the heat sink to the back surface by mechanical grinding, the heat dissipation of the semiconductor chip to the mother board is improved, and the heat generation of the semiconductor chip for a power amplifier that generates a large amount of heat is improved. Module mounting becomes possible.

【００１８】半導体チップを樹脂層により封じ込めて固
定し、裏面の樹脂層上に接続電極パタンを形成すること
により、樹脂層をパッケージとしたリードレスモジュー
ルを構成できる。これはモジュールの小型化に最適な形
状である。By sealing and fixing the semiconductor chip with a resin layer and forming a connection electrode pattern on the resin layer on the back surface, a leadless module using the resin layer as a package can be constructed. This is an optimal shape for downsizing the module.

【００１９】またその樹脂層を比較的高温のプロセスが
必要な薄膜容量を形成した後に用いるため、樹脂層の材
料として耐熱性は３５０℃程度と低いが、１度に１００
μｍないし２００μｍの厚さにコート可能でありかつ硬
化収縮率が１０％以下の熱硬化性樹脂を選択でき、工程
数を削減するとともにモジュールの軽量化を図ることが
できる。Since the resin layer is used after forming a thin film capacitor requiring a relatively high temperature process, the heat resistance of the material of the resin layer is as low as about 350 ° C.
A thermosetting resin that can be coated to a thickness of μm to 200 μm and has a curing shrinkage of 10% or less can be selected, and the number of steps can be reduced and the weight of the module can be reduced.

【００２０】以上により良好な薄膜受動素子を搭載で
き、リードレス構造を持ち、主構造部分が樹脂からなる
薄型，小型，軽量化に最適なマルチチップモジュールが
構成される。As described above, a good multi-chip module which can mount a good thin-film passive element, has a leadless structure, and has a main structure portion made of resin, which is most suitable for thinness, small size and light weight.

【００２１】[0021]

【発明の実施の形態】本発明の一実施例を図１および図
３ないし図６に示す。本実施例は高出力トランジスタと
してシリコンMOSFETを用いた高周波電力増幅器を構成す
るマルチチップモジュールである。図１はモジュールの
主要部分を切り出して側面から見た部分断面斜視図、図
３（ａ）〜図５（ｂ）はモジュールの製造工程フローを
示す図、図６は本実施例における誘電体層の特性を示す
グラフである。FIG. 1 and FIGS. 3 to 6 show an embodiment of the present invention. This embodiment is a multi-chip module that constitutes a high-frequency power amplifier using a silicon MOSFET as a high-output transistor. FIG. 1 is a partial cross-sectional perspective view of a main part of the module cut out and viewed from the side, FIGS. 3A to 5B are views showing a manufacturing process flow of the module, and FIG. 6 is a dielectric layer in the present embodiment. 6 is a graph showing characteristics of the present invention.

【００２２】図３（ａ）〜図５（ｂ）および図６を用い
てマルチチップモジュールの構造および製造法を説明す
る。The structure and manufacturing method of the multi-chip module will be described with reference to FIGS. 3 (a) to 5 (b) and FIG.

【００２３】まず図３（ａ）において、シリコンウエハ
からなるベース基板１１上に絶縁層１２，電極層１３，
誘電体層１４，電極層１５を順次被着する。絶縁保護膜
である絶縁層１２にはＳｉＯ2 膜を用い、電極層１３，
１５にはＰｔ等の金属膜を用い、誘電体層１４としては
ＳＴＯ（チタン酸ストロンチウム）膜あるいはＢＳＴ
（チタン酸ストロンチウムバリウム）膜を用いる。誘電
体層１４被着時の温度は、膜の材質にも多少依存する
が、高い誘電率を安定して得るためには通常４００℃以
上とするのが好ましいことが知られている。First, referring to FIG. 3A, an insulating layer 12, an electrode layer 13,
The dielectric layer 14 and the electrode layer 15 are sequentially applied. An SiO 2 film is used for the insulating layer 12 which is an insulating protective film, and the electrode layer 13,
A metal film such as Pt is used for 15, and an STO (strontium titanate) film or BST is used for the dielectric layer 14.
(Strontium barium titanate) film is used. It is known that the temperature at which the dielectric layer 14 is applied slightly depends on the material of the film, but is usually preferably 400 ° C. or higher in order to stably obtain a high dielectric constant.

【００２４】実際に本実施例においてＳＴＯ膜を用いた
場合の誘電体層１４の特性を図６に示すが、我々の検討
でも形成温度を４００℃以上とすることにより誘電率が
高くかつばらつきが少ない特性が得られた。FIG. 6 shows the characteristics of the dielectric layer 14 when an STO film is actually used in the present embodiment. According to our study, by setting the formation temperature to 400 ° C. or higher, the dielectric constant is high and the dispersion is high. Less properties were obtained.

【００２５】次に図３（ｂ）において、通常のパターン
ニング工程およびミリング工程によって電極層１５，誘
電体層１４，電極層１３を順次加工する。薄膜キャパシ
タは電極層１３を上部電極層、１４を誘電体層、電極層
１５を下部電極層として構成される。このとき薄膜キャ
パシタを構成する領域において電極層１３，誘電体層１
４，電極層１５をこの順番で内側に形成し、面積を順次
小さくすることにより、ミリング工程による金属異物の
再付着による短絡不良が抑圧でき、薄膜キャパシタを高
い歩留まりで製造できる。Next, in FIG. 3B, the electrode layer 15, the dielectric layer 14, and the electrode layer 13 are sequentially processed by a normal patterning step and a milling step. The thin film capacitor is configured such that the electrode layer 13 is an upper electrode layer, 14 is a dielectric layer, and the electrode layer 15 is a lower electrode layer. At this time, the electrode layer 13 and the dielectric layer 1 are formed in a region constituting the thin film capacitor.
4. By forming the electrode layer 15 on the inner side in this order and sequentially reducing the area, short-circuit failure due to reattachment of metal foreign matter in the milling process can be suppressed, and a thin film capacitor can be manufactured with high yield.

【００２６】次に図４（ａ）において、感光性樹脂から
なる層間膜１６を塗布およびプリベーク，露光，現像，
硬化ベークにより形成し、抵抗層１７を被着して通常の
パターンニング工程により加工し、感光性樹脂からなる
層間膜１８を塗布およびプリベーク，露光，現像，硬化
ベークにより形成し、その後に配線層１９を形成する。
層間膜１６および１８としては感光性樹脂であるＢＣＢ
(ベンゾシクロブテン)やＰＩＱ（ポリイミド）等を用い
る。硬化ベーク温度はＢＣＢの場合２５０℃、ＰＩＱの
場合３５０℃とするのが好ましい。抵抗層１７としては
例えばＷＳｉＮ（タングステンシリコンナイトライド）
膜を用いる。配線層１９はＴｉ／Ｃｕを薄膜で形成した
後、Ｃｕ／Ｎｉ／Ａｕ厚膜を電解メッキにより被着して
形成する。薄膜キャパシタの電極層１５とその上方にあ
る配線層１９は層間膜１６および１８に形成したバイア
ホールによって接続される。Next, in FIG. 4A, an interlayer film 16 made of a photosensitive resin is applied and pre-baked, exposed, developed,
It is formed by hardening baking, the resistive layer 17 is applied and processed by a normal patterning process, and an interlayer film 18 made of a photosensitive resin is formed by coating and pre-baking, exposing, developing, and hardening baking, and thereafter the wiring layer is formed. 19 is formed.
BCB made of a photosensitive resin is used as the interlayer films 16 and 18
(Benzocyclobutene) or PIQ (polyimide) is used. The curing bake temperature is preferably 250 ° C. for BCB and 350 ° C. for PIQ. As the resistance layer 17, for example, WSiN (tungsten silicon nitride)
Use a membrane. The wiring layer 19 is formed by forming a thin film of Ti / Cu and then depositing a thick Cu / Ni / Au film by electrolytic plating. The electrode layer 15 of the thin film capacitor and the wiring layer 19 above it are connected by via holes formed in the interlayer films 16 and 18.

【００２７】次に図４（ｂ）において、半導体チップ２
０に対しその裏面に金属片からなるヒートシンク２１を
接着し、さらに半導体チップ２０の主面に金属バンプ２
２を形成しておき、これらを配線層１９の上部に金属バ
ンプ２２を介して接続する。次に金属からなるポスト２
３に対しその一面に金属バンプ２４を形成しておき、こ
れらを配線層１９の上部に金属バンプ２４を介して接続
する。半導体チップ２０にはＳｉ−MOSFETチップを用い
る。半導体チップ２０とヒートシンク２１との接続はＡ
ｕ／Ｓｉ共晶接続法等を用いる。金属バンプ２２，２４
としてはＡｕを用い、ワイヤボンダー等により形成す
る。半導体チップ２０およびポスト２３のベース基板１
１上への搭載には通常のフリップチップ搭載装置を用い
ることにより、金属バンプ２２，２４と配線層１９との
接続を容易にかつ位置精度良く実現できる。Next, referring to FIG.
A heat sink 21 made of a metal piece is adhered to the back surface of the semiconductor chip 20, and a metal bump 2 is formed on the main surface of the semiconductor chip 20.
2 are formed, and these are connected to the upper part of the wiring layer 19 via the metal bumps 22. Next, metal post 2
Metal bumps 24 are formed on one surface of 3, and these are connected to the upper part of wiring layer 19 via metal bumps 24. As the semiconductor chip 20, an Si-MOSFET chip is used. The connection between the semiconductor chip 20 and the heat sink 21 is A
A u / Si eutectic connection method or the like is used. Metal bumps 22, 24
Is formed by using a wire bonder or the like. Base substrate 1 of semiconductor chip 20 and post 23
By using a normal flip-chip mounting device for mounting on the 1, connection between the metal bumps 22 and 24 and the wiring layer 19 can be realized easily and with high positional accuracy.

【００２８】次に図５（ａ）において、樹脂層２５をバ
ーコータ等により塗布して半導体チップ２０，ヒートシ
ンク２１，ポスト２３を封じ込め、加熱処理により樹脂
層２５を硬化した後、機械研削により所望の厚さになる
ように樹脂層２５の表面を平坦化してヒートシンク２１
およびポスト２３を表出させる。樹脂層２５としては通
常フィラー入り熱硬化性樹脂を用いる。樹脂層２５は、
一度の塗布で半導体チップ２０，ヒートシンク２１，ポ
スト２３を完全に覆うことができるように、その組成を
選んで熱硬化前後での収縮率を１０％以下に抑えるのが
好ましい。また機械研削後の樹脂層２５の厚さは、樹脂
上素子の高周波特性を向上するために１００μｍ以上、
樹脂層２５を容易に塗布する上で２００μｍ以下とする
のが好ましい。Next, in FIG. 5A, a resin layer 25 is applied by a bar coater or the like to enclose the semiconductor chip 20, the heat sink 21, and the post 23, and the resin layer 25 is cured by a heat treatment, and then is mechanically ground to a desired degree. The surface of the resin layer 25 is flattened so that
And the post 23 is exposed. As the resin layer 25, a thermosetting resin containing a filler is usually used. The resin layer 25
It is preferable that the composition is selected and the shrinkage ratio before and after thermosetting is suppressed to 10% or less so that the semiconductor chip 20, the heat sink 21, and the post 23 can be completely covered by one application. The thickness of the resin layer 25 after the mechanical grinding is 100 μm or more in order to improve the high frequency characteristics of the element on the resin.
In order to easily apply the resin layer 25, the thickness is preferably 200 μm or less.

【００２９】次に図５（ｂ）において、感光性樹脂から
なるパッシベーション膜２６を塗布およびプリベーク，
露光，現像，硬化ベークにより形成し、ベース基板１１
上に形成した各樹脂層をベース基板１１に至る深さまで
所望のモジュールパタンサイズで裁断する。さらにベー
ス基板１１および絶縁層１２を研磨，ウエットエッチ等
によって除去することにより各パタンを分離し、その後
に無電解メッキ法により金属膜２７および２８を被着す
ることにより、高周波マルチチップモジュールが完成す
る。金属膜２７および２８としては通常ＣｕまたはＡｕ
を用いるのが好適である。実際に高周波マルチチップモ
ジュールを使用する時には図１に示すとおり上下反転
し、マザーボードに接続する。Next, in FIG. 5B, a passivation film 26 made of a photosensitive resin is applied and pre-baked.
The base substrate 11 is formed by exposing, developing, and curing and baking.
Each resin layer formed above is cut into a desired module pattern size to a depth reaching the base substrate 11. Further, the base substrate 11 and the insulating layer 12 are removed by polishing, wet etching or the like to separate each pattern, and thereafter, the metal films 27 and 28 are applied by an electroless plating method, thereby completing a high-frequency multi-chip module. I do. Usually, Cu or Au is used as the metal films 27 and 28.
It is preferred to use When the high frequency multi-chip module is actually used, it is turned upside down as shown in FIG. 1 and connected to the motherboard.

【００３０】次に図１を用いて高周波マルチチップモジ
ュールの各部の働きを説明する。まず、金属膜２８はモ
ジュールの電極端子として働き、電源端子，接地端子，
高周波入力及び出力端子を構成する。このことにより端
子リードが不要となり、小型リードレスモジュールを実
現できる。高周波信号は、入力端子を構成する金属膜２
８およびポスト２３を通じて樹脂層２５の上部に形成さ
れた配線層１９，受動素子、さらに半導体チップ２０へ
供給される。同様に半導体チップ２０から出力された高
周波信号は樹脂層２５の上部に形成された配線層１９や
受動素子、ポスト２３を通じて出力端子を構成する金属
膜２８から出力される。Next, the operation of each part of the high-frequency multi-chip module will be described with reference to FIG. First, the metal film 28 functions as an electrode terminal of the module, and a power supply terminal, a ground terminal,
Configure high frequency input and output terminals. This eliminates the need for terminal leads, and can realize a small leadless module. The high-frequency signal is supplied to the metal film 2 constituting the input terminal.
The wiring 8 and the post 23 are supplied to the wiring layer 19 formed on the resin layer 25, the passive element, and the semiconductor chip 20. Similarly, the high-frequency signal output from the semiconductor chip 20 is output from the wiring layer 19 formed on the resin layer 25, the passive element, and the metal film 28 forming the output terminal through the post 23.

【００３１】受動素子は上で述べた薄膜キャパシタと抵
抗層１７から成る薄膜抵抗、および電極層１３と金属膜
２７から成る薄膜スパイラルインダクタである。金属膜
２７はこれらの受動素子の寄生抵抗を低減し、電力損失
を少なくする働きを持つ。これらの受動素子は、高周波
信号の整合回路および半導体チップ２０への電源供給回
路を構成する。The passive elements are the above-described thin-film resistor including the thin-film capacitor and the resistance layer 17 and the thin-film spiral inductor including the electrode layer 13 and the metal film 27. The metal film 27 has a function of reducing the parasitic resistance of these passive elements and reducing the power loss. These passive elements constitute a high-frequency signal matching circuit and a power supply circuit to the semiconductor chip 20.

【００３２】半導体チップ２０で発生した熱は、ヒート
シンク２１と金属膜２８を通じて取り付け基板へ放出さ
れる。高周波電力増幅器モジュールの場合、出力トラン
ジスタを構成する半導体チップ２０は１Ｗないし４Ｗ程
度の発熱を生じるが、熱伝導率の高い金属製のヒートシ
ンク２１を具備したことにより良好な放熱性を実現し、
温度上昇による高周波性能劣化を防ぐことができる。ま
た、高出力トランジスタとしてＳｉ−MOSFETを用いた場
合、通常半導体チップの裏面はソース電極となるため、
ヒートシンク２１と金属膜２８とにより寄生インダクタ
ンスが少ないソース端子を実現できる。The heat generated in the semiconductor chip 20 is released to the mounting substrate through the heat sink 21 and the metal film 28. In the case of the high-frequency power amplifier module, the semiconductor chip 20 forming the output transistor generates heat of about 1 W to 4 W. However, since the semiconductor chip 20 includes the metal heat sink 21 having a high thermal conductivity, good heat dissipation is realized.
High-frequency performance deterioration due to temperature rise can be prevented. When a Si-MOSFET is used as a high-output transistor, the back surface of the semiconductor chip normally serves as a source electrode.
With the heat sink 21 and the metal film 28, a source terminal with small parasitic inductance can be realized.

【００３３】本実施例によれば、薄膜キャパシタ形成時
の平坦性を良好にでき、また誘電体層の形成温度を充分
高くできるため、比誘電率が高くばらつきの少ない薄膜
キャパシタをマルチチップモジュールに搭載できる。ま
た高周波マルチチップモジュールをウエハ一括プロセス
で量産できるため、低コストで作製できる。また、放熱
性が良好であり、かつ寄生抵抗による電力損失による劣
化の少ない高周波マルチチップモジュールを提供でき
る。またリードレスモジュール構造による面積の縮小、
受動素子を全て薄膜形成したことによる薄型化、モジュ
ールの主構造部分を樹脂で形成したことによる軽量化を
実現できる。According to the present embodiment, the flatness during the formation of the thin film capacitor can be improved, and the formation temperature of the dielectric layer can be sufficiently increased. Can be installed. In addition, since high-frequency multi-chip modules can be mass-produced by a wafer batch process, they can be manufactured at low cost. Further, it is possible to provide a high-frequency multi-chip module that has good heat radiation properties and is less likely to deteriorate due to power loss due to parasitic resistance. In addition, reduction of area by leadless module structure,
It is possible to achieve a reduction in thickness by forming all the passive elements as thin films, and a reduction in weight by forming the main structural part of the module with resin.

【００３４】上記実施例においてベース基板１１として
シリコンウエハを用いたが、これを金属ウエハとしても
よい。その場合金属材料の種類，組成により熱膨張率を
自由に設定でき、樹脂層２５を形成するときのベース基
板１１との熱膨張率差により生じる応力や歪みを緩和す
る効果を持つ。Although a silicon wafer is used as the base substrate 11 in the above embodiment, it may be a metal wafer. In this case, the coefficient of thermal expansion can be freely set depending on the type and composition of the metal material, and has an effect of alleviating the stress and strain caused by the difference in the coefficient of thermal expansion from the base substrate 11 when the resin layer 25 is formed.

【００３５】上記実施例において半導体チップ２０をＳ
ｉ−MOSFETチップとしたが、これはその種類を限るもの
ではなく、実現しようとするマルチチップモジュールの
機能により、ＧａＡｓ ＭＭＩＣ(マイクロ波モノリシ
ック集積回路)チップ，ＧaＡsトランジスタチップ，Ｓ
ｉ−ＬＳＩチップとしても良い。さらに半導体にかぎら
ず、ＳＡＷチップを用いても良く、この場合にはフィル
ター機能を具備した高周波マルチチップモジュールを実
現できる。また、半導体チップ２０とヒートシンク２１
との接続はＡｕ／Ｓｎ共晶やハンダ，銀ペースト等によ
る接続法を用いても良い。In the above embodiment, the semiconductor chip 20 is
Although the i-MOSFET chip is used, the type is not limited. Depending on the function of the multi-chip module to be realized, a GaAs MMIC (microwave monolithic integrated circuit) chip, a GaAs transistor chip,
It may be an i-LSI chip. Further, a SAW chip may be used instead of the semiconductor. In this case, a high-frequency multi-chip module having a filter function can be realized. The semiconductor chip 20 and the heat sink 21
The connection with Au / Sn eutectic, solder, silver paste or the like may be used.

【００３６】また上記従来例においてはヒートシンク２
１を半導体チップ２０に接続したが、このヒートシンク
２１は発熱の少ない半導体チップに対しては省略しても
良い。In the above conventional example, the heat sink 2
1 is connected to the semiconductor chip 20, but the heat sink 21 may be omitted for a semiconductor chip that generates less heat.

【００３７】[0037]

【発明の効果】本発明によれば絶縁膜の平坦性を改善
し、薄膜キャパシタを搭載できる高周波マルチチップモ
ジュールを構成でき、携帯電話機の小型化，薄型化，軽
量化に最適な高周波マルチチップモジュールを実現でき
る。According to the present invention, a high-frequency multi-chip module capable of improving the flatness of an insulating film and mounting a thin-film capacitor can be constructed, and is most suitable for miniaturization, thinning and weight reduction of a portable telephone. Can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例の高周波マルチチップモジュ
ールの部分断面斜視図。FIG. 1 is a partial cross-sectional perspective view of a high-frequency multichip module according to an embodiment of the present invention.

【図２】従来のマルチチップモジュールの断面図。FIG. 2 is a cross-sectional view of a conventional multichip module.

【図３】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。FIG. 3 is a sectional view showing a manufacturing process of the high-frequency multi-chip module according to one embodiment of the present invention.

【図４】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。FIG. 4 is a sectional view showing a manufacturing process of the high-frequency multi-chip module according to one embodiment of the present invention.

【図５】本発明の一実施例の高周波マルチチップモジュ
ールの製造工程を示す断面図。FIG. 5 is a sectional view showing a manufacturing process of the high-frequency multi-chip module according to one embodiment of the present invention.

【図６】本発明による実施例の高周波マルチチップモジ
ュールに搭載した誘電体層の特性を示すグラフである。FIG. 6 is a graph showing characteristics of a dielectric layer mounted on the high-frequency multi-chip module of the embodiment according to the present invention.

【符号の説明】[Explanation of symbols]

１…パッケージ、１ａ…ステージ、１ｂ…接続パッド、
２…半導体チップ、２ａ…接続パッド、３ａ…絶縁膜、
３ｂ…バイアホール、３ｃ…配線パタン、３ｄ…第２の
絶縁膜、３ｅ…接地導体膜、５…薄膜抵抗、１１…ベー
ス基板、１２…絶縁層、１３…（上部）電極層、１４…
誘電体層、１５…（下部）電極層、１６…層間膜、１７
…抵抗層、１８…層間膜、１９…配線層、２０…半導体
チップ、２１…ヒートシンク、２２…金属バンプ、２３
…ポスト、２４…金属バンプ、２５…樹脂層、２６…パ
ッシベーション膜、２７…金属膜、２８…金属膜。1 ... package, 1a ... stage, 1b ... connection pad,
2 semiconductor chip, 2a connection pad, 3a insulating film,
3b: via hole, 3c: wiring pattern, 3d: second insulating film, 3e: ground conductor film, 5: thin film resistor, 11: base substrate, 12: insulating layer, 13: (upper) electrode layer, 14 ...
Dielectric layer, 15 ... (lower) electrode layer, 16 ... interlayer film, 17
... resistive layer, 18 ... interlayer film, 19 ... wiring layer, 20 ... semiconductor chip, 21 ... heat sink, 22 ... metal bump, 23
… Post, 24… metal bump, 25… resin layer, 26… passivation film, 27… metal film, 28… metal film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】複数の半導体チップと複数の薄膜キャパシ
タおよび薄膜インダクタを含む受動素子と下面に形成し
た接続電極を有し、上記半導体チップの主面を上方に向
けた（フェイスアップ型）構造の高周波マルチチップモ
ジュールにおいて、上記半導体チップを樹脂層により封
じ込めて固定し、上記樹脂層の上部に金属膜からなる配
線層を１層以上設け、上記配線層の上部に上記薄膜キャ
パシタを設け、上記薄膜キャパシタは上部電極層と誘電
体層と下部電極層の３層構造を有し、上記誘電体層のパ
タンを上記上部電極層のパタンの内側に形成し、上記下
部電極層のパタンを上記誘電体層のパタンの内側に形成
し、上部電極層，誘電体層，下部電極層の順で面積を小
さくし、上記薄膜キャパシタの上記下部電極とその下方
にある上記配線層とをバイアホールにより電気的に接続
したことを特徴とする高周波マルチチップモジュール。1. A semiconductor device having a passive element including a plurality of semiconductor chips, a plurality of thin-film capacitors and a thin-film inductor, and a connection electrode formed on a lower surface, wherein a main surface of the semiconductor chip is directed upward (face-up type). In the high-frequency multi-chip module, the semiconductor chip is sealed and fixed by a resin layer, at least one wiring layer made of a metal film is provided on the resin layer, and the thin film capacitor is provided on the wiring layer. The capacitor has a three-layer structure of an upper electrode layer, a dielectric layer, and a lower electrode layer, wherein the pattern of the dielectric layer is formed inside the pattern of the upper electrode layer, and the pattern of the lower electrode layer is formed of the dielectric material. The lower electrode layer of the thin film capacitor and the wiring layer below the lower electrode layer are formed inside the pattern of the layer, and the area is reduced in the order of the upper electrode layer, the dielectric layer, and the lower electrode layer. RF multichip module, characterized in that the electrically connected by via holes. 【請求項２】上記請求項１において、上記誘電体層がＳ
ＴＯ（チタン酸ストロンチウム：ＳｒＴｉ3）もしくは
ＢＳＴ(チタン酸ストロンチウムバリウム：BaxSr1-xＴ
ｉ3)からなる酸化物誘電体結晶膜であり、上記樹脂層が
厚さ１００μｍ以上の熱硬化性樹脂からなり、金属片か
らなるヒートシンクを上記半導体チップの少なくとも一
つのチップ裏面に接続したことを特徴とする高周波マル
チチップモジュール。2. The method according to claim 1, wherein said dielectric layer is made of S
TO (strontium titanate: SrTi 3 ) or BST (barium strontium titanate: Ba x Sr 1-x T
i 3 ), wherein the resin layer is made of a thermosetting resin having a thickness of 100 μm or more, and a heat sink made of a metal piece is connected to at least one chip back surface of the semiconductor chip. High frequency multi-chip module. 【請求項３】複数の半導体チップと複数の薄膜キャパシ
タおよび薄膜インダクタを含む受動素子と下面に形成し
た接続電極を有し、上記半導体チップの主面を上方に向
けた（フェイスアップ型）構造の高周波マルチチップモ
ジュールの製造方法において、半導体基板もしくは金属
板からなるベース基板上に絶縁保護膜を形成し、上記絶
縁保護膜上に金属膜からなる上部電極層，誘電体層，金
属膜からなる下部電極層を順次被着し、これら３層をパ
ターンニングすることにより薄膜キャパシタを形成し、
上記薄膜キャパシタの上部に金属膜からなる配線層を１
層以上設け、上記配線層と上記薄膜キャパシタの上記下
部電極とをバイアホールにより接続し、上記半導体チッ
プのうち少なくとも一つの裏面に金属片からなるヒート
シンクを接着し、複数の半導体チップの主面電極にバン
プを形成し、しかる後に上記半導体チップの主面を下に
向けてベース基板上に被着し、上記半導体チップの上記
主面電極と上記ベース基板上の上記配線層はバンプを介
して電気的に接続し、その後上記半導体チップを樹脂層
により封じ込めて固定し、上記樹脂層の表面を機械研削
により平坦化し、そのとき上記ヒートシンクを表出し、
上記樹脂層上に上記接続電極パタンを形成し、上記ベー
ス基板上に形成したこれらのモジュールパタンを切り出
した後、上記ベース基板を研磨または化学エッチング法
等により除去し、上下反転することにより所望のモジュ
ールとする高周波マルチチップモジュールの製造方法。3. A structure having a plurality of semiconductor chips, a plurality of passive elements including a plurality of thin film capacitors and a thin film inductor, and connection electrodes formed on a lower surface, wherein a main surface of the semiconductor chip is directed upward (face-up type). In the method for manufacturing a high-frequency multi-chip module, an insulating protective film is formed on a semiconductor substrate or a base substrate made of a metal plate, and an upper electrode layer made of a metal film, a dielectric layer, and a lower part made of a metal film are formed on the insulating protective film. An electrode layer is sequentially deposited, and the three layers are patterned to form a thin film capacitor.
A wiring layer made of a metal film is provided on the thin film capacitor.
A plurality of layers, connecting the wiring layer and the lower electrode of the thin film capacitor by via holes, bonding a heat sink made of a metal piece to at least one back surface of the semiconductor chips, A bump is formed on the base chip, and then the semiconductor chip is attached on a base substrate with the main surface of the semiconductor chip facing downward. The main surface electrode of the semiconductor chip and the wiring layer on the base substrate are electrically connected via a bump. The semiconductor chip is sealed and fixed by a resin layer, and the surface of the resin layer is flattened by mechanical grinding.
After forming the connection electrode pattern on the resin layer and cutting out these module patterns formed on the base substrate, the base substrate is removed by polishing or a chemical etching method or the like, and a desired one is obtained by inverting the base substrate. A method for manufacturing a high-frequency multi-chip module as a module. 【請求項４】上記請求項３において、上記誘電体層がＳ
ＴＯもしくはＢＳＴからなる酸化物誘電体結晶膜であ
り、上記誘電体層の形成温度が４００℃以上であり、上
記樹脂層が厚さ１００μｍないし２００μｍの熱硬化性
樹脂からなり、上記樹脂層の硬化温度が３５０℃以下で
あり、上記樹脂層の硬化収縮率が１０％以下であること
を特徴とする高周波マルチチップモジュールの製造方
法。4. The method according to claim 3, wherein said dielectric layer is made of S
An oxide dielectric crystal film made of TO or BST, wherein the formation temperature of the dielectric layer is 400 ° C. or more, the resin layer is made of a thermosetting resin having a thickness of 100 μm to 200 μm, and the resin layer is cured. A method for manufacturing a high-frequency multi-chip module, wherein the temperature is 350 ° C. or less and the curing shrinkage of the resin layer is 10% or less.
JP20116397A 1997-07-28 1997-07-28 High frequency multi chip module and manufacture thereof Pending JPH1145976A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20116397A JPH1145976A (en) 1997-07-28 1997-07-28 High frequency multi chip module and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20116397A JPH1145976A (en) 1997-07-28 1997-07-28 High frequency multi chip module and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1145976A true JPH1145976A (en) 1999-02-16

Family

ID=16436424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20116397A Pending JPH1145976A (en) 1997-07-28 1997-07-28 High frequency multi chip module and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1145976A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522861A (en) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Manufacturing method of electronic device
US7071550B2 (en) 2004-02-03 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor module having heat sink serving as wiring line
JP2006270959A (en) * 2005-03-22 2006-10-05 Sychip Inc Cellular/wi-fi combination device
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US7514783B2 (en) 2004-08-31 2009-04-07 Kabushiki Kaisha Toshiba Semiconductor module
JP2017005073A (en) * 2015-06-09 2017-01-05 富士通株式会社 Method for manufacturing electronic device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522861A (en) * 2002-04-11 2005-07-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Manufacturing method of electronic device
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
US7071550B2 (en) 2004-02-03 2006-07-04 Kabushiki Kaisha Toshiba Semiconductor module having heat sink serving as wiring line
US7372146B2 (en) 2004-02-03 2008-05-13 Kabushiki Kaisha Toshiba Semiconductor module
US7514783B2 (en) 2004-08-31 2009-04-07 Kabushiki Kaisha Toshiba Semiconductor module
US7633153B2 (en) 2004-08-31 2009-12-15 Kabushiki Kaisha Toshiba Semiconductor module
JP2006270959A (en) * 2005-03-22 2006-10-05 Sychip Inc Cellular/wi-fi combination device
JP2017005073A (en) * 2015-06-09 2017-01-05 富士通株式会社 Method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
US8299572B2 (en) Semiconductor die with backside passive device integration
US5717249A (en) RF power amplifying circuit device
US6639299B2 (en) Semiconductor device having a chip size package including a passive element
JP3745213B2 (en) Semiconductor device and manufacturing method thereof
US7220667B2 (en) Semiconductor device and method of fabricating the same
JP4016340B2 (en) Semiconductor device, mounting structure thereof, and manufacturing method thereof
US5796165A (en) High-frequency integrated circuit device having a multilayer structure
US7511376B2 (en) Circuitry component with metal layer over die and extending to place not over die
US20080315396A1 (en) Mold compound circuit structure for enhanced electrical and thermal performance
TWI570820B (en) Semiconductor device and method of forming stress relief layer between die and interconnect structure
US7439606B2 (en) Method for manufacturing a passive integrated matching network for power amplifiers
TWI495038B (en) Semiconductor device and method of forming ipd structure using smooth conductive layer and bottom-side conductive layer
WO2003047325A1 (en) High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
JP4499731B2 (en) Capacitor element, method for manufacturing the same, and semiconductor device
US9548347B2 (en) Semiconductor device and method of forming an inductor on polymer matrix composite substrate
JP3851320B2 (en) Circuit device and manufacturing method thereof
US20050205986A1 (en) Module with integrated active substrate and passive substrate
JPH10242377A (en) High-frequency power amplifier module
JP2003163310A (en) High frequency semiconductor device
JPH1145976A (en) High frequency multi chip module and manufacture thereof
TWI498996B (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
US20220071013A1 (en) Wafer-Level Passive Array Packaging
JPH09148373A (en) Radio communication module
JP4280979B2 (en) Semiconductor device, mounting structure thereof, and manufacturing method thereof