JPH1145212A - 秘密情報の解読攻撃対抗方法 - Google Patents
秘密情報の解読攻撃対抗方法Info
- Publication number
- JPH1145212A JPH1145212A JP9217025A JP21702597A JPH1145212A JP H1145212 A JPH1145212 A JP H1145212A JP 9217025 A JP9217025 A JP 9217025A JP 21702597 A JP21702597 A JP 21702597A JP H1145212 A JPH1145212 A JP H1145212A
- Authority
- JP
- Japan
- Prior art keywords
- secret information
- conversion
- address
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 揮発性メモリに秘密情報を書き込む場合に該
秘密情報の内容及び格納位置を変換することにより、秘
密情報の解読の攻撃に対抗する。 【解決手段】 変換後の秘密情報を格納する揮発性メモ
リ１１を有する秘密情報の解読攻撃対抗方法において、
書き込み時に情報を任意に変換する手段を具備し、この
変換手段により秘密情報を電子機器毎及び揮発性メモリ
に書き込む毎に異なる場所に変換して格納する。
秘密情報の内容及び格納位置を変換することにより、秘
密情報の解読の攻撃に対抗する。 【解決手段】 変換後の秘密情報を格納する揮発性メモ
リ１１を有する秘密情報の解読攻撃対抗方法において、
書き込み時に情報を任意に変換する手段を具備し、この
変換手段により秘密情報を電子機器毎及び揮発性メモリ
に書き込む毎に異なる場所に変換して格納する。
Description
【０００１】
【発明の属する技術分野】本発明は、筐体に収納された
電子機器のメモリに保持されている秘密情報を解読しよ
うとする攻撃に対抗する方法に関するものである。
電子機器のメモリに保持されている秘密情報を解読しよ
うとする攻撃に対抗する方法に関するものである。
【０００２】
【従来の技術】従来から秘密情報を保持した電子機器に
は、電子機器の筐体を分解し保持されている秘密情報を
メモリから容易に読み出され解読されないようにする種
々の方法が施されている。例えば、電子機器内部の揮発
性メモリに格納された秘密情報を解読しようとする攻撃
に対抗（Ｔａｍｐｅｒ Ｒｅｓｉｓｔａｎｔ）する方法
として、メモリを容器に封入し外部からの攻撃を検知す
る手段を具備し、攻撃を受けるとメモリ内部の秘密情報
を消去する方法が特開平２−４４４４７号公報等で知ら
れている。
は、電子機器の筐体を分解し保持されている秘密情報を
メモリから容易に読み出され解読されないようにする種
々の方法が施されている。例えば、電子機器内部の揮発
性メモリに格納された秘密情報を解読しようとする攻撃
に対抗（Ｔａｍｐｅｒ Ｒｅｓｉｓｔａｎｔ）する方法
として、メモリを容器に封入し外部からの攻撃を検知す
る手段を具備し、攻撃を受けるとメモリ内部の秘密情報
を消去する方法が特開平２−４４４４７号公報等で知ら
れている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の攻撃を検知してメモリ内部の秘密情報を消
去する方法では、その消去する構造が解明されてしまう
とバックアップされた揮発性メモリの秘密情報を消去せ
ずに読み取ることが可能になる。例えば、複数の読み取
られた情報の内容比較や情報が収納されている位置関係
から解読する条件を与えるという問題がある。
ような従来の攻撃を検知してメモリ内部の秘密情報を消
去する方法では、その消去する構造が解明されてしまう
とバックアップされた揮発性メモリの秘密情報を消去せ
ずに読み取ることが可能になる。例えば、複数の読み取
られた情報の内容比較や情報が収納されている位置関係
から解読する条件を与えるという問題がある。
【０００４】本発明は、上記のような問題を解決するも
のであり、揮発性メモリに秘密情報を書き込む場合に該
秘密情報の内容及び格納位置を変換することにより、秘
密情報の解読の攻撃に対抗できるようにした秘密情報の
解読攻撃対抗方法を提供することを目的とする。
のであり、揮発性メモリに秘密情報を書き込む場合に該
秘密情報の内容及び格納位置を変換することにより、秘
密情報の解読の攻撃に対抗できるようにした秘密情報の
解読攻撃対抗方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明は、秘密情報を保持する揮発性メモリに対し
て、書き込み情報を任意に変換する手段を具備し、前記
変換手段により秘密情報を電子機器毎及び揮発性メモリ
に書き込む毎に異なる場所に変換して格納することを特
徴とする。
に本発明は、秘密情報を保持する揮発性メモリに対し
て、書き込み情報を任意に変換する手段を具備し、前記
変換手段により秘密情報を電子機器毎及び揮発性メモリ
に書き込む毎に異なる場所に変換して格納することを特
徴とする。
【０００６】本発明によれば、秘密情報の解読の攻撃に
対抗できる。
対抗できる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、秘密情報を保持する揮発性メモリに対して、書き込
み情報を任意に変換する手段を具備し、前記変換手段に
より秘密情報を電子機器毎及び揮発性メモリに書き込む
毎に異なる場所に変換して格納するものであり、揮発性
メモリに書き込まれた秘密情報の位置が不特定となるこ
とにより、複数の読み出された秘密情報から解読の手が
かりとなる情報を与えにくくすることができるという作
用を有する。
は、秘密情報を保持する揮発性メモリに対して、書き込
み情報を任意に変換する手段を具備し、前記変換手段に
より秘密情報を電子機器毎及び揮発性メモリに書き込む
毎に異なる場所に変換して格納するものであり、揮発性
メモリに書き込まれた秘密情報の位置が不特定となるこ
とにより、複数の読み出された秘密情報から解読の手が
かりとなる情報を与えにくくすることができるという作
用を有する。
【０００８】請求項２に記載の発明は、変換手段が、ア
ドレス信号線及びデータ信号線の情報を任意に変換して
各信号線の入れ替えを行うスイッチで構成され、該スイ
ッチにより前記アドレス信号線及びデータ信号線任意に
入れ替えられるものであり、アドレス及びデータの信号
線数に対応した任意のアドレス順とデータのビット位置
を入れ替えてアクセスすることができ、同じ秘密情報を
各装置に書き込んでもメモリ上の情報は信号線の組み合
わせ数まで装置単位で異なるようにすることができると
いう作用を有する。
ドレス信号線及びデータ信号線の情報を任意に変換して
各信号線の入れ替えを行うスイッチで構成され、該スイ
ッチにより前記アドレス信号線及びデータ信号線任意に
入れ替えられるものであり、アドレス及びデータの信号
線数に対応した任意のアドレス順とデータのビット位置
を入れ替えてアクセスすることができ、同じ秘密情報を
各装置に書き込んでもメモリ上の情報は信号線の組み合
わせ数まで装置単位で異なるようにすることができると
いう作用を有する。
【０００９】請求項３に記載の発明は、変換手段が、ア
ドレス信号線及びデータ信号線の情報を任意に変換して
各信号線の入れ替えるための情報が書き込まれる変換用
メモリで構成され、該変換用メモリの情報により非線形
に秘密情報が格納させるものであり、揮発性メモリに対
して非線形の空間に秘密情報を格納することができ、か
つ信号線の組み合わせ以上に変換して揮発性メモリをア
クセスすることができるという作用を有する。
ドレス信号線及びデータ信号線の情報を任意に変換して
各信号線の入れ替えるための情報が書き込まれる変換用
メモリで構成され、該変換用メモリの情報により非線形
に秘密情報が格納させるものであり、揮発性メモリに対
して非線形の空間に秘密情報を格納することができ、か
つ信号線の組み合わせ以上に変換して揮発性メモリをア
クセスすることができるという作用を有する。
【００１０】以下、本発明の実施の形態について、図１
〜図５を用いて説明する。
〜図５を用いて説明する。
【００１１】（実施の形態１）図１は、本発明の実施の
形態１における秘密情報の解読攻撃対抗方法により秘密
情報を揮発性メモリに任意の場所に情報を変換して格納
する場合の原理説明図である。図１において、１０は変
換される以前の秘密情報の格納状態を表したメモリであ
り、１１は電子機器毎及びメモリに書き込む毎に異なる
格納変換法則に基づいて秘密情報を格納した後の状態を
表す揮発性メモリである。
形態１における秘密情報の解読攻撃対抗方法により秘密
情報を揮発性メモリに任意の場所に情報を変換して格納
する場合の原理説明図である。図１において、１０は変
換される以前の秘密情報の格納状態を表したメモリであ
り、１１は電子機器毎及びメモリに書き込む毎に異なる
格納変換法則に基づいて秘密情報を格納した後の状態を
表す揮発性メモリである。
【００１２】この構成において、メモリ１０における変
換以前の秘密情報のアドレス００００番地のデータはＤ
７ｈｅｘであり、この秘密情報の格納変換法則に基づく
１回目の格納は、揮発性メモリ１１のアドレス０００３
番地にＦ７ｈｅｘと変換されて格納される。また、２回
目の格納は、揮発性メモリ１１のアドレス０００３番地
にＦ７ｈｅｘ以外のコードデータに変換して格納され
る。
換以前の秘密情報のアドレス００００番地のデータはＤ
７ｈｅｘであり、この秘密情報の格納変換法則に基づく
１回目の格納は、揮発性メモリ１１のアドレス０００３
番地にＦ７ｈｅｘと変換されて格納される。また、２回
目の格納は、揮発性メモリ１１のアドレス０００３番地
にＦ７ｈｅｘ以外のコードデータに変換して格納され
る。
【００１３】以下同様にして、メモリ１０における変換
以前の秘密情報のアドレス０００１番地のデータは１７
ｈｅｘであり、この秘密情報の格納変換法則に基づく１
回目の格納は、揮発性メモリ１１のアドレス０００３番
地にＡ２ｈｅｘと変換されて格納され、また、メモリ１
０における変換以前の秘密情報のアドレス０００２番地
のデータは９Ｂｈｅｘであり、この秘密情報の格納変換
法則に基づく１回目の格納は、揮発性メモリ１１のアド
レスＣ１２３番地に５Ｄｈｅｘと変換されて格納され
る。同様にして、２回目の格納は、上記アドレス番地に
上記以外のコードデータに変換して格納されることにな
る。また、揮発性メモリ１１に変換されて格納されてい
る秘密情報を読み出す時は、格納時と逆の変換を行うこ
とによりメモリ１０に示す変換以前の秘密情報に戻すこ
とができる。
以前の秘密情報のアドレス０００１番地のデータは１７
ｈｅｘであり、この秘密情報の格納変換法則に基づく１
回目の格納は、揮発性メモリ１１のアドレス０００３番
地にＡ２ｈｅｘと変換されて格納され、また、メモリ１
０における変換以前の秘密情報のアドレス０００２番地
のデータは９Ｂｈｅｘであり、この秘密情報の格納変換
法則に基づく１回目の格納は、揮発性メモリ１１のアド
レスＣ１２３番地に５Ｄｈｅｘと変換されて格納され
る。同様にして、２回目の格納は、上記アドレス番地に
上記以外のコードデータに変換して格納されることにな
る。また、揮発性メモリ１１に変換されて格納されてい
る秘密情報を読み出す時は、格納時と逆の変換を行うこ
とによりメモリ１０に示す変換以前の秘密情報に戻すこ
とができる。
【００１４】このように電子機器毎及びメモリに書き込
む毎に異なる場所に格納変換法則に基づき秘密情報を情
報変換して揮発性メモリに格納するため、この揮発性メ
モリに格納された秘密情報を複数に亘り読み出して比較
したとしても、解読するための特徴を解り難くすること
が可能になる。
む毎に異なる場所に格納変換法則に基づき秘密情報を情
報変換して揮発性メモリに格納するため、この揮発性メ
モリに格納された秘密情報を複数に亘り読み出して比較
したとしても、解読するための特徴を解り難くすること
が可能になる。
【００１５】（実施の形態２）図２〜図４により本発明
の実施の形態２について説明する。図２は実施の形態１
の方法を、揮発性メモリとマイクロプロセッサ間を接続
するアドレスバスとデータバスに変換回路を設けること
で実現するようにしたブロック図であり、図３は変換回
路を切替スイッチにより構成した場合のブロック図であ
り、図４は切替スイッチの構成図である。
の実施の形態２について説明する。図２は実施の形態１
の方法を、揮発性メモリとマイクロプロセッサ間を接続
するアドレスバスとデータバスに変換回路を設けること
で実現するようにしたブロック図であり、図３は変換回
路を切替スイッチにより構成した場合のブロック図であ
り、図４は切替スイッチの構成図である。
【００１６】図２において、１２はマイクロプロセッサ
（ＭＰＵ）、１３はマイクロプロセッサ１２の制御下で
電子機器の外部から転送されてきた秘密情報を電子機器
毎及びメモリに書き込む毎に異なる場所に格納変換法則
に基づき変換する変換回路、１４は変換回路１３で変換
された秘密情報を格納する揮発性メモリである。マイク
ロプロセッサ１２と変換回路１３間はアドレスバス１５
とデータバス１６により接続され、変換回路１３と揮発
性メモリ１４間はアドレスバス１７とデータバ１８によ
り接続されている。
（ＭＰＵ）、１３はマイクロプロセッサ１２の制御下で
電子機器の外部から転送されてきた秘密情報を電子機器
毎及びメモリに書き込む毎に異なる場所に格納変換法則
に基づき変換する変換回路、１４は変換回路１３で変換
された秘密情報を格納する揮発性メモリである。マイク
ロプロセッサ１２と変換回路１３間はアドレスバス１５
とデータバス１６により接続され、変換回路１３と揮発
性メモリ１４間はアドレスバス１７とデータバ１８によ
り接続されている。
【００１７】図３において、変換回路１３は、マイクロ
プロセッサ１２のアドレス端子Ａ０〜Ａｎ及びデータ端
子Ｄ０〜Ｄｍに対応する数の１：ｎのセレクトタイプの
アドレス用切替スイッチＳＷＡ０、ＳＷＡ１・・・及び
１：ｍのセレクトタイプのデータ用切替スイッチＳＷＤ
０、ＳＷＤ１・・・から構成され、各アドレス用切替ス
イッチＳＷＡ０、ＳＷＡ１・・・の１入出力端はマイク
ロプロセッサ１２のアドレスＡ０〜Ａｎのアドレス信号
線に接続され、さらに、各アドレス用切替スイッチＳＷ
Ａ０、ＳＷＡ１・・・のｎ入出力端の同じ信号線は揮発
性メモリ１４のアドレスＡ０〜Ａｎのアドレス信号線に
並列に接続されている。また、データ用切替スイッチＳ
ＷＤ０、ＳＷＤ１・・・の１入出力端はマイクロプロセ
ッサ１２のデータＤ０〜Ｄｍのデータ信号線に接続さ
れ、さらに、各データ用切替スイッチＳＷＤ０、ＳＷＤ
１・・・のｎ入出力端の同じ信号線は揮発性メモリ１４
のデータＤ０〜Ｄｍのデータ信号線に並列に接続されて
いる。
プロセッサ１２のアドレス端子Ａ０〜Ａｎ及びデータ端
子Ｄ０〜Ｄｍに対応する数の１：ｎのセレクトタイプの
アドレス用切替スイッチＳＷＡ０、ＳＷＡ１・・・及び
１：ｍのセレクトタイプのデータ用切替スイッチＳＷＤ
０、ＳＷＤ１・・・から構成され、各アドレス用切替ス
イッチＳＷＡ０、ＳＷＡ１・・・の１入出力端はマイク
ロプロセッサ１２のアドレスＡ０〜Ａｎのアドレス信号
線に接続され、さらに、各アドレス用切替スイッチＳＷ
Ａ０、ＳＷＡ１・・・のｎ入出力端の同じ信号線は揮発
性メモリ１４のアドレスＡ０〜Ａｎのアドレス信号線に
並列に接続されている。また、データ用切替スイッチＳ
ＷＤ０、ＳＷＤ１・・・の１入出力端はマイクロプロセ
ッサ１２のデータＤ０〜Ｄｍのデータ信号線に接続さ
れ、さらに、各データ用切替スイッチＳＷＤ０、ＳＷＤ
１・・・のｎ入出力端の同じ信号線は揮発性メモリ１４
のデータＤ０〜Ｄｍのデータ信号線に並列に接続されて
いる。
【００１８】図４はアドレス用及びデータ用切替スイッ
チの構成を示すもので、１：ｎまたは１：ｍのセレクト
タイプのスイッチから構成され、この切替スイッチはマ
イクロプロセッサ１２からの制御信号ＳＷＳＥＬｘｘに
より切替部ＳＷｘｘをｎまたはｍの入出力Ｂ、Ｃ、Ｄ・
・・に切り替えることで、入出力Ａをｎまたはｍの入出
力Ｂ、Ｃ、Ｄ・・・に切り替えるようになっている。
チの構成を示すもので、１：ｎまたは１：ｍのセレクト
タイプのスイッチから構成され、この切替スイッチはマ
イクロプロセッサ１２からの制御信号ＳＷＳＥＬｘｘに
より切替部ＳＷｘｘをｎまたはｍの入出力Ｂ、Ｃ、Ｄ・
・・に切り替えることで、入出力Ａをｎまたはｍの入出
力Ｂ、Ｃ、Ｄ・・・に切り替えるようになっている。
【００１９】上記の構成において、各切替スイッチの入
出力Ｂ以降は同じ信号線同志で接続され、また、各切替
スイッチはマイクロプロセッサ１２からの制御信号によ
りアドレスバス単位及びデータバス単位で同じ信号線が
選択されるように制御されるから、例えば、切替スイッ
チＳＷＡ０入出力Ａは、マイクロプロセッサ１２のアド
レスＡ０に接続され、切替スイッチＳＷＡ０の入出力Ｂ
以降は揮発性メモリ１４のアドレスＡ０〜Ａｎに接続さ
れる。そして、マイクロプロセッサ１２からの制御信号
ＳＷＳＥＬｘｘにより、揮発性メモリ１４のアドレスＡ
１が選択されているとすれば、切替スイッチＳＷＡ０以
外の切替スイッチは揮発性メモリ１４のアドレスＡ１以
外のアドレスが選択されることになる。また、データの
場合もアドレスの場合と同様にして変換できる。
出力Ｂ以降は同じ信号線同志で接続され、また、各切替
スイッチはマイクロプロセッサ１２からの制御信号によ
りアドレスバス単位及びデータバス単位で同じ信号線が
選択されるように制御されるから、例えば、切替スイッ
チＳＷＡ０入出力Ａは、マイクロプロセッサ１２のアド
レスＡ０に接続され、切替スイッチＳＷＡ０の入出力Ｂ
以降は揮発性メモリ１４のアドレスＡ０〜Ａｎに接続さ
れる。そして、マイクロプロセッサ１２からの制御信号
ＳＷＳＥＬｘｘにより、揮発性メモリ１４のアドレスＡ
１が選択されているとすれば、切替スイッチＳＷＡ０以
外の切替スイッチは揮発性メモリ１４のアドレスＡ１以
外のアドレスが選択されることになる。また、データの
場合もアドレスの場合と同様にして変換できる。
【００２０】従って、このような本実施の形態２によれ
ば、マイクロプロセッサ１２のソフトウエアからは、同
一のメモリ空間に見え、しかも不連続な任意のアドレス
空間にデータを格納でき、かつ格納されたデータのビッ
ト位置の変えることができるから、同じ秘密情報を各電
子機器に書き込んでもメモリ上の情報は信号線の組み合
わせ数まで装置単位で異なるようすることができる。
ば、マイクロプロセッサ１２のソフトウエアからは、同
一のメモリ空間に見え、しかも不連続な任意のアドレス
空間にデータを格納でき、かつ格納されたデータのビッ
ト位置の変えることができるから、同じ秘密情報を各電
子機器に書き込んでもメモリ上の情報は信号線の組み合
わせ数まで装置単位で異なるようすることができる。
【００２１】（実施の形態３）図５により本発明の実施
の形態３について説明する。図５は変換回路１３に変換
メモリを使用した場合の構成を示すブロック図である。
の形態３について説明する。図５は変換回路１３に変換
メモリを使用した場合の構成を示すブロック図である。
【００２２】図５において、変換回路１３は、アドレス
を変換するための情報を書き込んだアドレス変換用メモ
リ１３１、データを書き込む時に変換するための情報を
書き込んだデータ書き込み変換用メモリ１３２、データ
を読み込む時に変換するための情報を書き込んだデータ
読み込み変換用メモリ１３３、及びデータを書き込む時
とデータを読み込む時にデータバスを切り替えることに
よりデータ書き込み変換用メモリ１３２またはデータ読
み込み変換用メモリ１３３を選択するデータバス切替器
１３４、１３５を備える。
を変換するための情報を書き込んだアドレス変換用メモ
リ１３１、データを書き込む時に変換するための情報を
書き込んだデータ書き込み変換用メモリ１３２、データ
を読み込む時に変換するための情報を書き込んだデータ
読み込み変換用メモリ１３３、及びデータを書き込む時
とデータを読み込む時にデータバスを切り替えることに
よりデータ書き込み変換用メモリ１３２またはデータ読
み込み変換用メモリ１３３を選択するデータバス切替器
１３４、１３５を備える。
【００２３】上記の構成において、揮発性メモリ１４を
アクセスするマイクロプロセッサ１２のアドレスはアド
レス変換用メモリ１３１により変換され、この変換され
たアドレスを揮発性メモリ１４に出力することにより、
揮発性メモリ１４は図１に示すように非線形にアクセス
されることになる。また、秘密情報の書き込み時は、マ
イクロプロセッサ１２のデータバスがデータバス切替器
１３４によりデータ書き込み変換用メモリ１３２のアド
レスバスに接続され、かつデータ書き込み変換用メモリ
１３２のデータバスはデータバス切替器１３５により揮
発性メモリ１４のデータバスに接続される。また、秘密
情報の読み込み時は、揮発性メモリ１４のデータバスが
データバス切替器１３５によりデータ読み込み変換用メ
モリ１３３のアドレスバスに接続され、かつデータ読み
込み変換用メモリ１３３のデータバスはデータバス切替
器１３４によりマイクロプロセッサ１２のデータバスに
接続される。
アクセスするマイクロプロセッサ１２のアドレスはアド
レス変換用メモリ１３１により変換され、この変換され
たアドレスを揮発性メモリ１４に出力することにより、
揮発性メモリ１４は図１に示すように非線形にアクセス
されることになる。また、秘密情報の書き込み時は、マ
イクロプロセッサ１２のデータバスがデータバス切替器
１３４によりデータ書き込み変換用メモリ１３２のアド
レスバスに接続され、かつデータ書き込み変換用メモリ
１３２のデータバスはデータバス切替器１３５により揮
発性メモリ１４のデータバスに接続される。また、秘密
情報の読み込み時は、揮発性メモリ１４のデータバスが
データバス切替器１３５によりデータ読み込み変換用メ
モリ１３３のアドレスバスに接続され、かつデータ読み
込み変換用メモリ１３３のデータバスはデータバス切替
器１３４によりマイクロプロセッサ１２のデータバスに
接続される。
【００２４】従って、それぞれの変換用メモリ１３１、
１３２、１３３に非線形になるような情報を書き込んで
おくことにより、アドレス及びデータの信号線の組み合
わせ以上に変換してアクセスすることができる。
１３２、１３３に非線形になるような情報を書き込んで
おくことにより、アドレス及びデータの信号線の組み合
わせ以上に変換してアクセスすることができる。
【００２５】
【発明の効果】以上のように本発明によれば、揮発性メ
モリに書き込まれた秘密情報の位置が不特定となること
により、複数の読み出された秘密情報から解読の手がか
りとなる情報を与えにくくすることができる。
モリに書き込まれた秘密情報の位置が不特定となること
により、複数の読み出された秘密情報から解読の手がか
りとなる情報を与えにくくすることができる。
【００２６】また本発明によれば、アドレス信号線及び
データ信号線の情報を任意に変換する手段をスイッチで
構成することにより、アドレス及びデータの信号線数に
対応した任意のアドレス順とデータのビット位置を入れ
替えてアクセスすることができ、このため、同じ秘密情
報を各装置に書き込んでもメモリ上の情報は信号線の組
み合わせ数まで装置単位で異なるようにすることができ
る。
データ信号線の情報を任意に変換する手段をスイッチで
構成することにより、アドレス及びデータの信号線数に
対応した任意のアドレス順とデータのビット位置を入れ
替えてアクセスすることができ、このため、同じ秘密情
報を各装置に書き込んでもメモリ上の情報は信号線の組
み合わせ数まで装置単位で異なるようにすることができ
る。
【００２７】また本発明によれば、アドレス信号線及び
データ信号線の情報を任意に変換するための情報を書き
込んだ変換用メモリの情報により、揮発性メモリに対し
て非線形の空間に秘密情報を格納することができ、かつ
信号線の組み合わせ以上に変換して揮発性メモリをアク
セスすることができる。
データ信号線の情報を任意に変換するための情報を書き
込んだ変換用メモリの情報により、揮発性メモリに対し
て非線形の空間に秘密情報を格納することができ、かつ
信号線の組み合わせ以上に変換して揮発性メモリをアク
セスすることができる。
【図１】本発明の実施の形態１における秘密情報の解読
攻撃対抗方法により秘密情報を揮発性メモリに任意の場
所に情報を変換して格納する場合の原理説明図
攻撃対抗方法により秘密情報を揮発性メモリに任意の場
所に情報を変換して格納する場合の原理説明図
【図２】本発明における実施の形態１の方法を、揮発性
メモリとマイクロプロセッサ間を接続するアドレスバス
とデータバスに変換回路を設けることで実現するように
した実施の形態２のブロック図
メモリとマイクロプロセッサ間を接続するアドレスバス
とデータバスに変換回路を設けることで実現するように
した実施の形態２のブロック図
【図３】本発明の実施の形態２における変換回路を切替
スイッチにより構成した場合のブロック図
スイッチにより構成した場合のブロック図
【図４】本発明の実施の形態２における切替スイッチの
構成図
構成図
【図５】本発明の実施の形態３において変換回路に変換
メモリを使用した場合の構成を示すブロック図
メモリを使用した場合の構成を示すブロック図
１０ 変換以前の秘密情報の格納状態を表すメモリ １１ 変換後の秘密情報の格納状態を表す揮発性メモリ １２ マイクロプロセッサ １３ 変換回路 １４ 揮発性メモリ １５ 、１７ アドレスバス １６、１８ データバス ＳＷＡ０、ＳＷＡ１ アドレス用切替スイッチ ＳＷＤ０、ＳＷＤ１ データ用切替スイッチ １３１ アドレス変換用メモリ １３２ データ書き込み変換用メモリ １３３ データ読み込み変換用メモリ １３４、１３５ データバス切替器
Claims (3)
- 【請求項１】 秘密情報を保持する揮発性メモリに対し
て、書き込み情報を任意に変換する手段を具備し、前記
変換手段により秘密情報を電子機器毎及び揮発性メモリ
に書き込む毎に異なる場所に変換して格納することを特
徴とする秘密情報の解読攻撃対抗方法。 - 【請求項２】 変換手段は、アドレス信号線及びデータ
信号線の情報を任意に変換して各信号線の入れ替えを行
うスイッチで構成され、該スイッチにより前記アドレス
信号線及びデータ信号線任意に入れ替えられることを特
徴とする請求項１記載の秘密情報の解読攻撃対抗方法。 - 【請求項３】 変換手段は、アドレス信号線及びデータ
信号線の情報を任意に変換して各信号線の入れ替えるた
めの情報が書き込まれる変換用メモリで構成され、該変
換用メモリの情報により非線形に秘密情報が格納させる
ことを特徴とする請求項１記載の秘密情報の解読攻撃対
抗方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217025A JPH1145212A (ja) | 1997-07-29 | 1997-07-29 | 秘密情報の解読攻撃対抗方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9217025A JPH1145212A (ja) | 1997-07-29 | 1997-07-29 | 秘密情報の解読攻撃対抗方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1145212A true JPH1145212A (ja) | 1999-02-16 |
Family
ID=16697665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9217025A Pending JPH1145212A (ja) | 1997-07-29 | 1997-07-29 | 秘密情報の解読攻撃対抗方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1145212A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003500786A (ja) * | 1999-05-12 | 2003-01-07 | ギーゼッケ ウント デフリエント ゲーエムベーハー | アドレスのスクランブリング機能付きメモリアレー |
| GB2384337A (en) * | 2001-09-28 | 2003-07-23 | Lexar Media Inc | System for handling data to stored in flash memory such that the identity of the bytes of data is hidden |
| JP2005071055A (ja) * | 2003-08-22 | 2005-03-17 | Hyper Tec:Kk | 暗号化プログラム復号方法及び暗号化プログラム復号プログラム |
| US7130955B2 (en) | 2003-09-02 | 2006-10-31 | Kabushiki Kaisha Toshiba | Microprocessor and video/sound processing system |
| JP2006304059A (ja) * | 2005-04-22 | 2006-11-02 | Kawasaki Microelectronics Kk | 電子回路 |
| JP2007179468A (ja) * | 2005-12-28 | 2007-07-12 | Sharp Corp | 記録方法、記録装置及びｉｃカード |
| JP2009025812A (ja) * | 2007-06-18 | 2009-02-05 | Shansun Technology Co | デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体 |
| JP2009119854A (ja) * | 2007-11-12 | 2009-06-04 | Samsung Electronics Co Ltd | 画像形成装置、画像形成装置の制御方法、コンピュータ可読記録媒体及び消耗品 |
| JP2010176697A (ja) * | 2010-03-29 | 2010-08-12 | Hyper Tec:Kk | 暗号化プログラム復号方法及び暗号化プログラム復号プログラム |
| US9081725B2 (en) | 2002-03-19 | 2015-07-14 | Shansun Technology Company | Digital information protecting method and apparatus, and computer accessible recording medium |
-
1997
- 1997-07-29 JP JP9217025A patent/JPH1145212A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003500786A (ja) * | 1999-05-12 | 2003-01-07 | ギーゼッケ ウント デフリエント ゲーエムベーハー | アドレスのスクランブリング機能付きメモリアレー |
| GB2384337A (en) * | 2001-09-28 | 2003-07-23 | Lexar Media Inc | System for handling data to stored in flash memory such that the identity of the bytes of data is hidden |
| GB2384337B (en) * | 2001-09-28 | 2005-02-16 | Lexar Media Inc | Data handling system |
| US9081725B2 (en) | 2002-03-19 | 2015-07-14 | Shansun Technology Company | Digital information protecting method and apparatus, and computer accessible recording medium |
| JP4502359B2 (ja) * | 2003-08-22 | 2010-07-14 | 株式会社ハイパーテック | 暗号化プログラム復号方法及び暗号化プログラム復号プログラム |
| JP2005071055A (ja) * | 2003-08-22 | 2005-03-17 | Hyper Tec:Kk | 暗号化プログラム復号方法及び暗号化プログラム復号プログラム |
| US7130955B2 (en) | 2003-09-02 | 2006-10-31 | Kabushiki Kaisha Toshiba | Microprocessor and video/sound processing system |
| JP2006304059A (ja) * | 2005-04-22 | 2006-11-02 | Kawasaki Microelectronics Kk | 電子回路 |
| US8245941B2 (en) | 2005-12-28 | 2012-08-21 | Sharp Kabushiki Kaisha | Recording method, recorder and IC card |
| JP4583305B2 (ja) * | 2005-12-28 | 2010-11-17 | シャープ株式会社 | 記録方法、記録装置及びｉｃカード |
| JP2007179468A (ja) * | 2005-12-28 | 2007-07-12 | Sharp Corp | 記録方法、記録装置及びｉｃカード |
| JP2009025812A (ja) * | 2007-06-18 | 2009-02-05 | Shansun Technology Co | デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体 |
| JP2014098923A (ja) * | 2007-06-18 | 2014-05-29 | Shansun Technology Co | デジタル情報の保護方法、装置およびコンピュータによるアクセス可能な記録媒体 |
| JP2009119854A (ja) * | 2007-11-12 | 2009-06-04 | Samsung Electronics Co Ltd | 画像形成装置、画像形成装置の制御方法、コンピュータ可読記録媒体及び消耗品 |
| US8427691B2 (en) | 2007-11-12 | 2013-04-23 | Samsung Electronics Co., Ltd. | Image forming apparatus which changes addresses that are used when data is read from and written to memories of articles of consumption and method of controlling the image forming apparatus |
| JP2010176697A (ja) * | 2010-03-29 | 2010-08-12 | Hyper Tec:Kk | 暗号化プログラム復号方法及び暗号化プログラム復号プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7444480B2 (en) | Processor, memory device, computer system, and method for transferring data | |
| US20020146019A1 (en) | Method of transmitting data through a data bus | |
| US20030105967A1 (en) | Apparatus for encrypting data and method thereof | |
| US8254171B2 (en) | Nonvolatile semiconductor memory | |
| JPH1145212A (ja) | 秘密情報の解読攻撃対抗方法 | |
| US7130955B2 (en) | Microprocessor and video/sound processing system | |
| JPS6247287A (ja) | ビデオエンコ−ダ装置 | |
| JP2000181802A (ja) | 半導体記憶装置 | |
| JP3078048B2 (ja) | メモリモジュール | |
| JP3266529B2 (ja) | 記憶領域アドレスをメモリ制御信号に変換するために変換情報を形成する方法および装置 | |
| JP2000029790A (ja) | データセキュリティシステム | |
| EP0403456A2 (en) | Encryption circuit | |
| JPH0520176A (ja) | 半導体記憶装置 | |
| JP2969896B2 (ja) | Ｒａｍのデータ書き込み制御方法 | |
| KR970073094A (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| SU1575169A1 (ru) | Устройство сортировки битов | |
| JPS6379133A (ja) | プログラムの不正使用防止方式 | |
| JP3033681B2 (ja) | アドレスバス方式 | |
| KR900003148B1 (ko) | 일시 화상 기억형 모니터 인터페이스 | |
| JP2949984B2 (ja) | メモリ監視回路 | |
| SU1140167A1 (ru) | Запоминающее устройство /его варианты/ | |
| JPH06119250A (ja) | メモリ情報保護回路及びメモリ情報保護方法 | |
| JP2882714B2 (ja) | 状態選択装置 | |
| JP2008048268A (ja) | データ処理装置およびデータ転送システム | |
| JPS58122688A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |