JP2000029790A - データセキュリティシステム - Google Patents
データセキュリティシステムInfo
- Publication number
- JP2000029790A JP2000029790A JP10199366A JP19936698A JP2000029790A JP 2000029790 A JP2000029790 A JP 2000029790A JP 10199366 A JP10199366 A JP 10199366A JP 19936698 A JP19936698 A JP 19936698A JP 2000029790 A JP2000029790 A JP 2000029790A
- Authority
- JP
- Japan
- Prior art keywords
- data
- exclusive
- instruction code
- cpu
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 小規模の回路追加だけでよくマイコンシステ
ム内に内蔵して1チップ構成とした場合でも低コスト化
を実現することができるとともに、外付メモリに対する
セキュリティ機能として、第三者によるプログラムの改
変造を防止することができ、安全性および機密性を向上
することができるデータセキュリティシステムを提供す
る。 【解決手段】 1チップマイコンからなるマイコンシス
テムにおいて排他的論理和手段12を備え、その排他的
論理和手段12により、外付メモリ14との間のアドレ
ス及びデータ線におけるアドレス及びデータ信号を変換
する機能を有し、その機能により変換したアドレス及び
データ信号あるいは命令コード信号のみを外付メモリ1
4に予め格納しておく。
ム内に内蔵して1チップ構成とした場合でも低コスト化
を実現することができるとともに、外付メモリに対する
セキュリティ機能として、第三者によるプログラムの改
変造を防止することができ、安全性および機密性を向上
することができるデータセキュリティシステムを提供す
る。 【解決手段】 1チップマイコンからなるマイコンシス
テムにおいて排他的論理和手段12を備え、その排他的
論理和手段12により、外付メモリ14との間のアドレ
ス及びデータ線におけるアドレス及びデータ信号を変換
する機能を有し、その機能により変換したアドレス及び
データ信号あるいは命令コード信号のみを外付メモリ1
4に予め格納しておく。
Description
【0001】
【発明の属する技術分野】本発明は、マイコンシステム
において、その外付メモリのデータに対するセキュリテ
ィ機能を有するデータセキュリティシステムに関するも
のである。
において、その外付メモリのデータに対するセキュリテ
ィ機能を有するデータセキュリティシステムに関するも
のである。
【0002】
【従来の技術】近年、マイコンシステムの1チップ化が
進み、そのようなシステムが低コストで実現できるとと
もに、その動作速度も高速にできるようになっている。
しかし、1チップ化には内部メモリの容量に限界があ
り、また、システムの長期間にわたる運用の間には、プ
ログラムの変更が発生するため、そのプログラムが書き
換え可能である必要がある。そこでプログラムの規模が
大きい場合には、記憶装置として書き換え可能な外付メ
モリ(EPROM、フラッシュメモリ等)を使用し、1
チップマイコンの外部に接続してシステムを構成しなけ
ればならない。
進み、そのようなシステムが低コストで実現できるとと
もに、その動作速度も高速にできるようになっている。
しかし、1チップ化には内部メモリの容量に限界があ
り、また、システムの長期間にわたる運用の間には、プ
ログラムの変更が発生するため、そのプログラムが書き
換え可能である必要がある。そこでプログラムの規模が
大きい場合には、記憶装置として書き換え可能な外付メ
モリ(EPROM、フラッシュメモリ等)を使用し、1
チップマイコンの外部に接続してシステムを構成しなけ
ればならない。
【0003】このように接続されたマイコンシステムで
は、外付されたメモリや配線が1チップマイコンの外部
にあるためプログラムの内容が覗かれ、更に、命令コー
ドはCPU毎に定められているため、CPUの機種が分
かればプログラムの内容を解読することは容易である。
又、プログラムの内容が解読されることにより、その内
容が恣意的に変造され、システムの安全性が低下してし
まう。
は、外付されたメモリや配線が1チップマイコンの外部
にあるためプログラムの内容が覗かれ、更に、命令コー
ドはCPU毎に定められているため、CPUの機種が分
かればプログラムの内容を解読することは容易である。
又、プログラムの内容が解読されることにより、その内
容が恣意的に変造され、システムの安全性が低下してし
まう。
【0004】例えば、DVDシステムのように、ディス
ク内に暗号化されたデータを暗証解読チップで解読して
使用する場合、その暗証解読チップの命令が外付メモリ
内に格納されているときに、もしも外付メモリが解読さ
れてしまうとディスク内データの暗号化に意味が無く、
DVDディスク内のデータが不正に使用されてしまう。
このような場合、外付メモリに対して、その内部データ
のセキュリティ性を高める必要がある。
ク内に暗号化されたデータを暗証解読チップで解読して
使用する場合、その暗証解読チップの命令が外付メモリ
内に格納されているときに、もしも外付メモリが解読さ
れてしまうとディスク内データの暗号化に意味が無く、
DVDディスク内のデータが不正に使用されてしまう。
このような場合、外付メモリに対して、その内部データ
のセキュリティ性を高める必要がある。
【0005】そこで、外付メモリの機密性および安全性
を向上させて、そのセキュリティ性を高める従来の技術
として、図6に示すように、アドレス及びデータのビッ
ト配列を変換する機能を持ったセキュリティシステムが
ある。
を向上させて、そのセキュリティ性を高める従来の技術
として、図6に示すように、アドレス及びデータのビッ
ト配列を変換する機能を持ったセキュリティシステムが
ある。
【0006】従来のデータセキュリティシステムにおけ
る1チップマイコンと外付メモリとの接続概略を図6に
示す。図6において、41はCPU、42はビット入れ
替え手段、43は外付メモリ、44は内蔵メモリであ
る。CPU41と外付メモリ43の間にビット配列を変
換するためのビット入れ替え手段42が組み込んであ
り、ビット入れ替え手段42は、アドレスA0…Anま
たはデータD0…Dmの全てのビットを入れ替え可能と
している。
る1チップマイコンと外付メモリとの接続概略を図6に
示す。図6において、41はCPU、42はビット入れ
替え手段、43は外付メモリ、44は内蔵メモリであ
る。CPU41と外付メモリ43の間にビット配列を変
換するためのビット入れ替え手段42が組み込んであ
り、ビット入れ替え手段42は、アドレスA0…Anま
たはデータD0…Dmの全てのビットを入れ替え可能と
している。
【0007】しかし、全てを入れ替え可能とすると、ビ
ット入れ替え手段42は、図7に示すように、その回路
をマトリクス状に構成する必要がある。図7において、
45は3ステートバッファ回路、46はNAND回路で
ある。図7では、アドレスがA0とA1の2ビット、デ
ータがD0とD1の2ビットの場合であるが、アドレス
/データがnビットのときはn2個以上の論理回路が必
要となり、nが大きい程回路規模が2乗で大きくなって
しまい、1チップマイコンへ追加する回路の面積が大き
くなってしまうという欠点がある。
ット入れ替え手段42は、図7に示すように、その回路
をマトリクス状に構成する必要がある。図7において、
45は3ステートバッファ回路、46はNAND回路で
ある。図7では、アドレスがA0とA1の2ビット、デ
ータがD0とD1の2ビットの場合であるが、アドレス
/データがnビットのときはn2個以上の論理回路が必
要となり、nが大きい程回路規模が2乗で大きくなって
しまい、1チップマイコンへ追加する回路の面積が大き
くなってしまうという欠点がある。
【0008】また、ビット変換のための参照データは、
変換テーブルとして外付メモリ43内に格納されてい
る。そのため、この構成を理解してしまうと、前記の変
換テーブルを参照することができ、容易に変換規則が解
読され、外付メモリ43内のプログラムが解析されてし
まい、プログラムが改変造される危険性が高くなる。
変換テーブルとして外付メモリ43内に格納されてい
る。そのため、この構成を理解してしまうと、前記の変
換テーブルを参照することができ、容易に変換規則が解
読され、外付メモリ43内のプログラムが解析されてし
まい、プログラムが改変造される危険性が高くなる。
【0009】
【発明が解決しようとする課題】以上のように、従来の
データセキュリティシステムでは、変換テーブルが外付
メモリ43内に格納されているため、変換の法則が直ぐ
に解読されてしまい、そのように変換の法則が解読され
てしまうとプログラムが容易に読み出され、外付メモリ
43内のプログラムが簡単に改変造されてしまうという
問題点を有していた。
データセキュリティシステムでは、変換テーブルが外付
メモリ43内に格納されているため、変換の法則が直ぐ
に解読されてしまい、そのように変換の法則が解読され
てしまうとプログラムが容易に読み出され、外付メモリ
43内のプログラムが簡単に改変造されてしまうという
問題点を有していた。
【0010】また、上記のようなビット入れ替え手段4
2を用いた場合にはその回路構成が複雑となり、そのよ
うなビット入れ替え手段42をマイコンシステム内に内
蔵して、このマイコンシステムを1チップ化した場合に
は、生産コストが高くなってしまうという問題点も有し
ていた。
2を用いた場合にはその回路構成が複雑となり、そのよ
うなビット入れ替え手段42をマイコンシステム内に内
蔵して、このマイコンシステムを1チップ化した場合に
は、生産コストが高くなってしまうという問題点も有し
ていた。
【0011】本発明は、上記従来の問題点を解決するも
ので、小規模の回路追加だけでよくマイコンシステム内
に内蔵して1チップ構成とした場合でも低コスト化を実
現することができるとともに、外付メモリに対するセキ
ュリティ機能として、第三者によるプログラムの改変造
を防止することができ、安全性および機密性を向上する
ことができるデータセキュリティシステムを提供する。
ので、小規模の回路追加だけでよくマイコンシステム内
に内蔵して1チップ構成とした場合でも低コスト化を実
現することができるとともに、外付メモリに対するセキ
ュリティ機能として、第三者によるプログラムの改変造
を防止することができ、安全性および機密性を向上する
ことができるデータセキュリティシステムを提供する。
【0012】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のデータセキュリティシステムは、マイコン
システムにおいて排他的論理和手段を備え、その排他的
論理和手段により、外付メモリとの間のアドレス及びデ
ータ線あるいは命令コード線におけるアドレス及びデー
タ信号あるいは命令コード信号を変換する機能を有し、
その機能により変換したアドレス及びデータ信号あるい
は命令コード信号のみを外付メモリに予め格納してお
き、また、マイコンシステムにおいて命令コード変換テ
ーブルを備え、その命令コード変換テーブルを参照して
外付メモリとの間の命令コード線における命令コード信
号を変換する機能を有し、その機能により変換した命令
コード信号のみを外付メモリに予め格納しておくことを
特徴とする。
めに本発明のデータセキュリティシステムは、マイコン
システムにおいて排他的論理和手段を備え、その排他的
論理和手段により、外付メモリとの間のアドレス及びデ
ータ線あるいは命令コード線におけるアドレス及びデー
タ信号あるいは命令コード信号を変換する機能を有し、
その機能により変換したアドレス及びデータ信号あるい
は命令コード信号のみを外付メモリに予め格納してお
き、また、マイコンシステムにおいて命令コード変換テ
ーブルを備え、その命令コード変換テーブルを参照して
外付メモリとの間の命令コード線における命令コード信
号を変換する機能を有し、その機能により変換した命令
コード信号のみを外付メモリに予め格納しておくことを
特徴とする。
【0013】以上により、小規模の回路追加だけでよく
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
【0014】
【発明の実施の形態】本発明の請求項1に記載のデータ
セキュリティシステムは、 CPUを有するマイコンシ
ステムにおいて、その外部に接続された外付メモリのデ
ータに対するセキュリティ機能を有するデータセキュリ
ティシステムであって、複数の信号に対して排他的論理
和演算を行う排他的論理和手段と、前記排他的論理和手
段による排他的論理和演算を行うためのキーを設定する
キー設定手段とを備え、前記排他的論理和手段とキー設
定手段とにより、前記マイコンシステムと外付メモリと
の間の接続線であるアドレス線及びデータ線に出力され
るアドレス信号及びデータ信号を変換する機能を有し、
前記排他的論理和手段とキー設定手段とにより変換した
前記アドレス信号及びデータ信号のみを用いることによ
り、前記セキュリティ機能として前記外付メモリ内のデ
ータの変造を防ぐ構成とする。
セキュリティシステムは、 CPUを有するマイコンシ
ステムにおいて、その外部に接続された外付メモリのデ
ータに対するセキュリティ機能を有するデータセキュリ
ティシステムであって、複数の信号に対して排他的論理
和演算を行う排他的論理和手段と、前記排他的論理和手
段による排他的論理和演算を行うためのキーを設定する
キー設定手段とを備え、前記排他的論理和手段とキー設
定手段とにより、前記マイコンシステムと外付メモリと
の間の接続線であるアドレス線及びデータ線に出力され
るアドレス信号及びデータ信号を変換する機能を有し、
前記排他的論理和手段とキー設定手段とにより変換した
前記アドレス信号及びデータ信号のみを用いることによ
り、前記セキュリティ機能として前記外付メモリ内のデ
ータの変造を防ぐ構成とする。
【0015】請求項2に記載のデータセキュリティシス
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、複数の信号に対し
て排他的論理和演算を行う排他的論理和手段と、前記排
他的論理和手段による排他的論理和演算を行うためのキ
ーを設定するキー設定手段とを備え、前記排他的論理和
手段とキー設定手段とにより、前記CPU内の内部バス
と命令デコーダとの接続線である命令コード線に出力さ
れる命令コードを変換する機能を有し、前記排他的論理
和手段とキー設定手段とにより変換した前記命令コード
のみを用いることにより、前記セキュリティ機能におけ
るセキュリティ性を高めた構成とする。
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、複数の信号に対し
て排他的論理和演算を行う排他的論理和手段と、前記排
他的論理和手段による排他的論理和演算を行うためのキ
ーを設定するキー設定手段とを備え、前記排他的論理和
手段とキー設定手段とにより、前記CPU内の内部バス
と命令デコーダとの接続線である命令コード線に出力さ
れる命令コードを変換する機能を有し、前記排他的論理
和手段とキー設定手段とにより変換した前記命令コード
のみを用いることにより、前記セキュリティ機能におけ
るセキュリティ性を高めた構成とする。
【0016】請求項3に記載のデータセキュリティシス
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、前記内部バスから
の命令コードを変換して、前記CPUにおける命令実行
を制御するための信号を出力する命令デコーダと、前記
命令デコーダによる前記命令コードの変換の際に参照さ
れる命令コード変換テーブルとを備え、前記命令デコー
ダと命令コード変換テーブルとにより、前記CPU内の
内部バスと命令デコーダとの接続線である命令コード線
に出力される命令コードを変換する機能を有し、前記命
令デコーダと命令コード変換テーブルとにより変換した
信号のみを前記CPUにおける命令実行を制御するため
の信号に用いることにより、前記セキュリティ機能にお
けるセキュリティ性を高めた構成とする。
テムは、 CPUを有するマイコンシステムにおいて、
その外部に前記CPUの内部バスを通じて接続された外
付メモリのデータに対するセキュリティ機能を有するデ
ータセキュリティシステムであって、前記内部バスから
の命令コードを変換して、前記CPUにおける命令実行
を制御するための信号を出力する命令デコーダと、前記
命令デコーダによる前記命令コードの変換の際に参照さ
れる命令コード変換テーブルとを備え、前記命令デコー
ダと命令コード変換テーブルとにより、前記CPU内の
内部バスと命令デコーダとの接続線である命令コード線
に出力される命令コードを変換する機能を有し、前記命
令デコーダと命令コード変換テーブルとにより変換した
信号のみを前記CPUにおける命令実行を制御するため
の信号に用いることにより、前記セキュリティ機能にお
けるセキュリティ性を高めた構成とする。
【0017】請求項4に記載のデータセキュリティシス
テムは、請求項1または請求項2に記載のキー設定手段
により設定されるキーを格納するための不揮発性メモリ
を備え、前記不揮発性メモリとして、書き替え可能なメ
モリを用い、前記キーの設定変更が可能なように構成す
る。
テムは、請求項1または請求項2に記載のキー設定手段
により設定されるキーを格納するための不揮発性メモリ
を備え、前記不揮発性メモリとして、書き替え可能なメ
モリを用い、前記キーの設定変更が可能なように構成す
る。
【0018】上記の請求項1または請求項2または請求
項4の構成によると、マイコンシステムにおいて排他的
論理和手段を備え、その排他的論理和手段により、外付
メモリとの間のアドレス及びデータ線あるいは命令コー
ド線におけるアドレス及びデータ信号あるいは命令コー
ド信号を変換する機能を有し、その機能により変換した
アドレス及びデータ信号あるいは命令コード信号のみを
外付メモリに予め格納しておく。
項4の構成によると、マイコンシステムにおいて排他的
論理和手段を備え、その排他的論理和手段により、外付
メモリとの間のアドレス及びデータ線あるいは命令コー
ド線におけるアドレス及びデータ信号あるいは命令コー
ド信号を変換する機能を有し、その機能により変換した
アドレス及びデータ信号あるいは命令コード信号のみを
外付メモリに予め格納しておく。
【0019】また、請求項3の構成によると、マイコン
システムにおいて命令コード変換テーブルを備え、その
命令コード変換テーブルを参照して外付メモリとの間の
命令コード線における命令コード信号を変換する機能を
有し、その機能により変換した命令コード信号のみを外
付メモリに予め格納しておく。
システムにおいて命令コード変換テーブルを備え、その
命令コード変換テーブルを参照して外付メモリとの間の
命令コード線における命令コード信号を変換する機能を
有し、その機能により変換した命令コード信号のみを外
付メモリに予め格納しておく。
【0020】以下、本発明の実施の形態を示すデータセ
キュリティシステムについて、図面を参照しながら具体
的に説明する。上記の請求項1に記載のデータセキュリ
ティシステムを以下に説明する。
キュリティシステムについて、図面を参照しながら具体
的に説明する。上記の請求項1に記載のデータセキュリ
ティシステムを以下に説明する。
【0021】請求項1に記載のデータセキュリティシス
テムにおける1チップマイコンと外付メモリとの接続概
略を図1に示す。図1において、11はCPU、12は
排他的論理和手段、13はキー設定手段としてのキー回
路、14は外付メモリ、15は内蔵メモリである。
テムにおける1チップマイコンと外付メモリとの接続概
略を図1に示す。図1において、11はCPU、12は
排他的論理和手段、13はキー設定手段としてのキー回
路、14は外付メモリ、15は内蔵メモリである。
【0022】1チップマイコンにおいて、アドレス(A
0〜An)、データ(D0〜Dm)空間を有するCPU
11から、外付メモリ14へプログラムを書き込み又は
読み出す場合、排他的論理和手段12により、アドレス
及びデータと1チップマイコン内に製造時決定されたキ
ー回路13の定数(以下、キーと記す)とを、排他的論
理和演算して変換することで、外付メモリ14を秘匿し
ている。
0〜An)、データ(D0〜Dm)空間を有するCPU
11から、外付メモリ14へプログラムを書き込み又は
読み出す場合、排他的論理和手段12により、アドレス
及びデータと1チップマイコン内に製造時決定されたキ
ー回路13の定数(以下、キーと記す)とを、排他的論
理和演算して変換することで、外付メモリ14を秘匿し
ている。
【0023】図2は図1に示すデータセキュリティシス
テムにおける排他的論理和手段12とキー回路13の詳
細な接続図を示す。図2において、16は排他的論理和
回路、17は書き込み側3ステートバッファ回路、18
は読み込み側3ステートバッファ回路、19は書き込み
制御信号、20は読み込み制御信号である。
テムにおける排他的論理和手段12とキー回路13の詳
細な接続図を示す。図2において、16は排他的論理和
回路、17は書き込み側3ステートバッファ回路、18
は読み込み側3ステートバッファ回路、19は書き込み
制御信号、20は読み込み制御信号である。
【0024】アドレス/データがnビットのとき約n個
の論理回路で構成でき、nが大きいとき、従来のビット
入れ替え手段42よりもn分の1で実現できる。排他的
論理和演算は、参照するキーによる単なる反転操作であ
るため、互いに異なる2点間のアドレス/データ値が同
一のアドレス/データ値と重なることはなく、変換後も
一対一に値を得ることができる。
の論理回路で構成でき、nが大きいとき、従来のビット
入れ替え手段42よりもn分の1で実現できる。排他的
論理和演算は、参照するキーによる単なる反転操作であ
るため、互いに異なる2点間のアドレス/データ値が同
一のアドレス/データ値と重なることはなく、変換後も
一対一に値を得ることができる。
【0025】また、書き込まれた外付メモリ14内のプ
ログラムは予め、キーと排他的論理和を取ったアドレス
順/データ順で書き込まれており、通常の読み出し方法
で読み出しても内容が意味をなさないため、外付メモリ
14側からは内容を容易に解読されることはない。
ログラムは予め、キーと排他的論理和を取ったアドレス
順/データ順で書き込まれており、通常の読み出し方法
で読み出しても内容が意味をなさないため、外付メモリ
14側からは内容を容易に解読されることはない。
【0026】外付メモリ14に対する書き込み時には書
き込み制御線19がセレクトされ、書き込み側3ステー
トバッファ回路17が動作し、図1におけるCPU11
側から外付メモリ14側へデータが書き込まれる。又、
外付メモリ14からの読み込み時には読み込み制御線2
0がセレクトされ、読み込み側3ステートバッファ回路
18が動作し、外付メモリ14側からCPU11側へデ
ータが読み込まれる。以上の動作によってアドレス値/
データ値は変換される。
き込み制御線19がセレクトされ、書き込み側3ステー
トバッファ回路17が動作し、図1におけるCPU11
側から外付メモリ14側へデータが書き込まれる。又、
外付メモリ14からの読み込み時には読み込み制御線2
0がセレクトされ、読み込み側3ステートバッファ回路
18が動作し、外付メモリ14側からCPU11側へデ
ータが読み込まれる。以上の動作によってアドレス値/
データ値は変換される。
【0027】しかし、変換されたデータは一見CPUの
命令コードが変わっているようには見えるが、命令コー
ド自体は変化していない。本来、命令コードはCPU毎
に定められており、CPUの機種が分かれば外付メモリ
内の命令コードを容易に解析される。請求項1の場合で
もCPUの機種が分かれば外付メモリ内のデータを解析
することでキーの情報が分かり、外付メモリの内容が理
解されてしまう。
命令コードが変わっているようには見えるが、命令コー
ド自体は変化していない。本来、命令コードはCPU毎
に定められており、CPUの機種が分かれば外付メモリ
内の命令コードを容易に解析される。請求項1の場合で
もCPUの機種が分かれば外付メモリ内のデータを解析
することでキーの情報が分かり、外付メモリの内容が理
解されてしまう。
【0028】命令の形態は、命令コード+パラメータ+
・・+パラメータで構成されており、この内命令コード
だけを変換する。命令コード自体を変換し、セキュリテ
ィ性を高める方法を以下に説明する。
・・+パラメータで構成されており、この内命令コード
だけを変換する。命令コード自体を変換し、セキュリテ
ィ性を高める方法を以下に説明する。
【0029】上記の請求項2に記載のデータセキュリテ
ィシステムを以下に説明する。請求項2に記載のデータ
セキュリティシステムにおける1チップマイコンの概略
構成を図3に示す。図3において、21は汎用レジスタ
群、22はプロセッサステータスワード、23は命令実
行制御部、24は排他的論理和手段、25はキー設定手
段としてのキー回路、26は命令デコーダ、27はAL
U、28はプログラムカウンタ、29は内部バス、30
はアドレスバス、31はデータバス、32は制御用バス
である。予め外付ROM内の命令コードはユーザが設定
したキー回路25に対応する命令コードで書き込む。内
部バス29とアドレスバス30、データバス31及び制
御用バス32は接続されている。
ィシステムを以下に説明する。請求項2に記載のデータ
セキュリティシステムにおける1チップマイコンの概略
構成を図3に示す。図3において、21は汎用レジスタ
群、22はプロセッサステータスワード、23は命令実
行制御部、24は排他的論理和手段、25はキー設定手
段としてのキー回路、26は命令デコーダ、27はAL
U、28はプログラムカウンタ、29は内部バス、30
はアドレスバス、31はデータバス、32は制御用バス
である。予め外付ROM内の命令コードはユーザが設定
したキー回路25に対応する命令コードで書き込む。内
部バス29とアドレスバス30、データバス31及び制
御用バス32は接続されている。
【0030】以下に命令実行の動作を説明する。外付メ
モリの命令コードを排他的論理和手段24とキー回路2
5によって命令コードの排他的論理和を取り、本来CP
U毎に定められた命令コードに変換し、命令実行制御部
23へ渡される。命令実行制御部23は命令に対する制
御信号を命令実行部に伝えることで、実行を制御する。
汎用レジスタ群21にデータを保持し、ALU27で演
算を行い、演算結果の状態をプロセッサステータスワー
ド22に記憶し、プログラムカウンタ28の値を次のア
ドレス値にして、次の命令実行に移る。
モリの命令コードを排他的論理和手段24とキー回路2
5によって命令コードの排他的論理和を取り、本来CP
U毎に定められた命令コードに変換し、命令実行制御部
23へ渡される。命令実行制御部23は命令に対する制
御信号を命令実行部に伝えることで、実行を制御する。
汎用レジスタ群21にデータを保持し、ALU27で演
算を行い、演算結果の状態をプロセッサステータスワー
ド22に記憶し、プログラムカウンタ28の値を次のア
ドレス値にして、次の命令実行に移る。
【0031】命令コード自体を変換することにより、C
PUの機種から外付メモリの内容を解読されることがで
きなくなり、命令コードを変換しないときに比べセキュ
リティ性が向上できる。命令コードがnビットの長さを
持つ場合、キーのビット数はnビットで、nビットで表
わせる2進数は2n通りある。従って2n倍セキュリティ
性を向上することができる。
PUの機種から外付メモリの内容を解読されることがで
きなくなり、命令コードを変換しないときに比べセキュ
リティ性が向上できる。命令コードがnビットの長さを
持つ場合、キーのビット数はnビットで、nビットで表
わせる2進数は2n通りある。従って2n倍セキュリティ
性を向上することができる。
【0032】上記の請求項3に記載のデータセキュリテ
ィシステムを以下に説明する。請求項3に記載のデータ
セキュリティシステムにおける1チップマイコン概略構
成を図4に示す。図4において、33は命令コード変換
テーブルである。命令コード変換テーブル33はユーザ
毎に設定することができる。予め外付メモリ内の命令コ
ードはユーザが設定した命令コード変換テーブル33に
対応する命令コードで書き込む。
ィシステムを以下に説明する。請求項3に記載のデータ
セキュリティシステムにおける1チップマイコン概略構
成を図4に示す。図4において、33は命令コード変換
テーブルである。命令コード変換テーブル33はユーザ
毎に設定することができる。予め外付メモリ内の命令コ
ードはユーザが設定した命令コード変換テーブル33に
対応する命令コードで書き込む。
【0033】以下に命令実行の動作を説明する。外付メ
モリの命令コードは内部バス29を伝い命令デコーダ2
6へ送られる。送られた命令コードは命令デコーダ26
で命令コード変換テーブル33を参照することによっ
て、本来CPU毎に定められた命令コードに変換し、命
令実行制御部23へ渡される。
モリの命令コードは内部バス29を伝い命令デコーダ2
6へ送られる。送られた命令コードは命令デコーダ26
で命令コード変換テーブル33を参照することによっ
て、本来CPU毎に定められた命令コードに変換し、命
令実行制御部23へ渡される。
【0034】命令実行制御部23は命令に対する制御信
号を命令実行部に伝えることで、実行を制御する。汎用
レジスタ群21にデータを保持し、ALU27で演算を
行い、演算結果の状態をプロセッサテータスワード22
に記憶し、プログラムカウンタ28の値を次のアドレス
値にして、次の命令実行に移る。
号を命令実行部に伝えることで、実行を制御する。汎用
レジスタ群21にデータを保持し、ALU27で演算を
行い、演算結果の状態をプロセッサテータスワード22
に記憶し、プログラムカウンタ28の値を次のアドレス
値にして、次の命令実行に移る。
【0035】請求項2のデータセキュリティシステムの
場合と同様に、命令コード自体を変換することにより、
CPUの機種から外付メモリの内容を解読されることが
できなくなり、命令コードを変換しないときよりセキュ
リティ性を向上することができる。
場合と同様に、命令コード自体を変換することにより、
CPUの機種から外付メモリの内容を解読されることが
できなくなり、命令コードを変換しないときよりセキュ
リティ性を向上することができる。
【0036】また、命令コードがnビットの場合には、
nビットで表わせる2進数すべてを入れ替えることが可
能で、2nの階乗通りあり、請求項3の方法が請求項2
のデータセキュリティシステムの場合よりセキュリティ
性を向上することができる。
nビットで表わせる2進数すべてを入れ替えることが可
能で、2nの階乗通りあり、請求項3の方法が請求項2
のデータセキュリティシステムの場合よりセキュリティ
性を向上することができる。
【0037】上記の請求項4に記載のデータセキュリテ
ィシステムを以下に説明する。請求項4に記載のデータ
セキュリティシステムにおける1チップマイコンと外付
メモリとの接続概略を図5に示す。図5において、11
はCPU、12は排他的論理和手段、13はキー回路、
14は外付メモリ、15は内蔵メモリ、34はキー格納
用メモリである。
ィシステムを以下に説明する。請求項4に記載のデータ
セキュリティシステムにおける1チップマイコンと外付
メモリとの接続概略を図5に示す。図5において、11
はCPU、12は排他的論理和手段、13はキー回路、
14は外付メモリ、15は内蔵メモリ、34はキー格納
用メモリである。
【0038】排他的論理和演算で参照する定数を格納す
るためにキー格納用メモリ34を設ける。ユーザ毎にキ
ーXビット(アドレスのビット数nとデータのビット数
mを加えた数)を設定し、キー格納用メモリ34へ格納
する。CPU11から外付メモリ14へデータ書き込み
を行う場合、排他的論理和手段12において、設定され
たキーと外付メモリ14に書き込むアドレスの排他的論
理和をとる。
るためにキー格納用メモリ34を設ける。ユーザ毎にキ
ーXビット(アドレスのビット数nとデータのビット数
mを加えた数)を設定し、キー格納用メモリ34へ格納
する。CPU11から外付メモリ14へデータ書き込み
を行う場合、排他的論理和手段12において、設定され
たキーと外付メモリ14に書き込むアドレスの排他的論
理和をとる。
【0039】次に、書き込みデータとキーの排他的論理
和で外付メモリ14への書き込みデータが得られる。こ
れを外付メモリ14へ書き込む。読み出しの際は同様
に、外付メモリ13から読み出すアドレスとキーの排他
的論理和をとることで、外付メモリ14のアドレスが指
定され、次に、外付メモリ14からの読み出しデータと
キーの排他的論理和をとることで読み出すデータが得ら
れる。
和で外付メモリ14への書き込みデータが得られる。こ
れを外付メモリ14へ書き込む。読み出しの際は同様
に、外付メモリ13から読み出すアドレスとキーの排他
的論理和をとることで、外付メモリ14のアドレスが指
定され、次に、外付メモリ14からの読み出しデータと
キーの排他的論理和をとることで読み出すデータが得ら
れる。
【0040】なお、キー格納用メモリ34は、ユーザに
より書き込み及び読み出しが可能である。
より書き込み及び読み出しが可能である。
【0041】
【発明の効果】以上のように請求項1または請求項2ま
たは請求項4に記載の発明によれば、マイコンシステム
において排他的論理和手段を備え、その排他的論理和手
段により、外付メモリとの間のアドレス及びデータ線あ
るいは命令コード線におけるアドレス及びデータ信号あ
るいは命令コード信号を変換する機能を有し、その機能
により変換したアドレス及びデータ信号あるいは命令コ
ード信号のみを外付メモリに予め格納しておくことがで
きる。
たは請求項4に記載の発明によれば、マイコンシステム
において排他的論理和手段を備え、その排他的論理和手
段により、外付メモリとの間のアドレス及びデータ線あ
るいは命令コード線におけるアドレス及びデータ信号あ
るいは命令コード信号を変換する機能を有し、その機能
により変換したアドレス及びデータ信号あるいは命令コ
ード信号のみを外付メモリに予め格納しておくことがで
きる。
【0042】また、請求項3に記載の発明によれば、マ
イコンシステムにおいて命令コード変換テーブルを備
え、その命令コード変換テーブルを参照して外付メモリ
との間の命令コード線における命令コード信号を変換す
る機能を有し、その機能により変換した命令コード信号
のみを外付メモリに予め格納しておくことができる。
イコンシステムにおいて命令コード変換テーブルを備
え、その命令コード変換テーブルを参照して外付メモリ
との間の命令コード線における命令コード信号を変換す
る機能を有し、その機能により変換した命令コード信号
のみを外付メモリに予め格納しておくことができる。
【0043】以上のため、小規模の回路追加だけでよく
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
マイコンシステム内に内蔵して1チップ構成とした場合
でも低コスト化を実現することができるとともに、外付
メモリに対するセキュリティ機能として、第三者による
プログラムの改変造を防止することができ、安全性およ
び機密性を向上することができる。
【図1】本発明の請求項1の実施の形態のデータセキュ
リティシステムの概略構成図
リティシステムの概略構成図
【図2】同実施の形態における排他的論理和手段とキー
回路との接続図
回路との接続図
【図3】本発明の請求項2の実施の形態のデータセキュ
リティシステムの概略構成図
リティシステムの概略構成図
【図4】本発明の請求項3の実施の形態のデータセキュ
リティシステムの概略構成図
リティシステムの概略構成図
【図5】本発明の請求項4の実施の形態のデータセキュ
リティシステムの概略構成図
リティシステムの概略構成図
【図6】従来のデータセキュリティシステムの概略構成
図
図
【図7】同従来例におけるビット入れ替え手段の概略構
成図
成図
11 CPU 12 排他的論理和手段 13 キー回路 14 外付メモリ 15 内蔵メモリ 16 排他的論理和回路 17 書き込み側3ステートバッファ回路 18 読み込み側3ステートバッファ回路 19 書き込み制御信号 20 読み出し制御信号 21 汎用レジスタ群 22 プロセッサステータスワード 23 命令実行制御部 24 排他的論理和手段 25 キー回路 26 命令デコーダ 27 ALU 28 プログラムカウンタ 29 内部バス 30 アドレスバス 31 データバス 32 制御用バス 33 命令コード変換テーブル 34 キー格納用メモリ
Claims (4)
- 【請求項1】 CPUを有するマイコンシステムにおい
て、その外部に接続された外付メモリのデータに対する
セキュリティ機能を有するデータセキュリティシステム
であって、複数の信号に対して排他的論理和演算を行う
排他的論理和手段と、前記排他的論理和手段による排他
的論理和演算を行うためのキーを設定するキー設定手段
とを備え、前記排他的論理和手段とキー設定手段とによ
り、前記マイコンシステムと外付メモリとの間の接続線
であるアドレス線及びデータ線に出力されるアドレス信
号及びデータ信号を変換する機能を有し、前記排他的論
理和手段とキー設定手段とにより変換した前記アドレス
信号及びデータ信号のみを用いることにより、前記セキ
ュリティ機能として前記外付メモリ内のデータの変造を
防ぐデータセキュリティシステム。 - 【請求項2】 CPUを有するマイコンシステムにおい
て、その外部に前記CPUの内部バスを通じて接続され
た外付メモリのデータに対するセキュリティ機能を有す
るデータセキュリティシステムであって、複数の信号に
対して排他的論理和演算を行う排他的論理和手段と、前
記排他的論理和手段による排他的論理和演算を行うため
のキーを設定するキー設定手段とを備え、前記排他的論
理和手段とキー設定手段とにより、前記CPU内の内部
バスと命令デコーダとの接続線である命令コード線に出
力される命令コードを変換する機能を有し、前記排他的
論理和手段とキー設定手段とにより変換した前記命令コ
ードのみを用いることにより、前記セキュリティ機能に
おけるセキュリティ性を高めたデータセキュリティシス
テム。 - 【請求項3】 CPUを有するマイコンシステムにおい
て、その外部に前記CPUの内部バスを通じて接続され
た外付メモリのデータに対するセキュリティ機能を有す
るデータセキュリティシステムであって、前記内部バス
からの命令コードを変換して、前記CPUにおける命令
実行を制御するための信号を出力する命令デコーダと、
前記命令デコーダによる前記命令コードの変換の際に参
照される命令コード変換テーブルとを備え、前記命令デ
コーダと命令コード変換テーブルとにより、前記CPU
内の内部バスと命令デコーダとの接続線である命令コー
ド線に出力される命令コードを変換する機能を有し、前
記命令デコーダと命令コード変換テーブルとにより変換
した信号のみを前記CPUにおける命令実行を制御する
ための信号に用いることにより、前記セキュリティ機能
におけるセキュリティ性を高めたデータセキュリティシ
ステム。 - 【請求項4】 キー設定手段により設定されるキーを格
納するための不揮発性メモリを備え、前記不揮発性メモ
リとして、書き替え可能なメモリを用い、前記キーの設
定変更が可能なように構成した請求項1または請求項2
に記載のデータセキュリティシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10199366A JP2000029790A (ja) | 1998-07-15 | 1998-07-15 | データセキュリティシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10199366A JP2000029790A (ja) | 1998-07-15 | 1998-07-15 | データセキュリティシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000029790A true JP2000029790A (ja) | 2000-01-28 |
Family
ID=16406572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10199366A Pending JP2000029790A (ja) | 1998-07-15 | 1998-07-15 | データセキュリティシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000029790A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003500786A (ja) * | 1999-05-12 | 2003-01-07 | ギーゼッケ ウント デフリエント ゲーエムベーハー | アドレスのスクランブリング機能付きメモリアレー |
JP2006023957A (ja) * | 2004-07-07 | 2006-01-26 | Sony Corp | 半導体集積回路及び情報処理装置 |
JP2008033593A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | データ記憶装置、データ保護方法、および、通信装置 |
JP2015504279A (ja) * | 2012-01-09 | 2015-02-05 | コーニンクレッカ フィリップス エヌ ヴェ | 鍵駆動の難読化を用いる仮想マシンデバイス及び方法 |
US9183414B2 (en) | 2008-02-29 | 2015-11-10 | Samsung Electronics Co., Ltd. | Memory controller and memory device including the memory controller |
JP2019198071A (ja) * | 2018-05-09 | 2019-11-14 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 集積回路デバイス及び集積回路デバイスの動作方法 |
-
1998
- 1998-07-15 JP JP10199366A patent/JP2000029790A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003500786A (ja) * | 1999-05-12 | 2003-01-07 | ギーゼッケ ウント デフリエント ゲーエムベーハー | アドレスのスクランブリング機能付きメモリアレー |
JP2006023957A (ja) * | 2004-07-07 | 2006-01-26 | Sony Corp | 半導体集積回路及び情報処理装置 |
US7913307B2 (en) | 2004-07-07 | 2011-03-22 | Sony Corporation | Semiconductor integrated circuit and information processing apparatus |
JP2008033593A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | データ記憶装置、データ保護方法、および、通信装置 |
US9183414B2 (en) | 2008-02-29 | 2015-11-10 | Samsung Electronics Co., Ltd. | Memory controller and memory device including the memory controller |
JP2015504279A (ja) * | 2012-01-09 | 2015-02-05 | コーニンクレッカ フィリップス エヌ ヴェ | 鍵駆動の難読化を用いる仮想マシンデバイス及び方法 |
JP2019198071A (ja) * | 2018-05-09 | 2019-11-14 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 集積回路デバイス及び集積回路デバイスの動作方法 |
JP7327990B2 (ja) | 2018-05-09 | 2023-08-16 | 三星電子株式会社 | 集積回路デバイス及び集積回路デバイスの動作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4797928A (en) | Encryption printed circuit board | |
US7000064B2 (en) | Data handling system | |
TWI747007B (zh) | 可配置安全記憶區域 | |
KR20090080032A (ko) | 저장 장치들에 대한 보안을 제공하는 방법 및 시스템 | |
WO2021016501A1 (en) | Nonvolatile memory device with regions having separately programmable secure access features and related methods and systems | |
CN110008147B (zh) | 存储器控制器以及用于对存储模块进行访问的方法 | |
JP2001022646A (ja) | メモリ装置 | |
JP4574994B2 (ja) | メモリ外付けマイコン | |
JP2005216027A (ja) | 暗号化装置及びこれを備えた暗号化システム並びに復号化装置及びこれを備えた半導体システム | |
JP2000029790A (ja) | データセキュリティシステム | |
US20050200504A1 (en) | Electronic data processing device | |
JP2004054885A (ja) | 外部romのプログラムコードを保護するコントロールシステム | |
US11487469B2 (en) | Apparatus and method for controlling access to memory module | |
JP2000181802A (ja) | 半導体記憶装置 | |
JP4323527B2 (ja) | 半導体記憶装置 | |
JPS6325748A (ja) | 電子回路の制御方法およびこの制御方法を実施するための回路 | |
JPH07219852A (ja) | 半導体メモリ装置 | |
CN108228525B (zh) | 一种多核8051处理器soc的安全实现装置以及方法 | |
JP2006254099A (ja) | マイクロプロセッサ | |
JP2677342B2 (ja) | 携帯形半導体記憶装置システム | |
JPH10143441A (ja) | 機密保持機能を備えた半導体装置、符号処理方法及びそのソフトウエアを記憶した記憶媒体 | |
JPH10105469A (ja) | 半導体メモリの暗号コードデータ解読防止回路 | |
GB2129586A (en) | Improvements in or relating to memory systems | |
JPH0877076A (ja) | 不揮発性メモリ | |
CN116203886A (zh) | 一种应用于fpga的高安全电路 |