JPH1140426A - インダクタンス素子 - Google Patents

Abstract

(57)【要約】 【課題】 大電流下において高いインダクタンスを得る
ことができると共に、パターン導体に対する接続抵抗を
低減し得るインダクタンス素子を提供する。 【解決手段】 第１の磁芯１及び第２の磁芯２は、磁気
特性が互いに異なり、少なくとも一面が互いに面接触し
て組み合わされている。第１の磁芯１は、接触面に、少
なくとも１つの溝１１を有する。溝１１は両端が磁芯側
面で開口している。導体３は、溝１１の内部に設置さ
れ、大部分が第１の磁芯１及び第２の磁芯２によって包
囲され、溝１１の外部に導出された両端に外部との接続
部分となる端子部３０１、３０２を有する。端子部３０
１、３０２は、横幅Ｗ２が主要部３００の横幅Ｗ１より
も広い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インダクタンス素子に
関し、更に詳しくは、高周波動作する電力伝送用回路、
例えばスイッチング電源において、チョークコイルや変
成器等として用いるのに適したインダクタンス素子に関
わる。

【０００２】

【従来の技術】情報機器、通信機器、計測機器などの電
子機器、工作機械などの製造装置の電子回路及び機械的
な駆動に用いられる電源装置として、動作周波数の高い
高周波スイッチング電源が用いられるようになってい
る。高周波スイッチング電源では、パルスなどの交流波
形を直流波形に変換し、直流安定化出力を得る。交流を
直流に変換する手段として一般的にＬＣフィルタが使用
される。ＬＣフィルタを構成するインダクタンス素子の
磁心のための磁性材料としては、フェライト磁性材料、
パーマロイなどの結晶系の金属磁性材料及びアモルファ
ス材料が知られている。このうち、結晶系の金属磁性材
料及びアモルファス材料でなるインダクタンス素子は、
直流重畳特性に優れているが、鉄損特性ではフェライト
に劣る。このため、この種のインダクタンス素子の磁心
材料としては、フェライト磁性材料が主に用いられてい
る。

【０００３】ところで、携帯用などのコンピュータなど
では小型・薄型化・軽量化が進んでいるが、一方では高
速化や高機能化に対し市場のニーズが強く、回路規模が
大きくなり大電流化の傾向にある。従って小型・薄型
で、かつ、大電流領域でも使用可能な低損失なインダク
タンス素子が必要になっている。

【０００４】従来のこの種のインダクタンス素子は、ギ
ャップのない完全な閉磁路構造の磁心を用いたギャップ
なしタイプと、磁心の一部にギャップを有するギャップ
付きタイプの２つが主に用いられていた。

【０００５】しかし、ギャップなしの場合には、直流重
畳がかかる高周波スイッチング電源への適用において、
容易に磁気飽和を起こしてしまうという問題があった。

【０００６】ギャップ付きインダクタンス素子の場合
は、磁気飽和を生じる磁界強度が高く、直流重畳を受け
た場合でも、磁心の磁気飽和を回避することができる
が、透磁率μが低くなってしまうため、インダクタンス
が小さくなるという問題点を生じる。

【０００７】しかも、ギャップ付きインダクタンス素子
の場合、使用する電流の大きさに応じてギャップの大き
さを調整する必要があるため、多用途に対して標準化が
難しいこと、転用ができないこと、在庫管理が複雑にな
ること、加工コストがかかることなどの生産性低下に結
びつく難点を持つ。

【０００８】ギャップ付きインダクタの１つの例とし
て、一対のフェライトカットコアの間に非磁性物を挿入
するスペーサ・ギャップと呼ばれる構造も知られてい
る。このタイプのインダクタンス素子では、フェライト
カットコアを切削する必要はなく、生産性上は好都合で
あるが、非磁性物を挿入したギャップ部分で開磁路にな
り、磁束漏れによるノイズ障害を生じる。

【０００９】また、巻線部は、一般に、ウレタン線など
の皮膜付き導線をボビンに巻線して構成される。かかる
構成の場合には、構造が複雑なために、実際に巻線に利
用されていないデッドスペースが多くなり、磁路長が長
くなったり、巻線スペースが充分にとれないという問題
を生じる。磁路長が長くなると、インダクタンスが反比
例して減少する。また巻線スペースが充分にとれない場
合には、巻線インピーダンスが充分に下げられないた
め、銅損が増加する。しかも前述のように、ギャップ付
加、磁路長増大により、インダクタンスが低下すると、
より多くの巻線数が必要になり、相乗的に、銅損が増加
し、小型化に対する大きな障害になる。

【００１０】上述したように、インダクタンス素子を、
高周波動作をするスイッチング電源の電力伝送用回路に
用いるには、種々の課題を解決する必要があり、従来知
られたインダクタンス素子は、これらの課題解決手段と
しては、充分ではない。特開平７ー２８８２１０号公報
は２種類のフェライトコアを用いたインダクタを開示し
ているが、上述した課題解決手段は開示していない。

【００１１】

【発明が解決しようとする課題】本発明の課題は、大電
流下において高いインダクタンスを得ることの可能なイ
ンダクタンス素子を提供することである。

【００１２】本発明のもう一つの課題は、小型化及び薄
型化されたインダクタンス素子を提供することである。

【００１３】本発明の更にもう一つの課題は、大電流下
において高いインダクタンスを得ることができるインダ
クタンス素子を提供することである。

【００１４】本発明の更にもう一つの課題は、小型化さ
れたにも関わらず、小さい抵抗で基板に実装できるイン
ダクタンス素子を提供することである。

【００１５】本発明の更にもう一つの課題は、生産性が
高く、コストダウンに寄与し得るインダクタンス素子を
提供することである。

【００１６】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係るインダクタンス素子は、第１の磁心
と、第２の磁心と、少なくとも１つの導体とを含む。

【００１７】前記第１の磁心及び前記第２の磁心は、磁
気特性が互いに異なり、少なくとも一面が互いに面接触
して組み合わされている。前記第１の磁心及び第２の磁
心の少なくとも一方は、接触面に、少なくとも１つの溝
を有し、前記溝は両端が磁心側面で開口している。

【００１８】前記導体は、主要部と、端子部とを含む。
前記主要部は、前記溝の内部に配置され、前記第１の磁
心及び前記第２の磁心によって包囲され、両端が前記溝
の外部に導出されている。前記端子部は、前記主要部の
両端に備えられ、前記主要部の横幅より広い横幅を有す
る。

【００１９】上述したように、本発明に係るインダクタ
ンス素子において、第１の磁心及び第２の磁心は、磁気
特性が互いに異なるから、他の磁気特性を互いに補完す
るインダクタンス素子を得ることができる。例えば第１
の磁心に透磁率μが高く、高周波における鉄損が少ない
フェライト磁心を使用し、第２の磁心に直流重畳特性の
優れた金属系の磁心を使用し、透磁率μ、高周波損失及
び直流重畳特性の優れたインダクタンス素子を得ること
ができる。

【００２０】第１の磁心及び第２の磁心の少なくとも一
方は、接触面に少なくとも１つの溝を有し、導体が溝の
内部に配置されているから、導体の断面積を溝の断面積
に対応した大きさまで拡大し、導体の銅損を低減するこ
とができる。

【００２１】第１の磁心及び第２の磁心は、少なくとも
一面が互いに面接触して組み合わされており、導体の主
要部は、溝の内部に配置され、複合磁心によって包囲さ
れるから、最短の磁路長を構成でき、高いインダクタン
ス値が得られる。

【００２２】しかも、第１の磁心及び第２の磁心は、少
なくとも一面が互いに面接触して組み合わされているか
ら、磁気回路が閉磁路構成になり、漏れ磁束によるノイ
ズ障害を回避することができる。また、第１の磁心及び
第２の磁心の間に、実質的な磁気ギャップが生じないか
ら、磁気ギャップによる透磁率μの低下を回避できる。

【００２３】導体は、溝の外部に導出された両端に、外
部に接続できる端子部を有するから、端子部を通して、
外部回路に接続できると共に、複数のインダクタンス素
子を用い、その端子部の接続選択により、直列回路、並
列回路またはこれらの組み合わせ回路等、多様な回路構
成を実現することができる。

【００２４】さらに、端子部は、主要部の横幅より広い
横幅を有する。この構成によれば、端子部と、パターン
導体の接続部の間の接続面積を拡大できる。このため、
パターン導体の接続部分における抵抗を低減することが
できる。

【００２５】しかも、主要部は、端子部とは異なる横幅
を有する。このため、主要部の断面積および断面形状
を、端子部から独立して、主要部に要求されるディメン
ションに設定できる。例えば、主要部において、銅損を
低減するのに必要な断面積を確保しながら、高インダク
タンス値を得るのに適した断面形状を選択することがで
きる。

【００２６】更に、本発明では、金型やエッチングによ
って予め形成された導体を、溝にはめ込むだけなので、
巻線を必要とせず、組み立て作業は至って簡単である。
しかもボビンを使用しない上に、ギャップを設ける必要
がないので、切削加工が不要になる。従って製造コスト
が低減でき、標準化も容易になり、生産性が向上する。
また複数のインダクタンス・セルを構成した場合には、
個々のインダクタンス・セルを、独立的に使用できるた
め、任意に直列接続や並列接続が可能になり、応用範囲
が広がる。

【００２７】上述した課題を解決するための本発明に係
るもう一つのインダクタンス素子は、第１の磁心と、第
２の磁心と、複数の導体とを含む。

【００２８】前記第１の磁心及び前記第２の磁心は、磁
気特性が互いに異なり、少なくとも一面が互いに面接触
して組み合わされている。前記第１の磁心及び第２の磁
心の少なくとも一方は、接触面に、少なくとも１つの溝
を有し、前記溝は両端が磁心側面で開口している。

【００２９】前記導体のそれぞれは、主要部と、端子部
とを含む。 前記主要部は、前記溝の内部に間隔を隔て
て配置され、前記第１の磁心及び前記第２の磁心によっ
て包囲され、両端が前記溝の外部に導出されている。前
記端子部は、前記主要部の両端に備えられ、外部に接続
することができ、配置ピッチが、前記主要部間の配置ピ
ッチよりも広い。

【００３０】上述したように、本発明に係るインダクタ
ンス素子において、第１の磁心及び第２の磁心は、磁気
特性が互いに異なるから、他の磁気特性を互いに補完す
るインダクタンス素子を得ることができる。

【００３１】第１の磁心及び第２の磁心は、少なくとも
一面が互いに面接触して組み合わされており、導体の主
要部は、溝の内部に配置され、複合磁心によって包囲さ
れるから、最短の磁路長を構成でき、高いインダクタン
ス値が得られる。

【００３２】しかも、第１の磁心及び第２の磁心は、少
なくとも一面が互いに面接触して組み合わされているか
ら、磁気回路が閉磁路構成になり、漏れ磁束によるノイ
ズ障害を回避することができる。また、第１の磁心及び
第２の磁心の間に、実質的な磁気ギャップが生じないか
ら、磁気ギャップによる透磁率μの低下を回避できる。

【００３３】導体は、溝の外部に導出された両端に、外
部に接続できる端子部を有するから、端子部を通して、
外部回路に接続できると共に、複数のインダクタンス素
子を用い、その端子部の接続選択により、直列回路、並
列回路またはこれらの組み合わせ回路等、多様な回路構
成を実現することができる。

【００３４】さらに、端子部は、配置ピッチが、主要部
間の配置ピッチよりも広くなっている。この構成によれ
ば、パターン導体部において、端子部と接続される接続
部の面積を拡大できる。このため、パターン導体の接続
部分における抵抗を低減することができる。

【００３５】しかも、主要部は、配置ピッチが、端子部
間の配置ピッチとは異なる。このため、主要部の配置ピ
ッチ、さらに、主要部の断面積および断面形状を、端子
部から独立して、主要部に要求されるディメンションに
設定できる。例えば、主要部において、銅損を低減する
のに必要な断面積を確保しながら、高インダクタンス値
を得るのに適した配置ピッチや断面形状を選択すること
ができる。

【００３６】また、端子部間の配置ピッチが広いので、
本発明に係るインダクタンス素子を基板に実装する際
に、パターン導体間の配置ピッチの広い基板を利用し、
複数の端子部を接続部に容易に接続できる。

【００３７】したがって、本発明に係るインダクタンス
素子は、小さい抵抗で基板に実装できる。

【００３８】更に、金型やエッチングによって予め形成
された複数の導体を、溝にはめ込むだけなので、巻線を
必要とせず、組み立て作業は至って簡単である。しかも
ボビンを使用しない上に、またギャップを設ける必要が
ないので切削加工が不要になる。従って制作コストが低
減でき、標準化も容易になり、生産性向上が可能にな
る。また複数のインダクタンス・セルを構成した場合に
は、個々のインダクタンス・セルを、独立的に使用でき
るため、任意に直列接続や並列接続が可能になり、応用
範囲が広がる。

【００３９】本発明の他の目的、構成および利点につい
ては、実施例である添付図面を参照して、更に詳しく説
明する。

【００４０】

【発明の実施の形態】図１は本発明に係るインダクタン
ス素子の平面図、図２は図１の２ー２線に沿った断面
図、図３は図１及び図２に示したインダクタンス素子の
分解斜視図である。

【００４１】図示するように、本発明に係るインダクタ
ンス素子は、第１の磁心１と、第２の磁心２と、少なく
とも１つの導体３とを含む。第１の磁心１及び第２の磁
心２は、磁気特性が互いに異なり、少なくとも一面が互
いに面接触して組み合わされている。第１の磁心及び第
２の磁心２のうち、第１の磁心１は、接触面に、少なく
とも１つの溝１１を有する。溝１１は両端が磁心側面で
開口している。

【００４２】導体３は、主要部３００と、端子部３０
１、３０２とを含む。主要部３００は、溝１１の内部に
配置され、両端が溝１１の外部に導出されている。端子
部３０１、３０２は、外部に接続することができ、主要
部３００の両端に備えられ、主要部３００の横幅Ｗ１よ
り広い横幅Ｗ２を有する。

【００４３】第１の磁心１は、透磁率μが高く、高周波
における鉄損の少ない磁性材料、例えばフェライトを使
用する。第２の磁心２は、透磁率μが第１の磁心１のそ
れよりも低いが、飽和磁束密度Ｂｓが第１の磁心１のそ
れよりも高く、直流重畳特性に優れた磁性材料、例えば
金属系の磁性材料を使用する。

【００４４】第１の磁心１を、フェライト磁性材料等で
構成した場合、金型成形工程を採用することができるの
で、この際に、溝１１を同時に形成することができる。

【００４５】導体３は、銅損を小さくするため、銅板な
どの低インピーダンスの金属材料を用いて構成すること
が望ましい。溝１１は、導体３を設置するための必要最
小限の大きさに設計されている。導体３は、第１の磁心
１もしくは第２の磁心２と絶縁をとるための電気絶縁手
段を備えることができる。

【００４６】図４は図１〜図３に示したインダクタンス
素子の電気的等価回路図であり、導体３の端子部３０１
と端子部３０２との間でインダクタンスＬが得られる。

【００４７】上述したように、本発明に係るインダクタ
ンス素子において、第１の磁心１及び第２の磁心２は、
磁気特性が互いに異なるから、他の磁気特性を互いに補
完するインダクタンス素子を得ることができる。例えば
第１の磁心１に透磁率μが高く、かつ、高周波における
鉄損が少ないフェライト磁性材料を使用し、第２の磁心
２に直流重畳特性の優れた金属系磁性材料を使用し、透
磁率μが高く、高周波損失が小さく、しかも直流重畳特
性に優れたインダクタンス素子を得ることができる。

【００４８】本発明の上述した利点について、従来の磁
心構造と対比して、更に詳しく説明する。図３０はカッ
トコアと呼ばれるフェライト磁心を用いた従来のインダ
クタンス素子の断面図である。図３０において、ほぼ同
じ断面Ｅ形状の２個のフェライト磁心４０、４１を上下
方向から組み合わせ、中央脚部にコイル４２を巻いてあ
る。コイル４２は、通常、絶縁樹脂で構成したボビン４
３に巻かれている。図３０に示す従来例では、フェライ
ト磁心４０、４１が密着して組み合わされ、ギャップの
ない磁気回路が構成されている。

【００４９】図３１はインダクタンス素子の別の従来例
を示す図である。この従来例では、中脚部にギャップを
構成する空隙４４が設けられている。

【００５０】図３２はインダクタンス素子の更に別の従
来例を示す図である。フェライト磁心４０および４１の
間にギャップを構成する非磁性絶縁物４４を挿入してあ
る。このような構造は、スペーサ・ギャップと呼ばれ
る。図３０〜図３２の何れの従来例においても、コイル
４２には、一般に、ウレタン線などの皮膜付導線が使用
される。

【００５１】図３３は横軸に磁界の強さＨ、縦軸に磁束
密度Ｂをとった折線近似のＢＨ曲線を示しており、Ｂ＝
μＨの関係から曲線の傾斜が透磁率μを表す。インダク
タンス素子のインダクタンスＬは透磁率μに比例する。
またＢｓは飽和磁束密度であり、この値を越えると透磁
率μが激減し、飽和状態に達する。

【００５２】横軸の磁界の強さは Ｈ＝Ｎ・Ｉ／Ｌｅ で表される。ここでＮは巻線数、Ｉは電流、Ｌｅは磁路
長を表す。すなわち磁界の強さは、流れる電流に比例す
る。

【００５３】図３３の曲線ａは図３０に示した「ギャッ
プなし」のインダクタンス素子の一般的特性傾向を示す
ＢＨ曲線である。曲線ａに示すように、ギャップなしの
場合、磁界の強さが磁界強度Ｈ１以下のときに透磁率μ
が大きく、高いインダクタンスを得ることができる。し
かし、磁気飽和を生じる磁界強度Ｈ１が小さいため、わ
ずかな直流重畳がかかるだけで、磁界強度Ｈ１を越えて
飽和領域に至ってしまう。従って、このタイプのインダ
クタンス素子は、直流重畳がかかる用途、例えばスイッ
チング電源のＬＣフィルタには適さない。

【００５４】図３３の曲線ｂは図３０または図３１に示
された「ギャップあり」のインダクタンス素子の一般的
特性傾向を示すＢＨ曲線である。フェライト磁心４０、
４１にギャップを設けると、図３３の曲線ｂのように、
磁気飽和を起こす磁界強度が、曲線ａの場合の磁界強度
Ｈ１よりも大きな磁界強度Ｈ２の点まで改善される。し
かし、ＢＨ曲線の傾きが緩やかになって、透磁率μが下
がり、インダクタンスが低下する。このように、ギャッ
プを設けて磁気飽和を生じる磁界強度を高くし、直流重
畳特性を改善しようとすると、インダクタンスが低下し
てしまうため、従来の一般的な磁心構造では、直流重畳
特性を改善しながら、大きなインダクタンスを得ること
が、非常に困難であった。

【００５５】これに対して、本発明においては、異なっ
た磁気特性を有する第１の磁心１と第２の磁心２を併用
することにより、相互補完に適した特性の組み合わせを
実現し、直流重畳特性に優れ、かつ、インダクタンスの
大きなインダクタンス素子を得ることができる。

【００５６】更に、本発明において、導体３を、第１の
磁心１と第２の磁心２で囲むことによって最短の磁路長
を構成でき、高いインダクタンス特性が得られる。図３
０〜図３２に示した従来構造の場合、ボビン４３に皮膜
付導線でなるコイル４２を巻線する構造を有するので、
実際に巻線に利用されていないデッドスペースが多くな
り、磁路長が長くなったり、巻線スペースが充分にとれ
ないという問題を生じる。インダクタンス素子のインダ
クタンスＬは Ｌ＝Ｎ²・μ・Ｓ／Ｌｅ で表される。ここでＮは巻数、Ｓは磁心の断面積、Ｌｅ
は磁心の磁路長である。この式に示す通り、磁路長Ｌｅ
が長くなると、インダクタンスＬが反比例して減少する
ことになってしまう。

【００５７】また巻線スペースが充分にとれない場合に
は、巻線のインピーダンスが充分に下げられないため、
銅損が増加する。しかも、ギャップ付加、磁路長増大に
より、インダクタンスが低下すると、より多くの巻線数
が必要になり、相乗的に銅損が増加し、小型化に対する
大きな障害になる。

【００５８】これに対して、本発明の場合、前述したよ
うに、最短の磁路長を構成でき、高いインダクタンス特
性が得られる。このため、本発明に係るインダクタンス
素子を、高周波スイッチング電源のＬＣフィルタ等に用
いた場合、リップル電圧を低減させることができる。

【００５９】更に、本発明において、第１の磁心１は接
触面に溝１１を有し、導体３が溝１１内部に配置されて
いるから、導体３の断面積を溝１１の断面積に対応した
大きさまで拡大し、導体３の銅損を低減することができ
る。

【００６０】しかも、第１の磁心１及び第２の磁心２
は、少なくとも一面が互いに面接触して組み合わされて
いるから、磁気回路が閉磁路構成になり、漏れ磁束によ
るノイズ障害を確実に回避することができる。また、第
１の磁心１及び第２の磁心２には、実質的な磁気ギャッ
プが生じないから、磁気ギャップによる透磁率μの低下
を回避できる。

【００６１】導体３を囲む磁心は、第１の磁心１及び第
２の磁心２の２種類に限る必要はなく、更に多くの磁心
で構成し、高性能化することもできる。

【００６２】本発明において、導体３は、外部に接続す
ることができる端子部３０１、３０２を有するから、端
子部３０１、３０２を通して、外部回路に接続できると
共に、複数のインダクタンス素子を用い、その端子部３
０１、３０２の接続選択により、直列回路、並列回路ま
たはこれらの組み合わせ回路等、多様な回路構成を実現
することができる。

【００６３】さらに、端子部３０１、３０２は、主要部
３００の横幅Ｗ１より広い横幅Ｗ２を有する。通常、パ
ターン導体は、標準的な厚みが３５μｍと非常に薄い。
そのため、パターン導体の接続部は、端子部が接続され
ると抵抗が大きくなりがちである。本発明において、端
子部３０１、３０２は、主要部３００の横幅Ｗ１より広
い横幅Ｗ２を有するから、端子部３０１、３０２と、パ
ターン導体の接続部の間の接続面積を拡大できる。この
ため、パターン導体の接続部分における抵抗を低減する
ことができる。この点について、図５を参照して更に説
明する。

【００６４】図５は、図１〜図３に示したインダクタン
ス素子を回路基板に実装した状態を示す平面図である。
図５に示した実施例では、回路基板７上に形成されたパ
タ−ン導体８１、８２に端子部３０１、３０２を半田等
の手段によって接続固定してある。本発明において、端
子部３０１、３０２は、主要部３００の横幅Ｗ１より広
い横幅Ｗ２を有するから、端子部３０１、３０２と、パ
ターン導体８１、８２との接続部の接続面積を拡大でき
る。このため、パターン導体８１、８２の接続部分にお
ける抵抗を低減することができる。

【００６５】端子部３０１、３０２の横幅Ｗ２は、図５
のように、インダクタンス素子の横幅Ｗ０内で拡大する
ことができる。図５のように、端子部３０１、３０２の
横幅Ｗ２をインダクタンス素子の横幅Ｗ０以内に収めれ
ば、回路基板７における実装密度の低下を招くことはな
い。

【００６６】しかも、主要部３００は端子部３０１、３
０２とは異なる横幅Ｗ１を有する。このため、主要部３
００の断面積および断面形状を、端子部３０１、３０２
から独立して、主要部３００に要求されるディメンショ
ンに設定できる。例えば、主要部３００において、銅損
を低減するのに必要な断面積を確保しながら、高インダ
クタンス値を得るのに適した断面形状を選択することが
できる。

【００６７】本発明では、金型やエッチングによって予
め形成された導体３を、溝１１にはめ込むだけなので、
巻線を必要とせず、組み立て作業は至って簡単である。
しかもボビンを使用しない上に、またギャップを設ける
必要がないので切削加工が不要になる。従って制作コス
トが低減でき、標準化も容易になり生産上の問題が解決
可能になる。また複数のインダクタンス・セルを構成し
た場合には個々のインダクタンス・セルは独立的に使用
できるため任意に直列接続や並列接続が可能になり、応
用範囲が広がる。

【００６８】図６は図１〜図４に示した本発明に係るイ
ンダクタンス素子を用いたＬＣフィルタ回路、図７は図
６においてパルス電圧Ｅｉｎを入力として、直流出力電
圧Ｅｏを得る場合の波形を示す図である。△Ｅｏは直流
出力電圧Ｅｏに含まれるリップル電圧を示し、Ｔは周
期、τはパルス電圧のオン時間である。コンデンサＣ１
のインピーダンスをＺｃとし、インダクタンス素子のイ
ンダクタンスをＬとすると、リップル電圧△Ｅｏは、 ΔＥｏ＝Ｅｏ・（Ｔ−τ）・Ｚｃ／Ｌ で表される。この式によれば、リップル電圧△Ｅｏはイ
ンダクタンスＬに反比例するから、リップル電圧△Ｅｏ
を低減するには、インダクタンスＬを大きくしなければ
ならない。本発明によれば、上述したように、高いイン
ダクタンスが得られるから、リップル電圧△Ｅｏを低減
することができる。インダクタンスＬが小さい場合に
は、リップル電圧△Ｅｏを低減するために、動作周波数
を上げる必要を生じ、効率の低下、ノイズの増加及び部
品コスト増加などを伴う。

【００６９】図８は本発明に係るインダクタンス素子の
別の実施例を示す平面図、図９は図７の９ー９線に沿っ
た断面図である。この実施例では、第１の磁心１及び第
２の磁心２を、テープ１０によって結合した構造となっ
ている。このほか、金属バンド等を用いて締めつけても
よい。

【００７０】図１０は複数個ｎのインダクタンス素子６
１〜６ｎを回路基板７上で並列接続した例を示し、図１
１はその電気的等価回路図を示している。図１０に示し
た実施例では、任意の複数個ｎのインダクタンス素子６
１〜６ｎを、回路基板７上に配置し、回路基板７上に形
成されたパターン導体８１、８２にインダクタンス素子
の端子部３０１、３０２を半田等の手段によって接続固
定してある。これにより、図１１に示すように、インダ
クタンス素子６１〜６ｎを並列接続した回路構成が得ら
れる。

【００７１】図１２は複数個ｎ＝３のインダクタンス素
子６１、６２、６３を回路基板７上で直列接続した例を
示し、図１３はその電気的等価回路図を示している。図
１２に示した実施例では、回路基板７上に形成されたパ
ターン導体８１〜８４に、インダクタンス素子６１〜６
ｎの端子部３０１、３０２を半田等の手段によって接続
固定してある。これにより、図１３に示すように、イン
ダクタンス素子６１〜６ｎを直列接続した回路構成が得
られる。図示は省略するが、直並列接続であっても、容
易に実現できる。

【００７２】図１４は本発明に係るインダクタンス素子
の別の実施例を示す平面図、図１５は図１４に示したイ
ンダクタンス素子の一部拡大斜視図、図１６は図１４及
び図１５に示したインダクタンス素子の電気的等価回路
図である。この実施例では、第１の磁心１に設けられた
溝１１に複数の導体３１、３２、３３を設置してある。
溝１１内の導体３１〜３３の周りには絶縁樹脂９が充填
されている（図１５参照）。導体３１〜３３の個数は用
途に応じて任意に設定できる。

【００７３】導体３１〜３３のそれぞれは、主要部３０
０と、端子部３０１、３０２とを含む。主要部は、溝１
１の内部に配置ピッチＰ１１、Ｐ１２を有して配置さ
れ、第１の磁心１及び第２の磁心２によって包囲され、
両端が溝１１の外部に導出されている。端子部３０１、
３０２は、主要部３００の両端に備えられ、外部に接続
することができる。端子部３０１、３０２は、配置ピッ
チＰ２１、Ｐ２２が、主要部３００ー３００間の配置ピ
ッチＰ１１、Ｐ１２よりも広い。

【００７４】図１４〜図１６に示したインダクタンス素
子において、第１の磁心１及び第２の磁心２は、磁気特
性が互いに異なるから、他の磁気特性を互いに補完する
インダクタンス素子を得ることができる。例えば第１の
磁心１に透磁率μが高く、高周波における鉄損が少ない
フェライト磁心を使用し、第２の磁心２に直流重畳特性
の優れた金属系の磁心を使用し、透磁率μ、高周波損失
及び直流重畳特性の優れたインダクタンス素子を得るこ
とができる。

【００７５】第１の磁心１及び第２の磁心２は、少なく
とも一面が互いに面接触して組み合わされており、導体
３１〜３３の主要部は、溝１１の内部に配置され、複合
磁心によって包囲されるから、最短の磁路長を構成で
き、高いインダクタンス値が得られる。

【００７６】しかも、第１の磁心１及び第２の磁心２
は、少なくとも一面が互いに面接触して組み合わされて
いるから、磁気回路が閉磁路構成になり、漏れ磁束によ
るノイズ障害を回避することができる。また、第１の磁
心１及び第２の磁心２の間に、実質的な磁気ギャップが
生じないから、磁気ギャップによる透磁率μの低下を回
避できる。

【００７７】導体３１〜３３は、溝１１の外部に導出さ
れた両端に、外部に接続できる端子部３０１、３０２を
有するから、端子部３０１、３０２を通して、外部回路
に接続できると共に、複数のインダクタンス素子を用
い、その端子部３０１、３０２の接続選択により、直列
回路、並列回路またはこれらの組み合わせ回路等、多様
な回路構成を実現することができる。

【００７８】さらに、端子部３０１、３０２は、配置ピ
ッチＰ２１、Ｐ２２が、主要部３００ー３００間の配置
ピッチＰ１１、Ｐ１２よりも広い。通常、パターン導体
３１〜３３は、標準的な厚みが３５μｍと非常に薄い。
そのため、パターン導体３１〜３３の接続部は、端子部
３０１、３０２が接続されたときの抵抗が大きくなりが
ちである。本発明において、端子部３０１、３０２は、
配置ピッチＰ２１、Ｐ２２が、主要部３００ー３００間
の配置ピッチＰ１１、Ｐ１２よりも広いので、パターン
導体３１〜３３部において、端子部３０１、３０２と接
続される接続部の面積を拡大できる。このため、パター
ン導体３１〜３３の接続部分における抵抗を低減するこ
とができる。

【００７９】また、端子部３０１ー３０１間、および、
端子部３０２ー３０２間の配置ピッチＰ２１、Ｐ２２が
広いので、本発明に係るインダクタンス素子を基板に実
装する際に、パターン導体３１〜３３間の配置ピッチの
広い基板を利用し、複数の端子部３０１、３０２を接続
部に容易に接続できる。

【００８０】したがって、本発明に係るインダクタンス
素子は、小さい抵抗で基板に実装できる。

【００８１】しかも、主要部３００は、配置ピッチＰ１
１、Ｐ１２が、端子部３０１ー３０１、３０２ー３０２
間の配置ピッチＰ２１、Ｐ２２とは異なる。このため、
主要部３００の配置ピッチＰ１１、Ｐ１２、さらに、主
要部３００の断面積および断面形状を、端子部３０１、
３０２から独立して、主要部３００に要求されるディメ
ンションに設定できる。例えば、主要部３００におい
て、銅損を低減するのに必要な断面積を確保しながら、
高インダクタンス値を得るのに適した配置ピッチや断面
形状を選択することができる。

【００８２】更に、金型やエッチングによって予め形成
された複数の導体３１〜３３を、溝１１にはめ込むだけ
なので、巻線を必要とせず、組み立て作業は至って簡単
である。しかもボビンを使用しない上に、またギャップ
を設ける必要がないので切削加工が不要になる。従って
制作コストが低減でき、標準化も容易になり、生産性向
上が可能になる。また複数のインダクタンス・セルを構
成した場合には、個々のインダクタンス・セルを、独立
的に使用できるため、任意に直列接続や並列接続が可能
になり、応用範囲が広がる。

【００８３】図１７は図１４〜図１６に示したインダク
タンス素子を回路基板７の上に実装した状態を示す平面
図、図１８は図１７の電気的等価回路図である。導体３
１〜３３は、パターン導体８３及び８４により、同一方
向の電流Ｉｏが流れるように接続されている。パターン
導体８３及び８４はインダクタンス素子の下側を通って
導かれている。

【００８４】導体３１〜３３によるターン数をＮ（＝
３）とし、磁心１、２の断面積をＳとし、磁心１、２に
よる磁路長をＬｅとすると、インダクタンスＬは、前述
したようにＬ＝Ｎ²・μ・Ｓ／Ｌｅで表されるから、図
１４〜１６に示したインダクタンス素子を、図１７及び
図１８に示すように結線することにより、大きなインダ
クタンスを得ることができる。また、導体３１〜３３は
互いに絶縁された構造になっているので、インダクタだ
けでなく、変成器としても使用可能である。

【００８５】図１９は本発明に係るインダクタンス素子
の別の実施例を示す正面図である。この実施例では、第
１の磁心１に、互いにほぼ平行となる複数の溝１１、１
２、１３を備え、溝１１、１２、１３のそれぞれに導体
３１、３２、３３を配置してある。溝１１、１２、１３
の内部には絶縁樹脂９１〜９３が充填されている。この
実施例によれば、溝１１、１２、１３に設置された導体
３１、３２、３３により、最短の平均磁路長でなるイン
ダクタンス・セルＬ１、Ｌ２、Ｌ３を構成できる。図１
９に示したインダクタンス素子は図２０に示した電気的
等価回路によって表現できる。

【００８６】図２１は図１９および図２０に示したイン
ダクタンス素子を回路基板７上に実装した平面図、図２
２は図２１の回路接続を示す電気回路図である。導体３
１〜３３は、回路基板７上に形成されたパターン導体８
３、８４によって直列に接続されており、導体３１〜３
３によるインダクタンスＬ１、Ｌ２、Ｌ３を直列接続し
たインダクタンス回路が形成されている。この接続によ
って、インダクタンスＬ１、Ｌ２、Ｌ３を加算したイン
ダクタンス（Ｌ１＋Ｌ２＋Ｌ３）を持つインダクタンス
素子が構成できる。

【００８７】図２３は図１９および図２０に示したイン
ダクタンス素子をプリント基板７上に実装した別の例に
おける平面図、図２４は図２３の回路接続を示す電気回
路図である。導体３１〜３３は、回路基板７上に形成さ
れたパターン導体８１、８２によって並列に接続されて
いる。このようにインダクタンス・セルを単独・直列・
並列など、自由に使用できるので多くの用途に対応でき
る。

【００８８】図２５は本発明に係るインダクタンス素子
の別の実施例を示す分解斜視図、図２６は図２５に示し
たインダクタンス素子の部分組立を示す斜視図である。
この実施例では、第１の磁心１は一面に複数の溝１１〜
１５を有しており、導体３は、溝１１〜１５のそれぞれ
に挿入される導体片３１〜３５の両端を、横枠３６、３
７によって結合した連続体となっている。横枠３６、３
７には端子部３０１、３０２が設けられている。端子部
３０１、３０２は、横幅Ｗ２が、主要部を構成する導体
片３１〜３５の横幅Ｗ１よりも広くなっている。この実
施例によれば、端子部３０１、３０２の横幅Ｗ２を広げ
たことによる前記作用効果を得ることができる。この実
施例に示すインダクタンス素子は、図２４に示すような
等価回路を構成する。

【００８９】図２７は本発明に係るインダクタンス素子
の別の実施例を示す分解斜視図である。この実施例で
は、第１の磁心１は一面に複数の溝１１〜１５を有して
おり、導体３は、溝１１〜１５のそれぞれに挿入される
導体片３１〜３５を、順次に直列に接続した連続体とな
っている。端子部３０１、３０２は、連続体の両端に備
えられている。端子部３０１、３０２は、横幅Ｗ２が、
主要部を構成する導体片３１〜３５の横幅Ｗ１よりも広
くなっている。この実施例に示すインダクタンス素子
は、図２２に示すような等価回路を構成する。

【００９０】図２８は本発明に係るインダクタンス素子
の別の実施例を示す平面図、図２９は図２８に示したイ
ンダクタンス素子の一部拡大斜視図である。実施例にお
いて、溝１１内の導体３１〜３３の周りには絶縁樹脂９
が充填されている（図１５参照）。導体３１〜３３の個
数は用途に応じて任意に設定できる。導体３１〜３３の
それぞれは、主要部３００と、端子部３０１、３０２と
を含む。主要部３００は、溝１１の内部に配置ピッチＰ
１１、Ｐ１２を有して配置され、第１の磁心１及び第２
の磁心２によって包囲され、両端が溝１１の外部に導出
されている。端子部３０１、３０２は、主要部３００の
両端に備えられ、外部に接続することができる。端子部
３０１、３０２は、配置ピッチＰ２１、Ｐ２２が、主要
部を構成する導体片３１〜３５は位置ピッチＰ１１、Ｐ
１２よりも大きい（図２９参照）。しかも、端子部３０
１、３０２は、横幅Ｗ２が、主要部を構成する導体片３
１〜３５の横幅Ｗ１よりも広くなっている（図２８参
照）。この実施例に示すインダクタンス素子は、図１６
に示すような等価回路を構成する。

【００９１】図２５〜図２９に示した実施例の何れの場
合も、端子部３０１、３０２の横幅Ｗ２を広げたことに
よる前記作用効果を得ることができる。また、予め、金
型やエッチングなどで構成した導体３を、第１の磁心１
にはめ込むだけで、磁気回路が簡単、かつ、安価に構成
できるという利点を生じる。

【００９２】図示は省略するけれども、実施例の組み合
わせが多数存在することはいうまでもない。

【００９３】

【発明の効果】以上述べたように、本発明によれば、次
のような効果を得ることができる。 （ａ）大電流下において高いインダクタンスを得ること
の可能なインダクタンス素子を提供することができる。 （ｂ）小型化及び薄型化されたインダクタンス素子を提
供することができる。 （ｃ）大電流下において高いインダクタンスを得ること
の可能なインダクタンス素子を提供することができる。 （ｄ）小型化されたにも関わらず、小さい抵抗で基板に
実装し得るインダクタンス素子を提供することができ
る。 （ｅ）生産性が高く、コストダウンに寄与し得るインダ
クタンス素子を提供することができる。

【図面の簡単な説明】

【図１】図１は本発明に係るインダクタンス素子の平面
図である。

【図２】図１の２ー２線に沿った断面図である。

【図３】図１及び図２に示したインダクタンス素子の分
解斜視図である。

【図４】図１〜図３に示したインダクタンス素子の電気
的等価回路図である。

【図５】図１〜図３に示したインダクタンス素子を回路
基板に実装した状態を示す平面図である。

【図６】図１〜図４に示した本発明に係るインダクタン
ス素子を用いたＬＣフィルタ回路図である。

【図７】図６においてパルス電圧を入力として、直流出
力電圧を得る場合の波形を示す図である。

【図８】本発明に係るインダクタンス素子の別の実施例
を示す平面図である。

【図９】図８の９ー９線に沿った断面図である。

【図１０】複数個のインダクタンス素子を回路基板上で
並列接続した実施例を示す図である。

【図１１】図１０に示した実施例の電気的等価回路図で
ある。

【図１２】複数のインダクタンス素子を回路基板上で接
続した実施例を示す図である。

【図１３】図１２に示した実施例の電気的等価回路図を
示している。

【図１４】本発明に係るインダクタンス素子の別の実施
例を示す平面図である。

【図１５】図１３に示したインダクタンス素子の部分拡
大斜視図である。

【図１６】図１４及び図１５に示したインダクタンス素
子の電気的等価回路図である。

【図１７】図１４及び図１５に示したインダクタンス素
子をプリント基板上に実装した状態を示す平面図であ
る。

【図１８】図１７の電気的等価回路図である。

【図１９】本発明に係るインダクタンス素子の別の実施
例を示す部分拡大斜視図である。

【図２０】図１９に示したインダクタンス素子の電気的
等価回路図である。

【図２１】図１９および図２０に示したインダクタンス
タンス素子を回路基板上に実装した状態を示す図であ
る。

【図２２】図２１に示した実施例の電気的等価回路図で
ある。

【図２３】本発明に係るインダクタンス素子の別の実施
例を示す平面図である。

【図２４】図２３に示したインダクタンス素子の電気的
等価回路図である。

【図２５】本発明に係るインダクタンス素子の別の実施
例を示す分解斜視図である。

【図２６】図２５に示したインダクタンス素子の部分組
立を示す斜視図である。

【図２７】本発明に係るインダクタンス素子の別の実施
例を示す分解斜視図である。

【図２８】本発明に係るインダクタンス素子の別の実施
例を示す平面図である。

【図２９】図２８に示したインダクタンス素子の一部拡
大斜視図である。

【図３０】従来のインダクタンス素子の断面図である。

【図３１】インダクタンス素子の別の従来例を示す図で
ある。

【図３２】インダクタンス素子の更に別の従来例を示す
図である

【図３３】折線近似のＢＨ曲線を示す図である。

【符号の説明】

１ 第１の磁心 ２ 第２の磁心 ３ 導体 １１ 溝 ３００ 主要部 ３０１、３０２ 端子部 ７ 回路基板

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梶田 朝子 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 伊藤 一行 東京都中央区日本橋１丁目13番１号 ティ ーディーケイ株式会社内

Claims (11)

【特許請求の範囲】
1. 【請求項１】 第１の磁心と、第２の磁心と、少なくと
   も１つの導体とを含むインダクタ素子であって、 前記第１の磁心及び前記第２の磁心は、磁気特性が互い
   に異なり、少なくとも一面が互いに面接触して組み合わ
   されており、 前記第１の磁心及び第２の磁心の少なくとも一方は、接
   触面に、少なくとも１つの溝を有し、前記溝は両端が磁
   心側面で開口しており、 前記導体は、主要部と、端子部とを含み、 前記主要部は、前記溝の内部に配置され、前記第１の磁
   心及び前記第２の磁心によって包囲され、両端が前記溝
   の外部に導出されており、 前記端子部は、外部に接続することができ、前記主要部
   の両端に備えられ、前記主要部の横幅より広い横幅を有
   するインダクタンス素子。
2. 【請求項２】 請求項１に記載されたインダクタンス素
   子であって、 前記導体は、前記溝の一つに対して、複数本備えられて
   いるインダクタンス素子。
3. 【請求項３】 請求項１に記載されたインダクタンス素
   子であって、 前記溝は、複数本備えられており、 前記導体は、前記溝のそれぞれに対して、少なくとも１
   本備えられているインダクタンス素子。
4. 【請求項４】 請求項３に記載されたインダクタンス素
   子であって、 前記導体は、直列回路、並列回路またはこれらの組み合
   わせ回路を構成するように接続されているインダクタン
   ス素子。
5. 【請求項５】 請求項４に記載されたインダクタンス素
   子であって、 前記導体は、連続体でなるインダクタンス素子。
6. 【請求項６】 第１の磁心と、第２の磁心と、複数の導
   体とを含むインダクタ素子であって、 前記第１の磁心及び前記第２の磁心は、磁気特性が互い
   に異なり、少なくとも一面が互いに面接触して組み合わ
   されており、 前記第１の磁心及び第２の磁心の少なくとも一方は、接
   触面に、少なくとも１つの溝を有し、前記溝は両端が磁
   心側面で開口しており、 前記導体のそれぞれは、主要部と、端子部とを含み、 前記主要部は、前記溝の内部に間隔を隔てて配置され、
   前記第１の磁心及び前記第２の磁心によって包囲され、
   両端が前記溝の外部に導出されており、 前記端子部は、外部に接続することができ、前記主要部
   の両端に備えられ、配置ピッチが、前記主要部間の配置
   ピッチよりも広いインダクタンス素子。
7. 【請求項７】 請求項６に記載されたインダクタンス素
   子であって、 前記端子部は、外部に接続することができ、前記主要部
   の両端に備えられ、前記主要部の横幅より広い横幅を有
   するインダクタンス素子。
8. 【請求項８】 請求項６に記載されたインダクタンス素
   子であって、 前記導体は、前記溝の一つに対して、複数本備えられて
   いるインダクタンス素子。
9. 【請求項９】 請求項６に記載されたインダクタンス素
   子であって、 前記溝は、複数本備えられており、 前記導体は、前記溝のそれぞれに対して、少なくとも１
   本備えられているインダクタンス素子。
10. 【請求項１０】 請求項６に記載されたインダクタンス
    素子であって、 前記導体は、直列回路、並列回路またはこれらの組み合
    わせ回路を構成するように接続されているインダクタン
    ス素子。
11. 【請求項１１】 請求項６に記載されたインダクタンス
    素子であって、 前記導体は、連続体でなるインダクタンス素子。