JPH113956A - バンプの形成方法 - Google Patents
バンプの形成方法Info
- Publication number
- JPH113956A JPH113956A JP8827798A JP8827798A JPH113956A JP H113956 A JPH113956 A JP H113956A JP 8827798 A JP8827798 A JP 8827798A JP 8827798 A JP8827798 A JP 8827798A JP H113956 A JPH113956 A JP H113956A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- wiring board
- electrode pad
- hole
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品を搭載する配線基板の外部へ接続す
るための電極パッドに接続用のバンプを形成する方法に
おいて、平面的な電極パッド上の所定箇所に、球形状や
長円球形状などの多数のバンプを設置することは、バン
プの先端面が球面形状となっているため位置決めが非常
に難しく、さらにバンプの先端面の高さバラツキをなく
することが接続の信頼性の確保のための課題である。 【解決手段】 上記の課題を解決するため、電極パッド
の表面中央部が凹形状に陥没している電極パッドを形成
し、この凹形状の電極パッドの内部に球形状、長円球形
状などのバンプをはめ込み、治具により、この深さを調
節して多数のバンプの先端面の高さレベルを平坦化し、
正しい電極パッド位置に容易に位置決めのできるパンプ
の形成方法を提供する。
るための電極パッドに接続用のバンプを形成する方法に
おいて、平面的な電極パッド上の所定箇所に、球形状や
長円球形状などの多数のバンプを設置することは、バン
プの先端面が球面形状となっているため位置決めが非常
に難しく、さらにバンプの先端面の高さバラツキをなく
することが接続の信頼性の確保のための課題である。 【解決手段】 上記の課題を解決するため、電極パッド
の表面中央部が凹形状に陥没している電極パッドを形成
し、この凹形状の電極パッドの内部に球形状、長円球形
状などのバンプをはめ込み、治具により、この深さを調
節して多数のバンプの先端面の高さレベルを平坦化し、
正しい電極パッド位置に容易に位置決めのできるパンプ
の形成方法を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品または電
子部品搭載用配線基板の外部端子である電極パッドにバ
ンプを形成する方法に関するものである。
子部品搭載用配線基板の外部端子である電極パッドにバ
ンプを形成する方法に関するものである。
【０００２】
【従来の技術】図４に基づいて従来の技術を説明する。
従来技術の電子部品搭載用の従来の配線基板３１は、こ
の従来の配線基板３１の上部表面に半導体回路部品、抵
抗、コンデンサあるいはモジュール部品などの電子部品
４０をリフローはんだ付けをして表面面付実装するか、
または電子部品４０と電子部品搭載面にある上面外層導
体３３の接続用ボンディングランドとをボンディング・
ワイヤ４１で接続してワイヤ・ボンディング実装をす
る。この電子部品搭載面にある上面外層導体３３とバン
プ接続側にある下面外層導体３５とは貫通孔３２のスル
ーホールめっき層３４で電気的に導通されている。この
下面外層導体３５の所定箇所の２次元の格子上交点に多
数の平面的な電極パッド３６が設定配置されている。こ
の電子部品４０を搭載する従来の配線基板３１の外部へ
接続するための端子である平面的な電極パッド３６の表
面に突出接点（以下、バンプと記す）を形成する。代表
的なバンプ４５として、球形状のはんだボール４５Ａが
一般的に使用されるが球形状のバンプ４５を２次元の格
子上交点に設定された平面的な電極パッド３６に取り付
ける場合、電極パッドに接するバンプ４５の先端面が球
面形状となっているため位置決めが非常に難しくなって
いる。通常このスルーホールめっき層３４の施こされて
いる貫通孔３２は充填物３９を充填することにより搭載
した電子部品４０をモールド樹脂で被覆して保護する
際、バンプ接続側へのモールド樹脂の流出を防止してい
る。外層導体表面の必要な接続ランドや電極パッド３６
以外にはソルダーレジスト７を施すことが一般的であ
る。
従来技術の電子部品搭載用の従来の配線基板３１は、こ
の従来の配線基板３１の上部表面に半導体回路部品、抵
抗、コンデンサあるいはモジュール部品などの電子部品
４０をリフローはんだ付けをして表面面付実装するか、
または電子部品４０と電子部品搭載面にある上面外層導
体３３の接続用ボンディングランドとをボンディング・
ワイヤ４１で接続してワイヤ・ボンディング実装をす
る。この電子部品搭載面にある上面外層導体３３とバン
プ接続側にある下面外層導体３５とは貫通孔３２のスル
ーホールめっき層３４で電気的に導通されている。この
下面外層導体３５の所定箇所の２次元の格子上交点に多
数の平面的な電極パッド３６が設定配置されている。こ
の電子部品４０を搭載する従来の配線基板３１の外部へ
接続するための端子である平面的な電極パッド３６の表
面に突出接点（以下、バンプと記す）を形成する。代表
的なバンプ４５として、球形状のはんだボール４５Ａが
一般的に使用されるが球形状のバンプ４５を２次元の格
子上交点に設定された平面的な電極パッド３６に取り付
ける場合、電極パッドに接するバンプ４５の先端面が球
面形状となっているため位置決めが非常に難しくなって
いる。通常このスルーホールめっき層３４の施こされて
いる貫通孔３２は充填物３９を充填することにより搭載
した電子部品４０をモールド樹脂で被覆して保護する
際、バンプ接続側へのモールド樹脂の流出を防止してい
る。外層導体表面の必要な接続ランドや電極パッド３６
以外にはソルダーレジスト７を施すことが一般的であ
る。
【０００３】従来は、ＩＣフラットパッケージ等の高密
度電子部品や電子部品を搭載したモジュール配線基板な
どの、いわゆる電子部品４０を搭載した従来の配線基板
３１の外部への接続端子と親配線基板（マザー・ボー
ド）２２の接続用ランド２６との接続には、導電性ペー
スト例えば、クリームはんだ２８を用いたリフローはん
だ付けが利用されていたが、近年、ＩＣフラットパッケ
ージ等の高密度化、小型化により接続端子数の増加、接
続端子間いわゆる端子ピッチ間隔が狭くなり、リード端
子が細く、かつ変形しやすくなって従来のはんだ付け技
術の限界に直面し、はんだ付け不良率が高くなってい
る。
度電子部品や電子部品を搭載したモジュール配線基板な
どの、いわゆる電子部品４０を搭載した従来の配線基板
３１の外部への接続端子と親配線基板（マザー・ボー
ド）２２の接続用ランド２６との接続には、導電性ペー
スト例えば、クリームはんだ２８を用いたリフローはん
だ付けが利用されていたが、近年、ＩＣフラットパッケ
ージ等の高密度化、小型化により接続端子数の増加、接
続端子間いわゆる端子ピッチ間隔が狭くなり、リード端
子が細く、かつ変形しやすくなって従来のはんだ付け技
術の限界に直面し、はんだ付け不良率が高くなってい
る。
【０００４】そこで注目を集めている接続技術として、
電子部品４０を搭載した従来の配線基板３１の下面に外
部端子として多数の電極パッド３６に、はんだ等により
形成した球形状のバンプ４５、例えば、はんだボール４
５Ａを２次元に配置しておいて、このバンプと親配線基
板２２の接続用ランド２６にクリームはんだ２８を塗布
した接続端子群とを突き合わせてから、リフローはんだ
付けにより平面的な面付実装を行なうのが一般的であ
る。球形状バンプを２次元に配置する方式はＢＧＡ（ba
ll・grid・array）パッケージ方式と呼び電子部品の高
密度化、小型化および、はんだ付け不良率の低減による
品質の向上が望める。
電子部品４０を搭載した従来の配線基板３１の下面に外
部端子として多数の電極パッド３６に、はんだ等により
形成した球形状のバンプ４５、例えば、はんだボール４
５Ａを２次元に配置しておいて、このバンプと親配線基
板２２の接続用ランド２６にクリームはんだ２８を塗布
した接続端子群とを突き合わせてから、リフローはんだ
付けにより平面的な面付実装を行なうのが一般的であ
る。球形状バンプを２次元に配置する方式はＢＧＡ（ba
ll・grid・array）パッケージ方式と呼び電子部品の高
密度化、小型化および、はんだ付け不良率の低減による
品質の向上が望める。
【０００５】
【発明が解決しようとする課題】しかしながら従来の平
面的な面付実装技術では、通常のＢＧＡパッケージ方式
の一体化された電子部品では球形状やたまご形状、半球
形状、長円球形状などのバンプ４５の中でも一般的な球
形状のはんだボール４５Ａが２次元の格子上交点に設定
された電極パッドに取り付ける場合、電極パッドに接す
るバンプ４５の先端面が球面形状となっているため位置
決めが非常に難しくなっていた。さらに、はんだボール
４５Ａなどを従来の配線基板３１の所定箇所に２次元に
配置されている平面的な電極パッド３６に正確に位置決
めをし、固定する必要があるだけでなく、バンプの先端
面の高さのバラツキやバンプを形成するはんだの量の多
少で、親配線基板２２の接続用ランド２６にリフローは
んだ付けする際に隣接バンプ４５または接続用ランド２
６とショートしたり、従来の配線基板３１に形成されて
いるバンプ４５と接続用ランド２６のクリームはんだ２
８との接続不良が生じることが、球形状や、長円球形状
のバンプによる平面的な面付接続による信頼性の確保が
課題となっている。
面的な面付実装技術では、通常のＢＧＡパッケージ方式
の一体化された電子部品では球形状やたまご形状、半球
形状、長円球形状などのバンプ４５の中でも一般的な球
形状のはんだボール４５Ａが２次元の格子上交点に設定
された電極パッドに取り付ける場合、電極パッドに接す
るバンプ４５の先端面が球面形状となっているため位置
決めが非常に難しくなっていた。さらに、はんだボール
４５Ａなどを従来の配線基板３１の所定箇所に２次元に
配置されている平面的な電極パッド３６に正確に位置決
めをし、固定する必要があるだけでなく、バンプの先端
面の高さのバラツキやバンプを形成するはんだの量の多
少で、親配線基板２２の接続用ランド２６にリフローは
んだ付けする際に隣接バンプ４５または接続用ランド２
６とショートしたり、従来の配線基板３１に形成されて
いるバンプ４５と接続用ランド２６のクリームはんだ２
８との接続不良が生じることが、球形状や、長円球形状
のバンプによる平面的な面付接続による信頼性の確保が
課題となっている。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明においては、図１に示すように電子部品４０、ま
たは電子部品４０を搭載する配線基板１の外部へ接続す
るための電極パッドにバンプを形成する方法において、
前記配線基板１に所定の内層導体および電子部品搭載面
の表面外層導体３とバンプ接続側の表面外層導体５との
両方の表面外層導体を形成し、次いで、バンプ接続側か
らレーザー加工をして内層導体、または電子部品搭載面
の表面外層導体３に達する非貫通穴を設け、無電解また
は電解めっきを施し、非貫通穴内の導体層４を形成し、
電極パッドの表面中央部が凹形状に陥没している電極パ
ッドを形成し、この凹形状の電極パッド６の内部に球形
状、長円球形状などのバンプ４５をはめ込むことを特徴
とするバンプの形成方法である。また、凹形状の電極パ
ッド６部は、電子部品搭載面の表面外層導体３とバンプ
接続側の表面外層導体５とが非貫通穴内の導体層４であ
るスルーホールめっき層で導通され、従来の貫通スルー
ホール穴を配置することが不要となり、また貫通スルー
ホール穴の充填物による穴埋めを省略することも可能と
なる。
本発明においては、図１に示すように電子部品４０、ま
たは電子部品４０を搭載する配線基板１の外部へ接続す
るための電極パッドにバンプを形成する方法において、
前記配線基板１に所定の内層導体および電子部品搭載面
の表面外層導体３とバンプ接続側の表面外層導体５との
両方の表面外層導体を形成し、次いで、バンプ接続側か
らレーザー加工をして内層導体、または電子部品搭載面
の表面外層導体３に達する非貫通穴を設け、無電解また
は電解めっきを施し、非貫通穴内の導体層４を形成し、
電極パッドの表面中央部が凹形状に陥没している電極パ
ッドを形成し、この凹形状の電極パッド６の内部に球形
状、長円球形状などのバンプ４５をはめ込むことを特徴
とするバンプの形成方法である。また、凹形状の電極パ
ッド６部は、電子部品搭載面の表面外層導体３とバンプ
接続側の表面外層導体５とが非貫通穴内の導体層４であ
るスルーホールめっき層で導通され、従来の貫通スルー
ホール穴を配置することが不要となり、また貫通スルー
ホール穴の充填物による穴埋めを省略することも可能と
なる。
【０００７】また、図３に示すように配線基板１、また
は電子部品の外部へ接続するための電極パッドにバンプ
を形成する方法において、多層配線基板に所定の内層導
体２，２Ａと、電子部品搭載面の表面外層導体３とバン
プ接続側の表面外層導体５との両方の表面外層導体を形
成し、次いで、バンプ接続側からレーザー加工をして内
層導体に達するブラインドスルーホール穴９を設け、無
電解または電解めっきを施し、穴内部の導体層を形成
し、電極パッドの表面中央部が凹形状に陥没している電
極パッドを形成し、この凹形状の電極パッド６の内部に
球形状、長円球形状などのバンプをはめ込むことを特徴
とするバンプの形成方法である。
は電子部品の外部へ接続するための電極パッドにバンプ
を形成する方法において、多層配線基板に所定の内層導
体２，２Ａと、電子部品搭載面の表面外層導体３とバン
プ接続側の表面外層導体５との両方の表面外層導体を形
成し、次いで、バンプ接続側からレーザー加工をして内
層導体に達するブラインドスルーホール穴９を設け、無
電解または電解めっきを施し、穴内部の導体層を形成
し、電極パッドの表面中央部が凹形状に陥没している電
極パッドを形成し、この凹形状の電極パッド６の内部に
球形状、長円球形状などのバンプをはめ込むことを特徴
とするバンプの形成方法である。
【０００８】前記のバンプを形成する方法において、図
２に示すように配線基板のバンプ接続側の基板表面５Ａ
からバンプの先端面（Ｈ）が０．２０〜０．４０mm突出
して球面形状のバンプ４５を形成することを特徴とする
バンプの形成方法である。さらに凹形状の電極パッドの
深さ（Ｓ）を、この凹設穴に挿入する球形状バンプ４５
の外径（Ｄ）よりも小さくして配線基板の表面からバン
プの一部分が突出するようにし、このバンプ４５を挿入
形成する深さを調節することにより２次元に配置される
多数のバンプ４５の突出する先端面の高さレベルを平坦
化でき、親配線基板の接続用ランドとの間隔が一定とな
り、リフローはんだ付け作業およびその面付接続による
位置決めと、接続品質が安定化する。
２に示すように配線基板のバンプ接続側の基板表面５Ａ
からバンプの先端面（Ｈ）が０．２０〜０．４０mm突出
して球面形状のバンプ４５を形成することを特徴とする
バンプの形成方法である。さらに凹形状の電極パッドの
深さ（Ｓ）を、この凹設穴に挿入する球形状バンプ４５
の外径（Ｄ）よりも小さくして配線基板の表面からバン
プの一部分が突出するようにし、このバンプ４５を挿入
形成する深さを調節することにより２次元に配置される
多数のバンプ４５の突出する先端面の高さレベルを平坦
化でき、親配線基板の接続用ランドとの間隔が一定とな
り、リフローはんだ付け作業およびその面付接続による
位置決めと、接続品質が安定化する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。まず、図１の本発明の電子部品搭載
状態の配線基板断面図において、抵抗、コンデンサ、半
導体回路部品、ＩＣフラットパッケージあるいはモジュ
ール部品などの電子部品４０を配線基板１の上面に形成
された電子部品搭載面の表面外層導体３の所定箇所にボ
ンディング・ワイヤ４１でワイヤ・ボンディング実装を
して接続した状態を示している。この電子部品４０の各
電極端子と、配線基板１の所定箇所に形成されている各
接続ランドとの接続はワイヤ・ボンディングだけに限ら
ずクリームはんだによる表面面付実装や、あるいは溶接
実装などでもよい。
基づいて説明する。まず、図１の本発明の電子部品搭載
状態の配線基板断面図において、抵抗、コンデンサ、半
導体回路部品、ＩＣフラットパッケージあるいはモジュ
ール部品などの電子部品４０を配線基板１の上面に形成
された電子部品搭載面の表面外層導体３の所定箇所にボ
ンディング・ワイヤ４１でワイヤ・ボンディング実装を
して接続した状態を示している。この電子部品４０の各
電極端子と、配線基板１の所定箇所に形成されている各
接続ランドとの接続はワイヤ・ボンディングだけに限ら
ずクリームはんだによる表面面付実装や、あるいは溶接
実装などでもよい。
【００１０】電子部品搭載用の配線基板１はガラスエポ
キシ基材、フェノール基材、合成樹脂基材、テフロン含
有基材、ポリイミド樹脂基材、ＢＴレジン（ビスマレィ
ミド−トリアジン樹脂）基材、変性ＢＴレジン基材また
はセラミック等の基材であり、基材の表面の所定箇所に
は所定の電子部品搭載面の表面外層導体３と、バンプ接
続側の表面外層体５を印刷法や写真法により形成し、次
いで、バンプ接続側からレーザー加工をし、電子部品搭
載面の表面外層導体３に達する非貫通穴を設ける。その
後、めっきを施こし、非貫通穴内の導体層４であるスル
ーホールめっき層などを形成し、電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とを電気的
に導通させる。上記に示すように配線基板１の下部にあ
るバンプ接続側の基板表面５Ａから基材内部に、その箇
所の表面中央部がへこんだ凹形状の電極パッド６を陥没
して形成し、立体的（３次元）な球面形状のバンプ４５
取付用電極パッドとする。
キシ基材、フェノール基材、合成樹脂基材、テフロン含
有基材、ポリイミド樹脂基材、ＢＴレジン（ビスマレィ
ミド−トリアジン樹脂）基材、変性ＢＴレジン基材また
はセラミック等の基材であり、基材の表面の所定箇所に
は所定の電子部品搭載面の表面外層導体３と、バンプ接
続側の表面外層体５を印刷法や写真法により形成し、次
いで、バンプ接続側からレーザー加工をし、電子部品搭
載面の表面外層導体３に達する非貫通穴を設ける。その
後、めっきを施こし、非貫通穴内の導体層４であるスル
ーホールめっき層などを形成し、電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とを電気的
に導通させる。上記に示すように配線基板１の下部にあ
るバンプ接続側の基板表面５Ａから基材内部に、その箇
所の表面中央部がへこんだ凹形状の電極パッド６を陥没
して形成し、立体的（３次元）な球面形状のバンプ４５
取付用電極パッドとする。
【００１１】また、この配線基板１には貫通スルーホー
ル穴は設けず非貫通穴として、モールド樹脂がバンプ接
続側へ流出することを防止する。電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とを写真法
や印刷法でエッチングレジスト膜を形成し、次にエッチ
ング処理をして所定の導体パターンを形成する。その次
にバンプ接続側からレーザー加工をして、電子部品搭載
面の表面外層導体３に達する非貫通穴を設けた後、無電
解めっき、電解めっきを施こし非貫通穴内の導体層４を
形成する。この非貫通スルーホール穴は従来の貫通スル
ーホールと同様に両面の表面外層導体を電気的に接続し
導通をはかっている。なお、すべての導体回路を形成し
てから所定のソルダーレジスト７を施す。
ル穴は設けず非貫通穴として、モールド樹脂がバンプ接
続側へ流出することを防止する。電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とを写真法
や印刷法でエッチングレジスト膜を形成し、次にエッチ
ング処理をして所定の導体パターンを形成する。その次
にバンプ接続側からレーザー加工をして、電子部品搭載
面の表面外層導体３に達する非貫通穴を設けた後、無電
解めっき、電解めっきを施こし非貫通穴内の導体層４を
形成する。この非貫通スルーホール穴は従来の貫通スル
ーホールと同様に両面の表面外層導体を電気的に接続し
導通をはかっている。なお、すべての導体回路を形成し
てから所定のソルダーレジスト７を施す。
【００１２】次に、図２に基づいて本発明による球形状
のバンプ４５を凹設する状態を説明する。配線基板１に
形成されている凹形状の電極パッド６の内部に、はんだ
付用フラックスまたは導電性ペースト８を塗布あるいは
充填し、そこに球形状のバンプ４５をはめ込んだ状態で
接着して仮固定をする。導電性ペースト８としては、銀
ペースト、銅ペースト、はんだペースト、カーボンペー
スト、銀−銅の混合ペースト、Ｓｎ−Ａｇ−Ｃｕ系，Ｓ
ｎ−Ａｇ−Ｂｉ系のペーストなどがあるが一般的にはク
リームはんだ２８が使用されている。なお、バンプ４５
の材質として金、銅、黄銅、軟銅、はんだ、鋼球に金属
めっきをしたもの、樹脂に金属めっきをしたものなどが
用いられる。
のバンプ４５を凹設する状態を説明する。配線基板１に
形成されている凹形状の電極パッド６の内部に、はんだ
付用フラックスまたは導電性ペースト８を塗布あるいは
充填し、そこに球形状のバンプ４５をはめ込んだ状態で
接着して仮固定をする。導電性ペースト８としては、銀
ペースト、銅ペースト、はんだペースト、カーボンペー
スト、銀−銅の混合ペースト、Ｓｎ−Ａｇ−Ｃｕ系，Ｓ
ｎ−Ａｇ−Ｂｉ系のペーストなどがあるが一般的にはク
リームはんだ２８が使用されている。なお、バンプ４５
の材質として金、銅、黄銅、軟銅、はんだ、鋼球に金属
めっきをしたもの、樹脂に金属めっきをしたものなどが
用いられる。
【００１３】本発明のバンプ４５接続用の電極パッド
は、その表面中央部が凹形状に陥没しているため球形状
のバンプ４５（はんだボール４５Ａ）を、その内部には
め込むことは簡単にでき、また凹形状の電極パッド６は
２次元の格子交点の正しい電極パッド位置に設定されて
いるので容易に位置決めをすることができる。さらに、
凹形状の電極パッド６の非貫通穴の内径は挿入する球形
状のバンプ４５の外径Ｄより若干（０．０５〜０．２０
mm）大きくし凹形状の電極パッド６の非貫通穴の内径と
球形状のバンプ４５の外径Ｄとの間隙を少なくして平面
的な位置決め精度を高くする。
は、その表面中央部が凹形状に陥没しているため球形状
のバンプ４５（はんだボール４５Ａ）を、その内部には
め込むことは簡単にでき、また凹形状の電極パッド６は
２次元の格子交点の正しい電極パッド位置に設定されて
いるので容易に位置決めをすることができる。さらに、
凹形状の電極パッド６の非貫通穴の内径は挿入する球形
状のバンプ４５の外径Ｄより若干（０．０５〜０．２０
mm）大きくし凹形状の電極パッド６の非貫通穴の内径と
球形状のバンプ４５の外径Ｄとの間隙を少なくして平面
的な位置決め精度を高くする。
【００１４】さらに、この凹形状の電極パッド６の配線
基板１のバンプ接続側の基板表面５Ａから凹設穴底面ま
での非貫通穴の深さ（Ｓ）は、この凹設穴にはめ込む球
形状バンプ４５の外径Ｄより若干小さくして配線基板１
のバンプ接続側の基板表面５Ａから、バンプ４５の先端
面（Ｈ）が若干（０．２０〜０．４０mm）突出するよう
に、バンプ４５の大きさを選定するか、または所定の非
貫通穴の深さ（Ｓ）となるように凹設穴を加工したり、
配線基板１の板厚を選択して決めることもできる。
基板１のバンプ接続側の基板表面５Ａから凹設穴底面ま
での非貫通穴の深さ（Ｓ）は、この凹設穴にはめ込む球
形状バンプ４５の外径Ｄより若干小さくして配線基板１
のバンプ接続側の基板表面５Ａから、バンプ４５の先端
面（Ｈ）が若干（０．２０〜０．４０mm）突出するよう
に、バンプ４５の大きさを選定するか、または所定の非
貫通穴の深さ（Ｓ）となるように凹設穴を加工したり、
配線基板１の板厚を選択して決めることもできる。
【００１５】すなわち、配線基板１の凹形状の電極パッ
ド６の内部に導電性ペースト８を塗布してから球形状バ
ンプ４５として例えば、球形状のはんだボール４５Ａを
はめ込み仮固定をした後、表面がテフロン、セラミッ
ク、ガラスなどの非金属被膜で形成されている平坦な治
具４７に球形状のはんだボール４５Ａの先端面が均一な
レベルとなるように設定してリフローはんだ付け等の熱
処理によって、２次元に配置される多数の球形状のはん
だボール４５Ａの突出する先端面の高さが均一なレベル
となる。また、配線基板１のバンプ接続側の基板表面５
Ａからバンプの先端面のレベルまでの高さ（Ｈ）を均一
にするため治具４７には台座４８を設け、配線基板１の
所定箇所を保持して熱処理を行なう。
ド６の内部に導電性ペースト８を塗布してから球形状バ
ンプ４５として例えば、球形状のはんだボール４５Ａを
はめ込み仮固定をした後、表面がテフロン、セラミッ
ク、ガラスなどの非金属被膜で形成されている平坦な治
具４７に球形状のはんだボール４５Ａの先端面が均一な
レベルとなるように設定してリフローはんだ付け等の熱
処理によって、２次元に配置される多数の球形状のはん
だボール４５Ａの突出する先端面の高さが均一なレベル
となる。また、配線基板１のバンプ接続側の基板表面５
Ａからバンプの先端面のレベルまでの高さ（Ｈ）を均一
にするため治具４７には台座４８を設け、配線基板１の
所定箇所を保持して熱処理を行なう。
【００１６】なお、多層配線基板の凹設穴の一例として
図３に基づいて説明する。配線基板１に形成する凹形状
の電極パッド６の形状として、配線基板１の板厚が厚い
場合や多層配線基板である場合は配線基板１のバンプ接
続側の基板表面５Ａから凹設穴底面までの非貫通穴の深
さＳは、この凹形状の電極パッド６にはめ込むバンプ４
５の大きさで決定される。従って電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とは必ずし
も電気的に導通しているとは限らず、凹形状の電極パッ
ド６の絶縁性基材内部や凹設穴の反対面に絶縁樹脂や基
材が存在することになる。多層配線基板では、内層導体
２のなかでもバンプ接続側の表面外層導体５と、バンプ
接続側に最も近い内層導体２Ａとの間に形成されるブラ
インドスルーホール穴９を凹形状の電極パッド６として
利用することもできる。７はソルダーレジストを示す。
図３に基づいて説明する。配線基板１に形成する凹形状
の電極パッド６の形状として、配線基板１の板厚が厚い
場合や多層配線基板である場合は配線基板１のバンプ接
続側の基板表面５Ａから凹設穴底面までの非貫通穴の深
さＳは、この凹形状の電極パッド６にはめ込むバンプ４
５の大きさで決定される。従って電子部品搭載面の表面
外層導体３とバンプ接続側の表面外層導体５とは必ずし
も電気的に導通しているとは限らず、凹形状の電極パッ
ド６の絶縁性基材内部や凹設穴の反対面に絶縁樹脂や基
材が存在することになる。多層配線基板では、内層導体
２のなかでもバンプ接続側の表面外層導体５と、バンプ
接続側に最も近い内層導体２Ａとの間に形成されるブラ
インドスルーホール穴９を凹形状の電極パッド６として
利用することもできる。７はソルダーレジストを示す。
【００１７】また、配線基板１に形成される非貫通穴の
凹形状の電極パッド６の形状としては、非貫通穴の上端
縁と凹設穴の壁面とのなす断面角度が鈍角となる９０度
〜１１０度で形成することにより球形状のバンプ４５
を、凹形状の電極パッド６のーつである台形状の非貫通
穴内部に安定してはめ込むことは簡単にでき、台形状の
電極パッドの内径とバンプ４５の外径Ｄとの間隙を少な
くなり位置決め精度を高くすることができる。
凹形状の電極パッド６の形状としては、非貫通穴の上端
縁と凹設穴の壁面とのなす断面角度が鈍角となる９０度
〜１１０度で形成することにより球形状のバンプ４５
を、凹形状の電極パッド６のーつである台形状の非貫通
穴内部に安定してはめ込むことは簡単にでき、台形状の
電極パッドの内径とバンプ４５の外径Ｄとの間隙を少な
くなり位置決め精度を高くすることができる。
【００１８】
【実施例】本発明における実施例として図２に基づいて
球形状のバンプ４５を凹設穴にはめ込む状態を説明す
る。配線基板１には板厚０．３mmのＢＴレジン基材を使
用し、ＢＧＡの端子ピッチを１．０mmで２次元のマトリ
クス状に配列できる凹形状の電極パッド６を短パルスＣ
Ｏ2ガスレーザーで穿孔し、さらに銅めっきを施こし非
貫通スルーホール穴とした。バンプ４５として球形状の
はんだボール４５Ａの外径φ０．５０mmを使用し、凹形
状の電極パッド６の内径は０．５５〜０．６５mmとし
た。また、この凹形状の電極パッド６の内部に、はんだ
ボール４５Ａを仮固定する接着剤として、はんだ付用の
フラックスを使用する場合は電極パッド６の内径は０．
５５〜０．６０mmが良く、クリームはんだ２８を使用す
る場合は０．６０〜０．６５mmが良好であった。
球形状のバンプ４５を凹設穴にはめ込む状態を説明す
る。配線基板１には板厚０．３mmのＢＴレジン基材を使
用し、ＢＧＡの端子ピッチを１．０mmで２次元のマトリ
クス状に配列できる凹形状の電極パッド６を短パルスＣ
Ｏ2ガスレーザーで穿孔し、さらに銅めっきを施こし非
貫通スルーホール穴とした。バンプ４５として球形状の
はんだボール４５Ａの外径φ０．５０mmを使用し、凹形
状の電極パッド６の内径は０．５５〜０．６５mmとし
た。また、この凹形状の電極パッド６の内部に、はんだ
ボール４５Ａを仮固定する接着剤として、はんだ付用の
フラックスを使用する場合は電極パッド６の内径は０．
５５〜０．６０mmが良く、クリームはんだ２８を使用す
る場合は０．６０〜０．６５mmが良好であった。
【００１９】上記の凹形状の電極パッド６のバンプ接続
側の基板表面５Ａからバンプの先端面のレベルまでの高
さ（Ｈ）は約０．３０mmとなるように治具４７の台座４
８を設定してパンプを形成したが、バンプ接続側の基板
表面５Ａからバンプの先端面までの高さ（Ｈ）が０．２
０mm未満ではバンプ４５が溶融した時のはんだ量が不足
し、０．４０mmを越えると高精細な電極パッドや端子ピ
ッチ間隔が狭い電極パッドでは、はんだショートが生じ
易くなり、配線基板のバンプ接続側の表面５Ａからバン
プ４５の先端面のレベルまでの高さ（Ｈ）が０．２０〜
０．４０mm突出する球面形状となるパンプ形成が良好で
ある。
側の基板表面５Ａからバンプの先端面のレベルまでの高
さ（Ｈ）は約０．３０mmとなるように治具４７の台座４
８を設定してパンプを形成したが、バンプ接続側の基板
表面５Ａからバンプの先端面までの高さ（Ｈ）が０．２
０mm未満ではバンプ４５が溶融した時のはんだ量が不足
し、０．４０mmを越えると高精細な電極パッドや端子ピ
ッチ間隔が狭い電極パッドでは、はんだショートが生じ
易くなり、配線基板のバンプ接続側の表面５Ａからバン
プ４５の先端面のレベルまでの高さ（Ｈ）が０．２０〜
０．４０mm突出する球面形状となるパンプ形成が良好で
ある。
【００２０】
【発明の効果】以上説明したように、図４に示すように
従来の電子部品４０を搭載した配線基板３１の下面外層
導体３５に形成されている電極パッド３６は平面的で多
数の球形状バンプ４５（例えば、はんだボール４５Ａ）
を正確に位置決めをし、さらに球形状バンプの先端面の
高さのバラツキをなくして固定することは非常に難しい
が、本発明では、図２に示すように配線基板１の表面か
ら基材側内部に、電極パッドの表面中央部が凹形状に陥
没している電極パッドを形成し、この凹形状の電極パッ
ド６の内部に球形状などのバンプ４５をはめ込むことに
より、正しい電極パッド位置に容易に位置決めをするこ
とができる。
従来の電子部品４０を搭載した配線基板３１の下面外層
導体３５に形成されている電極パッド３６は平面的で多
数の球形状バンプ４５（例えば、はんだボール４５Ａ）
を正確に位置決めをし、さらに球形状バンプの先端面の
高さのバラツキをなくして固定することは非常に難しい
が、本発明では、図２に示すように配線基板１の表面か
ら基材側内部に、電極パッドの表面中央部が凹形状に陥
没している電極パッドを形成し、この凹形状の電極パッ
ド６の内部に球形状などのバンプ４５をはめ込むことに
より、正しい電極パッド位置に容易に位置決めをするこ
とができる。
【００２１】また、本発明では凹形状の電極パッド６内
部にバンプ４５を挿入形成する深さを治具４７により調
節することにより、多数の球形状バンプ４５の突出する
先端面の高さレベルを平坦化でき、親配線基板の接続ラ
ンドとの間隔が一定となり、電子部品搭載用配線基板と
親配線基板とのバンプ接続による実装を簡単な構成によ
って確実に行い高い接続信頼性を確保することができ
る。
部にバンプ４５を挿入形成する深さを治具４７により調
節することにより、多数の球形状バンプ４５の突出する
先端面の高さレベルを平坦化でき、親配線基板の接続ラ
ンドとの間隔が一定となり、電子部品搭載用配線基板と
親配線基板とのバンプ接続による実装を簡単な構成によ
って確実に行い高い接続信頼性を確保することができ
る。
【図１】本発明を説明する電子部品搭載状態の配線基板
断面図。
断面図。
【図２】本発明による球形状のバンプを凹設する状態を
示した断面図。
示した断面図。
【図３】本発明の凹設穴の一例を示す多層配線基板断面
図。
図。
【図４】従来の電子部品搭載用の配線基板断面図。
１…配線基板 ２…内層導体 ３…電子部品搭
載面の表面外層導体 ４…非貫通穴内の導体層 ５…バンプ接続
側の表面外層導体 ５Ａ…バンプ接続側の基板表面 ６…凹形状の電
極パッド ７…ソルダーレジスト ８…導電性ペー
スト ９…ブラインドスルーホール穴 ２２…親配線基板（マザーボード） ２６…接続用ラ
ンド ２８…クリームはんだ ３１…従来の配線基板
３２…貫通孔 ３３…上面外層導体 ３４…スルーホールめっき
層 ３５…下面外層導体 ３６…電極パッド
３９…充填物 ４０…電子部品 ４１…ボンディング・ワイ
ヤ ４５…バンプ ４５Ａ…はんだボール ４７…治
具 ４８…台座
載面の表面外層導体 ４…非貫通穴内の導体層 ５…バンプ接続
側の表面外層導体 ５Ａ…バンプ接続側の基板表面 ６…凹形状の電
極パッド ７…ソルダーレジスト ８…導電性ペー
スト ９…ブラインドスルーホール穴 ２２…親配線基板（マザーボード） ２６…接続用ラ
ンド ２８…クリームはんだ ３１…従来の配線基板
３２…貫通孔 ３３…上面外層導体 ３４…スルーホールめっき
層 ３５…下面外層導体 ３６…電極パッド
３９…充填物 ４０…電子部品 ４１…ボンディング・ワイ
ヤ ４５…バンプ ４５Ａ…はんだボール ４７…治
具 ４８…台座
Claims (3)
- 【請求項１】 電子部品、または電子部品を搭載する配
線基板の外部へ接続するための電極パッドにバンプを形
成する方法において、前記配線基板に所定の表面外層導
体を形成し、次いでレーザー加工をして表面外層導体に
達する非貫通穴を設け、この非貫通穴内に導体層を形成
して電極パッドの表面中央部が凹形状の電極パッドを形
成し、この凹形状の電極パッドの内部にバンプをはめ込
むことを特徴とするバンプの形成方法。 - 【請求項２】 配線基板、または電子部品の外部へ接続
するための電極パッドにバンプを形成する方法におい
て、多層配線基板に所定の内層導体と、表面外層導体を
形成し、次いでレーザー加工をして内層導体に達するブ
ラインドスルーホール穴を設け、この穴内に導体層を形
成して電極パッドの表面中央部が凹形状の電極パッドを
形成し、この凹形状の電極パッドの内部にバンプをはめ
込むことを特徴とするバンプの形成方法。 - 【請求項３】 請求項１，請求項２のバンプを形成する
方法において、配線基板のバンプ接続側の基板表面から
バンプの先端面が０．２０〜０．４０mm突出してバンプ
を形成することを特徴とするバンプの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8827798A JPH113956A (ja) | 1997-04-14 | 1998-03-18 | バンプの形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-110078 | 1997-04-14 | ||
| JP11007897 | 1997-04-14 | ||
| JP8827798A JPH113956A (ja) | 1997-04-14 | 1998-03-18 | バンプの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113956A true JPH113956A (ja) | 1999-01-06 |
Family
ID=26429684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8827798A Pending JPH113956A (ja) | 1997-04-14 | 1998-03-18 | バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH113956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788497A (en) * | 1986-02-12 | 1988-11-29 | Konica | Apparatus for measuring motor rotation position and speed |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
-
1998
- 1998-03-18 JP JP8827798A patent/JPH113956A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788497A (en) * | 1986-02-12 | 1988-11-29 | Konica | Apparatus for measuring motor rotation position and speed |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| JP4525148B2 (ja) * | 2004-04-13 | 2010-08-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP2007294584A (ja) * | 2006-04-24 | 2007-11-08 | Nec Electronics Corp | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400018B2 (en) | Via plug adapter | |
| US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
| KR100284781B1 (ko) | 반도체 소자 실장 보드, 그 보드의 제조 방법, 반도체 장치 및 그 장치의 제조방법 | |
| JP4183199B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| US6236112B1 (en) | Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6791035B2 (en) | Interposer to couple a microelectronic device package to a circuit board | |
| JP5157455B2 (ja) | 半導体装置 | |
| JP4494249B2 (ja) | 半導体装置 | |
| JP2943788B2 (ja) | 電子部品搭載用配線基板 | |
| JP3013807B2 (ja) | 配線基板のバンプ形成方法 | |
| JPH113956A (ja) | バンプの形成方法 | |
| JP4457879B2 (ja) | プリント基板の製造方法 | |
| JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
| JPH10313170A (ja) | 配線基板 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JP3955086B2 (ja) | バンプ付き基板の製造方法 | |
| JPH10326961A (ja) | 配線基板のバンプ形成方法 | |
| JP3508739B2 (ja) | インターポーザ基板 | |
| JP4984502B2 (ja) | Ｂｇａ型キャリア基板の製造方法及びｂｇａ型キャリア基板 | |
| JP5389748B2 (ja) | 電子部品の表面実装方法、及び該方法を用いて作製されたプリント回路板 | |
| JP2005039239A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2001257290A (ja) | 電子部品の製造方法 |