JPH11355102A - Afcサイドロック防止回路 - Google Patents
Afcサイドロック防止回路Info
- Publication number
- JPH11355102A JPH11355102A JP17380498A JP17380498A JPH11355102A JP H11355102 A JPH11355102 A JP H11355102A JP 17380498 A JP17380498 A JP 17380498A JP 17380498 A JP17380498 A JP 17380498A JP H11355102 A JPH11355102 A JP H11355102A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- afcif
- tcxo
- side lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 PDC(パーソナル・ディジタル・セルラ
ー)方式ディジタル携帯電話に代表される移動体通信シ
ステムのAFC制御において、TCXOが精度劣化した
場合でもAFCのサイドロックを防止する。 【解決手段】 RF部と電圧制御発振器(VCO)の源
振になる温度補償型水晶発振器(TCXO)10と、アン
テナから受信した信号をIF帯にまでダウンコンバート
するRF部11と、IF×Nのクロックを生成する電圧制
御発振器(VCO)12と、IF信号から周波数誤差を検
出する周波数誤差検出部13と、周波数補正パルスから周
波数の補正を行ない補正後IF信号(AFCIF)を出
力する周波数補正部14と、AFCIF信号を一定期間カ
ウントするAFCIFカウンタ15と、IF信号を一定期
間カウントするIFカウンタ18と、AFCIFカウンタ
15とIFカウンタ18の測定結果からTCXO10への電圧
を可変するD/A変換器17を制御するCPU16を設ける
ことにより、TCXO10が精度劣化した場合でもAFC
のサイドロックを防止することができる。
ー)方式ディジタル携帯電話に代表される移動体通信シ
ステムのAFC制御において、TCXOが精度劣化した
場合でもAFCのサイドロックを防止する。 【解決手段】 RF部と電圧制御発振器(VCO)の源
振になる温度補償型水晶発振器(TCXO)10と、アン
テナから受信した信号をIF帯にまでダウンコンバート
するRF部11と、IF×Nのクロックを生成する電圧制
御発振器(VCO)12と、IF信号から周波数誤差を検
出する周波数誤差検出部13と、周波数補正パルスから周
波数の補正を行ない補正後IF信号(AFCIF)を出
力する周波数補正部14と、AFCIF信号を一定期間カ
ウントするAFCIFカウンタ15と、IF信号を一定期
間カウントするIFカウンタ18と、AFCIFカウンタ
15とIFカウンタ18の測定結果からTCXO10への電圧
を可変するD/A変換器17を制御するCPU16を設ける
ことにより、TCXO10が精度劣化した場合でもAFC
のサイドロックを防止することができる。
Description
【0001】
【発明の属する技術分野】本発明は、たとえばPDC
(パーソナル・ディジタル・セルラー)方式ディジタル
携帯電話に代表される移動体通信システムのAFC制御
回路に関し、特に、AFC制御時のサイドロックを防止
するよう構成したものである。
(パーソナル・ディジタル・セルラー)方式ディジタル
携帯電話に代表される移動体通信システムのAFC制御
回路に関し、特に、AFC制御時のサイドロックを防止
するよう構成したものである。
【0002】
【従来の技術】図3は、従来のAFC制御回路の構成を
示すものである。図3において、従来のAFC制御回路
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)30と、アンテナから受
信した信号をIF帯にまでダウンコンバートするRF部
31と、IF×Nのクロックを生成する電圧制御発振器
(VCO)32と、IF信号から周波数誤差を検出する周
波数誤差検出部33と、周波数補正パルスから周波数の補
正を行ない補正後IF信号(AFCIF)を出力する周
波数補正部34と、AFCIF信号を一定期間カウントす
るAFCIFカウンタ35と、AFCIFカウンタ35の測
定結果からTCXO30への電圧を可変するD/A変換器
37を制御するCPU36とから構成されている。
示すものである。図3において、従来のAFC制御回路
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)30と、アンテナから受
信した信号をIF帯にまでダウンコンバートするRF部
31と、IF×Nのクロックを生成する電圧制御発振器
(VCO)32と、IF信号から周波数誤差を検出する周
波数誤差検出部33と、周波数補正パルスから周波数の補
正を行ない補正後IF信号(AFCIF)を出力する周
波数補正部34と、AFCIF信号を一定期間カウントす
るAFCIFカウンタ35と、AFCIFカウンタ35の測
定結果からTCXO30への電圧を可変するD/A変換器
37を制御するCPU36とから構成されている。
【0003】次に、上記従来のAFC制御回路の動作に
ついて図2、図3を用いて説明する。図3においてRF
部31から出力されるIF信号から周波数誤差検出部33が
周波数の進み・遅れを検出・蓄積し、周波数補正パルス
を出力する。周波数補正部34では、通常、電圧制御発振
器(VCO)32が生成するIF×NのクロックをN分周
しているが周波数誤差検出部33からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
ついて図2、図3を用いて説明する。図3においてRF
部31から出力されるIF信号から周波数誤差検出部33が
周波数の進み・遅れを検出・蓄積し、周波数補正パルス
を出力する。周波数補正部34では、通常、電圧制御発振
器(VCO)32が生成するIF×NのクロックをN分周
しているが周波数誤差検出部33からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
【0004】AFCIFカウンタ35は、一定期間AFC
IF信号の周波数を測定し、CPU36がAFCIFカウ
ンタ35の値を読み取る。CPU36は、読み取った値から
補正値を計算してD/A変換器37に温度補償型水晶発振
器(TCXO)30の周波数を制御するための値を書き込
みAFC制御を行なう。
IF信号の周波数を測定し、CPU36がAFCIFカウ
ンタ35の値を読み取る。CPU36は、読み取った値から
補正値を計算してD/A変換器37に温度補償型水晶発振
器(TCXO)30の周波数を制御するための値を書き込
みAFC制御を行なう。
【0005】AFC制御は、受信中(連続受信・同期獲
得時)に行なわれる。また、従来の構成では温度補償型
水晶発振器(TCXO)30として精度の高いものを使用
しているため図2において本来存在すべき象限を大きく
超える位置まで周波数がずれることはない。
得時)に行なわれる。また、従来の構成では温度補償型
水晶発振器(TCXO)30として精度の高いものを使用
しているため図2において本来存在すべき象限を大きく
超える位置まで周波数がずれることはない。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成において、精度が劣る温度補償型水晶発振
器(TCXO)を使用することを考えた場合に、電界感
度が劣化して誤った象限でIF信号が復調されて同期外
れが発生した際に、誤った象限の中央付近までIF信号
(TCXO)の周波数がずれていると周波数誤差検出部
で周波数誤差が検出されず、AFC制御として周波数が
ある間違った値にロックしてしまうAFCサイドロック
状態になってしまう。
来の回路構成において、精度が劣る温度補償型水晶発振
器(TCXO)を使用することを考えた場合に、電界感
度が劣化して誤った象限でIF信号が復調されて同期外
れが発生した際に、誤った象限の中央付近までIF信号
(TCXO)の周波数がずれていると周波数誤差検出部
で周波数誤差が検出されず、AFC制御として周波数が
ある間違った値にロックしてしまうAFCサイドロック
状態になってしまう。
【0007】本発明は、上記従来の問題を解決するもの
で、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備え、TCXOが精度劣化した場合
でもAFC制御時のサイドロックを防止する回路を提供
することを目的とする。
で、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備え、TCXOが精度劣化した場合
でもAFC制御時のサイドロックを防止する回路を提供
することを目的とする。
【0008】
【課題を解決するための手段】上記問題を解決するため
に本発明は、RF部と電圧制御発振器(VCO)の源振
になる温度補償型水晶発振器(TCXO)と、アンテナ
から受信した信号をIF帯にまでダウンコンバートする
RF部と、IF×Nのクロックを生成する電圧制御発振
器(VCO)と、IF信号から周波数誤差を検出する周
波数誤差検出部と、周波数補正パルスから周波数の補正
を行ない補正後IF信号(AFCIF)を出力する周波
数補正部と、AFCIF信号を一定期間カウントするA
FCIFカウンタと、IF信号を一定期間カウントする
IFカウンタと、前記AFCIFカウンタ及びIFカウ
ンタの測定結果からTCXOへの電圧を可変するD/A
変換器を制御するCPUを備え、TCXOが精度劣化し
た場合でもIFカウンタによってIF周波数を直接測定
し、TCXOの周波数制御に反映することによってAF
Cサイドロックを防止するものである。
に本発明は、RF部と電圧制御発振器(VCO)の源振
になる温度補償型水晶発振器(TCXO)と、アンテナ
から受信した信号をIF帯にまでダウンコンバートする
RF部と、IF×Nのクロックを生成する電圧制御発振
器(VCO)と、IF信号から周波数誤差を検出する周
波数誤差検出部と、周波数補正パルスから周波数の補正
を行ない補正後IF信号(AFCIF)を出力する周波
数補正部と、AFCIF信号を一定期間カウントするA
FCIFカウンタと、IF信号を一定期間カウントする
IFカウンタと、前記AFCIFカウンタ及びIFカウ
ンタの測定結果からTCXOへの電圧を可変するD/A
変換器を制御するCPUを備え、TCXOが精度劣化し
た場合でもIFカウンタによってIF周波数を直接測定
し、TCXOの周波数制御に反映することによってAF
Cサイドロックを防止するものである。
【0009】以上により、TCXOが精度劣化した場合
でもAFC制御時のサイドロックを防止する回路を提供
することができる。
でもAFC制御時のサイドロックを防止する回路を提供
することができる。
【0010】
【発明の実施の形態】本発明の請求項1に記載の発明
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備えたものであり、TCXOが精度
劣化した場合でもAFC制御時のサイドロックを防止す
ることができるという作用を有する。
は、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、前記AFCIFカウンタ及びIFカウンタの
測定結果からTCXOへの電圧を可変するD/A変換器
を制御するCPUを備えたものであり、TCXOが精度
劣化した場合でもAFC制御時のサイドロックを防止す
ることができるという作用を有する。
【0011】本発明の請求項2に記載の発明は、RF部
から出力されるIF信号から周波数の進み・遅れを検出
・蓄積し、周波数補正パルスを出力する段階と、周波数
補正パルスによってN−1分周・N+1分周を行ないA
FCIF信号を生成する段階と、生成したAFCIF信
号を周波数の測定のために一定期間カウントし、そのカ
ウント値から補正値を計算してD/A変換器に温度補償
型水晶発振器(TCXO)の周波数を制御する値を書き
込み温度補償型水晶発振器(TCXO)の周波数を制御
する段階と、一定期間IF信号の周波数を直接測定し、
温度補償型水晶発振器(TCXO)がサイドロックして
いないかを検出する段階と、サイドロックが検出された
場合、温度補償型水晶発振器(TCXO)を制御してい
るD/A変換器に調整済みのセンター値を書き込むこと
でAFCのサイドロックを防ぎ、正常なAFC制御に戻
す段階を含むことを特徴とするAFCサイドロック防止
方法としたものであり、TCXOが精度劣化した場合で
もAFC制御時のサイドロックを防止することができる
という作用を有する。
から出力されるIF信号から周波数の進み・遅れを検出
・蓄積し、周波数補正パルスを出力する段階と、周波数
補正パルスによってN−1分周・N+1分周を行ないA
FCIF信号を生成する段階と、生成したAFCIF信
号を周波数の測定のために一定期間カウントし、そのカ
ウント値から補正値を計算してD/A変換器に温度補償
型水晶発振器(TCXO)の周波数を制御する値を書き
込み温度補償型水晶発振器(TCXO)の周波数を制御
する段階と、一定期間IF信号の周波数を直接測定し、
温度補償型水晶発振器(TCXO)がサイドロックして
いないかを検出する段階と、サイドロックが検出された
場合、温度補償型水晶発振器(TCXO)を制御してい
るD/A変換器に調整済みのセンター値を書き込むこと
でAFCのサイドロックを防ぎ、正常なAFC制御に戻
す段階を含むことを特徴とするAFCサイドロック防止
方法としたものであり、TCXOが精度劣化した場合で
もAFC制御時のサイドロックを防止することができる
という作用を有する。
【0012】本発明の請求項3に記載の発明は、請求項
1に記載のAFCサイドロック防止回路を具備すること
を特徴とするディジタル携帯電話装置としたものであ
り、TCXOが精度劣化した場合でもAFC制御時のサ
イドロックを防止することができるという作用を有す
る。
1に記載のAFCサイドロック防止回路を具備すること
を特徴とするディジタル携帯電話装置としたものであ
り、TCXOが精度劣化した場合でもAFC制御時のサ
イドロックを防止することができるという作用を有す
る。
【0013】以下、本発明の実施の形態について、図
1、図2を用いて説明する。図1は、本発明の実施の形
態のAFCサイドロック防止回路の構成を示すものであ
る。図1においてAFCサイドロック防止回路は、RF
部と電圧制御発振器(VCO)の源振になる温度補償型
水晶発振器(TCXO)10と、アンテナから受信した信
号をIF帯にまでダウンコンバートするRF部11と、I
F×Nのクロックを生成する電圧制御発振器(VCO)
12と、IF信号から周波数誤差を検出する周波数誤差検
出部13と、周波数補正パルスから周波数の補正を行ない
補正後IF信号(AFCIF)を出力する周波数補正部
14と、AFCIF信号を一定期間カウントするAFCI
Fカウンタ15と、IF信号を一定期間カウントするIF
カウンタ18と、AFCIFカウンタ15とIFカウンタ18
の測定結果からTCXO10への電圧を可変するD/A変
換器17を制御するCPU16とから構成されている。
1、図2を用いて説明する。図1は、本発明の実施の形
態のAFCサイドロック防止回路の構成を示すものであ
る。図1においてAFCサイドロック防止回路は、RF
部と電圧制御発振器(VCO)の源振になる温度補償型
水晶発振器(TCXO)10と、アンテナから受信した信
号をIF帯にまでダウンコンバートするRF部11と、I
F×Nのクロックを生成する電圧制御発振器(VCO)
12と、IF信号から周波数誤差を検出する周波数誤差検
出部13と、周波数補正パルスから周波数の補正を行ない
補正後IF信号(AFCIF)を出力する周波数補正部
14と、AFCIF信号を一定期間カウントするAFCI
Fカウンタ15と、IF信号を一定期間カウントするIF
カウンタ18と、AFCIFカウンタ15とIFカウンタ18
の測定結果からTCXO10への電圧を可変するD/A変
換器17を制御するCPU16とから構成されている。
【0014】以上のように構成されたAFCサイドロッ
ク防止回路について、図1、図2を用いてその動作を説
明する。
ク防止回路について、図1、図2を用いてその動作を説
明する。
【0015】図1においてRF部11から出力されるIF
信号から周波数誤差検出部13が周波数の進み・遅れを検
出・蓄積し、周波数補正パルスを出力する。
信号から周波数誤差検出部13が周波数の進み・遅れを検
出・蓄積し、周波数補正パルスを出力する。
【0016】また、周波数の進み・遅れについては図2
に示すようにπ/4シフトQPSKの変調信号を復調し
ているため受信感度が良い場合、各象限での中心でIF
信号が検出されるが受信感度が劣化して周波数がずれて
くると周波数進み、周波数遅れどちらかの偏った位置で
IF信号が検出される。
に示すようにπ/4シフトQPSKの変調信号を復調し
ているため受信感度が良い場合、各象限での中心でIF
信号が検出されるが受信感度が劣化して周波数がずれて
くると周波数進み、周波数遅れどちらかの偏った位置で
IF信号が検出される。
【0017】周波数補正部14では、通常、電圧制御発振
器(VCO)12が生成するIF×NのクロックをN分周
しているが周波数誤差検出部13からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
器(VCO)12が生成するIF×NのクロックをN分周
しているが周波数誤差検出部13からの周波数補正パルス
によってN−1分周・N+1分周を行ないAFCIF信
号を生成する。
【0018】通常のAFC制御では、AFCIFカウン
タ15が、一定期間AFCIF信号の周波数を測定し、C
PU16がAFCIFカウンタ15の値を読み取る。CPU
16は、読み取った値から補正値を計算してD/A変換器
17に温度補償型水晶発振器(TCXO)10の周波数を制
御するための値を書き込みAFC制御を行なう。
タ15が、一定期間AFCIF信号の周波数を測定し、C
PU16がAFCIFカウンタ15の値を読み取る。CPU
16は、読み取った値から補正値を計算してD/A変換器
17に温度補償型水晶発振器(TCXO)10の周波数を制
御するための値を書き込みAFC制御を行なう。
【0019】ここでTCXO10が精度劣化した場合、図
2において本来存在すべき象限を大きく超える位置まで
周波数がずれることがあり、隣の象限の中心まで周波数
がずれてしまうとTCXOの周波数がロックしてしまう
AFCサイドロックが発生する。IFカウンタ18は、一
定期間IF信号の周波数を直接測定し、温度補償型水晶
発振器(TCXO)10がロックしていないかをCPU16
が検出することができる。
2において本来存在すべき象限を大きく超える位置まで
周波数がずれることがあり、隣の象限の中心まで周波数
がずれてしまうとTCXOの周波数がロックしてしまう
AFCサイドロックが発生する。IFカウンタ18は、一
定期間IF信号の周波数を直接測定し、温度補償型水晶
発振器(TCXO)10がロックしていないかをCPU16
が検出することができる。
【0020】AFCサイドロックが検出された場合、C
PU16は、温度補償型水晶発振器(TCXO)10を制御
しているD/A変換器17に調整済みのセンター値を書き
込むことでAFCのサイドロックを防ぎ、正常なAFC
制御に戻すことができる。
PU16は、温度補償型水晶発振器(TCXO)10を制御
しているD/A変換器17に調整済みのセンター値を書き
込むことでAFCのサイドロックを防ぎ、正常なAFC
制御に戻すことができる。
【0021】以上のように本発明の実施の形態によれ
ば、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、各カウンタの測定結果からTCXOへの電圧
を可変するD/A変換器を制御するCPUを設けること
により、TCXOが精度劣化した場合でもAFCのサイ
ドロックを防止することができる。
ば、RF部と電圧制御発振器(VCO)の源振になる温
度補償型水晶発振器(TCXO)と、アンテナから受信
した信号をIF帯にまでダウンコンバートするRF部
と、IF×Nのクロックを生成する電圧制御発振器(V
CO)と、IF信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後IF信号(AFCIF)を出力する周波数補正
部と、AFCIF信号を一定期間カウントするAFCI
Fカウンタと、IF信号を一定期間カウントするIFカ
ウンタと、各カウンタの測定結果からTCXOへの電圧
を可変するD/A変換器を制御するCPUを設けること
により、TCXOが精度劣化した場合でもAFCのサイ
ドロックを防止することができる。
【0022】
【発明の効果】以上のように本発明は、RF部と電圧制
御発振器(VCO)の源振になる温度補償型水晶発振器
(TCXO)と、アンテナから受信した信号をIF帯に
までダウンコンバートするRF部と、IF×Nのクロッ
クを生成する電圧制御発振器(VCO)と、IF信号か
ら周波数誤差を検出する周波数誤差検出部と、周波数補
正パルスから周波数の補正を行ない補正後IF信号(A
FCIF)を出力する周波数補正部と、AFCIF信号
を一定期間カウントするAFCIFカウンタと、IF信
号を一定期間カウントするIFカウンタと、前記AFC
IFカウンタ及びIFカウンタの測定結果からTCXO
への電圧を可変するD/A変換器を制御するCPUを設
けることにより、TCXOが精度劣化した場合でもAF
C制御時のサイドロックを防止する回路を提供すること
ができる。
御発振器(VCO)の源振になる温度補償型水晶発振器
(TCXO)と、アンテナから受信した信号をIF帯に
までダウンコンバートするRF部と、IF×Nのクロッ
クを生成する電圧制御発振器(VCO)と、IF信号か
ら周波数誤差を検出する周波数誤差検出部と、周波数補
正パルスから周波数の補正を行ない補正後IF信号(A
FCIF)を出力する周波数補正部と、AFCIF信号
を一定期間カウントするAFCIFカウンタと、IF信
号を一定期間カウントするIFカウンタと、前記AFC
IFカウンタ及びIFカウンタの測定結果からTCXO
への電圧を可変するD/A変換器を制御するCPUを設
けることにより、TCXOが精度劣化した場合でもAF
C制御時のサイドロックを防止する回路を提供すること
ができる。
【図1】本発明の実施の形態におけるAFCサイドロッ
ク防止回路の構成を示すブロック図、
ク防止回路の構成を示すブロック図、
【図2】AFC誤差補正を説明するための図、
【図3】従来のAFC制御回路の構成を示すブロック図
である。
である。
10、30 温度補償型水晶発振器(TCXO) 11、31 RF部 12、32 電圧制御発振器(VCO) 13、33 周波数誤差検出部 14、34 周波数補正部 15、35 AFCIFカウンタ 16、36 CPU 17、37 D/A変換器 18 IFカウンタ
Claims (3)
- 【請求項1】 RF部と電圧制御発振器(VCO)の源
振になる温度補償型水晶発振器(TCXO)と、アンテ
ナから受信した信号をIF帯にまでダウンコンバートす
るRF部と、IF×Nのクロックを生成する電圧制御発
振器(VCO)と、IF信号から周波数誤差を検出する
周波数誤差検出部と、周波数補正パルスから周波数の補
正を行ない補正後IF信号(AFCIF)を出力する周
波数補正部と、AFCIF信号を一定期間カウントする
AFCIFカウンタと、IF信号を一定期間カウントす
るIFカウンタと、前記AFCIFカウンタ及びIFカ
ウンタの測定結果からTCXOへの電圧を可変するD/
A変換器を制御するCPUを備えることを特徴とするA
FCサイドロック防止回路。 - 【請求項2】 RF部から出力されるIF信号から周波
数の進み・遅れを検出・蓄積し、周波数補正パルスを出
力する段階と、周波数補正パルスによってN−1分周・
N+1分周を行ないAFCIF信号を生成する段階と、
生成したAFCIF信号を周波数の測定のために一定期
間カウントし、そのカウント値から補正値を計算してD
/A変換器に温度補償型水晶発振器(TCXO)の周波
数を制御する値を書き込み温度補償型水晶発振器(TC
XO)の周波数を制御する段階と、一定期間IF信号の
周波数を直接測定し、温度補償型水晶発振器(TCX
O)がサイドロックしていないかを検出する段階と、サ
イドロックが検出された場合、温度補償型水晶発振器
(TCXO)を制御しているD/A変換器に調整済みの
センター値を書き込むことでAFCのサイドロックを防
ぎ、正常なAFC制御に戻す段階を含むことを特徴とす
るAFCサイドロック防止方法。 - 【請求項3】 請求項1に記載のAFCサイドロック防
止回路を具備することを特徴とするディジタル携帯電話
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17380498A JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Afcサイドロック防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17380498A JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Afcサイドロック防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11355102A true JPH11355102A (ja) | 1999-12-24 |
Family
ID=15967479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17380498A Pending JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Afcサイドロック防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11355102A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2360887A (en) * | 2000-01-06 | 2001-10-03 | Nec Corp | Clock Generator |
US7072631B2 (en) | 2002-05-09 | 2006-07-04 | Nec Corporation | Mobile communication terminal and method of calibrating frequency in the same |
JP2007189654A (ja) * | 2005-12-16 | 2007-07-26 | Hitachi Kokusai Electric Inc | Afc回路 |
-
1998
- 1998-06-08 JP JP17380498A patent/JPH11355102A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2360887A (en) * | 2000-01-06 | 2001-10-03 | Nec Corp | Clock Generator |
US6373314B2 (en) | 2000-01-06 | 2002-04-16 | Nec Corporation | Clock generator and digital or telephone portable terminal using the same |
GB2360887B (en) * | 2000-01-06 | 2003-10-29 | Nec Corp | Clock generator and digital or telephone portable terminal using the same |
US7072631B2 (en) | 2002-05-09 | 2006-07-04 | Nec Corporation | Mobile communication terminal and method of calibrating frequency in the same |
JP2007189654A (ja) * | 2005-12-16 | 2007-07-26 | Hitachi Kokusai Electric Inc | Afc回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10523219B2 (en) | Phase locked loop and control method therefor | |
CA1299255C (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
US20070026830A1 (en) | Spectrum analyzer and method for correcting frequency errors | |
US7230496B2 (en) | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer | |
US7994867B2 (en) | Oscillator control apparatus | |
US6400930B1 (en) | Frequency tuning for radio transceivers | |
US8044722B2 (en) | Oscillation frequency control circuit | |
JP5010704B2 (ja) | 局部発振器 | |
US7693482B2 (en) | Mobile positioning | |
US7680224B2 (en) | Apparatus and method for automatic frequency correction for a receiver system | |
US8466716B2 (en) | Synthesizer, synthesizer module, and reception device and electronic device using same | |
JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
JP4089003B2 (ja) | 受信機及び受信方法 | |
JPH11355102A (ja) | Afcサイドロック防止回路 | |
JPH08195691A (ja) | 受信回路 | |
JP3988392B2 (ja) | 携帯無線端末、afc制御方法及びafc制御プログラム | |
JPH0748670B2 (ja) | 周波数安定化機能を有する移動無線機 | |
JP2002217714A (ja) | 基準周波数発生装置 | |
JPH1093432A (ja) | 周波数シンセサイザ | |
JPH06326740A (ja) | 移動無線機 | |
JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
JP2002217713A (ja) | 基準周波数発生装置 | |
JP2014207534A (ja) | 基準信号発生装置及び基準信号発生方法 | |
JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 | |
JPH08189959A (ja) | ドップラ測位装置 |