JPH11355102A - Ａｆｃサイドロック防止回路 - Google Patents
Ａｆｃサイドロック防止回路Info
- Publication number
- JPH11355102A JPH11355102A JP17380498A JP17380498A JPH11355102A JP H11355102 A JPH11355102 A JP H11355102A JP 17380498 A JP17380498 A JP 17380498A JP 17380498 A JP17380498 A JP 17380498A JP H11355102 A JPH11355102 A JP H11355102A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- afcif
- tcxo
- side lock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 ＰＤＣ（パーソナル・ディジタル・セルラ
ー）方式ディジタル携帯電話に代表される移動体通信シ
ステムのＡＦＣ制御において、ＴＣＸＯが精度劣化した
場合でもＡＦＣのサイドロックを防止する。 【解決手段】 ＲＦ部と電圧制御発振器（ＶＣＯ）の源
振になる温度補償型水晶発振器（ＴＣＸＯ）10と、アン
テナから受信した信号をＩＦ帯にまでダウンコンバート
するＲＦ部11と、ＩＦ×Ｎのクロックを生成する電圧制
御発振器（ＶＣＯ）12と、ＩＦ信号から周波数誤差を検
出する周波数誤差検出部13と、周波数補正パルスから周
波数の補正を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出
力する周波数補正部14と、ＡＦＣＩＦ信号を一定期間カ
ウントするＡＦＣＩＦカウンタ15と、ＩＦ信号を一定期
間カウントするＩＦカウンタ18と、ＡＦＣＩＦカウンタ
15とＩＦカウンタ18の測定結果からＴＣＸＯ10への電圧
を可変するＤ／Ａ変換器17を制御するＣＰＵ16を設ける
ことにより、ＴＣＸＯ10が精度劣化した場合でもＡＦＣ
のサイドロックを防止することができる。
ー）方式ディジタル携帯電話に代表される移動体通信シ
ステムのＡＦＣ制御において、ＴＣＸＯが精度劣化した
場合でもＡＦＣのサイドロックを防止する。 【解決手段】 ＲＦ部と電圧制御発振器（ＶＣＯ）の源
振になる温度補償型水晶発振器（ＴＣＸＯ）10と、アン
テナから受信した信号をＩＦ帯にまでダウンコンバート
するＲＦ部11と、ＩＦ×Ｎのクロックを生成する電圧制
御発振器（ＶＣＯ）12と、ＩＦ信号から周波数誤差を検
出する周波数誤差検出部13と、周波数補正パルスから周
波数の補正を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出
力する周波数補正部14と、ＡＦＣＩＦ信号を一定期間カ
ウントするＡＦＣＩＦカウンタ15と、ＩＦ信号を一定期
間カウントするＩＦカウンタ18と、ＡＦＣＩＦカウンタ
15とＩＦカウンタ18の測定結果からＴＣＸＯ10への電圧
を可変するＤ／Ａ変換器17を制御するＣＰＵ16を設ける
ことにより、ＴＣＸＯ10が精度劣化した場合でもＡＦＣ
のサイドロックを防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえばＰＤＣ
（パーソナル・ディジタル・セルラー）方式ディジタル
携帯電話に代表される移動体通信システムのＡＦＣ制御
回路に関し、特に、ＡＦＣ制御時のサイドロックを防止
するよう構成したものである。
（パーソナル・ディジタル・セルラー）方式ディジタル
携帯電話に代表される移動体通信システムのＡＦＣ制御
回路に関し、特に、ＡＦＣ制御時のサイドロックを防止
するよう構成したものである。
【０００２】
【従来の技術】図３は、従来のＡＦＣ制御回路の構成を
示すものである。図３において、従来のＡＦＣ制御回路
は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）30と、アンテナから受
信した信号をＩＦ帯にまでダウンコンバートするＲＦ部
31と、ＩＦ×Ｎのクロックを生成する電圧制御発振器
（ＶＣＯ）32と、ＩＦ信号から周波数誤差を検出する周
波数誤差検出部33と、周波数補正パルスから周波数の補
正を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周
波数補正部34と、ＡＦＣＩＦ信号を一定期間カウントす
るＡＦＣＩＦカウンタ35と、ＡＦＣＩＦカウンタ35の測
定結果からＴＣＸＯ30への電圧を可変するＤ／Ａ変換器
37を制御するＣＰＵ36とから構成されている。
示すものである。図３において、従来のＡＦＣ制御回路
は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）30と、アンテナから受
信した信号をＩＦ帯にまでダウンコンバートするＲＦ部
31と、ＩＦ×Ｎのクロックを生成する電圧制御発振器
（ＶＣＯ）32と、ＩＦ信号から周波数誤差を検出する周
波数誤差検出部33と、周波数補正パルスから周波数の補
正を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周
波数補正部34と、ＡＦＣＩＦ信号を一定期間カウントす
るＡＦＣＩＦカウンタ35と、ＡＦＣＩＦカウンタ35の測
定結果からＴＣＸＯ30への電圧を可変するＤ／Ａ変換器
37を制御するＣＰＵ36とから構成されている。
【０００３】次に、上記従来のＡＦＣ制御回路の動作に
ついて図２、図３を用いて説明する。図３においてＲＦ
部31から出力されるＩＦ信号から周波数誤差検出部33が
周波数の進み・遅れを検出・蓄積し、周波数補正パルス
を出力する。周波数補正部34では、通常、電圧制御発振
器（ＶＣＯ）32が生成するＩＦ×ＮのクロックをＮ分周
しているが周波数誤差検出部33からの周波数補正パルス
によってＮ−１分周・Ｎ＋１分周を行ないＡＦＣＩＦ信
号を生成する。
ついて図２、図３を用いて説明する。図３においてＲＦ
部31から出力されるＩＦ信号から周波数誤差検出部33が
周波数の進み・遅れを検出・蓄積し、周波数補正パルス
を出力する。周波数補正部34では、通常、電圧制御発振
器（ＶＣＯ）32が生成するＩＦ×ＮのクロックをＮ分周
しているが周波数誤差検出部33からの周波数補正パルス
によってＮ−１分周・Ｎ＋１分周を行ないＡＦＣＩＦ信
号を生成する。
【０００４】ＡＦＣＩＦカウンタ35は、一定期間ＡＦＣ
ＩＦ信号の周波数を測定し、ＣＰＵ36がＡＦＣＩＦカウ
ンタ35の値を読み取る。ＣＰＵ36は、読み取った値から
補正値を計算してＤ／Ａ変換器37に温度補償型水晶発振
器（ＴＣＸＯ）30の周波数を制御するための値を書き込
みＡＦＣ制御を行なう。
ＩＦ信号の周波数を測定し、ＣＰＵ36がＡＦＣＩＦカウ
ンタ35の値を読み取る。ＣＰＵ36は、読み取った値から
補正値を計算してＤ／Ａ変換器37に温度補償型水晶発振
器（ＴＣＸＯ）30の周波数を制御するための値を書き込
みＡＦＣ制御を行なう。
【０００５】ＡＦＣ制御は、受信中（連続受信・同期獲
得時）に行なわれる。また、従来の構成では温度補償型
水晶発振器（ＴＣＸＯ）30として精度の高いものを使用
しているため図２において本来存在すべき象限を大きく
超える位置まで周波数がずれることはない。
得時）に行なわれる。また、従来の構成では温度補償型
水晶発振器（ＴＣＸＯ）30として精度の高いものを使用
しているため図２において本来存在すべき象限を大きく
超える位置まで周波数がずれることはない。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の回路構成において、精度が劣る温度補償型水晶発振
器（ＴＣＸＯ）を使用することを考えた場合に、電界感
度が劣化して誤った象限でＩＦ信号が復調されて同期外
れが発生した際に、誤った象限の中央付近までＩＦ信号
（ＴＣＸＯ）の周波数がずれていると周波数誤差検出部
で周波数誤差が検出されず、ＡＦＣ制御として周波数が
ある間違った値にロックしてしまうＡＦＣサイドロック
状態になってしまう。
来の回路構成において、精度が劣る温度補償型水晶発振
器（ＴＣＸＯ）を使用することを考えた場合に、電界感
度が劣化して誤った象限でＩＦ信号が復調されて同期外
れが発生した際に、誤った象限の中央付近までＩＦ信号
（ＴＣＸＯ）の周波数がずれていると周波数誤差検出部
で周波数誤差が検出されず、ＡＦＣ制御として周波数が
ある間違った値にロックしてしまうＡＦＣサイドロック
状態になってしまう。
【０００７】本発明は、上記従来の問題を解決するもの
で、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウンタの
測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ変換器
を制御するＣＰＵを備え、ＴＣＸＯが精度劣化した場合
でもＡＦＣ制御時のサイドロックを防止する回路を提供
することを目的とする。
で、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウンタの
測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ変換器
を制御するＣＰＵを備え、ＴＣＸＯが精度劣化した場合
でもＡＦＣ制御時のサイドロックを防止する回路を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記問題を解決するため
に本発明は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振
になる温度補償型水晶発振器（ＴＣＸＯ）と、アンテナ
から受信した信号をＩＦ帯にまでダウンコンバートする
ＲＦ部と、ＩＦ×Ｎのクロックを生成する電圧制御発振
器（ＶＣＯ）と、ＩＦ信号から周波数誤差を検出する周
波数誤差検出部と、周波数補正パルスから周波数の補正
を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波
数補正部と、ＡＦＣＩＦ信号を一定期間カウントするＡ
ＦＣＩＦカウンタと、ＩＦ信号を一定期間カウントする
ＩＦカウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウ
ンタの測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ
変換器を制御するＣＰＵを備え、ＴＣＸＯが精度劣化し
た場合でもＩＦカウンタによってＩＦ周波数を直接測定
し、ＴＣＸＯの周波数制御に反映することによってＡＦ
Ｃサイドロックを防止するものである。
に本発明は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振
になる温度補償型水晶発振器（ＴＣＸＯ）と、アンテナ
から受信した信号をＩＦ帯にまでダウンコンバートする
ＲＦ部と、ＩＦ×Ｎのクロックを生成する電圧制御発振
器（ＶＣＯ）と、ＩＦ信号から周波数誤差を検出する周
波数誤差検出部と、周波数補正パルスから周波数の補正
を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波
数補正部と、ＡＦＣＩＦ信号を一定期間カウントするＡ
ＦＣＩＦカウンタと、ＩＦ信号を一定期間カウントする
ＩＦカウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウ
ンタの測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ
変換器を制御するＣＰＵを備え、ＴＣＸＯが精度劣化し
た場合でもＩＦカウンタによってＩＦ周波数を直接測定
し、ＴＣＸＯの周波数制御に反映することによってＡＦ
Ｃサイドロックを防止するものである。
【０００９】以上により、ＴＣＸＯが精度劣化した場合
でもＡＦＣ制御時のサイドロックを防止する回路を提供
することができる。
でもＡＦＣ制御時のサイドロックを防止する回路を提供
することができる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウンタの
測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ変換器
を制御するＣＰＵを備えたものであり、ＴＣＸＯが精度
劣化した場合でもＡＦＣ制御時のサイドロックを防止す
ることができるという作用を有する。
は、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカウンタの
測定結果からＴＣＸＯへの電圧を可変するＤ／Ａ変換器
を制御するＣＰＵを備えたものであり、ＴＣＸＯが精度
劣化した場合でもＡＦＣ制御時のサイドロックを防止す
ることができるという作用を有する。
【００１１】本発明の請求項２に記載の発明は、ＲＦ部
から出力されるＩＦ信号から周波数の進み・遅れを検出
・蓄積し、周波数補正パルスを出力する段階と、周波数
補正パルスによってＮ−１分周・Ｎ＋１分周を行ないＡ
ＦＣＩＦ信号を生成する段階と、生成したＡＦＣＩＦ信
号を周波数の測定のために一定期間カウントし、そのカ
ウント値から補正値を計算してＤ／Ａ変換器に温度補償
型水晶発振器（ＴＣＸＯ）の周波数を制御する値を書き
込み温度補償型水晶発振器（ＴＣＸＯ）の周波数を制御
する段階と、一定期間ＩＦ信号の周波数を直接測定し、
温度補償型水晶発振器（ＴＣＸＯ）がサイドロックして
いないかを検出する段階と、サイドロックが検出された
場合、温度補償型水晶発振器（ＴＣＸＯ）を制御してい
るＤ／Ａ変換器に調整済みのセンター値を書き込むこと
でＡＦＣのサイドロックを防ぎ、正常なＡＦＣ制御に戻
す段階を含むことを特徴とするＡＦＣサイドロック防止
方法としたものであり、ＴＣＸＯが精度劣化した場合で
もＡＦＣ制御時のサイドロックを防止することができる
という作用を有する。
から出力されるＩＦ信号から周波数の進み・遅れを検出
・蓄積し、周波数補正パルスを出力する段階と、周波数
補正パルスによってＮ−１分周・Ｎ＋１分周を行ないＡ
ＦＣＩＦ信号を生成する段階と、生成したＡＦＣＩＦ信
号を周波数の測定のために一定期間カウントし、そのカ
ウント値から補正値を計算してＤ／Ａ変換器に温度補償
型水晶発振器（ＴＣＸＯ）の周波数を制御する値を書き
込み温度補償型水晶発振器（ＴＣＸＯ）の周波数を制御
する段階と、一定期間ＩＦ信号の周波数を直接測定し、
温度補償型水晶発振器（ＴＣＸＯ）がサイドロックして
いないかを検出する段階と、サイドロックが検出された
場合、温度補償型水晶発振器（ＴＣＸＯ）を制御してい
るＤ／Ａ変換器に調整済みのセンター値を書き込むこと
でＡＦＣのサイドロックを防ぎ、正常なＡＦＣ制御に戻
す段階を含むことを特徴とするＡＦＣサイドロック防止
方法としたものであり、ＴＣＸＯが精度劣化した場合で
もＡＦＣ制御時のサイドロックを防止することができる
という作用を有する。
【００１２】本発明の請求項３に記載の発明は、請求項
１に記載のＡＦＣサイドロック防止回路を具備すること
を特徴とするディジタル携帯電話装置としたものであ
り、ＴＣＸＯが精度劣化した場合でもＡＦＣ制御時のサ
イドロックを防止することができるという作用を有す
る。
１に記載のＡＦＣサイドロック防止回路を具備すること
を特徴とするディジタル携帯電話装置としたものであ
り、ＴＣＸＯが精度劣化した場合でもＡＦＣ制御時のサ
イドロックを防止することができるという作用を有す
る。
【００１３】以下、本発明の実施の形態について、図
１、図２を用いて説明する。図１は、本発明の実施の形
態のＡＦＣサイドロック防止回路の構成を示すものであ
る。図１においてＡＦＣサイドロック防止回路は、ＲＦ
部と電圧制御発振器（ＶＣＯ）の源振になる温度補償型
水晶発振器（ＴＣＸＯ）10と、アンテナから受信した信
号をＩＦ帯にまでダウンコンバートするＲＦ部11と、Ｉ
Ｆ×Ｎのクロックを生成する電圧制御発振器（ＶＣＯ）
12と、ＩＦ信号から周波数誤差を検出する周波数誤差検
出部13と、周波数補正パルスから周波数の補正を行ない
補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正部
14と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタ15と、ＩＦ信号を一定期間カウントするＩＦ
カウンタ18と、ＡＦＣＩＦカウンタ15とＩＦカウンタ18
の測定結果からＴＣＸＯ10への電圧を可変するＤ／Ａ変
換器17を制御するＣＰＵ16とから構成されている。
１、図２を用いて説明する。図１は、本発明の実施の形
態のＡＦＣサイドロック防止回路の構成を示すものであ
る。図１においてＡＦＣサイドロック防止回路は、ＲＦ
部と電圧制御発振器（ＶＣＯ）の源振になる温度補償型
水晶発振器（ＴＣＸＯ）10と、アンテナから受信した信
号をＩＦ帯にまでダウンコンバートするＲＦ部11と、Ｉ
Ｆ×Ｎのクロックを生成する電圧制御発振器（ＶＣＯ）
12と、ＩＦ信号から周波数誤差を検出する周波数誤差検
出部13と、周波数補正パルスから周波数の補正を行ない
補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正部
14と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタ15と、ＩＦ信号を一定期間カウントするＩＦ
カウンタ18と、ＡＦＣＩＦカウンタ15とＩＦカウンタ18
の測定結果からＴＣＸＯ10への電圧を可変するＤ／Ａ変
換器17を制御するＣＰＵ16とから構成されている。
【００１４】以上のように構成されたＡＦＣサイドロッ
ク防止回路について、図１、図２を用いてその動作を説
明する。
ク防止回路について、図１、図２を用いてその動作を説
明する。
【００１５】図１においてＲＦ部11から出力されるＩＦ
信号から周波数誤差検出部13が周波数の進み・遅れを検
出・蓄積し、周波数補正パルスを出力する。
信号から周波数誤差検出部13が周波数の進み・遅れを検
出・蓄積し、周波数補正パルスを出力する。
【００１６】また、周波数の進み・遅れについては図２
に示すようにπ／４シフトＱＰＳＫの変調信号を復調し
ているため受信感度が良い場合、各象限での中心でＩＦ
信号が検出されるが受信感度が劣化して周波数がずれて
くると周波数進み、周波数遅れどちらかの偏った位置で
ＩＦ信号が検出される。
に示すようにπ／４シフトＱＰＳＫの変調信号を復調し
ているため受信感度が良い場合、各象限での中心でＩＦ
信号が検出されるが受信感度が劣化して周波数がずれて
くると周波数進み、周波数遅れどちらかの偏った位置で
ＩＦ信号が検出される。
【００１７】周波数補正部14では、通常、電圧制御発振
器（ＶＣＯ）12が生成するＩＦ×ＮのクロックをＮ分周
しているが周波数誤差検出部13からの周波数補正パルス
によってＮ−１分周・Ｎ＋１分周を行ないＡＦＣＩＦ信
号を生成する。
器（ＶＣＯ）12が生成するＩＦ×ＮのクロックをＮ分周
しているが周波数誤差検出部13からの周波数補正パルス
によってＮ−１分周・Ｎ＋１分周を行ないＡＦＣＩＦ信
号を生成する。
【００１８】通常のＡＦＣ制御では、ＡＦＣＩＦカウン
タ15が、一定期間ＡＦＣＩＦ信号の周波数を測定し、Ｃ
ＰＵ16がＡＦＣＩＦカウンタ15の値を読み取る。ＣＰＵ
16は、読み取った値から補正値を計算してＤ／Ａ変換器
17に温度補償型水晶発振器（ＴＣＸＯ）10の周波数を制
御するための値を書き込みＡＦＣ制御を行なう。
タ15が、一定期間ＡＦＣＩＦ信号の周波数を測定し、Ｃ
ＰＵ16がＡＦＣＩＦカウンタ15の値を読み取る。ＣＰＵ
16は、読み取った値から補正値を計算してＤ／Ａ変換器
17に温度補償型水晶発振器（ＴＣＸＯ）10の周波数を制
御するための値を書き込みＡＦＣ制御を行なう。
【００１９】ここでＴＣＸＯ10が精度劣化した場合、図
２において本来存在すべき象限を大きく超える位置まで
周波数がずれることがあり、隣の象限の中心まで周波数
がずれてしまうとＴＣＸＯの周波数がロックしてしまう
ＡＦＣサイドロックが発生する。ＩＦカウンタ18は、一
定期間ＩＦ信号の周波数を直接測定し、温度補償型水晶
発振器（ＴＣＸＯ）10がロックしていないかをＣＰＵ16
が検出することができる。
２において本来存在すべき象限を大きく超える位置まで
周波数がずれることがあり、隣の象限の中心まで周波数
がずれてしまうとＴＣＸＯの周波数がロックしてしまう
ＡＦＣサイドロックが発生する。ＩＦカウンタ18は、一
定期間ＩＦ信号の周波数を直接測定し、温度補償型水晶
発振器（ＴＣＸＯ）10がロックしていないかをＣＰＵ16
が検出することができる。
【００２０】ＡＦＣサイドロックが検出された場合、Ｃ
ＰＵ16は、温度補償型水晶発振器（ＴＣＸＯ）10を制御
しているＤ／Ａ変換器17に調整済みのセンター値を書き
込むことでＡＦＣのサイドロックを防ぎ、正常なＡＦＣ
制御に戻すことができる。
ＰＵ16は、温度補償型水晶発振器（ＴＣＸＯ）10を制御
しているＤ／Ａ変換器17に調整済みのセンター値を書き
込むことでＡＦＣのサイドロックを防ぎ、正常なＡＦＣ
制御に戻すことができる。
【００２１】以上のように本発明の実施の形態によれ
ば、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、各カウンタの測定結果からＴＣＸＯへの電圧
を可変するＤ／Ａ変換器を制御するＣＰＵを設けること
により、ＴＣＸＯが精度劣化した場合でもＡＦＣのサイ
ドロックを防止することができる。
ば、ＲＦ部と電圧制御発振器（ＶＣＯ）の源振になる温
度補償型水晶発振器（ＴＣＸＯ）と、アンテナから受信
した信号をＩＦ帯にまでダウンコンバートするＲＦ部
と、ＩＦ×Ｎのクロックを生成する電圧制御発振器（Ｖ
ＣＯ）と、ＩＦ信号から周波数誤差を検出する周波数誤
差検出部と、周波数補正パルスから周波数の補正を行な
い補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周波数補正
部と、ＡＦＣＩＦ信号を一定期間カウントするＡＦＣＩ
Ｆカウンタと、ＩＦ信号を一定期間カウントするＩＦカ
ウンタと、各カウンタの測定結果からＴＣＸＯへの電圧
を可変するＤ／Ａ変換器を制御するＣＰＵを設けること
により、ＴＣＸＯが精度劣化した場合でもＡＦＣのサイ
ドロックを防止することができる。
【００２２】
【発明の効果】以上のように本発明は、ＲＦ部と電圧制
御発振器（ＶＣＯ）の源振になる温度補償型水晶発振器
（ＴＣＸＯ）と、アンテナから受信した信号をＩＦ帯に
までダウンコンバートするＲＦ部と、ＩＦ×Ｎのクロッ
クを生成する電圧制御発振器（ＶＣＯ）と、ＩＦ信号か
ら周波数誤差を検出する周波数誤差検出部と、周波数補
正パルスから周波数の補正を行ない補正後ＩＦ信号（Ａ
ＦＣＩＦ）を出力する周波数補正部と、ＡＦＣＩＦ信号
を一定期間カウントするＡＦＣＩＦカウンタと、ＩＦ信
号を一定期間カウントするＩＦカウンタと、前記ＡＦＣ
ＩＦカウンタ及びＩＦカウンタの測定結果からＴＣＸＯ
への電圧を可変するＤ／Ａ変換器を制御するＣＰＵを設
けることにより、ＴＣＸＯが精度劣化した場合でもＡＦ
Ｃ制御時のサイドロックを防止する回路を提供すること
ができる。
御発振器（ＶＣＯ）の源振になる温度補償型水晶発振器
（ＴＣＸＯ）と、アンテナから受信した信号をＩＦ帯に
までダウンコンバートするＲＦ部と、ＩＦ×Ｎのクロッ
クを生成する電圧制御発振器（ＶＣＯ）と、ＩＦ信号か
ら周波数誤差を検出する周波数誤差検出部と、周波数補
正パルスから周波数の補正を行ない補正後ＩＦ信号（Ａ
ＦＣＩＦ）を出力する周波数補正部と、ＡＦＣＩＦ信号
を一定期間カウントするＡＦＣＩＦカウンタと、ＩＦ信
号を一定期間カウントするＩＦカウンタと、前記ＡＦＣ
ＩＦカウンタ及びＩＦカウンタの測定結果からＴＣＸＯ
への電圧を可変するＤ／Ａ変換器を制御するＣＰＵを設
けることにより、ＴＣＸＯが精度劣化した場合でもＡＦ
Ｃ制御時のサイドロックを防止する回路を提供すること
ができる。
【図１】本発明の実施の形態におけるＡＦＣサイドロッ
ク防止回路の構成を示すブロック図、
ク防止回路の構成を示すブロック図、
【図２】ＡＦＣ誤差補正を説明するための図、
【図３】従来のＡＦＣ制御回路の構成を示すブロック図
である。
である。
10、30 温度補償型水晶発振器（ＴＣＸＯ） 11、31 ＲＦ部 12、32 電圧制御発振器（ＶＣＯ） 13、33 周波数誤差検出部 14、34 周波数補正部 15、35 ＡＦＣＩＦカウンタ 16、36 ＣＰＵ 17、37 Ｄ／Ａ変換器 18 ＩＦカウンタ
Claims (3)
- 【請求項１】 ＲＦ部と電圧制御発振器（ＶＣＯ）の源
振になる温度補償型水晶発振器（ＴＣＸＯ）と、アンテ
ナから受信した信号をＩＦ帯にまでダウンコンバートす
るＲＦ部と、ＩＦ×Ｎのクロックを生成する電圧制御発
振器（ＶＣＯ）と、ＩＦ信号から周波数誤差を検出する
周波数誤差検出部と、周波数補正パルスから周波数の補
正を行ない補正後ＩＦ信号（ＡＦＣＩＦ）を出力する周
波数補正部と、ＡＦＣＩＦ信号を一定期間カウントする
ＡＦＣＩＦカウンタと、ＩＦ信号を一定期間カウントす
るＩＦカウンタと、前記ＡＦＣＩＦカウンタ及びＩＦカ
ウンタの測定結果からＴＣＸＯへの電圧を可変するＤ／
Ａ変換器を制御するＣＰＵを備えることを特徴とするＡ
ＦＣサイドロック防止回路。 - 【請求項２】 ＲＦ部から出力されるＩＦ信号から周波
数の進み・遅れを検出・蓄積し、周波数補正パルスを出
力する段階と、周波数補正パルスによってＮ−１分周・
Ｎ＋１分周を行ないＡＦＣＩＦ信号を生成する段階と、
生成したＡＦＣＩＦ信号を周波数の測定のために一定期
間カウントし、そのカウント値から補正値を計算してＤ
／Ａ変換器に温度補償型水晶発振器（ＴＣＸＯ）の周波
数を制御する値を書き込み温度補償型水晶発振器（ＴＣ
ＸＯ）の周波数を制御する段階と、一定期間ＩＦ信号の
周波数を直接測定し、温度補償型水晶発振器（ＴＣＸ
Ｏ）がサイドロックしていないかを検出する段階と、サ
イドロックが検出された場合、温度補償型水晶発振器
（ＴＣＸＯ）を制御しているＤ／Ａ変換器に調整済みの
センター値を書き込むことでＡＦＣのサイドロックを防
ぎ、正常なＡＦＣ制御に戻す段階を含むことを特徴とす
るＡＦＣサイドロック防止方法。 - 【請求項３】 請求項１に記載のＡＦＣサイドロック防
止回路を具備することを特徴とするディジタル携帯電話
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17380498A JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Ａｆｃサイドロック防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17380498A JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Ａｆｃサイドロック防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11355102A true JPH11355102A (ja) | 1999-12-24 |
Family
ID=15967479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17380498A Pending JPH11355102A (ja) | 1998-06-08 | 1998-06-08 | Ａｆｃサイドロック防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11355102A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2360887A (en) * | 2000-01-06 | 2001-10-03 | Nec Corp | Clock Generator |
| US7072631B2 (en) | 2002-05-09 | 2006-07-04 | Nec Corporation | Mobile communication terminal and method of calibrating frequency in the same |
| JP2007189654A (ja) * | 2005-12-16 | 2007-07-26 | Hitachi Kokusai Electric Inc | Ａｆｃ回路 |
-
1998
- 1998-06-08 JP JP17380498A patent/JPH11355102A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2360887A (en) * | 2000-01-06 | 2001-10-03 | Nec Corp | Clock Generator |
| US6373314B2 (en) | 2000-01-06 | 2002-04-16 | Nec Corporation | Clock generator and digital or telephone portable terminal using the same |
| GB2360887B (en) * | 2000-01-06 | 2003-10-29 | Nec Corp | Clock generator and digital or telephone portable terminal using the same |
| US7072631B2 (en) | 2002-05-09 | 2006-07-04 | Nec Corporation | Mobile communication terminal and method of calibrating frequency in the same |
| JP2007189654A (ja) * | 2005-12-16 | 2007-07-26 | Hitachi Kokusai Electric Inc | Ａｆｃ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10523219B2 (en) | Phase locked loop and control method therefor | |
| CA1299255C (en) | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication | |
| US20070026830A1 (en) | Spectrum analyzer and method for correcting frequency errors | |
| US7230496B2 (en) | Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer | |
| US7994867B2 (en) | Oscillator control apparatus | |
| US6400930B1 (en) | Frequency tuning for radio transceivers | |
| US8044722B2 (en) | Oscillation frequency control circuit | |
| JP5010704B2 (ja) | 局部発振器 | |
| US7693482B2 (en) | Mobile positioning | |
| US7680224B2 (en) | Apparatus and method for automatic frequency correction for a receiver system | |
| US8466716B2 (en) | Synthesizer, synthesizer module, and reception device and electronic device using same | |
| JPH0856153A (ja) | 周波数補正機能を有する発振回路 | |
| JP4089003B2 (ja) | 受信機及び受信方法 | |
| JPH11355102A (ja) | Ａｆｃサイドロック防止回路 | |
| JPH08195691A (ja) | 受信回路 | |
| JP3988392B2 (ja) | 携帯無線端末、ａｆｃ制御方法及びａｆｃ制御プログラム | |
| JPH0748670B2 (ja) | 周波数安定化機能を有する移動無線機 | |
| JP2002217714A (ja) | 基準周波数発生装置 | |
| JPH1093432A (ja) | 周波数シンセサイザ | |
| JPH06326740A (ja) | 移動無線機 | |
| JP4105169B2 (ja) | 周波数シンセサイザ、それを用いた無線通信システム及び周波数シンセサイザの制御方法 | |
| JP2002217713A (ja) | 基準周波数発生装置 | |
| JP2014207534A (ja) | 基準信号発生装置及び基準信号発生方法 | |
| JP3436498B2 (ja) | 周波数補正機能を備えたクロック発生回路 | |
| JPH08189959A (ja) | ドップラ測位装置 |