JPH11353229A - メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 - Google Patents

メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Info

Publication number
JPH11353229A
JPH11353229A JP15715798A JP15715798A JPH11353229A JP H11353229 A JPH11353229 A JP H11353229A JP 15715798 A JP15715798 A JP 15715798A JP 15715798 A JP15715798 A JP 15715798A JP H11353229 A JPH11353229 A JP H11353229A
Authority
JP
Japan
Prior art keywords
memory
program
read
flash memory
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15715798A
Other languages
English (en)
Inventor
Toshimasa Hara
利征 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP15715798A priority Critical patent/JPH11353229A/ja
Publication of JPH11353229A publication Critical patent/JPH11353229A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】 【課題】 読み出し専用プログラムを記憶するフラッシ
ュメモリをデータ処理時に、読み出しあるいは書き込み
可能なメモリとしても使用できるメモリ処理環境を自在
に整備することである。 【解決手段】 電源オン指示時に、BIOSフラッシュ
メモリ4からBIOSをDRAM2にコピーした後、フ
ラッシュI/F切替え手段3が該フラッシュメモリ4を
読み書き可能なメモリ領域として切り替え、電源オフ指
示時に、CPU1がシステムメモリにコピーされた読み
出し専用プログラムをフラッシュメモリ4に書込み、フ
ラッシュI/F切替え手段3が該フラッシュメモリ4を
読み出し専用のメモリ領域として切り替える構成を特徴
とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、所定のデータ処理
を実行するための基本入出力システム(BIOS)を格
納する読み書き可能なメモリ媒体へのアクセスを制御す
るメモリ制御装置およびメモリ制御方法およびコンピュ
ータが読み出し可能なプログラムを格納した記憶媒体に
関するものである。
【0002】
【従来の技術】従来、ハンディターミナルのような携帯
端末およびノートパソコンにおいて、システムプログラ
ムの格納されたBIOSは、システム起動時に、そのプ
ログラム部分をシステムメモリとして使われているDR
AMにコピーし、起動後はDRAMからプログラムを読
み出すことで、BIOSが入ったフラッシュメモリより
もより高速なプログラムの読み出しを実現していた。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来例では、データをシステムメモリにコピーしてしまう
と、その後はBIOSを格納しているフラッシュメモリ
はアクセスされないので、起動時のみしか実際には使用
されず、メモリ資源を有効に利用できないというような
問題点があった。
【0004】本発明は上記の問題点を解消するためにな
されたもので、本発明の目的は、電源オン指示時に、フ
ラッシュメモリから読出し専用プログラムをシステムメ
モリにコピーした後、該フラッシュメモリを読み書き可
能なメモリ領域として切り替え、電源オフ指示時に、シ
ステムメモリにコピーされた読出し専用プログラムをフ
ラッシュメモリに書込み、該フラッシュメモリを読み出
し専用のメモリ領域として切り替えることにより、読出
し専用プログラムを記憶するフラッシュメモリを、デー
タ処理時に、読出しあるいは書込み可能なメモリとして
も使用できるメモリ処理環境を自在に整備することがで
きるメモリ制御装置およびメモリ制御方法およびコンピ
ュータが読み出し可能なプログラムを格納した記憶媒体
を提供することである。
【0005】
【課題を解決するための手段】本発明に係る第1の発明
は、電源オン指示を受けて、フラッシュメモリに格納さ
れる読出し専用プログラムをシステムメモリにコピーす
るメモリ制御装置であって、電源オフ指示を受けて、前
記システムメモリにコピーした前記読出し専用プログラ
ムを前記フラッシュメモリに格納する格納手段と、前記
電源オン指示を受けて、前記読出し専用プログラムをシ
ステムメモリにコピーした後、前記フラッシュメモリを
読み書き可能なメモリ資源に切り替え、かつ、電源オフ
指示を受けて、前記格納手段により前記読出し専用プロ
グラムを前記フラッシュメモリに格納した後、前記フラ
ッシュメモリを読み出し専用のメモリ資源に切り替える
切替え制御手段とを有するものである。
【0006】本発明に係る第2の発明は、前記読出し専
用プログラムは、基本入出力システムプログラムとする
ものである。
【0007】本発明に係る第3の発明は、電源オン指示
を受けて、フラッシュメモリに格納される読出し専用プ
ログラムをシステムメモリにコピーするメモリ制御方法
であって、電源オフ指示を受けて、前記システムメモリ
にコピーした前記読出し専用プログラムを前記フラッシ
ュメモリに格納する格納工程と、前記電源オン指示を受
けて、前記読出し専用プログラムをシステムメモリにコ
ピーした後、前記フラッシュメモリを読み書き可能なメ
モリ資源に切り替える第1の切替工程と、電源オフ指示
を受けて、前記格納工程により前記読出し専用プログラ
ムを前記フラッシュメモリに格納した後、前記フラッシ
ュメモリを読み出し専用のメモリ資源に切り替える第2
の切替え工程とを有するものである。
【0008】本発明に係る第4の発明は、前記読出し専
用プログラムは、基本入出力システムプログラムとする
ものである。
【0009】本発明に係る第5の発明は、電源オン指示
を受けて、フラッシュメモリに格納される読出し専用プ
ログラムをシステムメモリにコピーしてデータ処理を行
うデータ処理装置を制御するコンピュータが読み出し可
能なプログラムを格納した記憶媒体であって、電源オフ
指示を受けて、前記システムメモリにコピーした前記読
出し専用プログラムを前記フラッシュメモリに格納する
格納工程と、前記電源オン指示を受けて、前記読出し専
用プログラムをシステムメモリにコピーした後、前記フ
ラッシュメモリを読み書き可能なメモリ資源に切り替え
る第1の切替工程と、電源オフ指示を受けて、前記格納
工程により前記読出し専用プログラムを前記フラッシュ
メモリに格納した後、前記フラッシュメモリを読み出し
専用のメモリ資源に切り替える第2の切替え工程とを有
するものである。
【0010】本発明に係る第6の発明は、前記読出し専
用プログラムは、基本入出力システムプログラムとする
ものである。
【0011】
【発明の実施の形態】図1は、本発明の一実施形態を示
すメモリ制御装置を適用可能なデータ処理装置の一例を
示すブロック図である。
【0012】図において、1はCPUで、主メモリ(シ
ステムメモリ)として使用するDRAM2のインタフェ
ースを制御するDRAMコントローラなどのメモリコン
トローラを含んでいる。
【0013】3はフラッシュI/F切替え手段で、BI
OSが格納されるBIOSフラッシュメモリ4を通常の
BIOSとして使うか、プログラムなどのワークエリア
として使うかを後述するように切り替える。10は電源
オン・オフ信号で、図示しないデータ処理装置等に備え
られる電源のオン・オフスイッチが押された時点でCP
Ulに伝えられる信号である。
【0014】上記のように構成されたメモリ制御装置に
おいて、電源がオンされると電源オン・オフ信号10が
CPUlに伝達され、パワーオンリセットでCPUlは
BIOSフラッシュメモリ4の中のプログラムを読みに
行くことでシステムが起動される。
【0015】次に、BIOSのデータをCPU1内部の
メモリコントローラによリシステムメモリであるDRA
M2の所定領域にコピー(シャドー処理)する。これは
BIOSの内容をDRAM2に移すことで、プログラム
の読み出しを速くして、システムのパフォーマンスを向
上させるためである。
【0016】このようにしてDRAM2へのBIOSコ
ピーが終了すると、CPUlはフラッシュI/F切替え
手段3にコピー終了の通知を行い、フラッシュI/F切
替え手段3がI/FをBIOSフラッシュメモリ4に対
してデータ読み出し/書込みアクセス可能な状態に切り
替える。
【0017】なお、この切り替えは、後述するようにC
PU1からみると、BIOSフラッシュメモリ4のメモ
リ空間におけるマッピングがBIOS領域から電源オフ
でデータを保持する必要のない汎用的なメモリ領域に変
更されることと同等である。
【0018】そして、該切替え後、CPUlからはBI
OSフラッシュメモリ4はBIOSとしてアクセスされ
るのではなく、BIOSが格納されていたフラッシュメ
モリ領域を開放し、ワークエリア等のように電源オフ状
態においてデータを保持しなくてもよいメモリエリアと
みなしてアクセスが実行される。
【0019】一方、電源がオフスイッチが押されて、上
記電源オン・オフ信号10が通知されると、CPUl
は、次のような電源オフされる前にBIOSフラッシュ
メモリ4に対してBIOSコピー処理を行う。つまり、
DRAM2にシャドーされた内容をBIOSフラッシュ
メモリ4に再びコピーし、更に、フラッシュI/F切替
え手段3がI/FをデフォルトのBIOS側に切り替わ
り、その後電源オフされる。そして、次回の電源オン時
は再び、上述のようにBIOSフラッシュメモリ4から
システムが起動される。
【0020】図2は、図1に示したフラッシュI/F切
替え手段3の構成を説明するブロック図であり、図1と
同一のものには同一の符号を付してある。
【0021】図において、5はデコードBIOSエリア
で、BIOSフラッシュメモリ4に対するアドレスをデ
コードして、BIOSフラッシュメモリ4を選択するB
IOSエリア選択信号5Aを出力する。
【0022】6はデコードWORKエリア(デコードエ
リア)で、BIOSフラッシュメモリ4をプログラムの
ワークエリアとして使用するためのメモリエリアをデコ
ードするワークエリア選択信号6Aを出力する。
【0023】7は2入力1出力セレクタで、デコードエ
リア6あるいはデコードBIOSエリア5からの2つの
出力信号5A,6Aのうち選択信号となるフラッシュ切
替信号8に基づいていずれか一方を選択して出力する。
9はチップセレクト信号で、BIOSフラッシュメモリ
4の読み書きを許可する。
【0024】上記のように構成されたフラッシュI/F
切替え手段3において、電源オン時などのBIOSフラ
ッシュメモリ4をBIOSとして使用する時には、CP
UlはデコードBIOSエリア5からのBIOSエリア
選択信号5Aが有効とするフラッシュ切り替え信号8を
2入力1出力セレクタ7に対して出力する。
【0025】これを受けて、チップセレクト信号9とし
てBIOSエリアをデコードしたものがBIOSフラッ
シュメモリ4に出力され、BIOSフラッシュメモリ4
はBIOSとして使用される。
【0026】また、BIOSのシャドー後、BIOSフ
ラッシュメモリ4をワーク用のデコードエリアとして使
用出来るように切り替えるため、先程と反対の論理の信
号、すなわちフラッシュ切替信号8がCPU1から出力
されて、2入力1出力セレクタ7がデコードエリア6が
選択されて有効となる。これにより、BIOSフラッシ
ュメモリ4のチップセレクト信号9は、デコードエリア
6が有効となった時選択されるよう出力される。
【0027】以下、本実施形態の特徴的構成について図
1,図2等を参照して説明する。
【0028】上記のように構成された電源オン指示を受
けて、BIOSフラッシュメモリ4に格納される読出し
専用プログラムをシステムメモリ(DRAM2)にコピ
ーするメモリ制御装置であって、電源オフ指示を受け
て、前記システムメモリにコピーした前記読出し専用プ
ログラムを前記BIOSフラッシュメモリ4に格納する
格納手段(CPU1が図示しないROMあるいは外部メ
モリから読み出した制御プログラムを実行して格納処理
する)と、前記電源オン指示を受けて、前記読出し専用
プログラムをシステムメモリにコピーした後、前記BI
OSフラッシュメモリ4を読み書き可能なメモリ資源に
切り替え、かつ、電源オフ指示を受けて、前記格納手段
により前記読出し専用プログラムを前記BIOSフラッ
シュメモリ4に格納した後、前記フラッシュメモリを読
み出し専用のメモリ資源に切り替える切替え制御手段
(フラッシュI/F切替え手段3)とを有するので、読
出し専用プログラムを格納可能な読み出しメモリ領域を
一時的に読み書き可能なメモリ領域として使用すること
ができ、拡張メモリを増設することなく、システムメモ
リ領域を拡張してデータ処理に利用することができ、メ
モリ資源を有効に活用することができるとともに、再電
源投入時には、読み出し可能なフラッシュメモリから読
出し専用プログラムを確実にシステムメモリ上にコピー
して、通常のデータ処理を行えるメモリ環境を確保でき
る。
【0029】また、前記読出し専用プログラムは、基本
入出力システムプログラム(BIOS)とするので、基
本入出力システムプログラムを格納可能な読み出しメモ
リ領域を一時的に読み書き可能なメモリ領域として使用
することができ、拡張メモリを増設することなく、基本
入出力システムプログラムサイズに相当するメモリ容量
分システムメモリ領域を拡張してデータ処理に利用する
ことができ、メモリ資源を有効に活用することができ
る。
【0030】図3は、本発明に係るメモリ制御装置のデ
ータ処理手順の一例を示すフローチャートであり、
(1)〜(8)は各ステップを示す。なお、該ステップ
に示す手順は、図示しないROMあるいは図示しない外
部からDRAM2上にロードされる制御プログラムに基
づいて実行されるものとする。
【0031】まず、電源オン・オフスイッチ操作によ
り、ステップ(1)で、パワーオンされると、システム
のパワーオンリセットがかかり、リセットが解除される
と、ステップ(2)で、CPUlがBIOSフラッシュ
メモリ4からBIOSを読み出し、ステップ(3)で、
BIOSフラッシュメモリ4の中身をDRAM2にコピ
ーを行う(BIOSシャドー処理)。
【0032】そして、BIOSシャドーが終了すると、
ステップ(4)で、フラッシュメモリ切皆え手段3にメ
モリ用途切り替えを通知し、ステップ(5)で、BIO
Sフラッシュメモリ4はメモリマップがBIOS領域か
ら電源オフでデータを保持する必要のない汎用的なメモ
リ領域にマッピングされ、BIOSフラッシュメモリ4
をソフトプログラムのワークエリア等に利用可能にな
る。
【0033】次いで、何らかのデータ処理が実行され
て、ステップ(6)で、パワーオン・オフスイッチがオ
フ指示されると、ステップ(7)で、DRAM2にシャ
ドーされていたBIOSの内容を再びBIOSフラッシ
ュメモリ4にコピーし、ステップ(8)で、更にフラッ
シュI/F切替え手段3は、デフォルトのBIOS側に
切り替わり、処理を終了する。
【0034】以下,本実施形態の特徴的構成について図
3に示すフローチャートを参照して説明する。
【0035】上記のように構成された電源オン指示を受
けて、BIOSフラッシュメモリ4に格納される読出し
専用プログラムをシステムメモリにコピーするメモリ制
御方法であって、あるいは電源オン指示を受けて、BI
OSフラッシュメモリ4に格納される読出し専用プログ
ラムをシステムメモリにコピーしてデータ処理を行うデ
ータ処理装置を制御するコンピュータが読み出し可能な
プログラムを格納した記憶媒体であって、電源オフ指示
を受けて、前記システムメモリにコピーした前記読出し
専用プログラムを前記フラッシュメモリに格納する格納
工程(図3のステップ(7))と、前記電源オン指示を
受けて、前記読出し専用プログラムを前記システムメモ
リにコピーした後、前記フラッシュメモリを読み書き可
能なメモリ資源に切り替える第1の切替工程(図3のス
テップ(4))と、電源オフ指示を受けて、前記格納工
程により前記読出し専用プログラムを前記フラッシュメ
モリに格納した後、前記フラッシュメモリを読み出し専
用のメモリ資源に切り替える第2の切替え工程(図3の
ステップ(8))とを有するので、読出し専用プログラ
ムを格納可能な読み出しメモリ領域を一時的に読み書き
可能なメモリ領域として使用することができ、拡張メモ
リを増設することなく、システムメモリ領域を拡張して
データ処理に利用することができ、メモリ資源を有効に
活用することができるとともに、再電源投入時には、読
み出し可能なフラッシュメモリから読出し専用プログラ
ムを確実にシステムメモリ上にコピーして、通常のデー
タ処理を行えるメモリ環境を確保できる。
【0036】また、前記読出し専用プログラムは、基本
入出力システムプログラム(BIOS)とするので、基
本入出力システムプログラムを格納可能な読み出しメモ
リ領域を一時的に読み書き可能なメモリ領域として使用
することができ、拡張メモリを増設することなく、基本
入出力システムプログラムサイズに相当するメモリ容量
分システムメモリ領域を拡張してデータ処理に利用する
ことができ、メモリ資源を有効に活用することができ
る。
【0037】以下、図4に示すメモリマップを参照して
本発明に係るメモリ制御装置を適用可能なデータ処理装
置で読み出し可能なデータ処理プログラムの構成につい
て説明する。
【0038】図4は、本発明に係るメモリ制御装置を適
用可能なデータ処理装置で読み出し可能な各種データ処
理プログラムを格納する記憶媒体のメモリマップを説明
する図である。
【0039】なお、特に図示しないが、記憶媒体に記憶
されるプログラム群を管理する情報、例えばバージョン
情報,作成者等も記憶され、かつ、プログラム読み出し
側のOS等に依存する情報、例えばプログラムを識別表
示するアイコン等も記憶される場合もある。
【0040】さらに、各種プログラムに従属するデータ
も上記ディレクトリに管理されている。また、各種プロ
グラムをコンピュータにインストールするためのプログ
ラムや、インストールするプログラムが圧縮されている
場合に、解凍するプログラム等も記憶される場合もあ
る。
【0041】本実施形態における図3に示す機能が外部
からインストールされるプログラムによって、ホストコ
ンピュータにより遂行されていてもよい。そして、その
場合、CD−ROMやフラッシュメモリやFD等の記憶
媒体により、あるいはネットワークを介して外部の記憶
媒体から、プログラムを含む情報群を出力装置に供給さ
れる場合でも本発明は適用されるものである。
【0042】以上のように、前述した実施形態の機能を
実現するソフトウエアのプログラムコードを記録した記
憶媒体を、システムあるいは装置に供給し、そのシステ
ムあるいは装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、本発明の目的が達成されるこ
とは言うまでもない。
【0043】この場合、記憶媒体から読み出されたプロ
グラムコード自体が本発明の新規な機能を実現すること
になり、そのプログラムコードを記憶した記憶媒体は本
発明を構成することになる。
【0044】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピーディスク,ハードディ
スク,光ディスク,光磁気ディスク,CD−ROM,C
D−R,磁気テープ,不揮発性のメモリカード,RO
M,EEPROM等を用いることができる。
【0045】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。
【0046】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された機能拡張ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるCPU等が実際の処理の一部または全部を行い、
その処理によって前述した実施形態の機能が実現される
場合も含まれることは言うまでもない。
【0047】
【発明の効果】以上説明したように、本発明に係る第1
の発明によれば、電源オン指示を受けて、フラッシュメ
モリに格納される読出し専用プログラムをシステムメモ
リにコピーするメモリ制御装置であって、電源オフ指示
を受けて、前記システムメモリにコピーした前記読出し
専用プログラムを前記フラッシュメモリに格納する格納
手段と、前記電源オン指示を受けて、前記読出し専用プ
ログラムをシステムメモリにコピーした後、前記フラッ
シュメモリを読み書き可能なメモリ資源に切り替え、か
つ、電源オフ指示を受けて、前記格納手段により前記読
出し専用プログラムを前記フラッシュメモリに格納した
後、前記フラッシュメモリを読み出し専用のメモリ資源
に切り替える切替え制御手段とを有するので、読出し専
用プログラムを格納可能な読み出しメモリ領域を一時的
に読み書き可能なメモリ領域として使用することがで
き、拡張メモリを増設することなく、システムメモリ領
域を拡張してデータ処理に利用することができ、メモリ
資源を有効に活用することができるとともに、再電源投
入時には、読み出し可能なフラッシュメモリから読出し
専用プログラムを確実にシステムメモリ上にコピーし
て、通常のデータ処理を行えるメモリ環境を確保でき
る。
【0048】第2の発明によれば、前記読出し専用プロ
グラムは、基本入出力システムプログラムとするので、
基本入出力システムプログラムを格納可能な読み出しメ
モリ領域を一時的に読み書き可能なメモリ領域として使
用することができ、拡張メモリを増設することなく、基
本入出力システムプログラムサイズに相当するメモリ容
量分システムメモリ領域を拡張してデータ処理に利用す
ることができ、メモリ資源を有効に活用することができ
る。
【0049】第3,第5の発明によれば、電源オン指示
を受けて、フラッシュメモリに格納される読出し専用プ
ログラムをシステムメモリにコピーするメモリ制御方法
であって、あるいは電源オン指示を受けて、フラッシュ
メモリに格納される読出し専用プログラムをシステムメ
モリにコピーしてデータ処理を行うデータ処理装置を制
御するコンピュータが読み出し可能なプログラムを格納
した記憶媒体であって、電源オフ指示を受けて、前記シ
ステムメモリにコピーした前記読出し専用プログラムを
前記フラッシュメモリに格納する格納工程と、前記電源
オン指示を受けて、前記読出し専用プログラムをシステ
ムメモリにコピーした後、前記フラッシュメモリを読み
書き可能なメモリ資源に切り替える第1の切替工程と、
電源オフ指示を受けて、前記格納工程により前記読出し
専用プログラムを前記フラッシュメモリに格納した後、
前記フラッシュメモリを読み出し専用のメモリ資源に切
り替える第2の切替え工程とを有するので、読出し専用
プログラムを格納可能な読み出しメモリ領域を一時的に
読み書き可能なメモリ領域として使用することができ、
拡張メモリを増設することなく、システムメモリ領域を
拡張してデータ処理に利用することができ、メモリ資源
を有効に活用することができるとともに、再電源投入時
には、読み出し可能なフラッシュメモリから読出し専用
プログラムを確実にシステムメモリ上にコピーして、通
常のデータ処理を行えるメモリ環境を確保できる。
【0050】第4,第6の発明によれば、前記読出し専
用プログラムは、基本入出力システムプログラムとする
ので、基本入出力システムプログラムを格納可能な読み
出しメモリ領域を一時的に読み書き可能なメモリ領域と
して使用することができ、拡張メモリを増設することな
く、基本入出力システムプログラムサイズに相当するメ
モリ容量分システムメモリ領域を拡張してデータ処理に
利用することができ、メモリ資源を有効に活用すること
ができる。
【0051】従って、読出し専用プログラムを記憶する
フラッシュメモリをデータ処理時に、読み出しあるいは
書き込み可能なメモリとしても使用できるメモリ処理環
境を自在に整備することができる等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すメモリ制御装置を適
用可能なデータ処理装置の一例を示すブロック図であ
る。
【図2】図1に示したフラッシュI/F切替え手段の構
成を説明するブロック図である。
【図3】本発明に係るメモリ制御装置のデータ処理手順
の一例を示すフローチャートである。
【図4】本発明に係るメモリ制御装置を適用可能なデー
タ処理装置で読み出し可能な各種データ処理プログラム
を格納する記憶媒体のメモリマップを説明する図であ
る。
【符号の説明】
1 CPU 2 DRAM 3 フラッシュI/F切替え手段 4 BIOSフラッシュメモリ 5 デコードBIOSエリア 5A BIOSエリア選択信号 6 デコードエリア 6A ワークエリア選択信号 7 2入力1出力セレクタ 8 フラッシュ切り替え信号 9 フラッシュチップセレクト 10 電源オン・オフ信号

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電源オン指示を受けて、フラッシュメモ
    リに格納される読出し専用プログラムをシステムメモリ
    にコピーするメモリ制御装置であって、 電源オフ指示を受けて、前記システムメモリにコピーし
    た前記読出し専用プログラムを前記フラッシュメモリに
    格納する格納手段と、 前記電源オン指示を受けて、前記読出し専用プログラム
    をシステムメモリにコピーした後、前記フラッシュメモ
    リを読み書き可能なメモリ資源に切り替え、かつ、電源
    オフ指示を受けて、前記格納手段により前記読出し専用
    プログラムを前記フラッシュメモリに格納した後、前記
    フラッシュメモリを読み出し専用のメモリ資源に切り替
    える切替え制御手段と、を有することを特徴とするメモ
    リ制御装置。
  2. 【請求項2】 前記読出し専用プログラムは、基本入出
    力システムプログラムとすることを特徴とする請求項1
    記載のメモリ制御装置。
  3. 【請求項3】 電源オン指示を受けて、フラッシュメモ
    リに格納される読出し専用プログラムをシステムメモリ
    にコピーするメモリ制御方法であって、 電源オフ指示を受けて、前記システムメモリにコピーし
    た前記読出し専用プログラムを前記フラッシュメモリに
    格納する格納工程と、 前記電源オン指示を受けて、前記読出し専用プログラム
    をシステムメモリにコピーした後、前記フラッシュメモ
    リを読み書き可能なメモリ資源に切り替える第1の切替
    工程と、 電源オフ指示を受けて、前記格納工程により前記読出し
    専用プログラムを前記フラッシュメモリに格納した後、
    前記フラッシュメモリを読み出し専用のメモリ資源に切
    り替える第2の切替え工程と、を有することを特徴とす
    るメモリ制御方法。
  4. 【請求項4】 前記読出し専用プログラムは、基本入出
    力システムプログラムとすることを特徴とする請求項3
    記載のメモリ制御方法。
  5. 【請求項5】 電源オン指示を受けて、フラッシュメモ
    リに格納される読出し専用プログラムをシステムメモリ
    にコピーしてデータ処理を行うデータ処理装置を制御す
    るコンピュータが読み出し可能なプログラムを格納した
    記憶媒体であって、 電源オフ指示を受けて、前記システムメモリにコピーし
    た前記読出し専用プログラムを前記フラッシュメモリに
    格納する格納工程と、 前記電源オン指示を受けて、前記読出し専用プログラム
    をシステムメモリにコピーした後、前記フラッシュメモ
    リを読み書き可能なメモリ資源に切り替える第1の切替
    工程と、 電源オフ指示を受けて、前記格納工程により前記読出し
    専用プログラムを前記フラッシュメモリに格納した後、
    前記フラッシュメモリを読み出し専用のメモリ資源に切
    り替える第2の切替え工程と、を有することを特徴とす
    るコンピュータが読み出し可能なプログラムを格納した
    記憶媒体。
  6. 【請求項6】 前記読出し専用プログラムは、基本入出
    力システムプログラムとすることを特徴とする請求項5
    記載のコンピュータが読み出し可能なプログラムを格納
    した記憶媒体。
JP15715798A 1998-06-05 1998-06-05 メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 Pending JPH11353229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15715798A JPH11353229A (ja) 1998-06-05 1998-06-05 メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15715798A JPH11353229A (ja) 1998-06-05 1998-06-05 メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Publications (1)

Publication Number Publication Date
JPH11353229A true JPH11353229A (ja) 1999-12-24

Family

ID=15643439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15715798A Pending JPH11353229A (ja) 1998-06-05 1998-06-05 メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体

Country Status (1)

Country Link
JP (1) JPH11353229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322441C (zh) * 2003-10-30 2007-06-20 株式会社东芝 多芯片封装型存储器***
JP2014534521A (ja) * 2011-10-26 2014-12-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. ブートデータのロード

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322441C (zh) * 2003-10-30 2007-06-20 株式会社东芝 多芯片封装型存储器***
US7287115B2 (en) 2003-10-30 2007-10-23 Kabushiki Kaisha Toshiba Multi-chip package type memory system
JP2014534521A (ja) * 2011-10-26 2014-12-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Hewlett‐Packard Development Company, L.P. ブートデータのロード
US9858086B2 (en) 2011-10-26 2018-01-02 Hewlett-Packard Development Company, L.P. Load boot data

Similar Documents

Publication Publication Date Title
JP5268363B2 (ja) コンピュータマルチオペレーティングシステムの切換え方法
US6401198B1 (en) Storing system-level mass storage configuration data in non-volatile memory on each mass storage device to allow for reboot/power-on reconfiguration of all installed mass storage devices to the same configuration as last use
CN100394391C (zh) 用于在计算机***上存储数据的***和方法
EP1015976B1 (en) Data transfer to a non-volatile storage medium
US9158475B2 (en) Memory apparatus and method therefor
US20030233534A1 (en) Enhanced computer start-up methods
JPH05165706A (ja) メモリ・ページング装置および不揮発性記憶装置をページングする方法
JPH0778766B2 (ja) ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置
JPWO2008117520A1 (ja) メモリコントローラ、不揮発性メモリシステムおよびホスト装置
US20030145191A1 (en) Computer system and method of controlling the same
JPH10207588A (ja) 情報処理装置
JP2010500682A (ja) フラッシュメモリアクセス回路
KR100223844B1 (ko) 옵션 자동 설정 회로
TWI559227B (zh) 具有內建雙可隨機關閉開啟電源作業裝置的電腦系統
JPH11353229A (ja) メモリ制御装置およびメモリ制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
EP1408406B1 (en) Arithmetic unit with reduced startup time and method of loading data
JP6080492B2 (ja) 情報処理装置、起動方法およびプログラム
JPH11282685A (ja) 情報処理装置
KR101888781B1 (ko) 비휘발성 메모리를 이용하는 영속적 dram 스토리지 및 그 작동 방법
WO2007049423A1 (ja) コンピュータシステム、及びそれにおける基本プログラムの起動方法
JP3334602B2 (ja) Pciデバイスのコンフィギュレーションレジスタの変更・設定方法
JP2001142709A (ja) 初期起動装置、コンピュータシステム、初期起動方法及び記憶媒体
JPS62242257A (ja) システムのバツクアツプ方式
JP2006302321A (ja) 情報処理装置
JP4028679B2 (ja) 揮発性の外部記憶装置