JPH11351910A - エンコーダ受光回路 - Google Patents
エンコーダ受光回路Info
- Publication number
- JPH11351910A JPH11351910A JP15935598A JP15935598A JPH11351910A JP H11351910 A JPH11351910 A JP H11351910A JP 15935598 A JP15935598 A JP 15935598A JP 15935598 A JP15935598 A JP 15935598A JP H11351910 A JPH11351910 A JP H11351910A
- Authority
- JP
- Japan
- Prior art keywords
- phototransistor
- emitter
- signal
- power source
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Transform (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 従来のエンコーダ受光回路では、電源が直接
ホトトランジスタに供給されていたため、バックアップ
時に電源が再起動すると、ホトトランジスタから大きい
レベルのパルスが発生し、誤検出されることがあった。 【解決手段】 本発明によるエンコーダ受光回路は、電
源(Vcc)に抵抗(R1)とコンデンサ(C1)からなる積分回路
(10)を接続することにより、バックアップ時に電源(Vc
c)が再起動した場合でも、ホトトランジスタ(1)からの
パルスは低いレベルとなり、カウントされるパルスとな
らないようにした構成である。
ホトトランジスタに供給されていたため、バックアップ
時に電源が再起動すると、ホトトランジスタから大きい
レベルのパルスが発生し、誤検出されることがあった。 【解決手段】 本発明によるエンコーダ受光回路は、電
源(Vcc)に抵抗(R1)とコンデンサ(C1)からなる積分回路
(10)を接続することにより、バックアップ時に電源(Vc
c)が再起動した場合でも、ホトトランジスタ(1)からの
パルスは低いレベルとなり、カウントされるパルスとな
らないようにした構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、エンコーダ受光回
路に関し、特に、電源に所定の時定数の積分回路を設け
ることにより、ホトトランジスタに対する電圧の立上が
りに傾斜を持たせ、バッテリーから主電源への電源切換
わり時における誤信号の信号レベルを小さくして、エン
コーダ信号の誤カウントを防止するための新規な改良に
関する。
路に関し、特に、電源に所定の時定数の積分回路を設け
ることにより、ホトトランジスタに対する電圧の立上が
りに傾斜を持たせ、バッテリーから主電源への電源切換
わり時における誤信号の信号レベルを小さくして、エン
コーダ信号の誤カウントを防止するための新規な改良に
関する。
【０００２】
【従来の技術】従来、用いられていたこの種のエンコー
ダ受光回路としては、例えば、図３で示される構成が採
用されていた。すなわち、図３において符号１で示され
るものはホトトランジスタであり、このホトトランジス
タ１のコレクタＣに電源Ｖｃｃが直接接続され、エミッ
タＥは抵抗Ｒを介して接地されている。このエミッタＥ
に接続されたデジタルＩＣ回路２を介して第１出力信号
Ａが波形整形されて第２出力信号Ｂとして出力される。
前記電源Ｖｃｃ、第１、第２出力信号Ａ、Ｂは図４に示
される通りであり、電源Ｖｃｃは急峻な立上がりである
ために、ホトトランジスタ２からの第１出力信号Ａは図
４の(2)のように高いレベルのアナログ信号が出力さ
れ、第２出力信号ＢはデジタルＩＣ回路２で波形整形さ
れるため、図４の(3)で示されるような所定のパルス幅
を有する信号となる。
ダ受光回路としては、例えば、図３で示される構成が採
用されていた。すなわち、図３において符号１で示され
るものはホトトランジスタであり、このホトトランジス
タ１のコレクタＣに電源Ｖｃｃが直接接続され、エミッ
タＥは抵抗Ｒを介して接地されている。このエミッタＥ
に接続されたデジタルＩＣ回路２を介して第１出力信号
Ａが波形整形されて第２出力信号Ｂとして出力される。
前記電源Ｖｃｃ、第１、第２出力信号Ａ、Ｂは図４に示
される通りであり、電源Ｖｃｃは急峻な立上がりである
ために、ホトトランジスタ２からの第１出力信号Ａは図
４の(2)のように高いレベルのアナログ信号が出力さ
れ、第２出力信号ＢはデジタルＩＣ回路２で波形整形さ
れるため、図４の(3)で示されるような所定のパルス幅
を有する信号となる。
【０００３】
【発明が解決しようとする課題】従来のエンコーダ受光
回路は、以上のように構成されていたため、次のような
課題が存在していた。すなわち、電源の電圧が直接ホト
トランジスタに供給されていたため、ホトトランジスタ
の特性上、光を受光していなくても、例えば、バッテリ
バックアップ駆動状態から突然主電源駆動に切換った場
合には、出力信号が発生するため、誤った回転数情報と
して誤検出することがあった。
回路は、以上のように構成されていたため、次のような
課題が存在していた。すなわち、電源の電圧が直接ホト
トランジスタに供給されていたため、ホトトランジスタ
の特性上、光を受光していなくても、例えば、バッテリ
バックアップ駆動状態から突然主電源駆動に切換った場
合には、出力信号が発生するため、誤った回転数情報と
して誤検出することがあった。
【０００４】本発明は、以上のような課題を解決するた
めになされたもので、特に、電源に所定の時定数の積分
回路を設けることにより、ホトトランジスタに対する電
圧の立上がりに傾斜を持たせ、バッテリーから主電源へ
の電源切換わり時における誤信号の信号レベルを小さく
して、エンコーダ信号の誤カウントを防止するようにし
たエンコーダ受光回路を提供することを目的とする。
めになされたもので、特に、電源に所定の時定数の積分
回路を設けることにより、ホトトランジスタに対する電
圧の立上がりに傾斜を持たせ、バッテリーから主電源へ
の電源切換わり時における誤信号の信号レベルを小さく
して、エンコーダ信号の誤カウントを防止するようにし
たエンコーダ受光回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるエンコーダ
受光回路は、ホトトランジスタに電源から電圧を供給
し、前記ホトトランジスタからエンコーダ信号を得るよ
うにしたエンコーダ受光回路において、前記電源に抵抗
とコンデンサからなる積分回路を接続した構成である。
受光回路は、ホトトランジスタに電源から電圧を供給
し、前記ホトトランジスタからエンコーダ信号を得るよ
うにしたエンコーダ受光回路において、前記電源に抵抗
とコンデンサからなる積分回路を接続した構成である。
【０００６】
【発明の実施の形態】以下、図面と共に本発明によるエ
ンコーダ受光回路の好適な実施の形態について説明す
る。なお、従来例と同一又は同等部分については同一符
号を用いて説明する。図１において符号１で示されるも
のはホトトランジスタであり、このホトトランジスタ１
のコレクタＣには抵抗Ｒ1とコンデンサＣ1とからなる所
定の時定数を有する積分回路１０を介して電源Ｖｃｃが
接続され、エミッタＥは抵抗Ｒを介して接地されてい
る。このエミッタＥに接続されたデジタルＩＣ回路２を
介して第１出力信号Ａが波形整形されて第２出力信号Ｂ
として出力される。
ンコーダ受光回路の好適な実施の形態について説明す
る。なお、従来例と同一又は同等部分については同一符
号を用いて説明する。図１において符号１で示されるも
のはホトトランジスタであり、このホトトランジスタ１
のコレクタＣには抵抗Ｒ1とコンデンサＣ1とからなる所
定の時定数を有する積分回路１０を介して電源Ｖｃｃが
接続され、エミッタＥは抵抗Ｒを介して接地されてい
る。このエミッタＥに接続されたデジタルＩＣ回路２を
介して第１出力信号Ａが波形整形されて第２出力信号Ｂ
として出力される。
【０００７】次に、動作について説明する。図２に示さ
れるように、例えば、停電等のバックアップ動作時、す
なわち、図示しない電池によってバックアップが行われ
ている時に、再び停電が解除されて電源Ｖｃｃがオンと
なった場合、電源Ｖｃｃからの電圧は図２の(1)のよう
に急峻に立上がるが、積分回路１０があるため、ホトト
ランジスタ１のコレクタＣに供給される電圧の立上がり
は図２の(2)で示されるように信号Ｃで示される緩やか
な立上がりとなる。
れるように、例えば、停電等のバックアップ動作時、す
なわち、図示しない電池によってバックアップが行われ
ている時に、再び停電が解除されて電源Ｖｃｃがオンと
なった場合、電源Ｖｃｃからの電圧は図２の(1)のよう
に急峻に立上がるが、積分回路１０があるため、ホトト
ランジスタ１のコレクタＣに供給される電圧の立上がり
は図２の(2)で示されるように信号Ｃで示される緩やか
な立上がりとなる。
【０００８】この信号Ｃがホトトランジスタ１に供給さ
れるため、エミッタＥから出力される第１出力信号Ａ
（正常な場合には、すなわち、アナログ型のエンコーダ
信号となる）は図２の(3)で示されるように従来よりも
大幅にレベルが低く、デジタルＩＣ回路２のスレッショ
ルド値に届かず、第２出力信号Ｂは出力レベルが零とな
る。
れるため、エミッタＥから出力される第１出力信号Ａ
（正常な場合には、すなわち、アナログ型のエンコーダ
信号となる）は図２の(3)で示されるように従来よりも
大幅にレベルが低く、デジタルＩＣ回路２のスレッショ
ルド値に届かず、第２出力信号Ｂは出力レベルが零とな
る。
【０００９】
【発明の効果】本発明によるエンコーダ受光回路は、以
上のように構成されているため、次のような効果を得る
ことができる。すなわち、電源とホトトランジスタとの
間に積分回路が設けられているため、バックアップ時の
電源再起動においても、ホトトランジスタへの電圧が従
来よりも大幅に低レベルとなり、ホトトランジスタから
の出力信号レベルが低く、従来のような誤検出されるよ
うなパルスは発生せず、エンコーダ信号の精度及び信頼
性を向上させることができる。
上のように構成されているため、次のような効果を得る
ことができる。すなわち、電源とホトトランジスタとの
間に積分回路が設けられているため、バックアップ時の
電源再起動においても、ホトトランジスタへの電圧が従
来よりも大幅に低レベルとなり、ホトトランジスタから
の出力信号レベルが低く、従来のような誤検出されるよ
うなパルスは発生せず、エンコーダ信号の精度及び信頼
性を向上させることができる。
【図１】本発明によるエンコーダ受光回路を示す構成図
である。
である。
【図２】図１の各部の信号波形である。
【図３】従来のエンコーダ受光回路を示す構成図であ
る。
る。
【図４】図３の各部の信号波形である。
【符号の説明】 １ ホトトランジスタ Ｖｃｃ 電源 Ｒ1 抵抗 Ｃ1 コンデンサ １０ 積分回路
Claims (1)
- 【請求項１】 ホトトランジスタ(1)に電源(Vcc)から電
圧を供給し、前記ホトトランジスタ(1)からエンコーダ
信号を得るようにしたエンコーダ受光回路において、前
記電源(Vcc)に抵抗(R1)とコンデンサ(C1)からなる積分
回路(10)を接続したことを特徴とするエンコーダ受光回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15935598A JPH11351910A (ja) | 1998-06-08 | 1998-06-08 | エンコーダ受光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15935598A JPH11351910A (ja) | 1998-06-08 | 1998-06-08 | エンコーダ受光回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11351910A true JPH11351910A (ja) | 1999-12-24 |
Family
ID=15692046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15935598A Pending JPH11351910A (ja) | 1998-06-08 | 1998-06-08 | エンコーダ受光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11351910A (ja) |
-
1998
- 1998-06-08 JP JP15935598A patent/JPH11351910A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01265718A (ja) | シュミットトリガ回路 | |
| US4463271A (en) | Transistor switching circuitry having hysteresis | |
| JPH11351910A (ja) | エンコーダ受光回路 | |
| JP2690521B2 (ja) | 減電圧検出回路 | |
| JPH0115217Y2 (ja) | ||
| JPH042963B2 (ja) | ||
| JPH0142054Y2 (ja) | ||
| JP2850272B2 (ja) | スイッチ入力検出回路 | |
| KR900007570B1 (ko) | 마이크로프로세서의 리셋회로 | |
| JPH0652469A (ja) | 光電式煙感知器 | |
| JPS5921552Y2 (ja) | リセツト回路 | |
| JPS5914810Y2 (ja) | 電源制御回路 | |
| KR930005745Y1 (ko) | 마이콤 오동작시 리셋트 회로 | |
| JP2985582B2 (ja) | クロック回路 | |
| JPS5979327A (ja) | パワ−オンリセツト回路 | |
| JPH06223027A (ja) | 切替回路 | |
| KR0132407Y1 (ko) | 전원전압 감소 검출회로 | |
| JPS6317011Y2 (ja) | ||
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JPH0316111Y2 (ja) | ||
| JPH0762686B2 (ja) | タコメ−タ入力回路 | |
| KR910001762Y1 (ko) | Vtr의 릴 펄스 발생회로 | |
| JPS645384Y2 (ja) | ||
| JP2579611Y2 (ja) | 検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050218 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070605 Free format text: JAPANESE INTERMEDIATE CODE: A02 |