JPH11345905A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11345905A
JPH11345905A JP10153206A JP15320698A JPH11345905A JP H11345905 A JPH11345905 A JP H11345905A JP 10153206 A JP10153206 A JP 10153206A JP 15320698 A JP15320698 A JP 15320698A JP H11345905 A JPH11345905 A JP H11345905A
Authority
JP
Japan
Prior art keywords
insulating substrate
electrode
chip
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10153206A
Other languages
English (en)
Inventor
Tatsuya Kunikiyo
辰也 國清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10153206A priority Critical patent/JPH11345905A/ja
Priority to US09/193,247 priority patent/US6285079B1/en
Priority to TW088101042A priority patent/TW486765B/zh
Priority to DE19904258A priority patent/DE19904258A1/de
Priority to KR1019990004046A priority patent/KR100319495B1/ko
Priority to CNB991033876A priority patent/CN1162904C/zh
Publication of JPH11345905A publication Critical patent/JPH11345905A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ＢＧＡ構造でＣＳＰ構成の樹脂封止形半導体
装置の実装であって、電極バンプの応力を緩和でき、低
ノイズでしかも信号用電極の相互のクロストークを抑制
でき、熱放散効率を高くでき、中性子線の突き抜けを阻
止できる実装体を提供する。 【解決手段】 半導体チップを応力緩和膜を介して絶縁
性基板に積層するとともに、（ａ）熱膨張率差による応
力分布密度が最も高い領域の、チップの周縁部に応力緩
和膜を接着し、絶縁性基板の周縁部に遮蔽用電極を配設
し、チップと信号用電極の分担応力を軽減する。（ｂ）
チップの周縁部に遮蔽層付き応力緩和膜を接着する。ま
たは絶縁性基板に信号用電極の１個毎に同軸形で筒形の
遮蔽層アレイを配列する。（ｃ）ヒ−トシンク付きパッ
ケージとする。（ｄ）絶縁性基板、封止材、パッケージ
など、何れか１つ以上を重水素を含む樹脂で構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はマザーボードに実
装される半導体装置に関し、特にパッケージサイズが半
導体チップ（以下、チップと記す）のサイズとほぼ同じ
サイズとなるボールグリッドアレイ構造の樹脂封止形の
半導体装置に関する。
【０００２】
【従来の技術】ボールグリッドアレイ(Ball Grid Array
以下、ＢＧＡと記す）はチップを搭載した絶縁性基板の
主面に半田バンプをマトリクス状に配列し、小形なチッ
プサイズのパッケージ(Chip Size Package以下、ＣＳＰ
と記す）の構成に適している。このＢＧＡ構造で、かつ
ＣＳＰ構成の組合わせ方式を、以下ＢＧＡ／ＣＳＰ方式
と記す。このＢＧＡ／ＣＳＰ方式は、近年、携帯電話用
ＬＳＩやパソコン用のＤＲＡＭの高密度実装に多用され
ている。
【０００３】体積膨張率が３〜４×１０-6／℃程度のチ
ップに対して、チップと他の半導体素子あるいは半導体
装置やキャパシタ、抵抗など他の電子部品とを電気的に
接続して実装回路を形成するガラスエポキシ基材のマザ
ーボードの体積膨張率は２０〜６０×１０-6／℃程度で
ある。
【０００４】このようにチップとマザーボードとの熱膨
張率差が大きいために、ＢＧＡ／ＣＳＰ方式の場合は実
装の外部電極となる電極バンプの接続部に対する応力緩
和などの問題があり、例えば（１）特開平５−１２９３
６６、（２）特開平７−３２１１５７、（３）特開平８
−１０２４７３、などの公報に開示されている。
【０００５】上記公報（１）のポリイミドＴＡＢ(Tape
Automated Bonding) テープは、チップ対向側に複数の
第１バンプを配設し、マザーボード対向側に実装用の外
部電極となる複数の第２バンプをＢＧＡ構造に配列し、
この両バンプ間をテープ両面にラミネートした銅箔配線
層で接続している。第１バンプにフェイスダウンに搭載
されたチップ電極はＴＡＢテープの銅箔配線層と第２バ
ンプを経由してマザーボードの電極パッドに電気接続す
る。この事例ではＴＡＢテープの可撓性、バンプ接合作
業の低温化、樹脂封止なしなどの作用によって、チップ
とマザーボード間の各バンプの応力を緩和しつつ、マザ
ーボードの電極パッドをチップのほぼ投影面積以内に小
形化している。しかし樹脂封止されていないため、機械
的強度や耐候性などに問題がある。
【０００６】上記公報（２）の絶縁性フィルムは、チッ
プ対向側の配線層にチップ電極を直接々続し、その対向
面同士を接着テープと樹脂封止で接着して、絶縁性フィ
ルムのマザーボード対向側の実装用の外部電極を介して
マザーボードの電極パッドに電気接続する。絶縁性フィ
ルムの可撓性を高めることで電極バンプの応力緩和を図
り、チップ外周部を樹脂封止しても成型品はほぼチップ
サイズになる。また、上記第２バンプと配線層を、絶縁
性フィルムのマザーボード対向側のチップサイズよりも
大きい周辺部にも形成する例が示され、またヒートシン
クを直接付けできるように、チップの裏面は樹脂封止し
ない例が示されている。しかし、これではＣＳＰ方式か
ら外れて大形化してしまうという問題がある。
【０００７】また公報（３）は、上記公報（２）のチッ
プサイズよりも大きい領域にチップ電極と絶縁性フィル
ムの信号電極バンプを囲むようにノイズ遮蔽層と接地ま
たは電源バンプを配設して、このノイズ遮蔽層と接地ま
たは電源バンプをチップ電極の接地または電源電極と接
続することによってノイズ低減を図っている。しかし、
チップサイズよりも大きい領域にノイズ遮蔽層を配設し
ても、当然ながら遮蔽作用は弱いという問題がある。
【０００８】上記のように、実装用電極バンプをＢＧＡ
に配列して小形化すると、電極バンプの応力緩和の他に
も幾つかの課題がある。まず、アレイグリッド格子の中
央付近の電極バンプと対応するチップ電極を結ぶ配線長
が必然的に長くなる。また多ピン化のために電極バンプ
数が増えると、ピッチが小さくなり、そのため配線が細
くなる。多ピン化と小面積実装を両立させるためには、
配線長が長くかつ細くなり、何れにしてもノイズを拾い
易くなるという課題があった。
【０００９】次に、携帯電話やパソコン用に限らず周波
数が数百ＭＨZ からＧＨZ 領域のマイクロ波用途のチッ
プでは、外来ノイズの低減だけでなく、信号用電極バン
プ同士のクロストークも抑制する必要があり、実装が高
密度になる程、課題となってくる。また、チップが通常
使用される自然環境ばかりでなく、α線や中性子線の飛
来が無視できない宇宙空間や人工環境では、チップの一
時的な誤動作の原因となるソフトエラーを確実に防止す
る必要性が高まり、実装が高密度になる程大きな課題と
なってくる。更にまた、高集積化が進む程チップ動作時
の発熱を効率よく外部へ放散する必要性も高まり、実装
が高密度・小形になる程大きな課題となってくる。
【００１０】
【発明が解決しようとする課題】この発明は上述のよう
な課題を解決するためになされたもので、第１の目的は
ＢＧＡ／ＣＳＰ方式を前提として、電極バンプの応力緩
和を図るとともにノイズを拾い難くする実装用の半導体
装置を提供しようとするものである。
【００１１】この発明の第２の目的は、ＢＧＡ／ＣＳＰ
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難くするとともに、また外部信号とのクロスト
ークを起り難くする実装用の半導体装置を提供しようと
するものである。
【００１２】この発明の第３の目的は、ＢＧＡ／ＣＳＰ
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難くす
るとともに、また電極バンプ同士のクロストークを起り
難くする実装用の半導体装置を提供しようとするもので
ある。
【００１３】この発明の第４の目的は、ＢＧＡ／ＣＳＰ
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、熱放散能力を高くする実装用の半導体装置を提供し
ようとするものである。
【００１４】この発明の第５の目的は、ＢＧＡ／ＣＳＰ
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、飛来する中性子の通過阻止能力を高くする実装用の
半導体装置を提供しようとするものである。
【００１５】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、主面に回路素子が形成された半導体チ
ップと、この半導体チップをマザーボードに実装するた
めの上記半導体チップとほぼ同じ面積サイズをもつ絶縁
性基板と、この絶縁性基板の主面にピングリッドアレイ
構造に配列された信号用電極と、上記絶縁性基板の主面
の周縁部に配設され上記信号用電極を包囲するとともに
接地または電源電位に接続されて上記信号用電極を遮蔽
する遮蔽用電極と、上記半導体チップの主面と上記絶縁
性基板の裏面の各々の少なくとも周縁部に接着され上記
半導体チップに生じる応力を緩和する応力緩和膜と、上
記半導体チップの主面と上記絶縁性基板の裏面との間隙
に気密に封止された樹脂封止材と、上記半導体チップと
ほぼ同じ面積サイズをもち樹脂封止された上記半導体チ
ップと上記応力緩和膜と上記絶縁性基板とを収納する樹
脂パッケージとを備え、上記絶縁性基板の主面の信号用
電極と遮蔽用電極とをマザーボードの電極に接続するこ
とができるようにしたことを特徴とするものである。
【００１６】また、この発明の請求項２に係る半導体装
置は、上記応力緩和膜が、内部に遮蔽層を備え、上記遮
蔽層に接続する遮蔽層電極を介して接地または電源電位
と接続され上記半導体チップ主面上のチップ電極と上記
絶縁性基板の内部回路を遮蔽することを特徴とするもの
である。
【００１７】また、この発明の請求項３に係る半導体装
置は、上記絶縁性基板が、裏面にキャリアフィルムを備
え、上記キャリアフィルムは上記チップ電極と上記信号
用電極または上記遮蔽用電極との電気的接続の仕方を切
替え得る内部回路を含むことを特徴とするものである。
【００１８】また、この発明の請求項４に係る半導体装
置は、上記絶縁性基板が、内部に遮蔽部材を備え、上記
遮蔽部材は、上記絶縁性基板の主面にピングリッドアレ
イ状に配設された上記信号用電極と上記遮蔽用電極の各
々を１個毎に同軸状に包囲することを特徴とするもので
ある。
【００１９】また、この発明の請求項５に係る半導体装
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出する半田バンプで構成することを特徴と
するものである。
【００２０】また、この発明の請求項６に係る半導体装
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出しない電極パッドで構成することを特徴
とするものである。
【００２１】また、この発明の請求項７に係る半導体装
置は、上記樹脂パッケージが、ヒートシンクを備えてい
ることを特徴とするものである。
【００２２】また、この発明の請求項８に係る半導体装
置は、上記絶縁性基板、上記キャリアフィルム、上記封
止材、上記パッケージおよび上記半導体チップの裏面に
貼付するフィルムの少なくとも１つを重水素が含まれて
いる樹脂材料で構成することを特徴とするものである。
【００２３】また、この発明の請求項９に係る半導体装
置は、上記半導体チップの少なくとも周縁部に接着する
上記応力緩和膜の形状が、中抜き矩形、環状形、または
十字路形を含むことを特徴とするものである。
【００２４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。なお図中同一の符号はそ
れぞれ同一または相当部分を示す。
【００２５】実施の形態１．図１（ａ）は、この発明の
実施の形態１による実装用の半導体装置を示す図であ
り、図１（ａ）は断面図、図１（ｂ）はその下面図であ
る。なお、図１（ａ）は図１（ｂ）の鎖線Ａ−Ａ’で切
断した断面図を示している。また、図２はこの半導体装
置を説明するための斜視図であり、図２（ａ）は半導体
装置から半導体チップを除いて見た斜視図、図２（ｂ）
は半導体チップを積層した斜視図である。また、図３は
半導体装置を説明するために上下を逆にした場合の斜視
図であり、図３（ａ）は絶縁性基板のバンプ形成前の斜
視図、図３（ｂ）はバンプ形成後の斜視図である。
【００２６】はじめに図１（ａ）を参照して、半導体装
置１と、そのマザーボード９０への実装について説明す
る。図１（ａ）において、２はシリコン基板からなるチ
ップ、３は熱可塑性エラストマー樹脂からなる応力緩和
膜、６はポリイミド系樹脂からなるキャリアフィルム、
８はポリイミド樹脂からなる絶縁性基板、１１は封止
材、１２はパッケージであり、これらにより半導体装置
１を構成している。また、５ａ，５ｂはエポキシ系樹脂
からなる接着材、５ｃは部分接着材、５ｄは予めキャリ
アフィルム６と絶縁性基板８を接着する予備的接着材で
ある。また、２ａはチップ２の複数のチップ電極の代表
例、７ａはキャリアフィルム６のフィルム上電極、７ｂ
はキャリアフィルム６のフィルム下電極、７ｄは絶縁性
基板８の基板上電極、９は絶縁性基板８の主面の信号用
半田バンプ、１０は絶縁性基板８の主面の遮蔽用半田バ
ンプである。また、９０ａは、マザーボードの信号用電
極、９０ｂはマザーボードの遮蔽電極用電極である。
【００２７】はじめに図１（ａ）を参照して、半導体装
置１と、そのマザーボード９０への実装について説明す
る。図１（ａ）において、２はシリコン基板からなるチ
ップ、２ａはチップ２の複数のチップ電極の代表例、５
ａはエポキシ系樹脂からなる接着材、３は熱可塑性エラ
ストマー樹脂からなる応力緩和膜、５ｂはエポキシ系樹
脂からなる接着材、６はポリイミド系樹脂からなるキャ
リアフィルム、５ｄは予めキャリアフィルム６と絶縁性
基板８を接着する予備的接着材、８はポリイミド樹脂か
らなる絶縁性基板、９は絶縁性基板８の主面の信号用半
田バンプ、１０は絶縁性基板８の主面の遮蔽用半田バン
プ、１１は封止材、１２はパッケージであり、これらに
より半導体装置１を構成している。９０は、マザーボー
ドであり、半導体装置１は絶縁性基板８の半田バンプ
９，１０により電気的にマザーボード９０に接続され
る。
【００２８】図１（ｂ）は、半導体装置１の下面図であ
り、絶縁性基板８の主面８ａには、複数の半田バンプ
９、１０がグリッドアレイ格子状に配列され、マザーボ
ード９０に対しての外部電極となっている。また、７ｅ
は、絶縁性基板８の内部に埋設された複数の内部リード
であり、破線で示されている。
【００２９】図２（ａ）は半導体装置１から半導体チッ
プ２を除いて見た斜視図である。図２（ａ）において、
応力緩和膜３は中抜きで環状に形成されており、その中
抜き部分からキャリアフィルム６が見える状態を示して
いる。５ｃは、キャリアフィルム６の上面に、部分的な
面積サイズをもち膜厚がキャリアフィルム６とほぼ同じ
約１mmに形成された接着材である（図面の黒色４角形状
の部分）。
【００３０】７ａは、キャリアフィルム６の上面に形成
されたフィルム上電極（灰色４角形状の部分）、７ｂ
は、キャリアフィルム６の下面にフィルム上電極７ａと
は別の位置に形成された複数のフィルム下電極の代表例
を示す（見えないので破線で示す）。さらに、７ｃは、
フィルム上電極７ａとフィルム下電極７ｂ間を接続する
ようにキャリアフィルム６内部に形成された複数のフィ
ルム内部リードを示す。図２（ｂ）は、図２（ａ）の応
力緩和膜３の上に接着剤５ａを介して半導体チップ２を
圧着した状態を示している。
【００３１】図１〜図２に示すように、チップ２は複数
のチップ電極２ａが配設された主面を下向きにして、環
状あるいは中抜き矩形状の応力緩和膜３上面に塗布され
た接着材５ａを介して圧着によって接着固定される。
【００３２】応力緩和膜３は、膜厚が約１mmでチップ２
とほぼ同じ面積サイズをもち、チップ２の体積膨張率
（約３．１×１０-6／℃）に対して、これと同程度の約
２．７×１０-6／℃の熱可塑性エラストマー樹脂からな
り、常温ではゴム弾性を呈し高温では可塑化する特性を
もっているので、後述する実装工程や使用開始後のヒー
トサイクルにおいてチップ２に加わる熱応力をほぼ恒常
的に吸収することができる。
【００３３】また応力緩和膜３は外径がチップ２とほぼ
同じサイズの中抜き矩形状で、接着面が単位面積当たり
の応力分布密度の最も大きいチップ外周の周縁部に対応
することによって、高い応力分担ができるとともに、図
２（ａ）の線Ｘ−Ｘ’方向にも線Ｙ−Ｙ’方向にもチッ
プ２に加わる応力を均一に緩和することができる。
【００３４】キャリアフィルム６と絶縁性基板８は何れ
もチップ２とほぼ同じ面積サイズをもち、予めキャリア
フィルム６の下面は予備的接着材５ｄにより絶縁性基板
８の上面に接着されている。キャリアフィルム６は、膜
厚が約１mmで、絶縁性基板８と類似のポリイミド系樹脂
からなる。
【００３５】図２（ａ）に示すように、キャリアフィル
ム６上面には、接着材５ｃが配置され、チップ２を圧着
で接着固定する。また、フィルム上電極７ａは、複数の
チップ電極２ａに夫々直接々続される。キャリアフィル
ム６下面にはフィルム上電極７ａとは別の位置に図示し
ない複数のフィルム下電極７ｂを設け、またキャリアフ
ィルム６内部にはフィルム上電極７ａとフィルム下電極
７ｂ間を接続する複数のフィルム内部リード７ｃを埋設
する。
【００３６】チップ２と応力緩和膜３の上面とは、接着
材５ａを介して接着固定され、応力緩和膜３の下面とキ
ャリアフィルム６の上面とは接着材５ｂを介して接着固
定される。また、チップ２とキャリアフィルム６上面と
は、部分的面積サイズの接着材５ｃを介して圧着固定さ
れ、複数のチップ電極２ａは複数のフィルム上電極７ａ
と夫々に直接接続される。これらの機械的圧着あるいは
接着、及び電気的接続は一括して同時に行うことができ
る。
【００３７】次に図２（ａ）と図１を参照して、チップ
電極２ａから絶縁性基板８までの電気的接続をまとまと
めて説明する。まずチップ２の下面に形成された複数の
電極パッドがチップ電極２ａとなってキャリアフィルム
６上面のフィルム上電極７ａに直接々続され、キャリア
フィルム６の内部埋設または上面の内部リード７ｃを経
て、キャリアフィルム６下面のフィルム下電極７ｂに至
る。フィルム下電極７ｂから、絶縁性基板８上面の複数
の基板上電極７ｄを経由し、絶縁性基板８の内部に埋設
された複数の内部リード７ｅを経て、絶縁性基板８の主
面に配設する信号用半田バンプ９および遮蔽用半田バン
プ１０に接続する。
【００３８】図３（ａ）は図２（ｂ）の半導体装置１を
上下逆にしたときの上面斜視図である。図３を参照し
て、マザーボード９０に対する半導体装置１の外部電極
となる信号用半田バンプ９と遮蔽用半田バンプ１０の形
成法と電気接続を説明する。既に接着組立と内部配線を
終了した半導体装置１には、半田バンプ９と半田バンプ
１０を形成するための半球状の穴５１が複数、グリッド
アレイ格子状に設けてある。半球状の穴５１に、例えば
Ｐｂ−Ｓｎからなる半田ワイヤを用いてワイヤボンディ
ング方法で球状半田に形成し、球状半田を半球状の穴５
１上に接合後、半田バンプ９と１０のみを残してワイヤ
を切断する。
【００３９】絶縁性基板８の内部リード７ｅは既に半球
状の穴５１の表面に達しており、半田バンプ９と１０を
形成すると内部リード７ｅから上述の電気的接続ルート
を経由して複数のチップ電極２ａの夫々に接続する。絶
縁性基板８の内部リード７ｅとキャリアフィルム６の内
部リード７ｃの配設の仕方によって、マザーボード９０
からの種々要求に適応できるようにチップ電極２ａと信
号用半田バンプ９の接続切替ができる。
【００４０】図３（ｂ）に白丸で示した信号用半田バン
プ９は絶縁性基板８の比較的に中央部領域に配列する。
他方の、斜線ハッチングで示した遮蔽用半田バンプ１０
は複数の信号用半田バンプ９のグループの全周囲を包囲
するように絶縁性基板８の周辺部領域に配列する。即ち
チップ２の周縁部に対応する領域、更に換言すると、応
力緩和膜３の中抜き矩形状の接着面が接着されている単
位面積当たり応力分布密度の最も大きいチップ外周の周
縁部に対応する領域に配設することによって、遮蔽用半
田バンプ１０の応力分担を重くするとともに、信号用半
田バンプ９の応力分担を軽くする。
【００４１】図１（ａ）に戻って、電気接続が終了した
半導体装置１を封止用金型に入れて、エポキシ樹脂から
なる封止材１１を注入し成型する。封止材１１はチップ
２の下面と応力緩和膜３の上面、つまり応力緩和膜３の
中抜き部分（図２（ａ）参照）など積層組立の構成部材
間の隙間を接着固定するとともに、気密封止することに
よってチップ２を外部環境から遮断する。そして封止材
１１で固定された半導体装置１をエポキシ樹脂のパッケ
ージ１２で覆うことによって、パッケージ１２のサイズ
がチップ２のサイズとほぼ同じでありながら、チップ２
と半田バンプ９、１０との間に応力緩和膜３からなる応
力緩和手段を備えたことを特徴とする半導体装置１が完
成する。
【００４２】最後に、信号用半田バンプ９はチップ２と
マザーボード９０間の信号を入出力する半導体装置１の
外部電極であり、マザーボード９０の信号入出力電極９
０ａに半田付け接続し、また遮蔽用半田バンプ１０をマ
ザーボード９０の接地電位の電極９０ｂに半田付け接続
することにより、半導体装置１のマザーボード９０への
実装が終了する。
【００４３】ここで、複数の半田バンプ９と１０をマザ
ーボード９０の複数の電極９０ａ，９０ｂに半田付によ
って機械的に固定するので、絶縁性基板８に加わる応力
をマザーボード９０に分散する作用がある。特に応力分
布密度の最も大きいチップ２の周縁部に対応する位置に
複数の遮蔽用半田バンプ１０を設けたので、信号用半田
バンプ９の１個当たりの分担応力が大幅に低減し、従っ
てマザーボード９０からの曲げ荷重や温度サイクルに対
する接続信頼性も向上する。
【００４４】また、接地電位の遮蔽用半田バンプ１０に
よって周囲を取り囲まれた信号用半田バンプ９は、チッ
プ２とマザーボード９０以外の外部信号とは遮蔽用半田
バンプ１０を介して電気的に遮蔽されることになる。従
って外来ノイズが少なくて、外部信号と信号用半田バン
プ９とのクロストークを防止したＣＳＰパッケージの装
１が実現できる。
【００４５】次に実施の形態１の変形例について説明す
る。 （ア）以上、応力緩和膜３の形状は中抜き矩形を用いる
場合を述べたが、これは１事例に過ぎず、単位面積当た
りの応力密度分布が最大となるチップ２の周縁部分との
接着面積を大きくできる環状形を用いる限り、４角形〜
８角形以上の多角形あるいは楕円形とすることもでき
る。
【００４６】（イ）またチップ２周縁部分との接着面積
が所定値よりも広くて対称形状であれば、応力緩和膜３
を非環状形としてもよい。例えばチップ２と同じ外径サ
イズの十字路形やＸ字路形、あるいはチップ２の４隅ま
たは４辺に対して対称形状とすることもできる。この場
合は、例えば十字路形から外れた位置にチップ電極２ａ
を配列するので、非環状形の応力緩和膜３とチップ２と
の隙間への封入材１１の流入コンダクタンスが大きくな
り封着信頼性の高い半導体装置１を構成できる。 （ウ）半田バンプの形成方法は半田ワイヤボンディング
法の場合を述べたが、これに限定されず実施の形態３で
後述する電解メッキ法で形成してもよい。
【００４７】（エ）また絶縁性基板８の周縁部分に対応
する半田バンプを全て遮蔽用半田バンプ１０として説明
したが、これに限定されず、複数の信号用半田バンプ９
の周囲を包囲する複数の遮蔽用半田バンプ１０を配設し
てもよい。換言すると、例えばチップ電極２ａが「田の
字形」の４ブロックに形成され、応力緩和膜３が十字路
形に形成され、同様に半田バンプも４ブロックに形成さ
れた場合は、ブロック毎に信号用半田バンプ９を遮蔽用
半田バンプ１０が包囲する配列パターンとしてもよい。 （オ）そして接地電位に接続する遮蔽用半田バンプ１０
の代わりに、適用回路上の必要性に応じて、電源電位に
接続続する遮蔽用半田バンプを設けてもよい。
【００４８】以上のようにこの発明の実施の形態１によ
る半導体装置１は、チップ２とほぼ同じ面積サイズを有
する絶縁性基板８の裏面８ｂ（図１（ａ）で上面）に予
めキャリアフィルム６を接着しておき、キャリアフィル
ム６上面の部分的面積サイズの接着材５ｃと少なくとも
チップ２と絶縁性基板８の周縁部に接着する応力緩和膜
３両面の接着材５ａと５ｂとを介して、チップ２と応力
緩和膜３と絶縁性基板８を圧着すると同時に、チップ電
極２ａとフィルム上電極７ａも直接々着して積層組立す
る。
【００４９】その後、絶縁性基板の主面８ａにグリッド
アレイ格子状に、チップ２とマザーボード９０に対して
信号を入出力する複数の信号用半田バンプ９を配列し、
その周囲を包囲するとともに、接地または電源電位と接
続して複数の信号用半田バンプ９を遮蔽する複数の遮蔽
用半田バンプ１０を少なくとも絶縁性基板の主面８ａの
周辺部領域に配設する。その後、封止材１１で気密封止
し、ほぼチップサイズのパッケージ１２に収納すること
を特徴とするものである。
【００５０】実施の形態２．図４（ａ）は、この発明の
実施の形態２による実装用の半導体装置を示す断面図、
図４（ｂ）はこの半導体装置の下面図を示す。また、図
５（ａ）は遮蔽層を含む応力緩和膜の平面図、図５
（ｂ）及び図５（ｃ）はその断面図である。なお実施の
形態１における図１〜図３と同一または相当部分の符号
は説明を省略し、実施の形態２による関連部分のみ説明
する。
【００５１】図４（ａ）を参照して半導体装置１ａの積
層構造を説明する。図４が上述の実施の形態１と異なる
第１点目は、内部に遮蔽層４と遮蔽層電極４ａを埋設し
た複合膜からなる応力緩和膜１３をチップ２とキャリア
フィルム６とに接着したことである。
【００５２】以下、遮蔽層４を含む複合応力緩和膜１３
の構造を説明する。図５（ｂ）は図５（ａ）の平面図の
鎖線Ｂ−Ｂ’の切断面を、図５（ｃ）は鎖線Ｃ−Ｃ’の
切断面を示す。遮蔽層４は導電性の導電膜、例えばアル
ミ、銅、金などを０．１〜０．５ｍｍの膜厚として、熱
可塑性エラストマー樹脂からなる応力緩和膜３から露出
しないように内部に埋込まれている。また遮蔽層４と同
じ導電膜からなる遮蔽層電極４ａは、例えば図５では４
個が形成され、各々は応力緩和膜３の４隅で遮蔽層４と
接続し、後述のフィルム上電極７ａを介して接地電位に
接続した遮蔽用半田バンプ１０に電気的に接続してい
る。
【００５３】ここで、遮蔽層４を含む複合の応力緩和膜
１３を上述の図２（ａ）の工程で用いると、遮蔽層４が
図示しないチップ電極２ａとキャリアフィルム６のフィ
ルム内部リード７ｃと絶縁性基板８の図示しない内部リ
ード７ｅの全周囲を至近距離から包囲するように配設し
たことになるので、応力緩和膜１３は応力緩和膜３と同
じ面積でありながら優れたノイズ抑制能力を有してい
る。
【００５４】図４（ｂ）に示すように、半導体装置１ａ
の特徴の第２点目は、絶縁性基板８の主面８ａに信号用
半田バンプ９と遮蔽用半田バンプ１０を交互に配置し
て、信号用半田バンプ９の各々の周囲を４個の遮蔽用半
田バンプ１０が包囲するように配列していることであ
る。また、図４（ａ）に示すように、絶縁性基板８の４
隅に配設された４個の遮蔽用半田バンプ１０は、絶縁性
基板８のスルーホール内部リード７ｆを介して４隅に配
設された４個の遮蔽層電極４ａに接続している。
【００５５】実施の形態１による半導体装置１では外部
信号と信号用半田バンプ９とのクロストークを防止でき
るが、これに加えて実施の形態２による半導体装置１ａ
では更に、信号用半田バンプ９を包囲する４個の遮蔽用
半田バンプ１０の各々と遮蔽層４と同電位の遮蔽用半田
バンプ１０とを、接地電位のチップ電極２ａまたは接地
電位の内部リード７ｅなどに接続することによって、信
号用半田バンプ９同士のクロストークも防止できる。ま
た、遮蔽層４と同電位の遮蔽用半田バンプ１０をマザー
ボード９０の電極９０ａを介して接地電位に接続して
も、信号用半田バンプ９を電気的に遮蔽して信号用半田
バンプ９同士のクロストークを防止できる。
【００５６】次に実施の形態２の変形例について説明す
る。 （カ）遮蔽層４の形状は、中抜き矩形の平板を用いる場
合を述べたが、これは１事例に過ぎず、例えば複数の中
抜き穴をグリッドアレイ格子状に配列した平板としても
よい。この場合は信号用半田バンプ９同士のクロストー
クを更に効果的に防止することができる。
【００５７】（キ）遮蔽層電極４ａは、応力緩和膜１３
の４隅に各１個を配設したがこれに限定されず、例えば
遮蔽層４の全周と接する浅い筒状、つまり遮蔽層４と遮
蔽層電極４ａを連続層とした中抜き矩形皿のように構成
してもよい。 （ク）遮蔽層４と遮蔽層電極４ａは金属膜の場合を述べ
たが、導電性の樹脂膜であってもよく、この場合は熱可
塑性エラストマー樹脂からなる応力緩和膜３との体積膨
張率が近似するので、応力緩和膜３本来の機能が損なわ
れることがない。
【００５８】（ケ）信号用半田バンプ９の各々の周囲を
４個の遮蔽用半田バンプ１０が取り囲むように配設した
が、これに限定されず、例えば相補信号が入出力する互
いに隣接する２個の信号用半田バンプ９を、６個の遮蔽
用半田バンプ１０が取り囲むように配設することも可能
である。この場合は絶縁性基板８は同じ面積でありなが
ら信号用半田バンプ９を図４よりも多く配設することが
できる。
【００５９】（コ）遮蔽用半田バンプ１０を接地電位に
接続する場合を述べたが、これだけに限定されず、電源
電位に接続する少なくとも１個の遮蔽用半田バンプ１０
を含んでいてもよい。
【００６０】以上のように、この発明の実施の形態２に
よる半導体装置１ａは、内部に遮蔽層４と遮蔽層電極４
ａを埋設した複合膜からなる応力緩和膜１３をチップ２
とキャリアフィルム６に接着し、チップ電極２ａとフィ
ルム内部リード７ｃと絶縁性基板８の内部リード７ｅの
全周囲を至近距離から包囲するように配設したので、応
力緩和膜１３は応力緩和膜３と同じ面積でありながら優
れたノイズ抑制能力を有している。
【００６１】また、外部信号と信号用半田バンプ９との
クロストークを防止だけでなく、信号用半田バンプ９を
包囲する複数の遮蔽用半田バンプ１０の各々と遮蔽層４
と同電位の遮蔽用半田バンプ１０とを、接地電位のチッ
プ電極２ａまたは接地電位の内部リード７ｅあるいはマ
ザーボード９０の電極９０ａなどに接続することによっ
て、信号用半田バンプ９が接地電位の遮蔽用半田バンプ
１０を介して遮蔽され、信号用半田バンプ９同士のクロ
ストークをも防止することを特徴とするものである。
【００６２】実施の形態３．図６はこの発明の実施の形
態３による実装用の半導体装置の断面図と下面図、図７
は筒形遮蔽層アレイを含む絶縁性基板の形成工程を説明
する断面図、また図８は角形半田電極を含む絶縁性基板
の形成工程を説明する断面図である。なお上述の図１〜
図５と同一または相当部分の符号は説明を省略し、実施
の形態３による関連部分のみ説明する。
【００６３】図６を参照して、半導体装置１ｂが上述の
実施の形態１、２と対比して異なる第１点目は、絶縁性
基板１８の内部に遮蔽層アレイ１４を含むことであり、
遮蔽層アレイ１４を含む絶縁性基板１８の形成工程を図
７、図８に示す。
【００６４】第２点目は、絶縁性基板の主面１８ａに、
半導体装置１ｂの外部電極となる信号用角形電極１９を
グリッドアレイ格子状に、かつ信号用角形電極１９が絶
縁性基板１８の主面１８ａから突出しないように構成す
ることである。信号用と遮蔽用の角形電極１９、２０の
形成工程を図８に示す。
【００６５】第３点目は、絶縁性基板１８の内部に、角
形の信号用電極１９の１個毎に、夫々の全周を同軸状に
包囲するように筒形遮蔽層を形成し、この筒形遮蔽層ア
レイ１４をマトリクス状に埋設したことであり、筒形遮
蔽層アレイ１４の形成工程を図７に示す。
【００６６】第４点目は、筒形遮蔽層アレイ１４の一端
はキャリアフィルム６のフィルム内部リード７ｃに電気
的に接続し、一方、接地電位に接続した遮蔽用電極２０
は絶縁性基板１８の基板スルーホール６３の内部リード
７ｆを介してフィルム内部リード７ｃに電気的に接続
し、そしてフィルム内部リード７ｃはフィルム上電極を
介してチップ電極２ａに接続していることである。なお
図６において遮蔽用電極２０は下面図の４隅の各１個の
みで、それ以外の全ては信号用電極１９が配列されてい
る。そして第５点目は、ヒートシンク付きパッケージ２
３を用いることである。
【００６７】次に図７を参照して、筒形遮蔽層アレイ１
４を含む絶縁性基板１８の形成工程を説明する。図７
（ａ）は鋳型にポリイミド樹脂を注入して成型された絶
縁性基板１８の成型体６０の断面図で、図中の筒形穴６
１は溝幅約１ｍｍの４角形溝であって、この溝幅が筒形
の遮蔽層アレイ１４の膜厚となる。筒形の遮蔽層アレイ
１４の導電材料１４ａは上述の応力緩和膜１３内の遮蔽
層４と同じでよいが、ここでは例えば金を（ｂ）図のよ
うに蒸着した。その後、成型体６０の両面に付着した金
を、ポリイミド樹脂をストッパーとして化学的機械研磨
（Chemical Mechanical Polishing ）で除去し、成型体
６０に埋設された（ｃ）図のように筒形の遮蔽層アレイ
１４を形成する。
【００６８】次に図７（ｃ）（ｄ）および図８を参照し
て、信号用と遮蔽用の角形電極１９、２０を含む絶縁性
基板１８の形成工程を説明する。筒形の遮蔽層アレイ１
４を形成した後、図７（ｃ）図の天地を逆さまにして、
パターニングされたマスク６４を用いて成型体６０をエ
ッチングすると図７（ｄ）のように角形電極用の角形開
口６２と、角形開口６２の底部の基板を貫通するスルー
ホール６３が形成される。
【００６９】図８（ａ）を参照して、角形電極用の角形
開口６２と基板スルーホール６３が形成された図７
（ｄ）の絶縁性基板１８と、キャリアフィルム６と、応
力緩和膜３と、チップ２とを、上述の実施の形態１（図
３）とは異なる方法で組立てる。
【００７０】図８（ｂ）を参照して、次に角形電極用の
半田材料、例えばＰｂーＳｎからなる半田を電解メッキ
法によって角形開口６２に埋め込み、絶縁性基板１８よ
りも突出する状態にする。この際、筒形の遮蔽層アレイ
１４は表面に露出していないので信号用角形電極１９と
筒形遮蔽層アレイ１４とがショートする心配はない。
【００７１】図８（ｃ）図では研磨盤６５を用いて角形
電極１９と絶縁性基板１８を均一に研磨する。研磨工程
では絶縁性基板１８を研磨し過ぎて、筒形遮蔽層アレイ
１４が露出しないように注意しながら、図８（ｄ）に示
す絶縁性基板１８の埋め込み量、つまり残存板厚６６は
最低でも１μｍ以上となるように調整して、かつ角形電
極１９の半田金属が絶縁性基板１８の主面１８ａから突
出しない状態で研磨を終了する。即ち電極は、突出する
バンプではなくて、突出しないパッドに仕上げる。
【００７２】信号用角形半田バンプ９ａと絶縁性基板８
ａを均一に研磨した後、エポキシ樹脂の封止材１１を注
入し加熱成型金型でモ−ルドし、最後にヒートシンクを
備えたパッケージ２３を装着すると図６の半導体装置１
ｂが完成する。そして、信号用角形電極１９を１個毎に
同軸状に遮蔽する遮蔽層アレイ１４を接地電位に接続し
た遮蔽用電極２０に接続し、チップ電極２ａあるいはマ
ザーボード９０の電極９０ａを介して接地電位に接続し
ても、信号用角形電極１９同士のクロストークを防止で
きることは、上述の半導体装置１ａと同様である。
【００７３】次に実施の形態３の変形例について説明す
る。 （サ）図６で用いた応力緩和膜３の代わりに、遮蔽層を
含む応力緩和膜１３を用いると更に信号用電極１９相互
間のクロストークを抑えることができる。 （シ）筒形の遮蔽層アレイ１４を４角形の溝で形成した
が、例えば６角形または８角形の溝あるいは円筒形の溝
を用いてもよく、この場合は影部となる鋭角がないため
電解メッキ法においてはメッキ膜の均一性が向上する。
【００７４】（ス）外部電極となる信号用角形電極１９
を絶縁性基板１８の主面１８ａから突出しないように構
成する場合を述べたが、マザーボード９０の電極９０ａ
との組合わせ上の必要性に適応させる場合は、上述の信
号用半田バンプ９を用いてもよい。
【００７５】（セ）また信号用角形電極１９の代わり
に、角形開口６２に代わる底部が半球の円柱穴の中に上
述の図３の半田ワイヤを用いてワイヤボンディング方法
で球状半田バンプを埋め込み後、研磨形成して信号用円
柱電極としてもよい。 （ソ）ヒートシンクを備えたパッケージ２３（図６）は
チップサイズよりも大きくなるので、パッケージの小形
化を優先する場合は、図６の左右のフィンを取り除いて
もよい。
【００７６】以上のように、この発明の実施の形態３に
よる半導体装置１ｂは、面積利用率の高い角形外部電極
１９、２０と、チップ２の発生熱を効率よく放散するヒ
ートシンク付きパッケージ２３を備えたので、上述の半
導体装置１、１ａよりも更に高密度・小形化に適すると
ともに、また、遮蔽層アレイ１４を含む絶縁性基板１８
を備え、信号用角形電極１９を１個毎に筒形遮蔽層１４
で同軸状に遮蔽し、しかも絶縁性基板の主面１８ａから
突出しない電極パッド構成としたので、３０ＧＨZ のマ
イクロ波領域においてもチップサイズを保持しつつ信号
用電極１９同士のクロストークを確実に抑制できること
を特徴とするものである。
【００７７】実施の形態４．図９はこの発明の実施の形
態４による実装用の半導体装置１ｃの断面図、図１０は
重水素を含む樹脂材料の説明図、また図１１は重水素を
含む樹脂材料による中性子散乱の説明図である。なお上
述の図１〜図８と同一または相当部分の符号は説明を省
略し、実施の形態４による関連部分のみ説明する。
【００７８】半導体装置の製造プロセスや材料でしばし
ば使用される通常は質量数が１１であるボロンＢ11の中
に、その同位体で質量数が１０であるＢ10を含む場合
は、例えばボロンリンシリケートガラスＢＰＳＧなどに
中性子線が飛来すると、中性子線がＢ10と反応してα線
を発生させ、発生したα線がチップ２のシリコン基板に
入り、多量の電荷を発生させるためソフトエラーを起こ
すことが認められている。
【００７９】今、ＢＰＳＧなどを全く使用していなくて
も、例えば、チップ２を中性子線を含む宇宙線が突き抜
けると、シリコン基板上で電子・正孔対が発生し、これ
らの電荷はシリコン基板上の電界やポテンシャルを大き
く変化させるため、チップ２の一時的な誤動作の原因と
なる。実施の形態４の半導体装置１ｃは、中性子線の飛
来が無視できない宇宙空間や人工環境で使用する場合で
も、中性子線の突き抜けを阻止できる半導体装置を提供
しようとするものである。
【００８０】半導体装置１ｃの断面図、図９において上
述の実施の形態１〜３と対照して異なる第１点目は、絶
縁性基板８とキャリアフィルム６の一方または両方を重
水素を含むポリイミド樹脂３８と３６で形成しているこ
とである。第２点目は樹脂封止材１１と樹脂パッケージ
１２の一方または両方をを重水素を含むエポキシ樹脂３
１と３２で形成していることである。第３点目はチップ
２の裏面２ｃに重水素を含むポリイミド樹脂フィルム３
５を貼り付けていることである。上記第１〜３点目の全
て組み合わせて実施してもよく、また上記の何れか１つ
のみ実施することもできる。なお、その他の構成につい
ては上述の実施の形態１〜３と同様である。
【００８１】次に図１０を参照して、実施の形態４によ
る図９の半導体装置１ｃに用いた重水素を含む樹脂材料
を説明する。図１０（ａ）は、絶縁性基板８とキャリア
フィルム６ポリイミド樹脂に含まれているアルキル基に
Ｃ2 Ｈ5 を用いる代わりに、水素Ｈを重水素Ｄに置換し
たＣ2 Ｄ5 を用いる化学構造式を示している。また図１
０（ｂ）は、封止材１１とパッケージ１２のエポキシ樹
脂に含まれているビスフェノールＡ中のＣＨ3 を用いる
代わりに、水素Ｈを重水素Ｄに置換したＣＤ3を用いる
化学構造式を示している。
【００８２】このようにポリイミド樹脂やエポキシ樹脂
に限らず一般の樹脂は水素原子を多く含むので、この水
素原子Ｈをその同位体である重水素Ｄに代えても、化学
的性質は全く同じで、両者とも全く同じ化学反応をす
る。発明者はこの点に着目して、重水素を含んだポリイ
ミド樹脂やエポキシ樹脂を従来とほぼ同様の製法を用い
て生成できることを確認した。
【００８３】次に図１１を参照して、実施の形態４によ
る図９の半導体装置１ｃに用いた重水素を含む樹脂材料
による中性子散乱の動作を説明する。中性子は散乱過程
を通じて減速され、散乱断面積が大きくて吸収断面積が
甚だ小さい重水素は優れた中性子減速材である。重水素
中を走行する中性子の散乱断面積は図１１（ｂ）に示す
ように、中性子のエネルギーが小さくなると急増する。
図１１（ａ）は、この関係を基に計算した重水素の中性
子遮蔽能力のシミュレーション結果を示している。
【００８４】以上のように、この発明の実施の形態４に
よる半導体装置１ｃは、絶縁性基板８とキャリアフィル
ム６と樹脂封止材１１と樹脂パッケージ１２と、そして
チップ裏面に貼り付ける樹脂フィルム２４の何れか１つ
以上を、中性子線の突き抜けを阻止する重水素を含むポ
リイミド樹脂やエポキシ樹脂で構成したことを特徴とす
るものである。
【００８５】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。請求項
１の発明によれば、応力分布密度が最も高いチップの周
縁部に応力緩和膜を接着したのでチップが分担する応力
が軽減され、また、応力分布密度が最も高い絶縁性基板
の周縁部に遮蔽用電極を配設したので応力分布密度が低
い絶縁性基板の中央部に配設した信号用電極が分担する
応力が軽減される結果、マザーボード電極との接続信頼
性を大幅に向上できる効果を奏する。
【００８６】請求項２の発明によれば、応力緩和膜に埋
設された遮蔽層が至近距離からチップ電極を遮蔽すると
ともに遮蔽用電極が信号用電極を遮蔽するので、ノイズ
を低減し信号用電極と外部の信号とのクロストークを防
止できる効果を奏する。
【００８７】請求項３の発明によれば、内部回路を切替
えることによってマザーボード側とチップ側と双方から
の要求にマッチした相互接続を実現できる効果を奏す
る。
【００８８】請求項４の発明によれば、信号用電極も遮
蔽用電極も夫々１個毎に同軸状に遮蔽されるので、外部
の信号とのクロストークだけでなく信号用電極の相互の
クロストークをも防止できる効果を奏する。特に、角形
の信号用電極と遮蔽用電極を４角筒形遮蔽層アレイで１
個毎に同軸状に遮蔽する構造は面積利用効率が高く、チ
ップおよびパッケージを小形化できる効果を奏する。
【００８９】請求項５の発明によれば、外部電極は絶縁
性基板の主面から突出する半田バンプとなるので汎用性
が高く、マザーボードへの接続が容易になる効果を奏す
る。
【００９０】請求項６の発明によれば、外部電極は絶縁
性基板の主面から突出しない電極パッドとなるので信号
伝送の信頼性が高く、信号用電極の相互のクロストーク
を強く抑制できる効果を奏する。
【００９１】請求項７の発明によれば、同じ面積サイズ
のパッケージでありながらチップの発生熱を効率よく放
散できるので、長期動作に対する信頼性を高くできる効
果を奏する。
【００９２】請求項８の発明によれば、中性子が飛来す
る環境で使用可能になるとともに、中性子の通過を阻止
したソフトエラーを防止できる効果を奏する。する。
【００９３】請求項９の発明によれば、中抜き矩形と環
状形の応力緩和膜は遮蔽層を埋設できるのでクロストー
クを抑制できるとともに、十字路形応力緩和膜はチップ
と応力緩和膜との間隙への樹脂封止材の流れをよくする
ので封止の信頼性を高くできる効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の
断面図と下面図である。
【図２】 この発明の実施の形態１による半導体装置の
構造と工程を説明する斜視図である。
【図３】 この発明の実施の形態１による半導体装置の
構造と工程を説明する斜視図である。
【図４】 この発明の実施の形態２による半導体装置の
断面図と下面図である。
【図５】 この発明の実施の形態２による半導体装置の
遮蔽層を含む応力緩和膜を示す断面図と下面図である。
【図６】 この発明の実施の形態３による半導体装置の
平面図と断面図である。
【図７】 この発明の実施の形態３による筒形遮蔽層ア
レイを含む絶縁性基板の形成工程を説明する断面図であ
る。
【図８】 この発明の実施の形態３による角形半田電極
の形成工程を説明する断面図である。
【図９】 この発明の実施の形態４による半導体装置の
断面図である。
【図１０】 この発明の実施の形態４による半導体装置
の重水素を含む樹脂材料の説明図である。
【図１１】 この発明の実施の形態４による半導体装置
の重水素 を含む樹脂材料による中性子散乱の説明図で
ある。
【符号の説明】
１ ，１ａ，１ｂ，１ｃ 半導体装置、 ２ チップ、
２ａ チップ電極、２ｂ チップの主面、 ２ｃ チ
ップの裏面、 ３ 応力緩和膜、 ４ 遮蔽層、 ４ａ
遮蔽層電極、 ５，５ａ，５ｂ 接着材、 ５ｃ 部
分接着材、５ｄ 予備接着材、 ６ キャリアフィル
ム、 ７ａ フィルム上電極、 ７ｂフィルム下電極、
７ｃ フィルム内部リード、 ７ｄ 基板上電極、
７ｅ基板内部リード、 ７ｆ スルーホール内部リー
ド、 ８ 絶縁性基板、 ８ａ 絶縁性基板の主面、
８ｂ 絶縁性基板の裏面、 ９ 信号用半田バンプ、１
０ 遮蔽用半田バンプ、 １１ 封止材、 １２ パッ
ケージ、 １３ 応力緩和膜、 １４ 遮蔽層アレイ、
１４ａ 遮蔽層導電材料、 １８ 絶縁性基板、 １
８ａ 絶縁性基板の主面、 １９ 信号用角形電極、
２０ 遮蔽用角形電極、 ２３ ヒートシンク付パッケ
ージ、 ３１ 重水素を含む封止材、３２ 重水素を含
むパッケージ、 ３５ 重水素を含む貼付けフィルム、
３６ 重水素を含むキャリアフィルム、 ３８ 重水
素を含む絶縁性基板、 ５１半球穴、 ６０ 基板成型
体、 ６１ 筒形穴、 ６２ 角形開口、 ６３基板ス
ルーホール、 ６４ マスク、 ６５ 研磨盤、 ６６
埋込量、 ９０マザーボード、 ９０ａ マザーボー
ド電極。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 主面に回路素子が形成された半導体チッ
    プと、この半導体チップをマザーボードに実装するため
    の上記半導体チップとほぼ同じ面積サイズをもつ絶縁性
    基板と、この絶縁性基板の主面にピングリッドアレイ構
    造に配列された信号用電極と、上記絶縁性基板の主面の
    周縁部に配設され上記信号用電極を包囲するとともに接
    地または電源電位に接続されて上記信号用電極を遮蔽す
    る遮蔽用電極と、上記半導体チップの主面と上記絶縁性
    基板の裏面の各々の少なくとも周縁部に接着され上記半
    導体チップに生じる応力を緩和する応力緩和膜と、上記
    半導体チップの主面と上記絶縁性基板の裏面との間隙に
    気密に封止された樹脂封止材と、上記半導体チップとほ
    ぼ同じ面積サイズをもち樹脂封止された上記半導体チッ
    プと上記応力緩和膜と上記絶縁性基板とを収納する樹脂
    パッケージとを備え、上記絶縁性基板の主面の信号用電
    極と遮蔽用電極とをマザーボードの電極に接続すること
    ができるようにしたことを特徴とする半導体装置。
  2. 【請求項２】 上記応力緩和膜は、内部に遮蔽層を備
    え、上記遮蔽層に接続する遮蔽層電極を介して接地また
    は電源電位と接続され上記半導体チップ主面上のチップ
    電極と上記絶縁性基板の内部回路を遮蔽することを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 上記絶縁性基板は、裏面にキャリアフィ
    ルムを備え、上記キャリアフィルムは上記チップ電極と
    上記信号用電極または上記遮蔽用電極との電気的接続の
    仕方を切替え得る内部回路を含むことを特徴とする請求
    項１または２に記載の半導体装置。
  4. 【請求項４】 上記絶縁性基板は、内部に遮蔽部材を備
    え、上記遮蔽部材は、上記絶縁性基板の主面にピングリ
    ッドアレイ状に配設された上記信号用電極と上記遮蔽用
    電極の各々を１個毎に同軸状に包囲することを特徴とす
    る請求項１〜３のいずれかに記載の半導体装置。
  5. 【請求項５】 上記絶縁性基板は、上記絶縁性基板の主
    面に配設する上記信号用電極と上記遮蔽用電極を上記絶
    縁性基板の主面から突出する半田バンプで構成すること
    を特徴とする請求項１〜４のいずれかに記載の半導体装
    置。
  6. 【請求項６】 上記絶縁性基板は、上記絶縁性基板の主
    面に配設する上記信号用電極と上記遮蔽用電極を上記絶
    縁性基板の主面から突出しない電極パッドで構成するこ
    とを特徴とする請求項１〜４のいずれかに記載の半導体
    装置。
  7. 【請求項７】 上記樹脂パッケージは、ヒートシンクを
    備えていることを特徴とする請求項１〜６のいずれかに
    記載の半導体装置。
  8. 【請求項８】 上記絶縁性基板、上記キャリアフィル
    ム、上記封止材、上記パッケージおよび上記半導体チッ
    プの裏面に貼付するフィルムの少なくとも１つを重水素
    が含まれている樹脂材料で構成することを特徴とする請
    求項１〜７のいずれかに記載の半導体装置。
  9. 【請求項９】 上記半導体チップの少なくとも周縁部に
    接着する上記応力緩和膜の形状は、中抜き矩形、環状
    形、または十字路形を含むことを特徴とする請求項１〜
    ８のいずれかに記載の半導体装置。
JP10153206A 1998-06-02 1998-06-02 半導体装置 Withdrawn JPH11345905A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10153206A JPH11345905A (ja) 1998-06-02 1998-06-02 半導体装置
US09/193,247 US6285079B1 (en) 1998-06-02 1998-11-17 Semiconductor device employing grid array electrodes and compact chip-size package
TW088101042A TW486765B (en) 1998-06-02 1999-01-25 Semiconductor device
DE19904258A DE19904258A1 (de) 1998-06-02 1999-02-03 Halbleitervorrichtung
KR1019990004046A KR100319495B1 (ko) 1998-06-02 1999-02-05 반도체 장치
CNB991033876A CN1162904C (zh) 1998-06-02 1999-02-05 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10153206A JPH11345905A (ja) 1998-06-02 1998-06-02 半導体装置

Publications (1)

Publication Number Publication Date
JPH11345905A true JPH11345905A (ja) 1999-12-14

Family

ID=15557374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10153206A Withdrawn JPH11345905A (ja) 1998-06-02 1998-06-02 半導体装置

Country Status (6)

Country Link
US (1) US6285079B1 (ja)
JP (1) JPH11345905A (ja)
KR (1) KR100319495B1 (ja)
CN (1) CN1162904C (ja)
DE (1) DE19904258A1 (ja)
TW (1) TW486765B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器
KR100695343B1 (ko) 2004-06-02 2007-03-15 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JPWO2011058688A1 (ja) * 2009-11-10 2013-03-28 日本電気株式会社 半導体装置及びノイズ抑制方法
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
WO2022044821A1 (ja) * 2020-08-26 2022-03-03 株式会社村田製作所 電子部品、モジュールおよび電子部品の製造方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW432647B (en) * 1999-12-31 2001-05-01 Chen I Ming Semiconductor wafer package and the packaging method thereof
US6465858B2 (en) * 2000-03-24 2002-10-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device package for optical communication device
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
US6455924B1 (en) * 2001-03-22 2002-09-24 International Business Machines Corporation Stress-relieving heatsink structure and method of attachment to an electronic package
EP1695382A4 (en) * 2001-05-24 2007-10-10 Fry Metals Inc THERMAL INTERFACE MATERIAL AND BRAZING PREFORMS
MXPA03010716A (es) * 2001-05-24 2004-05-27 Fry Metals Inc Material de interfaz termico y configuracion disparadora de calor.
GB2384909A (en) * 2002-01-31 2003-08-06 Ubinetics Ltd Electromagnetic radiation screening method
JP2003303928A (ja) * 2002-04-10 2003-10-24 Elpida Memory Inc 半導体装置実装用パッケージ
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
US7193314B2 (en) * 2003-01-14 2007-03-20 Silicon Integrated Systems Corp. Semiconductor devices and substrates used in thereof
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US20040235297A1 (en) * 2003-05-23 2004-11-25 Bih-Tiao Lin Reverse electroplating for damascene conductive region formation
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
WO2005024945A1 (ja) * 2003-09-01 2005-03-17 Fujitsu Limited 集積回路部品及び実装方法
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7056766B2 (en) * 2003-12-09 2006-06-06 Freescale Semiconductor, Inc. Method of forming land grid array packaged device
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
CN100340962C (zh) * 2004-06-15 2007-10-03 日月光半导体制造股份有限公司 触摸传感封装构造
US7010084B1 (en) * 2004-08-18 2006-03-07 Ge Medical Systems Global Technology Company, Llc Light detector, radiation detector and radiation tomography apparatus
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
DE102005021653A1 (de) * 2005-05-06 2006-07-13 Infineon Technologies Ag Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben
US8120155B2 (en) * 2008-07-31 2012-02-21 Texas Instruments Incorporated Reduced stiction and mechanical memory in MEMS devices
JP4941509B2 (ja) * 2008-10-20 2012-05-30 株式会社デンソー 電子制御装置
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
WO2011159316A1 (en) 2010-06-18 2011-12-22 Empire Technology Development Llc Electrocaloric effect materials and thermal diodes
WO2012144995A1 (en) 2011-04-20 2012-10-26 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer device
US9310109B2 (en) 2011-09-21 2016-04-12 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
US8739553B2 (en) * 2011-09-21 2014-06-03 Empire Technology Development Llc Electrocaloric effect heat transfer device dimensional stress control
WO2013043169A1 (en) 2011-09-21 2013-03-28 Empire Technology Development Llc Heterogeneous electrocaloric effect heat transfer
US20130119532A1 (en) * 2011-11-11 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bumps for Chip Scale Packaging
US9589919B2 (en) 2011-12-22 2017-03-07 Intel Corporation Interconnect arrangement for hexagonal attachment configurations
WO2014014448A1 (en) 2012-07-17 2014-01-23 Empire Technology Development Llc Multistage thermal flow device and thermal energy transfer
WO2014046640A1 (en) 2012-09-18 2014-03-27 Empire Technology Development Llc Phase change memory thermal management with the electrocaloric effect materials
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置
US8766453B2 (en) * 2012-10-25 2014-07-01 Freescale Semiconductor, Inc. Packaged integrated circuit having large solder pads and method for forming
US9337137B1 (en) * 2012-10-29 2016-05-10 Amkor Technology, Inc. Method and system for solder shielding of ball grid arrays
US9237648B2 (en) 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
CN104303289B (zh) * 2013-05-13 2017-10-24 新电元工业株式会社 电子模块及其制造方法
US9691693B2 (en) 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
CN103928409B (zh) * 2014-03-17 2017-01-04 江苏省宜兴电子器件总厂 一种集成电路倒扣焊气密性封装结构
JP6348829B2 (ja) * 2014-12-09 2018-06-27 ホシデン株式会社 ケーブルアッセンブリ及びケーブルアッセンブリの製造方法
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) * 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US9955605B2 (en) * 2016-03-30 2018-04-24 Intel Corporation Hardware interface with space-efficient cell pattern
JP2017191869A (ja) * 2016-04-14 2017-10-19 株式会社村田製作所 積層セラミックコンデンサの実装構造
US9812379B1 (en) * 2016-10-19 2017-11-07 Win Semiconductors Corp. Semiconductor package and manufacturing method
JP2018170419A (ja) * 2017-03-30 2018-11-01 太陽誘電株式会社 電子部品モジュール
JP6689780B2 (ja) 2017-03-30 2020-04-28 太陽誘電株式会社 電子部品モジュールの製造方法
CN107093651B (zh) * 2017-05-18 2023-08-04 江西比太科技有限公司 太阳能硅片二合一自动上下料设备
KR102109570B1 (ko) 2018-07-24 2020-05-12 삼성전자주식회사 반도체 패키지 실장 기판
US20230062160A1 (en) * 2021-08-30 2023-03-02 Micron Technology, Inc. Radiation protection for semiconductor devices and associated systems and methods

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607152A (ja) 1983-06-24 1985-01-14 Toshiba Corp 半導体装置
JPH01286448A (ja) 1988-05-13 1989-11-17 Hitachi Ltd 半導体装置の製造方法
JPH0498875A (ja) 1990-08-17 1992-03-31 Sony Corp 半導体メモリ
US5110760A (en) * 1990-09-28 1992-05-05 The United States Of America As Represented By The Secretary Of The Navy Method of nanometer lithography
EP0591862B1 (en) * 1992-10-02 1999-05-26 Matsushita Electric Industrial Co., Ltd. A semiconductor device, an image sensor device, and methods for producing the same
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH07297196A (ja) 1994-04-25 1995-11-10 Sony Corp バンプ電極の形成方法
JP2546192B2 (ja) 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
JPH08124965A (ja) 1994-10-27 1996-05-17 Oki Electric Ind Co Ltd 多層配線基板と半導体チップの接続方法
FR2728399B1 (fr) * 1994-12-20 1997-03-14 Bouadma Nouredine Composant laser a reflecteur de bragg en materiau organique et procede pour sa realisation
JP3004578B2 (ja) 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
JPH09205113A (ja) 1996-01-26 1997-08-05 Toshiba Corp 半導体装置、実装基板及び実装構造体
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
AU4322097A (en) 1996-10-17 1998-05-15 Seiko Epson Corporation Semiconductor device, method for manufacturing the same, circuit board, and flexible substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091327A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법
KR100695343B1 (ko) 2004-06-02 2007-03-15 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법
WO2006018939A1 (ja) * 2004-08-20 2006-02-23 Rohm Co., Ltd 半導体装置およびそれを用いた電源装置、ならびに電子機器
JP2007134359A (ja) * 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JPWO2011058688A1 (ja) * 2009-11-10 2013-03-28 日本電気株式会社 半導体装置及びノイズ抑制方法
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ
WO2022044821A1 (ja) * 2020-08-26 2022-03-03 株式会社村田製作所 電子部品、モジュールおよび電子部品の製造方法

Also Published As

Publication number Publication date
KR20000005583A (ko) 2000-01-25
US6285079B1 (en) 2001-09-04
KR100319495B1 (ko) 2002-01-09
DE19904258A1 (de) 1999-12-16
CN1162904C (zh) 2004-08-18
CN1237791A (zh) 1999-12-08
TW486765B (en) 2002-05-11

Similar Documents

Publication Publication Date Title
JPH11345905A (ja) 半導体装置
US7211900B2 (en) Thin semiconductor package including stacked dies
JP4505983B2 (ja) 半導体装置
US20210358831A1 (en) Semiconductor package system
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US7361986B2 (en) Heat stud for stacked chip package
US20070273014A1 (en) System in package module
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20030018642A (ko) 스택 칩 모듈
TW202011533A (zh) 半導體封裝以及安裝該封裝的板
JP2020088366A (ja) インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法
JP2002270717A (ja) 半導体装置
US7235870B2 (en) Microelectronic multi-chip module
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
CN113496966A (zh) 电子封装件
KR102586888B1 (ko) 반도체 패키지
JP2020088373A (ja) 半導体パッケージ及びその製造方法
US20040224481A1 (en) Semiconductor devices, manufacturing methods therefor, circuit substrates and electronic devices
KR19980025624A (ko) 볼 그리드 어레이 반도체 패키지
JPH08274214A (ja) 半導体装置
CN111554630A (zh) 一种芯片封装方法
KR19980026241A (ko) 이방성 전도막을 이용한 적층 칩 패키지
US20230402398A1 (en) Electronic package and manufacturing method thereof
JP2630294B2 (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050802