JPH11345905A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11345905A JPH11345905A JP10153206A JP15320698A JPH11345905A JP H11345905 A JPH11345905 A JP H11345905A JP 10153206 A JP10153206 A JP 10153206A JP 15320698 A JP15320698 A JP 15320698A JP H11345905 A JPH11345905 A JP H11345905A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electrode
- chip
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1451—Function
- H01L2224/14515—Bump connectors having different functions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 BGA構造でCSP構成の樹脂封止形半導体
装置の実装であって、電極バンプの応力を緩和でき、低
ノイズでしかも信号用電極の相互のクロストークを抑制
でき、熱放散効率を高くでき、中性子線の突き抜けを阻
止できる実装体を提供する。 【解決手段】 半導体チップを応力緩和膜を介して絶縁
性基板に積層するとともに、(a)熱膨張率差による応
力分布密度が最も高い領域の、チップの周縁部に応力緩
和膜を接着し、絶縁性基板の周縁部に遮蔽用電極を配設
し、チップと信号用電極の分担応力を軽減する。(b)
チップの周縁部に遮蔽層付き応力緩和膜を接着する。ま
たは絶縁性基板に信号用電極の1個毎に同軸形で筒形の
遮蔽層アレイを配列する。(c)ヒ−トシンク付きパッ
ケージとする。(d)絶縁性基板、封止材、パッケージ
など、何れか1つ以上を重水素を含む樹脂で構成する。
装置の実装であって、電極バンプの応力を緩和でき、低
ノイズでしかも信号用電極の相互のクロストークを抑制
でき、熱放散効率を高くでき、中性子線の突き抜けを阻
止できる実装体を提供する。 【解決手段】 半導体チップを応力緩和膜を介して絶縁
性基板に積層するとともに、(a)熱膨張率差による応
力分布密度が最も高い領域の、チップの周縁部に応力緩
和膜を接着し、絶縁性基板の周縁部に遮蔽用電極を配設
し、チップと信号用電極の分担応力を軽減する。(b)
チップの周縁部に遮蔽層付き応力緩和膜を接着する。ま
たは絶縁性基板に信号用電極の1個毎に同軸形で筒形の
遮蔽層アレイを配列する。(c)ヒ−トシンク付きパッ
ケージとする。(d)絶縁性基板、封止材、パッケージ
など、何れか1つ以上を重水素を含む樹脂で構成する。
Description
【0001】
【発明の属する技術分野】この発明はマザーボードに実
装される半導体装置に関し、特にパッケージサイズが半
導体チップ(以下、チップと記す)のサイズとほぼ同じ
サイズとなるボールグリッドアレイ構造の樹脂封止形の
半導体装置に関する。
装される半導体装置に関し、特にパッケージサイズが半
導体チップ(以下、チップと記す)のサイズとほぼ同じ
サイズとなるボールグリッドアレイ構造の樹脂封止形の
半導体装置に関する。
【0002】
【従来の技術】ボールグリッドアレイ(Ball Grid Array
以下、BGAと記す)はチップを搭載した絶縁性基板の
主面に半田バンプをマトリクス状に配列し、小形なチッ
プサイズのパッケージ(Chip Size Package以下、CSP
と記す)の構成に適している。このBGA構造で、かつ
CSP構成の組合わせ方式を、以下BGA/CSP方式
と記す。このBGA/CSP方式は、近年、携帯電話用
LSIやパソコン用のDRAMの高密度実装に多用され
ている。
以下、BGAと記す)はチップを搭載した絶縁性基板の
主面に半田バンプをマトリクス状に配列し、小形なチッ
プサイズのパッケージ(Chip Size Package以下、CSP
と記す)の構成に適している。このBGA構造で、かつ
CSP構成の組合わせ方式を、以下BGA/CSP方式
と記す。このBGA/CSP方式は、近年、携帯電話用
LSIやパソコン用のDRAMの高密度実装に多用され
ている。
【0003】体積膨張率が3〜4×10-6/℃程度のチ
ップに対して、チップと他の半導体素子あるいは半導体
装置やキャパシタ、抵抗など他の電子部品とを電気的に
接続して実装回路を形成するガラスエポキシ基材のマザ
ーボードの体積膨張率は20〜60×10-6/℃程度で
ある。
ップに対して、チップと他の半導体素子あるいは半導体
装置やキャパシタ、抵抗など他の電子部品とを電気的に
接続して実装回路を形成するガラスエポキシ基材のマザ
ーボードの体積膨張率は20〜60×10-6/℃程度で
ある。
【0004】このようにチップとマザーボードとの熱膨
張率差が大きいために、BGA/CSP方式の場合は実
装の外部電極となる電極バンプの接続部に対する応力緩
和などの問題があり、例えば(1)特開平5−1293
66、(2)特開平7−321157、(3)特開平8
−102473、などの公報に開示されている。
張率差が大きいために、BGA/CSP方式の場合は実
装の外部電極となる電極バンプの接続部に対する応力緩
和などの問題があり、例えば(1)特開平5−1293
66、(2)特開平7−321157、(3)特開平8
−102473、などの公報に開示されている。
【0005】上記公報(1)のポリイミドTAB(Tape
Automated Bonding) テープは、チップ対向側に複数の
第1バンプを配設し、マザーボード対向側に実装用の外
部電極となる複数の第2バンプをBGA構造に配列し、
この両バンプ間をテープ両面にラミネートした銅箔配線
層で接続している。第1バンプにフェイスダウンに搭載
されたチップ電極はTABテープの銅箔配線層と第2バ
ンプを経由してマザーボードの電極パッドに電気接続す
る。この事例ではTABテープの可撓性、バンプ接合作
業の低温化、樹脂封止なしなどの作用によって、チップ
とマザーボード間の各バンプの応力を緩和しつつ、マザ
ーボードの電極パッドをチップのほぼ投影面積以内に小
形化している。しかし樹脂封止されていないため、機械
的強度や耐候性などに問題がある。
Automated Bonding) テープは、チップ対向側に複数の
第1バンプを配設し、マザーボード対向側に実装用の外
部電極となる複数の第2バンプをBGA構造に配列し、
この両バンプ間をテープ両面にラミネートした銅箔配線
層で接続している。第1バンプにフェイスダウンに搭載
されたチップ電極はTABテープの銅箔配線層と第2バ
ンプを経由してマザーボードの電極パッドに電気接続す
る。この事例ではTABテープの可撓性、バンプ接合作
業の低温化、樹脂封止なしなどの作用によって、チップ
とマザーボード間の各バンプの応力を緩和しつつ、マザ
ーボードの電極パッドをチップのほぼ投影面積以内に小
形化している。しかし樹脂封止されていないため、機械
的強度や耐候性などに問題がある。
【0006】上記公報(2)の絶縁性フィルムは、チッ
プ対向側の配線層にチップ電極を直接々続し、その対向
面同士を接着テープと樹脂封止で接着して、絶縁性フィ
ルムのマザーボード対向側の実装用の外部電極を介して
マザーボードの電極パッドに電気接続する。絶縁性フィ
ルムの可撓性を高めることで電極バンプの応力緩和を図
り、チップ外周部を樹脂封止しても成型品はほぼチップ
サイズになる。また、上記第2バンプと配線層を、絶縁
性フィルムのマザーボード対向側のチップサイズよりも
大きい周辺部にも形成する例が示され、またヒートシン
クを直接付けできるように、チップの裏面は樹脂封止し
ない例が示されている。しかし、これではCSP方式か
ら外れて大形化してしまうという問題がある。
プ対向側の配線層にチップ電極を直接々続し、その対向
面同士を接着テープと樹脂封止で接着して、絶縁性フィ
ルムのマザーボード対向側の実装用の外部電極を介して
マザーボードの電極パッドに電気接続する。絶縁性フィ
ルムの可撓性を高めることで電極バンプの応力緩和を図
り、チップ外周部を樹脂封止しても成型品はほぼチップ
サイズになる。また、上記第2バンプと配線層を、絶縁
性フィルムのマザーボード対向側のチップサイズよりも
大きい周辺部にも形成する例が示され、またヒートシン
クを直接付けできるように、チップの裏面は樹脂封止し
ない例が示されている。しかし、これではCSP方式か
ら外れて大形化してしまうという問題がある。
【0007】また公報(3)は、上記公報(2)のチッ
プサイズよりも大きい領域にチップ電極と絶縁性フィル
ムの信号電極バンプを囲むようにノイズ遮蔽層と接地ま
たは電源バンプを配設して、このノイズ遮蔽層と接地ま
たは電源バンプをチップ電極の接地または電源電極と接
続することによってノイズ低減を図っている。しかし、
チップサイズよりも大きい領域にノイズ遮蔽層を配設し
ても、当然ながら遮蔽作用は弱いという問題がある。
プサイズよりも大きい領域にチップ電極と絶縁性フィル
ムの信号電極バンプを囲むようにノイズ遮蔽層と接地ま
たは電源バンプを配設して、このノイズ遮蔽層と接地ま
たは電源バンプをチップ電極の接地または電源電極と接
続することによってノイズ低減を図っている。しかし、
チップサイズよりも大きい領域にノイズ遮蔽層を配設し
ても、当然ながら遮蔽作用は弱いという問題がある。
【0008】上記のように、実装用電極バンプをBGA
に配列して小形化すると、電極バンプの応力緩和の他に
も幾つかの課題がある。まず、アレイグリッド格子の中
央付近の電極バンプと対応するチップ電極を結ぶ配線長
が必然的に長くなる。また多ピン化のために電極バンプ
数が増えると、ピッチが小さくなり、そのため配線が細
くなる。多ピン化と小面積実装を両立させるためには、
配線長が長くかつ細くなり、何れにしてもノイズを拾い
易くなるという課題があった。
に配列して小形化すると、電極バンプの応力緩和の他に
も幾つかの課題がある。まず、アレイグリッド格子の中
央付近の電極バンプと対応するチップ電極を結ぶ配線長
が必然的に長くなる。また多ピン化のために電極バンプ
数が増えると、ピッチが小さくなり、そのため配線が細
くなる。多ピン化と小面積実装を両立させるためには、
配線長が長くかつ細くなり、何れにしてもノイズを拾い
易くなるという課題があった。
【0009】次に、携帯電話やパソコン用に限らず周波
数が数百MHZ からGHZ 領域のマイクロ波用途のチッ
プでは、外来ノイズの低減だけでなく、信号用電極バン
プ同士のクロストークも抑制する必要があり、実装が高
密度になる程、課題となってくる。また、チップが通常
使用される自然環境ばかりでなく、α線や中性子線の飛
来が無視できない宇宙空間や人工環境では、チップの一
時的な誤動作の原因となるソフトエラーを確実に防止す
る必要性が高まり、実装が高密度になる程大きな課題と
なってくる。更にまた、高集積化が進む程チップ動作時
の発熱を効率よく外部へ放散する必要性も高まり、実装
が高密度・小形になる程大きな課題となってくる。
数が数百MHZ からGHZ 領域のマイクロ波用途のチッ
プでは、外来ノイズの低減だけでなく、信号用電極バン
プ同士のクロストークも抑制する必要があり、実装が高
密度になる程、課題となってくる。また、チップが通常
使用される自然環境ばかりでなく、α線や中性子線の飛
来が無視できない宇宙空間や人工環境では、チップの一
時的な誤動作の原因となるソフトエラーを確実に防止す
る必要性が高まり、実装が高密度になる程大きな課題と
なってくる。更にまた、高集積化が進む程チップ動作時
の発熱を効率よく外部へ放散する必要性も高まり、実装
が高密度・小形になる程大きな課題となってくる。
【0010】
【発明が解決しようとする課題】この発明は上述のよう
な課題を解決するためになされたもので、第1の目的は
BGA/CSP方式を前提として、電極バンプの応力緩
和を図るとともにノイズを拾い難くする実装用の半導体
装置を提供しようとするものである。
な課題を解決するためになされたもので、第1の目的は
BGA/CSP方式を前提として、電極バンプの応力緩
和を図るとともにノイズを拾い難くする実装用の半導体
装置を提供しようとするものである。
【0011】この発明の第2の目的は、BGA/CSP
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難くするとともに、また外部信号とのクロスト
ークを起り難くする実装用の半導体装置を提供しようと
するものである。
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難くするとともに、また外部信号とのクロスト
ークを起り難くする実装用の半導体装置を提供しようと
するものである。
【0012】この発明の第3の目的は、BGA/CSP
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難くす
るとともに、また電極バンプ同士のクロストークを起り
難くする実装用の半導体装置を提供しようとするもので
ある。
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難くす
るとともに、また電極バンプ同士のクロストークを起り
難くする実装用の半導体装置を提供しようとするもので
ある。
【0013】この発明の第4の目的は、BGA/CSP
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、熱放散能力を高くする実装用の半導体装置を提供し
ようとするものである。
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、熱放散能力を高くする実装用の半導体装置を提供し
ようとするものである。
【0014】この発明の第5の目的は、BGA/CSP
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、飛来する中性子の通過阻止能力を高くする実装用の
半導体装置を提供しようとするものである。
方式を前提として、電極バンプの応力緩和を図り、ノイ
ズを拾い難く、外部信号とのクロストークを起り難く、
電極バンプ同士のクロストークを起り難くするととも
に、飛来する中性子の通過阻止能力を高くする実装用の
半導体装置を提供しようとするものである。
【0015】
【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、主面に回路素子が形成された半導体チ
ップと、この半導体チップをマザーボードに実装するた
めの上記半導体チップとほぼ同じ面積サイズをもつ絶縁
性基板と、この絶縁性基板の主面にピングリッドアレイ
構造に配列された信号用電極と、上記絶縁性基板の主面
の周縁部に配設され上記信号用電極を包囲するとともに
接地または電源電位に接続されて上記信号用電極を遮蔽
する遮蔽用電極と、上記半導体チップの主面と上記絶縁
性基板の裏面の各々の少なくとも周縁部に接着され上記
半導体チップに生じる応力を緩和する応力緩和膜と、上
記半導体チップの主面と上記絶縁性基板の裏面との間隙
に気密に封止された樹脂封止材と、上記半導体チップと
ほぼ同じ面積サイズをもち樹脂封止された上記半導体チ
ップと上記応力緩和膜と上記絶縁性基板とを収納する樹
脂パッケージとを備え、上記絶縁性基板の主面の信号用
電極と遮蔽用電極とをマザーボードの電極に接続するこ
とができるようにしたことを特徴とするものである。
る半導体装置は、主面に回路素子が形成された半導体チ
ップと、この半導体チップをマザーボードに実装するた
めの上記半導体チップとほぼ同じ面積サイズをもつ絶縁
性基板と、この絶縁性基板の主面にピングリッドアレイ
構造に配列された信号用電極と、上記絶縁性基板の主面
の周縁部に配設され上記信号用電極を包囲するとともに
接地または電源電位に接続されて上記信号用電極を遮蔽
する遮蔽用電極と、上記半導体チップの主面と上記絶縁
性基板の裏面の各々の少なくとも周縁部に接着され上記
半導体チップに生じる応力を緩和する応力緩和膜と、上
記半導体チップの主面と上記絶縁性基板の裏面との間隙
に気密に封止された樹脂封止材と、上記半導体チップと
ほぼ同じ面積サイズをもち樹脂封止された上記半導体チ
ップと上記応力緩和膜と上記絶縁性基板とを収納する樹
脂パッケージとを備え、上記絶縁性基板の主面の信号用
電極と遮蔽用電極とをマザーボードの電極に接続するこ
とができるようにしたことを特徴とするものである。
【0016】また、この発明の請求項2に係る半導体装
置は、上記応力緩和膜が、内部に遮蔽層を備え、上記遮
蔽層に接続する遮蔽層電極を介して接地または電源電位
と接続され上記半導体チップ主面上のチップ電極と上記
絶縁性基板の内部回路を遮蔽することを特徴とするもの
である。
置は、上記応力緩和膜が、内部に遮蔽層を備え、上記遮
蔽層に接続する遮蔽層電極を介して接地または電源電位
と接続され上記半導体チップ主面上のチップ電極と上記
絶縁性基板の内部回路を遮蔽することを特徴とするもの
である。
【0017】また、この発明の請求項3に係る半導体装
置は、上記絶縁性基板が、裏面にキャリアフィルムを備
え、上記キャリアフィルムは上記チップ電極と上記信号
用電極または上記遮蔽用電極との電気的接続の仕方を切
替え得る内部回路を含むことを特徴とするものである。
置は、上記絶縁性基板が、裏面にキャリアフィルムを備
え、上記キャリアフィルムは上記チップ電極と上記信号
用電極または上記遮蔽用電極との電気的接続の仕方を切
替え得る内部回路を含むことを特徴とするものである。
【0018】また、この発明の請求項4に係る半導体装
置は、上記絶縁性基板が、内部に遮蔽部材を備え、上記
遮蔽部材は、上記絶縁性基板の主面にピングリッドアレ
イ状に配設された上記信号用電極と上記遮蔽用電極の各
々を1個毎に同軸状に包囲することを特徴とするもので
ある。
置は、上記絶縁性基板が、内部に遮蔽部材を備え、上記
遮蔽部材は、上記絶縁性基板の主面にピングリッドアレ
イ状に配設された上記信号用電極と上記遮蔽用電極の各
々を1個毎に同軸状に包囲することを特徴とするもので
ある。
【0019】また、この発明の請求項5に係る半導体装
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出する半田バンプで構成することを特徴と
するものである。
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出する半田バンプで構成することを特徴と
するものである。
【0020】また、この発明の請求項6に係る半導体装
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出しない電極パッドで構成することを特徴
とするものである。
置は、上記絶縁性基板が、上記絶縁性基板の主面に配設
する上記信号用電極と上記遮蔽用電極を上記絶縁性基板
の主面から突出しない電極パッドで構成することを特徴
とするものである。
【0021】また、この発明の請求項7に係る半導体装
置は、上記樹脂パッケージが、ヒートシンクを備えてい
ることを特徴とするものである。
置は、上記樹脂パッケージが、ヒートシンクを備えてい
ることを特徴とするものである。
【0022】また、この発明の請求項8に係る半導体装
置は、上記絶縁性基板、上記キャリアフィルム、上記封
止材、上記パッケージおよび上記半導体チップの裏面に
貼付するフィルムの少なくとも1つを重水素が含まれて
いる樹脂材料で構成することを特徴とするものである。
置は、上記絶縁性基板、上記キャリアフィルム、上記封
止材、上記パッケージおよび上記半導体チップの裏面に
貼付するフィルムの少なくとも1つを重水素が含まれて
いる樹脂材料で構成することを特徴とするものである。
【0023】また、この発明の請求項9に係る半導体装
置は、上記半導体チップの少なくとも周縁部に接着する
上記応力緩和膜の形状が、中抜き矩形、環状形、または
十字路形を含むことを特徴とするものである。
置は、上記半導体チップの少なくとも周縁部に接着する
上記応力緩和膜の形状が、中抜き矩形、環状形、または
十字路形を含むことを特徴とするものである。
【0024】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。なお図中同一の符号はそ
れぞれ同一または相当部分を示す。
実施の形態について説明する。なお図中同一の符号はそ
れぞれ同一または相当部分を示す。
【0025】実施の形態1.図1(a)は、この発明の
実施の形態1による実装用の半導体装置を示す図であ
り、図1(a)は断面図、図1(b)はその下面図であ
る。なお、図1(a)は図1(b)の鎖線A−A’で切
断した断面図を示している。また、図2はこの半導体装
置を説明するための斜視図であり、図2(a)は半導体
装置から半導体チップを除いて見た斜視図、図2(b)
は半導体チップを積層した斜視図である。また、図3は
半導体装置を説明するために上下を逆にした場合の斜視
図であり、図3(a)は絶縁性基板のバンプ形成前の斜
視図、図3(b)はバンプ形成後の斜視図である。
実施の形態1による実装用の半導体装置を示す図であ
り、図1(a)は断面図、図1(b)はその下面図であ
る。なお、図1(a)は図1(b)の鎖線A−A’で切
断した断面図を示している。また、図2はこの半導体装
置を説明するための斜視図であり、図2(a)は半導体
装置から半導体チップを除いて見た斜視図、図2(b)
は半導体チップを積層した斜視図である。また、図3は
半導体装置を説明するために上下を逆にした場合の斜視
図であり、図3(a)は絶縁性基板のバンプ形成前の斜
視図、図3(b)はバンプ形成後の斜視図である。
【0026】はじめに図1(a)を参照して、半導体装
置1と、そのマザーボード90への実装について説明す
る。図1(a)において、2はシリコン基板からなるチ
ップ、3は熱可塑性エラストマー樹脂からなる応力緩和
膜、6はポリイミド系樹脂からなるキャリアフィルム、
8はポリイミド樹脂からなる絶縁性基板、11は封止
材、12はパッケージであり、これらにより半導体装置
1を構成している。また、5a,5bはエポキシ系樹脂
からなる接着材、5cは部分接着材、5dは予めキャリ
アフィルム6と絶縁性基板8を接着する予備的接着材で
ある。また、2aはチップ2の複数のチップ電極の代表
例、7aはキャリアフィルム6のフィルム上電極、7b
はキャリアフィルム6のフィルム下電極、7dは絶縁性
基板8の基板上電極、9は絶縁性基板8の主面の信号用
半田バンプ、10は絶縁性基板8の主面の遮蔽用半田バ
ンプである。また、90aは、マザーボードの信号用電
極、90bはマザーボードの遮蔽電極用電極である。
置1と、そのマザーボード90への実装について説明す
る。図1(a)において、2はシリコン基板からなるチ
ップ、3は熱可塑性エラストマー樹脂からなる応力緩和
膜、6はポリイミド系樹脂からなるキャリアフィルム、
8はポリイミド樹脂からなる絶縁性基板、11は封止
材、12はパッケージであり、これらにより半導体装置
1を構成している。また、5a,5bはエポキシ系樹脂
からなる接着材、5cは部分接着材、5dは予めキャリ
アフィルム6と絶縁性基板8を接着する予備的接着材で
ある。また、2aはチップ2の複数のチップ電極の代表
例、7aはキャリアフィルム6のフィルム上電極、7b
はキャリアフィルム6のフィルム下電極、7dは絶縁性
基板8の基板上電極、9は絶縁性基板8の主面の信号用
半田バンプ、10は絶縁性基板8の主面の遮蔽用半田バ
ンプである。また、90aは、マザーボードの信号用電
極、90bはマザーボードの遮蔽電極用電極である。
【0027】はじめに図1(a)を参照して、半導体装
置1と、そのマザーボード90への実装について説明す
る。図1(a)において、2はシリコン基板からなるチ
ップ、2aはチップ2の複数のチップ電極の代表例、5
aはエポキシ系樹脂からなる接着材、3は熱可塑性エラ
ストマー樹脂からなる応力緩和膜、5bはエポキシ系樹
脂からなる接着材、6はポリイミド系樹脂からなるキャ
リアフィルム、5dは予めキャリアフィルム6と絶縁性
基板8を接着する予備的接着材、8はポリイミド樹脂か
らなる絶縁性基板、9は絶縁性基板8の主面の信号用半
田バンプ、10は絶縁性基板8の主面の遮蔽用半田バン
プ、11は封止材、12はパッケージであり、これらに
より半導体装置1を構成している。90は、マザーボー
ドであり、半導体装置1は絶縁性基板8の半田バンプ
9,10により電気的にマザーボード90に接続され
る。
置1と、そのマザーボード90への実装について説明す
る。図1(a)において、2はシリコン基板からなるチ
ップ、2aはチップ2の複数のチップ電極の代表例、5
aはエポキシ系樹脂からなる接着材、3は熱可塑性エラ
ストマー樹脂からなる応力緩和膜、5bはエポキシ系樹
脂からなる接着材、6はポリイミド系樹脂からなるキャ
リアフィルム、5dは予めキャリアフィルム6と絶縁性
基板8を接着する予備的接着材、8はポリイミド樹脂か
らなる絶縁性基板、9は絶縁性基板8の主面の信号用半
田バンプ、10は絶縁性基板8の主面の遮蔽用半田バン
プ、11は封止材、12はパッケージであり、これらに
より半導体装置1を構成している。90は、マザーボー
ドであり、半導体装置1は絶縁性基板8の半田バンプ
9,10により電気的にマザーボード90に接続され
る。
【0028】図1(b)は、半導体装置1の下面図であ
り、絶縁性基板8の主面8aには、複数の半田バンプ
9、10がグリッドアレイ格子状に配列され、マザーボ
ード90に対しての外部電極となっている。また、7e
は、絶縁性基板8の内部に埋設された複数の内部リード
であり、破線で示されている。
り、絶縁性基板8の主面8aには、複数の半田バンプ
9、10がグリッドアレイ格子状に配列され、マザーボ
ード90に対しての外部電極となっている。また、7e
は、絶縁性基板8の内部に埋設された複数の内部リード
であり、破線で示されている。
【0029】図2(a)は半導体装置1から半導体チッ
プ2を除いて見た斜視図である。図2(a)において、
応力緩和膜3は中抜きで環状に形成されており、その中
抜き部分からキャリアフィルム6が見える状態を示して
いる。5cは、キャリアフィルム6の上面に、部分的な
面積サイズをもち膜厚がキャリアフィルム6とほぼ同じ
約1mmに形成された接着材である(図面の黒色4角形状
の部分)。
プ2を除いて見た斜視図である。図2(a)において、
応力緩和膜3は中抜きで環状に形成されており、その中
抜き部分からキャリアフィルム6が見える状態を示して
いる。5cは、キャリアフィルム6の上面に、部分的な
面積サイズをもち膜厚がキャリアフィルム6とほぼ同じ
約1mmに形成された接着材である(図面の黒色4角形状
の部分)。
【0030】7aは、キャリアフィルム6の上面に形成
されたフィルム上電極(灰色4角形状の部分)、7b
は、キャリアフィルム6の下面にフィルム上電極7aと
は別の位置に形成された複数のフィルム下電極の代表例
を示す(見えないので破線で示す)。さらに、7cは、
フィルム上電極7aとフィルム下電極7b間を接続する
ようにキャリアフィルム6内部に形成された複数のフィ
ルム内部リードを示す。図2(b)は、図2(a)の応
力緩和膜3の上に接着剤5aを介して半導体チップ2を
圧着した状態を示している。
されたフィルム上電極(灰色4角形状の部分)、7b
は、キャリアフィルム6の下面にフィルム上電極7aと
は別の位置に形成された複数のフィルム下電極の代表例
を示す(見えないので破線で示す)。さらに、7cは、
フィルム上電極7aとフィルム下電極7b間を接続する
ようにキャリアフィルム6内部に形成された複数のフィ
ルム内部リードを示す。図2(b)は、図2(a)の応
力緩和膜3の上に接着剤5aを介して半導体チップ2を
圧着した状態を示している。
【0031】図1〜図2に示すように、チップ2は複数
のチップ電極2aが配設された主面を下向きにして、環
状あるいは中抜き矩形状の応力緩和膜3上面に塗布され
た接着材5aを介して圧着によって接着固定される。
のチップ電極2aが配設された主面を下向きにして、環
状あるいは中抜き矩形状の応力緩和膜3上面に塗布され
た接着材5aを介して圧着によって接着固定される。
【0032】応力緩和膜3は、膜厚が約1mmでチップ2
とほぼ同じ面積サイズをもち、チップ2の体積膨張率
(約3.1×10-6/℃)に対して、これと同程度の約
2.7×10-6/℃の熱可塑性エラストマー樹脂からな
り、常温ではゴム弾性を呈し高温では可塑化する特性を
もっているので、後述する実装工程や使用開始後のヒー
トサイクルにおいてチップ2に加わる熱応力をほぼ恒常
的に吸収することができる。
とほぼ同じ面積サイズをもち、チップ2の体積膨張率
(約3.1×10-6/℃)に対して、これと同程度の約
2.7×10-6/℃の熱可塑性エラストマー樹脂からな
り、常温ではゴム弾性を呈し高温では可塑化する特性を
もっているので、後述する実装工程や使用開始後のヒー
トサイクルにおいてチップ2に加わる熱応力をほぼ恒常
的に吸収することができる。
【0033】また応力緩和膜3は外径がチップ2とほぼ
同じサイズの中抜き矩形状で、接着面が単位面積当たり
の応力分布密度の最も大きいチップ外周の周縁部に対応
することによって、高い応力分担ができるとともに、図
2(a)の線X−X’方向にも線Y−Y’方向にもチッ
プ2に加わる応力を均一に緩和することができる。
同じサイズの中抜き矩形状で、接着面が単位面積当たり
の応力分布密度の最も大きいチップ外周の周縁部に対応
することによって、高い応力分担ができるとともに、図
2(a)の線X−X’方向にも線Y−Y’方向にもチッ
プ2に加わる応力を均一に緩和することができる。
【0034】キャリアフィルム6と絶縁性基板8は何れ
もチップ2とほぼ同じ面積サイズをもち、予めキャリア
フィルム6の下面は予備的接着材5dにより絶縁性基板
8の上面に接着されている。キャリアフィルム6は、膜
厚が約1mmで、絶縁性基板8と類似のポリイミド系樹脂
からなる。
もチップ2とほぼ同じ面積サイズをもち、予めキャリア
フィルム6の下面は予備的接着材5dにより絶縁性基板
8の上面に接着されている。キャリアフィルム6は、膜
厚が約1mmで、絶縁性基板8と類似のポリイミド系樹脂
からなる。
【0035】図2(a)に示すように、キャリアフィル
ム6上面には、接着材5cが配置され、チップ2を圧着
で接着固定する。また、フィルム上電極7aは、複数の
チップ電極2aに夫々直接々続される。キャリアフィル
ム6下面にはフィルム上電極7aとは別の位置に図示し
ない複数のフィルム下電極7bを設け、またキャリアフ
ィルム6内部にはフィルム上電極7aとフィルム下電極
7b間を接続する複数のフィルム内部リード7cを埋設
する。
ム6上面には、接着材5cが配置され、チップ2を圧着
で接着固定する。また、フィルム上電極7aは、複数の
チップ電極2aに夫々直接々続される。キャリアフィル
ム6下面にはフィルム上電極7aとは別の位置に図示し
ない複数のフィルム下電極7bを設け、またキャリアフ
ィルム6内部にはフィルム上電極7aとフィルム下電極
7b間を接続する複数のフィルム内部リード7cを埋設
する。
【0036】チップ2と応力緩和膜3の上面とは、接着
材5aを介して接着固定され、応力緩和膜3の下面とキ
ャリアフィルム6の上面とは接着材5bを介して接着固
定される。また、チップ2とキャリアフィルム6上面と
は、部分的面積サイズの接着材5cを介して圧着固定さ
れ、複数のチップ電極2aは複数のフィルム上電極7a
と夫々に直接接続される。これらの機械的圧着あるいは
接着、及び電気的接続は一括して同時に行うことができ
る。
材5aを介して接着固定され、応力緩和膜3の下面とキ
ャリアフィルム6の上面とは接着材5bを介して接着固
定される。また、チップ2とキャリアフィルム6上面と
は、部分的面積サイズの接着材5cを介して圧着固定さ
れ、複数のチップ電極2aは複数のフィルム上電極7a
と夫々に直接接続される。これらの機械的圧着あるいは
接着、及び電気的接続は一括して同時に行うことができ
る。
【0037】次に図2(a)と図1を参照して、チップ
電極2aから絶縁性基板8までの電気的接続をまとまと
めて説明する。まずチップ2の下面に形成された複数の
電極パッドがチップ電極2aとなってキャリアフィルム
6上面のフィルム上電極7aに直接々続され、キャリア
フィルム6の内部埋設または上面の内部リード7cを経
て、キャリアフィルム6下面のフィルム下電極7bに至
る。フィルム下電極7bから、絶縁性基板8上面の複数
の基板上電極7dを経由し、絶縁性基板8の内部に埋設
された複数の内部リード7eを経て、絶縁性基板8の主
面に配設する信号用半田バンプ9および遮蔽用半田バン
プ10に接続する。
電極2aから絶縁性基板8までの電気的接続をまとまと
めて説明する。まずチップ2の下面に形成された複数の
電極パッドがチップ電極2aとなってキャリアフィルム
6上面のフィルム上電極7aに直接々続され、キャリア
フィルム6の内部埋設または上面の内部リード7cを経
て、キャリアフィルム6下面のフィルム下電極7bに至
る。フィルム下電極7bから、絶縁性基板8上面の複数
の基板上電極7dを経由し、絶縁性基板8の内部に埋設
された複数の内部リード7eを経て、絶縁性基板8の主
面に配設する信号用半田バンプ9および遮蔽用半田バン
プ10に接続する。
【0038】図3(a)は図2(b)の半導体装置1を
上下逆にしたときの上面斜視図である。図3を参照し
て、マザーボード90に対する半導体装置1の外部電極
となる信号用半田バンプ9と遮蔽用半田バンプ10の形
成法と電気接続を説明する。既に接着組立と内部配線を
終了した半導体装置1には、半田バンプ9と半田バンプ
10を形成するための半球状の穴51が複数、グリッド
アレイ格子状に設けてある。半球状の穴51に、例えば
Pb−Snからなる半田ワイヤを用いてワイヤボンディ
ング方法で球状半田に形成し、球状半田を半球状の穴5
1上に接合後、半田バンプ9と10のみを残してワイヤ
を切断する。
上下逆にしたときの上面斜視図である。図3を参照し
て、マザーボード90に対する半導体装置1の外部電極
となる信号用半田バンプ9と遮蔽用半田バンプ10の形
成法と電気接続を説明する。既に接着組立と内部配線を
終了した半導体装置1には、半田バンプ9と半田バンプ
10を形成するための半球状の穴51が複数、グリッド
アレイ格子状に設けてある。半球状の穴51に、例えば
Pb−Snからなる半田ワイヤを用いてワイヤボンディ
ング方法で球状半田に形成し、球状半田を半球状の穴5
1上に接合後、半田バンプ9と10のみを残してワイヤ
を切断する。
【0039】絶縁性基板8の内部リード7eは既に半球
状の穴51の表面に達しており、半田バンプ9と10を
形成すると内部リード7eから上述の電気的接続ルート
を経由して複数のチップ電極2aの夫々に接続する。絶
縁性基板8の内部リード7eとキャリアフィルム6の内
部リード7cの配設の仕方によって、マザーボード90
からの種々要求に適応できるようにチップ電極2aと信
号用半田バンプ9の接続切替ができる。
状の穴51の表面に達しており、半田バンプ9と10を
形成すると内部リード7eから上述の電気的接続ルート
を経由して複数のチップ電極2aの夫々に接続する。絶
縁性基板8の内部リード7eとキャリアフィルム6の内
部リード7cの配設の仕方によって、マザーボード90
からの種々要求に適応できるようにチップ電極2aと信
号用半田バンプ9の接続切替ができる。
【0040】図3(b)に白丸で示した信号用半田バン
プ9は絶縁性基板8の比較的に中央部領域に配列する。
他方の、斜線ハッチングで示した遮蔽用半田バンプ10
は複数の信号用半田バンプ9のグループの全周囲を包囲
するように絶縁性基板8の周辺部領域に配列する。即ち
チップ2の周縁部に対応する領域、更に換言すると、応
力緩和膜3の中抜き矩形状の接着面が接着されている単
位面積当たり応力分布密度の最も大きいチップ外周の周
縁部に対応する領域に配設することによって、遮蔽用半
田バンプ10の応力分担を重くするとともに、信号用半
田バンプ9の応力分担を軽くする。
プ9は絶縁性基板8の比較的に中央部領域に配列する。
他方の、斜線ハッチングで示した遮蔽用半田バンプ10
は複数の信号用半田バンプ9のグループの全周囲を包囲
するように絶縁性基板8の周辺部領域に配列する。即ち
チップ2の周縁部に対応する領域、更に換言すると、応
力緩和膜3の中抜き矩形状の接着面が接着されている単
位面積当たり応力分布密度の最も大きいチップ外周の周
縁部に対応する領域に配設することによって、遮蔽用半
田バンプ10の応力分担を重くするとともに、信号用半
田バンプ9の応力分担を軽くする。
【0041】図1(a)に戻って、電気接続が終了した
半導体装置1を封止用金型に入れて、エポキシ樹脂から
なる封止材11を注入し成型する。封止材11はチップ
2の下面と応力緩和膜3の上面、つまり応力緩和膜3の
中抜き部分(図2(a)参照)など積層組立の構成部材
間の隙間を接着固定するとともに、気密封止することに
よってチップ2を外部環境から遮断する。そして封止材
11で固定された半導体装置1をエポキシ樹脂のパッケ
ージ12で覆うことによって、パッケージ12のサイズ
がチップ2のサイズとほぼ同じでありながら、チップ2
と半田バンプ9、10との間に応力緩和膜3からなる応
力緩和手段を備えたことを特徴とする半導体装置1が完
成する。
半導体装置1を封止用金型に入れて、エポキシ樹脂から
なる封止材11を注入し成型する。封止材11はチップ
2の下面と応力緩和膜3の上面、つまり応力緩和膜3の
中抜き部分(図2(a)参照)など積層組立の構成部材
間の隙間を接着固定するとともに、気密封止することに
よってチップ2を外部環境から遮断する。そして封止材
11で固定された半導体装置1をエポキシ樹脂のパッケ
ージ12で覆うことによって、パッケージ12のサイズ
がチップ2のサイズとほぼ同じでありながら、チップ2
と半田バンプ9、10との間に応力緩和膜3からなる応
力緩和手段を備えたことを特徴とする半導体装置1が完
成する。
【0042】最後に、信号用半田バンプ9はチップ2と
マザーボード90間の信号を入出力する半導体装置1の
外部電極であり、マザーボード90の信号入出力電極9
0aに半田付け接続し、また遮蔽用半田バンプ10をマ
ザーボード90の接地電位の電極90bに半田付け接続
することにより、半導体装置1のマザーボード90への
実装が終了する。
マザーボード90間の信号を入出力する半導体装置1の
外部電極であり、マザーボード90の信号入出力電極9
0aに半田付け接続し、また遮蔽用半田バンプ10をマ
ザーボード90の接地電位の電極90bに半田付け接続
することにより、半導体装置1のマザーボード90への
実装が終了する。
【0043】ここで、複数の半田バンプ9と10をマザ
ーボード90の複数の電極90a,90bに半田付によ
って機械的に固定するので、絶縁性基板8に加わる応力
をマザーボード90に分散する作用がある。特に応力分
布密度の最も大きいチップ2の周縁部に対応する位置に
複数の遮蔽用半田バンプ10を設けたので、信号用半田
バンプ9の1個当たりの分担応力が大幅に低減し、従っ
てマザーボード90からの曲げ荷重や温度サイクルに対
する接続信頼性も向上する。
ーボード90の複数の電極90a,90bに半田付によ
って機械的に固定するので、絶縁性基板8に加わる応力
をマザーボード90に分散する作用がある。特に応力分
布密度の最も大きいチップ2の周縁部に対応する位置に
複数の遮蔽用半田バンプ10を設けたので、信号用半田
バンプ9の1個当たりの分担応力が大幅に低減し、従っ
てマザーボード90からの曲げ荷重や温度サイクルに対
する接続信頼性も向上する。
【0044】また、接地電位の遮蔽用半田バンプ10に
よって周囲を取り囲まれた信号用半田バンプ9は、チッ
プ2とマザーボード90以外の外部信号とは遮蔽用半田
バンプ10を介して電気的に遮蔽されることになる。従
って外来ノイズが少なくて、外部信号と信号用半田バン
プ9とのクロストークを防止したCSPパッケージの装
1が実現できる。
よって周囲を取り囲まれた信号用半田バンプ9は、チッ
プ2とマザーボード90以外の外部信号とは遮蔽用半田
バンプ10を介して電気的に遮蔽されることになる。従
って外来ノイズが少なくて、外部信号と信号用半田バン
プ9とのクロストークを防止したCSPパッケージの装
1が実現できる。
【0045】次に実施の形態1の変形例について説明す
る。 (ア)以上、応力緩和膜3の形状は中抜き矩形を用いる
場合を述べたが、これは1事例に過ぎず、単位面積当た
りの応力密度分布が最大となるチップ2の周縁部分との
接着面積を大きくできる環状形を用いる限り、4角形〜
8角形以上の多角形あるいは楕円形とすることもでき
る。
る。 (ア)以上、応力緩和膜3の形状は中抜き矩形を用いる
場合を述べたが、これは1事例に過ぎず、単位面積当た
りの応力密度分布が最大となるチップ2の周縁部分との
接着面積を大きくできる環状形を用いる限り、4角形〜
8角形以上の多角形あるいは楕円形とすることもでき
る。
【0046】(イ)またチップ2周縁部分との接着面積
が所定値よりも広くて対称形状であれば、応力緩和膜3
を非環状形としてもよい。例えばチップ2と同じ外径サ
イズの十字路形やX字路形、あるいはチップ2の4隅ま
たは4辺に対して対称形状とすることもできる。この場
合は、例えば十字路形から外れた位置にチップ電極2a
を配列するので、非環状形の応力緩和膜3とチップ2と
の隙間への封入材11の流入コンダクタンスが大きくな
り封着信頼性の高い半導体装置1を構成できる。 (ウ)半田バンプの形成方法は半田ワイヤボンディング
法の場合を述べたが、これに限定されず実施の形態3で
後述する電解メッキ法で形成してもよい。
が所定値よりも広くて対称形状であれば、応力緩和膜3
を非環状形としてもよい。例えばチップ2と同じ外径サ
イズの十字路形やX字路形、あるいはチップ2の4隅ま
たは4辺に対して対称形状とすることもできる。この場
合は、例えば十字路形から外れた位置にチップ電極2a
を配列するので、非環状形の応力緩和膜3とチップ2と
の隙間への封入材11の流入コンダクタンスが大きくな
り封着信頼性の高い半導体装置1を構成できる。 (ウ)半田バンプの形成方法は半田ワイヤボンディング
法の場合を述べたが、これに限定されず実施の形態3で
後述する電解メッキ法で形成してもよい。
【0047】(エ)また絶縁性基板8の周縁部分に対応
する半田バンプを全て遮蔽用半田バンプ10として説明
したが、これに限定されず、複数の信号用半田バンプ9
の周囲を包囲する複数の遮蔽用半田バンプ10を配設し
てもよい。換言すると、例えばチップ電極2aが「田の
字形」の4ブロックに形成され、応力緩和膜3が十字路
形に形成され、同様に半田バンプも4ブロックに形成さ
れた場合は、ブロック毎に信号用半田バンプ9を遮蔽用
半田バンプ10が包囲する配列パターンとしてもよい。 (オ)そして接地電位に接続する遮蔽用半田バンプ10
の代わりに、適用回路上の必要性に応じて、電源電位に
接続続する遮蔽用半田バンプを設けてもよい。
する半田バンプを全て遮蔽用半田バンプ10として説明
したが、これに限定されず、複数の信号用半田バンプ9
の周囲を包囲する複数の遮蔽用半田バンプ10を配設し
てもよい。換言すると、例えばチップ電極2aが「田の
字形」の4ブロックに形成され、応力緩和膜3が十字路
形に形成され、同様に半田バンプも4ブロックに形成さ
れた場合は、ブロック毎に信号用半田バンプ9を遮蔽用
半田バンプ10が包囲する配列パターンとしてもよい。 (オ)そして接地電位に接続する遮蔽用半田バンプ10
の代わりに、適用回路上の必要性に応じて、電源電位に
接続続する遮蔽用半田バンプを設けてもよい。
【0048】以上のようにこの発明の実施の形態1によ
る半導体装置1は、チップ2とほぼ同じ面積サイズを有
する絶縁性基板8の裏面8b(図1(a)で上面)に予
めキャリアフィルム6を接着しておき、キャリアフィル
ム6上面の部分的面積サイズの接着材5cと少なくとも
チップ2と絶縁性基板8の周縁部に接着する応力緩和膜
3両面の接着材5aと5bとを介して、チップ2と応力
緩和膜3と絶縁性基板8を圧着すると同時に、チップ電
極2aとフィルム上電極7aも直接々着して積層組立す
る。
る半導体装置1は、チップ2とほぼ同じ面積サイズを有
する絶縁性基板8の裏面8b(図1(a)で上面)に予
めキャリアフィルム6を接着しておき、キャリアフィル
ム6上面の部分的面積サイズの接着材5cと少なくとも
チップ2と絶縁性基板8の周縁部に接着する応力緩和膜
3両面の接着材5aと5bとを介して、チップ2と応力
緩和膜3と絶縁性基板8を圧着すると同時に、チップ電
極2aとフィルム上電極7aも直接々着して積層組立す
る。
【0049】その後、絶縁性基板の主面8aにグリッド
アレイ格子状に、チップ2とマザーボード90に対して
信号を入出力する複数の信号用半田バンプ9を配列し、
その周囲を包囲するとともに、接地または電源電位と接
続して複数の信号用半田バンプ9を遮蔽する複数の遮蔽
用半田バンプ10を少なくとも絶縁性基板の主面8aの
周辺部領域に配設する。その後、封止材11で気密封止
し、ほぼチップサイズのパッケージ12に収納すること
を特徴とするものである。
アレイ格子状に、チップ2とマザーボード90に対して
信号を入出力する複数の信号用半田バンプ9を配列し、
その周囲を包囲するとともに、接地または電源電位と接
続して複数の信号用半田バンプ9を遮蔽する複数の遮蔽
用半田バンプ10を少なくとも絶縁性基板の主面8aの
周辺部領域に配設する。その後、封止材11で気密封止
し、ほぼチップサイズのパッケージ12に収納すること
を特徴とするものである。
【0050】実施の形態2.図4(a)は、この発明の
実施の形態2による実装用の半導体装置を示す断面図、
図4(b)はこの半導体装置の下面図を示す。また、図
5(a)は遮蔽層を含む応力緩和膜の平面図、図5
(b)及び図5(c)はその断面図である。なお実施の
形態1における図1〜図3と同一または相当部分の符号
は説明を省略し、実施の形態2による関連部分のみ説明
する。
実施の形態2による実装用の半導体装置を示す断面図、
図4(b)はこの半導体装置の下面図を示す。また、図
5(a)は遮蔽層を含む応力緩和膜の平面図、図5
(b)及び図5(c)はその断面図である。なお実施の
形態1における図1〜図3と同一または相当部分の符号
は説明を省略し、実施の形態2による関連部分のみ説明
する。
【0051】図4(a)を参照して半導体装置1aの積
層構造を説明する。図4が上述の実施の形態1と異なる
第1点目は、内部に遮蔽層4と遮蔽層電極4aを埋設し
た複合膜からなる応力緩和膜13をチップ2とキャリア
フィルム6とに接着したことである。
層構造を説明する。図4が上述の実施の形態1と異なる
第1点目は、内部に遮蔽層4と遮蔽層電極4aを埋設し
た複合膜からなる応力緩和膜13をチップ2とキャリア
フィルム6とに接着したことである。
【0052】以下、遮蔽層4を含む複合応力緩和膜13
の構造を説明する。図5(b)は図5(a)の平面図の
鎖線B−B’の切断面を、図5(c)は鎖線C−C’の
切断面を示す。遮蔽層4は導電性の導電膜、例えばアル
ミ、銅、金などを0.1〜0.5mmの膜厚として、熱
可塑性エラストマー樹脂からなる応力緩和膜3から露出
しないように内部に埋込まれている。また遮蔽層4と同
じ導電膜からなる遮蔽層電極4aは、例えば図5では4
個が形成され、各々は応力緩和膜3の4隅で遮蔽層4と
接続し、後述のフィルム上電極7aを介して接地電位に
接続した遮蔽用半田バンプ10に電気的に接続してい
る。
の構造を説明する。図5(b)は図5(a)の平面図の
鎖線B−B’の切断面を、図5(c)は鎖線C−C’の
切断面を示す。遮蔽層4は導電性の導電膜、例えばアル
ミ、銅、金などを0.1〜0.5mmの膜厚として、熱
可塑性エラストマー樹脂からなる応力緩和膜3から露出
しないように内部に埋込まれている。また遮蔽層4と同
じ導電膜からなる遮蔽層電極4aは、例えば図5では4
個が形成され、各々は応力緩和膜3の4隅で遮蔽層4と
接続し、後述のフィルム上電極7aを介して接地電位に
接続した遮蔽用半田バンプ10に電気的に接続してい
る。
【0053】ここで、遮蔽層4を含む複合の応力緩和膜
13を上述の図2(a)の工程で用いると、遮蔽層4が
図示しないチップ電極2aとキャリアフィルム6のフィ
ルム内部リード7cと絶縁性基板8の図示しない内部リ
ード7eの全周囲を至近距離から包囲するように配設し
たことになるので、応力緩和膜13は応力緩和膜3と同
じ面積でありながら優れたノイズ抑制能力を有してい
る。
13を上述の図2(a)の工程で用いると、遮蔽層4が
図示しないチップ電極2aとキャリアフィルム6のフィ
ルム内部リード7cと絶縁性基板8の図示しない内部リ
ード7eの全周囲を至近距離から包囲するように配設し
たことになるので、応力緩和膜13は応力緩和膜3と同
じ面積でありながら優れたノイズ抑制能力を有してい
る。
【0054】図4(b)に示すように、半導体装置1a
の特徴の第2点目は、絶縁性基板8の主面8aに信号用
半田バンプ9と遮蔽用半田バンプ10を交互に配置し
て、信号用半田バンプ9の各々の周囲を4個の遮蔽用半
田バンプ10が包囲するように配列していることであ
る。また、図4(a)に示すように、絶縁性基板8の4
隅に配設された4個の遮蔽用半田バンプ10は、絶縁性
基板8のスルーホール内部リード7fを介して4隅に配
設された4個の遮蔽層電極4aに接続している。
の特徴の第2点目は、絶縁性基板8の主面8aに信号用
半田バンプ9と遮蔽用半田バンプ10を交互に配置し
て、信号用半田バンプ9の各々の周囲を4個の遮蔽用半
田バンプ10が包囲するように配列していることであ
る。また、図4(a)に示すように、絶縁性基板8の4
隅に配設された4個の遮蔽用半田バンプ10は、絶縁性
基板8のスルーホール内部リード7fを介して4隅に配
設された4個の遮蔽層電極4aに接続している。
【0055】実施の形態1による半導体装置1では外部
信号と信号用半田バンプ9とのクロストークを防止でき
るが、これに加えて実施の形態2による半導体装置1a
では更に、信号用半田バンプ9を包囲する4個の遮蔽用
半田バンプ10の各々と遮蔽層4と同電位の遮蔽用半田
バンプ10とを、接地電位のチップ電極2aまたは接地
電位の内部リード7eなどに接続することによって、信
号用半田バンプ9同士のクロストークも防止できる。ま
た、遮蔽層4と同電位の遮蔽用半田バンプ10をマザー
ボード90の電極90aを介して接地電位に接続して
も、信号用半田バンプ9を電気的に遮蔽して信号用半田
バンプ9同士のクロストークを防止できる。
信号と信号用半田バンプ9とのクロストークを防止でき
るが、これに加えて実施の形態2による半導体装置1a
では更に、信号用半田バンプ9を包囲する4個の遮蔽用
半田バンプ10の各々と遮蔽層4と同電位の遮蔽用半田
バンプ10とを、接地電位のチップ電極2aまたは接地
電位の内部リード7eなどに接続することによって、信
号用半田バンプ9同士のクロストークも防止できる。ま
た、遮蔽層4と同電位の遮蔽用半田バンプ10をマザー
ボード90の電極90aを介して接地電位に接続して
も、信号用半田バンプ9を電気的に遮蔽して信号用半田
バンプ9同士のクロストークを防止できる。
【0056】次に実施の形態2の変形例について説明す
る。 (カ)遮蔽層4の形状は、中抜き矩形の平板を用いる場
合を述べたが、これは1事例に過ぎず、例えば複数の中
抜き穴をグリッドアレイ格子状に配列した平板としても
よい。この場合は信号用半田バンプ9同士のクロストー
クを更に効果的に防止することができる。
る。 (カ)遮蔽層4の形状は、中抜き矩形の平板を用いる場
合を述べたが、これは1事例に過ぎず、例えば複数の中
抜き穴をグリッドアレイ格子状に配列した平板としても
よい。この場合は信号用半田バンプ9同士のクロストー
クを更に効果的に防止することができる。
【0057】(キ)遮蔽層電極4aは、応力緩和膜13
の4隅に各1個を配設したがこれに限定されず、例えば
遮蔽層4の全周と接する浅い筒状、つまり遮蔽層4と遮
蔽層電極4aを連続層とした中抜き矩形皿のように構成
してもよい。 (ク)遮蔽層4と遮蔽層電極4aは金属膜の場合を述べ
たが、導電性の樹脂膜であってもよく、この場合は熱可
塑性エラストマー樹脂からなる応力緩和膜3との体積膨
張率が近似するので、応力緩和膜3本来の機能が損なわ
れることがない。
の4隅に各1個を配設したがこれに限定されず、例えば
遮蔽層4の全周と接する浅い筒状、つまり遮蔽層4と遮
蔽層電極4aを連続層とした中抜き矩形皿のように構成
してもよい。 (ク)遮蔽層4と遮蔽層電極4aは金属膜の場合を述べ
たが、導電性の樹脂膜であってもよく、この場合は熱可
塑性エラストマー樹脂からなる応力緩和膜3との体積膨
張率が近似するので、応力緩和膜3本来の機能が損なわ
れることがない。
【0058】(ケ)信号用半田バンプ9の各々の周囲を
4個の遮蔽用半田バンプ10が取り囲むように配設した
が、これに限定されず、例えば相補信号が入出力する互
いに隣接する2個の信号用半田バンプ9を、6個の遮蔽
用半田バンプ10が取り囲むように配設することも可能
である。この場合は絶縁性基板8は同じ面積でありなが
ら信号用半田バンプ9を図4よりも多く配設することが
できる。
4個の遮蔽用半田バンプ10が取り囲むように配設した
が、これに限定されず、例えば相補信号が入出力する互
いに隣接する2個の信号用半田バンプ9を、6個の遮蔽
用半田バンプ10が取り囲むように配設することも可能
である。この場合は絶縁性基板8は同じ面積でありなが
ら信号用半田バンプ9を図4よりも多く配設することが
できる。
【0059】(コ)遮蔽用半田バンプ10を接地電位に
接続する場合を述べたが、これだけに限定されず、電源
電位に接続する少なくとも1個の遮蔽用半田バンプ10
を含んでいてもよい。
接続する場合を述べたが、これだけに限定されず、電源
電位に接続する少なくとも1個の遮蔽用半田バンプ10
を含んでいてもよい。
【0060】以上のように、この発明の実施の形態2に
よる半導体装置1aは、内部に遮蔽層4と遮蔽層電極4
aを埋設した複合膜からなる応力緩和膜13をチップ2
とキャリアフィルム6に接着し、チップ電極2aとフィ
ルム内部リード7cと絶縁性基板8の内部リード7eの
全周囲を至近距離から包囲するように配設したので、応
力緩和膜13は応力緩和膜3と同じ面積でありながら優
れたノイズ抑制能力を有している。
よる半導体装置1aは、内部に遮蔽層4と遮蔽層電極4
aを埋設した複合膜からなる応力緩和膜13をチップ2
とキャリアフィルム6に接着し、チップ電極2aとフィ
ルム内部リード7cと絶縁性基板8の内部リード7eの
全周囲を至近距離から包囲するように配設したので、応
力緩和膜13は応力緩和膜3と同じ面積でありながら優
れたノイズ抑制能力を有している。
【0061】また、外部信号と信号用半田バンプ9との
クロストークを防止だけでなく、信号用半田バンプ9を
包囲する複数の遮蔽用半田バンプ10の各々と遮蔽層4
と同電位の遮蔽用半田バンプ10とを、接地電位のチッ
プ電極2aまたは接地電位の内部リード7eあるいはマ
ザーボード90の電極90aなどに接続することによっ
て、信号用半田バンプ9が接地電位の遮蔽用半田バンプ
10を介して遮蔽され、信号用半田バンプ9同士のクロ
ストークをも防止することを特徴とするものである。
クロストークを防止だけでなく、信号用半田バンプ9を
包囲する複数の遮蔽用半田バンプ10の各々と遮蔽層4
と同電位の遮蔽用半田バンプ10とを、接地電位のチッ
プ電極2aまたは接地電位の内部リード7eあるいはマ
ザーボード90の電極90aなどに接続することによっ
て、信号用半田バンプ9が接地電位の遮蔽用半田バンプ
10を介して遮蔽され、信号用半田バンプ9同士のクロ
ストークをも防止することを特徴とするものである。
【0062】実施の形態3.図6はこの発明の実施の形
態3による実装用の半導体装置の断面図と下面図、図7
は筒形遮蔽層アレイを含む絶縁性基板の形成工程を説明
する断面図、また図8は角形半田電極を含む絶縁性基板
の形成工程を説明する断面図である。なお上述の図1〜
図5と同一または相当部分の符号は説明を省略し、実施
の形態3による関連部分のみ説明する。
態3による実装用の半導体装置の断面図と下面図、図7
は筒形遮蔽層アレイを含む絶縁性基板の形成工程を説明
する断面図、また図8は角形半田電極を含む絶縁性基板
の形成工程を説明する断面図である。なお上述の図1〜
図5と同一または相当部分の符号は説明を省略し、実施
の形態3による関連部分のみ説明する。
【0063】図6を参照して、半導体装置1bが上述の
実施の形態1、2と対比して異なる第1点目は、絶縁性
基板18の内部に遮蔽層アレイ14を含むことであり、
遮蔽層アレイ14を含む絶縁性基板18の形成工程を図
7、図8に示す。
実施の形態1、2と対比して異なる第1点目は、絶縁性
基板18の内部に遮蔽層アレイ14を含むことであり、
遮蔽層アレイ14を含む絶縁性基板18の形成工程を図
7、図8に示す。
【0064】第2点目は、絶縁性基板の主面18aに、
半導体装置1bの外部電極となる信号用角形電極19を
グリッドアレイ格子状に、かつ信号用角形電極19が絶
縁性基板18の主面18aから突出しないように構成す
ることである。信号用と遮蔽用の角形電極19、20の
形成工程を図8に示す。
半導体装置1bの外部電極となる信号用角形電極19を
グリッドアレイ格子状に、かつ信号用角形電極19が絶
縁性基板18の主面18aから突出しないように構成す
ることである。信号用と遮蔽用の角形電極19、20の
形成工程を図8に示す。
【0065】第3点目は、絶縁性基板18の内部に、角
形の信号用電極19の1個毎に、夫々の全周を同軸状に
包囲するように筒形遮蔽層を形成し、この筒形遮蔽層ア
レイ14をマトリクス状に埋設したことであり、筒形遮
蔽層アレイ14の形成工程を図7に示す。
形の信号用電極19の1個毎に、夫々の全周を同軸状に
包囲するように筒形遮蔽層を形成し、この筒形遮蔽層ア
レイ14をマトリクス状に埋設したことであり、筒形遮
蔽層アレイ14の形成工程を図7に示す。
【0066】第4点目は、筒形遮蔽層アレイ14の一端
はキャリアフィルム6のフィルム内部リード7cに電気
的に接続し、一方、接地電位に接続した遮蔽用電極20
は絶縁性基板18の基板スルーホール63の内部リード
7fを介してフィルム内部リード7cに電気的に接続
し、そしてフィルム内部リード7cはフィルム上電極を
介してチップ電極2aに接続していることである。なお
図6において遮蔽用電極20は下面図の4隅の各1個の
みで、それ以外の全ては信号用電極19が配列されてい
る。そして第5点目は、ヒートシンク付きパッケージ2
3を用いることである。
はキャリアフィルム6のフィルム内部リード7cに電気
的に接続し、一方、接地電位に接続した遮蔽用電極20
は絶縁性基板18の基板スルーホール63の内部リード
7fを介してフィルム内部リード7cに電気的に接続
し、そしてフィルム内部リード7cはフィルム上電極を
介してチップ電極2aに接続していることである。なお
図6において遮蔽用電極20は下面図の4隅の各1個の
みで、それ以外の全ては信号用電極19が配列されてい
る。そして第5点目は、ヒートシンク付きパッケージ2
3を用いることである。
【0067】次に図7を参照して、筒形遮蔽層アレイ1
4を含む絶縁性基板18の形成工程を説明する。図7
(a)は鋳型にポリイミド樹脂を注入して成型された絶
縁性基板18の成型体60の断面図で、図中の筒形穴6
1は溝幅約1mmの4角形溝であって、この溝幅が筒形
の遮蔽層アレイ14の膜厚となる。筒形の遮蔽層アレイ
14の導電材料14aは上述の応力緩和膜13内の遮蔽
層4と同じでよいが、ここでは例えば金を(b)図のよ
うに蒸着した。その後、成型体60の両面に付着した金
を、ポリイミド樹脂をストッパーとして化学的機械研磨
(Chemical Mechanical Polishing )で除去し、成型体
60に埋設された(c)図のように筒形の遮蔽層アレイ
14を形成する。
4を含む絶縁性基板18の形成工程を説明する。図7
(a)は鋳型にポリイミド樹脂を注入して成型された絶
縁性基板18の成型体60の断面図で、図中の筒形穴6
1は溝幅約1mmの4角形溝であって、この溝幅が筒形
の遮蔽層アレイ14の膜厚となる。筒形の遮蔽層アレイ
14の導電材料14aは上述の応力緩和膜13内の遮蔽
層4と同じでよいが、ここでは例えば金を(b)図のよ
うに蒸着した。その後、成型体60の両面に付着した金
を、ポリイミド樹脂をストッパーとして化学的機械研磨
(Chemical Mechanical Polishing )で除去し、成型体
60に埋設された(c)図のように筒形の遮蔽層アレイ
14を形成する。
【0068】次に図7(c)(d)および図8を参照し
て、信号用と遮蔽用の角形電極19、20を含む絶縁性
基板18の形成工程を説明する。筒形の遮蔽層アレイ1
4を形成した後、図7(c)図の天地を逆さまにして、
パターニングされたマスク64を用いて成型体60をエ
ッチングすると図7(d)のように角形電極用の角形開
口62と、角形開口62の底部の基板を貫通するスルー
ホール63が形成される。
て、信号用と遮蔽用の角形電極19、20を含む絶縁性
基板18の形成工程を説明する。筒形の遮蔽層アレイ1
4を形成した後、図7(c)図の天地を逆さまにして、
パターニングされたマスク64を用いて成型体60をエ
ッチングすると図7(d)のように角形電極用の角形開
口62と、角形開口62の底部の基板を貫通するスルー
ホール63が形成される。
【0069】図8(a)を参照して、角形電極用の角形
開口62と基板スルーホール63が形成された図7
(d)の絶縁性基板18と、キャリアフィルム6と、応
力緩和膜3と、チップ2とを、上述の実施の形態1(図
3)とは異なる方法で組立てる。
開口62と基板スルーホール63が形成された図7
(d)の絶縁性基板18と、キャリアフィルム6と、応
力緩和膜3と、チップ2とを、上述の実施の形態1(図
3)とは異なる方法で組立てる。
【0070】図8(b)を参照して、次に角形電極用の
半田材料、例えばPbーSnからなる半田を電解メッキ
法によって角形開口62に埋め込み、絶縁性基板18よ
りも突出する状態にする。この際、筒形の遮蔽層アレイ
14は表面に露出していないので信号用角形電極19と
筒形遮蔽層アレイ14とがショートする心配はない。
半田材料、例えばPbーSnからなる半田を電解メッキ
法によって角形開口62に埋め込み、絶縁性基板18よ
りも突出する状態にする。この際、筒形の遮蔽層アレイ
14は表面に露出していないので信号用角形電極19と
筒形遮蔽層アレイ14とがショートする心配はない。
【0071】図8(c)図では研磨盤65を用いて角形
電極19と絶縁性基板18を均一に研磨する。研磨工程
では絶縁性基板18を研磨し過ぎて、筒形遮蔽層アレイ
14が露出しないように注意しながら、図8(d)に示
す絶縁性基板18の埋め込み量、つまり残存板厚66は
最低でも1μm以上となるように調整して、かつ角形電
極19の半田金属が絶縁性基板18の主面18aから突
出しない状態で研磨を終了する。即ち電極は、突出する
バンプではなくて、突出しないパッドに仕上げる。
電極19と絶縁性基板18を均一に研磨する。研磨工程
では絶縁性基板18を研磨し過ぎて、筒形遮蔽層アレイ
14が露出しないように注意しながら、図8(d)に示
す絶縁性基板18の埋め込み量、つまり残存板厚66は
最低でも1μm以上となるように調整して、かつ角形電
極19の半田金属が絶縁性基板18の主面18aから突
出しない状態で研磨を終了する。即ち電極は、突出する
バンプではなくて、突出しないパッドに仕上げる。
【0072】信号用角形半田バンプ9aと絶縁性基板8
aを均一に研磨した後、エポキシ樹脂の封止材11を注
入し加熱成型金型でモ−ルドし、最後にヒートシンクを
備えたパッケージ23を装着すると図6の半導体装置1
bが完成する。そして、信号用角形電極19を1個毎に
同軸状に遮蔽する遮蔽層アレイ14を接地電位に接続し
た遮蔽用電極20に接続し、チップ電極2aあるいはマ
ザーボード90の電極90aを介して接地電位に接続し
ても、信号用角形電極19同士のクロストークを防止で
きることは、上述の半導体装置1aと同様である。
aを均一に研磨した後、エポキシ樹脂の封止材11を注
入し加熱成型金型でモ−ルドし、最後にヒートシンクを
備えたパッケージ23を装着すると図6の半導体装置1
bが完成する。そして、信号用角形電極19を1個毎に
同軸状に遮蔽する遮蔽層アレイ14を接地電位に接続し
た遮蔽用電極20に接続し、チップ電極2aあるいはマ
ザーボード90の電極90aを介して接地電位に接続し
ても、信号用角形電極19同士のクロストークを防止で
きることは、上述の半導体装置1aと同様である。
【0073】次に実施の形態3の変形例について説明す
る。 (サ)図6で用いた応力緩和膜3の代わりに、遮蔽層を
含む応力緩和膜13を用いると更に信号用電極19相互
間のクロストークを抑えることができる。 (シ)筒形の遮蔽層アレイ14を4角形の溝で形成した
が、例えば6角形または8角形の溝あるいは円筒形の溝
を用いてもよく、この場合は影部となる鋭角がないため
電解メッキ法においてはメッキ膜の均一性が向上する。
る。 (サ)図6で用いた応力緩和膜3の代わりに、遮蔽層を
含む応力緩和膜13を用いると更に信号用電極19相互
間のクロストークを抑えることができる。 (シ)筒形の遮蔽層アレイ14を4角形の溝で形成した
が、例えば6角形または8角形の溝あるいは円筒形の溝
を用いてもよく、この場合は影部となる鋭角がないため
電解メッキ法においてはメッキ膜の均一性が向上する。
【0074】(ス)外部電極となる信号用角形電極19
を絶縁性基板18の主面18aから突出しないように構
成する場合を述べたが、マザーボード90の電極90a
との組合わせ上の必要性に適応させる場合は、上述の信
号用半田バンプ9を用いてもよい。
を絶縁性基板18の主面18aから突出しないように構
成する場合を述べたが、マザーボード90の電極90a
との組合わせ上の必要性に適応させる場合は、上述の信
号用半田バンプ9を用いてもよい。
【0075】(セ)また信号用角形電極19の代わり
に、角形開口62に代わる底部が半球の円柱穴の中に上
述の図3の半田ワイヤを用いてワイヤボンディング方法
で球状半田バンプを埋め込み後、研磨形成して信号用円
柱電極としてもよい。 (ソ)ヒートシンクを備えたパッケージ23(図6)は
チップサイズよりも大きくなるので、パッケージの小形
化を優先する場合は、図6の左右のフィンを取り除いて
もよい。
に、角形開口62に代わる底部が半球の円柱穴の中に上
述の図3の半田ワイヤを用いてワイヤボンディング方法
で球状半田バンプを埋め込み後、研磨形成して信号用円
柱電極としてもよい。 (ソ)ヒートシンクを備えたパッケージ23(図6)は
チップサイズよりも大きくなるので、パッケージの小形
化を優先する場合は、図6の左右のフィンを取り除いて
もよい。
【0076】以上のように、この発明の実施の形態3に
よる半導体装置1bは、面積利用率の高い角形外部電極
19、20と、チップ2の発生熱を効率よく放散するヒ
ートシンク付きパッケージ23を備えたので、上述の半
導体装置1、1aよりも更に高密度・小形化に適すると
ともに、また、遮蔽層アレイ14を含む絶縁性基板18
を備え、信号用角形電極19を1個毎に筒形遮蔽層14
で同軸状に遮蔽し、しかも絶縁性基板の主面18aから
突出しない電極パッド構成としたので、30GHZ のマ
イクロ波領域においてもチップサイズを保持しつつ信号
用電極19同士のクロストークを確実に抑制できること
を特徴とするものである。
よる半導体装置1bは、面積利用率の高い角形外部電極
19、20と、チップ2の発生熱を効率よく放散するヒ
ートシンク付きパッケージ23を備えたので、上述の半
導体装置1、1aよりも更に高密度・小形化に適すると
ともに、また、遮蔽層アレイ14を含む絶縁性基板18
を備え、信号用角形電極19を1個毎に筒形遮蔽層14
で同軸状に遮蔽し、しかも絶縁性基板の主面18aから
突出しない電極パッド構成としたので、30GHZ のマ
イクロ波領域においてもチップサイズを保持しつつ信号
用電極19同士のクロストークを確実に抑制できること
を特徴とするものである。
【0077】実施の形態4.図9はこの発明の実施の形
態4による実装用の半導体装置1cの断面図、図10は
重水素を含む樹脂材料の説明図、また図11は重水素を
含む樹脂材料による中性子散乱の説明図である。なお上
述の図1〜図8と同一または相当部分の符号は説明を省
略し、実施の形態4による関連部分のみ説明する。
態4による実装用の半導体装置1cの断面図、図10は
重水素を含む樹脂材料の説明図、また図11は重水素を
含む樹脂材料による中性子散乱の説明図である。なお上
述の図1〜図8と同一または相当部分の符号は説明を省
略し、実施の形態4による関連部分のみ説明する。
【0078】半導体装置の製造プロセスや材料でしばし
ば使用される通常は質量数が11であるボロンB11の中
に、その同位体で質量数が10であるB10を含む場合
は、例えばボロンリンシリケートガラスBPSGなどに
中性子線が飛来すると、中性子線がB10と反応してα線
を発生させ、発生したα線がチップ2のシリコン基板に
入り、多量の電荷を発生させるためソフトエラーを起こ
すことが認められている。
ば使用される通常は質量数が11であるボロンB11の中
に、その同位体で質量数が10であるB10を含む場合
は、例えばボロンリンシリケートガラスBPSGなどに
中性子線が飛来すると、中性子線がB10と反応してα線
を発生させ、発生したα線がチップ2のシリコン基板に
入り、多量の電荷を発生させるためソフトエラーを起こ
すことが認められている。
【0079】今、BPSGなどを全く使用していなくて
も、例えば、チップ2を中性子線を含む宇宙線が突き抜
けると、シリコン基板上で電子・正孔対が発生し、これ
らの電荷はシリコン基板上の電界やポテンシャルを大き
く変化させるため、チップ2の一時的な誤動作の原因と
なる。実施の形態4の半導体装置1cは、中性子線の飛
来が無視できない宇宙空間や人工環境で使用する場合で
も、中性子線の突き抜けを阻止できる半導体装置を提供
しようとするものである。
も、例えば、チップ2を中性子線を含む宇宙線が突き抜
けると、シリコン基板上で電子・正孔対が発生し、これ
らの電荷はシリコン基板上の電界やポテンシャルを大き
く変化させるため、チップ2の一時的な誤動作の原因と
なる。実施の形態4の半導体装置1cは、中性子線の飛
来が無視できない宇宙空間や人工環境で使用する場合で
も、中性子線の突き抜けを阻止できる半導体装置を提供
しようとするものである。
【0080】半導体装置1cの断面図、図9において上
述の実施の形態1〜3と対照して異なる第1点目は、絶
縁性基板8とキャリアフィルム6の一方または両方を重
水素を含むポリイミド樹脂38と36で形成しているこ
とである。第2点目は樹脂封止材11と樹脂パッケージ
12の一方または両方をを重水素を含むエポキシ樹脂3
1と32で形成していることである。第3点目はチップ
2の裏面2cに重水素を含むポリイミド樹脂フィルム3
5を貼り付けていることである。上記第1〜3点目の全
て組み合わせて実施してもよく、また上記の何れか1つ
のみ実施することもできる。なお、その他の構成につい
ては上述の実施の形態1〜3と同様である。
述の実施の形態1〜3と対照して異なる第1点目は、絶
縁性基板8とキャリアフィルム6の一方または両方を重
水素を含むポリイミド樹脂38と36で形成しているこ
とである。第2点目は樹脂封止材11と樹脂パッケージ
12の一方または両方をを重水素を含むエポキシ樹脂3
1と32で形成していることである。第3点目はチップ
2の裏面2cに重水素を含むポリイミド樹脂フィルム3
5を貼り付けていることである。上記第1〜3点目の全
て組み合わせて実施してもよく、また上記の何れか1つ
のみ実施することもできる。なお、その他の構成につい
ては上述の実施の形態1〜3と同様である。
【0081】次に図10を参照して、実施の形態4によ
る図9の半導体装置1cに用いた重水素を含む樹脂材料
を説明する。図10(a)は、絶縁性基板8とキャリア
フィルム6ポリイミド樹脂に含まれているアルキル基に
C2 H5 を用いる代わりに、水素Hを重水素Dに置換し
たC2 D5 を用いる化学構造式を示している。また図1
0(b)は、封止材11とパッケージ12のエポキシ樹
脂に含まれているビスフェノールA中のCH3 を用いる
代わりに、水素Hを重水素Dに置換したCD3を用いる
化学構造式を示している。
る図9の半導体装置1cに用いた重水素を含む樹脂材料
を説明する。図10(a)は、絶縁性基板8とキャリア
フィルム6ポリイミド樹脂に含まれているアルキル基に
C2 H5 を用いる代わりに、水素Hを重水素Dに置換し
たC2 D5 を用いる化学構造式を示している。また図1
0(b)は、封止材11とパッケージ12のエポキシ樹
脂に含まれているビスフェノールA中のCH3 を用いる
代わりに、水素Hを重水素Dに置換したCD3を用いる
化学構造式を示している。
【0082】このようにポリイミド樹脂やエポキシ樹脂
に限らず一般の樹脂は水素原子を多く含むので、この水
素原子Hをその同位体である重水素Dに代えても、化学
的性質は全く同じで、両者とも全く同じ化学反応をす
る。発明者はこの点に着目して、重水素を含んだポリイ
ミド樹脂やエポキシ樹脂を従来とほぼ同様の製法を用い
て生成できることを確認した。
に限らず一般の樹脂は水素原子を多く含むので、この水
素原子Hをその同位体である重水素Dに代えても、化学
的性質は全く同じで、両者とも全く同じ化学反応をす
る。発明者はこの点に着目して、重水素を含んだポリイ
ミド樹脂やエポキシ樹脂を従来とほぼ同様の製法を用い
て生成できることを確認した。
【0083】次に図11を参照して、実施の形態4によ
る図9の半導体装置1cに用いた重水素を含む樹脂材料
による中性子散乱の動作を説明する。中性子は散乱過程
を通じて減速され、散乱断面積が大きくて吸収断面積が
甚だ小さい重水素は優れた中性子減速材である。重水素
中を走行する中性子の散乱断面積は図11(b)に示す
ように、中性子のエネルギーが小さくなると急増する。
図11(a)は、この関係を基に計算した重水素の中性
子遮蔽能力のシミュレーション結果を示している。
る図9の半導体装置1cに用いた重水素を含む樹脂材料
による中性子散乱の動作を説明する。中性子は散乱過程
を通じて減速され、散乱断面積が大きくて吸収断面積が
甚だ小さい重水素は優れた中性子減速材である。重水素
中を走行する中性子の散乱断面積は図11(b)に示す
ように、中性子のエネルギーが小さくなると急増する。
図11(a)は、この関係を基に計算した重水素の中性
子遮蔽能力のシミュレーション結果を示している。
【0084】以上のように、この発明の実施の形態4に
よる半導体装置1cは、絶縁性基板8とキャリアフィル
ム6と樹脂封止材11と樹脂パッケージ12と、そして
チップ裏面に貼り付ける樹脂フィルム24の何れか1つ
以上を、中性子線の突き抜けを阻止する重水素を含むポ
リイミド樹脂やエポキシ樹脂で構成したことを特徴とす
るものである。
よる半導体装置1cは、絶縁性基板8とキャリアフィル
ム6と樹脂封止材11と樹脂パッケージ12と、そして
チップ裏面に貼り付ける樹脂フィルム24の何れか1つ
以上を、中性子線の突き抜けを阻止する重水素を含むポ
リイミド樹脂やエポキシ樹脂で構成したことを特徴とす
るものである。
【0085】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。請求項
1の発明によれば、応力分布密度が最も高いチップの周
縁部に応力緩和膜を接着したのでチップが分担する応力
が軽減され、また、応力分布密度が最も高い絶縁性基板
の周縁部に遮蔽用電極を配設したので応力分布密度が低
い絶縁性基板の中央部に配設した信号用電極が分担する
応力が軽減される結果、マザーボード電極との接続信頼
性を大幅に向上できる効果を奏する。
れているので、以下に示すような効果を奏する。請求項
1の発明によれば、応力分布密度が最も高いチップの周
縁部に応力緩和膜を接着したのでチップが分担する応力
が軽減され、また、応力分布密度が最も高い絶縁性基板
の周縁部に遮蔽用電極を配設したので応力分布密度が低
い絶縁性基板の中央部に配設した信号用電極が分担する
応力が軽減される結果、マザーボード電極との接続信頼
性を大幅に向上できる効果を奏する。
【0086】請求項2の発明によれば、応力緩和膜に埋
設された遮蔽層が至近距離からチップ電極を遮蔽すると
ともに遮蔽用電極が信号用電極を遮蔽するので、ノイズ
を低減し信号用電極と外部の信号とのクロストークを防
止できる効果を奏する。
設された遮蔽層が至近距離からチップ電極を遮蔽すると
ともに遮蔽用電極が信号用電極を遮蔽するので、ノイズ
を低減し信号用電極と外部の信号とのクロストークを防
止できる効果を奏する。
【0087】請求項3の発明によれば、内部回路を切替
えることによってマザーボード側とチップ側と双方から
の要求にマッチした相互接続を実現できる効果を奏す
る。
えることによってマザーボード側とチップ側と双方から
の要求にマッチした相互接続を実現できる効果を奏す
る。
【0088】請求項4の発明によれば、信号用電極も遮
蔽用電極も夫々1個毎に同軸状に遮蔽されるので、外部
の信号とのクロストークだけでなく信号用電極の相互の
クロストークをも防止できる効果を奏する。特に、角形
の信号用電極と遮蔽用電極を4角筒形遮蔽層アレイで1
個毎に同軸状に遮蔽する構造は面積利用効率が高く、チ
ップおよびパッケージを小形化できる効果を奏する。
蔽用電極も夫々1個毎に同軸状に遮蔽されるので、外部
の信号とのクロストークだけでなく信号用電極の相互の
クロストークをも防止できる効果を奏する。特に、角形
の信号用電極と遮蔽用電極を4角筒形遮蔽層アレイで1
個毎に同軸状に遮蔽する構造は面積利用効率が高く、チ
ップおよびパッケージを小形化できる効果を奏する。
【0089】請求項5の発明によれば、外部電極は絶縁
性基板の主面から突出する半田バンプとなるので汎用性
が高く、マザーボードへの接続が容易になる効果を奏す
る。
性基板の主面から突出する半田バンプとなるので汎用性
が高く、マザーボードへの接続が容易になる効果を奏す
る。
【0090】請求項6の発明によれば、外部電極は絶縁
性基板の主面から突出しない電極パッドとなるので信号
伝送の信頼性が高く、信号用電極の相互のクロストーク
を強く抑制できる効果を奏する。
性基板の主面から突出しない電極パッドとなるので信号
伝送の信頼性が高く、信号用電極の相互のクロストーク
を強く抑制できる効果を奏する。
【0091】請求項7の発明によれば、同じ面積サイズ
のパッケージでありながらチップの発生熱を効率よく放
散できるので、長期動作に対する信頼性を高くできる効
果を奏する。
のパッケージでありながらチップの発生熱を効率よく放
散できるので、長期動作に対する信頼性を高くできる効
果を奏する。
【0092】請求項8の発明によれば、中性子が飛来す
る環境で使用可能になるとともに、中性子の通過を阻止
したソフトエラーを防止できる効果を奏する。する。
る環境で使用可能になるとともに、中性子の通過を阻止
したソフトエラーを防止できる効果を奏する。する。
【0093】請求項9の発明によれば、中抜き矩形と環
状形の応力緩和膜は遮蔽層を埋設できるのでクロストー
クを抑制できるとともに、十字路形応力緩和膜はチップ
と応力緩和膜との間隙への樹脂封止材の流れをよくする
ので封止の信頼性を高くできる効果を奏する。
状形の応力緩和膜は遮蔽層を埋設できるのでクロストー
クを抑制できるとともに、十字路形応力緩和膜はチップ
と応力緩和膜との間隙への樹脂封止材の流れをよくする
ので封止の信頼性を高くできる効果を奏する。
【図1】 この発明の実施の形態1による半導体装置の
断面図と下面図である。
断面図と下面図である。
【図2】 この発明の実施の形態1による半導体装置の
構造と工程を説明する斜視図である。
構造と工程を説明する斜視図である。
【図3】 この発明の実施の形態1による半導体装置の
構造と工程を説明する斜視図である。
構造と工程を説明する斜視図である。
【図4】 この発明の実施の形態2による半導体装置の
断面図と下面図である。
断面図と下面図である。
【図5】 この発明の実施の形態2による半導体装置の
遮蔽層を含む応力緩和膜を示す断面図と下面図である。
遮蔽層を含む応力緩和膜を示す断面図と下面図である。
【図6】 この発明の実施の形態3による半導体装置の
平面図と断面図である。
平面図と断面図である。
【図7】 この発明の実施の形態3による筒形遮蔽層ア
レイを含む絶縁性基板の形成工程を説明する断面図であ
る。
レイを含む絶縁性基板の形成工程を説明する断面図であ
る。
【図8】 この発明の実施の形態3による角形半田電極
の形成工程を説明する断面図である。
の形成工程を説明する断面図である。
【図9】 この発明の実施の形態4による半導体装置の
断面図である。
断面図である。
【図10】 この発明の実施の形態4による半導体装置
の重水素を含む樹脂材料の説明図である。
の重水素を含む樹脂材料の説明図である。
【図11】 この発明の実施の形態4による半導体装置
の重水素 を含む樹脂材料による中性子散乱の説明図で
ある。
の重水素 を含む樹脂材料による中性子散乱の説明図で
ある。
1 ,1a,1b,1c 半導体装置、 2 チップ、
2a チップ電極、2b チップの主面、 2c チ
ップの裏面、 3 応力緩和膜、 4 遮蔽層、 4a
遮蔽層電極、 5,5a,5b 接着材、 5c 部
分接着材、5d 予備接着材、 6 キャリアフィル
ム、 7a フィルム上電極、 7bフィルム下電極、
7c フィルム内部リード、 7d 基板上電極、
7e基板内部リード、 7f スルーホール内部リー
ド、 8 絶縁性基板、 8a 絶縁性基板の主面、
8b 絶縁性基板の裏面、 9 信号用半田バンプ、1
0 遮蔽用半田バンプ、 11 封止材、 12 パッ
ケージ、 13 応力緩和膜、 14 遮蔽層アレイ、
14a 遮蔽層導電材料、 18 絶縁性基板、 1
8a 絶縁性基板の主面、 19 信号用角形電極、
20 遮蔽用角形電極、 23 ヒートシンク付パッケ
ージ、 31 重水素を含む封止材、32 重水素を含
むパッケージ、 35 重水素を含む貼付けフィルム、
36 重水素を含むキャリアフィルム、 38 重水
素を含む絶縁性基板、 51半球穴、 60 基板成型
体、 61 筒形穴、 62 角形開口、 63基板ス
ルーホール、 64 マスク、 65 研磨盤、 66
埋込量、 90マザーボード、 90a マザーボー
ド電極。
2a チップ電極、2b チップの主面、 2c チ
ップの裏面、 3 応力緩和膜、 4 遮蔽層、 4a
遮蔽層電極、 5,5a,5b 接着材、 5c 部
分接着材、5d 予備接着材、 6 キャリアフィル
ム、 7a フィルム上電極、 7bフィルム下電極、
7c フィルム内部リード、 7d 基板上電極、
7e基板内部リード、 7f スルーホール内部リー
ド、 8 絶縁性基板、 8a 絶縁性基板の主面、
8b 絶縁性基板の裏面、 9 信号用半田バンプ、1
0 遮蔽用半田バンプ、 11 封止材、 12 パッ
ケージ、 13 応力緩和膜、 14 遮蔽層アレイ、
14a 遮蔽層導電材料、 18 絶縁性基板、 1
8a 絶縁性基板の主面、 19 信号用角形電極、
20 遮蔽用角形電極、 23 ヒートシンク付パッケ
ージ、 31 重水素を含む封止材、32 重水素を含
むパッケージ、 35 重水素を含む貼付けフィルム、
36 重水素を含むキャリアフィルム、 38 重水
素を含む絶縁性基板、 51半球穴、 60 基板成型
体、 61 筒形穴、 62 角形開口、 63基板ス
ルーホール、 64 マスク、 65 研磨盤、 66
埋込量、 90マザーボード、 90a マザーボー
ド電極。
Claims (9)
- 【請求項1】 主面に回路素子が形成された半導体チッ
プと、この半導体チップをマザーボードに実装するため
の上記半導体チップとほぼ同じ面積サイズをもつ絶縁性
基板と、この絶縁性基板の主面にピングリッドアレイ構
造に配列された信号用電極と、上記絶縁性基板の主面の
周縁部に配設され上記信号用電極を包囲するとともに接
地または電源電位に接続されて上記信号用電極を遮蔽す
る遮蔽用電極と、上記半導体チップの主面と上記絶縁性
基板の裏面の各々の少なくとも周縁部に接着され上記半
導体チップに生じる応力を緩和する応力緩和膜と、上記
半導体チップの主面と上記絶縁性基板の裏面との間隙に
気密に封止された樹脂封止材と、上記半導体チップとほ
ぼ同じ面積サイズをもち樹脂封止された上記半導体チッ
プと上記応力緩和膜と上記絶縁性基板とを収納する樹脂
パッケージとを備え、上記絶縁性基板の主面の信号用電
極と遮蔽用電極とをマザーボードの電極に接続すること
ができるようにしたことを特徴とする半導体装置。 - 【請求項2】 上記応力緩和膜は、内部に遮蔽層を備
え、上記遮蔽層に接続する遮蔽層電極を介して接地また
は電源電位と接続され上記半導体チップ主面上のチップ
電極と上記絶縁性基板の内部回路を遮蔽することを特徴
とする請求項1に記載の半導体装置。 - 【請求項3】 上記絶縁性基板は、裏面にキャリアフィ
ルムを備え、上記キャリアフィルムは上記チップ電極と
上記信号用電極または上記遮蔽用電極との電気的接続の
仕方を切替え得る内部回路を含むことを特徴とする請求
項1または2に記載の半導体装置。 - 【請求項4】 上記絶縁性基板は、内部に遮蔽部材を備
え、上記遮蔽部材は、上記絶縁性基板の主面にピングリ
ッドアレイ状に配設された上記信号用電極と上記遮蔽用
電極の各々を1個毎に同軸状に包囲することを特徴とす
る請求項1〜3のいずれかに記載の半導体装置。 - 【請求項5】 上記絶縁性基板は、上記絶縁性基板の主
面に配設する上記信号用電極と上記遮蔽用電極を上記絶
縁性基板の主面から突出する半田バンプで構成すること
を特徴とする請求項1〜4のいずれかに記載の半導体装
置。 - 【請求項6】 上記絶縁性基板は、上記絶縁性基板の主
面に配設する上記信号用電極と上記遮蔽用電極を上記絶
縁性基板の主面から突出しない電極パッドで構成するこ
とを特徴とする請求項1〜4のいずれかに記載の半導体
装置。 - 【請求項7】 上記樹脂パッケージは、ヒートシンクを
備えていることを特徴とする請求項1〜6のいずれかに
記載の半導体装置。 - 【請求項8】 上記絶縁性基板、上記キャリアフィル
ム、上記封止材、上記パッケージおよび上記半導体チッ
プの裏面に貼付するフィルムの少なくとも1つを重水素
が含まれている樹脂材料で構成することを特徴とする請
求項1〜7のいずれかに記載の半導体装置。 - 【請求項9】 上記半導体チップの少なくとも周縁部に
接着する上記応力緩和膜の形状は、中抜き矩形、環状
形、または十字路形を含むことを特徴とする請求項1〜
8のいずれかに記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10153206A JPH11345905A (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
US09/193,247 US6285079B1 (en) | 1998-06-02 | 1998-11-17 | Semiconductor device employing grid array electrodes and compact chip-size package |
TW088101042A TW486765B (en) | 1998-06-02 | 1999-01-25 | Semiconductor device |
DE19904258A DE19904258A1 (de) | 1998-06-02 | 1999-02-03 | Halbleitervorrichtung |
KR1019990004046A KR100319495B1 (ko) | 1998-06-02 | 1999-02-05 | 반도체 장치 |
CNB991033876A CN1162904C (zh) | 1998-06-02 | 1999-02-05 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10153206A JPH11345905A (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11345905A true JPH11345905A (ja) | 1999-12-14 |
Family
ID=15557374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10153206A Withdrawn JPH11345905A (ja) | 1998-06-02 | 1998-06-02 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6285079B1 (ja) |
JP (1) | JPH11345905A (ja) |
KR (1) | KR100319495B1 (ja) |
CN (1) | CN1162904C (ja) |
DE (1) | DE19904258A1 (ja) |
TW (1) | TW486765B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091327A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
WO2006018939A1 (ja) * | 2004-08-20 | 2006-02-23 | Rohm Co., Ltd | 半導体装置およびそれを用いた電源装置、ならびに電子機器 |
KR100695343B1 (ko) | 2004-06-02 | 2007-03-15 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
JP2007134359A (ja) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JPWO2011058688A1 (ja) * | 2009-11-10 | 2013-03-28 | 日本電気株式会社 | 半導体装置及びノイズ抑制方法 |
JP2015041647A (ja) * | 2013-08-20 | 2015-03-02 | 船井電機株式会社 | 半導体パッケージ |
WO2022044821A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社村田製作所 | 電子部品、モジュールおよび電子部品の製造方法 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376915B1 (en) * | 1999-02-26 | 2002-04-23 | Rohm Co., Ltd | Semiconductor device and semiconductor chip |
JP3973340B2 (ja) * | 1999-10-05 | 2007-09-12 | Necエレクトロニクス株式会社 | 半導体装置、配線基板、及び、それらの製造方法 |
TW432647B (en) * | 1999-12-31 | 2001-05-01 | Chen I Ming | Semiconductor wafer package and the packaging method thereof |
US6465858B2 (en) * | 2000-03-24 | 2002-10-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device package for optical communication device |
JP2002057252A (ja) * | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP3400427B2 (ja) * | 2000-11-28 | 2003-04-28 | 株式会社東芝 | 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置 |
US6455924B1 (en) * | 2001-03-22 | 2002-09-24 | International Business Machines Corporation | Stress-relieving heatsink structure and method of attachment to an electronic package |
EP1695382A4 (en) * | 2001-05-24 | 2007-10-10 | Fry Metals Inc | THERMAL INTERFACE MATERIAL AND BRAZING PREFORMS |
MXPA03010716A (es) * | 2001-05-24 | 2004-05-27 | Fry Metals Inc | Material de interfaz termico y configuracion disparadora de calor. |
GB2384909A (en) * | 2002-01-31 | 2003-08-06 | Ubinetics Ltd | Electromagnetic radiation screening method |
JP2003303928A (ja) * | 2002-04-10 | 2003-10-24 | Elpida Memory Inc | 半導体装置実装用パッケージ |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
US7193314B2 (en) * | 2003-01-14 | 2007-03-20 | Silicon Integrated Systems Corp. | Semiconductor devices and substrates used in thereof |
US7187060B2 (en) * | 2003-03-13 | 2007-03-06 | Sanyo Electric Co., Ltd. | Semiconductor device with shield |
US20040235297A1 (en) * | 2003-05-23 | 2004-11-25 | Bih-Tiao Lin | Reverse electroplating for damascene conductive region formation |
DE10333841B4 (de) * | 2003-07-24 | 2007-05-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils |
WO2005024945A1 (ja) * | 2003-09-01 | 2005-03-17 | Fujitsu Limited | 集積回路部品及び実装方法 |
JP3867796B2 (ja) * | 2003-10-09 | 2007-01-10 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US7056766B2 (en) * | 2003-12-09 | 2006-06-06 | Freescale Semiconductor, Inc. | Method of forming land grid array packaged device |
JP3811160B2 (ja) * | 2004-03-09 | 2006-08-16 | 株式会社東芝 | 半導体装置 |
CN100340962C (zh) * | 2004-06-15 | 2007-10-03 | 日月光半导体制造股份有限公司 | 触摸传感封装构造 |
US7010084B1 (en) * | 2004-08-18 | 2006-03-07 | Ge Medical Systems Global Technology Company, Llc | Light detector, radiation detector and radiation tomography apparatus |
US7342312B2 (en) | 2004-09-29 | 2008-03-11 | Rohm Co., Ltd. | Semiconductor device |
DE102005021653A1 (de) * | 2005-05-06 | 2006-07-13 | Infineon Technologies Ag | Oberflächenmontierbares Halbleiterbauteil und Schaltungsträger mit oberflächenmontiertem Halbleiterbauteil sowie Verfahren zur Herstellung derselben |
US8120155B2 (en) * | 2008-07-31 | 2012-02-21 | Texas Instruments Incorporated | Reduced stiction and mechanical memory in MEMS devices |
JP4941509B2 (ja) * | 2008-10-20 | 2012-05-30 | 株式会社デンソー | 電子制御装置 |
JP2010103244A (ja) * | 2008-10-22 | 2010-05-06 | Sony Corp | 半導体装置及びその製造方法 |
US8803332B2 (en) * | 2009-09-11 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Delamination resistance of stacked dies in die saw |
JP2012004166A (ja) * | 2010-06-14 | 2012-01-05 | Fujitsu Ltd | 配線基板、配線基板組立体及び半導体装置 |
WO2011159316A1 (en) | 2010-06-18 | 2011-12-22 | Empire Technology Development Llc | Electrocaloric effect materials and thermal diodes |
WO2012144995A1 (en) | 2011-04-20 | 2012-10-26 | Empire Technology Development Llc | Heterogeneous electrocaloric effect heat transfer device |
US9310109B2 (en) | 2011-09-21 | 2016-04-12 | Empire Technology Development Llc | Electrocaloric effect heat transfer device dimensional stress control |
US8739553B2 (en) * | 2011-09-21 | 2014-06-03 | Empire Technology Development Llc | Electrocaloric effect heat transfer device dimensional stress control |
WO2013043169A1 (en) | 2011-09-21 | 2013-03-28 | Empire Technology Development Llc | Heterogeneous electrocaloric effect heat transfer |
US20130119532A1 (en) * | 2011-11-11 | 2013-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bumps for Chip Scale Packaging |
US9589919B2 (en) | 2011-12-22 | 2017-03-07 | Intel Corporation | Interconnect arrangement for hexagonal attachment configurations |
WO2014014448A1 (en) | 2012-07-17 | 2014-01-23 | Empire Technology Development Llc | Multistage thermal flow device and thermal energy transfer |
WO2014046640A1 (en) | 2012-09-18 | 2014-03-27 | Empire Technology Development Llc | Phase change memory thermal management with the electrocaloric effect materials |
JP6058349B2 (ja) * | 2012-10-24 | 2017-01-11 | ルネサスエレクトロニクス株式会社 | 電子装置及び半導体装置 |
US8766453B2 (en) * | 2012-10-25 | 2014-07-01 | Freescale Semiconductor, Inc. | Packaged integrated circuit having large solder pads and method for forming |
US9337137B1 (en) * | 2012-10-29 | 2016-05-10 | Amkor Technology, Inc. | Method and system for solder shielding of ball grid arrays |
US9237648B2 (en) | 2013-02-25 | 2016-01-12 | Invensas Corporation | Carrier-less silicon interposer |
CN104303289B (zh) * | 2013-05-13 | 2017-10-24 | 新电元工业株式会社 | 电子模块及其制造方法 |
US9691693B2 (en) | 2013-12-04 | 2017-06-27 | Invensas Corporation | Carrier-less silicon interposer using photo patterned polymer as substrate |
CN103928409B (zh) * | 2014-03-17 | 2017-01-04 | 江苏省宜兴电子器件总厂 | 一种集成电路倒扣焊气密性封装结构 |
JP6348829B2 (ja) * | 2014-12-09 | 2018-06-27 | ホシデン株式会社 | ケーブルアッセンブリ及びケーブルアッセンブリの製造方法 |
US9437536B1 (en) | 2015-05-08 | 2016-09-06 | Invensas Corporation | Reversed build-up substrate for 2.5D |
US10211160B2 (en) | 2015-09-08 | 2019-02-19 | Invensas Corporation | Microelectronic assembly with redistribution structure formed on carrier |
US9666560B1 (en) * | 2015-11-25 | 2017-05-30 | Invensas Corporation | Multi-chip microelectronic assembly with built-up fine-patterned circuit structure |
US9955605B2 (en) * | 2016-03-30 | 2018-04-24 | Intel Corporation | Hardware interface with space-efficient cell pattern |
JP2017191869A (ja) * | 2016-04-14 | 2017-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサの実装構造 |
US9812379B1 (en) * | 2016-10-19 | 2017-11-07 | Win Semiconductors Corp. | Semiconductor package and manufacturing method |
JP2018170419A (ja) * | 2017-03-30 | 2018-11-01 | 太陽誘電株式会社 | 電子部品モジュール |
JP6689780B2 (ja) | 2017-03-30 | 2020-04-28 | 太陽誘電株式会社 | 電子部品モジュールの製造方法 |
CN107093651B (zh) * | 2017-05-18 | 2023-08-04 | 江西比太科技有限公司 | 太阳能硅片二合一自动上下料设备 |
KR102109570B1 (ko) | 2018-07-24 | 2020-05-12 | 삼성전자주식회사 | 반도체 패키지 실장 기판 |
US20230062160A1 (en) * | 2021-08-30 | 2023-03-02 | Micron Technology, Inc. | Radiation protection for semiconductor devices and associated systems and methods |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607152A (ja) | 1983-06-24 | 1985-01-14 | Toshiba Corp | 半導体装置 |
JPH01286448A (ja) | 1988-05-13 | 1989-11-17 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0498875A (ja) | 1990-08-17 | 1992-03-31 | Sony Corp | 半導体メモリ |
US5110760A (en) * | 1990-09-28 | 1992-05-05 | The United States Of America As Represented By The Secretary Of The Navy | Method of nanometer lithography |
EP0591862B1 (en) * | 1992-10-02 | 1999-05-26 | Matsushita Electric Industrial Co., Ltd. | A semiconductor device, an image sensor device, and methods for producing the same |
US5642261A (en) | 1993-12-20 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball-grid-array integrated circuit package with solder-connected thermal conductor |
KR100194130B1 (ko) * | 1994-03-30 | 1999-06-15 | 니시무로 타이죠 | 반도체 패키지 |
JPH07297196A (ja) | 1994-04-25 | 1995-11-10 | Sony Corp | バンプ電極の形成方法 |
JP2546192B2 (ja) | 1994-09-30 | 1996-10-23 | 日本電気株式会社 | フィルムキャリア半導体装置 |
JPH08124965A (ja) | 1994-10-27 | 1996-05-17 | Oki Electric Ind Co Ltd | 多層配線基板と半導体チップの接続方法 |
FR2728399B1 (fr) * | 1994-12-20 | 1997-03-14 | Bouadma Nouredine | Composant laser a reflecteur de bragg en materiau organique et procede pour sa realisation |
JP3004578B2 (ja) | 1995-05-12 | 2000-01-31 | 財団法人工業技術研究院 | 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ |
JPH09205113A (ja) | 1996-01-26 | 1997-08-05 | Toshiba Corp | 半導体装置、実装基板及び実装構造体 |
JPH09260533A (ja) * | 1996-03-19 | 1997-10-03 | Hitachi Ltd | 半導体装置及びその実装構造 |
JP2825084B2 (ja) * | 1996-08-29 | 1998-11-18 | 日本電気株式会社 | 半導体装置およびその製造方法 |
AU4322097A (en) | 1996-10-17 | 1998-05-15 | Seiko Epson Corporation | Semiconductor device, method for manufacturing the same, circuit board, and flexible substrate |
-
1998
- 1998-06-02 JP JP10153206A patent/JPH11345905A/ja not_active Withdrawn
- 1998-11-17 US US09/193,247 patent/US6285079B1/en not_active Expired - Fee Related
-
1999
- 1999-01-25 TW TW088101042A patent/TW486765B/zh not_active IP Right Cessation
- 1999-02-03 DE DE19904258A patent/DE19904258A1/de not_active Ceased
- 1999-02-05 KR KR1019990004046A patent/KR100319495B1/ko not_active IP Right Cessation
- 1999-02-05 CN CNB991033876A patent/CN1162904C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020091327A (ko) * | 2001-05-31 | 2002-12-06 | 삼성전자 주식회사 | 측면 몸체부가 형성되어 있는 웨이퍼 레벨 패키지 및 그제조 방법 |
KR100695343B1 (ko) | 2004-06-02 | 2007-03-15 | 가시오게산키 가부시키가이샤 | 반도체장치 및 그 제조방법 |
WO2006018939A1 (ja) * | 2004-08-20 | 2006-02-23 | Rohm Co., Ltd | 半導体装置およびそれを用いた電源装置、ならびに電子機器 |
JP2007134359A (ja) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JPWO2011058688A1 (ja) * | 2009-11-10 | 2013-03-28 | 日本電気株式会社 | 半導体装置及びノイズ抑制方法 |
JP2015041647A (ja) * | 2013-08-20 | 2015-03-02 | 船井電機株式会社 | 半導体パッケージ |
WO2022044821A1 (ja) * | 2020-08-26 | 2022-03-03 | 株式会社村田製作所 | 電子部品、モジュールおよび電子部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20000005583A (ko) | 2000-01-25 |
US6285079B1 (en) | 2001-09-04 |
KR100319495B1 (ko) | 2002-01-09 |
DE19904258A1 (de) | 1999-12-16 |
CN1162904C (zh) | 2004-08-18 |
CN1237791A (zh) | 1999-12-08 |
TW486765B (en) | 2002-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11345905A (ja) | 半導体装置 | |
US7211900B2 (en) | Thin semiconductor package including stacked dies | |
JP4505983B2 (ja) | 半導体装置 | |
US20210358831A1 (en) | Semiconductor package system | |
US6667546B2 (en) | Ball grid array semiconductor package and substrate without power ring or ground ring | |
US7361986B2 (en) | Heat stud for stacked chip package | |
US20070273014A1 (en) | System in package module | |
JP2012160707A (ja) | 積層半導体チップ、半導体装置およびこれらの製造方法 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR20030018642A (ko) | 스택 칩 모듈 | |
TW202011533A (zh) | 半導體封裝以及安裝該封裝的板 | |
JP2020088366A (ja) | インパッケージ区画遮蔽を備えた半導体パッケージ及びその製造方法 | |
JP2002270717A (ja) | 半導体装置 | |
US7235870B2 (en) | Microelectronic multi-chip module | |
KR100660882B1 (ko) | 보드 온 칩 패키지 및 그 제조 방법 | |
CN113496966A (zh) | 电子封装件 | |
KR102586888B1 (ko) | 반도체 패키지 | |
JP2020088373A (ja) | 半導体パッケージ及びその製造方法 | |
US20040224481A1 (en) | Semiconductor devices, manufacturing methods therefor, circuit substrates and electronic devices | |
KR19980025624A (ko) | 볼 그리드 어레이 반도체 패키지 | |
JPH08274214A (ja) | 半導体装置 | |
CN111554630A (zh) | 一种芯片封装方法 | |
KR19980026241A (ko) | 이방성 전도막을 이용한 적층 칩 패키지 | |
US20230402398A1 (en) | Electronic package and manufacturing method thereof | |
JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |