JPH11341099A - 位相変調信号復調装置 - Google Patents
位相変調信号復調装置Info
- Publication number
- JPH11341099A JPH11341099A JP10147136A JP14713698A JPH11341099A JP H11341099 A JPH11341099 A JP H11341099A JP 10147136 A JP10147136 A JP 10147136A JP 14713698 A JP14713698 A JP 14713698A JP H11341099 A JPH11341099 A JP H11341099A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- detection
- unit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 入力信号に大きな周波数ずれが生じても受信
信号レベルの低下を抑制することができる位相変調信号
復調装置を提供することを目的とする。 【解決手段】 遅延量の異なる複数の遅延検波部を有す
る複数遅延検波部9と、遅延検波部から出力される検波
信号のレベルを検出する第1、第2のレベル検出部3、
6と、複数遅延検波部9のうちから最適な遅延検波部を
選択して検波信号を出力する検波選択部7と、第1、第
2のレベル検出部3、6で検出した検波信号のレベルに
基づいて検波選択部7を制御する切替え部8とを有す
る。
信号レベルの低下を抑制することができる位相変調信号
復調装置を提供することを目的とする。 【解決手段】 遅延量の異なる複数の遅延検波部を有す
る複数遅延検波部9と、遅延検波部から出力される検波
信号のレベルを検出する第1、第2のレベル検出部3、
6と、複数遅延検波部9のうちから最適な遅延検波部を
選択して検波信号を出力する検波選択部7と、第1、第
2のレベル検出部3、6で検出した検波信号のレベルに
基づいて検波選択部7を制御する切替え部8とを有す
る。
Description
【0001】
【発明の属する技術分野】本発明は、差分符号化位相変
調信号を受信して遅延検波を行う位相変調信号復調装置
に関する。
調信号を受信して遅延検波を行う位相変調信号復調装置
に関する。
【0002】
【従来の技術】以下、従来の位相変調信号復調装置につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
【0003】図8は従来の位相変調信号復調装置を示す
ブロック図である。図8において、101は入力信号を
1ビットの時間分だけ遅延させた遅延信号を出力する固
定遅延部、102は入力信号と上記遅延信号を掛け合わ
せる掛け算部、103は掛け算部102の出力を平滑化
するフィルタ部である。
ブロック図である。図8において、101は入力信号を
1ビットの時間分だけ遅延させた遅延信号を出力する固
定遅延部、102は入力信号と上記遅延信号を掛け合わ
せる掛け算部、103は掛け算部102の出力を平滑化
するフィルタ部である。
【0004】このように構成された位相変調信号復調装
置について、その動作を説明する。周波数fcの信号を
入力すると、固定遅延部101で位相は、 Φ=2πfc/fd だけ遅れる。ここでfdはデータ周波数であり、データ
伝送速度を示す。時間をt、変調のかかった入力信号
(入力変調信号)をcos2πtとおくと、固定遅延部
101の出力信号は、 cos(2πfc・t−2πfc/fd) となる。掛け算部102は、固定遅延部101の入力変
調信号と固定遅延部101の出力変調信号とを掛け合わ
せる。1ビット時間前の固定遅延部101の入力変調信
号と現在の入力変調信号の位相が同じ場合、掛け算部1
02の出力信号は、 cos(2πfc・t)×cos(2πfc・t−2π
fc/fd) となる。1ビット時間前の固定遅延部101の入力変調
信号と現在の入力変調信号の位相が逆の場合、掛け算部
102の出力信号は、 −cos(2πfc・t)×cos(2πfc・t−2
πfc/fd) となる。上の式から、fc/fdが整数倍となるように
設定することで掛け算部102の出力信号レベルつまり
検波信号レベルは最大となる。掛け算部102の出力信
号は、フィルタ部103で平滑化されて、入力変調信号
の周波数は減衰し、入力変調信号に応じたデータが再生
される。
置について、その動作を説明する。周波数fcの信号を
入力すると、固定遅延部101で位相は、 Φ=2πfc/fd だけ遅れる。ここでfdはデータ周波数であり、データ
伝送速度を示す。時間をt、変調のかかった入力信号
(入力変調信号)をcos2πtとおくと、固定遅延部
101の出力信号は、 cos(2πfc・t−2πfc/fd) となる。掛け算部102は、固定遅延部101の入力変
調信号と固定遅延部101の出力変調信号とを掛け合わ
せる。1ビット時間前の固定遅延部101の入力変調信
号と現在の入力変調信号の位相が同じ場合、掛け算部1
02の出力信号は、 cos(2πfc・t)×cos(2πfc・t−2π
fc/fd) となる。1ビット時間前の固定遅延部101の入力変調
信号と現在の入力変調信号の位相が逆の場合、掛け算部
102の出力信号は、 −cos(2πfc・t)×cos(2πfc・t−2
πfc/fd) となる。上の式から、fc/fdが整数倍となるように
設定することで掛け算部102の出力信号レベルつまり
検波信号レベルは最大となる。掛け算部102の出力信
号は、フィルタ部103で平滑化されて、入力変調信号
の周波数は減衰し、入力変調信号に応じたデータが再生
される。
【0005】図9(a)〜(d)は、図8の位相変調信
号復調装置における各部の信号波形を示すタイミング図
である。図9において、(a)は入力変調信号を示し、
(b)は固定遅延部101の出力信号、(c)は掛け算
部102の出力信号、(d)はフィルタ部103の出力
信号を示し、横軸は時間(秒(s))、縦軸は振幅を示
す。また、fc/fd=3、fd=1Hzとしている。
掛け算部102は入力変調信号と入力変調信号から1ビ
ット時間分遅れた入力変調信号との掛け算結果を出力す
る。時間1s〜2sに示すように、入力変調信号の位相
がπつまり反転したときにフィルタ部103の出力信号
レベルは負となる。
号復調装置における各部の信号波形を示すタイミング図
である。図9において、(a)は入力変調信号を示し、
(b)は固定遅延部101の出力信号、(c)は掛け算
部102の出力信号、(d)はフィルタ部103の出力
信号を示し、横軸は時間(秒(s))、縦軸は振幅を示
す。また、fc/fd=3、fd=1Hzとしている。
掛け算部102は入力変調信号と入力変調信号から1ビ
ット時間分遅れた入力変調信号との掛け算結果を出力す
る。時間1s〜2sに示すように、入力変調信号の位相
がπつまり反転したときにフィルタ部103の出力信号
レベルは負となる。
【0006】一方、入力変調信号の周波数がfcからΔ
fずれていた場合の掛け算部102の出力信号は、 cos(2πfc・t)×cos{2πfc・t−2π
(fc+Δf)/fd} となる。従って、Δfが大きくなると、掛け算部102
の出力信号レベルは著しく低下し、通信性能が極めて悪
化する。例えば、ミリ波帯における通信機は、デバイス
の制限が大きく簡単なPLL構成をとることができない
が、上述したような回路構成の簡単な位相変調信号復調
装置を採用した場合には周波数精度を良好にすることが
難しい。
fずれていた場合の掛け算部102の出力信号は、 cos(2πfc・t)×cos{2πfc・t−2π
(fc+Δf)/fd} となる。従って、Δfが大きくなると、掛け算部102
の出力信号レベルは著しく低下し、通信性能が極めて悪
化する。例えば、ミリ波帯における通信機は、デバイス
の制限が大きく簡単なPLL構成をとることができない
が、上述したような回路構成の簡単な位相変調信号復調
装置を採用した場合には周波数精度を良好にすることが
難しい。
【0007】
【発明が解決しようとする課題】このように、従来の位
相変調信号復調装置では、入力変調信号(以下、単に
「入力信号」という)に大きな周波数ずれが生じた場合
の検波信号レベルの低下が著しく、良好な復調信号が得
られないという問題点を有していた。
相変調信号復調装置では、入力変調信号(以下、単に
「入力信号」という)に大きな周波数ずれが生じた場合
の検波信号レベルの低下が著しく、良好な復調信号が得
られないという問題点を有していた。
【0008】この位相変調信号復調装置では、入力信号
に大きな周波数ずれが生じても受信信号レベルの低下を
抑制して高精度の復調信号が得られることが要求されて
いる。
に大きな周波数ずれが生じても受信信号レベルの低下を
抑制して高精度の復調信号が得られることが要求されて
いる。
【0009】本発明は、入力信号に大きな周波数ずれが
生じても受信信号レベルの低下を抑制することができる
位相変調信号復調装置を提供することを目的とする。
生じても受信信号レベルの低下を抑制することができる
位相変調信号復調装置を提供することを目的とする。
【0010】
【課題を解決するための手段】この課題を解決するため
に本発明の位相変調信号復調装置は、遅延量の異なる複
数の遅延検波部を有する複数遅延検波部と、遅延検波部
から出力される検波信号のレベルを検出する複数のレベ
ル検出部と、複数の遅延検波部のうちから最適な遅延検
波部を選択して検波信号を出力する検波選択部と、複数
のレベル検出部で検出した検波信号のレベルに基づいて
検波選択部を制御する切替え部とを有する構成を備えて
いる。
に本発明の位相変調信号復調装置は、遅延量の異なる複
数の遅延検波部を有する複数遅延検波部と、遅延検波部
から出力される検波信号のレベルを検出する複数のレベ
ル検出部と、複数の遅延検波部のうちから最適な遅延検
波部を選択して検波信号を出力する検波選択部と、複数
のレベル検出部で検出した検波信号のレベルに基づいて
検波選択部を制御する切替え部とを有する構成を備えて
いる。
【0011】これにより、入力信号に大きな周波数ずれ
が生じても受信信号レベルの低下を抑制することができ
る位相変調信号復調装置が得られる。
が生じても受信信号レベルの低下を抑制することができ
る位相変調信号復調装置が得られる。
【0012】
【発明の実施の形態】本発明の請求項1に記載の発明
は、遅延量の異なる複数の遅延検波部を有する複数遅延
検波部と、遅延検波部から出力される検波信号のレベル
を検出する複数のレベル検出部と、複数の遅延検波部の
うちから最適な遅延検波部を選択して検波信号を出力す
る検波選択部と、複数のレベル検出部で検出した検波信
号のレベルに基づいて検波選択部を制御する切替え部と
を有することとしたものであり、複数の遅延検波部のう
ちから最適な遅延検波部が選択され、入力信号に大きな
周波数ずれが生じても受信信号レベルの低下が抑制され
るという作用を有する。
は、遅延量の異なる複数の遅延検波部を有する複数遅延
検波部と、遅延検波部から出力される検波信号のレベル
を検出する複数のレベル検出部と、複数の遅延検波部の
うちから最適な遅延検波部を選択して検波信号を出力す
る検波選択部と、複数のレベル検出部で検出した検波信
号のレベルに基づいて検波選択部を制御する切替え部と
を有することとしたものであり、複数の遅延検波部のう
ちから最適な遅延検波部が選択され、入力信号に大きな
周波数ずれが生じても受信信号レベルの低下が抑制され
るという作用を有する。
【0013】請求項2に記載の発明は、請求項1に記載
の発明において、複数遅延検波部は、複数段から成る遅
延検波部を有し、遅延検波部は前段の遅延信号を入力信
号とすることとしたものであり、前段の遅延検波部で遅
延された信号が利用されるという作用を有する。
の発明において、複数遅延検波部は、複数段から成る遅
延検波部を有し、遅延検波部は前段の遅延信号を入力信
号とすることとしたものであり、前段の遅延検波部で遅
延された信号が利用されるという作用を有する。
【0014】請求項3に記載の発明は、入力信号の位相
を変化させることができる可変位相部を有し、可変位相
部で入力信号の位相を変化させて遅延検波を行う遅延検
波部と、遅延検波部から出力される検波信号のレベルを
検出するレベル検出部と、検出した検波信号のレベルに
基づいて可変位相部における入力信号の位相を変化させ
る位相制御部とを有することとしたものであり、入力信
号の周波数偏差に対する補正が可変位相部で最適化され
るという作用を有する。
を変化させることができる可変位相部を有し、可変位相
部で入力信号の位相を変化させて遅延検波を行う遅延検
波部と、遅延検波部から出力される検波信号のレベルを
検出するレベル検出部と、検出した検波信号のレベルに
基づいて可変位相部における入力信号の位相を変化させ
る位相制御部とを有することとしたものであり、入力信
号の周波数偏差に対する補正が可変位相部で最適化され
るという作用を有する。
【0015】請求項4に記載の発明は、請求項3に記載
の発明において、遅延検波部は、入力信号を遅延させる
固定遅延部と可変位相部とを並列に配設し、固定遅延部
から出力される遅延信号と可変位相部から出力される遅
延信号とを掛け合わせて得られる信号を平滑化して検波
信号として出力する掛け算平滑部を有することとしたも
のであり、固定遅延部と可変位相部とは基板上で並列に
配置されるという作用を有する。
の発明において、遅延検波部は、入力信号を遅延させる
固定遅延部と可変位相部とを並列に配設し、固定遅延部
から出力される遅延信号と可変位相部から出力される遅
延信号とを掛け合わせて得られる信号を平滑化して検波
信号として出力する掛け算平滑部を有することとしたも
のであり、固定遅延部と可変位相部とは基板上で並列に
配置されるという作用を有する。
【0016】以下、本発明の実施の形態について、図1
〜図7を用いて説明する。 (実施の形態1)図1は、本発明の実施の形態1による
位相変調信号復調装置を示すブロック図である。
〜図7を用いて説明する。 (実施の形態1)図1は、本発明の実施の形態1による
位相変調信号復調装置を示すブロック図である。
【0017】図1において、1はデータ周期程度(例え
ば1ビット時間)で入力信号を遅延させる第1の遅延
部、2は入力信号と第1の遅延部1の出力信号である第
1の遅延信号とを掛け合わせ、掛け合わせて得られた信
号を平滑化して第1の検波信号として出力する第1の掛
け算平滑部、3は第1の掛け算平滑部2からの第1の検
波信号のレベルを検出する第1のレベル検出部、4は第
1の遅延部1と遅延量の異なる第2の遅延部、5は入力
信号と第2の遅延部4の出力信号である第2の遅延信号
とを掛け合わせ、掛け合わせて得られた信号を平滑化し
て第2の検波信号として出力する第2の掛け算平滑部、
6は第2の掛け算平滑部6からの第2の検波信号のレベ
ルを検出する第2のレベル検出部、7は後述の切替え部
8の制御により第1の検波信号または第2の検波信号を
出力する検波選択部、8は第1のレベル検出部3で検出
した第1の検波信号レベルと第2のレベル検出部6で検
出した第2の検波信号レベルとに応じて検波選択部7を
制御する切替え部、9は遅延量の異なる複数の遅延検波
部から成る複数遅延検波部である。複数遅延検波部9
は、第1の遅延部1と第1の掛け算平滑部2からなる第
1の遅延検波部および第2の遅延部4と第2の掛け算平
滑部5からなる第2の遅延検波部から構成される。
ば1ビット時間)で入力信号を遅延させる第1の遅延
部、2は入力信号と第1の遅延部1の出力信号である第
1の遅延信号とを掛け合わせ、掛け合わせて得られた信
号を平滑化して第1の検波信号として出力する第1の掛
け算平滑部、3は第1の掛け算平滑部2からの第1の検
波信号のレベルを検出する第1のレベル検出部、4は第
1の遅延部1と遅延量の異なる第2の遅延部、5は入力
信号と第2の遅延部4の出力信号である第2の遅延信号
とを掛け合わせ、掛け合わせて得られた信号を平滑化し
て第2の検波信号として出力する第2の掛け算平滑部、
6は第2の掛け算平滑部6からの第2の検波信号のレベ
ルを検出する第2のレベル検出部、7は後述の切替え部
8の制御により第1の検波信号または第2の検波信号を
出力する検波選択部、8は第1のレベル検出部3で検出
した第1の検波信号レベルと第2のレベル検出部6で検
出した第2の検波信号レベルとに応じて検波選択部7を
制御する切替え部、9は遅延量の異なる複数の遅延検波
部から成る複数遅延検波部である。複数遅延検波部9
は、第1の遅延部1と第1の掛け算平滑部2からなる第
1の遅延検波部および第2の遅延部4と第2の掛け算平
滑部5からなる第2の遅延検波部から構成される。
【0018】図2(a)〜(d)、図3(a)〜(d)
は、図1の位相変調信号復調装置の動作を説明するため
のタイミング図であり、横軸は時間(s)を、縦軸はレ
ベルを示し、データ周波数fd(1、0のデータの周波
数すなわちデータの伝送速度)=1Hz、第1の遅延部
1の遅延時間1s、第2の遅延部4の遅延時間0.91
7sの場合の動作波形である。図2は入力信号周波数が
3Hzの場合の動作波形であり、図3は入力信号周波数
が3.2Hzの場合の動作波形である。図2(a)、図
3(a)は入力信号を示し、図2(b)、図3(b)は
第1の掛け算平滑部2の掛け算結果としての掛け算信
号、図2(c)、図3(c)は第2の掛け算平滑部5の
掛け算結果としての掛け算信号、図2(d)、図3
(d)は検波選択部7の出力信号である。図2(a)、
図3(a)の入力信号の位相は、0≦t<1sで0、1
≦t<3sでπ、3≦t<5sで0とする。入力信号周
波数が3Hzの場合は第1の掛け算平滑部2の掛け算結
果が第2の掛け算平滑部5の掛け算結果より大きくな
る。従って、第1の掛け算平滑部2の出力信号(検波信
号)は第2掛け算平滑部5の出力信号(検波信号)より
も大きくなる。第1のレベル検出部3で検出した第1の
掛け算平滑部2の検波信号レベルと第2のレベル検出部
6で検出した第2の掛け算平滑部5の検波信号レベルと
に応じて切替え部8は、第1の掛け算平滑部2を選択す
るように検波選択部7を制御する。検波選択部7は第1
の掛け算平滑部2からの検波信号を出力する。同様にし
て、入力信号周波数が3.2Hzの場合は検波選択部7
は第2の掛け算平滑部5からの検波信号を出力する。
は、図1の位相変調信号復調装置の動作を説明するため
のタイミング図であり、横軸は時間(s)を、縦軸はレ
ベルを示し、データ周波数fd(1、0のデータの周波
数すなわちデータの伝送速度)=1Hz、第1の遅延部
1の遅延時間1s、第2の遅延部4の遅延時間0.91
7sの場合の動作波形である。図2は入力信号周波数が
3Hzの場合の動作波形であり、図3は入力信号周波数
が3.2Hzの場合の動作波形である。図2(a)、図
3(a)は入力信号を示し、図2(b)、図3(b)は
第1の掛け算平滑部2の掛け算結果としての掛け算信
号、図2(c)、図3(c)は第2の掛け算平滑部5の
掛け算結果としての掛け算信号、図2(d)、図3
(d)は検波選択部7の出力信号である。図2(a)、
図3(a)の入力信号の位相は、0≦t<1sで0、1
≦t<3sでπ、3≦t<5sで0とする。入力信号周
波数が3Hzの場合は第1の掛け算平滑部2の掛け算結
果が第2の掛け算平滑部5の掛け算結果より大きくな
る。従って、第1の掛け算平滑部2の出力信号(検波信
号)は第2掛け算平滑部5の出力信号(検波信号)より
も大きくなる。第1のレベル検出部3で検出した第1の
掛け算平滑部2の検波信号レベルと第2のレベル検出部
6で検出した第2の掛け算平滑部5の検波信号レベルと
に応じて切替え部8は、第1の掛け算平滑部2を選択す
るように検波選択部7を制御する。検波選択部7は第1
の掛け算平滑部2からの検波信号を出力する。同様にし
て、入力信号周波数が3.2Hzの場合は検波選択部7
は第2の掛け算平滑部5からの検波信号を出力する。
【0019】なお、本実施の形態では、複数遅延検波部
9は2個の遅延検波部から成るとしたが、本発明はこれ
に限らず、遅延検波部を3個以上としてもよく、同様の
作用効果を奏するものである。また、検波信号レベルを
制御に用いているため、検波した信号が反転して不具合
を生じる場合が考えられる。その場合は、送信の同期符
号の監視等によってデータの反転使用等で対処できる。
9は2個の遅延検波部から成るとしたが、本発明はこれ
に限らず、遅延検波部を3個以上としてもよく、同様の
作用効果を奏するものである。また、検波信号レベルを
制御に用いているため、検波した信号が反転して不具合
を生じる場合が考えられる。その場合は、送信の同期符
号の監視等によってデータの反転使用等で対処できる。
【0020】以上のように本実施の形態によれば、異な
る遅延量を持つ複数の遅延部1、4を用いて複数の検波
を行い、最適な遅延検波部の出力信号(検波信号)を選
択することにより、入力信号周波数が大きくずれた場合
にも受信レベルの低下を抑えることができ、良好な受信
特性を得ることができる。
る遅延量を持つ複数の遅延部1、4を用いて複数の検波
を行い、最適な遅延検波部の出力信号(検波信号)を選
択することにより、入力信号周波数が大きくずれた場合
にも受信レベルの低下を抑えることができ、良好な受信
特性を得ることができる。
【0021】(実施の形態2)図4は、本発明の実施の
形態2による位相変調信号復調装置を示すブロック図で
ある。
形態2による位相変調信号復調装置を示すブロック図で
ある。
【0022】図4において、20は入力信号をデータ周
期程度遅延させる前段の遅延部としての第1の遅延部、
21は入力信号と第1の遅延部20の出力信号とを掛け
合わせた結果を平滑化して第1の検波信号として出力す
る第1の掛け算平滑部、22は第1の遅延部20の出力
信号を遅延させる後段の遅延部としての第2の遅延部、
23は入力信号と第2の遅延部22の出力信号とを掛け
合わせた結果を平滑化して第2の検波信号として出力す
る第2の掛け算部、24は複数遅延検波部である。複数
遅延検波部24は、第1の遅延部20と第1の掛け算平
滑部21からなる第1の遅延検波部および第2の遅延部
21と第2の掛け算平滑部22からなる第2の遅延検波
部から構成される。
期程度遅延させる前段の遅延部としての第1の遅延部、
21は入力信号と第1の遅延部20の出力信号とを掛け
合わせた結果を平滑化して第1の検波信号として出力す
る第1の掛け算平滑部、22は第1の遅延部20の出力
信号を遅延させる後段の遅延部としての第2の遅延部、
23は入力信号と第2の遅延部22の出力信号とを掛け
合わせた結果を平滑化して第2の検波信号として出力す
る第2の掛け算部、24は複数遅延検波部である。複数
遅延検波部24は、第1の遅延部20と第1の掛け算平
滑部21からなる第1の遅延検波部および第2の遅延部
21と第2の掛け算平滑部22からなる第2の遅延検波
部から構成される。
【0023】本実施の形態による位相変調信号復調装置
の動作は実施の形態1の場合と同様であるので、その説
明は省略する。
の動作は実施の形態1の場合と同様であるので、その説
明は省略する。
【0024】なお、本実施の形態では、複数遅延検波部
24は2個の遅延検波部から成るとしたが、本発明はこ
れに限らず、遅延検波部を3個以上としてもよく、同様
の作用効果を奏するものである。また、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合を生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用等で対処でき
る。
24は2個の遅延検波部から成るとしたが、本発明はこ
れに限らず、遅延検波部を3個以上としてもよく、同様
の作用効果を奏するものである。また、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合を生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用等で対処でき
る。
【0025】以上のように本実施の形態によれば、前段
の遅延部としての第1の遅延部20の出力信号を後段の
遅延部としての第2の遅延部22で遅延するため、実施
の形態1におけるように別々の遅延部で遅延させるより
も、複数の遅延部の総遅延量が小さくてすむ。そのため
遅延部を小型化することができ、装置の小型化を図るこ
とができる。
の遅延部としての第1の遅延部20の出力信号を後段の
遅延部としての第2の遅延部22で遅延するため、実施
の形態1におけるように別々の遅延部で遅延させるより
も、複数の遅延部の総遅延量が小さくてすむ。そのため
遅延部を小型化することができ、装置の小型化を図るこ
とができる。
【0026】(実施の形態3)実施の形態1および2で
は周波数偏差のために入力信号の周波数がずれても、複
数の遅延検波の対応する周波数であった場合には最大の
検波信号レベルが得られる。しかし、入力信号の周波数
が対応する周波数から大きくずれた場合には検波信号レ
ベルは低下する。実施の形態1、2において周波数偏差
に滑らかに対応するためには遅延検波部及び遅延部の数
を増やす必要がある。
は周波数偏差のために入力信号の周波数がずれても、複
数の遅延検波の対応する周波数であった場合には最大の
検波信号レベルが得られる。しかし、入力信号の周波数
が対応する周波数から大きくずれた場合には検波信号レ
ベルは低下する。実施の形態1、2において周波数偏差
に滑らかに対応するためには遅延検波部及び遅延部の数
を増やす必要がある。
【0027】本実施の形態による位相変調信号復調装置
は上記課題を解決するものである。本実施の形態では、
信号の位相を任意に設定できる可変位相部を備えかつ入
力信号の位相を可変させて遅延検波をおこなう遅延検波
部と、検波信号レベルを検出するレベル検出部と、レベ
ル検出部での検出レベルに応じて可変位相部の位相を制
御する位相制御部とを備える。
は上記課題を解決するものである。本実施の形態では、
信号の位相を任意に設定できる可変位相部を備えかつ入
力信号の位相を可変させて遅延検波をおこなう遅延検波
部と、検波信号レベルを検出するレベル検出部と、レベ
ル検出部での検出レベルに応じて可変位相部の位相を制
御する位相制御部とを備える。
【0028】図5は、本発明の実施の形態3による位相
変調信号復調装置を示すブロック図である。
変調信号復調装置を示すブロック図である。
【0029】図5において、25は入力信号をデータ周
期程度遅延させる固定遅延部、26は後述の位相制御部
29の制御に応じて入力信号の位相を任意に設定できる
可変位相部、27は入力信号と固定遅延部25及び可変
位相部26を介した遅延信号とを掛け合わせた結果を平
滑化して検波信号として出力する掛け算平滑部、28は
掛け算平滑部27からの検波信号のレベルを検出するレ
ベル検出部、29はレベル検出部28の検出結果が最適
になるように(検波信号レベルが最大となるように)可
変位相部26を制御する位相制御部、30は可変位相部
26を備えかつ入力信号の位相を可変させて遅延検波を
おこなう遅延検波部である。
期程度遅延させる固定遅延部、26は後述の位相制御部
29の制御に応じて入力信号の位相を任意に設定できる
可変位相部、27は入力信号と固定遅延部25及び可変
位相部26を介した遅延信号とを掛け合わせた結果を平
滑化して検波信号として出力する掛け算平滑部、28は
掛け算平滑部27からの検波信号のレベルを検出するレ
ベル検出部、29はレベル検出部28の検出結果が最適
になるように(検波信号レベルが最大となるように)可
変位相部26を制御する位相制御部、30は可変位相部
26を備えかつ入力信号の位相を可変させて遅延検波を
おこなう遅延検波部である。
【0030】図6(a)、(b)、(c)は図5の位相
変調信号復調装置の動作を説明するためのタイミング図
であり、横軸は時間(s)、縦軸はレベルを示す。図6
(a)は入力信号を示し、図6(b)は掛け算平滑部2
7の掛け算結果としての掛け算信号、図6(c)は掛け
算平滑部27の出力信号(検波信号)を示す。ここで、
固定遅延部25の遅延量を1s、データ周期1s、可変
位相部26の遅延量は無視し位相量のみ変化するとす
る。入力信号の位相は、0≦t<1sで0、1≦t<3
sでπ、3≦t<5sで0、5≦t<7sで0、7≦t
<9sでπ、10≦t<12sで0とし、入力信号の周
波数は3.3Hzとする。位相制御部29は1≦t<3
sで位相変化量0、3≦t<5sで位相変化量30度、
5≦t<7sで位相変化量60度、7≦t<9sで位相
変化量90度となるように可変位相部26を制御する。
可変位相部26の位相変化量が90度の場合に掛け算平
滑部27の出力信号レベルは最も大きくなる。レベル検
出部28の検出レベルに応じて、時間9s以降は位相制
御部27は可変位相部27を90度に保つように可変位
相部26を制御する。以上において位相変化の刻み幅を
細かくしたり、位相変化のやり方を変えると、正確で応
答の早い制御が可能になる。
変調信号復調装置の動作を説明するためのタイミング図
であり、横軸は時間(s)、縦軸はレベルを示す。図6
(a)は入力信号を示し、図6(b)は掛け算平滑部2
7の掛け算結果としての掛け算信号、図6(c)は掛け
算平滑部27の出力信号(検波信号)を示す。ここで、
固定遅延部25の遅延量を1s、データ周期1s、可変
位相部26の遅延量は無視し位相量のみ変化するとす
る。入力信号の位相は、0≦t<1sで0、1≦t<3
sでπ、3≦t<5sで0、5≦t<7sで0、7≦t
<9sでπ、10≦t<12sで0とし、入力信号の周
波数は3.3Hzとする。位相制御部29は1≦t<3
sで位相変化量0、3≦t<5sで位相変化量30度、
5≦t<7sで位相変化量60度、7≦t<9sで位相
変化量90度となるように可変位相部26を制御する。
可変位相部26の位相変化量が90度の場合に掛け算平
滑部27の出力信号レベルは最も大きくなる。レベル検
出部28の検出レベルに応じて、時間9s以降は位相制
御部27は可変位相部27を90度に保つように可変位
相部26を制御する。以上において位相変化の刻み幅を
細かくしたり、位相変化のやり方を変えると、正確で応
答の早い制御が可能になる。
【0031】なお、本実施の形態では、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部2
9へのフィードバック等で対処できる。
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部2
9へのフィードバック等で対処できる。
【0032】以上のように本実施の形態によれば、遅延
検波において任意の位相量を変化できる可変位相部を用
いることで、実施の形態1や2に比べて入力信号の周波
数偏差に対する補正を最適化できる。そのため、入力信
号の周波数偏差範囲の中で、一様に高い検波信号レベル
が得られ、受信性能の向上が図れる。
検波において任意の位相量を変化できる可変位相部を用
いることで、実施の形態1や2に比べて入力信号の周波
数偏差に対する補正を最適化できる。そのため、入力信
号の周波数偏差範囲の中で、一様に高い検波信号レベル
が得られ、受信性能の向上が図れる。
【0033】(実施の形態4)実施の形態3では、固定
遅延部25と可変位相部26を直列に接続していたため
に、実際の基板では入力信号及び可変位相部26の出力
の掛け算平滑部27への配線が効率的にできない。
遅延部25と可変位相部26を直列に接続していたため
に、実際の基板では入力信号及び可変位相部26の出力
の掛け算平滑部27への配線が効率的にできない。
【0034】本実施の形態は、上記課題を解決するもの
であり、入力信号を固定遅延量遅延させる固定遅延部
と、信号の位相を任意に設定できる可変位相部と、固定
遅延部の出力と可変位相部の出力を掛け合わせた結果を
平滑化する掛け算平滑部とを有する遅延検波部を備え
る。
であり、入力信号を固定遅延量遅延させる固定遅延部
と、信号の位相を任意に設定できる可変位相部と、固定
遅延部の出力と可変位相部の出力を掛け合わせた結果を
平滑化する掛け算平滑部とを有する遅延検波部を備え
る。
【0035】図7は、本発明の実施の形態4による位相
変調信号復調装置を示すブロック図である。
変調信号復調装置を示すブロック図である。
【0036】図7において、レベル検出部28、位相制
御部29は図5と同様のものなので、同一符号を付し、
説明は省略する。34は信号を固定量遅延させる固定遅
延部、35は位相制御部29の制御に応じて位相を変化
させる可変位相部、36は固定遅延部34の出力信号及
び可変位相部35の出力信号で遅延検波を行う掛け算平
滑部、37は固定遅延部34、可変位相部35および掛
け算平滑部36からなる遅延検波部である。掛け算平滑
部36へは、固定遅延部34の出力信号および可変位相
部35の出力信号が別々の信号線で入力される。
御部29は図5と同様のものなので、同一符号を付し、
説明は省略する。34は信号を固定量遅延させる固定遅
延部、35は位相制御部29の制御に応じて位相を変化
させる可変位相部、36は固定遅延部34の出力信号及
び可変位相部35の出力信号で遅延検波を行う掛け算平
滑部、37は固定遅延部34、可変位相部35および掛
け算平滑部36からなる遅延検波部である。掛け算平滑
部36へは、固定遅延部34の出力信号および可変位相
部35の出力信号が別々の信号線で入力される。
【0037】本実施の形態における動作は実施の形態3
と同様であるので、その説明は省略する。
と同様であるので、その説明は省略する。
【0038】なお、本実施の形態では、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部2
9へのフィードバック等で対処できる。
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部2
9へのフィードバック等で対処できる。
【0039】以上のように本実施の形態によれば、固定
遅延部34の出力信号と可変位相部35の出力信号とを
掛け算平滑部36に入力することによって、固定遅延部
34と可変遅延部35を基板上で並列に配置することが
でき、基板実装が簡単に行えるようになる。
遅延部34の出力信号と可変位相部35の出力信号とを
掛け算平滑部36に入力することによって、固定遅延部
34と可変遅延部35を基板上で並列に配置することが
でき、基板実装が簡単に行えるようになる。
【0040】
【発明の効果】以上のように本発明の請求項1に記載の
位相変調信号復調装置によれば、遅延量の異なる複数の
遅延検波部を有する複数遅延検波部と、遅延検波部から
出力される検波信号のレベルを検出する複数のレベル検
出部と、複数の遅延検波部のうちから最適な遅延検波部
を選択して検波信号を出力する検波選択部と、複数のレ
ベル検出部で検出した検波信号のレベルに基づいて検波
選択部を制御する切替え部とを有することにより、複数
の遅延検波部のうちから最適な遅延検波部を選択するこ
とができるので、入力信号に大きな周波数ずれが生じて
も受信信号レベルの低下を抑制することができるという
有利な効果が得られる。
位相変調信号復調装置によれば、遅延量の異なる複数の
遅延検波部を有する複数遅延検波部と、遅延検波部から
出力される検波信号のレベルを検出する複数のレベル検
出部と、複数の遅延検波部のうちから最適な遅延検波部
を選択して検波信号を出力する検波選択部と、複数のレ
ベル検出部で検出した検波信号のレベルに基づいて検波
選択部を制御する切替え部とを有することにより、複数
の遅延検波部のうちから最適な遅延検波部を選択するこ
とができるので、入力信号に大きな周波数ずれが生じて
も受信信号レベルの低下を抑制することができるという
有利な効果が得られる。
【0041】請求項2に記載の発明によれば、請求項1
に記載の発明において、複数遅延検波部は、複数段から
成る遅延検波部を有し、遅延検波部は前段の遅延信号を
入力信号とすることにより、前段の遅延検波部で遅延さ
れた信号を利用することができるので、別々の遅延部で
遅延させるよりも複数の遅延部の総遅延量を小さくする
ことができ、遅延部を小型化して装置の小型化を図るこ
とができるという有利な効果が得られる。
に記載の発明において、複数遅延検波部は、複数段から
成る遅延検波部を有し、遅延検波部は前段の遅延信号を
入力信号とすることにより、前段の遅延検波部で遅延さ
れた信号を利用することができるので、別々の遅延部で
遅延させるよりも複数の遅延部の総遅延量を小さくする
ことができ、遅延部を小型化して装置の小型化を図るこ
とができるという有利な効果が得られる。
【0042】請求項3に記載の発明によれば、入力信号
の位相を変化させることができる可変位相部を有し、可
変位相部で入力信号の位相を変化させて遅延検波を行う
遅延検波部と、遅延検波部から出力される検波信号のレ
ベルを検出するレベル検出部と、検出した検波信号のレ
ベルに基づいて可変位相部における入力信号の位相を変
化させる位相制御部とを有することにより、入力信号に
大きな周波数偏差が生じても可変位相部で最適化補正を
することができるので、入力信号の周波数偏差範囲の中
で、一様に高い検波信号レベルを得ることができ、受信
性能の向上を図ることができる。
の位相を変化させることができる可変位相部を有し、可
変位相部で入力信号の位相を変化させて遅延検波を行う
遅延検波部と、遅延検波部から出力される検波信号のレ
ベルを検出するレベル検出部と、検出した検波信号のレ
ベルに基づいて可変位相部における入力信号の位相を変
化させる位相制御部とを有することにより、入力信号に
大きな周波数偏差が生じても可変位相部で最適化補正を
することができるので、入力信号の周波数偏差範囲の中
で、一様に高い検波信号レベルを得ることができ、受信
性能の向上を図ることができる。
【0043】請求項4に記載の発明によれば、請求項3
に記載の発明において、遅延検波部は、入力信号を遅延
させる固定遅延部と可変位相部とを並列に配設し、固定
遅延部から出力される遅延信号と可変位相部から出力さ
れる遅延信号とを掛け合わせて得られる信号を平滑化し
て検波信号として出力する掛け算平滑部を有することに
より、固定遅延部と可変位相部とは基板上で並列に配置
することができるので、基板実装を簡単化することがで
きるという有利な効果が得られる。
に記載の発明において、遅延検波部は、入力信号を遅延
させる固定遅延部と可変位相部とを並列に配設し、固定
遅延部から出力される遅延信号と可変位相部から出力さ
れる遅延信号とを掛け合わせて得られる信号を平滑化し
て検波信号として出力する掛け算平滑部を有することに
より、固定遅延部と可変位相部とは基板上で並列に配置
することができるので、基板実装を簡単化することがで
きるという有利な効果が得られる。
【図1】本発明の実施の形態1による位相変調信号復調
装置を示すブロック図
装置を示すブロック図
【図2】(a)図1の位相変調信号復調装置の動作を説
明するためのタイミング図 (b)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (d)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図
明するためのタイミング図 (b)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (d)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図
【図3】(a)図1の位相変調信号復調装置の動作を説
明するためのタイミング図 (b)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (d)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図
明するためのタイミング図 (b)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図 (d)図1の位相変調信号復調装置の動作を説明するた
めのタイミング図
【図4】本発明の実施の形態2による位相変調信号復調
装置を示すブロック図
装置を示すブロック図
【図5】本発明の実施の形態3による位相変調信号復調
装置を示すブロック図
装置を示すブロック図
【図6】(a)図5の位相変調信号復調装置の動作を説
明するためのタイミング図 (b)図5の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図5の位相変調信号復調装置の動作を説明するた
めのタイミング図
明するためのタイミング図 (b)図5の位相変調信号復調装置の動作を説明するた
めのタイミング図 (c)図5の位相変調信号復調装置の動作を説明するた
めのタイミング図
【図7】本発明の実施の形態4による位相変調信号復調
装置を示すブロック図
装置を示すブロック図
【図8】従来の位相変調信号復調装置を示すブロック図
【図9】(a)図8の位相変調信号復調装置における各
部信号波形を示すタイミング図 (b)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図 (c)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図 (d)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図
部信号波形を示すタイミング図 (b)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図 (c)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図 (d)図8の位相変調信号復調装置における各部信号波
形を示すタイミング図
1、20 第1の遅延部 2、21 第1の掛け算平滑部 3 第1のレベル検出部 4、22 第2の遅延部 5、23 第2の掛け算平滑部 6 第2のレベル検出部 7 検波選択部 8 切替え部 9、24 複数遅延検波部 25、34 固定遅延部 26、35 可変位相部 27、36 掛け算平滑部部 28 レベル検出部 29 位相制御部 30、37 遅延検波部
Claims (4)
- 【請求項1】延量の異なる複数の遅延検波部を有する複
数遅延検波部と、前記遅延検波部から出力される検波信
号のレベルを検出する複数のレベル検出部と、前記複数
の遅延検波部のうちから最適な遅延検波部を選択して検
波信号を出力する検波選択部と、前記複数のレベル検出
部で検出した検波信号のレベルに基づいて前記検波選択
部を制御する切替え部とを有することを特徴とする位相
変調信号復調装置。 - 【請求項2】前記複数遅延検波部は、複数段から成る遅
延検波部を有し、前記遅延検波部は前段の遅延信号を入
力信号とすることを特徴とする請求項1に記載の位相変
調信号復調装置。 - 【請求項3】入力信号の位相を変化させることができる
可変位相部を有し、前記可変位相部で入力信号の位相を
変化させて遅延検波を行う遅延検波部と、前記遅延検波
部から出力される検波信号のレベルを検出するレベル検
出部と、前記検出した検波信号のレベルに基づいて前記
可変位相部における入力信号の位相を変化させる位相制
御部とを有することを特徴とする位相変調信号復調装
置。 - 【請求項4】前記遅延検波部は、入力信号を遅延させる
固定遅延部と前記可変位相部とを並列に配設し、前記固
定遅延部から出力される遅延信号と前記可変位相部から
出力される遅延信号とを掛け合わせて得られる信号を平
滑化して検波信号として出力する掛け算平滑部を有する
ことを特徴とする請求項3に記載の位相変調信号復調装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10147136A JPH11341099A (ja) | 1998-05-28 | 1998-05-28 | 位相変調信号復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10147136A JPH11341099A (ja) | 1998-05-28 | 1998-05-28 | 位相変調信号復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11341099A true JPH11341099A (ja) | 1999-12-10 |
Family
ID=15423393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10147136A Pending JPH11341099A (ja) | 1998-05-28 | 1998-05-28 | 位相変調信号復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11341099A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246366A (ja) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | 自動周波数制御装置 |
JP2015095744A (ja) * | 2013-11-12 | 2015-05-18 | 日本電信電話株式会社 | 無線通信システム |
-
1998
- 1998-05-28 JP JP10147136A patent/JPH11341099A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006246366A (ja) * | 2005-03-07 | 2006-09-14 | Mitsubishi Electric Corp | 自動周波数制御装置 |
JP2015095744A (ja) * | 2013-11-12 | 2015-05-18 | 日本電信電話株式会社 | 無線通信システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3188356B2 (ja) | 時分割多重通信チャネル用ディジタル復調方法及び回路 | |
US6034564A (en) | Demodulator using quasi-synchronous detection to demodulate modulated quadrature input signals | |
JPH07321862A (ja) | ディジタル変調波復調装置 | |
JP4583196B2 (ja) | 通信装置 | |
JPH11341099A (ja) | 位相変調信号復調装置 | |
JP2003198648A (ja) | 位相偏移変調方式の変調器 | |
JPH11163807A (ja) | 通信システム、送信器および受信器 | |
US6353639B1 (en) | Filter configuration and slope detector for quadrature amplitude modulated signals | |
JPS6331987B2 (ja) | ||
US5666386A (en) | Digital demodulating apparatus capable of selecting proper sampling clock for data transmission speed | |
JP2820143B2 (ja) | 自動周波数制御方式 | |
JP3595478B2 (ja) | 周波数偏差検出器および周波数偏差検出方法 | |
JP2975390B2 (ja) | 多値数可変変復調器 | |
JPH10210092A (ja) | 位相検波回路 | |
JP3398989B2 (ja) | Psk変調装置 | |
JP3305560B2 (ja) | ベースバンド信号処理装置 | |
JP3279907B2 (ja) | ディジタル受信装置 | |
JPS6253526A (ja) | 自動利得制御装置 | |
JPH10224415A (ja) | 変調器及び変調方法、復調器及び復調方法 | |
JP3261013B2 (ja) | Bpsk復調器 | |
JP2808861B2 (ja) | 復調装置 | |
JPH07193609A (ja) | デジタル位相同期ループ回路 | |
JP2912217B2 (ja) | 復調器 | |
JP2777993B2 (ja) | スペクトラム拡散通信装置 | |
JPH1013378A (ja) | Ofdm信号復調装置 |