JPH11341099A - 位相変調信号復調装置 - Google Patents

Abstract

(57)【要約】 【課題】 入力信号に大きな周波数ずれが生じても受信
信号レベルの低下を抑制することができる位相変調信号
復調装置を提供することを目的とする。 【解決手段】 遅延量の異なる複数の遅延検波部を有す
る複数遅延検波部９と、遅延検波部から出力される検波
信号のレベルを検出する第１、第２のレベル検出部３、
６と、複数遅延検波部９のうちから最適な遅延検波部を
選択して検波信号を出力する検波選択部７と、第１、第
２のレベル検出部３、６で検出した検波信号のレベルに
基づいて検波選択部７を制御する切替え部８とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差分符号化位相変
調信号を受信して遅延検波を行う位相変調信号復調装置
に関する。

【０００２】

【従来の技術】以下、従来の位相変調信号復調装置につ
いて、図面を参照しながら説明する。

【０００３】図８は従来の位相変調信号復調装置を示す
ブロック図である。図８において、１０１は入力信号を
１ビットの時間分だけ遅延させた遅延信号を出力する固
定遅延部、１０２は入力信号と上記遅延信号を掛け合わ
せる掛け算部、１０３は掛け算部１０２の出力を平滑化
するフィルタ部である。

【０００４】このように構成された位相変調信号復調装
置について、その動作を説明する。周波数ｆｃの信号を
入力すると、固定遅延部１０１で位相は、 Φ＝２πｆｃ／ｆｄ だけ遅れる。ここでｆｄはデータ周波数であり、データ
伝送速度を示す。時間をｔ、変調のかかった入力信号
（入力変調信号）をｃｏｓ２πｔとおくと、固定遅延部
１０１の出力信号は、 ｃｏｓ（２πｆｃ・ｔ−２πｆｃ／ｆｄ） となる。掛け算部１０２は、固定遅延部１０１の入力変
調信号と固定遅延部１０１の出力変調信号とを掛け合わ
せる。１ビット時間前の固定遅延部１０１の入力変調信
号と現在の入力変調信号の位相が同じ場合、掛け算部１
０２の出力信号は、 ｃｏｓ（２πｆｃ・ｔ）×ｃｏｓ（２πｆｃ・ｔ−２π
ｆｃ／ｆｄ） となる。１ビット時間前の固定遅延部１０１の入力変調
信号と現在の入力変調信号の位相が逆の場合、掛け算部
１０２の出力信号は、 −ｃｏｓ（２πｆｃ・ｔ）×ｃｏｓ（２πｆｃ・ｔ−２
πｆｃ／ｆｄ） となる。上の式から、ｆｃ／ｆｄが整数倍となるように
設定することで掛け算部１０２の出力信号レベルつまり
検波信号レベルは最大となる。掛け算部１０２の出力信
号は、フィルタ部１０３で平滑化されて、入力変調信号
の周波数は減衰し、入力変調信号に応じたデータが再生
される。

【０００５】図９（ａ）〜（ｄ）は、図８の位相変調信
号復調装置における各部の信号波形を示すタイミング図
である。図９において、（ａ）は入力変調信号を示し、
（ｂ）は固定遅延部１０１の出力信号、（ｃ）は掛け算
部１０２の出力信号、（ｄ）はフィルタ部１０３の出力
信号を示し、横軸は時間（秒（ｓ））、縦軸は振幅を示
す。また、ｆｃ／ｆｄ＝３、ｆｄ＝１Ｈｚとしている。
掛け算部１０２は入力変調信号と入力変調信号から１ビ
ット時間分遅れた入力変調信号との掛け算結果を出力す
る。時間１ｓ〜２ｓに示すように、入力変調信号の位相
がπつまり反転したときにフィルタ部１０３の出力信号
レベルは負となる。

【０００６】一方、入力変調信号の周波数がｆｃからΔ
ｆずれていた場合の掛け算部１０２の出力信号は、 ｃｏｓ（２πｆｃ・ｔ）×ｃｏｓ｛２πｆｃ・ｔ−２π
（ｆｃ＋Δｆ）／ｆｄ｝ となる。従って、Δｆが大きくなると、掛け算部１０２
の出力信号レベルは著しく低下し、通信性能が極めて悪
化する。例えば、ミリ波帯における通信機は、デバイス
の制限が大きく簡単なＰＬＬ構成をとることができない
が、上述したような回路構成の簡単な位相変調信号復調
装置を採用した場合には周波数精度を良好にすることが
難しい。

【０００７】

【発明が解決しようとする課題】このように、従来の位
相変調信号復調装置では、入力変調信号（以下、単に
「入力信号」という）に大きな周波数ずれが生じた場合
の検波信号レベルの低下が著しく、良好な復調信号が得
られないという問題点を有していた。

【０００８】この位相変調信号復調装置では、入力信号
に大きな周波数ずれが生じても受信信号レベルの低下を
抑制して高精度の復調信号が得られることが要求されて
いる。

【０００９】本発明は、入力信号に大きな周波数ずれが
生じても受信信号レベルの低下を抑制することができる
位相変調信号復調装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】この課題を解決するため
に本発明の位相変調信号復調装置は、遅延量の異なる複
数の遅延検波部を有する複数遅延検波部と、遅延検波部
から出力される検波信号のレベルを検出する複数のレベ
ル検出部と、複数の遅延検波部のうちから最適な遅延検
波部を選択して検波信号を出力する検波選択部と、複数
のレベル検出部で検出した検波信号のレベルに基づいて
検波選択部を制御する切替え部とを有する構成を備えて
いる。

【００１１】これにより、入力信号に大きな周波数ずれ
が生じても受信信号レベルの低下を抑制することができ
る位相変調信号復調装置が得られる。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、遅延量の異なる複数の遅延検波部を有する複数遅延
検波部と、遅延検波部から出力される検波信号のレベル
を検出する複数のレベル検出部と、複数の遅延検波部の
うちから最適な遅延検波部を選択して検波信号を出力す
る検波選択部と、複数のレベル検出部で検出した検波信
号のレベルに基づいて検波選択部を制御する切替え部と
を有することとしたものであり、複数の遅延検波部のう
ちから最適な遅延検波部が選択され、入力信号に大きな
周波数ずれが生じても受信信号レベルの低下が抑制され
るという作用を有する。

【００１３】請求項２に記載の発明は、請求項１に記載
の発明において、複数遅延検波部は、複数段から成る遅
延検波部を有し、遅延検波部は前段の遅延信号を入力信
号とすることとしたものであり、前段の遅延検波部で遅
延された信号が利用されるという作用を有する。

【００１４】請求項３に記載の発明は、入力信号の位相
を変化させることができる可変位相部を有し、可変位相
部で入力信号の位相を変化させて遅延検波を行う遅延検
波部と、遅延検波部から出力される検波信号のレベルを
検出するレベル検出部と、検出した検波信号のレベルに
基づいて可変位相部における入力信号の位相を変化させ
る位相制御部とを有することとしたものであり、入力信
号の周波数偏差に対する補正が可変位相部で最適化され
るという作用を有する。

【００１５】請求項４に記載の発明は、請求項３に記載
の発明において、遅延検波部は、入力信号を遅延させる
固定遅延部と可変位相部とを並列に配設し、固定遅延部
から出力される遅延信号と可変位相部から出力される遅
延信号とを掛け合わせて得られる信号を平滑化して検波
信号として出力する掛け算平滑部を有することとしたも
のであり、固定遅延部と可変位相部とは基板上で並列に
配置されるという作用を有する。

【００１６】以下、本発明の実施の形態について、図１
〜図７を用いて説明する。 （実施の形態１）図１は、本発明の実施の形態１による
位相変調信号復調装置を示すブロック図である。

【００１７】図１において、１はデータ周期程度（例え
ば１ビット時間）で入力信号を遅延させる第１の遅延
部、２は入力信号と第１の遅延部１の出力信号である第
１の遅延信号とを掛け合わせ、掛け合わせて得られた信
号を平滑化して第１の検波信号として出力する第１の掛
け算平滑部、３は第１の掛け算平滑部２からの第１の検
波信号のレベルを検出する第１のレベル検出部、４は第
１の遅延部１と遅延量の異なる第２の遅延部、５は入力
信号と第２の遅延部４の出力信号である第２の遅延信号
とを掛け合わせ、掛け合わせて得られた信号を平滑化し
て第２の検波信号として出力する第２の掛け算平滑部、
６は第２の掛け算平滑部６からの第２の検波信号のレベ
ルを検出する第２のレベル検出部、７は後述の切替え部
８の制御により第１の検波信号または第２の検波信号を
出力する検波選択部、８は第１のレベル検出部３で検出
した第１の検波信号レベルと第２のレベル検出部６で検
出した第２の検波信号レベルとに応じて検波選択部７を
制御する切替え部、９は遅延量の異なる複数の遅延検波
部から成る複数遅延検波部である。複数遅延検波部９
は、第１の遅延部１と第１の掛け算平滑部２からなる第
１の遅延検波部および第２の遅延部４と第２の掛け算平
滑部５からなる第２の遅延検波部から構成される。

【００１８】図２（ａ）〜（ｄ）、図３（ａ）〜（ｄ）
は、図１の位相変調信号復調装置の動作を説明するため
のタイミング図であり、横軸は時間（ｓ）を、縦軸はレ
ベルを示し、データ周波数ｆｄ（１、０のデータの周波
数すなわちデータの伝送速度）＝１Ｈｚ、第１の遅延部
１の遅延時間１ｓ、第２の遅延部４の遅延時間０．９１
７ｓの場合の動作波形である。図２は入力信号周波数が
３Ｈｚの場合の動作波形であり、図３は入力信号周波数
が３．２Ｈｚの場合の動作波形である。図２（ａ）、図
３（ａ）は入力信号を示し、図２（ｂ）、図３（ｂ）は
第１の掛け算平滑部２の掛け算結果としての掛け算信
号、図２（ｃ）、図３（ｃ）は第２の掛け算平滑部５の
掛け算結果としての掛け算信号、図２（ｄ）、図３
（ｄ）は検波選択部７の出力信号である。図２（ａ）、
図３（ａ）の入力信号の位相は、０≦ｔ＜１ｓで０、１
≦ｔ＜３ｓでπ、３≦ｔ＜５ｓで０とする。入力信号周
波数が３Ｈｚの場合は第１の掛け算平滑部２の掛け算結
果が第２の掛け算平滑部５の掛け算結果より大きくな
る。従って、第１の掛け算平滑部２の出力信号（検波信
号）は第２掛け算平滑部５の出力信号（検波信号）より
も大きくなる。第１のレベル検出部３で検出した第１の
掛け算平滑部２の検波信号レベルと第２のレベル検出部
６で検出した第２の掛け算平滑部５の検波信号レベルと
に応じて切替え部８は、第１の掛け算平滑部２を選択す
るように検波選択部７を制御する。検波選択部７は第１
の掛け算平滑部２からの検波信号を出力する。同様にし
て、入力信号周波数が３．２Ｈｚの場合は検波選択部７
は第２の掛け算平滑部５からの検波信号を出力する。

【００１９】なお、本実施の形態では、複数遅延検波部
９は２個の遅延検波部から成るとしたが、本発明はこれ
に限らず、遅延検波部を３個以上としてもよく、同様の
作用効果を奏するものである。また、検波信号レベルを
制御に用いているため、検波した信号が反転して不具合
を生じる場合が考えられる。その場合は、送信の同期符
号の監視等によってデータの反転使用等で対処できる。

【００２０】以上のように本実施の形態によれば、異な
る遅延量を持つ複数の遅延部１、４を用いて複数の検波
を行い、最適な遅延検波部の出力信号（検波信号）を選
択することにより、入力信号周波数が大きくずれた場合
にも受信レベルの低下を抑えることができ、良好な受信
特性を得ることができる。

【００２１】（実施の形態２）図４は、本発明の実施の
形態２による位相変調信号復調装置を示すブロック図で
ある。

【００２２】図４において、２０は入力信号をデータ周
期程度遅延させる前段の遅延部としての第１の遅延部、
２１は入力信号と第１の遅延部２０の出力信号とを掛け
合わせた結果を平滑化して第１の検波信号として出力す
る第１の掛け算平滑部、２２は第１の遅延部２０の出力
信号を遅延させる後段の遅延部としての第２の遅延部、
２３は入力信号と第２の遅延部２２の出力信号とを掛け
合わせた結果を平滑化して第２の検波信号として出力す
る第２の掛け算部、２４は複数遅延検波部である。複数
遅延検波部２４は、第１の遅延部２０と第１の掛け算平
滑部２１からなる第１の遅延検波部および第２の遅延部
２１と第２の掛け算平滑部２２からなる第２の遅延検波
部から構成される。

【００２３】本実施の形態による位相変調信号復調装置
の動作は実施の形態１の場合と同様であるので、その説
明は省略する。

【００２４】なお、本実施の形態では、複数遅延検波部
２４は２個の遅延検波部から成るとしたが、本発明はこ
れに限らず、遅延検波部を３個以上としてもよく、同様
の作用効果を奏するものである。また、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合を生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用等で対処でき
る。

【００２５】以上のように本実施の形態によれば、前段
の遅延部としての第１の遅延部２０の出力信号を後段の
遅延部としての第２の遅延部２２で遅延するため、実施
の形態１におけるように別々の遅延部で遅延させるより
も、複数の遅延部の総遅延量が小さくてすむ。そのため
遅延部を小型化することができ、装置の小型化を図るこ
とができる。

【００２６】（実施の形態３）実施の形態１および２で
は周波数偏差のために入力信号の周波数がずれても、複
数の遅延検波の対応する周波数であった場合には最大の
検波信号レベルが得られる。しかし、入力信号の周波数
が対応する周波数から大きくずれた場合には検波信号レ
ベルは低下する。実施の形態１、２において周波数偏差
に滑らかに対応するためには遅延検波部及び遅延部の数
を増やす必要がある。

【００２７】本実施の形態による位相変調信号復調装置
は上記課題を解決するものである。本実施の形態では、
信号の位相を任意に設定できる可変位相部を備えかつ入
力信号の位相を可変させて遅延検波をおこなう遅延検波
部と、検波信号レベルを検出するレベル検出部と、レベ
ル検出部での検出レベルに応じて可変位相部の位相を制
御する位相制御部とを備える。

【００２８】図５は、本発明の実施の形態３による位相
変調信号復調装置を示すブロック図である。

【００２９】図５において、２５は入力信号をデータ周
期程度遅延させる固定遅延部、２６は後述の位相制御部
２９の制御に応じて入力信号の位相を任意に設定できる
可変位相部、２７は入力信号と固定遅延部２５及び可変
位相部２６を介した遅延信号とを掛け合わせた結果を平
滑化して検波信号として出力する掛け算平滑部、２８は
掛け算平滑部２７からの検波信号のレベルを検出するレ
ベル検出部、２９はレベル検出部２８の検出結果が最適
になるように（検波信号レベルが最大となるように）可
変位相部２６を制御する位相制御部、３０は可変位相部
２６を備えかつ入力信号の位相を可変させて遅延検波を
おこなう遅延検波部である。

【００３０】図６（ａ）、（ｂ）、（ｃ）は図５の位相
変調信号復調装置の動作を説明するためのタイミング図
であり、横軸は時間（ｓ）、縦軸はレベルを示す。図６
（ａ）は入力信号を示し、図６（ｂ）は掛け算平滑部２
７の掛け算結果としての掛け算信号、図６（ｃ）は掛け
算平滑部２７の出力信号（検波信号）を示す。ここで、
固定遅延部２５の遅延量を１ｓ、データ周期１ｓ、可変
位相部２６の遅延量は無視し位相量のみ変化するとす
る。入力信号の位相は、０≦ｔ＜１ｓで０、１≦ｔ＜３
ｓでπ、３≦ｔ＜５ｓで０、５≦ｔ＜７ｓで０、７≦ｔ
＜９ｓでπ、１０≦ｔ＜１２ｓで０とし、入力信号の周
波数は３．３Ｈｚとする。位相制御部２９は１≦ｔ＜３
ｓで位相変化量０、３≦ｔ＜５ｓで位相変化量３０度、
５≦ｔ＜７ｓで位相変化量６０度、７≦ｔ＜９ｓで位相
変化量９０度となるように可変位相部２６を制御する。
可変位相部２６の位相変化量が９０度の場合に掛け算平
滑部２７の出力信号レベルは最も大きくなる。レベル検
出部２８の検出レベルに応じて、時間９ｓ以降は位相制
御部２７は可変位相部２７を９０度に保つように可変位
相部２６を制御する。以上において位相変化の刻み幅を
細かくしたり、位相変化のやり方を変えると、正確で応
答の早い制御が可能になる。

【００３１】なお、本実施の形態では、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部２
９へのフィードバック等で対処できる。

【００３２】以上のように本実施の形態によれば、遅延
検波において任意の位相量を変化できる可変位相部を用
いることで、実施の形態１や２に比べて入力信号の周波
数偏差に対する補正を最適化できる。そのため、入力信
号の周波数偏差範囲の中で、一様に高い検波信号レベル
が得られ、受信性能の向上が図れる。

【００３３】（実施の形態４）実施の形態３では、固定
遅延部２５と可変位相部２６を直列に接続していたため
に、実際の基板では入力信号及び可変位相部２６の出力
の掛け算平滑部２７への配線が効率的にできない。

【００３４】本実施の形態は、上記課題を解決するもの
であり、入力信号を固定遅延量遅延させる固定遅延部
と、信号の位相を任意に設定できる可変位相部と、固定
遅延部の出力と可変位相部の出力を掛け合わせた結果を
平滑化する掛け算平滑部とを有する遅延検波部を備え
る。

【００３５】図７は、本発明の実施の形態４による位相
変調信号復調装置を示すブロック図である。

【００３６】図７において、レベル検出部２８、位相制
御部２９は図５と同様のものなので、同一符号を付し、
説明は省略する。３４は信号を固定量遅延させる固定遅
延部、３５は位相制御部２９の制御に応じて位相を変化
させる可変位相部、３６は固定遅延部３４の出力信号及
び可変位相部３５の出力信号で遅延検波を行う掛け算平
滑部、３７は固定遅延部３４、可変位相部３５および掛
け算平滑部３６からなる遅延検波部である。掛け算平滑
部３６へは、固定遅延部３４の出力信号および可変位相
部３５の出力信号が別々の信号線で入力される。

【００３７】本実施の形態における動作は実施の形態３
と同様であるので、その説明は省略する。

【００３８】なお、本実施の形態では、検波信号レベル
を制御に用いているため、検波した信号が反転して不具
合が生じる場合が考えられる。その場合は、送信の同期
符号の監視等によってデータの反転使用や位相制御部２
９へのフィードバック等で対処できる。

【００３９】以上のように本実施の形態によれば、固定
遅延部３４の出力信号と可変位相部３５の出力信号とを
掛け算平滑部３６に入力することによって、固定遅延部
３４と可変遅延部３５を基板上で並列に配置することが
でき、基板実装が簡単に行えるようになる。

【００４０】

【発明の効果】以上のように本発明の請求項１に記載の
位相変調信号復調装置によれば、遅延量の異なる複数の
遅延検波部を有する複数遅延検波部と、遅延検波部から
出力される検波信号のレベルを検出する複数のレベル検
出部と、複数の遅延検波部のうちから最適な遅延検波部
を選択して検波信号を出力する検波選択部と、複数のレ
ベル検出部で検出した検波信号のレベルに基づいて検波
選択部を制御する切替え部とを有することにより、複数
の遅延検波部のうちから最適な遅延検波部を選択するこ
とができるので、入力信号に大きな周波数ずれが生じて
も受信信号レベルの低下を抑制することができるという
有利な効果が得られる。

【００４１】請求項２に記載の発明によれば、請求項１
に記載の発明において、複数遅延検波部は、複数段から
成る遅延検波部を有し、遅延検波部は前段の遅延信号を
入力信号とすることにより、前段の遅延検波部で遅延さ
れた信号を利用することができるので、別々の遅延部で
遅延させるよりも複数の遅延部の総遅延量を小さくする
ことができ、遅延部を小型化して装置の小型化を図るこ
とができるという有利な効果が得られる。

【００４２】請求項３に記載の発明によれば、入力信号
の位相を変化させることができる可変位相部を有し、可
変位相部で入力信号の位相を変化させて遅延検波を行う
遅延検波部と、遅延検波部から出力される検波信号のレ
ベルを検出するレベル検出部と、検出した検波信号のレ
ベルに基づいて可変位相部における入力信号の位相を変
化させる位相制御部とを有することにより、入力信号に
大きな周波数偏差が生じても可変位相部で最適化補正を
することができるので、入力信号の周波数偏差範囲の中
で、一様に高い検波信号レベルを得ることができ、受信
性能の向上を図ることができる。

【００４３】請求項４に記載の発明によれば、請求項３
に記載の発明において、遅延検波部は、入力信号を遅延
させる固定遅延部と可変位相部とを並列に配設し、固定
遅延部から出力される遅延信号と可変位相部から出力さ
れる遅延信号とを掛け合わせて得られる信号を平滑化し
て検波信号として出力する掛け算平滑部を有することに
より、固定遅延部と可変位相部とは基板上で並列に配置
することができるので、基板実装を簡単化することがで
きるという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による位相変調信号復調
装置を示すブロック図

【図２】（ａ）図１の位相変調信号復調装置の動作を説
明するためのタイミング図 （ｂ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図 （ｃ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図 （ｄ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図

【図３】（ａ）図１の位相変調信号復調装置の動作を説
明するためのタイミング図 （ｂ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図 （ｃ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図 （ｄ）図１の位相変調信号復調装置の動作を説明するた
めのタイミング図

【図４】本発明の実施の形態２による位相変調信号復調
装置を示すブロック図

【図５】本発明の実施の形態３による位相変調信号復調
装置を示すブロック図

【図６】（ａ）図５の位相変調信号復調装置の動作を説
明するためのタイミング図 （ｂ）図５の位相変調信号復調装置の動作を説明するた
めのタイミング図 （ｃ）図５の位相変調信号復調装置の動作を説明するた
めのタイミング図

【図７】本発明の実施の形態４による位相変調信号復調
装置を示すブロック図

【図８】従来の位相変調信号復調装置を示すブロック図

【図９】（ａ）図８の位相変調信号復調装置における各
部信号波形を示すタイミング図 （ｂ）図８の位相変調信号復調装置における各部信号波
形を示すタイミング図 （ｃ）図８の位相変調信号復調装置における各部信号波
形を示すタイミング図 （ｄ）図８の位相変調信号復調装置における各部信号波
形を示すタイミング図

【符号の説明】

１、２０ 第１の遅延部 ２、２１ 第１の掛け算平滑部 ３ 第１のレベル検出部 ４、２２ 第２の遅延部 ５、２３ 第２の掛け算平滑部 ６ 第２のレベル検出部 ７ 検波選択部 ８ 切替え部 ９、２４ 複数遅延検波部 ２５、３４ 固定遅延部 ２６、３５ 可変位相部 ２７、３６ 掛け算平滑部部 ２８ レベル検出部 ２９ 位相制御部 ３０、３７ 遅延検波部

Claims (4)

【特許請求の範囲】
1. 【請求項１】延量の異なる複数の遅延検波部を有する複
   数遅延検波部と、前記遅延検波部から出力される検波信
   号のレベルを検出する複数のレベル検出部と、前記複数
   の遅延検波部のうちから最適な遅延検波部を選択して検
   波信号を出力する検波選択部と、前記複数のレベル検出
   部で検出した検波信号のレベルに基づいて前記検波選択
   部を制御する切替え部とを有することを特徴とする位相
   変調信号復調装置。
2. 【請求項２】前記複数遅延検波部は、複数段から成る遅
   延検波部を有し、前記遅延検波部は前段の遅延信号を入
   力信号とすることを特徴とする請求項１に記載の位相変
   調信号復調装置。
3. 【請求項３】入力信号の位相を変化させることができる
   可変位相部を有し、前記可変位相部で入力信号の位相を
   変化させて遅延検波を行う遅延検波部と、前記遅延検波
   部から出力される検波信号のレベルを検出するレベル検
   出部と、前記検出した検波信号のレベルに基づいて前記
   可変位相部における入力信号の位相を変化させる位相制
   御部とを有することを特徴とする位相変調信号復調装
   置。
4. 【請求項４】前記遅延検波部は、入力信号を遅延させる
   固定遅延部と前記可変位相部とを並列に配設し、前記固
   定遅延部から出力される遅延信号と前記可変位相部から
   出力される遅延信号とを掛け合わせて得られる信号を平
   滑化して検波信号として出力する掛け算平滑部を有する
   ことを特徴とする請求項３に記載の位相変調信号復調装
   置。