JPH11340561A - Laser diode drive circuit - Google Patents
Laser diode drive circuitInfo
- Publication number
- JPH11340561A JPH11340561A JP14373198A JP14373198A JPH11340561A JP H11340561 A JPH11340561 A JP H11340561A JP 14373198 A JP14373198 A JP 14373198A JP 14373198 A JP14373198 A JP 14373198A JP H11340561 A JPH11340561 A JP H11340561A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- laser diode
- current
- constant current
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＬＤ（レーザダイ
オード）駆動回路に関し、特に、光ファイバ通信に用い
られ、高速化、低電圧化、低消費電力化、及び低コスト
化に適したレーザダイオード駆動回路に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LD (laser diode) drive circuit, and more particularly to a laser diode used for optical fiber communication and suitable for high speed, low voltage, low power consumption, and low cost. It relates to a drive circuit.
【０００２】[0002]
【従来の技術】図６は従来のレーザダイオード駆動回路
（以下、「ＬＤ駆動回路」という）の一例を示す。直流
電源１にはトランジスタ２のコレクタと、ＬＤ３のアノ
ードが接続されている。ＬＤ３のカソードにはトランジ
スタ４のコレクタが接続され、このトランジスタ４とト
ランジスタ２の各エミッタは共通接続されている。この
接続部とグランド間には、トランジスタ５と抵抗６が直
列接続されている。トランジスタ２のベースは信号入力
端子７に接続され、トランジスタ４のベースは反転入力
端子８に接続されている。トランジスタ５のベースとグ
ランド間には可変電圧源９が接続されている。また、ト
ランジスタ４のコレクタにはトランジスタ１０のコレク
タが接続され、そのエミッタとグランド間には抵抗１１
が接続されている。更に、トランジスタ１０のベースと
グランド間には可変電圧源１２が接続されている。2. Description of the Related Art FIG. 6 shows an example of a conventional laser diode drive circuit (hereinafter referred to as "LD drive circuit"). The DC power supply 1 is connected to the collector of the transistor 2 and the anode of the LD 3. The collector of the transistor 4 is connected to the cathode of the LD 3, and the emitters of the transistor 4 and the transistor 2 are commonly connected. A transistor 5 and a resistor 6 are connected in series between the connection and the ground. The base of the transistor 2 is connected to the signal input terminal 7, and the base of the transistor 4 is connected to the inverting input terminal 8. A variable voltage source 9 is connected between the base of the transistor 5 and the ground. The collector of the transistor 4 is connected to the collector of the transistor 10, and a resistor 11 is connected between the emitter and the ground.
Is connected. Further, a variable voltage source 12 is connected between the base of the transistor 10 and the ground.
【０００３】図６において、トランジスタ２と４は、電
流スイッチ部を形成している。また、トランジスタ５、
抵抗６、及び可変電圧源９からなる回路は定電流源を形
成し、トランジスタ１０、抵抗１１、及び可変電圧源１
２からなる回路は定電流源を形成している。信号入力端
子７と反転入力端子８に所定周期の矩形波信号を入力す
ることにより、トランジスタ２，４が交互に動作し、Ｌ
Ｄ３の通電がＯＮ／ＯＦＦ制御され、通電時に光信号を
発生する。その光強度は、トランジスタ５、抵抗６、可
変電圧源９からなる定電流源によって調整される。ま
た、ＬＤ３を高速にＯＮ／ＯＦＦするためには、ＬＤの
閾値電流程度のバイアス電流を流しておく必要がある。
そこで、トランジスタ１０、抵抗１１、可変電圧源１２
からなる定電流源を駆動し、ＬＤ３に一定のバイアス電
流が常時流れるようにしている。このように、図６のＬ
Ｄ駆動回路によれば、信号入力端子７と反転信号入力８
の印加レベルに応じて、光信号を発生させることができ
る。In FIG. 6, transistors 2 and 4 form a current switch section. Also, transistor 5,
The circuit including the resistor 6 and the variable voltage source 9 forms a constant current source, and includes a transistor 10, a resistor 11, and the variable voltage source 1
The circuit consisting of two forms a constant current source. By inputting a rectangular wave signal having a predetermined period to the signal input terminal 7 and the inverting input terminal 8, the transistors 2 and 4 operate alternately,
The energization of D3 is ON / OFF controlled, and generates an optical signal when energized. The light intensity is adjusted by a constant current source including a transistor 5, a resistor 6, and a variable voltage source 9. Further, in order to turn on / off the LD 3 at high speed, it is necessary to supply a bias current about the threshold current of the LD.
Therefore, the transistor 10, the resistor 11, the variable voltage source 12
Is driven so that a constant bias current always flows through the LD 3. Thus, L in FIG.
According to the D drive circuit, the signal input terminal 7 and the inverted signal input 8
An optical signal can be generated in accordance with the applied level of.
【０００４】更に、ＬＤ駆動回路の高速化を図った例と
して、特開平８−１８６３１０号公報に示されるものが
あり、差動型のスイッチング回路を構成する２個のトラ
ンジスタの一方のコレクタ側に定電流回路を挿入し、こ
の定電流回路によりＬＤを駆動している。また、特開平
６−２４４４８３号公報においては、差動型のスイッチ
ング回路を構成する２個のトランジスタの一方のコレク
タ側に定電流回路を挿入し、この定電流回路とグランド
間にＬＤを接続する構成にしている。Japanese Patent Laid-Open Publication No. HEI 8-186310 discloses an example of an LD drive circuit in which the speed of the LD drive circuit is increased. The collector is connected to one collector of two transistors constituting a differential switching circuit. A constant current circuit is inserted, and the LD is driven by the constant current circuit. In JP-A-6-244483, a constant current circuit is inserted on one collector side of two transistors constituting a differential switching circuit, and an LD is connected between the constant current circuit and the ground. It has a configuration.
【０００５】[0005]
【発明が解決しようとする課題】しかし、従来のＬＤ駆
動回路によると、波長６００〜９００ｎｍの所謂短波長
帯ＬＤの動作電圧Ｖｆは１．８〜２．０Ｖであり、一般
のシリコン系ダイオードの順方向電圧（約０．７Ｖ）よ
りかなり大きい。したがって、このＬＤを用いた場合、
図６の回路で必要な電源電圧Ｖcc1 （直流電源１の出力
値）は、トランジスタ（バイポーラ）４，５の飽和を考
慮して、トランジスタ４，５のコレクタ〜エミッタ間電
圧Ｖceがべース〜エミッタ間電圧Ｖbe≒０．８Ｖを越え
る値にしようとすれば、下記の式（１）に示される値が
必要になる（但し、抵抗６は０オームとする）。However, according to the conventional LD driving circuit, the operating voltage Vf of a so-called short wavelength band LD having a wavelength of 600 to 900 nm is 1.8 to 2.0 V, and the operating voltage Vf of a general silicon-based diode is Much higher than the forward voltage (about 0.7V). Therefore, when this LD is used,
The power supply voltage Vcc1 (output value of the DC power supply 1) required in the circuit of FIG. 6 is based on the collector-emitter voltage Vce of the transistors 4 and 5 in consideration of the saturation of the transistors (bipolar) 4 and 5. If the value exceeds the emitter-to-emitter voltage Vbe ≒ 0.8 V, a value represented by the following equation (1) is required (provided that the resistance 6 is 0 ohm).
【０００６】Ｖcc1 ≧Ｖce＋Ｖce＋Ｖｆ・・・（１） つまり、電源電圧Ｖcc1 は、Ｖcc1 ＝０．８＋０．８＋
２．０＝３．６Ｖ以上が必要になり、３．０〜３．３Ｖ
程度の電圧によってＬＤ３を駆動することができないと
いう問題がある。この問題は、特開平８−１８６３１０
号公報及び特開平６−２４４４８３号公報に示された駆
動回路においても考慮されていない。Vcc1 ≧ Vce + Vce + Vf (1) That is, the power supply voltage Vcc1 is Vcc1 = 0.8 + 0.8 +
2.0 = 3.6 V or more is required, and 3.0 to 3.3 V
There is a problem that it is not possible to drive the LD 3 with a voltage of the order. This problem is described in Japanese Patent Application Laid-Open No. 8-186310.
No consideration is given to the driving circuit disclosed in JP-A-6-244483 and JP-A-6-244483.
【０００７】本発明の目的は、低電圧でも高速動作が可
能なＬＤ駆動回路を提供することにある。An object of the present invention is to provide an LD drive circuit capable of operating at high speed even at a low voltage.
【０００８】[0008]
【課題を解決するための手段】本発明は、上記の目的を
達成するため、第１の特徴として、レーザダイオード
と、前記レーザダイオードにそのアノード側からバイア
ス電流及び駆動電流を供給する第１の定電流源と、駆動
信号に応じてスイッチング動作をすると共に、前記第１
の定電流源からの電流の一部または全部を通電する電流
スイッチ部と、前記電流スイッチ部のスイッチング電流
を制御する第２の定電流源と、を備えることを特徴とす
るレーザダイオード駆動回路を提供する。In order to achieve the above object, the present invention has, as a first feature, a laser diode and a first diode for supplying a bias current and a drive current to the laser diode from an anode side thereof. A switching operation according to a constant current source and a drive signal;
A current switch unit for passing a part or all of the current from the constant current source, and a second constant current source for controlling the switching current of the current switch unit. provide.
【０００９】また、本発明は、上記の目的を達成するた
め、第２の特徴として、ＰＥＣＬまたはＥＣＬ構成の出
力インターフェース回路部と、前記出力インターフェー
ス回路部の出力端子に接続された抵抗と、前記抵抗と電
源間に接続されたレーザダイオードと、前記レーザダイ
オードに流れる電流を制御する定電流源と、を備えるこ
とを特徴とするレーザダイオード駆動回路を提供する。According to another aspect of the present invention, there is provided an output interface circuit having a PECL or ECL configuration, a resistor connected to an output terminal of the output interface circuit, A laser diode drive circuit, comprising: a laser diode connected between a resistor and a power supply; and a constant current source for controlling a current flowing through the laser diode.
【００１０】[0010]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を基に説明する。図１は本発明に係るＬＤ駆動回
路の第１の実施の形態を示す。図１においては、図６に
示したものと同一であるものには同一の引用数字を用い
たので、以下においては重複する説明を省略する。ここ
で、トランジスタ２，４により電流スイッチ部が構成さ
れ、トランジスタ５、抵抗６、及び可変電圧源９により
変調電流制御のための定電流源（第２の定電流源）が構
成されている。更に、ＬＤ電流発生用定電流源１３（第
１の定電流源）が、図６のＬＤ３が設けられていた部分
に設けられている。ＬＤ電流発生用定電流源１３は、直
流電源１に接続された抵抗１４、この抵抗１４に接続さ
れたＮＰＮ型のトランジスタ１５、及び直流電源１とト
ランジスタ１４のベースとの間に設けられた可変電圧源
１６より成る。更に、トランジスタ１５のコレクタとト
ランジスタ４のコレクタとの接続点とグランド間には、
ＬＤ３が接続されている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of an LD drive circuit according to the present invention. In FIG. 1, the same reference numerals are used for the same components as those shown in FIG. 6, and thus redundant description will be omitted below. Here, the transistors 2 and 4 constitute a current switch unit, and the transistor 5, the resistor 6, and the variable voltage source 9 constitute a constant current source (second constant current source) for modulation current control. Further, an LD current generating constant current source 13 (first constant current source) is provided in a portion where the LD 3 is provided in FIG. The constant current source 13 for generating LD current includes a resistor 14 connected to the DC power supply 1, an NPN transistor 15 connected to the resistor 14, and a variable resistor provided between the DC power supply 1 and the base of the transistor 14. It comprises a voltage source 16. Further, between the connection point between the collector of the transistor 15 and the collector of the transistor 4 and the ground,
LD3 is connected.
【００１１】ＬＤ電流発生用定電流源１３内で電圧降下
に関与するのは、抵抗１４とトランジスタ１５であり、
その殆どはトランジスタ１５による電圧降下であるた
め、図６の構成に比べてＬＤ３を除く部分の電圧降下を
小さくすることができる。したがって、電源電圧Ｖcc1
を従来より低くすることが可能になる。ＬＤ電流発生用
定電流源１３を直流電源１とトランジスタ４との間に設
けたことにより、ＬＤ３の発光時にはＬＤ３に必要な電
流を供給し、ＬＤ３の消光時にはＬＤ電流発生用定電流
源１３に流れる電流の一部がトランジスタ４，２で構成
される電流スイッチ部から引き抜かれる。この電流スイ
ッチ部を高速に動作させることにより、ＬＤ３の高速変
調が可能になる。In the constant current source 13 for generating LD current, a resistor 14 and a transistor 15 contribute to the voltage drop.
Since most of the voltage drop is caused by the transistor 15, the voltage drop in the portion other than the LD3 can be reduced as compared with the configuration in FIG. Therefore, the power supply voltage Vcc1
Can be made lower than before. By providing the LD current generating constant current source 13 between the DC power supply 1 and the transistor 4, a necessary current is supplied to the LD 3 when the LD 3 emits light, and to the LD current generating constant current source 13 when the LD 3 is extinguished. A part of the flowing current is extracted from the current switch section including the transistors 4 and 2. By operating this current switch section at high speed, high-speed modulation of the LD 3 becomes possible.
【００１２】以上の構成において、信号入力端子７に
“１”レベルの信号が入力されると、トランジスタ２が
ＯＮ、トランジスタ４がＯＦＦになるため、トランジス
タ４に流れていた電流が止まり、ＬＤ電流発生用定電流
源１３で設定された電流の全てがＬＤ３に流れる結果、
ＬＤ３は発光し、光信号“１”が出力される。逆に、
“０”レベルの信号が信号入力端子７に入力されると、
トランジスタ２がＯＦＦになり、トランジスタ４がＯＮ
する結果、ＬＤ３に流れていた電流の内のバイアス電流
分を除く他の電流がトランジスタ４に引き取られてＬＤ
３は消光し、光信号“０”が出力される。ＬＤ３の動作
電圧Ｖｆが１．８〜２Ｖの場合、トランジスタ４，５は
共に飽和することなく動作できる。したがって、動作可
能な電源電圧Ｖcc2 は、トランジスタ１５が飽和せずに
動作できるコレクタ〜エミッタ間電圧がＶce≒０．８Ｖ
で、抵抗１４が０オームであるとすれば、下記の式
（２）で示される様に２．８Ｖ以上、具体的には、３．
０〜３．３Ｖで動作可能なＬＤ駆動回路が得られる。In the above configuration, when a "1" level signal is input to the signal input terminal 7, the transistor 2 is turned on and the transistor 4 is turned off. As a result that all of the current set by the generation constant current source 13 flows through the LD 3,
The LD 3 emits light and outputs an optical signal “1”. vice versa,
When a “0” level signal is input to the signal input terminal 7,
Transistor 2 turns off, transistor 4 turns on
As a result, the current other than the bias current of the current flowing to the LD 3 is taken by the transistor 4 and
3 is extinguished, and an optical signal “0” is output. When the operating voltage Vf of the LD 3 is 1.8 to 2 V, the transistors 4 and 5 can operate without being saturated. Therefore, the operable power supply voltage Vcc2 is such that the collector-emitter voltage at which the transistor 15 can operate without being saturated is Vce ≒ 0.8 V
Assuming that the resistance 14 is 0 ohm, 2.8 V or more as shown in the following equation (2), specifically, 3.
An LD drive circuit operable at 0 to 3.3 V is obtained.
【００１３】Ｖcc2 ≧Ｖce十Ｖｆ・・・（２） 図２は本発明によるＬＤ駆動回路の第２の実施の形態を
示す。本実施の形態では、図１の構成にあって、ＬＤ３
と直列にダイオード１７を接続した構成にしている。Ｌ
Ｄ３として、波長１３００〜１５５０ｎｍのいわゆる長
波長帯ＬＤを用いた場合、その順方向電圧Ｖｆは１．２
Ｖ程度であり、短波長帯ＬＤに比べて小さい。このた
め、図１の回路では、トランジスタ４または５が飽和
し、高速動作ができなくなる。この問題を解決するた
め、図２に示すようにＬＤ３にダイオード１７を接続し
てレベルシフトし、トランジスタ４のコレクタ電圧が高
くなるようにしている。これにより、トランジスタ４ま
たは５の飽和が防止され、高速動作が可能になる。Vcc2 ≧ Vce−10Vf (2) FIG. 2 shows a second embodiment of the LD drive circuit according to the present invention. In the present embodiment, in the configuration of FIG.
And a diode 17 connected in series. L
When a so-called long wavelength band LD having a wavelength of 1300 to 1550 nm is used as D3, the forward voltage Vf is 1.2.
V, which is smaller than the short wavelength band LD. Therefore, in the circuit of FIG. 1, the transistor 4 or 5 is saturated, and high-speed operation cannot be performed. In order to solve this problem, a diode 17 is connected to the LD 3 as shown in FIG. 2 to shift the level so that the collector voltage of the transistor 4 is increased. Thus, saturation of the transistor 4 or 5 is prevented, and high-speed operation is enabled.
【００１４】また、高速動作が必要な電流スイッチ部の
トランジスタにＮＰＮ型を使用することにより、低電圧
動作時にも動作速度を犠牲にすることがない。更に、ト
ランジスタ、抵抗を用いて回路を構成できるので、モノ
リシックに集積化が可能である。図３は本発明によるＬ
Ｄ駆動回路の第３の実施の形態を示す。信号入力端子７
及び反転入力端子８には、ＰＥＣＬ（Pseudo Emitter C
oupled Logic）インターフェイス出力用のＩＣであるＰ
ＥＣＬ出力回路１８の入力部が接続されている。このＰ
ＥＣＬ出力回路１８は、ＥＣＬ（Emitter Coupled Logi
c)用であってもよい。ＰＥＣＬ出力回路１８の反転出力
端子１８ａと直流電源２０の間には、抵抗１９を介して
ＬＤ３が接続されている。ＬＤ３のカソードにはトラン
ジスタ５のコレクタが接続され、エミッタとグランド間
には抵抗６が接続され、ベースとグランド間には可変電
圧源９が接続されている。トランジスタ５、抵抗６、及
び可変電圧源９により定電流源を構成している。Further, by using an NPN type transistor for the transistor of the current switch section requiring high-speed operation, the operation speed is not sacrificed even at the time of low-voltage operation. Further, since a circuit can be formed using transistors and resistors, monolithic integration is possible. FIG. 3 shows L according to the invention.
9 shows a third embodiment of the D drive circuit. Signal input terminal 7
PECL (Pseudo Emitter C)
oupled Logic) P which is an IC for interface output
The input section of the ECL output circuit 18 is connected. This P
The ECL output circuit 18 is an ECL (Emitter Coupled Logi)
c) may be used. The LD 3 is connected via a resistor 19 between the inverted output terminal 18 a of the PECL output circuit 18 and the DC power supply 20. The collector of the transistor 5 is connected to the cathode of the LD 3, the resistor 6 is connected between the emitter and the ground, and the variable voltage source 9 is connected between the base and the ground. The transistor 5, the resistor 6, and the variable voltage source 9 constitute a constant current source.
【００１５】ＰＥＣＬ出力回路１８は、出力レベルが
“Ｈ”レベルのときに約〔Ｖcc−０．９〕Ｖ、“Ｌ”レ
ベルのときに約〔Ｖcc−１．７〕Ｖである。両者間のレ
ベル差は０．８Ｖ｛Ｖcc−１．７−Ｖcc−（−０．９）
＝０．８Ｖ｝であり、この電圧差０．８Ｖを抵抗１９の
抵抗値Ｒ19で割った値（０．８Ｖ／Ｒ19）がＬＤ３のス
イッチング電流になる。したがって、抵抗値Ｒ19を変え
れば、ＬＤ３のスイッチング電流を調整することができ
る。The output level of the PECL output circuit 18 is about [Vcc-0.9] V when the output level is "H" level, and is about [Vcc-1.7] V when it is "L" level. The level difference between the two is 0.8 V ｛Vcc−1.7−Vcc − (− 0.9)
= A 0.8V}, divided by the resistance value R 19 of the voltage difference 0.8V resistor 19 (0.8V / R 19) is the switching current of the LD3. Therefore, changing the resistance value R 19, it can be adjusted switching current LD3.
【００１６】ここで、図３の構成の動作について説明す
る。ＰＥＣＬ出力回路１８の“Ｈ”または“Ｌ”レベル
とＬＤ３のカソードとの差電圧に応じた電流が、ＰＥＣ
Ｌ出力回路１８からトランジスタ５に流れる。このトラ
ンジスタ５に流れる電流分に応じてＬＤ３に流れる電流
が変化することから、該電流分はＬＤスイッチング電流
に相当する。ＬＤ３の発光に必要な電流は、トランジス
タ５を主体とする定電流源により調整される。Here, the operation of the configuration shown in FIG. 3 will be described. The current corresponding to the difference voltage between the “H” or “L” level of the PECL output circuit 18 and the cathode of the LD 3
It flows from the L output circuit 18 to the transistor 5. Since the current flowing through the LD 3 changes according to the current flowing through the transistor 5, the current corresponds to the LD switching current. The current necessary for the light emission of the LD 3 is adjusted by a constant current source mainly including the transistor 5.
【００１７】信号入力端子７にデータ信号の「１」が入
力されると、ＰＥＣＬ出力回路１８の反転出力端子１８
ａには、“Ｌ”レベルの〔Ｖcc−１．７〕Ｖが出力され
る。この時、抵抗１９に流れる電流は“Ｈ”レベルのと
きよりも小さい。したがって、抵抗１９において減少し
た電流分はトランジスタ５が定電流源であることからＬ
Ｄ３に流れ、ＬＤ３が発光する（光信号が「１」の状
態）。When a data signal "1" is input to the signal input terminal 7, the inverted output terminal 18 of the PECL output circuit 18
The output “a” is [Vcc-1.7] V at the “L” level. At this time, the current flowing through the resistor 19 is smaller than that at the time of the “H” level. Therefore, the amount of the current reduced in the resistor 19 is L because the transistor 5 is a constant current source.
The current flows to D3, and the LD3 emits light (the optical signal is "1").
【００１８】一方、信号入力端子７にデータ信号の
「０」が入力されると、反転出力端子１８ａには“Ｈ”
レベルの電圧〔Ｖcc−０．９〕Ｖが発生する。このと
き、抵抗１９の両端の電位差が大きく、すなわち抵抗１
９を流れる電流が大きくなる。したがって、ＬＤ３に流
れる電流が減少し、ＬＤ３は消光する（光信号が「０」
の状態）。On the other hand, when "0" of the data signal is input to the signal input terminal 7, "H" is input to the inverted output terminal 18a.
A level voltage [Vcc-0.9] V is generated. At this time, the potential difference between both ends of the resistor 19 is large,
9 is large. Accordingly, the current flowing through the LD 3 decreases, and the LD 3 is extinguished (the optical signal is “0”)
State).
【００１９】図４はＰＥＣＬ出力回路１８の詳細構成を
示す。直流電源１には抵抗２２を介してトランジスタ２
１のコレクタが接続され、同様に、直流電源１には抵抗
２４を介してトランジスタ２３のコレクタが接続されて
いる。トランジスタ２１のベースには信号入力端子７が
接続され、トランジスタ２３のベースには反転入力端子
８が接続されている。トランジスタ２１，２３のエミッ
タは共通接続され、この共通接続部にトランジスタ２５
のコレクタが接続されている。トランジスタ２５のエミ
ッタは接地され、ベースには直流電源２７が接続されて
いる。抵抗２２にはトランジスタ２８のコレクタとベー
スが接続され、抵抗２４にはトランジスタ２９のコレク
タとベースが接続され、トランジスタ２８，２９のエミ
ッタが反転出力端子１８ａとなる。トランジスタ２５、
抵抗２６、及び直流電源２７により定電流源が形成され
ている。FIG. 4 shows a detailed configuration of the PECL output circuit 18. Transistor 2 is connected to DC power supply 1 via resistor 22.
The collector of the transistor 23 is connected to the DC power supply 1 via the resistor 24. The signal input terminal 7 is connected to the base of the transistor 21, and the inverted input terminal 8 is connected to the base of the transistor 23. The emitters of the transistors 21 and 23 are commonly connected.
The collector is connected. An emitter of the transistor 25 is grounded, and a DC power supply 27 is connected to a base. The collector and base of a transistor 28 are connected to the resistor 22, the collector and base of a transistor 29 are connected to the resistor 24, and the emitters of the transistors 28 and 29 become the inverted output terminal 18a. Transistor 25,
A constant current source is formed by the resistor 26 and the DC power supply 27.
【００２０】図４のＰＥＣＬ出力回路１８では、信号入
力端子７に“１”レベルの信号が印加されると、トラン
ジスタ２１がＯＮ、トランジスタ２３がＯＦＦ、トラン
ジスタ２８がＯＦＦ状態になり、ＬＤ３に電流が流れ易
くなる。逆に、信号入力端子７に“０”レベルの信号が
印加されると、トランジスタ２１がＯＦＦ、トランジス
タ２３がＯＮ、トランジスタ２８がＯＮ状態になる結
果、ＬＤ３には電流が流れ難くなる。In the PECL output circuit 18 shown in FIG. 4, when a "1" level signal is applied to the signal input terminal 7, the transistor 21 is turned on, the transistor 23 is turned off, and the transistor 28 is turned off. Flows easily. Conversely, when a "0" level signal is applied to the signal input terminal 7, the transistor 21 is turned off, the transistor 23 is turned on, and the transistor 28 is turned on. As a result, current hardly flows through the LD3.
【００２１】図４においては、トランジスタ２１，２３
のコレクタには抵抗が挿入されているのみで、ＬＤは挿
入されていない。このため、図６の回路のように、３．
０〜３．３Ｖでトランジスタが飽和することはなくな
る。また、ＬＤ３のドライブは、トランジスタ２１，２
３ではなく、トランジスタ２８，２９を介して行われ
る。この場合の電源電圧Ｖcc2 は、式（２）で示した様
に、 Ｖcc2 ≧Ｖce十Ｖｆ で表され、Ｖceを０．８Ｖ、Ｖｆを２．０Ｖとすれば、
Ｖcc2 は２．８Ｖ以上で動作させることが可能になる。
つまり、３．０〜３．３Ｖでも、トランジスタ２１，２
３，２５を飽和させることなく使用できるようになる。In FIG. 4, transistors 21 and 23 are shown.
Only a resistor is inserted in the collector, and no LD is inserted. Therefore, as shown in the circuit of FIG.
The transistor does not saturate at 0-3.3V. The drive of LD3 is performed by transistors 21 and
3, not via transistors 28, 29. The power supply voltage Vcc2 in this case is expressed by Vcc2 ≧ Vce−10Vf as shown in the equation (2). If Vce is 0.8V and Vf is 2.0V,
Vcc2 can be operated at 2.8V or more.
In other words, even if the voltage is 3.0 to 3.3 V, the transistors 21 and
3, 25 can be used without saturating.
【００２２】また、ＰＥＣＬ出力回路１８により抵抗１
９を介して直接にＬＤ３を駆動しているため、信号のマ
ーク率に無関係にＬＤ３を駆動でき、バースト信号にも
対応可能な高速なＬＤ駆動回路を実現できる。更に、ス
イッチング部はＮＰＮトランジスタと抵抗により構成で
きるため、モノリシックに集積化することが可能であ
り、ＡＳＩＣ（Application Specified IC）によるＰＥ
ＣＬ出力回路１８に１回路ブロックとして取り込むこと
が可能になる。The PECL output circuit 18 controls the resistance 1
Since the LD 3 is directly driven via the signal line 9, the LD 3 can be driven regardless of the mark ratio of a signal, and a high-speed LD drive circuit capable of handling a burst signal can be realized. Further, since the switching unit can be constituted by an NPN transistor and a resistor, it can be monolithically integrated, and can be integrated with an ASIC (Application Specified IC).
It becomes possible to take in the CL output circuit 18 as one circuit block.
【００２３】図５は本発明によるＬＤ駆動回路の第４の
実施の形態を示す。本実施の形態では、図１の構成にあ
って、ＬＤ３と直列にダイオード１７を接続した構成に
している。ＬＤ３として、波長１３００〜１５５０ｎｍ
の特性の長波長帯ＬＤを用いた場合、その順方向電圧Ｖ
ｆは１．２Ｖ程度であり、短波長帯ＬＤに比べて小さ
い。このため、図３の回路では、ＰＥＣＬ出力回路１８
が“Ｌ”レベルのとき、〔Ｖcc−１．７〕Ｖまで下がる
ことはできず、光出力波形の幅歪みや動作速度の遅れを
生じさせる恐れがある。この問題を解決するため、図５
に示すように、反転出力端子１８ａとグランドの間に抵
抗３０を接続し、ＰＥＣＬ出力回路１８の出力レベルが
十分に“Ｌ”レベルに達するように、ＰＥＣＬ出力回路
１８の出力電流を増やしている。FIG. 5 shows a fourth embodiment of the LD drive circuit according to the present invention. In the present embodiment, the configuration shown in FIG. 1 is such that a diode 17 is connected in series with the LD 3. As LD3, wavelength 1300-1550 nm
When the long wavelength band LD having the characteristics of FIG.
f is about 1.2 V, which is smaller than that of the short wavelength band LD. Therefore, in the circuit of FIG.
Cannot be lowered to [Vcc-1.7] V when the signal is at the "L" level, and there is a possibility that the optical output waveform may be distorted in width or the operation speed may be delayed. To solve this problem, FIG.
As shown in the figure, a resistor 30 is connected between the inverted output terminal 18a and the ground, and the output current of the PECL output circuit 18 is increased so that the output level of the PECL output circuit 18 sufficiently reaches the "L" level. .
【００２４】なお、抵抗３０の代えて、定電流源（トラ
ンジスタ５、抵抗６、可変電圧源９からなる構成と同一
のもの）を用いると、ＰＥＣＬ出力回路１８の出力が
“Ｌ”レベルであっても“Ｈ”レベルであっても、レベ
ル状態に関係なく一定の電流を流すことができる。加え
て、定電流源は、抵抗を用いる場合よりもインピーダン
スを高くできるという利点を有している。If a constant current source (same as the configuration including the transistor 5, the resistor 6, and the variable voltage source 9) is used instead of the resistor 30, the output of the PECL output circuit 18 is at "L" level. A constant current can be supplied regardless of the level state even when the signal is at the "H" level. In addition, the constant current source has an advantage that the impedance can be made higher than when a resistor is used.
【００２５】本発明によるＬＤ駆動回路は、高速ディジ
タル光通信用ばかりでなく、出力レベルを合わせれば、
高周波アナログ光通信用光送信器にも適用可能である。The LD driving circuit according to the present invention can be used not only for high-speed digital optical communication, but also when the output level is adjusted.
The present invention is also applicable to an optical transmitter for high-frequency analog optical communication.
【００２６】[0026]
【発明の効果】以上より明らかな如く、本発明によれ
ば、レーザダイオードのアノード側から第１の定電流源
によりバイアス電流及び駆動電流を供給し、前記第１の
定電流源からの電流の一部または全部を電流スイッチ部
に通流させるようにしたので、低電圧による高速動作が
可能になる。この結果、速度を犠牲にすることなく消費
電力を大幅に削減でき、かつ構成の簡略化により低コス
ト化が可能になる。As is clear from the above, according to the present invention, the bias current and the drive current are supplied from the anode side of the laser diode by the first constant current source, and the current from the first constant current source is supplied. Since part or all of the current is passed through the current switch section, high-speed operation with low voltage is possible. As a result, power consumption can be significantly reduced without sacrificing speed, and cost can be reduced by simplifying the configuration.
【００２７】また、本発明は、ＰＥＣＬまたはＥＣＬ構
成の出力インターフェース回路部を用い、この出力イン
ターフェース回路部の出力端子に抵抗を接続し、この抵
抗と電源間にレーザダイオードを接続し、このレーザダ
イオードに流れる電流を定電流源により制御するように
したので、低電圧による高速動作が可能になる。特に、
ＥＣＬまたはＰＥＣＬロジック回路を用いてＬＤを駆動
するため、ＥＣＬまたはＰＥＣＬ出カインタフェイスを
持つ各種標準論理ゲートＩＣやＡＳＩＣなどの論理ＬＳ
Ｉから、電流スイッチ回路等のＬＤ駆動のための専用の
回路を用いずに、直接ＬＤを駆動できる様になり、大幅
なコスト削減、実装面積の縮小、及び消費電力の削減が
可能になる。Further, the present invention uses an output interface circuit section having a PECL or ECL configuration, connects a resistor to an output terminal of the output interface circuit section, connects a laser diode between the resistor and a power supply, Is controlled by a constant current source, so that high-speed operation with a low voltage becomes possible. Especially,
A logic LS such as various standard logic gate ICs or ASICs having an ECL or PECL output interface to drive an LD using an ECL or PECL logic circuit.
From I, it becomes possible to directly drive the LD without using a dedicated circuit for driving the LD such as a current switch circuit, and it is possible to significantly reduce the cost, the mounting area, and the power consumption.
【図１】本発明に係るＬＤ駆動回路の第１の実施の形態
を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of an LD drive circuit according to the present invention.
【図２】本発明によるＬＤ駆動回路の第２の実施の形態
を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the LD drive circuit according to the present invention.
【図３】本発明によるＬＤ駆動回路の第３の実施の形態
を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of the LD drive circuit according to the present invention.
【図４】図３のＰＥＣＬ出力回路の詳細構成を示す回路
図である。FIG. 4 is a circuit diagram showing a detailed configuration of a PECL output circuit of FIG. 3;
【図５】本発明によるＬＤ駆動回路の第４の実施の形態
を示す回路図である。FIG. 5 is a circuit diagram showing a fourth embodiment of the LD drive circuit according to the present invention.
【図６】従来のレーザダイオード駆動回路を示す回路図
である。FIG. 6 is a circuit diagram showing a conventional laser diode drive circuit.
１，１４，２０，２７ 直流電源 ２，４，５，１０，１５，２１，２３，２８，２９ ト
ランジスタ ３ ＬＤ（レーザダイオード） ６，１１，１４，１９，２２，２４，２６，３０ 抵抗 ７ 信号入力端子 ８ 反転入力端子 ９，１２，１６ 可変電圧源 １３ ＬＤ電流発生用定電流源 １７ ダイオード １８ ＰＥＣＬ出力回路 １８ａ 反転出力端子1,14,20,27 DC power supply 2,4,5,10,15,21,23,28,29 Transistor 3 LD (laser diode) 6,11,14,19,22,24,26,30 Resistance 7 Signal input terminal 8 Inverting input terminal 9, 12, 16 Variable voltage source 13 Constant current source for LD current generation 17 Diode 18 PECL output circuit 18a Inverting output terminal
Claims (5)
流及び駆動電流を供給する第１の定電流源と、 駆動信号に応じてスイッチング動作をすると共に、前記
第１の定電流源からの電流の一部または全部が通電する
電流スイッチ部と、 前記電流スイッチ部のスイッチング電流を制御する第２
の定電流源と、を備えることを特徴とするレーザダイオ
ード駆動回路。1. A laser diode; a first constant current source for supplying a bias current and a drive current to the laser diode from an anode side thereof; and a switching operation in response to a drive signal; A current switch section through which part or all of the current from the source flows; and a second switch controlling a switching current of the current switch section.
And a constant current source.
側にレベルシフト用のダイオードが接続されていること
を特徴とする請求項１記載のレーザダイオード駆動回
路。2. The laser diode drive circuit according to claim 1, wherein a diode for level shift is connected to a cathode side of said laser diode.
ic）またはＥＣＬ（Emitter Coupled Logic)構成の出力
インターフェース回路部と、 前記出力インターフェース回路部の出力端子に接続され
た抵抗と、 前記抵抗と電源間に接続されたレーザダイオードと、 前記レーザダイオードに流れる電流を制御する定電流源
と、を備えることを特徴とするレーザダイオード駆動回
路。3. A PECL (Pseudo Emitter Coupled Log)
ic) or an ECL (Emitter Coupled Logic) configuration output interface circuit unit, a resistor connected to an output terminal of the output interface circuit unit, a laser diode connected between the resistor and a power supply, and a current flowing through the laser diode. A laser diode drive circuit, comprising: a constant current source that controls current.
の出力端子とグランド間に第２の抵抗が接続されている
ことを特徴とする請求項３記載のレーザダイオード駆動
回路。4. The laser diode drive circuit according to claim 3, wherein a second resistor is connected between an output terminal of the output interface circuit section and a ground.
の出力端子とグランド間に定電流源が接続されているこ
とを特徴とする請求項３記載のレーザダイオード駆動回
路。5. The laser diode drive circuit according to claim 3, wherein a constant current source is connected between an output terminal of the output interface circuit and a ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14373198A JP3788029B2 (en) | 1998-05-26 | 1998-05-26 | Laser diode drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14373198A JP3788029B2 (en) | 1998-05-26 | 1998-05-26 | Laser diode drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340561A true JPH11340561A (en) | 1999-12-10 |
| JP3788029B2 JP3788029B2 (en) | 2006-06-21 |
Family
ID=15345707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14373198A Expired - Fee Related JP3788029B2 (en) | 1998-05-26 | 1998-05-26 | Laser diode drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788029B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1305190C (en) * | 2004-08-26 | 2007-03-14 | 天津大学 | Semiconductor laser device series driven by double variable constant current source |
| US8953654B2 (en) | 2011-10-12 | 2015-02-10 | Sony Corporation | Semiconductor laser driving circuit and semiconductor laser device including the same |
-
1998
- 1998-05-26 JP JP14373198A patent/JP3788029B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1305190C (en) * | 2004-08-26 | 2007-03-14 | 天津大学 | Semiconductor laser device series driven by double variable constant current source |
| US8953654B2 (en) | 2011-10-12 | 2015-02-10 | Sony Corporation | Semiconductor laser driving circuit and semiconductor laser device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3788029B2 (en) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140175A (en) | Light-emitting diode drive circuit with fast rise time and fall time | |
| US7274648B2 (en) | Semiconductor laser drive circuit including a waveform generator voltage-to-current conversion circuit | |
| US5315606A (en) | Laser diode driving circuit | |
| JPH11121852A (en) | Light emitting device drive circuit | |
| JP3539524B2 (en) | Semiconductor laser drive circuit | |
| JPH08321653A (en) | Driving circuit of laser diode | |
| JPH0296936A (en) | Laser diode driving circuit | |
| JP2003179553A (en) | Light source driver equipped with bias circuit for controlling output overshoot | |
| US20050029527A1 (en) | LED drive circuit | |
| JP3788029B2 (en) | Laser diode drive circuit | |
| JPH01166582A (en) | Laser driving circuit | |
| JPH10229232A (en) | Semiconductor laser drive circuit | |
| JP2008153544A (en) | Current source circuit and light-emitting element drive circuit | |
| JP3672424B2 (en) | Laser diode drive circuit | |
| JP3488088B2 (en) | Light emitting diode drive circuit | |
| US20020110167A1 (en) | Modulators for vertical cavity surface emitting lasers | |
| JPH02103984A (en) | Semiconductor-laser driving circuit | |
| JPH06244483A (en) | Semiconductor light emitting element drive circuit | |
| JP2710487B2 (en) | Semiconductor light emitting element drive circuit | |
| JPH0590642A (en) | Light emitting diode drive circuit | |
| JP3215166B2 (en) | Driving circuit for optical semiconductor device | |
| JPS60189980A (en) | Driving circuit for light emitting element | |
| JP2000164972A (en) | Drive circuit for laser diode | |
| JP3806464B2 (en) | Semiconductor laser drive device | |
| JP2531109B2 (en) | Laser diode drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |