JPH11340498A - 駆動制御装置および画像記録装置 - Google Patents
駆動制御装置および画像記録装置Info
- Publication number
- JPH11340498A JPH11340498A JP14901198A JP14901198A JPH11340498A JP H11340498 A JPH11340498 A JP H11340498A JP 14901198 A JP14901198 A JP 14901198A JP 14901198 A JP14901198 A JP 14901198A JP H11340498 A JPH11340498 A JP H11340498A
- Authority
- JP
- Japan
- Prior art keywords
- potential supply
- control signal
- semiconductor chip
- recording
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 108091008695 photoreceptors Proteins 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 9
- 229910052709 silver Inorganic materials 0.000 abstract description 9
- 239000004332 silver Substances 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 4
- 239000002244 precipitate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 半導体チップにおけるイオン移動による電気
的なショートを防止し、信頼性を向上させる。 【解決手段】 発光素子１〜５の発光動作、または、転
送動作を行わない所定期間Ｔ２においては、各種の制御
信号φ１，φ２，φＩ、φＳ、負極側電源入力部５１の
信号φｍの全てを、正極側電源入力部２１６と同一電位
若しくはハイインピーダンス状態に設定する。
的なショートを防止し、信頼性を向上させる。 【解決手段】 発光素子１〜５の発光動作、または、転
送動作を行わない所定期間Ｔ２においては、各種の制御
信号φ１，φ２，φＩ、φＳ、負極側電源入力部５１の
信号φｍの全てを、正極側電源入力部２１６と同一電位
若しくはハイインピーダンス状態に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば記録用発光
素子として用いられるＬＥＤアレイの駆動制御を行う駆
動制御装置に関し、さらには、その記録用発光素子を用
いて電子写真記録方式により記録媒体に可視像を形成す
る画像記録装置に関する。
素子として用いられるＬＥＤアレイの駆動制御を行う駆
動制御装置に関し、さらには、その記録用発光素子を用
いて電子写真記録方式により記録媒体に可視像を形成す
る画像記録装置に関する。
【０００２】
【従来の技術】従来、記録用発光素子としては、例え
ば、自己走査型ＬＥＤアレイ（以後、ＳＬＥＤという）
がある。
ば、自己走査型ＬＥＤアレイ（以後、ＳＬＥＤという）
がある。
【０００３】この自己走査型ＬＥＤアレイは、特開平１
−２３８９６２号、特開平２−２０８０６７号、特開平
２−２１２１７０号、特開平３−２０４５７号、特開平
３−１９４９７８号、特開平４−５８７２号、特開平４
−２３３６７号、特開平４−２９６５７９号、特開平５
−８４９７１号、ジャパンハードコピー、９１（Ａ−１
７）駆動回路を集積した光プリンタ用発光素子アレイの
提案，電子情報通信学会（’９０．３．５）ＰＮＰＮサ
イリスタ構造を用いた自己走査型発光素子（ＳＬＥＤ）
の提案等で紹介されており、記録用発光素子として注目
されている。ここで、ＳＬＥＤアレイヘッドの構成につ
いて説明する。
−２３８９６２号、特開平２−２０８０６７号、特開平
２−２１２１７０号、特開平３−２０４５７号、特開平
３−１９４９７８号、特開平４−５８７２号、特開平４
−２３３６７号、特開平４−２９６５７９号、特開平５
−８４９７１号、ジャパンハードコピー、９１（Ａ−１
７）駆動回路を集積した光プリンタ用発光素子アレイの
提案，電子情報通信学会（’９０．３．５）ＰＮＰＮサ
イリスタ構造を用いた自己走査型発光素子（ＳＬＥＤ）
の提案等で紹介されており、記録用発光素子として注目
されている。ここで、ＳＬＥＤアレイヘッドの構成につ
いて説明する。
【０００４】図８は、ＳＬＥＤアレイヘッドの概略構成
を示す。
を示す。
【０００５】２１１は、ＳＬＥＤ半導体チップである。
２１２は、ＳＬＥＤ半導体チップ２１１を搭載するベー
ス基板であり、ガラスエポキシ材、セラミック材などの
プリント配線板によって構成される。２１４は、外部か
らの制御信号を受け取り、ＳＬＥＤ半導体チップ２１１
の駆動信号を発生するドライバＩＣである。
２１２は、ＳＬＥＤ半導体チップ２１１を搭載するベー
ス基板であり、ガラスエポキシ材、セラミック材などの
プリント配線板によって構成される。２１４は、外部か
らの制御信号を受け取り、ＳＬＥＤ半導体チップ２１１
の駆動信号を発生するドライバＩＣである。
【０００６】２１５は、ドライバＩＣ２１４からの出力
信号（φ１，φ２，φＳ，φＩ）および負極側電源入力
（本例では、ＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チッ
プ２１１に接続するためのボンディングワイヤである。
２１６は、ベース基板２１２に引かれた正極（＋）側電
源パターン（本例では＋５Ｖ）である。２１７は、ベー
ス基板２１２に引かれた正極側電源パターン２１６とＳ
ＬＥＤ半導体チップ２１１の裏面電極との間の電気的導
電をとり、かつ、接着固定するための銀ペーストであ
る。
信号（φ１，φ２，φＳ，φＩ）および負極側電源入力
（本例では、ＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チッ
プ２１１に接続するためのボンディングワイヤである。
２１６は、ベース基板２１２に引かれた正極（＋）側電
源パターン（本例では＋５Ｖ）である。２１７は、ベー
ス基板２１２に引かれた正極側電源パターン２１６とＳ
ＬＥＤ半導体チップ２１１の裏面電極との間の電気的導
電をとり、かつ、接着固定するための銀ペーストであ
る。
【０００７】ＳＬＥＤ半導体チップ２１１は、回路構成
の性格上、発光用サイリスタ、転送用サイリスタのアノ
ードが共にコモンラインとなり、最も大きな動作電流ル
ートとなることや、半導体（一般的にはＧａＡｓ系）の
Ｐ、Ｎそれぞれの電気的特性、また、製造工程上の問題
等によってチップのサブストレートをアノード電極とす
る方式が広く考案されている。
の性格上、発光用サイリスタ、転送用サイリスタのアノ
ードが共にコモンラインとなり、最も大きな動作電流ル
ートとなることや、半導体（一般的にはＧａＡｓ系）の
Ｐ、Ｎそれぞれの電気的特性、また、製造工程上の問題
等によってチップのサブストレートをアノード電極とす
る方式が広く考案されている。
【０００８】
【発明が解決しようとする課題】半導体チップのサブス
トレートを電源入力部として、その半導体チップの裏面
電極をベース基板の電源パターンと導電性接着材により
接続、固定する方式の場合、導電性接着材として所定の
レベルの低抵抗品を選択しようとすると、どうしてもプ
ラス（＋）の金属イオンを含むもの（代表例、銀ペース
ト）を使用せざるを得なくなる。
トレートを電源入力部として、その半導体チップの裏面
電極をベース基板の電源パターンと導電性接着材により
接続、固定する方式の場合、導電性接着材として所定の
レベルの低抵抗品を選択しようとすると、どうしてもプ
ラス（＋）の金属イオンを含むもの（代表例、銀ペース
ト）を使用せざるを得なくなる。
【０００９】しかしながら、前述したようなＳＬＥＤ半
導体チップ２１１の場合、通常、サブストレートが正極
側になる。そのサブストレートは、裏面電極等を通じ
て、ベース基板２１２の電源パターン２１６と銀ペース
ト２１７によって電気的に接続されている。
導体チップ２１１の場合、通常、サブストレートが正極
側になる。そのサブストレートは、裏面電極等を通じ
て、ベース基板２１２の電源パターン２１６と銀ペース
ト２１７によって電気的に接続されている。
【００１０】このため、ＳＬＥＤ半導体チップ２１１の
サブストレート側の面とは反対側の回路を構成するエピ
層側の面の信号入力部において、負極になる部分におい
ては、サブストレート側の銀ペースト２１７（導電性接
着材）中のプラスイオンが、エピ層側にチップ側面等を
通じて引寄せられるような電界構成となってしまう。
サブストレート側の面とは反対側の回路を構成するエピ
層側の面の信号入力部において、負極になる部分におい
ては、サブストレート側の銀ペースト２１７（導電性接
着材）中のプラスイオンが、エピ層側にチップ側面等を
通じて引寄せられるような電界構成となってしまう。
【００１１】その引き寄せられるプラスイオンは、他の
不純物イオンと反応して析出するので、その析出反応が
持続的に起これば、相応の時間経過により、エピ層とサ
ブストレートとの間がショート状態となってしまい、Ｓ
ＬＥＤ本来の動作が行われなくなる。
不純物イオンと反応して析出するので、その析出反応が
持続的に起これば、相応の時間経過により、エピ層とサ
ブストレートとの間がショート状態となってしまい、Ｓ
ＬＥＤ本来の動作が行われなくなる。
【００１２】そこで、本発明の目的は、電極間のショー
トをなくし、信頼性の高い駆動制御装置および画像記録
装置を提供することにある。
トをなくし、信頼性の高い駆動制御装置および画像記録
装置を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、機能素子と、
前記機能素子を駆動制御するための制御信号を入力する
制御信号入力部と、前記機能素子の一方の電極に正電位
を供給する正電位供給部と、前記機能素子の他方の電極
に負電位を供給する負電位供給部とが素子形成面に形成
された半導体チップを用い、当該半導体チップをベース
基板上に設置して、前記機能素子を所望のタイミングで
駆動する装置であって、前記半導体チップのサブストレ
ート面および前記正電位供給部を、前記ベース基板の正
極側の配線パターンに接続して構成し、前記機能素子の
動作を行わない所定期間においては、前記制御信号入力
部および前記負電位供給部を、前記正電位供給部と同一
電位若しくはハイインピーダンスの状態に設定する制御
手段を具えることによって、駆動制御装置を構成する。
前記機能素子を駆動制御するための制御信号を入力する
制御信号入力部と、前記機能素子の一方の電極に正電位
を供給する正電位供給部と、前記機能素子の他方の電極
に負電位を供給する負電位供給部とが素子形成面に形成
された半導体チップを用い、当該半導体チップをベース
基板上に設置して、前記機能素子を所望のタイミングで
駆動する装置であって、前記半導体チップのサブストレ
ート面および前記正電位供給部を、前記ベース基板の正
極側の配線パターンに接続して構成し、前記機能素子の
動作を行わない所定期間においては、前記制御信号入力
部および前記負電位供給部を、前記正電位供給部と同一
電位若しくはハイインピーダンスの状態に設定する制御
手段を具えることによって、駆動制御装置を構成する。
【００１４】また、本発明は、機能素子と、前記機能素
子を駆動制御するための制御信号を入力する制御信号入
力部と、前記機能素子の一方の電極に正電位を供給する
正電位供給部と、前記機能素子の他方の電極に負電位を
供給する負電位供給部とが素子形成面に形成された半導
体チップを用い、当該半導体チップをベース基板上に設
置して、前記機能素子を所望のタイミングで駆動する装
置であって、前記半導体チップのサブストレート面およ
び前記正電位供給部を、前記ベース基板の正極側の配線
パターンに接続して構成し、前記機能素子の動作を行わ
ない所定期間においては、前記制御信号入力部と前記負
電位供給部と前記正電位供給部との全てを、同一電位若
しくはハイインピーダンスの状態に設定する制御手段を
具えるこによって、駆動制御装置を構成する。
子を駆動制御するための制御信号を入力する制御信号入
力部と、前記機能素子の一方の電極に正電位を供給する
正電位供給部と、前記機能素子の他方の電極に負電位を
供給する負電位供給部とが素子形成面に形成された半導
体チップを用い、当該半導体チップをベース基板上に設
置して、前記機能素子を所望のタイミングで駆動する装
置であって、前記半導体チップのサブストレート面およ
び前記正電位供給部を、前記ベース基板の正極側の配線
パターンに接続して構成し、前記機能素子の動作を行わ
ない所定期間においては、前記制御信号入力部と前記負
電位供給部と前記正電位供給部との全てを、同一電位若
しくはハイインピーダンスの状態に設定する制御手段を
具えるこによって、駆動制御装置を構成する。
【００１５】また、本発明は、記録素子と当該記録素子
を駆動制御するための制御信号を入力する制御信号入力
部と前記記録素子の一方の電極に正電位を供給する正電
位供給部と前記記録素子の他方の電極に負電位を供給す
る負電位供給部とが素子形成面に形成された半導体チッ
プと、当該半導体チップにおけるサブストレート面およ
び前記正電位供給部が正極側の配線パターンに接続され
たベース基板と、前記記録素子の動作を行わない所定期
間においては、前記制御信号入力部および前記負電位供
給部を前記正電位供給部と同一電位若しくはハイインピ
ーダンスの状態に設定する制御手段とを有する駆動制御
装置と、前記駆動制御装置内の前記記録素子により、記
録媒体に画像を記録する記録手段とを具えることによっ
て、画像記録装置を構成する。
を駆動制御するための制御信号を入力する制御信号入力
部と前記記録素子の一方の電極に正電位を供給する正電
位供給部と前記記録素子の他方の電極に負電位を供給す
る負電位供給部とが素子形成面に形成された半導体チッ
プと、当該半導体チップにおけるサブストレート面およ
び前記正電位供給部が正極側の配線パターンに接続され
たベース基板と、前記記録素子の動作を行わない所定期
間においては、前記制御信号入力部および前記負電位供
給部を前記正電位供給部と同一電位若しくはハイインピ
ーダンスの状態に設定する制御手段とを有する駆動制御
装置と、前記駆動制御装置内の前記記録素子により、記
録媒体に画像を記録する記録手段とを具えることによっ
て、画像記録装置を構成する。
【００１６】また、本発明は、記録素子と当該記録素子
を駆動制御するための制御信号を入力する制御信号入力
部と前記記録素子の一方の電極に正電位を供給する正電
位供給部と前記記録素子の他方の電極に負電位を供給す
る負電位供給部とが素子形成面に形成された半導体チッ
プと、当該半導体チップにおけるサブストレート面およ
び前記正電位供給部が正極側の配線パターンに接続され
たベース基板と、前記記録素子の動作を行わない所定期
間においては、前記制御信号入力部と前記負電位供給部
と前記正電位供給部との全てを同一電位若しくはハイイ
ンピーダンスの状態に設定する制御手段を有する駆動制
御装置と、前記駆動制御装置内の前記記録素子により、
記録媒体に画像を記録する記録手段とを具えることによ
って、画像記録装置を構成する。
を駆動制御するための制御信号を入力する制御信号入力
部と前記記録素子の一方の電極に正電位を供給する正電
位供給部と前記記録素子の他方の電極に負電位を供給す
る負電位供給部とが素子形成面に形成された半導体チッ
プと、当該半導体チップにおけるサブストレート面およ
び前記正電位供給部が正極側の配線パターンに接続され
たベース基板と、前記記録素子の動作を行わない所定期
間においては、前記制御信号入力部と前記負電位供給部
と前記正電位供給部との全てを同一電位若しくはハイイ
ンピーダンスの状態に設定する制御手段を有する駆動制
御装置と、前記駆動制御装置内の前記記録素子により、
記録媒体に画像を記録する記録手段とを具えることによ
って、画像記録装置を構成する。
【００１７】ここで、前記記録媒体は、感光体であり、
電子写真式により画像を形成することができる。
電子写真式により画像を形成することができる。
【００１８】前記記録素子は、アレイ状に複数個形成す
ることができる。
ることができる。
【００１９】前記半導体チップを複数個設けもよい。
【００２０】前記記録素子は発光素子とし、さらに、そ
の発光素子は発光用サイリスタにより構成することがで
きる。
の発光素子は発光用サイリスタにより構成することがで
きる。
【００２１】前記発光用サイリスタの個々に対応させて
転送用サイリスタをさらに設け、当該転送用サイリスタ
によって、前記発光用サイリスタの発光、非発光の制御
を行う自己走査型アレイ素子を構成することができる。
転送用サイリスタをさらに設け、当該転送用サイリスタ
によって、前記発光用サイリスタの発光、非発光の制御
を行う自己走査型アレイ素子を構成することができる。
【００２２】前記所定期間とは、アレイ状に配列された
前記発光用サイリスタ又は前記転送用サイリスタとする
ことができる。
前記発光用サイリスタ又は前記転送用サイリスタとする
ことができる。
【００２３】２相のパルス信号によって、前記発光用サ
イリスタおよび前記転送用サイリスタを順次ターンオン
することができる。
イリスタおよび前記転送用サイリスタを順次ターンオン
することができる。
【００２４】
【発明の実施の形態】以下、図面を参照して、本発明を
詳細に説明する。
詳細に説明する。
【００２５】［概要］まず、本発明の概要について説明
する。
する。
【００２６】本発明は、ＬＥＤアレイの発光動作、又
は、転送動作を行わない所定期間においては、制御信号
入力部（制御信号φ１、φ２、φＳ、φＩ）および負極
側電源入力部（負極電位オン／オフ制御信号φｍ）の全
てを、正極側電源入力部（＋５Ｖ電源電圧）と同一電位
若しくはハイインピーダンス状態に固定することを特徴
とする。
は、転送動作を行わない所定期間においては、制御信号
入力部（制御信号φ１、φ２、φＳ、φＩ）および負極
側電源入力部（負極電位オン／オフ制御信号φｍ）の全
てを、正極側電源入力部（＋５Ｖ電源電圧）と同一電位
若しくはハイインピーダンス状態に固定することを特徴
とする。
【００２７】また、本発明は、ＬＥＤアレイの発光動
作、又は、転送動作を行わない所定期間においては、制
御信号入力部（制御信号φ１、φ２、φＳ、φＩ）、正
極側電源入力部（正極電位オン／オフ制御信号φｐ）、
負極側電源入力部（ＧＮＤ）を全て、同一電位若しくは
ハイインピーダンス状態に固定することを特徴とする。
作、又は、転送動作を行わない所定期間においては、制
御信号入力部（制御信号φ１、φ２、φＳ、φＩ）、正
極側電源入力部（正極電位オン／オフ制御信号φｐ）、
負極側電源入力部（ＧＮＤ）を全て、同一電位若しくは
ハイインピーダンス状態に固定することを特徴とする。
【００２８】以下、具体的な例について説明する。
【００２９】［第１の例］次に、本発明の第１の実施の
形態を、図１〜図５に基づいて説明する。なお、従来例
と同一部分についての説明は省略し、同一符号を付す。
形態を、図１〜図５に基づいて説明する。なお、従来例
と同一部分についての説明は省略し、同一符号を付す。
【００３０】（構成）本装置の概略構成を、図１〜図３
に基づいて説明する。
に基づいて説明する。
【００３１】図１は、本発明に係る自己走査型ＬＥＤ
（ＳＬＥＤ）アレイヘッドを搭載した基板の概略構成を
示す。図２は、ＳＬＥＤ半導体チップ２１１内の回路構
成を拡大して示す。図３は、ＳＬＥＤアレイヘッドを含
む基板の外観を示す。
（ＳＬＥＤ）アレイヘッドを搭載した基板の概略構成を
示す。図２は、ＳＬＥＤ半導体チップ２１１内の回路構
成を拡大して示す。図３は、ＳＬＥＤアレイヘッドを含
む基板の外観を示す。
【００３２】図１および図２において、２１１は、ＳＬ
ＥＤ半導体チップである。
ＥＤ半導体チップである。
【００３３】ＳＬＥＤ半導体チップ２１１内において、
１〜５は発光用サイリスタ、１１〜１５は転送用サイリ
スタである。
１〜５は発光用サイリスタ、１１〜１５は転送用サイリ
スタである。
【００３４】発光用サイリスタ１〜５において、アノー
ドには＋５Ｖ電源線５０が接続され、カソードには画像
データφＤ，制御信号φＩが入力される接続線２０が接
続されている。
ドには＋５Ｖ電源線５０が接続され、カソードには画像
データφＤ，制御信号φＩが入力される接続線２０が接
続されている。
【００３５】転送用サイリスタ１１〜１５において、ア
ノードには＋５Ｖ電源ライン５０が接続され、カソード
には制御信号φ１，φ２としてのシフトパルス１，シフ
トパルス２が入力される接続線２１，２２が接続されて
いる。
ノードには＋５Ｖ電源ライン５０が接続され、カソード
には制御信号φ１，φ２としてのシフトパルス１，シフ
トパルス２が入力される接続線２１，２２が接続されて
いる。
【００３６】発光用サイリスタ１〜５のゲート端子と、
転送用サイリスタ１１〜１５のゲート端子とは、接続線
３１〜３５によってそれぞれ接続されている。これら接
続線３１〜３５間には、ダイオード４１〜４５が直列的
に接続されている。
転送用サイリスタ１１〜１５のゲート端子とは、接続線
３１〜３５によってそれぞれ接続されている。これら接
続線３１〜３５間には、ダイオード４１〜４５が直列的
に接続されている。
【００３７】接続線３１のダイオード４１との接続点ａ
には、スタートパルスφｓが入力される接続線２３が接
続されている。
には、スタートパルスφｓが入力される接続線２３が接
続されている。
【００３８】接続線３１〜３５は、抵抗ｒを介して、負
極電位オン／オフ制御信号φｍが入力される接続線５１
と接続されている。この接続線５１は、スイッチ素子２
０１のコレクタ端子と接続されている。このスイッチ素
子２０１のベース端子には、負極電位オン／オフ制御信
号φｍが入力される接続線５２が接続されている。
極電位オン／オフ制御信号φｍが入力される接続線５１
と接続されている。この接続線５１は、スイッチ素子２
０１のコレクタ端子と接続されている。このスイッチ素
子２０１のベース端子には、負極電位オン／オフ制御信
号φｍが入力される接続線５２が接続されている。
【００３９】２１２は、ＳＬＥＤ半導体チップ２１１を
搭載するベース基板である。このＳＬＥＤ半導体チップ
２１１は、ガラスエポキシ材、セラミック材などのプリ
ント配線板によって構成される。
搭載するベース基板である。このＳＬＥＤ半導体チップ
２１１は、ガラスエポキシ材、セラミック材などのプリ
ント配線板によって構成される。
【００４０】２１３は、コネクタである。このコネクタ
２１３は、負極電位オン／オフ制御信号φｍ用の接続線
５２、各種の制御信号φ１，φ２，φＳ，φＩ用の接続
線２０〜２３、＋５Ｖ電源線５０、アース線５３が接続
されている。
２１３は、負極電位オン／オフ制御信号φｍ用の接続線
５２、各種の制御信号φ１，φ２，φＳ，φＩ用の接続
線２０〜２３、＋５Ｖ電源線５０、アース線５３が接続
されている。
【００４１】２１４は、外部からの各種の制御信号を受
け取り、これら制御信号をＳＬＥＤ半導体チップ２１１
の駆動用の制御信号として出力するドライバＩＣであ
る。
け取り、これら制御信号をＳＬＥＤ半導体チップ２１１
の駆動用の制御信号として出力するドライバＩＣであ
る。
【００４２】図３において、２１５は、ドライバＩＣ２
１４から出力される制御信号（φ１，φ２，φＳ，φ
Ｉ）および負極側電源入力信号（本例では、アース線５
３からのＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チップ２
１１に接続するためのボンディングワイヤである。
１４から出力される制御信号（φ１，φ２，φＳ，φ
Ｉ）および負極側電源入力信号（本例では、アース線５
３からのＧＮＤ）をそれぞれ、ＳＬＥＤ半導体チップ２
１１に接続するためのボンディングワイヤである。
【００４３】２１６は、ベース基板２１２に引かれた正
極側電源パターン（本例では＋５Ｖ）である。
極側電源パターン（本例では＋５Ｖ）である。
【００４４】２１７は、ベース基板２１２に引かれた正
極側電源パターン２１６とＳＬＥＤ半導体チップ２１１
の裏面電極との間の電気的導電をとり、かつ、接着固定
するための銀ペーストである。
極側電源パターン２１６とＳＬＥＤ半導体チップ２１１
の裏面電極との間の電気的導電をとり、かつ、接着固定
するための銀ペーストである。
【００４５】（回路動作）次に、ＳＬＥＤアレイヘッド
の回路動作について説明する。
の回路動作について説明する。
【００４６】図４は、ＳＬＥＤ半導体チップ２１１内の
発光用サイリスタ１〜５の発光、非発光を制御するため
の各種の制御信号φ１，φ２，φＳ，φＩ、負極電位オ
ン／オフ制御信号φｍの動作タイミングを示す。なお、
画像データφＤの波形に示す破線で囲むハッチング領域
は、発光用サイリスタ１〜５がオンしている状態を示
す。
発光用サイリスタ１〜５の発光、非発光を制御するため
の各種の制御信号φ１，φ２，φＳ，φＩ、負極電位オ
ン／オフ制御信号φｍの動作タイミングを示す。なお、
画像データφＤの波形に示す破線で囲むハッチング領域
は、発光用サイリスタ１〜５がオンしている状態を示
す。
【００４７】図４において、区間Ｔ１の部分は、通常の
発光、転送動作時の波形である（詳細な動作については
後述する）。区間Ｔ２の部分は、本例の特徴であるＬＥ
Ｄアレイの発光動作、又は、転送動作を行わない所定期
間に相当する。
発光、転送動作時の波形である（詳細な動作については
後述する）。区間Ｔ２の部分は、本例の特徴であるＬＥ
Ｄアレイの発光動作、又は、転送動作を行わない所定期
間に相当する。
【００４８】本回路では、この所定期間Ｔ２において
は、制御信号入力部（制御信号φ１、φ２、φＳ、φ
Ｉ）および負極側電源入力部（負極電位オン／オフ制御
信号φｍ）の全てを、正極側電源入力部（＋５Ｖ電源電
圧）と同一電位若しくはハイインピーダンス状態に固定
するように設定する。
は、制御信号入力部（制御信号φ１、φ２、φＳ、φ
Ｉ）および負極側電源入力部（負極電位オン／オフ制御
信号φｍ）の全てを、正極側電源入力部（＋５Ｖ電源電
圧）と同一電位若しくはハイインピーダンス状態に固定
するように設定する。
【００４９】以下、具体的な動作について説明する。
【００５０】区間Ｔ１の最後の部分は、ＳＬＥＤアレイ
ヘッドを搭載した装置において、ある一連の発光動作の
最終ステップのタイミングである。つまり、その後の区
間は、次なる発光、転送動作要求がない状態である。
ヘッドを搭載した装置において、ある一連の発光動作の
最終ステップのタイミングである。つまり、その後の区
間は、次なる発光、転送動作要求がない状態である。
【００５１】その後の区間Ｔ２は、本発明に係る区間で
ある。この区間Ｔ２において、制御信号φ１、φ２、φ
Ｓ、φＩを、全て＋５Ｖに固定する。また、負極電位オ
ン／オフ制御信号φｍをゼロボルトにして入力して、ス
イッチ素子２０１をオフとし、これにより、負極側電源
をオープン状態とする。
ある。この区間Ｔ２において、制御信号φ１、φ２、φ
Ｓ、φＩを、全て＋５Ｖに固定する。また、負極電位オ
ン／オフ制御信号φｍをゼロボルトにして入力して、ス
イッチ素子２０１をオフとし、これにより、負極側電源
をオープン状態とする。
【００５２】このような状態に設定することによって、
ＳＬＥＤ半導体チップ２１１におけるサブストレート側
の面（裏面電極側）とは反対側のエピ層側の面（素子形
成面）に接続されている全ての信号および負極側電源
は、サブストレート側の正極側電源と同電位か、又は、
フローティング状態となり、サブストレートーエピ層間
にバイアスが印加されない状態が構成される。
ＳＬＥＤ半導体チップ２１１におけるサブストレート側
の面（裏面電極側）とは反対側のエピ層側の面（素子形
成面）に接続されている全ての信号および負極側電源
は、サブストレート側の正極側電源と同電位か、又は、
フローティング状態となり、サブストレートーエピ層間
にバイアスが印加されない状態が構成される。
【００５３】これにより、ＳＬＥＤ半導体チップ２１１
のサブストレートとベース基板２１２との間を接続、固
定するための導電性接着材となる銀ペースト２１７の導
電性イオン成分がエピ層方向に移動、析出するというよ
うな現象をなくすことができる。
のサブストレートとベース基板２１２との間を接続、固
定するための導電性接着材となる銀ペースト２１７の導
電性イオン成分がエピ層方向に移動、析出するというよ
うな現象をなくすことができる。
【００５４】また、ＬＥＤアレイヘッドの応用例とし
て、静電電子写真方式の画像形成装置にＳＬＥＤ半導体
チップ２１１を含むＳＬＥＤアレイヘッドを搭載して記
録を行うものがある。
て、静電電子写真方式の画像形成装置にＳＬＥＤ半導体
チップ２１１を含むＳＬＥＤアレイヘッドを搭載して記
録を行うものがある。
【００５５】この種の画像形成装置の場合、本体の寿命
までの総待機時間と実稼働時間（すなわち、ＬＥＤアレ
イヘッドが光書込み用手段として実際に発光動作する時
間）との時間比は、相当に大きい。このように時間比が
大きなことから、イオン成分の析出可能時間を絞ること
ができ、これにより、イオン成分に基づく析出量を実用
上問題ないレベルまで下げることが可能となる。
までの総待機時間と実稼働時間（すなわち、ＬＥＤアレ
イヘッドが光書込み用手段として実際に発光動作する時
間）との時間比は、相当に大きい。このように時間比が
大きなことから、イオン成分の析出可能時間を絞ること
ができ、これにより、イオン成分に基づく析出量を実用
上問題ないレベルまで下げることが可能となる。
【００５６】なお、本発明では、図４に示したように、
回路動作を行うように、負極電位オン／オフ制御信号φ
ｍ、制御信号φ１，φ２，φＳ，φＩを制御することに
特徴がある。本例では、これら各種の信号を発生する回
路構成については省略するが、基本的には、制御プログ
ラムによるソフト的な手段、又は、遅延回路等の演算回
路によるハード的な手段を用いて、ＣＰＵにより統括的
な制御を行うことにより、所定の処理を実行することが
可能である。
回路動作を行うように、負極電位オン／オフ制御信号φ
ｍ、制御信号φ１，φ２，φＳ，φＩを制御することに
特徴がある。本例では、これら各種の信号を発生する回
路構成については省略するが、基本的には、制御プログ
ラムによるソフト的な手段、又は、遅延回路等の演算回
路によるハード的な手段を用いて、ＣＰＵにより統括的
な制御を行うことにより、所定の処理を実行することが
可能である。
【００５７】次に、図４に示した区間Ｔ１における回路
動作（図２の回路、ＳＬＥＤアレイの発光動作、転送動
作）を、図５に基づいて説明する。
動作（図２の回路、ＳＬＥＤアレイの発光動作、転送動
作）を、図５に基づいて説明する。
【００５８】図５は、ＳＬＥＤを制御するためのコント
ロール信号およびそのタイミングであり、全素子を点灯
する場合の例である。
ロール信号およびそのタイミングであり、全素子を点灯
する場合の例である。
【００５９】ＳＬＥＤは、図２に示したように、転送用
サイリスタ１１〜１５がアレイ状に配列されたものと、
発光用サイリスタ１〜５がアレイ状に配列したものから
なる。それぞれのサイリスタのゲートが接続されてお
り、１番目のサイリスタはφＳの信号入力部に接続され
る。２番目のサイリスタのゲートは、φＳの端子に接続
されたダイオード４１のカソードに接続されて、３番目
は次のダイオード４２のカソードに接続というように構
成されている。
サイリスタ１１〜１５がアレイ状に配列されたものと、
発光用サイリスタ１〜５がアレイ状に配列したものから
なる。それぞれのサイリスタのゲートが接続されてお
り、１番目のサイリスタはφＳの信号入力部に接続され
る。２番目のサイリスタのゲートは、φＳの端子に接続
されたダイオード４１のカソードに接続されて、３番目
は次のダイオード４２のカソードに接続というように構
成されている。
【００６０】図５のタイミングチャートに従って転送お
よび発光について説明する。
よび発光について説明する。
【００６１】転送のスタートはφＳが０Ｖから５Ｖに変
化させることによって始まる。φＳが５Ｖになることに
より、Ｖａ＝５Ｖ、Ｖｂ＝３．７Ｖ（ダイオードの順方
向電圧降下を１．３Ｖとする）、Ｖｃ＝２．４Ｖ、Ｖｄ
＝１．１Ｖ、以降は０Ｖとなり、転送用サイリスタ１
１，１２のゲート信号０Ｖから、それぞれ５Ｖ、３．７
Ｖと変化する。
化させることによって始まる。φＳが５Ｖになることに
より、Ｖａ＝５Ｖ、Ｖｂ＝３．７Ｖ（ダイオードの順方
向電圧降下を１．３Ｖとする）、Ｖｃ＝２．４Ｖ、Ｖｄ
＝１．１Ｖ、以降は０Ｖとなり、転送用サイリスタ１
１，１２のゲート信号０Ｖから、それぞれ５Ｖ、３．７
Ｖと変化する。
【００６２】この状態でφ１を５Ｖから０Ｖにすること
により、転送用サイリスタ１１のそれぞれの電位はアノ
ード＝５Ｖ、カソード＝０Ｖ、ゲート＝３．７Ｖとな
り、サイリスタのオン条件となり、転送用サイリスタ１
１がオンする。
により、転送用サイリスタ１１のそれぞれの電位はアノ
ード＝５Ｖ、カソード＝０Ｖ、ゲート＝３．７Ｖとな
り、サイリスタのオン条件となり、転送用サイリスタ１
１がオンする。
【００６３】この状態で、φＳを０Ｖに変えても、サイ
リスタ１１がオンしているため、Ｖａ≒５Ｖとなる（理
由：φＳは、抵抗を介してパルスが印加されている。サ
イリスタはオンすると、アノードとゲートとの間の電位
がほぼ等しくなる。）。このため、φＳを０Ｖにして
も、１番目のサイリスタのオン条件が保持され、１番目
のシフト動作が完了する。
リスタ１１がオンしているため、Ｖａ≒５Ｖとなる（理
由：φＳは、抵抗を介してパルスが印加されている。サ
イリスタはオンすると、アノードとゲートとの間の電位
がほぼ等しくなる。）。このため、φＳを０Ｖにして
も、１番目のサイリスタのオン条件が保持され、１番目
のシフト動作が完了する。
【００６４】この状態で、発光サイリスタ用のφＩ信号
を５Ｖから０Ｖにすると、転送用サイリスタ１１がオン
した条件と同じになるため、発光サイリスタ１がオンし
て、１番目のＬＥＤが点灯することになる。１番目のＬ
ＥＤは、φＩを５Ｖに戻すことにより、発光サイリスタ
１のアノード・カソード間の電位差が無くなり、サイリ
スタの最低保持電流を流せなくなるため発光サイリスタ
１はオフする。
を５Ｖから０Ｖにすると、転送用サイリスタ１１がオン
した条件と同じになるため、発光サイリスタ１がオンし
て、１番目のＬＥＤが点灯することになる。１番目のＬ
ＥＤは、φＩを５Ｖに戻すことにより、発光サイリスタ
１のアノード・カソード間の電位差が無くなり、サイリ
スタの最低保持電流を流せなくなるため発光サイリスタ
１はオフする。
【００６５】次に、転送サイリスタ１１から転送サイリ
スタ１２への転送条件について説明する。
スタ１２への転送条件について説明する。
【００６６】発光サイリスタ１がオフしても、φ１が０
Ｖのままで、転送用サイリスタ１１はオンのままなの
で、転送用サイリスタ１１のゲート電圧Ｖａ≒５Ｖとな
り、Ｖｂ＝３．７Ｖとなる。
Ｖのままで、転送用サイリスタ１１はオンのままなの
で、転送用サイリスタ１１のゲート電圧Ｖａ≒５Ｖとな
り、Ｖｂ＝３．７Ｖとなる。
【００６７】この状態で、φ２を５Ｖから０Ｖに変化さ
せることにより、転送用サイリスタ１２の電位は、アノ
ード＝５Ｖ、カソード＝０Ｖ、ゲート＝３．７Ｖとな
り、転送用サイリスタ１２はオンする。転送用サイリス
タ１２がオンした後、φ１を０Ｖから５Ｖに変えること
により、転送用サイリスタ１１は発光サイリスタ１がオ
フしたのと同様にオフする。このようにして、転送用サ
イリスタ１１から転送サイリスタ１２へオン状態が移
る。そして、φＩを５Ｖから０Ｖにすることにより、発
光用サイリスタ２がオンして発光する。
せることにより、転送用サイリスタ１２の電位は、アノ
ード＝５Ｖ、カソード＝０Ｖ、ゲート＝３．７Ｖとな
り、転送用サイリスタ１２はオンする。転送用サイリス
タ１２がオンした後、φ１を０Ｖから５Ｖに変えること
により、転送用サイリスタ１１は発光サイリスタ１がオ
フしたのと同様にオフする。このようにして、転送用サ
イリスタ１１から転送サイリスタ１２へオン状態が移
る。そして、φＩを５Ｖから０Ｖにすることにより、発
光用サイリスタ２がオンして発光する。
【００６８】なお、転送用サイリスタがオンしている発
光サイリスタのみを発光できる理由は、転送用サイリス
タがオンしていない場合、オンしているサイリスタの隣
のサイリスタを除いてゲート電圧が０Ｖであるため、サ
イリスタのオン条件とならない。隣のサイリスタについ
ても、発光用サイリスタがオンすることにより、φＩの
電位は３．４Ｖ（発光用サイリスタの順方向電圧降下
分）となるため、隣のサイリスタは、ゲート・カソード
間の電位差がなく、オンしない。
光サイリスタのみを発光できる理由は、転送用サイリス
タがオンしていない場合、オンしているサイリスタの隣
のサイリスタを除いてゲート電圧が０Ｖであるため、サ
イリスタのオン条件とならない。隣のサイリスタについ
ても、発光用サイリスタがオンすることにより、φＩの
電位は３．４Ｖ（発光用サイリスタの順方向電圧降下
分）となるため、隣のサイリスタは、ゲート・カソード
間の電位差がなく、オンしない。
【００６９】［第２の例］次に、本発明の第２の実施の
形態を、図６および図７に基づいて説明する。なお、前
述した第１の実施の形態と同一部分についての説明は省
略し、同一符号を付す。
形態を、図６および図７に基づいて説明する。なお、前
述した第１の実施の形態と同一部分についての説明は省
略し、同一符号を付す。
【００７０】図６は、本発明に係るＳＬＥＤアレイヘッ
ドを搭載した基板の概略構成を示す。
ドを搭載した基板の概略構成を示す。
【００７１】ＳＬＥＤ半導体チップ２１１において、接
続線５１はアース接続されている。その他の構成は、前
述した第１の例と同様である。
続線５１はアース接続されている。その他の構成は、前
述した第１の例と同様である。
【００７２】コネクタ２１３には、正極電位オン／オフ
制御信号φｐを入力するための制御線６０が接続されて
いる。この制御線６０は、スイッチ素子６１のゲート端
子、および、ドライバＩＣ２１４内の各スリーステート
バッファ６２に接続されている。
制御信号φｐを入力するための制御線６０が接続されて
いる。この制御線６０は、スイッチ素子６１のゲート端
子、および、ドライバＩＣ２１４内の各スリーステート
バッファ６２に接続されている。
【００７３】本例では、この正極電位オン／オフ制御信
号φｐが、前述した負極電位オン／オフ制御信号φｍに
代わるものとして構成されていることに特徴がある。
号φｐが、前述した負極電位オン／オフ制御信号φｍに
代わるものとして構成されていることに特徴がある。
【００７４】（回路動作）次に、回路動作について説明
する。
する。
【００７５】図７は、ＳＬＥＤ半導体チップ２１１内の
発光用サイリスタ１〜５の発光、非発光を制御するため
の各種の制御信号φ１，φ２，φＳ，φＩ、正極電位オ
ン／オフ制御信号φｐの動作タイミングを示す。
発光用サイリスタ１〜５の発光、非発光を制御するため
の各種の制御信号φ１，φ２，φＳ，φＩ、正極電位オ
ン／オフ制御信号φｐの動作タイミングを示す。
【００７６】図４において、区間Ｔ２の部分は、本例の
特徴であるＬＥＤアレイの発光動作、又は、転送動作を
行わない所定期間に相当する。区間Ｔ１の部分は、通常
の発光、転送動作時の波形であり、前述した例と同様で
ある。
特徴であるＬＥＤアレイの発光動作、又は、転送動作を
行わない所定期間に相当する。区間Ｔ１の部分は、通常
の発光、転送動作時の波形であり、前述した例と同様で
ある。
【００７７】本回路では、この所定期間Ｔ２において
は、制御信号入力部（φ１、φ２、φＳ、φＩ）、正極
側電源入力部（正極電位オン／オフ制御信号φｐ）、負
極側電源入力部（ＧＮＤ）を全て、同一電位若しくはハ
イインピーダンス状態に設定する。
は、制御信号入力部（φ１、φ２、φＳ、φＩ）、正極
側電源入力部（正極電位オン／オフ制御信号φｐ）、負
極側電源入力部（ＧＮＤ）を全て、同一電位若しくはハ
イインピーダンス状態に設定する。
【００７８】以下、具体的な動作について説明する。
【００７９】区間Ｔ１は、通常の発光、転送動作時の区
間である。この区間Ｔ１の部分は、ＳＬＥＤアレイヘッ
ドを搭載する装置において、ある一連の発光動作の最終
ステップのタイミングとする。つまり、その後は、次な
る発光、転送動作要求がない状態である。
間である。この区間Ｔ１の部分は、ＳＬＥＤアレイヘッ
ドを搭載する装置において、ある一連の発光動作の最終
ステップのタイミングとする。つまり、その後は、次な
る発光、転送動作要求がない状態である。
【００８０】区間Ｔ１の後に続く区間Ｔ２は、本発明に
係る区間である。ここでは、外部からのイネーブル信号
の無効通知に対応した正極電位オン／オフ制御信号φｐ
によって、３ステートバッファ６２をオフすることによ
り、制御信号φ１，φ２，φＳ，φＩを全てオフする。
また、正極電位オン／オフ制御信号φｐによって、スイ
ッチ素子６１をオフにすることにより、正極側電源（＋
５Ｖ）も同時にオフとする。
係る区間である。ここでは、外部からのイネーブル信号
の無効通知に対応した正極電位オン／オフ制御信号φｐ
によって、３ステートバッファ６２をオフすることによ
り、制御信号φ１，φ２，φＳ，φＩを全てオフする。
また、正極電位オン／オフ制御信号φｐによって、スイ
ッチ素子６１をオフにすることにより、正極側電源（＋
５Ｖ）も同時にオフとする。
【００８１】このような区間Ｔ２の状態に設定すること
によって、ＳＬＥＤ半導体チップ２１１のエピ層側の面
（素子形成面）に接続される全ての信号は、ハイインピ
ーダンス状態となる。また、負極と正極との間はゼロボ
ルトになるため、サブストレートとエピ層との間にはバ
イアスが印加されない状態が構成される。
によって、ＳＬＥＤ半導体チップ２１１のエピ層側の面
（素子形成面）に接続される全ての信号は、ハイインピ
ーダンス状態となる。また、負極と正極との間はゼロボ
ルトになるため、サブストレートとエピ層との間にはバ
イアスが印加されない状態が構成される。
【００８２】これにより、第１の例と同様に、ＳＬＥＤ
半導体チップ２１１のサブストレートとベース基板２１
２との間を銀ペースト２１７の導電性イオン成分がエピ
層方向に移動、析出するというような現象をなくすこと
ができる。
半導体チップ２１１のサブストレートとベース基板２１
２との間を銀ペースト２１７の導電性イオン成分がエピ
層方向に移動、析出するというような現象をなくすこと
ができる。
【００８３】なお、上記各例では、ＳＬＥＤアレイを用
いて説明したが、これに限るものではなく、他の発光素
子（記録素子）を用いても同様な効果をを得ることがで
きる。
いて説明したが、これに限るものではなく、他の発光素
子（記録素子）を用いても同様な効果をを得ることがで
きる。
【００８４】
【発明の効果】以上説明したように、本発明によれば、
発光素子の発光動作、または、転送動作を行わない所定
期間においては、各種の制御信号、負極側電源入力部の
全てを、正極側電源入力部と同一電位若しくはハイイン
ピーダンス状態に設定するか、又は、各種の制御信号、
正極側電源入力部、負極側電源入力部を全て、同一電位
若しくはハイインピーダンス状態に設定するようにした
ので、発光素子を含むヘッドが実際に動作していない期
間は、半導体チップのサブストレートとエピ層との間に
バイアスが印加されないため、例えば、銀ペーストなど
のプラスイオンを含む導電性接着材を接続、固定に用い
ても、導電性析出物の発生をヘッドの実動作時のみに限
定することができ、待機期間に比ベ、実動作時間が十分
に小さい使用用途の場合、析出量を実用上問題とならな
いレベルにおさえることが可能となる。
発光素子の発光動作、または、転送動作を行わない所定
期間においては、各種の制御信号、負極側電源入力部の
全てを、正極側電源入力部と同一電位若しくはハイイン
ピーダンス状態に設定するか、又は、各種の制御信号、
正極側電源入力部、負極側電源入力部を全て、同一電位
若しくはハイインピーダンス状態に設定するようにした
ので、発光素子を含むヘッドが実際に動作していない期
間は、半導体チップのサブストレートとエピ層との間に
バイアスが印加されないため、例えば、銀ペーストなど
のプラスイオンを含む導電性接着材を接続、固定に用い
ても、導電性析出物の発生をヘッドの実動作時のみに限
定することができ、待機期間に比ベ、実動作時間が十分
に小さい使用用途の場合、析出量を実用上問題とならな
いレベルにおさえることが可能となる。
【００８５】また、本発明によれば、上記ヘッドを記録
ヘッドとして電子写真式の画像記録装置に搭載し、感光
体等の記録媒体に対して記録を行うことも可能となり、
これにより、記録動作に際して電気的故障の少ない信頼
性の高い装置を作製することができる。
ヘッドとして電子写真式の画像記録装置に搭載し、感光
体等の記録媒体に対して記録を行うことも可能となり、
これにより、記録動作に際して電気的故障の少ない信頼
性の高い装置を作製することができる。
【図１】本発明の第１の実施の形態であるＳＬＥＤアレ
イヘッドの構成を示すブロック図である。
イヘッドの構成を示すブロック図である。
【図２】ＳＬＥＤ半導体チップ内の回路構成を示す回路
図である。
図である。
【図３】ＳＬＥＤアレイヘッドの外観構成を示す斜視図
である。
である。
【図４】ＳＬＥＤアレイヘッドの発光動作を行う区間と
行わない区間とに分けて示すタイミングチャートであ
る。
行わない区間とに分けて示すタイミングチャートであ
る。
【図５】ＳＬＥＤアレイヘッドの通常の発光動作を示す
タイミングチャートである。
タイミングチャートである。
【図６】本発明の第２の実施の形態であるＳＬＥＤアレ
イヘッドの構成を示すブロック図である。
イヘッドの構成を示すブロック図である。
【図７】ＳＬＥＤアレイヘッドの発光動作を行う区間と
行わない区間とに分けて示すタイミングチャートであ
る。
行わない区間とに分けて示すタイミングチャートであ
る。
【図８】従来のＳＬＥＤアレイヘッドの外観構成を示す
斜視図である。
斜視図である。
１〜５ 発光用サイリスタ １１〜１５ 転送用サイリスタ ５１ 負極電源入力部 ２１１ 半導体チップ ２１２ ベース基板 ２１３ 制御信号入力部 ２１４ ドライバＩＣ ２１６ 正極電源入力部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 33/00
Claims (19)
- 【請求項１】 機能素子と、前記機能素子を駆動制御す
るための制御信号を入力する制御信号入力部と、前記機
能素子の一方の電極に正電位を供給する正電位供給部
と、前記機能素子の他方の電極に負電位を供給する負電
位供給部とが素子形成面に形成された半導体チップを用
い、 当該半導体チップをベース基板上に設置して、前記機能
素子を所望のタイミングで駆動する装置であって、 前記半導体チップのサブストレート面および前記正電位
供給部を、前記ベース基板の正極側の配線パターンに接
続して構成し、 前記機能素子の動作を行わない所定期間においては、前
記制御信号入力部および前記負電位供給部を、前記正電
位供給部と同一電位若しくはハイインピーダンスの状態
に設定する制御手段を具えたことを特徴とする駆動制御
装置。 - 【請求項２】 機能素子と、前記機能素子を駆動制御す
るための制御信号を入力する制御信号入力部と、前記機
能素子の一方の電極に正電位を供給する正電位供給部
と、前記機能素子の他方の電極に負電位を供給する負電
位供給部とが素子形成面に形成された半導体チップを用
い、 当該半導体チップをベース基板上に設置して、前記機能
素子を所望のタイミングで駆動する装置であって、 前記半導体チップのサブストレート面および前記正電位
供給部を、前記ベース基板の正極側の配線パターンに接
続して構成し、 前記機能素子の動作を行わない所定期間においては、前
記制御信号入力部と前記負電位供給部と前記正電位供給
部との全てを、同一電位若しくはハイインピーダンスの
状態に設定する制御手段を具えたことを特徴とする駆動
制御装置。 - 【請求項３】 前記機能素子は、アレイ状に複数個形成
されていることを特徴とする請求項１又は２記載の駆動
制御装置。 - 【請求項４】 前記半導体チップを複数個設けたことを
特徴とする請求項１ないし３のいずれかに記載の駆動制
御装置。 - 【請求項５】 前記機能素子は、発光素子であることを
特徴とする請求項１ないし４のいずれかに記載の駆動制
御装置。 - 【請求項６】 前記発光素子は、発光用サイリスタであ
ることを特徴とする請求項５記載の駆動制御装置。 - 【請求項７】 前記発光用サイリスタの個々に対応させ
て転送用サイリスタをさらに設け、 当該転送用サイリスタによって、前記発光用サイリスタ
の発光、非発光の制御を行う自己走査型アレイ素子を構
成したことを特徴とする請求項６に記載の駆動制御装
置。 - 【請求項８】 前記所定期間とは、アレイ状に配列され
た前記発光用サイリスタ又は前記転送用サイリスタであ
ることを特徴とする請求項７に記載の駆動制御装置。 - 【請求項９】 ２相のパルス信号によって、前記発光用
サイリスタおよび前記転送用サイリスタを順次ターンオ
ンすることを特徴とする請求項７又は８に記載の駆動制
御装置。 - 【請求項１０】 記録素子と当該記録素子を駆動制御す
るための制御信号を入力する制御信号入力部と前記記録
素子の一方の電極に正電位を供給する正電位供給部と前
記記録素子の他方の電極に負電位を供給する負電位供給
部とが素子形成面に形成された半導体チップと、当該半
導体チップにおけるサブストレート面および前記正電位
供給部が正極側の配線パターンに接続されたベース基板
と、前記記録素子の動作を行わない所定期間において
は、前記制御信号入力部および前記負電位供給部を前記
正電位供給部と同一電位若しくはハイインピーダンスの
状態に設定する制御手段とを有する駆動制御装置と、 前記駆動制御装置内の前記記録素子により、記録媒体に
画像を記録する記録手段とを具えたことを特徴とする画
像記録装置。 - 【請求項１１】 記録素子と当該記録素子を駆動制御す
るための制御信号を入力する制御信号入力部と前記記録
素子の一方の電極に正電位を供給する正電位供給部と前
記記録素子の他方の電極に負電位を供給する負電位供給
部とが素子形成面に形成された半導体チップと、当該半
導体チップにおけるサブストレート面および前記正電位
供給部が正極側の配線パターンに接続されたベース基板
と、前記記録素子の動作を行わない所定期間において
は、前記制御信号入力部と前記負電位供給部と前記正電
位供給部との全てを同一電位若しくはハイインピーダン
スの状態に設定する制御手段を有する駆動制御装置と、 前記駆動制御装置内の前記記録素子により、記録媒体に
画像を記録する記録手段とを具えたことを特徴とする画
像記録装置。 - 【請求項１２】 前記記録媒体は、感光体であり、 電子写真式により画像を形成することを特徴とする請求
項１０又は１１記載の画像記録装置。 - 【請求項１３】 前記記録素子は、アレイ状に複数個形
成されていることを特徴とする請求項１０ないし１２の
いずれかに記載の画像記録装置。 - 【請求項１４】 前記半導体チップを複数個設けたこと
を特徴とする請求項１０ないし１３のいずれかに記載の
画像記録装置。 - 【請求項１５】 前記記録素子は、発光素子であること
を特徴とする請求項１０ないし１４のいずれかに記載の
画像記録装置。 - 【請求項１６】 前記発光素子は、発光用サイリスタで
あることを特徴とする請求項１５に記載の画像記録装
置。 - 【請求項１７】 前記発光用サイリスタの個々に対応さ
せて転送用サイリスタをさらに設け、 当該転送用サイリスタによって、前記発光用サイリスタ
の発光、非発光の制御を行う自己走査型アレイ素子を構
成したことを特徴とする請求項１６記載の画像記録装
置。 - 【請求項１８】 前記所定期間とは、アレイ状に配列さ
れた前記発光用サイリスタ又は前記転送用サイリスタで
あることを特徴とする請求項１７記載の画像記録装置。 - 【請求項１９】 ２相のパルス信号によって、前記発光
用サイリスタおよび前記転送用サイリスタを順次ターン
オンすることを特徴とする請求項１７又は１８記載の画
像記録装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14901198A JPH11340498A (ja) | 1998-05-29 | 1998-05-29 | 駆動制御装置および画像記録装置 |
| US09/315,836 US6624838B2 (en) | 1998-05-29 | 1999-05-21 | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method |
| EP99110380A EP0960738B1 (en) | 1998-05-29 | 1999-05-28 | Semiconductor-chip control apparatus and control method and image recording apparatus and its control method |
| DE69929112T DE69929112T2 (de) | 1998-05-29 | 1999-05-28 | Halbleiterchipsteuerungsgerät und -steuerungsverfahren und Bildaufzeichnungsgerät und dessen Steuerungsverfahren |
| KR1019990019363A KR100294952B1 (ko) | 1998-05-29 | 1999-05-28 | 반도체-칩 제어 장치 및 제어 방법 및 화상 기록 장치 및 그 제어 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14901198A JPH11340498A (ja) | 1998-05-29 | 1998-05-29 | 駆動制御装置および画像記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340498A true JPH11340498A (ja) | 1999-12-10 |
Family
ID=15465732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14901198A Pending JPH11340498A (ja) | 1998-05-29 | 1998-05-29 | 駆動制御装置および画像記録装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6624838B2 (ja) |
| EP (1) | EP0960738B1 (ja) |
| JP (1) | JPH11340498A (ja) |
| KR (1) | KR100294952B1 (ja) |
| DE (1) | DE69929112T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002278496A (ja) * | 2001-03-21 | 2002-09-27 | Pioneer Electronic Corp | 自発光ディスプレイ装置およびその駆動方法 |
| JP2003168826A (ja) * | 2001-11-30 | 2003-06-13 | Dainippon Screen Mfg Co Ltd | 光源装置および画像記録装置 |
| EP2006918A4 (en) * | 2006-02-20 | 2012-05-30 | Kyocera Corp | LUMINESCENT ELEMENT ARRAY, LIGHT-EMITTING DEVICE, AND IMAGE FORMING DEVICE |
| DE102006050123A1 (de) * | 2006-10-25 | 2008-05-15 | Bus Elektronik Gmbh & Co. Kg | Verfahren und Schaltung zum Schutz von aktiven LED-Matrix-Displays |
| TWI357530B (en) * | 2007-09-11 | 2012-02-01 | Au Optronics Corp | Pixel structure and liquid crystal display panel |
| JP2010045230A (ja) * | 2008-08-13 | 2010-02-25 | Fuji Xerox Co Ltd | 発光素子チップ、露光装置および画像形成装置 |
| JP4656227B2 (ja) * | 2008-11-11 | 2011-03-23 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
| JP4871978B2 (ja) * | 2009-07-10 | 2012-02-08 | 株式会社沖データ | 半導体装置、及び光プリントヘッド |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484971A (en) | 1977-12-19 | 1979-07-06 | Fujitsu Ltd | Self-shift-type gas discharge panel |
| US4733127A (en) | 1984-06-12 | 1988-03-22 | Sanyo Electric Co., Ltd. | Unit of arrayed light emitting diodes |
| US4933772A (en) * | 1985-10-07 | 1990-06-12 | Minolta Camera Kabushiki Kaisha | Electrophotographic printer with improved timing arrangements |
| US4779108A (en) | 1986-11-18 | 1988-10-18 | Sanyo Electric Co., Ltd. | Optical printer head |
| JP2577034B2 (ja) | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
| DE68929444T2 (de) | 1988-03-18 | 2003-10-02 | Nippon Sheet Glass Co., Ltd. | Selbstabtastende Anordnung von lichtemittierenden Bauelementen |
| US5814841A (en) * | 1988-03-18 | 1998-09-29 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting array |
| US4942405A (en) | 1988-10-11 | 1990-07-17 | Hewlett-Packard Company | Light emitting diode print head assembly |
| JP2784052B2 (ja) | 1988-10-19 | 1998-08-06 | 日本板硝子株式会社 | 自己走査型発光素子アレイおよびその駆動方法 |
| JP2784025B2 (ja) | 1989-02-07 | 1998-08-06 | 日本板硝子株式会社 | 光走査装置 |
| JPH068500B2 (ja) | 1989-06-15 | 1994-02-02 | 株式会社ライムズ | アルミナ被覆Ａ▲ｌ▼・Ａ▲ｌ▼合金部材の製造方法 |
| JP2769023B2 (ja) | 1990-04-23 | 1998-06-25 | 日本板硝子株式会社 | 発光メモリ素子アレイ、及びそれを用いた受光・発光モジュール |
| US5307089A (en) | 1989-08-07 | 1994-04-26 | Sanyo Electric Co., Ltd. | Optical printing head |
| JP2807910B2 (ja) | 1989-12-22 | 1998-10-08 | 日本板硝子株式会社 | 発光素子アレイ |
| JP2683781B2 (ja) | 1990-05-14 | 1997-12-03 | 日本板硝子株式会社 | 発光装置 |
| JP2846136B2 (ja) | 1991-03-26 | 1999-01-13 | 日本板硝子株式会社 | 発光素子アレイの駆動方法 |
| EP0545647B1 (en) | 1991-12-02 | 2001-10-24 | Canon Kabushiki Kaisha | Measuring apparatus |
| JP3440473B2 (ja) * | 1992-04-21 | 2003-08-25 | 松下電器産業株式会社 | 積層型電解コンデンサ及びその製造法 |
| JP2931776B2 (ja) * | 1995-08-21 | 1999-08-09 | 三菱電機株式会社 | 半導体集積回路 |
| US6108018A (en) * | 1997-05-13 | 2000-08-22 | Canon Kabushiki Kaisha | Recording chip, recording head, and image recording apparatus |
-
1998
- 1998-05-29 JP JP14901198A patent/JPH11340498A/ja active Pending
-
1999
- 1999-05-21 US US09/315,836 patent/US6624838B2/en not_active Expired - Lifetime
- 1999-05-28 KR KR1019990019363A patent/KR100294952B1/ko not_active IP Right Cessation
- 1999-05-28 DE DE69929112T patent/DE69929112T2/de not_active Expired - Lifetime
- 1999-05-28 EP EP99110380A patent/EP0960738B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030090561A1 (en) | 2003-05-15 |
| US6624838B2 (en) | 2003-09-23 |
| EP0960738B1 (en) | 2005-12-28 |
| KR19990088621A (ko) | 1999-12-27 |
| DE69929112D1 (de) | 2006-02-02 |
| DE69929112T2 (de) | 2006-08-03 |
| KR100294952B1 (ko) | 2001-07-12 |
| EP0960738A2 (en) | 1999-12-01 |
| EP0960738A3 (en) | 2000-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010048459A1 (en) | Light emitting element array, optical printer head using the same, and method for driving optical printer head | |
| US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
| JPH11340498A (ja) | 駆動制御装置および画像記録装置 | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP2001102626A (ja) | Ｌｅｄチップ、ｌｅｄアレイチップ、ｌｅｄアレイヘッド及び画像形成装置 | |
| US6611280B1 (en) | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head | |
| US6710794B1 (en) | Light print head | |
| JPH09283794A (ja) | 面発光素子および自己走査型発光装置 | |
| JP4627923B2 (ja) | 発光素子アレイ、その発光素子アレイを用いた光プリンタヘッド及び光プリンタヘッドの駆動方法 | |
| JPS62275759A (ja) | Ｌｅｄアレイ駆動回路 | |
| US6750895B1 (en) | Optical printer head with integrated drive circuitry | |
| US6972784B1 (en) | Recording control apparatus and recording control method | |
| US6461883B1 (en) | Method for manufacturing led array head and led array head prepared by using the same | |
| JP2001284653A (ja) | 発光素子アレイ | |
| JP2523933Y2 (ja) | 光プリントヘッド | |
| JPH10114101A (ja) | 自己走査型発光装置の駆動方法 | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 | |
| JP2001250980A (ja) | ３端子発光サイリスタ | |
| JPH11192744A (ja) | Ｌｅｄアレイ駆動装置および方法 | |
| JP2001287398A (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP2001088343A (ja) | 自己走査型発光素子アレイチップの配列方法 | |
| JPH0999583A (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
| JPH0664228A (ja) | Ｌｅｄ発光装置 | |
| JP2001038952A (ja) | Ｌｅｄアレイヘッド及びそれを有する画像形成装置 | |
| JPH09127914A (ja) | 自己走査型発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070515 |