JPH11337981A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11337981A JPH11337981A JP14635798A JP14635798A JPH11337981A JP H11337981 A JPH11337981 A JP H11337981A JP 14635798 A JP14635798 A JP 14635798A JP 14635798 A JP14635798 A JP 14635798A JP H11337981 A JPH11337981 A JP H11337981A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- liquid crystal
- voltage
- pixel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
示装置の縦クロストークを防止する。 【解決手段】非線形抵抗素子Sが設けられる基板1上
の、隣り合う画素電極Pの間に位置するように、電極Z
1〜Z4を設けそれらを互いに接続することにより、隣
接する画素電極の電圧変化、ひいてはこの隣接する画素
電極が構成する画素容量の実効電圧変化が小さくなる。
従って縦クロストークを著しく低減することが出来る。
Description
し、特に、それに用いられる液晶素子の構造に関する。
消費電力で軽量なディスプレイデバイスとして、テレ
ビ、電子手帳、パーソナルコンピュータ、携帯電話等の
電子機器に広く利用されている。そして、MIM素子、
バック・ツウー・バック・ダイオード素子、ダイオード
・リング素子、バリスタ素子等の非線形抵抗素子をスイ
ッチ素子として用いた2端子型アクティブマトリクス液
晶素子や薄膜トランジスタをスイッチ素子として用いた
3端子型アクティブマトリクス液晶素子が、その高い性
能(高コントラスト、高速応答)により脚光を浴びてお
り、特に2端子型アクティブマトリクス液晶素子はスイ
ッチ素子の構造が簡単な為に液晶素子を安い製造コスト
で提供することが可能である。
晶素子は、液晶層を狭持する一対の基板の一方の基板に
複数の走査電極が形成され、他方の基板に複数の信号電
極が走査電極の電極と平面的に交差するように形成さ
れ、走査電極と信号電極が平面的に交差する部分毎に非
線形抵抗素子及び画素電極が形成されている。
次選択し選択電圧を与え、これに同期して表示パターン
に応じて電圧変調された信号電圧を各信号電極に与える
駆動を行なっている。
クティブマトリクス液晶素子において、好まざる表示む
らが発生する。
する表示むら(以後縦クロストークと言う)について
は、Journal of the SID,2/2,1994 p75〜80に2端子型
アクティブマトリクス液晶素子を例にして、その発生機
構の説明と対策が提言されている。これによると、信号
電極とこれに対向している画素電極が作る画素容量(以
後、Cpと言う)と非線形素子の寄生容量(以後、Csと
言う)が存在する為に、信号電極に印加する電圧がΔV
変化すると、画素容量に印加される電圧(以後、画素電
圧と言う)がΔV・Cs/(Cs+Cp)変化する。従っ
て、表示パターンに応じて各信号電極に印加する電圧波
形が異なると、画素電圧、ひいては実効電圧に差異が生
じて縦クロストークをが発生するとしている。そして、
各選択期間の一部の期間に電圧変調された信号電圧を与
え残りの期間では信号電圧の中心電圧を総ての信号電極
に与えることにより縦クロストークを軽減させる方法が
提言されている。
には縦クロストークを解消するに至っていない。
のような原因も縦クロストークの発生原因の1つである
ことが解った。
トリクス液晶素子の構造を示す概略図である。
マトリクス液晶素子で、1、2は液晶層(図示せず)を
挟む一対の基板で、Y1〜Y5は基板1上に設けられた
複数の走査電極、X1〜X5は基板2上に設けられた信
号電極である。
代表して記号を付してあるが、基板1上に走査電極Y1
〜Y5に接続されるように設けられている。非線形抵抗
素子Sとして、ここでは金属間に薄い絶縁膜を形成した
MIM素子を用いているが、双方向性ダイオード特性を
持つ他の素子でも構わない。
て記号を付してあるが、基板1上に、走査電極Y1〜Y
5に対して非線形抵抗素子Sを介して設けられている。
1〜X5ともに5本と少ないが、これは図及び説明を簡
略化する為で、実際の液晶パネルでは通常それぞれ数百
本以上の数で構成されている。
(ここではY1で代表している)に関する電気等価回路
を示す図で、Cpは画素電極Pが信号電極X1〜5の各
々と対向している部分とで形成する画素容量で、液晶層
が誘電体となっている。Csは非線形抵抗素子Sに寄生
する容量である。そして、Cppは、画素電極間の容量で
ある。図では、画素容量Cp、寄生容量Cs、画素間容量
Cppは、代表して1箇所のみにその符号を付けてある。
部の大きさに依存するが、例えば、ある液晶素子では、
Cp=75fF、Cs=20〜40fF、Cpp=6〜10
fF程度であった。即ち、画素間容量Cppは画素容量C
pの10%前後であった。
V変化すると、これに対向する画素電極の電圧は、ΔV
・Cp/(Cs+Cp+2・Cpp)だけ変化する。
接する画素電極の電圧は、ΔV・Cp・Cpp/{(Cs+
Cp)(Cs+Cp+3・Cpp)}だけ変化する。
05・ΔV程度になる。よって、信号電極の電圧変化Δ
Vが数ボルトであることを考えると、隣接する画素電
極、言い換えるとこの画素電極が作る画素電圧に約百m
Vの電圧の変化が発生することになり、縦クロストーク
を発生させる原因となる。
もので、その目的は縦クロストークのない表示を行う液
晶素子を提供することにある。
晶層を狭持する一対の基板を有し、一方の前記基板上に
複数の第1の電極が形成され、他方の前記基板上に複数
の第2の電極が前記複数の第1の電極と平面的に交差す
るように形成され、前記第2の電極の各々に複数の非線
形抵抗素子が接続され、前記非線形素子を介して前記第
2の電極に接続される複数の画素電極が形成された液晶
素子において、前記他方の基板上に、隣り合う前記画素
電極の間に配置されるとともに前記第2の電極と平面的
に交差してなる複数の第3の電極が形成され、前記複数
の第3の電極は、互いに接続されてなることを特徴とす
る。
て図面を用いて説明する。
子の第1の実施形態を示す図、図2は、図1の液晶素子
10を構成する基板1の構成を示す図、図3は図1の液
晶素子10のある走査電極に関する電気等価回路を示す
図である。
クス液晶素子であり、1、2は液晶層(図示せず)を挟
む一対の基板で、Y1〜Y5は基板1上に設けられた複
数の電極、X1〜X5は基板2上に設けられた電極であ
る。そして、Z1〜Z4は基板1上に設けられ、画素電
極Pの間に形成された電極である。
代表して記号を付してあるが、基板1上に、電極Y1〜
Y5に接続するように設けられている。非線形抵抗素子
Sとして、本実施形態では金属間に薄い絶縁膜を形成し
たMIM素子を用いているが、双方向性ダイオード特性
を有する素子であれば何でも良い。Pは画素電極で、図
では1箇所のみ代表して記号を付してあるが、非線形抵
抗素子Sを介して電極Y1〜Y5に各々接続されて設け
られている。
及びZ1〜Z4ともに4〜5本と少ないが、これは図及
び説明を簡略化する為で、実際の液晶パネルでは通常そ
れぞれ数百本以上の数で構成されている。
駆動回路から、これらの電極Y1〜Y5を所定の選択期
間づつ順次選択する選択電圧が供給され、これに同期し
て表示パターンに応じて電圧変調された信号電圧が電極
X1〜X5の各電極に供給される駆動が行われている。
のみを示す図で、符号の説明は図1と同じである。
電極Pの間に入り込むように形成してある。言い換える
と、各画素電極Pの間に電極Z1〜Z4が必ず存在する
ように形成されている。なお、電極Y1〜Y5と電極Z
1〜Z4は絶縁されており、また電極Z1〜Z4は少な
くとも1箇所で総て導通がなされており、図1、2では
下端で導通がなされている。
素子10のある走査電極(ここではY1で代表してい
る)に関する電気等価回路は、図3に示すように、画素
電極Pが信号電極X1〜5の各々と対向している部分に
おいて、液晶層を誘電体とする画素容量Cpが形成さ
れ、非線形抵抗素子Sの寄生容量によるCsが形成され
ている。そして、電極Z1〜Z4と画素電極P間にも容
量が形成され、これをCpcとし、これを図に代表してそ
れぞれ1箇所に符号を付してある。
て、ある画素電極の電圧変化が隣接する画素電極に与え
る電圧変化の度合を軽減することができる。言い換えれ
ば、この電極Z1〜Z4が静電シールドとして働く。従
って、隣接する画素電極の電圧変化、ひいてはこの隣接
する画素電極が構成する画素容量の実効電圧変化が小さ
くなる。従って縦クロストークを著しく低減することが
出来る。
隙間がある場合を示しているが、この隙間の必要は無
く、例えば電極Z1〜Z4上が絶縁されていれば重なっ
ても良い。
ンジウムや酸化錫等の透明な導電部材で形成することに
よって、液晶素子が暗くなるのを防ぐことが出来る。
Y1〜Y5の上に形成してある場合を示しているが、電
極Y1〜Y5の下層になるように形成しても良い。
1の実施形態を示す図。
を示す図。
Claims (1)
- 【請求項1】液晶層を狭持する一対の基板を有し、一方
の前記基板上に複数の第1の電極が形成され、他方の前
記基板上に複数の第2の電極が前記複数の第1の電極と
平面的に交差するように形成され、前記第2の電極の各
々に複数の非線形抵抗素子が接続され、前記非線形素子
を介して前記第2の電極に接続される複数の画素電極が
形成された液晶表示装置において、前記他方の基板上
に、隣り合う前記画素電極の間に配置されるとともに前
記第2の電極と平面的に交差してなる複数の第3の電極
が形成され、前記複数の第3の電極は、互いに接続され
てなることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14635798A JP3744203B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14635798A JP3744203B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11337981A true JPH11337981A (ja) | 1999-12-10 |
JP3744203B2 JP3744203B2 (ja) | 2006-02-08 |
Family
ID=15405897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14635798A Expired - Fee Related JP3744203B2 (ja) | 1998-05-27 | 1998-05-27 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3744203B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850307B2 (en) | 2000-02-18 | 2005-02-01 | Seiko Epson Corporation | Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment |
JP2006259244A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び電子機器 |
-
1998
- 1998-05-27 JP JP14635798A patent/JP3744203B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850307B2 (en) | 2000-02-18 | 2005-02-01 | Seiko Epson Corporation | Display device substrate, method for manufacturing the display device substrate, liquid-crystal display device, and electronic equipment |
US6922225B2 (en) | 2000-02-18 | 2005-07-26 | Seiko Epson Corporation | Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment |
US6924867B2 (en) | 2000-02-18 | 2005-08-02 | Seiko Epson Corporation | Display device substrate, method for manufacturing the display device substrate, liquid-crystal device, and electronic equipment |
JP2006259244A (ja) * | 2005-03-17 | 2006-09-28 | Seiko Epson Corp | 液晶装置、液晶装置の製造方法、及び電子機器 |
JP4665571B2 (ja) * | 2005-03-17 | 2011-04-06 | セイコーエプソン株式会社 | 液晶装置、液晶装置の製造方法、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP3744203B2 (ja) | 2006-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10861924B2 (en) | Display panel and display device with notch | |
US11934060B2 (en) | Array substrate and display device | |
US7391397B2 (en) | Display device | |
CN107491213A (zh) | 显示面板和显示装置 | |
CN111176042B (zh) | 阵列基板、显示装置 | |
JP3579051B2 (ja) | グレイ・レベルの均一な液晶中間調表示装置 | |
KR20010095132A (ko) | 액티브 매트릭스형 액정표시장치 | |
KR100418646B1 (ko) | 액정표시장치 | |
TWI363207B (en) | Display device and diode array panel therefor | |
US5295008A (en) | Color LCD panel | |
JPH11337981A (ja) | 液晶表示装置 | |
JPH11337980A (ja) | 液晶表示装置 | |
JPH0827465B2 (ja) | 平面デイスプレイ | |
JP3484363B2 (ja) | 液晶表示装置 | |
JPH02230126A (ja) | 反射型液晶表示デバイス | |
JPH05203997A (ja) | 液晶表示装置 | |
JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
KR100284810B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP3096394B2 (ja) | 表示装置 | |
JPS63253332A (ja) | 液晶表示装置 | |
JPH08211409A (ja) | 液晶表示装置 | |
US20070080344A1 (en) | Thin film diode panel for trans-reflective liquid crystal display | |
JPH05241188A (ja) | アクティブマトリクス形表示装置 | |
JPH05119327A (ja) | 階調表示装置 | |
JPH0313920A (ja) | 液晶表示素子の静電気破壊防止電極構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051114 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |