JPH11330528A - Msmフォトコンダクター素子および製造方法 - Google Patents
Msmフォトコンダクター素子および製造方法Info
- Publication number
- JPH11330528A JPH11330528A JP10133524A JP13352498A JPH11330528A JP H11330528 A JPH11330528 A JP H11330528A JP 10133524 A JP10133524 A JP 10133524A JP 13352498 A JP13352498 A JP 13352498A JP H11330528 A JPH11330528 A JP H11330528A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- epitaxial layer
- msm
- electrodes
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
トコンダクター素子の実現。 【解決手段】 低温成長GaAsエピタキシャル層6上
に形成され、光3の照射部分で相互に近接した第1の電
極7及び第2の電極8を備えるMSMフォトコンダクタ
ー素子において、各前記電極はアロイ化したAuGe/
Ni/Au(14 ,12,13) である。
Description
面に近接して電極を形成した構造を有し、光通信システ
ムなどに用いられる光信号を電気信号に変換するための
高帯域光半導体スイッチとして使用されるMSMフォト
コンダクター素子およびその製造方法に関する。
al) フォトコンダクター素子の斜視図である。MSMフ
ォトコンダクター素子は、金属−半導体−金属からなる
素子で、広帯域な特性を有し、光5を照射することによ
り抵抗値が変化する。その構造は、光導電材料からなる
基板1上に形成され、光5の照射部分で相互に近接した
第1の電極2及び第2の電極3とを備える。これら電極
間にバイアス4がかけられているときに、電極ギャップ
間に光5が照射されると導通する。MSMフォトコンダ
クター素子は、この特性を利用して半導体光スイッチと
して利用される。
半絶縁性InP基板、低温成長GaAsエピタキシャル
基板系の光導電材料からなる基板1の表面に第1の電極
2及び第2の電極3が形成され、前記第1の電極2及び
前記第2の電極3はノンアロイのTi/Pt/AuやT
i/Au等からなるMSMフォトコンダクター素子が挙
げられる。
電極2および第2の電極3にノンアロイのTi/Pt/
AuやTi/Au等を用いたMSMフォトコンダクター
素子は、電極ギャップ間に光5が照射されて導通したと
きの抵抗であるオン抵抗が大きすぎるため、半導体光ス
イッチとして使用した場合、感度が悪いという機能上の
問題があった。
のアロイ化は一般的に行われるが、基板1にInPやG
aAs等の光導電材料を使ったMSMフォトコンダクタ
ー素子の場合、各前記電極のアロイ化を行うと半導体光
スイッチの応答速度が遅くなるという問題があった。本
発明の目的は、このような問題を解決するためのもので
あって、低オン抵抗の光半導体素子を提供することを目
的とする。
に、本発明は各電極をアロイ化する。本願発明者が各種
材料で試作及び評価を行ったところ、半絶縁性GaAs
基板の上面に低温成長GaAsエピタキシャル層を含む
MSMフォトコンダクター素子の各前記電極にアロイ化
したAuGe/Ni/Auを用いれば、応答速度を低下
させることなく、オン抵抗を低くできることが分かっ
た。
は、金属−半導体−金属からなる素子で、光導電材料か
らなる基板1上に形成され、光3の照射部分で相互に近
接した第1の電極2及び第2の電極3とを備える。その
電極間にバイアス4がかけられているときに、電極ギャ
ップ間に光が照射されると導通し、光信号を電気信号に
変換する。
電極2及び第2の電極3をアロイ化したMSMフォトコ
ンダクター素子の斜視図である。半絶縁性GaAsの上
面に低温成長GaAsエピタキシャル層6を積んでい
る。その表面にくし形の第1の電極7及び第2の電極8
であるアロイ化したAuGe/Ni/Auが形成され
る。低温成長GaAsエピタキシャル層6は400℃で
1時間に1μmの速度で成長させる。
施例におけるMSMフォトコンダクター素子の製造方法
について説明する。図3は低温成長GaAsエピタキシ
ャル層6上に電極を形成する工程であるリフトオフプロ
セスを示し、図4はAuGe/Ni/Au電極蒸着後の
MSMフォトコンダクター素子の断面を示し、図5は前
記AuGe/Ni/Au電極をアロイ化したMSMフォ
トコンダクター素子の断面を示す。
にパターンを形成する。本実施例では、はじめにフォト
リソグラフィを用いて低温成長GaAsエピタキシャル
層6上に、所望の電極部以外の場所にホトレジスト膜9
を形成する。図3(1) はこの状態を示す。続いて、塗布
されたホトレジスト膜9を有する低温成長GaAsエピ
タキシャル層6上の全面に、電子ビーム蒸着装置によっ
て、電極材として金属膜10をAuGe、Ni、Auの順
に蒸着する。この状態を図3(2) に示す。そしてホトレ
ジスト膜9の除去とともに所望の電極部以外の金属膜を
除去し所望のAuGe/Ni/Auからなる第1の電極
2及び第2の電極3のパターンを形成する。この状態を
図3(3) に示す。 図5にAuGe/Ni/Auからな
る第1の電極2及び第2の電極3の蒸着後のMSMフォ
トコンダクター素子の断面図を示す。参照番号6は低温
成長GaAsエピタキシャル層であり、厚さは約600
μmの半絶縁性GaAs基板6′に1μmの厚さで積ん
でいる。11,12,13は電極の層構造であり、11はAuG
e層、12はNi層、13はAu層である。
及び第2の電極3をアロイ化する。本実施例ではハロゲ
ンランプを照射してアニーリングしており、アロイ化の
条件はAr雰囲気440℃で2秒である。 図5に、図
4のAuGe/Ni/Auからなる第1の電極2及び第
2の電極3をアロイ化したMSMフォトコンダクター素
子の断面を示す。AuGe層14だけが低温成長GaAs
エピタキシャル層6に入り込んでアロイ化(合金化)し
た状態になり、Ni層12とAu層13はそのままの状態を
保って、AuGe/Ni/Auをアロイ化した第1の電
極7及び第2の電極8を構成している。このアロイ化に
よってAuGe層14と低温成長GaAsエピタキシャル
層6のショットキー障壁が小さくなる。
ロセス技術であり、全体の温度を上げることなくほぼ瞬
間的に表面のみアニール (加熱) することができる。本
実施例ではハロゲンランプを用いたランプアニールによ
るが、その他にレーザビームによるアニーリングがあ
る。ランプアニールの特長としては、(1) 短時間( 1〜
200秒) の処理,(2) 幅広い温度(400〜1300
℃)の処理が可能,(3)急速加熱,急速冷却ができ、加
熱・冷却速度のコントロールも可能,(4) 自動化による
枚葉処理が可能、などが挙げられる。
GaAsエピタキシャル層6上の近接したアロイ化した
第1の電極7及び第2の電極8としてくし形構造を用い
ているが、その他に図6に示すような様々な形状が考え
られる。図6(1) は低温成長GaAsエピタキシャル層
6上にアロイ化した第1の電極7及び第2の電極8とが
長方形の形状をとって近接して配置された場合であり、
図6(2) は低温成長GaAsエピタキシャル層6上にア
ロイ化した第1の電極7及び第2の電極8とが突起部を
持つように近接して配置された場合であり、図6(3) は
低温成長GaAsエピタキシャル層6上にアロイ化した
第1の電極7及び第2の電極8との近接した電極の面積
が図6(1) の場合に比べてさらに大きくなるようにT字
形の形状で配置された場合である。照射する光強度が同
じ場合、低温成長GaAsエピタキシャル層6上に形成
されたアロイ化した第1の電極7及び第2の電極8の形
状により抵抗値が変わる。
素子の大きさにへき開し、個々のMSMフォトコンダク
ター素子になる。チップ化されたMSMフォトコンダク
ター素子はボンディングによってモジュール化される。
次に本実施例において、図4に示す低温成長GaAsエ
ピタキシャル層6上にくし形に形成したノンアロイのA
uGe/Ni/Auからなる第1の電極2及び第2の電
極3とを有するMSMフォトコンダクター素子のオン抵
抗値と、図5に示す低温成長GaAsエピタキシャル層
6上にくし形に形成したAuGe/Ni/Auをアロイ
化した第1の電極7及び第2の電極8とを有するMSM
フォトコンダクター素子のオン抵抗値とを表1にまとめ
た。測定条件は光波長850nm、光パワー10mW、
バイアスは0.1Vである。電極間隔は6μmである。
i/Au電極のアロイ化によりオン抵抗値が非常に小さ
くなることが分かる。通常InP,GaAsを基板とす
るMSMフォトコンダクター素子の電極をアロイ化する
と光半導体スイッチとしての応答速度が遅くなる。しか
し本実施例の、上面に低温成長GaAsエピタキシャル
層6上にAuGe/Ni/Auをアロイ化した第1の電
極7及び第2の電極8とを有するMSMフォトコンダク
ター素子では、応答速度を低下させることなく、オン抵
抗を小さくすることができた。
低温成長GaAsエピタキシャル層を含むMSMフォト
コンダクターの光半導体素子においてAuGe/Ni/
Auで形成される各電極をアロイ化することによって応
答速度を低下させることなくオン抵抗の値を小さくさせ
ることができる。
る。
ロイ化した第1の電極7及び第2の電極8とを有するM
SMフォトコンダクター素子の斜視図である。
ャル層6上に第1の電極2及び第2の電極3とを形成す
る工程であるリフトオフプロセスについて示す図であ
る。
ノンアロイ) のMSMフォトコンダクター素子の断面を
示す図である。
極をアロイ化したMSMフォトコンダクター素子の断面
を示す図である。
の例を示す図である。
Claims (5)
- 【請求項1】 光導電材料からなる基板と、 該光導電材料からなる基板上に形成され、光の照射部分
で相互に近接した第1の電極及び第2の電極とを備える
金属−半導体−金属からなるMSM(Metal-Semiconduct
or-Metal) フォトコンダクター素子であって、 各前記電極がアロイ化されていることを特徴とするMS
Mフォトコンダクター素子。 - 【請求項2】 請求項1に記載のMSMフォトコンダク
ター素子であって、 前記光導電材料からなる基板は半絶縁性GaAs基板の
上面に低温成長GaAsエピタキシャル層を含み、 各前記電極はアロイ化したAuGe/Ni/Auである
MSMフォトコンダクター素子。 - 【請求項3】 請求項1に記載のMSMフォトコンダク
ター素子の製造方法であって、 前記光導電材料からなる基板上に各前記電極を形成する
工程と、 アニールによってアロイ化する工程とを有するMSMフ
ォトコンダクター素子の製造方法。 - 【請求項4】 請求項3に記載のMSMフォトコンダク
ター素子の製造方法であって、前記光導電材料からなる
基板は半絶縁性GaAs基板の上面に低温成長GaAs
エピタキシャル層を含み、 前記低温成長エピタキシャルGaAs層上に各前記電極
を形成する前記工程は、 前記低温成長GaAsエピタキシャル層上にホトレジス
ト膜を塗布する工程と、 フォトリソグラフィにより各前記電極をパターニングす
る工程と、 前記低温成長GaAsエピタキシャル層上全面に電極材
として金属膜を蒸着する工程と、 ホトレジスト膜の除去とともに所望の電極部以外の金属
膜を除去する工程とを有するMSMフォトコンダクター
素子の製造方法。 - 【請求項5】 請求項3に記載のMSMフォトコンダク
ター素子の製造方法であって、アニールによってアロイ
化する前記工程は、 ランプアニールによって各前記電極を加熱する工程を有
するMSMフォトコンダクター素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10133524A JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Msmフォトコンダクター素子および製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10133524A JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Msmフォトコンダクター素子および製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11330528A true JPH11330528A (ja) | 1999-11-30 |
Family
ID=15106814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10133524A Withdrawn JPH11330528A (ja) | 1998-05-15 | 1998-05-15 | Msmフォトコンダクター素子および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11330528A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005538561A (ja) * | 2002-09-11 | 2005-12-15 | テラビュー リミテッド | 半導体の光導電特性を改善する方法及び改善された光導電特性を有する半導体を製造する方法 |
JP2013080939A (ja) * | 2012-11-29 | 2013-05-02 | Pioneer Electronic Corp | 光伝導基板およびこれを用いた電磁波発生検出装置 |
-
1998
- 1998-05-15 JP JP10133524A patent/JPH11330528A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005538561A (ja) * | 2002-09-11 | 2005-12-15 | テラビュー リミテッド | 半導体の光導電特性を改善する方法及び改善された光導電特性を有する半導体を製造する方法 |
JP2013080939A (ja) * | 2012-11-29 | 2013-05-02 | Pioneer Electronic Corp | 光伝導基板およびこれを用いた電磁波発生検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4181755A (en) | Thin film pattern generation by an inverse self-lifting technique | |
JP3184115B2 (ja) | オーミック電極形成方法 | |
JPH04342172A (ja) | 半導体装置 | |
JP2893723B2 (ja) | オーミック電極の製造方法 | |
US4403397A (en) | Method of making avalanche photodiodes | |
JPH07107905B2 (ja) | 半導体素子の製造方法 | |
JPS5935489A (ja) | 光半導体装置の製造方法 | |
JPH11330528A (ja) | Msmフォトコンダクター素子および製造方法 | |
JPH02252267A (ja) | 半導体装置の製造方法 | |
EP1801552A1 (en) | Photovoltaic ultraviolet sensor | |
JP2757915B2 (ja) | Ii−vi族半導体デバイス及びその製造方法 | |
EP0274866A1 (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
JPS5893222A (ja) | 半導体単結晶膜の製造方法 | |
US20240178075A1 (en) | Method for testing a wafer and wafer | |
JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
JPS6051263B2 (ja) | 半導体装置の製造方法 | |
JP2650280B2 (ja) | 島状薄膜素子 | |
JPS6050957A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
JPH0376586B2 (ja) | ||
RU2084988C1 (ru) | Способ изготовления омических контактов к планарной стороне структуры с локальными областями низколегированных полупроводников группы а3в5 | |
JPS593979A (ja) | 半導体装置の製造方法 | |
JPH0332070A (ja) | 光電変換半導体装置の電極形成方法 | |
JPS6163016A (ja) | Soi形成方法 | |
JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
KR960004096B1 (ko) | 오믹콘택전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080919 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090707 |