JPH11317452A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11317452A
JPH11317452A JP10204396A JP20439698A JPH11317452A JP H11317452 A JPH11317452 A JP H11317452A JP 10204396 A JP10204396 A JP 10204396A JP 20439698 A JP20439698 A JP 20439698A JP H11317452 A JPH11317452 A JP H11317452A
Authority
JP
Japan
Prior art keywords
film
aluminum
barrier layer
aluminum film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10204396A
Other languages
English (en)
Inventor
Michio Asahina
通雄 朝比奈
Naohiro Moriya
直弘 守屋
Kazumi Matsumoto
和己 松本
Junichi Takeuchi
淳一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10204396A priority Critical patent/JPH11317452A/ja
Priority to TW087112989A priority patent/TW408359B/zh
Priority to US09/140,016 priority patent/US6486555B2/en
Priority to KR10-1998-0035073A priority patent/KR100496716B1/ko
Publication of JPH11317452A publication Critical patent/JPH11317452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 接続孔内の導電物質にＡｌまたはＡｌ合金を
用い、空隙や断線などの発生がなく、ステップ被覆率が
優れた接続構造の半導体装置とその製造法を提供する。 【解決手段】 素子を含む半導体基板１１上に形成され
たＳｉＯ２膜２０とＢＰＳＧ膜３０からなる層間絶縁膜
に接続孔３２を形成する。減圧下３００〜５５０℃で熱
処理して層間絶縁膜中のガス化成分を除去した後、層間
絶縁膜及び接続孔３２の表面にＴｉＮ膜／Ｔｉ膜のバリ
ア層３３を形成する。基板を１００℃以下に冷却し、バ
リア層上に２００℃以下でＡｌまたはＡｌ合金の第１の
Ａｌ膜３４を形成し、その上に３００℃以上で同様な第
２のＡｌ膜３５を形成後、さらにスパッタ法でＴｉＮの
反射防止膜３６を形成する。次にＣｌ２とＢＣｌ３混合
ガスを用いバリア層、第１と第２のＡｌ膜及び反射防止
膜の堆積層をエッチングして金属配線層４０はパターン
化され、良好なステップ被覆率で接続孔にＡｌが埋込ま
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に微細化が可能であって、かつ
アルミニウムを用いたコンタクト構造を有する半導体装
置およびその製造方法に関する。
【０００２】
【背景技術】ＬＳＩなどの半導体装置においては、素子
の微細化，高密度化および多層化に伴い、アスペクト比
の大きいコンタクトホールが必要とされている。このよ
うなコンタクトホールへの配線材料の埋め込みは難し
く、近年、重要な技術的課題となっている。そして、配
線材料として有用なアルミニウムあるいはアルミニウム
合金によってコンタクトホール内を埋め込むことが試み
られている。
【０００３】そのための技術として、例えば、特開昭６
４−７６７３６号公報に開示された技術がある。この技
術においては、まず、１５０℃以下の温度においてアル
ミニウムあるいはアルミニウム合金を堆積させ、次いで
アルミニウムまたはアルミニウム合金をバイアススパッ
タによって堆積させ、２ステップでアルミニウム膜をコ
ンタクトホールに埋め込む製造方法が開示されている。
【０００４】この技術によれば、第１層目のアルミニウ
ム膜を比較的均一に堆積させることができ、カバレッジ
性がかなり改善されるものの、ボイドなどの発生により
コンタクトホール内の導電部において断線部が発生する
問題については十分に改善されたとはいえない。
【０００５】
【発明が解決しようとする課題】本発明の目的は、コン
タクトホール内の導電物質としてアルミニウムあるいは
アルミニウム合金を用い、ボイドや断線などの発生がな
く、ステップカバレッジが優れたコンタクト構造を有す
る半導体装置、およびその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）ないし（ｆ）を含む。
【０００７】（ａ）素子を含む半導体基板の上に形成さ
れた層間絶縁膜にコンタクトホールを形成する工程、
（ｂ）減圧下において、３００〜５５０℃の基板温度で
熱処理することにより、前記層間絶縁膜に含まれるガス
化成分を除去する脱ガス工程、（ｃ）前記層間絶縁膜お
よび前記コンタクトホールの表面にバリア層を形成する
工程、（ｄ）基板温度を１００℃以下に冷却する工程、
（ｅ）前記バリア層の上に、２００℃以下の温度で、ア
ルミニウムあるいはアルミニウムを主成分とする合金か
らなる第１のアルミニウム膜を形成する工程、および
（ｆ）前記第１のアルミニウム膜の上に、３００℃以上
の温度で、アルミニウムあるいはアルミニウムを主成分
とする合金からなる第２のアルミニウム膜を形成する工
程。
【０００８】この半導体装置の製造方法における特徴の
ひとつは、工程（ｂ）において特定の条件下で前記層間
絶縁膜に含まれるガス化成分を除去する工程（脱ガス工
程）を含むことにある。この脱ガス工程を経ることによ
り、後の工程、例えば、３００℃以上の高温条件下で行
われる第２のアルミニウム膜の形成工程などにおいて、
層間絶縁膜に含まれる水、窒素、水素あるいは酸素など
のガスの発生を抑制することができる。
【０００９】本願発明者によれば、このような層間絶縁
膜から発生するガスは、バリア層に吸収され、かつコン
タクトホール内のアルミニウム膜には吸収されないこと
が確認されている。従って、工程（ｂ）により層間絶縁
膜に含まれるガス化成分を除去することにより、このよ
うなガスがバリア層と第１のアルミニウム膜との間に存
在することによる、バリア層の濡れ性の低下やボイドの
発生を確実に抑制することができる。その結果、コンタ
クトホール内にカバレッジが良好で低抵抗のアルミニウ
ム膜からなるコンタクト部を形成することができる。
【００１０】ここにおいて、「ガス化成分」とは、例え
ば、減圧下において、基板温度が３００℃以上の時に、
堆積層、すなわち層間絶縁膜あるいはバリア層から発生
する水、水素、酸素あるいは窒素などのガス成分をい
う。また、「減圧下」とは、好ましくは２．６Ｐａ以
下、より好ましくは１．３Ｐａ以下の気圧をいう。
【００１１】また、本発明においては、前記工程（ｄ）
において、基板温度を１００℃以下、好ましくは常温〜
５０℃に冷却する。この工程（ｄ）で基板温度を冷却す
ることにより、第１のアルミニウム膜を成膜する前に基
板温度を十分に下げることができる。前記工程（ｂ）の
脱ガス工程で基板温度を３００℃以上の高温にするた
め、この工程（ｄ）で基板温度を確実に低下させること
により、以後の工程（ｅ）での温度調節を確実に行うこ
とができる。また、この工程（ｄ）を経ることにより、
第１のアルミニウム膜を成膜する際に、層間絶縁膜およ
びバリア層、さらにウエハ全面から放出されるガス量を
極力少なくすることができる。その結果、バリア層と第
１のアルミニウム膜との界面に吸着する、カバレッジ性
や密着性に有害なガスの影響を防ぐことができる。
【００１２】前記工程（ｅ）において、前記バリア層の
上に、２００℃以下、好ましくは３０〜１００℃の温度
で、第１のアルミニウム膜を形成することにより、前記
層間絶縁膜およびバリア層に含まれるガス化成分をガス
化させることを抑制でき、バリア層から外部に発生する
ガスによるバリア層の濡れ性の低下を防止することがで
きる。その結果、第１のアルミニウム膜をバリア層に対
して良好に密着させることができ、ステップカバレッジ
の良い成膜が可能である。
【００１３】そして、この第１のアルミニウム膜がある
ことにより、基板の温度が上がったとしても、第１のア
ルミニウム膜より下層の層間絶縁膜およびバリア層から
のガスの発生を抑制することができるため、第２のアル
ミニウム膜の成膜工程（ｆ）において、比較的高い温
度、すなわちアルミニウムあるいはアルミニウム合金が
流動拡散できる程度の高い温度、具体的には３００℃以
上、好ましくは３５０〜４５０℃で第２のアルミニウム
膜を形成することができる。
【００１４】このように、工程（ｅ）において比較的低
い温度で第１のアルミニウム膜を形成する工程、および
工程（ｆ）において比較的高い温度で第２のアルミニウ
ム膜を形成することにより、ボイドの発生がなく良好な
ステップカバレッジのコンタクトホールへの埋め込みが
可能となる。さらに、本発明の製造方法は、０．２μｍ
のコンタクトホールに適用できることが確認されてい
る。
【００１５】また、前記バリア層の表面には、いわゆる
ウェッテイング層を形成しないことが望ましい。ウェッ
テイング層は、例えば、コンタクトホールの径が０．５
μｍ以下で、アスペクト比が１〜４の微細なコンタクト
ホールへ導電物質を埋め込む場合に、バリア層の表面に
前記導電物質に対する濡れ性を高めるために形成される
ものであり、通常、チタンなどの高融点金属の膜によっ
て形成される。しかし、本願発明者によれば、チタンな
どの金属膜は、比較的、水や水素を含みやすいことが確
認されている。したがって、バリア層の表面にウェッテ
イング層を形成しないことにより、ガス化成分の量をウ
ェッテイング層を有する場合に比べて低減させ、ボイド
の発生原因となるガスの発生をより抑制することができ
る。
【００１６】前記工程（ｅ）および（ｆ）におけるアル
ミニウム膜の成膜は、スパッタ法が望ましく、さらに第
１のアルミニウム膜および第２のアルミニウム膜は同一
チャンバ内で連続的に行われることが望ましい。このよ
うにアルミニウム膜の成膜を同一チャンバ内で連続的に
行うことにより、基板温度のコントロールが容易である
と共に、雰囲気の制御なども正確にすることができ、第
１のアルミニウム膜の表面に酸化膜が形成されるなどの
不都合を回避することができる。
【００１７】また、前記工程（ｄ）、（ｅ）および
（ｆ）は、減圧状態が保たれている複数のチャンバを有
する同一装置内で連続的に行われることが好ましい。こ
れにより、基板の移動、設置の工程の減少が図られ、そ
の結果、工程の簡便化および基板の汚染を防止すること
ができる。
【００１８】さらに、前記工程（ｃ）のバリア層の形成
工程の後に、前記バリア層中に酸素を導入させて、バリ
ア層中に該バリア層を構成する金属のオキサイドを部分
的に形成することにより、バリア性を向上させることが
望ましい。前記バリア層に酸素を導入させる方法として
は、基板を酸素プラズマ中にさらしたり、あるいは酸素
雰囲気中で熱処理する方法を採用できる。
【００１９】以上のような製造方法によって形成された
半導体装置は、素子を含む半導体基板、前記半導体基板
の上に形成され、熱処理によってガス化成分が除去され
た層間絶縁膜、前記層間絶縁膜に形成されたコンタクト
ホール、前記層間絶縁膜および前記コンタクトホールの
表面に形成されたバリア層、および前記バリア層の上に
形成された、アルミニウムあるいはアルミニウムを主成
分とする合金からなるアルミニウム膜、を含む。
【００２０】この半導体装置においては、熱処理によっ
てガス化成分が除去された層間絶縁膜を有することを特
徴とし、上述したように、良好なステップカバレッジの
アルミニウム膜からなるコンタクト部を有する。
【００２１】また、本発明のコンタクト構造は、ＭＯＳ
素子のソース領域やドレイン領域を構成する不純物拡散
層の表面に形成されたシリサイド層に好適に適用できる
が、これに限定されず、他の領域あるいはシリサイド層
を有しない不純物拡散層におけるコンタクトにも適用す
ることができる。
【００２２】さらに、本発明におけるコンタクトホール
は、異方性のドライエッチングによって形成されたもの
の他に、等方性のウエットエッチングと異方性のドライ
エッチングとを組み合わせてコンタクトホールの上端部
を適度にテーパ状に形成させたものであってもよい。例
えば、このタイプのコンタクトホールであって、下部の
異方性のドライエッチングによって形成された部分の口
径が０．５〜０．８μｍで、アスペクト比が０．５〜３
の場合には、第２のアルミニウム膜を３００〜３５０℃
で成膜できるため、高温仕様でない一般的なスパッタ装
置を使用できるので、実用上きわめて有用である。
【００２３】
【発明の実施の形態】図１（Ａ）〜（Ｃ）は、本発明に
係る半導体装置の製造方法および半導体装置の一実施の
形態を説明するための概略断面図である。
【００２４】以下に、半導体装置の製造方法の一例を示
す。
【００２５】（素子の形成）まず、一般的に用いられる
方法によって、シリコン基板１１にＭＯＳ素子が形成さ
れる。具体的には、例えば、シリコン基板１１上に選択
酸化によってフィールド絶縁膜１２が形成され、アクテ
ィブ領域にゲート酸化膜１３が形成される。チャネル注
入により、しきい値電圧を調整した後、モノシラン（Ｓ
ｉＨ4）を熱分解して成長させたポリシリコン膜の上に
タングステンシリサイドがスパッタされ、さらにシリコ
ン酸化膜１８を積層し所定パターンにエッチングするこ
とにより、ゲート電極１４が形成される。このとき、必
要に応じて、フィールド絶縁膜１２上にポリシリコン膜
およびタングステンシリサイド膜からなる配線層３７が
形成される。
【００２６】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。
【００２７】次に、１００ｎｍ以下のシリコン酸化膜を
気相成長させ、ＨＦとＮＨ4Ｆの混合水溶液で選択的に
エッチングすることにより、所定のシリコン基板領域を
露出させる。続いて、例えばチタンを３０〜１００ｎｍ
程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下に制御
した窒素雰囲気中において６５０〜７５０℃の温度で数
秒〜６０秒程度の瞬間アニールを行うことにより、開口
したシリコン基板表面にチタンのモノシリサイド層が、
シリコン酸化膜１８上にはチタンリッチのチツ化チタン
（ＴｉＮ）層が形成される。次いで、ＮＨ4ＯＨとＨ2Ｏ
2の混合水溶液中に浸漬すると、前記ＴｉＮ層はエッチ
ングされてシリコン基板表面のみにチタンのモノシリサ
イド層が残る。さらに、７５０〜８５０℃のランプアニ
ールを行って、前記モノシリサイド層をダイシリサイド
化させて、高濃度不純物層１６の表面に自己整合的にチ
タンシリサイド層１９が形成される。
【００２８】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。
【００２９】（層間絶縁膜の形成）次に、層間絶縁膜の
一部として、まず、テトラエトキシラン（ＴＥＯＳ）と
酸素とをプラズマ反応させることにより、膜厚１００〜
２００ｎｍのシリコン酸化膜２０が形成される。このシ
リコン酸化膜２０は、チタンシリサイド層１９の酸化や
カスピングもなく、ＳｉＨ4から成長させた膜より絶縁
性も高くフッ化水素の水溶液に対するエッチング速度も
遅く、緻密な膜となる。
【００３０】ここでは、チタンシリサイド層１９上に直
接シリコン酸化膜を形成させるが、このときの成膜温度
が高いと成膜初期に酸化性ガスとチタンシリサイドとが
簡単に反応してクラックや剥離を生じ易いため、処理温
度は好ましくは６００℃以下、より好ましくは２５０〜
４００℃で行うことが望ましい。そして、シリコン酸化
膜がチタンシリサイド層１９上に１００ｎｍ程度の膜厚
で前述した比較的低温で形成された後は、水蒸気以外の
酸化雰囲気にさらされるアニールや気相酸化処理であれ
ば、温度を９００℃位まで上げても問題とならない。
【００３１】次に、層間絶縁膜の一部として、前記シリ
コン酸化膜２０上に、ＳｉＨ4あるいはＴＥＯＳなどの
シラン化合物と、酸素やオゾン等と、リンおよびホウ素
とを含むガスを気相反応させることにより、膜厚数百ｎ
ｍ〜１μｍ位のＢＰＳＧ膜３０が形成される。その後、
窒素雰囲気中で８００〜９００℃のアニールを行い、高
温フローによる平坦化を行う。なお、ＢＰＳＧ膜３０の
高温フローを行う代わりに、化学的機械的研磨（ＣＭ
Ｐ）あるいは一般的に用いられるＳＯＧ膜を用いて平坦
化を行うこともできる。
【００３２】（コンタクトホールの形成）次いで、ＣＨ
Ｆ3とＣＦ4とを主ガスとした反応性イオンエッチャーで
層間絶縁膜を構成するＢＰＳＧ膜３０およびシリコン酸
化膜２０を選択的に異方性エッチングすることにより、
口径が０．２〜０．５μｍのコンタクトホール３２が形
成される。
【００３３】（脱ガス処理）次に、本発明が特徴とする
脱ガス工程を含む熱処理ついて説明する。
【００３４】まず、ランプチャンバで、１×１０-4Ｐａ
以下のベース圧力、１５０〜２５０℃の温度で３０〜６
０秒間のランプ加熱（熱処理Ａ）を施す。次いで、別の
チャンバで０．１〜１．０Ｐａの圧力でアルゴンガスを
導入し、３００〜５５０℃の温度で、３０〜１２０秒間
の熱処理（脱ガス工程；熱処理Ｂ）を行うことによっ
て、脱ガス処理を行う。
【００３５】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【００３６】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜を構成するＢＰＳＧ膜３０中のガス化成分（酸
素，水素，水，チッ素）を除去することができる。その
結果、次工程のバリア層およびアルミニウム膜の形成時
に、ＢＰＳＧ膜からのガス化成分の発生が防止できる。
【００３７】本実施の形態においては、バリア層３３
は、バリア機能を有するバリア膜と、導電膜とからなる
多層膜によって構成される。導電膜は、高抵抗のバリア
膜とシリコン基板に形成された不純物拡散層、つまりソ
ース領域あるいはドレイン領域との導電性を高めるため
に、バリア膜と不純物拡散層との間に形成される。バリ
ア膜としては、一般的な物質、例えばチタン，コバルト
などのナイトライドを好ましく用いることができる。ま
た、導電膜としては、チタン，コバルトなどの高融点金
属を用いることができる。これらのチタンおよびコバル
トは基板を構成するシリコンと反応してシリサイドとな
る。
【００３８】バリア層、例えばＴｉＮ膜／Ｔｉ膜は数十
原子％のガス化成分（酸素，水素，水，チッ素）を固溶
することから、これらの膜を形成する前に、層間絶縁膜
のＢＰＳＧ膜３０中のガス化成分を除去することが、コ
ンタクトホール内でのアルミニウム膜の成膜を良好に行
う上で、極めて有効である。バリア層の下位のＢＰＳＧ
膜中のガス化成分を十分に除去しておかないと、バリア
層の形成時の温度（通常、３００℃以上）で、ＢＰＳＧ
膜中のガス化成分が放出され、このガスがバリア層中に
取り込まれる。さらに、このガスがアルミニウム膜の成
膜時にバリア層から離脱してバリア層とアルミニウム膜
との界面に出てくるため、アルミニウム膜の密着性や流
動性に悪影響を与える。
【００３９】（バリア層の成膜）スパッタ法により、バ
リア層３３を構成する導電膜として、チタン膜を２０〜
７０ｎｍの膜厚で形成し、次いで、別のチャンバで、バ
リア膜としてＴｉＮ膜を３０〜１５０ｎｍの膜厚で形成
する。バリア層を形成する温度は、膜厚に応じて、２０
０〜４５０℃の範囲で選択される。
【００４０】次に、１０〜１００Ｐａの圧力で酸素プラ
ズマ中に１０〜１００秒間さらし、４５０〜７００℃の
窒素または水素雰囲気中で１０〜６０分間にわたってア
ニール処理することにより、バリア層中に酸化チタンを
島状に形成することができる。この処理によりバリア層
のバリア性を向上させることができることを確認してい
る。
【００４１】また、このアニール処理は、少なくとも数
百ｐｐｍ〜数％の酸素を含むランプアニール炉における
４００〜８００℃の熱処理によっても行うことができ、
同様にバリア層のバリア性を向上させることができる。
【００４２】（アルミニウム膜の成膜前の熱処理）ま
ず、ウエハの冷却を行う前に、ランプチャンバ内におい
て、１×１０-4Ｐａ以下のベース圧力、１５０〜２５０
℃の温度で３０〜６０秒間の熱処理（熱処理Ｃ）を行
い、基板に付着した水などの物質を除去する。
【００４３】（ウエハの冷却）アルミニウム膜を成膜す
る前に、基板温度を１００℃以下、好ましくは常温〜５
０℃の温度に下げる。この冷却工程は、上記熱処理Ｃに
より上昇した基板温度を下げるために重要なものであ
る。
【００４４】このように、ウエハの冷却を行うことによ
り、第１のアルミニウム膜を成膜する際に、ＢＰＳＧ膜
３０およびバリア層３３、さらにウエハ全面から放出さ
れるガス量を極力少なくすることができる。その結果、
バリア層３３と第１のアルミニウム膜３４との界面に吸
着する、カバレッジ性や密着性に有害なガスの影響を防
ぐことができる。
【００４５】この冷却工程は、アルミニウム膜を成膜す
るためのチャンバと同一の構成のチャンバを複数有する
スパッタ装置を兼用して行われることが望ましい。例え
ばチャンバ内に設けられた水冷機能を有するステージ上
に基板を載置して、該基板温度を所定温度まで下げるこ
とが望ましい。以下に、この冷却工程について詳述す
る。
【００４６】図２（ａ）は、水冷機能を有するステージ
を含むチャンバの一例の模式図を、図２（ｂ）は、ステ
ージの一例の平面図を示す。
【００４７】スパッタ装置は、同一の構成のチャンバ５
０を複数備えたものである。チャンバ５０内に、電極を
かねるターゲット５１およびステージをかねる電極５２
を有し、電極５２上には冷却される基板（ウエハ）Ｗが
設置されるように構成されている。チャンバ５０には、
チャンバ内を真空にするための排気手段６０およびガス
をチャンバ内に供給するための第１のガス供給路５３が
設けられている。電極５２は、基板Ｗを電極５２上に載
置した際に、電極５２と基板Ｗとの間に所定の空間が生
じるように、具体的には図２（ｂ）のように、電極５２
の上面の外周部分に沿って、突起状の支持部５２ａが設
けられている。さらに、電極５２には、第２のガス供給
路５４が接続されている。そして、熱伝導媒体としての
ガス、たとえばアルゴンガスは、第２のガス供給路５４
から、電極５２と基板Ｗとの間の空間に供給される。ま
た、電極５２は、基板Ｗを冷却するための冷却システム
の役割も兼務している。電極５２は、冷媒供給路５６か
ら供給される冷媒、たとえば水の還流により一定温度に
調節される。電極５２の上面は、たとえば図２（ｂ）に
示すように、前記空間に均一にガスを供給させるため、
所定のパターンで溝５８が形成され、溝が交差する部分
に第２のガス供給路５４の吹き出し口５４ａが設けられ
ている。
【００４８】上記のチャンバは、以下のように動作して
ウエハを冷却する。
【００４９】チャンバ５０内を排気手段６０により６×
１０-6Ｐａ以下の減圧状態として、電極５２の支持部５
２ａ上に基板Ｗを載置する。電極５２と基板Ｗ間の熱伝
導媒体としての役割を果たすガスを、第２のガス供給路
５４から、電極５２と基板Ｗとの間の空間に導入し、該
空間の圧力を６００〜１０００Ｐａに保ち、かつ、該空
間からチャンバ内に漏出したガスを排気手段６０で排気
しながら、基板Ｗを冷却する。
【００５０】基板Ｗを冷却をする際、冷却効率を保つた
めに電極５２と基板Ｗとの間の空間に、ある程度の圧力
が必要である。つまり、基板Ｗの冷却効率を高めるため
には、電極５２と基板Ｗとの間の熱コンダクタンスを向
上させる必要があり、この向上のためには、電極５２と
基板Ｗとの間の空間のガス（熱伝導媒体）の圧力を高め
る必要がある。
【００５１】基板の冷却方法として、真空チャンバにお
いて、チャンバ内の冷却機構を有するステージ上に基板
を載置して冷却を行う方法が考えられる。この冷却工程
によると、ステージと基板との間の空間に直接にガスを
供給するのではなく、該空間の圧力をチャンバ内の圧力
に依存させるため、ステージと基板との間の空間の圧力
を高めるためには、チャンバ内の圧力を高める必要があ
る。しかし、冷却効率を高めるために、チャンバ内の圧
力を高めると、それだけチャンバ内のガス分子が増すの
で、基板Ｗの上面がガス分子によって汚染され易くなる
という事態が生じ、それによりアルミニウムのリフロー
を害し、ボイドの発生および配線の高抵抗化につながる
ことがある。逆にウエハの汚染を防止するため、チャン
バ内の圧力を低くすると、ウエハとステージとの間の空
間の圧力も低下し、これによりウエハとステージとの間
の熱コンダクタンスが低下し、その結果、冷却効率が悪
くなる。
【００５２】上記した本実施の形態の冷却工程によれ
ば、電極５２と基板Ｗの裏面との間にガスを流入させ、
それにより電極５２と基板Ｗとの間の空間の圧力を確保
するため、該空間の圧力は、チャンバ内の圧力から独立
して制御できる。そして、基板とステージとの間の熱伝
導媒体の確保の観点から、チャンバ内の圧力を、前記空
間の圧力と独立して、圧力１×１０-3〜０．１Ｐａまで
抑えることができる。これにより、ガス分子による基板
の上面の汚染を確実に防止することができ、その結果、
アルミニウムのリフロー性の向上および低抵抗化がもた
らされる。さらに、チャンバ内の圧力を高めることな
く、前記空間の圧力を、６００〜１３００Ｐａの範囲に
設定することができるために、熱コンダクタンスが向上
し、冷却効率を高めることができる。このように、この
冷却工程によれば、基板Ｗと電極５２との間の空間の圧
力を高めつつ、チャンバ内の圧力を下げることができる
ので、基板の汚染を防ぎながら、良好な冷却効率を得る
ことができる。
【００５３】（アルミニウム膜の成膜）まず、２００℃
以下、より好ましくは３０〜１００℃の温度で、０．２
〜１．０重量％の銅を含むアルミニウムを膜厚１５０〜
３００ｎｍでスパッタによって高速度で成膜し、第１の
アルミニウム膜３４が形成される。続いて、同一チャン
バ内で基板温度３５０〜４６０℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚３００〜６００ｎｍの第２のアルミニウム膜３５が
形成される。ここで、アルミニウム膜の成膜において、
「高速度」とは、成膜条件や製造されるデバイスの設計
事項によって一概に規定できないが、おおよそ１０ｎｍ
／秒以上のスパッタ速度を意味し、「低速度」とは、お
およそ３ｎｍ／秒以下のスパッタ速度を意味する。
【００５４】アルミニウムのスパッタは、前述のウエハ
の冷却の際に用いられたスパッタ装置内の別のチャンバ
で行われる。このチャンバは、図２（ａ）および（ｂ）
に示すチャンバと同様の構成を有する。このように、減
圧状態が保たれた同一の装置内で冷却工程およびアルミ
ニウムの成膜の工程を行うことにより、基板の移動およ
び設置の工程の減少が図られ、その結果、工程の簡便化
および基板の汚染を防止することができる。
【００５５】ここで、第１のガス供給路５３および第２
のガス供給路５４からは、いずれもアルゴンガスが供給
される。そして、第２のガス供給路５４から供給される
ガスによって、ウエハＷの温度が制御される。
【００５６】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図３に示す。図３において、
横軸は経過時間を示し、縦軸は基板（ウエハ）温度を示
す。また、図３において、符号ａで示すラインはスパッ
タ装置のステージ５２の温度を３５０℃に設定したとき
の基板温度変化を示し、符号ｂで示すラインは第２のガ
ス供給路５４を通してアルゴンガスをチャンバ内に供給
することによってステージ５２の温度を高めていったと
きの基板温度の変化を示している。
【００５７】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５２の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５４からのガスの供給はな
く、基板温度はステージ５２による加熱によって、図３
の符号ａで示すように徐々に上昇する。第２のアルミニ
ウム膜を形成する際には、第２のガス供給路５４を介し
て加熱されたガスが供給されることによって図３の符号
ｂで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。
【００５８】図３に示す例では、ステージ温度が３５０
℃に設定され、そして、基板温度が１２５〜１５０℃に
設定されている間に第１のアルミニウム膜３４が成膜さ
れ、その後すぐに第２のアルミニウム膜３５の成膜が行
われる。
【００５９】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜３４の成膜は高いパ
ワーで行われ、第２のアルミニウム膜３５は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図３に示す温度条件の場合、高パワーが５〜１０ｋＷ、
低パワーが３００Ｗ〜１ｋＷに設定されることが望まし
い。
【００６０】このように、同一チャンバ内で第１のアル
ミニウム膜３４および第２のアルミニウム膜３５を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【００６１】前記第１のアルミニウム膜３４の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜３４より下層のバリ
ア層３３および層間絶縁膜を構成するＢＰＳＧ膜３０か
らのガス化成分の放出を抑制できることなどを考慮し
て、適正な範囲が選択され、例えば２００〜４００ｎｍ
が望ましい。また、第２のアルミニウム膜３５は、コン
タクトホールの大きさ並びにそのアスペクト比などによ
って決定され、例えばアスペクト比が３程度で０．５μ
ｍ以下のホールを埋めるためには、３００〜１０００ｎ
ｍの膜厚が必要である。
【００６２】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜３６が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記バリア層３３、第１のアルミニ
ウム膜３４、第２のアルミニウム膜３５および反射防止
膜３６からなる堆積層を選択的にエッチングして、金属
配線層４０のパターニングを行う。
【００６３】このようにして形成された金属配線層４０
では、アスペクト比が０．５〜３で、口径が０．２〜
０．８μｍのコンタクトホール内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。
【００６４】（実験例） （１）図４および図５に、脱ガス工程の有無によってウ
エハから放出されるガスの量（分圧）の相違を調べるた
めに行った実験結果を示す。
【００６５】図４および図５において、横軸はアルミニ
ウム膜の形成前に行われる熱処理（熱処理Ｃ）から第２
のアルミニウム膜３５の成膜後に至るまでの処理のタイ
ミングを示し、縦軸はチャンバ内の残留ガスの分圧を示
している。図４および５において、符号Ａで示すライン
は、層間絶縁膜の形成後に脱ガス工程を経た場合、符号
Ｂで示すラインは、層間絶縁膜の形成後に脱ガス工程を
経ない場合、を示す。この実験例では、脱ガス工程は、
気圧０．２７Ｐａ、温度４６０℃、時間１２０秒で行わ
れた。
【００６６】各図において、横軸の符号ａおよびｂは、
アルミニウム膜の成膜前に行われる熱処理Ｃ（第１のチ
ャンバ）におけるタイミングを示し、符号ａは第１のチ
ャンバ内にウエハを入れた直後の時、符号ｂはランプ加
熱によってウエハを２５０℃で６０秒間加熱した時、を
示す。第１のチャンバでは、気圧は２．７×１０-6Ｐａ
に設定されている。
【００６７】符号ｃおよびｄは、ウエハの冷却工程（第
２のチャンバ）におけるタイミングを示し、符号ｃは第
２のチャンバ内にウエハを入れた直後の時、符号ｄはウ
エハの温度を２０℃まで冷却した時、を示す。第２のチ
ャンバでは、気圧は０．２７Ｐａに設定されている。そ
して、分圧を測定する際には、チャンバの気圧を２．７
×１０-6Ｐａまで減圧した。
【００６８】符号ｅ、ｆおよびｇは、アルミニウム膜の
成膜工程（第３のチャンバ）におけるタイミングを示
し、符号ｅは第３のチャンバ内にウエハを入れた直後の
時、符号ｆは第１のアルミニウム膜を成膜した直後の
時、および符号ｇは第２のアルミニウム膜を成膜した直
後の時、を示す。第３のチャンバでは、気圧は０．２７
Ｐａに設定されている。そして、分圧を測定する際に
は、チャンバの気圧を２．７×１０-6Ｐａまで減圧し
た。
【００６９】図４および図５から、層間絶縁膜の成膜後
であってバリア層の成膜前に脱ガス工程を行うことによ
り、その後の熱処理およびアルミニウム膜の成膜時に、
水および窒素がほどんど発生しないことが確認された。
これに対し、前記脱ガス工程を経ない場合には、その後
の熱処理、特に符号ｂで示す熱処理Ｃの時に、水および
窒素が共に多量に放出されていることがわかる。
【００７０】（２）アルミニウム膜の成膜前における、
ウエハの冷却工程の有無によって、アルミニウムの成膜
にどのような影響がもたらされるかを調べるために実験
を行ったところ以下の知見が得られた。なお、アルミニ
ウムの成膜は、コンタクトホールのアスペクト比３．１
８、層間絶縁膜の膜厚１１４８ｎｍの条件において行っ
た。図８（ａ）は、ウエハを熱処理Ｃの温度１２０℃か
ら２０℃まで冷却した後に、アルミニウムを成膜した場
合における、ウエハの断面の電子顕微鏡写真から求めた
図を示し、図８（ｂ）は、ウエハを冷却せずに、熱処理
Ｃの温度１２０℃でアルミニウムを成膜した場合におけ
るウエハの断面の電子顕微鏡写真から求めた図を示す。
【００７１】ウエハを冷却した場合のアルミニウムの成
膜後の基板と、冷却をしない場合のそれとを比較検討し
たところ、冷却をした場合においては、図８（ａ）に示
すように、コンタクトホールに第１および第２のアルミ
ニウム膜（Ａ１）が極めて良好に埋め込まれていたのに
対し、冷却をしない場合においては、図８（ｂ）に示す
ようにコンタクトホールの底部にアルミニウム膜が完全
に埋め込まれず、空間（ボイド）１００が生じてしまう
コンタクトホールが、ウエハ上のコンタクトホール数の
うち３割程度発生した。
【００７２】（３）図６および図７は、セシウム１次イ
オンの照射による２次イオン質量分析法（ＳＩＭＳ）に
よる測定結果を示す。
【００７３】図６は、バリア層と第１のアルミニウム膜
との間にウェッテイング層を有しない場合の膜構造（Ｔ
ｉＮ膜／Ａｌ膜／ＴｉＮ膜／Ｔｉ膜）を有する積層体の
データを示し、図７は、バリア層と第１のアルミニウム
膜との間にチタンからなるウェッテイング層を有する場
合の膜構造（ＴｉＮ膜／Ａｌ膜／Ｔｉ膜／ＴｉＮ膜／Ｔ
ｉ膜）を有する積層体のデータである。図６および７に
おいて、左側の縦軸は、Ａｌ膜における、水素、窒素お
よび酸素を定量的に示し、右側の縦軸はＡｌ膜以外の層
の２次イオン強度を示している。
【００７４】なお、図６に示す実験のサンプルは、前記
（Ｃ）の脱ガス工程を行わない他は前述した方法によっ
て形成されたものである。また、図７に示す実験のサン
プルは、図６に示す実験のサンプルと、Ａｌ膜の下にＴ
ｉ膜を有する点で異なる。
【００７５】図６および７から、Ａｌ膜中では、水素，
酸素および窒素は、バックグラウンド・レベルであって
ＳＩＭＳでの限界検出濃度以下であり、ほとんど固溶さ
れないことが確認された。
【００７６】また、ウェッテイング層（Ｔｉ膜）がある
場合、図７に示すように、この膜中に符号ＰHでしめす
水素（Ｈ）の大きなピークがあり、よってウェッテイン
グ層に多量の水素が含まれることがわかる。
【００７７】以上のことから、ウェッテイング層がある
場合には、その後のアルミニウム膜の成膜時にプラズマ
の輻射熱等により該ウェッテイング層中のＨあるいはＯ
Ｈが励起されて水あるいは水素ガスとして放出される
と、これらのガスはアルミニウム膜中に固溶されないの
で両者の界面にたまり、これが密着性の低下やボイドの
原因となる。
【００７８】このように、ウェッテイング層（Ｔｉ膜）
は、一般にアルミニウム膜に対する濡れ性を向上させる
ために形成されるが、その後の加熱工程で上述した問題
を発生させる原因となることが、解明された。特に、コ
ンタクトホール形成後のウエハは、部分的に吸湿してい
るところがあり、ウェッテイング層の存在によって吸湿
部分でのボイドによるコンタクト不良やエレクトロマイ
グレーション不良が発生しやすいことが確認された。
【００７９】また、ウェッテイング層がある場合には、
ウェッテイング層を構成するチタンが、第１のアルミニ
ウム膜の形成時にアルミニウムと反応してＡｌ3Ｔｉな
どの化合物が部分的に形成され、これが第２のアルミニ
ム膜の成膜時に存在すると、アルミニウムの表面流動性
を低下させるため、アルミニウムの埋込が不完全となっ
てボイドが形成されやすくなる。この現象は、特にコン
タクトホールの入り口で生じやすく、いわゆるピンチオ
フが発生しやすくなる。そして、このピンチオフは、
０．３μｍ以下の径を有するコンタクトホールの埋込に
おいて生じやすい。
【００８０】さらに、ウェッテイング層がある場合に
は、このウェッテイング層を構成するチタンがバリア層
中に存在する酸化チタンを還元し、バリア層のバリア性
を低下させることがある。
【００８１】このような理由によって、ウェッテイング
層は、少なくとも第１層目の配線層では形成されないこ
とが望ましい。そして、ウェッテイング層が形成されな
いと、そのための工程を必要としないので製造工程を短
縮できる。
【００８２】本発明においては、前述したように、コン
タクトホールの形成後に層間絶縁膜の脱ガス処理を行
い、さらにアルミニウム膜の成膜前にウエハを十分に冷
却する工程を有することにより、ウェッテイング層を形
成しなくとも、バリア層と第１のアルミニウム膜とは十
分な密着性を有する。そして、第１のアルミニウム膜よ
り下層に含まれる水素、窒素、酸素などのガスは脱ガス
処理によって十分に除去され、しかも、これらのガスは
第１のアルミニウム膜を通過できないため、第１のアル
ミニウム膜の表面は非常に清浄である。したがって、第
２のアルミニウム膜の形成時には、第１のアルミニウム
膜の表面をアルミニウムが円滑に流動して良好な埋込層
が形成される。
【００８３】本発明において、コンタクトホールに第１
および第２のアルミニウム膜３４，３５が良好に埋め込
まれた理由としては、以下のことが考えられる。
【００８４】（ａ）脱ガス工程を行うことにより、層間
絶縁膜、特にＢＰＳＧ膜に含まれる水や窒素をガス化し
て充分に放出することにより、その後の第１のアルミニ
ウム膜３４および第２のアルミニウム３５の成膜におい
てＢＰＳＧ膜３０やバリア層３３からのガスの発生を防
止することで、バリア層３３と第１のアルミニウム膜３
４との密着性を高め良好なステップカバレッジの成膜が
可能であったこと。
【００８５】（ｂ）第１のアルミニウム膜３４の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、ＢＰＳＧ膜３０およびバリア層３３に含
まれる水分や窒素を放出させないようにして、前記脱ガ
ス工程の効果に加えて第１のアルミニウム膜３４の密着
性を高めたこと。
【００８６】（ｃ）さらに、第１のアルミニウム膜３４
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜３５の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。
【００８７】以上のように、本発明によれば、アルミニ
ウム膜のスパッタ前に少なくとも脱ガス工程と冷却工程
を含み、さらに同一チャンバ内で連続的にアルミニウム
膜を成膜することにより、０．２μｍ程度までのコンタ
クトホールをアルミニウムあるいはアルミニウム合金だ
けで埋め込むことが可能となり、信頼性および歩留まり
の点で向上がはかれた。また、コンタクト部を構成する
アルミニウム膜における銅等の偏析や結晶粒の異常成長
もなく、マイグレーション等を含めた信頼性の点でも良
好であることが確認された。
【００８８】なお、上記実施の形態では、Ｎチャネル型
ＭＯＳ素子を含む半導体装置について説明したが、Ｐチ
ャネル型あるいはＣＭＯＳ型素子を含む半導体装置にも
適用することができる。
【００８９】また、上記実施の形態では、第１層目のコ
ンタクトホールでのアルミニウム膜の埋込について説明
したが、第２層目以上（第２層目、第３層目および第４
層目）の配線層におけるアルミニウム膜の埋込について
も、同様の効果を確認している。
【００９０】
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）および（Ｃ）は本発明の半導体
装置の製造方法の一例を工程順に模式的に示す断面図で
ある。
【図２】図２（ａ）は、本発明に係る実施の形態に用い
られるスパッタ装置の一例を模式的に示す図であり、図
２（ｂ）は、ステージの一例を示す平面図を示す。
【図３】図２に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。
【図４】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（水）の分圧の
関係を示す図である。
【図５】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（窒素）の分圧
の関係を示す図である。
【図６】ウェッテイング層を有さない層構造におけるＳ
ＩＭＳのデータを示す図である。
【図７】ウェッテイング層を有する層構造におけるＳＩ
ＭＳのデータを示す図である。
【図８】図８（ａ）は、ウエハを冷却した後に、アルミ
ニウムを成膜した場合における、ウエハの断面の電子顕
微鏡写真に基づく図を示し、図８（ｂ）は、ウエハを冷
却せずに、アルミニウムを成膜した場合におけるウエハ
の断面の電子顕微鏡写真に基づく図を示す。
【符号の説明】
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８，２０ シリコン酸化膜 １９ チタンシリサイド層 ３０ ＢＰＳＧ膜 ３２ コンタクトホール ３３ バリア層 ３４ 第１のアルミニウム膜 ３５ 第２のアルミニウム膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 淳一 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 素子を含む半導体基板、 前記半導体基板の上に形成され、熱処理によってガス化
    成分が除去された層間絶縁膜、 前記層間絶縁膜に形成されたコンタクトホール、 前記層間絶縁膜および前記コンタクトホールの表面に形
    成されたバリア層、および前記バリア層の上に形成され
    た、アルミニウムあるいはアルミニウムを主成分とする
    合金からなるアルミニウム膜、 を含む半導体装置。
  2. 【請求項２】 請求項１において、 前記バリア層と前記アルミニウム膜との間に、該アルミ
    ニウム膜に対する濡れ性を高めるためのウェッテイング
    層を有さない半導体装置。
  3. 【請求項３】 請求項１または２において、 前記バリア層は、該バリア層を構成する金属のオキサイ
    ドを部分的に含む半導体装置。
  4. 【請求項４】 以下の工程（ａ）ないし（ｆ）を含む半
    導体装置の製造方法。 （ａ）素子を含む半導体基板の上に形成された層間絶縁
    膜にコンタクトホールを形成する工程、（ｂ）減圧下に
    おいて、３００〜５５０℃の基板温度で熱処理すること
    により、前記層間絶縁膜に含まれるガス化成分を除去す
    る脱ガス工程、（ｃ）前記層間絶縁膜および前記コンタ
    クトホールの表面にバリア層を形成する工程、（ｄ）基
    板温度を１００℃以下に冷却する工程、（ｅ）前記バリ
    ア層の上に、２００℃以下の温度で、アルミニウムある
    いはアルミニウムを主成分とする合金からなる第１のア
    ルミニウム膜を形成する工程、および（ｆ）前記第１の
    アルミニウム膜の上に、３００℃以上の温度で、アルミ
    ニウムあるいはアルミニウムを主成分とする合金からな
    る第２のアルミニウム膜を形成する工程。
  5. 【請求項５】 請求項４において、 前記工程（ｅ）において、前記バリア層の上に前記第１
    のアルミニウム膜に対する濡れ性を高めるためのウェッ
    テイング層を形成せずに、前記バリア層上に第１のアル
    ミニウム膜を直接形成する半導体装置の製造方法。
  6. 【請求項６】 請求項４または５において、 前記工程（ｅ）および（ｆ）でのアルミニウム膜の形成
    は、スパッタ法で行われる半導体装置の製造方法。
  7. 【請求項７】 請求項４〜６のいずれかにおいて、 前記工程（ｅ）および（ｆ）でのアルミニウム膜の形成
    は、同一チャンバ内で連続的に行われる半導体装置の製
    造方法。
  8. 【請求項８】 請求項４〜７のいずれかにおいて、 前記工程（ｄ）、（ｅ）および（ｆ）は、減圧状態が保
    たれている複数のチャンバを有する同一の装置内で連続
    的に行われる半導体装置の製造方法。
  9. 【請求項９】 請求項４〜８のいずれかにおいて、 前記工程（ｃ）の後に、前記バリア層中に酸素を導入さ
    せる工程を含む半導体装置の製造方法。
JP10204396A 1997-08-29 1998-07-03 半導体装置およびその製造方法 Pending JPH11317452A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10204396A JPH11317452A (ja) 1997-08-29 1998-07-03 半導体装置およびその製造方法
TW087112989A TW408359B (en) 1997-08-29 1998-08-06 Semiconductor device and manufacture thereof
US09/140,016 US6486555B2 (en) 1997-08-29 1998-08-26 Semiconductor device having a contact structure using aluminum
KR10-1998-0035073A KR100496716B1 (ko) 1997-08-29 1998-08-28 반도체장치및그제조방법

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9-249535 1997-08-29
JP24953597 1997-08-29
JP10-67867 1998-03-03
JP6786798 1998-03-03
JP10204396A JPH11317452A (ja) 1997-08-29 1998-07-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11317452A true JPH11317452A (ja) 1999-11-16

Family

ID=27299562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10204396A Pending JPH11317452A (ja) 1997-08-29 1998-07-03 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JPH11317452A (ja)
KR (1) KR100496716B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322890B1 (ko) * 1999-12-30 2002-02-08 박종섭 반도체장치의 절연막 형성방법
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
JP2002118167A (ja) * 2000-10-06 2002-04-19 Nec Corp 半導体装置の製造方法
KR100773980B1 (ko) * 2006-08-28 2007-11-19 주식회사 퓨어네츄럴컴퍼니 진공 청소기 겸용 로봇 공기 청정기 및 이에 연결되는진공청소기용 헤드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0514103A1 (en) * 1991-05-14 1992-11-19 STMicroelectronics, Inc. Barrier metal process for sub-micron contacts
JPH065715A (ja) * 1992-06-18 1994-01-14 Sony Corp 配線層の形成方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
JP2739829B2 (ja) * 1994-12-28 1998-04-15 日本電気株式会社 半導体装置の製造方法
JPH08203896A (ja) * 1995-01-26 1996-08-09 Mitsubishi Electric Corp 半導体装置の製造方法
KR100338094B1 (ko) * 1995-12-04 2002-11-07 주식회사 하이닉스반도체 반도체소자의금속층형성방법
JP2765569B2 (ja) * 1996-08-02 1998-06-18 株式会社日立製作所 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322890B1 (ko) * 1999-12-30 2002-02-08 박종섭 반도체장치의 절연막 형성방법
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same

Also Published As

Publication number Publication date
KR19990023960A (ko) 1999-03-25
KR100496716B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
JP3033564B2 (ja) 半導体装置の製造方法
JP3528665B2 (ja) 半導体装置の製造方法
JP3456391B2 (ja) 半導体装置の製造方法
JP3436132B2 (ja) 半導体装置
JP3606095B2 (ja) 半導体装置の製造方法
US6326287B1 (en) Semiconductor device and method of fabricating the same
JP2000164716A (ja) 半導体装置及びその製造方法
JP3509510B2 (ja) 半導体装置およびその製造方法
JP2007299899A (ja) 半導体装置およびその製造方法
JP2000150653A (ja) 半導体装置の製造方法
JP3533968B2 (ja) 半導体装置の製造方法
JPH10209147A (ja) 半導体装置の製造方法
JPH11317452A (ja) 半導体装置およびその製造方法
US6486555B2 (en) Semiconductor device having a contact structure using aluminum
JP3123553B2 (ja) 半導体装置
JP3922355B2 (ja) 半導体装置の製造方法
JP3456392B2 (ja) 半導体装置の製造方法
JPH09306915A (ja) 半導体装置の製造方法
JP4273268B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050302

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060426