JPH11317452A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH11317452A JPH11317452A JP10204396A JP20439698A JPH11317452A JP H11317452 A JPH11317452 A JP H11317452A JP 10204396 A JP10204396 A JP 10204396A JP 20439698 A JP20439698 A JP 20439698A JP H11317452 A JPH11317452 A JP H11317452A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- barrier layer
- aluminum film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に微細化が可能であって、かつ
アルミニウムを用いたコンタクト構造を有する半導体装
置およびその製造方法に関する。The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device which can be miniaturized and has a contact structure using aluminum and a method of manufacturing the same.
【０００２】[0002]
【背景技術】ＬＳＩなどの半導体装置においては、素子
の微細化，高密度化および多層化に伴い、アスペクト比
の大きいコンタクトホールが必要とされている。このよ
うなコンタクトホールへの配線材料の埋め込みは難し
く、近年、重要な技術的課題となっている。そして、配
線材料として有用なアルミニウムあるいはアルミニウム
合金によってコンタクトホール内を埋め込むことが試み
られている。2. Description of the Related Art In a semiconductor device such as an LSI, a contact hole having a large aspect ratio is required with miniaturization, high density, and multi-layering of elements. It is difficult to embed a wiring material in such a contact hole, which has been an important technical problem in recent years. Attempts have been made to fill the contact holes with aluminum or an aluminum alloy that is useful as a wiring material.
【０００３】そのための技術として、例えば、特開昭６
４−７６７３６号公報に開示された技術がある。この技
術においては、まず、１５０℃以下の温度においてアル
ミニウムあるいはアルミニウム合金を堆積させ、次いで
アルミニウムまたはアルミニウム合金をバイアススパッ
タによって堆積させ、２ステップでアルミニウム膜をコ
ンタクトホールに埋め込む製造方法が開示されている。As a technique for achieving this, for example, Japanese Patent Application Laid-Open
There is a technique disclosed in Japanese Patent Application Laid-Open No. 4-76736. In this technique, a manufacturing method is disclosed in which aluminum or an aluminum alloy is first deposited at a temperature of 150 ° C. or less, then aluminum or an aluminum alloy is deposited by bias sputtering, and an aluminum film is embedded in a contact hole in two steps. .
【０００４】この技術によれば、第１層目のアルミニウ
ム膜を比較的均一に堆積させることができ、カバレッジ
性がかなり改善されるものの、ボイドなどの発生により
コンタクトホール内の導電部において断線部が発生する
問題については十分に改善されたとはいえない。According to this technique, the first aluminum film can be deposited relatively uniformly, and the coverage is considerably improved. However, the occurrence of voids or the like causes a break in the conductive portion in the contact hole. The problem of the occurrence of is not sufficiently improved.
【０００５】[0005]
【発明が解決しようとする課題】本発明の目的は、コン
タクトホール内の導電物質としてアルミニウムあるいは
アルミニウム合金を用い、ボイドや断線などの発生がな
く、ステップカバレッジが優れたコンタクト構造を有す
る半導体装置、およびその製造方法を提供することにあ
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device having a contact structure in which aluminum or an aluminum alloy is used as a conductive material in a contact hole, free of voids or disconnections, and has excellent step coverage. And a method for manufacturing the same.
【０００６】[0006]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、以下の工程（ａ）ないし（ｆ）を含む。A method of manufacturing a semiconductor device according to the present invention includes the following steps (a) to (f).
【０００７】（ａ）素子を含む半導体基板の上に形成さ
れた層間絶縁膜にコンタクトホールを形成する工程、
（ｂ）減圧下において、３００〜５５０℃の基板温度で
熱処理することにより、前記層間絶縁膜に含まれるガス
化成分を除去する脱ガス工程、（ｃ）前記層間絶縁膜お
よび前記コンタクトホールの表面にバリア層を形成する
工程、（ｄ）基板温度を１００℃以下に冷却する工程、
（ｅ）前記バリア層の上に、２００℃以下の温度で、ア
ルミニウムあるいはアルミニウムを主成分とする合金か
らなる第１のアルミニウム膜を形成する工程、および
（ｆ）前記第１のアルミニウム膜の上に、３００℃以上
の温度で、アルミニウムあるいはアルミニウムを主成分
とする合金からなる第２のアルミニウム膜を形成する工
程。(A) forming a contact hole in an interlayer insulating film formed on a semiconductor substrate including an element;
(B) a degassing step of removing a gasification component contained in the interlayer insulating film by performing a heat treatment at a substrate temperature of 300 to 550 ° C. under reduced pressure; (c) a surface of the interlayer insulating film and the contact hole (D) cooling the substrate temperature to 100 ° C. or lower,
(E) forming a first aluminum film made of aluminum or an alloy containing aluminum at a temperature of 200 ° C. or less on the barrier layer; and (f) forming a first aluminum film on the first aluminum film. Forming a second aluminum film made of aluminum or an alloy containing aluminum as a main component at a temperature of 300 ° C. or more.
【０００８】この半導体装置の製造方法における特徴の
ひとつは、工程（ｂ）において特定の条件下で前記層間
絶縁膜に含まれるガス化成分を除去する工程（脱ガス工
程）を含むことにある。この脱ガス工程を経ることによ
り、後の工程、例えば、３００℃以上の高温条件下で行
われる第２のアルミニウム膜の形成工程などにおいて、
層間絶縁膜に含まれる水、窒素、水素あるいは酸素など
のガスの発生を抑制することができる。One of the features of the method of manufacturing a semiconductor device is that the step (b) includes a step of removing gasification components contained in the interlayer insulating film under specific conditions (degassing step). Through this degassing step, in a subsequent step, for example, a step of forming a second aluminum film performed under a high temperature condition of 300 ° C. or higher,
Generation of a gas such as water, nitrogen, hydrogen, or oxygen contained in the interlayer insulating film can be suppressed.
【０００９】本願発明者によれば、このような層間絶縁
膜から発生するガスは、バリア層に吸収され、かつコン
タクトホール内のアルミニウム膜には吸収されないこと
が確認されている。従って、工程（ｂ）により層間絶縁
膜に含まれるガス化成分を除去することにより、このよ
うなガスがバリア層と第１のアルミニウム膜との間に存
在することによる、バリア層の濡れ性の低下やボイドの
発生を確実に抑制することができる。その結果、コンタ
クトホール内にカバレッジが良好で低抵抗のアルミニウ
ム膜からなるコンタクト部を形成することができる。According to the inventors of the present invention, it has been confirmed that gas generated from such an interlayer insulating film is absorbed by the barrier layer and not absorbed by the aluminum film in the contact hole. Therefore, by removing gasification components contained in the interlayer insulating film in the step (b), the wettability of the barrier layer due to the presence of such a gas between the barrier layer and the first aluminum film. Reduction and generation of voids can be reliably suppressed. As a result, a contact portion made of a low-resistance aluminum film having good coverage can be formed in the contact hole.
【００１０】ここにおいて、「ガス化成分」とは、例え
ば、減圧下において、基板温度が３００℃以上の時に、
堆積層、すなわち層間絶縁膜あるいはバリア層から発生
する水、水素、酸素あるいは窒素などのガス成分をい
う。また、「減圧下」とは、好ましくは２．６Ｐａ以
下、より好ましくは１．３Ｐａ以下の気圧をいう。Here, the “gasification component” means, for example, when the substrate temperature is 300 ° C. or more under reduced pressure.
A gas component such as water, hydrogen, oxygen, or nitrogen generated from a deposited layer, that is, an interlayer insulating film or a barrier layer. Further, "under reduced pressure" refers to an air pressure of preferably 2.6 Pa or less, more preferably 1.3 Pa or less.
【００１１】また、本発明においては、前記工程（ｄ）
において、基板温度を１００℃以下、好ましくは常温〜
５０℃に冷却する。この工程（ｄ）で基板温度を冷却す
ることにより、第１のアルミニウム膜を成膜する前に基
板温度を十分に下げることができる。前記工程（ｂ）の
脱ガス工程で基板温度を３００℃以上の高温にするた
め、この工程（ｄ）で基板温度を確実に低下させること
により、以後の工程（ｅ）での温度調節を確実に行うこ
とができる。また、この工程（ｄ）を経ることにより、
第１のアルミニウム膜を成膜する際に、層間絶縁膜およ
びバリア層、さらにウエハ全面から放出されるガス量を
極力少なくすることができる。その結果、バリア層と第
１のアルミニウム膜との界面に吸着する、カバレッジ性
や密着性に有害なガスの影響を防ぐことができる。In the present invention, the step (d)
, The substrate temperature is 100 ° C. or less, preferably room temperature to
Cool to 50 ° C. By cooling the substrate temperature in this step (d), it is possible to sufficiently lower the substrate temperature before forming the first aluminum film. In order to raise the substrate temperature to 300 ° C. or more in the degassing step of the step (b), the temperature of the substrate is surely lowered in the step (d), so that the temperature adjustment in the subsequent step (e) is ensured. Can be done. Further, through this step (d),
When the first aluminum film is formed, the amount of gas released from the interlayer insulating film and the barrier layer and from the entire surface of the wafer can be reduced as much as possible. As a result, it is possible to prevent the influence of a gas harmful to the coverage and the adhesion, which is adsorbed on the interface between the barrier layer and the first aluminum film.
【００１２】前記工程（ｅ）において、前記バリア層の
上に、２００℃以下、好ましくは３０〜１００℃の温度
で、第１のアルミニウム膜を形成することにより、前記
層間絶縁膜およびバリア層に含まれるガス化成分をガス
化させることを抑制でき、バリア層から外部に発生する
ガスによるバリア層の濡れ性の低下を防止することがで
きる。その結果、第１のアルミニウム膜をバリア層に対
して良好に密着させることができ、ステップカバレッジ
の良い成膜が可能である。In the step (e), a first aluminum film is formed on the barrier layer at a temperature of 200 ° C. or lower, preferably 30 to 100 ° C., so that the interlayer insulating film and the barrier layer Gasification of contained gasification components can be suppressed, and a decrease in the wettability of the barrier layer due to gas generated from the barrier layer to the outside can be prevented. As a result, the first aluminum film can be satisfactorily adhered to the barrier layer, and a film with good step coverage can be formed.
【００１３】そして、この第１のアルミニウム膜がある
ことにより、基板の温度が上がったとしても、第１のア
ルミニウム膜より下層の層間絶縁膜およびバリア層から
のガスの発生を抑制することができるため、第２のアル
ミニウム膜の成膜工程（ｆ）において、比較的高い温
度、すなわちアルミニウムあるいはアルミニウム合金が
流動拡散できる程度の高い温度、具体的には３００℃以
上、好ましくは３５０〜４５０℃で第２のアルミニウム
膜を形成することができる。The presence of the first aluminum film suppresses generation of gas from the interlayer insulating film and the barrier layer below the first aluminum film even when the temperature of the substrate rises. Therefore, in the step (f) of forming the second aluminum film, a relatively high temperature, that is, a high temperature at which aluminum or an aluminum alloy can flow and diffuse, specifically 300 ° C. or more, preferably 350 to 450 ° C. A second aluminum film can be formed.
【００１４】このように、工程（ｅ）において比較的低
い温度で第１のアルミニウム膜を形成する工程、および
工程（ｆ）において比較的高い温度で第２のアルミニウ
ム膜を形成することにより、ボイドの発生がなく良好な
ステップカバレッジのコンタクトホールへの埋め込みが
可能となる。さらに、本発明の製造方法は、０．２μｍ
のコンタクトホールに適用できることが確認されてい
る。As described above, the step of forming the first aluminum film at a relatively low temperature in the step (e) and the step of forming the second aluminum film at a relatively high temperature in the step (f) provide a void. And good step coverage can be buried in the contact holes without generation of the pits. Furthermore, the production method of the present invention is characterized in that 0.2 μm
It has been confirmed that the method can be applied to the contact holes.
【００１５】また、前記バリア層の表面には、いわゆる
ウェッテイング層を形成しないことが望ましい。ウェッ
テイング層は、例えば、コンタクトホールの径が０．５
μｍ以下で、アスペクト比が１〜４の微細なコンタクト
ホールへ導電物質を埋め込む場合に、バリア層の表面に
前記導電物質に対する濡れ性を高めるために形成される
ものであり、通常、チタンなどの高融点金属の膜によっ
て形成される。しかし、本願発明者によれば、チタンな
どの金属膜は、比較的、水や水素を含みやすいことが確
認されている。したがって、バリア層の表面にウェッテ
イング層を形成しないことにより、ガス化成分の量をウ
ェッテイング層を有する場合に比べて低減させ、ボイド
の発生原因となるガスの発生をより抑制することができ
る。It is preferable that a so-called wetting layer is not formed on the surface of the barrier layer. The wetting layer has, for example, a contact hole diameter of 0.5.
μm or less, when the conductive material is buried in a fine contact hole having an aspect ratio of 1 to 4, it is formed on the surface of the barrier layer in order to increase the wettability to the conductive material. It is formed by a film of a high melting point metal. However, according to the present inventors, it has been confirmed that a metal film such as titanium is relatively likely to contain water and hydrogen. Therefore, by not forming the wetting layer on the surface of the barrier layer, the amount of the gasification component can be reduced as compared with the case where the wetting layer is provided, and the generation of gas that causes voids can be further suppressed. .
【００１６】前記工程（ｅ）および（ｆ）におけるアル
ミニウム膜の成膜は、スパッタ法が望ましく、さらに第
１のアルミニウム膜および第２のアルミニウム膜は同一
チャンバ内で連続的に行われることが望ましい。このよ
うにアルミニウム膜の成膜を同一チャンバ内で連続的に
行うことにより、基板温度のコントロールが容易である
と共に、雰囲気の制御なども正確にすることができ、第
１のアルミニウム膜の表面に酸化膜が形成されるなどの
不都合を回避することができる。The formation of the aluminum film in the steps (e) and (f) is preferably performed by a sputtering method, and the first aluminum film and the second aluminum film are preferably formed continuously in the same chamber. . By continuously forming the aluminum film in the same chamber as described above, the control of the substrate temperature is easy and the control of the atmosphere and the like can be performed accurately. Inconvenience such as formation of an oxide film can be avoided.
【００１７】また、前記工程（ｄ）、（ｅ）および
（ｆ）は、減圧状態が保たれている複数のチャンバを有
する同一装置内で連続的に行われることが好ましい。こ
れにより、基板の移動、設置の工程の減少が図られ、そ
の結果、工程の簡便化および基板の汚染を防止すること
ができる。It is preferable that the steps (d), (e) and (f) are continuously performed in the same apparatus having a plurality of chambers maintained in a reduced pressure state. Thus, the number of steps for moving and setting the substrate can be reduced, and as a result, the steps can be simplified and contamination of the substrate can be prevented.
【００１８】さらに、前記工程（ｃ）のバリア層の形成
工程の後に、前記バリア層中に酸素を導入させて、バリ
ア層中に該バリア層を構成する金属のオキサイドを部分
的に形成することにより、バリア性を向上させることが
望ましい。前記バリア層に酸素を導入させる方法として
は、基板を酸素プラズマ中にさらしたり、あるいは酸素
雰囲気中で熱処理する方法を採用できる。Furthermore, after the step of forming the barrier layer in the step (c), oxygen is introduced into the barrier layer to partially form an oxide of a metal constituting the barrier layer in the barrier layer. Therefore, it is desirable to improve the barrier property. As a method of introducing oxygen into the barrier layer, a method of exposing the substrate to oxygen plasma or performing a heat treatment in an oxygen atmosphere can be employed.
【００１９】以上のような製造方法によって形成された
半導体装置は、素子を含む半導体基板、前記半導体基板
の上に形成され、熱処理によってガス化成分が除去され
た層間絶縁膜、前記層間絶縁膜に形成されたコンタクト
ホール、前記層間絶縁膜および前記コンタクトホールの
表面に形成されたバリア層、および前記バリア層の上に
形成された、アルミニウムあるいはアルミニウムを主成
分とする合金からなるアルミニウム膜、を含む。The semiconductor device formed by the above-described manufacturing method includes a semiconductor substrate including elements, an interlayer insulating film formed on the semiconductor substrate and having a gasification component removed by heat treatment, and an interlayer insulating film. A contact hole formed, a barrier layer formed on the surface of the interlayer insulating film and the contact hole, and an aluminum film formed on the barrier layer and made of aluminum or an alloy containing aluminum as a main component. .
【００２０】この半導体装置においては、熱処理によっ
てガス化成分が除去された層間絶縁膜を有することを特
徴とし、上述したように、良好なステップカバレッジの
アルミニウム膜からなるコンタクト部を有する。This semiconductor device is characterized by having an interlayer insulating film from which gasification components have been removed by heat treatment, and has a contact portion made of an aluminum film having good step coverage as described above.
【００２１】また、本発明のコンタクト構造は、ＭＯＳ
素子のソース領域やドレイン領域を構成する不純物拡散
層の表面に形成されたシリサイド層に好適に適用できる
が、これに限定されず、他の領域あるいはシリサイド層
を有しない不純物拡散層におけるコンタクトにも適用す
ることができる。Further, the contact structure of the present invention is a MOS structure.
The present invention can be suitably applied to a silicide layer formed on the surface of an impurity diffusion layer constituting a source region or a drain region of an element, but is not limited thereto. Can be applied.
【００２２】さらに、本発明におけるコンタクトホール
は、異方性のドライエッチングによって形成されたもの
の他に、等方性のウエットエッチングと異方性のドライ
エッチングとを組み合わせてコンタクトホールの上端部
を適度にテーパ状に形成させたものであってもよい。例
えば、このタイプのコンタクトホールであって、下部の
異方性のドライエッチングによって形成された部分の口
径が０．５〜０．８μｍで、アスペクト比が０．５〜３
の場合には、第２のアルミニウム膜を３００〜３５０℃
で成膜できるため、高温仕様でない一般的なスパッタ装
置を使用できるので、実用上きわめて有用である。Further, in addition to the contact hole formed by anisotropic dry etching, the upper end of the contact hole is appropriately formed by combining isotropic wet etching and anisotropic dry etching. May be formed in a tapered shape. For example, in a contact hole of this type, a portion formed by anisotropic dry etching of the lower portion has a diameter of 0.5 to 0.8 μm and an aspect ratio of 0.5 to 3 μm.
In the case of, the second aluminum film is heated at 300 to 350 ° C.
Since it is possible to use a general sputtering apparatus that does not have a high temperature specification, it is very useful in practice.
【００２３】[0023]
【発明の実施の形態】図１（Ａ）〜（Ｃ）は、本発明に
係る半導体装置の製造方法および半導体装置の一実施の
形態を説明するための概略断面図である。1A to 1C are schematic cross-sectional views illustrating a semiconductor device manufacturing method and a semiconductor device according to an embodiment of the present invention.
【００２４】以下に、半導体装置の製造方法の一例を示
す。An example of a method for manufacturing a semiconductor device will be described below.
【００２５】（素子の形成）まず、一般的に用いられる
方法によって、シリコン基板１１にＭＯＳ素子が形成さ
れる。具体的には、例えば、シリコン基板１１上に選択
酸化によってフィールド絶縁膜１２が形成され、アクテ
ィブ領域にゲート酸化膜１３が形成される。チャネル注
入により、しきい値電圧を調整した後、モノシラン（Ｓ
ｉＨ4）を熱分解して成長させたポリシリコン膜の上に
タングステンシリサイドがスパッタされ、さらにシリコ
ン酸化膜１８を積層し所定パターンにエッチングするこ
とにより、ゲート電極１４が形成される。このとき、必
要に応じて、フィールド絶縁膜１２上にポリシリコン膜
およびタングステンシリサイド膜からなる配線層３７が
形成される。(Formation of Element) First, a MOS element is formed on the silicon substrate 11 by a generally used method. Specifically, for example, a field insulating film 12 is formed on a silicon substrate 11 by selective oxidation, and a gate oxide film 13 is formed in an active region. After adjusting the threshold voltage by channel injection, monosilane (S
Tungsten silicide is sputtered on the polysilicon film grown by thermally decomposing iH 4 ), and a silicon oxide film 18 is further laminated and etched in a predetermined pattern to form the gate electrode 14. At this time, a wiring layer 37 made of a polysilicon film and a tungsten silicide film is formed on the field insulating film 12 as needed.
【００２６】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。Next, the low-concentration impurity layer 15 in the source region or the drain region is implanted by ion implantation of phosphorus.
Is formed. Next, after a sidewall spacer 17 made of a silicon oxide film is formed on the side of the gate electrode 14,
Arsenic is ion-implanted, and impurities are activated by annealing using a halogen lamp, whereby the high-concentration impurity layer 16 in the source region or the drain region is formed.
【００２７】次に、１００ｎｍ以下のシリコン酸化膜を
気相成長させ、ＨＦとＮＨ4Ｆの混合水溶液で選択的に
エッチングすることにより、所定のシリコン基板領域を
露出させる。続いて、例えばチタンを３０〜１００ｎｍ
程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下に制御
した窒素雰囲気中において６５０〜７５０℃の温度で数
秒〜６０秒程度の瞬間アニールを行うことにより、開口
したシリコン基板表面にチタンのモノシリサイド層が、
シリコン酸化膜１８上にはチタンリッチのチツ化チタン
（ＴｉＮ）層が形成される。次いで、ＮＨ4ＯＨとＨ2Ｏ
2の混合水溶液中に浸漬すると、前記ＴｉＮ層はエッチ
ングされてシリコン基板表面のみにチタンのモノシリサ
イド層が残る。さらに、７５０〜８５０℃のランプアニ
ールを行って、前記モノシリサイド層をダイシリサイド
化させて、高濃度不純物層１６の表面に自己整合的にチ
タンシリサイド層１９が形成される。Next, a predetermined silicon substrate region is exposed by growing a silicon oxide film of 100 nm or less in vapor phase and selectively etching it with a mixed aqueous solution of HF and NH 4 F. Subsequently, for example, titanium is added in
A monosilicide layer of titanium is formed on the surface of the opened silicon substrate by performing instantaneous annealing at a temperature of 650 to 750 ° C. for several seconds to 60 seconds in a nitrogen atmosphere in which the oxygen is controlled to 50 ppm or less. But,
On the silicon oxide film 18, a titanium-rich titanium nitride (TiN) layer is formed. Then, NH 4 OH and H 2 O
When immersed in the mixed aqueous solution of 2, the TiN layer is etched, leaving a monosilicide layer of titanium only on the surface of the silicon substrate. Further, lamp annealing at 750 to 850 ° C. is performed to convert the monosilicide layer into a disilicide, and a titanium silicide layer 19 is formed on the surface of the high-concentration impurity layer 16 in a self-aligned manner.
【００２８】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。When the gate electrode 14 is formed only of polysilicon and is exposed by selective etching, a titanium salicide structure in which both the gate electrode and the source and drain regions are separated by a sidewall spacer.
【００２９】（層間絶縁膜の形成）次に、層間絶縁膜の
一部として、まず、テトラエトキシラン（ＴＥＯＳ）と
酸素とをプラズマ反応させることにより、膜厚１００〜
２００ｎｍのシリコン酸化膜２０が形成される。このシ
リコン酸化膜２０は、チタンシリサイド層１９の酸化や
カスピングもなく、ＳｉＨ4から成長させた膜より絶縁
性も高くフッ化水素の水溶液に対するエッチング速度も
遅く、緻密な膜となる。(Formation of Interlayer Insulating Film) Next, as a part of the interlayer insulating film, first, tetraethoxysilane (TEOS) and oxygen are subjected to a plasma reaction to form a film having a thickness of 100 to 100 nm.
A 200 nm silicon oxide film 20 is formed. This silicon oxide film 20 is a dense film having no oxidation or caspging of the titanium silicide layer 19, having a higher insulating property than the film grown from SiH 4 , and having a lower etching rate with respect to an aqueous solution of hydrogen fluoride.
【００３０】ここでは、チタンシリサイド層１９上に直
接シリコン酸化膜を形成させるが、このときの成膜温度
が高いと成膜初期に酸化性ガスとチタンシリサイドとが
簡単に反応してクラックや剥離を生じ易いため、処理温
度は好ましくは６００℃以下、より好ましくは２５０〜
４００℃で行うことが望ましい。そして、シリコン酸化
膜がチタンシリサイド層１９上に１００ｎｍ程度の膜厚
で前述した比較的低温で形成された後は、水蒸気以外の
酸化雰囲気にさらされるアニールや気相酸化処理であれ
ば、温度を９００℃位まで上げても問題とならない。Here, a silicon oxide film is formed directly on the titanium silicide layer 19, but if the film formation temperature is high at this time, the oxidizing gas and titanium silicide easily react with each other at the initial stage of film formation to cause cracking or peeling. The processing temperature is preferably 600 ° C. or lower, more preferably 250 to
It is desirable to carry out at 400 ° C. After the silicon oxide film is formed on the titanium silicide layer 19 with a thickness of about 100 nm at the above-mentioned relatively low temperature, if the annealing or the gas phase oxidation treatment is performed by exposing to an oxidizing atmosphere other than water vapor, the temperature is reduced. There is no problem even if the temperature is raised to about 900 ° C.
【００３１】次に、層間絶縁膜の一部として、前記シリ
コン酸化膜２０上に、ＳｉＨ4あるいはＴＥＯＳなどの
シラン化合物と、酸素やオゾン等と、リンおよびホウ素
とを含むガスを気相反応させることにより、膜厚数百ｎ
ｍ〜１μｍ位のＢＰＳＧ膜３０が形成される。その後、
窒素雰囲気中で８００〜９００℃のアニールを行い、高
温フローによる平坦化を行う。なお、ＢＰＳＧ膜３０の
高温フローを行う代わりに、化学的機械的研磨（ＣＭ
Ｐ）あるいは一般的に用いられるＳＯＧ膜を用いて平坦
化を行うこともできる。Next, as a part of the interlayer insulating film, a gas containing a silane compound such as SiH 4 or TEOS, a gas containing oxygen and ozone, and phosphorus and boron is reacted on the silicon oxide film 20. By this, the film thickness several hundred n
The BPSG film 30 of about m to 1 μm is formed. afterwards,
Annealing is performed at 800 to 900 ° C. in a nitrogen atmosphere, and flattening is performed by a high-temperature flow. Instead of performing the high-temperature flow of the BPSG film 30, a chemical mechanical polishing (CM
P) or flattening can be performed using a commonly used SOG film.
【００３２】（コンタクトホールの形成）次いで、ＣＨ
Ｆ3とＣＦ4とを主ガスとした反応性イオンエッチャーで
層間絶縁膜を構成するＢＰＳＧ膜３０およびシリコン酸
化膜２０を選択的に異方性エッチングすることにより、
口径が０．２〜０．５μｍのコンタクトホール３２が形
成される。(Formation of Contact Hole) Next, CH
By selectively anisotropically etching the BPSG film 30 and the silicon oxide film 20 constituting the interlayer insulating film with a reactive ion etcher using F 3 and CF 4 as main gases,
A contact hole 32 having a diameter of 0.2 to 0.5 μm is formed.
【００３３】（脱ガス処理）次に、本発明が特徴とする
脱ガス工程を含む熱処理ついて説明する。(Degassing treatment) Next, the heat treatment including the degassing step which is a feature of the present invention will be described.
【００３４】まず、ランプチャンバで、１×１０-4Ｐａ
以下のベース圧力、１５０〜２５０℃の温度で３０〜６
０秒間のランプ加熱（熱処理Ａ）を施す。次いで、別の
チャンバで０．１〜１．０Ｐａの圧力でアルゴンガスを
導入し、３００〜５５０℃の温度で、３０〜１２０秒間
の熱処理（脱ガス工程；熱処理Ｂ）を行うことによっ
て、脱ガス処理を行う。First, in the lamp chamber, 1 × 10 −4 Pa
The following base pressure, 30-6 at a temperature of 150-250 ° C
The lamp is heated for 0 second (heat treatment A). Then, an argon gas is introduced into another chamber at a pressure of 0.1 to 1.0 Pa, and a heat treatment (a degassing process; heat treatment B) is performed at a temperature of 300 to 550 ° C. for 30 to 120 seconds. Perform gas treatment.
【００３５】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。In this step, first, in heat treatment A, the entire wafer, including the back surface and side surfaces of the wafer, is subjected to a heat treatment, whereby moisture and the like adhering to the wafer can be removed.
【００３６】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜を構成するＢＰＳＧ膜３０中のガス化成分（酸
素，水素，水，チッ素）を除去することができる。その
結果、次工程のバリア層およびアルミニウム膜の形成時
に、ＢＰＳＧ膜からのガス化成分の発生が防止できる。Further, in the heat treatment B, gasification components (oxygen, hydrogen, water, nitrogen) in the BPSG film 30 constituting the interlayer insulating film can be mainly removed. As a result, at the time of forming the barrier layer and the aluminum film in the next step, generation of gasification components from the BPSG film can be prevented.
【００３７】本実施の形態においては、バリア層３３
は、バリア機能を有するバリア膜と、導電膜とからなる
多層膜によって構成される。導電膜は、高抵抗のバリア
膜とシリコン基板に形成された不純物拡散層、つまりソ
ース領域あるいはドレイン領域との導電性を高めるため
に、バリア膜と不純物拡散層との間に形成される。バリ
ア膜としては、一般的な物質、例えばチタン，コバルト
などのナイトライドを好ましく用いることができる。ま
た、導電膜としては、チタン，コバルトなどの高融点金
属を用いることができる。これらのチタンおよびコバル
トは基板を構成するシリコンと反応してシリサイドとな
る。In the present embodiment, the barrier layer 33
Is composed of a multilayer film including a barrier film having a barrier function and a conductive film. The conductive film is formed between the barrier film and the impurity diffusion layer in order to increase the conductivity between the high resistance barrier film and the impurity diffusion layer formed on the silicon substrate, that is, the source region or the drain region. As the barrier film, a general substance, for example, a nitride such as titanium or cobalt can be preferably used. Further, as the conductive film, a high melting point metal such as titanium or cobalt can be used. These titanium and cobalt react with silicon constituting the substrate to form silicide.
【００３８】バリア層、例えばＴｉＮ膜／Ｔｉ膜は数十
原子％のガス化成分（酸素，水素，水，チッ素）を固溶
することから、これらの膜を形成する前に、層間絶縁膜
のＢＰＳＧ膜３０中のガス化成分を除去することが、コ
ンタクトホール内でのアルミニウム膜の成膜を良好に行
う上で、極めて有効である。バリア層の下位のＢＰＳＧ
膜中のガス化成分を十分に除去しておかないと、バリア
層の形成時の温度（通常、３００℃以上）で、ＢＰＳＧ
膜中のガス化成分が放出され、このガスがバリア層中に
取り込まれる。さらに、このガスがアルミニウム膜の成
膜時にバリア層から離脱してバリア層とアルミニウム膜
との界面に出てくるため、アルミニウム膜の密着性や流
動性に悪影響を与える。Since a barrier layer, for example, a TiN film / Ti film has a solid solution of several tens of atomic% of gasification components (oxygen, hydrogen, water, nitrogen), an interlayer insulating film is formed before these films are formed. It is extremely effective to remove the gasification component in the BPSG film 30 in order to form the aluminum film in the contact hole satisfactorily. BPSG below the barrier layer
If gasification components in the film are not sufficiently removed, BPSG may not be obtained at the temperature (usually 300 ° C. or higher) at the time of forming the barrier layer.
Gasification components in the film are released, and this gas is taken into the barrier layer. Further, since this gas is separated from the barrier layer and comes out at the interface between the barrier layer and the aluminum film during the formation of the aluminum film, the gas adversely affects the adhesion and the fluidity of the aluminum film.
【００３９】（バリア層の成膜）スパッタ法により、バ
リア層３３を構成する導電膜として、チタン膜を２０〜
７０ｎｍの膜厚で形成し、次いで、別のチャンバで、バ
リア膜としてＴｉＮ膜を３０〜１５０ｎｍの膜厚で形成
する。バリア層を形成する温度は、膜厚に応じて、２０
０〜４５０℃の範囲で選択される。(Formation of Barrier Layer) A titanium film is formed as a conductive film constituting the barrier layer 33 by a sputtering method.
Next, a TiN film is formed in a thickness of 30 to 150 nm as a barrier film in another chamber. The temperature for forming the barrier layer is set at 20
It is selected in the range of 0 to 450 ° C.
【００４０】次に、１０〜１００Ｐａの圧力で酸素プラ
ズマ中に１０〜１００秒間さらし、４５０〜７００℃の
窒素または水素雰囲気中で１０〜６０分間にわたってア
ニール処理することにより、バリア層中に酸化チタンを
島状に形成することができる。この処理によりバリア層
のバリア性を向上させることができることを確認してい
る。Next, the barrier layer is exposed to oxygen plasma at a pressure of 10 to 100 Pa for 10 to 100 seconds, and annealed in a nitrogen or hydrogen atmosphere at 450 to 700 ° C. for 10 to 60 minutes to form titanium oxide in the barrier layer. Can be formed in an island shape. It has been confirmed that the barrier property of the barrier layer can be improved by this treatment.
【００４１】また、このアニール処理は、少なくとも数
百ｐｐｍ〜数％の酸素を含むランプアニール炉における
４００〜８００℃の熱処理によっても行うことができ、
同様にバリア層のバリア性を向上させることができる。This annealing treatment can also be performed by a heat treatment at 400 to 800 ° C. in a lamp annealing furnace containing at least several hundred ppm to several percent of oxygen.
Similarly, the barrier properties of the barrier layer can be improved.
【００４２】（アルミニウム膜の成膜前の熱処理）ま
ず、ウエハの冷却を行う前に、ランプチャンバ内におい
て、１×１０-4Ｐａ以下のベース圧力、１５０〜２５０
℃の温度で３０〜６０秒間の熱処理（熱処理Ｃ）を行
い、基板に付着した水などの物質を除去する。(Heat Treatment Before Forming Aluminum Film) First, before cooling the wafer, a base pressure of 1 × 10 −4 Pa or less and 150 to 250 in a lamp chamber.
A heat treatment (heat treatment C) is performed at a temperature of ° C. for 30 to 60 seconds to remove substances such as water attached to the substrate.
【００４３】（ウエハの冷却）アルミニウム膜を成膜す
る前に、基板温度を１００℃以下、好ましくは常温〜５
０℃の温度に下げる。この冷却工程は、上記熱処理Ｃに
より上昇した基板温度を下げるために重要なものであ
る。(Cooling of Wafer) Before forming an aluminum film, the substrate temperature is set to 100 ° C. or less, preferably from room temperature to 5 ° C.
Reduce temperature to 0 ° C. This cooling step is important for lowering the substrate temperature raised by the heat treatment C.
【００４４】このように、ウエハの冷却を行うことによ
り、第１のアルミニウム膜を成膜する際に、ＢＰＳＧ膜
３０およびバリア層３３、さらにウエハ全面から放出さ
れるガス量を極力少なくすることができる。その結果、
バリア層３３と第１のアルミニウム膜３４との界面に吸
着する、カバレッジ性や密着性に有害なガスの影響を防
ぐことができる。As described above, by cooling the wafer, the amount of gas released from the BPSG film 30, the barrier layer 33, and the entire surface of the wafer when the first aluminum film is formed can be minimized. it can. as a result,
It is possible to prevent the influence of a gas harmful to the coverage and adhesion, which is adsorbed on the interface between the barrier layer 33 and the first aluminum film 34.
【００４５】この冷却工程は、アルミニウム膜を成膜す
るためのチャンバと同一の構成のチャンバを複数有する
スパッタ装置を兼用して行われることが望ましい。例え
ばチャンバ内に設けられた水冷機能を有するステージ上
に基板を載置して、該基板温度を所定温度まで下げるこ
とが望ましい。以下に、この冷却工程について詳述す
る。This cooling step is desirably performed using a sputtering apparatus having a plurality of chambers having the same configuration as the chamber for forming the aluminum film. For example, it is desirable that a substrate is placed on a stage having a water cooling function provided in a chamber and the temperature of the substrate is lowered to a predetermined temperature. Hereinafter, this cooling step will be described in detail.
【００４６】図２（ａ）は、水冷機能を有するステージ
を含むチャンバの一例の模式図を、図２（ｂ）は、ステ
ージの一例の平面図を示す。FIG. 2A is a schematic view of an example of a chamber including a stage having a water cooling function, and FIG. 2B is a plan view of an example of the stage.
【００４７】スパッタ装置は、同一の構成のチャンバ５
０を複数備えたものである。チャンバ５０内に、電極を
かねるターゲット５１およびステージをかねる電極５２
を有し、電極５２上には冷却される基板（ウエハ）Ｗが
設置されるように構成されている。チャンバ５０には、
チャンバ内を真空にするための排気手段６０およびガス
をチャンバ内に供給するための第１のガス供給路５３が
設けられている。電極５２は、基板Ｗを電極５２上に載
置した際に、電極５２と基板Ｗとの間に所定の空間が生
じるように、具体的には図２（ｂ）のように、電極５２
の上面の外周部分に沿って、突起状の支持部５２ａが設
けられている。さらに、電極５２には、第２のガス供給
路５４が接続されている。そして、熱伝導媒体としての
ガス、たとえばアルゴンガスは、第２のガス供給路５４
から、電極５２と基板Ｗとの間の空間に供給される。ま
た、電極５２は、基板Ｗを冷却するための冷却システム
の役割も兼務している。電極５２は、冷媒供給路５６か
ら供給される冷媒、たとえば水の還流により一定温度に
調節される。電極５２の上面は、たとえば図２（ｂ）に
示すように、前記空間に均一にガスを供給させるため、
所定のパターンで溝５８が形成され、溝が交差する部分
に第２のガス供給路５４の吹き出し口５４ａが設けられ
ている。The sputtering apparatus has a chamber 5 having the same configuration.
0 is provided. A target 51 serving as an electrode and an electrode 52 serving as a stage are provided in a chamber 50.
And a substrate (wafer) W to be cooled is provided on the electrode 52. In the chamber 50,
An exhaust unit 60 for evacuating the chamber and a first gas supply path 53 for supplying gas into the chamber are provided. The electrode 52 is arranged such that a predetermined space is created between the electrode 52 and the substrate W when the substrate W is placed on the electrode 52, specifically, as shown in FIG.
A protruding support portion 52a is provided along the outer peripheral portion of the upper surface of the. Further, a second gas supply path 54 is connected to the electrode 52. Then, a gas as a heat transfer medium, for example, an argon gas is supplied to the second gas supply path 54.
Is supplied to the space between the electrode 52 and the substrate W. The electrode 52 also serves as a cooling system for cooling the substrate W. The temperature of the electrode 52 is adjusted to a constant temperature by a reflux of a coolant, for example, water supplied from a coolant supply passage 56. For example, as shown in FIG. 2B, the upper surface of the electrode 52 allows the gas to be uniformly supplied to the space.
A groove 58 is formed in a predetermined pattern, and an outlet 54a of the second gas supply path 54 is provided at a portion where the groove intersects.
【００４８】上記のチャンバは、以下のように動作して
ウエハを冷却する。The above-described chamber cools the wafer by operating as follows.
【００４９】チャンバ５０内を排気手段６０により６×
１０-6Ｐａ以下の減圧状態として、電極５２の支持部５
２ａ上に基板Ｗを載置する。電極５２と基板Ｗ間の熱伝
導媒体としての役割を果たすガスを、第２のガス供給路
５４から、電極５２と基板Ｗとの間の空間に導入し、該
空間の圧力を６００〜１０００Ｐａに保ち、かつ、該空
間からチャンバ内に漏出したガスを排気手段６０で排気
しながら、基板Ｗを冷却する。The inside of the chamber 50 is evacuated by the exhaust means 60 to 6 ×.
When the pressure is reduced to 10 −6 Pa or less, the supporting portion 5
The substrate W is placed on 2a. A gas serving as a heat transfer medium between the electrode 52 and the substrate W is introduced into the space between the electrode 52 and the substrate W from the second gas supply path 54, and the pressure in the space is adjusted to 600 to 1000 Pa. The substrate W is cooled while keeping the gas exhausted from the space into the chamber by the exhaust means 60.
【００５０】基板Ｗを冷却をする際、冷却効率を保つた
めに電極５２と基板Ｗとの間の空間に、ある程度の圧力
が必要である。つまり、基板Ｗの冷却効率を高めるため
には、電極５２と基板Ｗとの間の熱コンダクタンスを向
上させる必要があり、この向上のためには、電極５２と
基板Ｗとの間の空間のガス（熱伝導媒体）の圧力を高め
る必要がある。When cooling the substrate W, a certain pressure is required in the space between the electrode 52 and the substrate W in order to maintain the cooling efficiency. That is, in order to increase the cooling efficiency of the substrate W, it is necessary to improve the thermal conductance between the electrode 52 and the substrate W. In order to improve this, the gas in the space between the electrode 52 and the substrate W It is necessary to increase the pressure of the (heat transfer medium).
【００５１】基板の冷却方法として、真空チャンバにお
いて、チャンバ内の冷却機構を有するステージ上に基板
を載置して冷却を行う方法が考えられる。この冷却工程
によると、ステージと基板との間の空間に直接にガスを
供給するのではなく、該空間の圧力をチャンバ内の圧力
に依存させるため、ステージと基板との間の空間の圧力
を高めるためには、チャンバ内の圧力を高める必要があ
る。しかし、冷却効率を高めるために、チャンバ内の圧
力を高めると、それだけチャンバ内のガス分子が増すの
で、基板Ｗの上面がガス分子によって汚染され易くなる
という事態が生じ、それによりアルミニウムのリフロー
を害し、ボイドの発生および配線の高抵抗化につながる
ことがある。逆にウエハの汚染を防止するため、チャン
バ内の圧力を低くすると、ウエハとステージとの間の空
間の圧力も低下し、これによりウエハとステージとの間
の熱コンダクタンスが低下し、その結果、冷却効率が悪
くなる。As a method of cooling the substrate, a method of cooling the substrate by placing the substrate on a stage having a cooling mechanism in the vacuum chamber is considered. According to this cooling step, instead of supplying gas directly to the space between the stage and the substrate, the pressure in the space depends on the pressure in the chamber. To increase the pressure, it is necessary to increase the pressure in the chamber. However, if the pressure in the chamber is increased to increase the cooling efficiency, the gas molecules in the chamber increase accordingly, so that the upper surface of the substrate W is likely to be contaminated by the gas molecules. This may lead to voids and increase the resistance of the wiring. Conversely, when the pressure in the chamber is reduced to prevent contamination of the wafer, the pressure in the space between the wafer and the stage is also reduced, thereby reducing the thermal conductance between the wafer and the stage, and as a result, Cooling efficiency becomes poor.
【００５２】上記した本実施の形態の冷却工程によれ
ば、電極５２と基板Ｗの裏面との間にガスを流入させ、
それにより電極５２と基板Ｗとの間の空間の圧力を確保
するため、該空間の圧力は、チャンバ内の圧力から独立
して制御できる。そして、基板とステージとの間の熱伝
導媒体の確保の観点から、チャンバ内の圧力を、前記空
間の圧力と独立して、圧力１×１０-3〜０．１Ｐａまで
抑えることができる。これにより、ガス分子による基板
の上面の汚染を確実に防止することができ、その結果、
アルミニウムのリフロー性の向上および低抵抗化がもた
らされる。さらに、チャンバ内の圧力を高めることな
く、前記空間の圧力を、６００〜１３００Ｐａの範囲に
設定することができるために、熱コンダクタンスが向上
し、冷却効率を高めることができる。このように、この
冷却工程によれば、基板Ｗと電極５２との間の空間の圧
力を高めつつ、チャンバ内の圧力を下げることができる
ので、基板の汚染を防ぎながら、良好な冷却効率を得る
ことができる。According to the above-described cooling step of the present embodiment, the gas is caused to flow between the electrode 52 and the back surface of the substrate W,
Thereby, the pressure in the space between the electrode 52 and the substrate W is secured, so that the pressure in the space can be controlled independently of the pressure in the chamber. Then, from the viewpoint of securing a heat conduction medium between the substrate and the stage, the pressure in the chamber can be suppressed to a pressure of 1 × 10 −3 to 0.1 Pa independently of the pressure in the space. This can reliably prevent contamination of the upper surface of the substrate by gas molecules, and as a result,
This improves the reflow properties of aluminum and reduces the resistance. Further, since the pressure in the space can be set in the range of 600 to 1300 Pa without increasing the pressure in the chamber, the heat conductance can be improved and the cooling efficiency can be increased. As described above, according to this cooling step, the pressure in the chamber can be reduced while increasing the pressure in the space between the substrate W and the electrode 52. Therefore, good cooling efficiency can be achieved while preventing contamination of the substrate. Obtainable.
【００５３】（アルミニウム膜の成膜）まず、２００℃
以下、より好ましくは３０〜１００℃の温度で、０．２
〜１．０重量％の銅を含むアルミニウムを膜厚１５０〜
３００ｎｍでスパッタによって高速度で成膜し、第１の
アルミニウム膜３４が形成される。続いて、同一チャン
バ内で基板温度３５０〜４６０℃に加熱して、同様に銅
を含むアルミニウムをスパッタにより低速度で成膜し、
膜厚３００〜６００ｎｍの第２のアルミニウム膜３５が
形成される。ここで、アルミニウム膜の成膜において、
「高速度」とは、成膜条件や製造されるデバイスの設計
事項によって一概に規定できないが、おおよそ１０ｎｍ
／秒以上のスパッタ速度を意味し、「低速度」とは、お
およそ３ｎｍ／秒以下のスパッタ速度を意味する。(Formation of Aluminum Film) First, at 200 ° C.
Below, more preferably at a temperature of 30 to 100 ° C, 0.2
Aluminum containing 1.0% by weight of copper to a thickness of 150
A first aluminum film 34 is formed by sputtering at a high speed at 300 nm. Subsequently, the substrate was heated to 350 to 460 ° C. in the same chamber, and aluminum containing copper was similarly formed at a low speed by sputtering.
A second aluminum film 35 having a thickness of 300 to 600 nm is formed. Here, in forming the aluminum film,
“High speed” cannot be unconditionally defined by the film formation conditions or the design items of the device to be manufactured, but is approximately 10 nm.
Per second or more, and "low speed" means a sputtering speed of about 3 nm / second or less.
【００５４】アルミニウムのスパッタは、前述のウエハ
の冷却の際に用いられたスパッタ装置内の別のチャンバ
で行われる。このチャンバは、図２（ａ）および（ｂ）
に示すチャンバと同様の構成を有する。このように、減
圧状態が保たれた同一の装置内で冷却工程およびアルミ
ニウムの成膜の工程を行うことにより、基板の移動およ
び設置の工程の減少が図られ、その結果、工程の簡便化
および基板の汚染を防止することができる。The aluminum sputtering is performed in another chamber in the sputtering apparatus used for cooling the wafer. This chamber is shown in FIGS. 2 (a) and (b)
Has the same configuration as the chamber shown in FIG. As described above, by performing the cooling step and the aluminum film forming step in the same apparatus maintained under reduced pressure, the number of steps for moving and setting the substrate can be reduced. As a result, the steps can be simplified and Substrate contamination can be prevented.
【００５５】ここで、第１のガス供給路５３および第２
のガス供給路５４からは、いずれもアルゴンガスが供給
される。そして、第２のガス供給路５４から供給される
ガスによって、ウエハＷの温度が制御される。Here, the first gas supply path 53 and the second
Argon gas is supplied from any of the gas supply paths 54. The temperature of the wafer W is controlled by the gas supplied from the second gas supply path 54.
【００５６】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図３に示す。図３において、
横軸は経過時間を示し、縦軸は基板（ウエハ）温度を示
す。また、図３において、符号ａで示すラインはスパッ
タ装置のステージ５２の温度を３５０℃に設定したとき
の基板温度変化を示し、符号ｂで示すラインは第２のガ
ス供給路５４を通してアルゴンガスをチャンバ内に供給
することによってステージ５２の温度を高めていったと
きの基板温度の変化を示している。FIG. 3 shows an example in which the substrate temperature is controlled by using such a sputtering apparatus. In FIG.
The horizontal axis indicates elapsed time, and the vertical axis indicates substrate (wafer) temperature. In FIG. 3, a line indicated by reference numeral a indicates a substrate temperature change when the temperature of the stage 52 of the sputtering apparatus is set to 350 ° C., and a line indicated by reference numeral b indicates that argon gas is supplied through the second gas supply path 54. This shows a change in the substrate temperature when the temperature of the stage 52 is increased by supplying the temperature into the chamber.
【００５７】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５２の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５４からのガスの供給はな
く、基板温度はステージ５２による加熱によって、図３
の符号ａで示すように徐々に上昇する。第２のアルミニ
ウム膜を形成する際には、第２のガス供給路５４を介し
て加熱されたガスが供給されることによって図３の符号
ｂで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。For example, the temperature control of the substrate is performed as follows. First, the temperature of the stage 52 is set in advance to a temperature (350 to 500) for forming the second aluminum film.
° C). When the first aluminum film is formed, no gas is supplied from the second gas supply path 54, and the substrate temperature is controlled by heating by the stage 52 as shown in FIG.
Gradually rises as shown by the symbol a. When the second aluminum film is formed, the heated gas is supplied through the second gas supply path 54, so that the substrate temperature rises rapidly as shown by the symbol b in FIG. It is controlled to be constant at a predetermined temperature.
【００５８】図３に示す例では、ステージ温度が３５０
℃に設定され、そして、基板温度が１２５〜１５０℃に
設定されている間に第１のアルミニウム膜３４が成膜さ
れ、その後すぐに第２のアルミニウム膜３５の成膜が行
われる。In the example shown in FIG.
The first aluminum film 34 is formed while the substrate temperature is set at 125 ° C. and the substrate temperature is set at 125 to 150 ° C., and immediately thereafter, the second aluminum film 35 is formed.
【００５９】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜３４の成膜は高いパ
ワーで行われ、第２のアルミニウム膜３５は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図３に示す温度条件の場合、高パワーが５〜１０ｋＷ、
低パワーが３００Ｗ〜１ｋＷに設定されることが望まし
い。In forming an aluminum film, it is important to control the power applied to the sputtering apparatus as well as the film forming speed and the substrate temperature. In other words, although related to the film formation rate, the first aluminum film 34 is formed with a high power, the second aluminum film 35 is formed with a low power, and when the power is switched from a higher power to a lower power, the power is reduced. It is important not to set to zero. When the power is set to zero, an oxide film is formed on the surface of the first aluminum film even under reduced pressure, and the wettability of the second aluminum film to the first aluminum film is reduced, and the adhesion between the two is deteriorated. In other words, by constantly applying power, active aluminum can be continuously supplied to the surface of the aluminum film being formed, and the formation of an oxide film can be suppressed. The magnitude of the power depends on the sputtering apparatus and the film formation conditions, and cannot be specified unconditionally. For example, in the case of the temperature condition shown in FIG.
It is desirable that the low power be set between 300 W and 1 kW.
【００６０】このように、同一チャンバ内で第１のアル
ミニウム膜３４および第２のアルミニウム膜３５を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。As described above, by continuously forming the first aluminum film 34 and the second aluminum film 35 in the same chamber, the temperature and power can be strictly controlled. It is possible to efficiently form a low-temperature and stable aluminum film.
【００６１】前記第１のアルミニウム膜３４の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜３４より下層のバリ
ア層３３および層間絶縁膜を構成するＢＰＳＧ膜３０か
らのガス化成分の放出を抑制できることなどを考慮し
て、適正な範囲が選択され、例えば２００〜４００ｎｍ
が望ましい。また、第２のアルミニウム膜３５は、コン
タクトホールの大きさ並びにそのアスペクト比などによ
って決定され、例えばアスペクト比が３程度で０．５μ
ｍ以下のホールを埋めるためには、３００〜１０００ｎ
ｍの膜厚が必要である。The thickness of the first aluminum film 34 is as follows:
Considering that a continuous layer can be formed with good step coverage, and that the release of gasification components from the BPSG film 30 constituting the barrier layer 33 and the interlayer insulating film below the aluminum film 34 can be suppressed. , An appropriate range is selected, for example, 200 to 400 nm
Is desirable. The second aluminum film 35 is determined by the size of the contact hole and the aspect ratio thereof.
m to fill holes less than 300 m
m is required.
【００６２】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜３６が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記バリア層３３、第１のアルミニ
ウム膜３４、第２のアルミニウム膜３５および反射防止
膜３６からなる堆積層を選択的にエッチングして、金属
配線層４０のパターニングを行う。(Formation of Antireflection Film) Further, TiN is deposited by sputtering in another sputtering chamber to form an antireflection film 36 having a thickness of 30 to 80 nm. Thereafter, the deposited layer composed of the barrier layer 33, the first aluminum film 34, the second aluminum film 35, and the antireflection film 36 is selectively formed by an anisotropic dry etcher mainly containing Cl 2 and BCl 3 gas. The metal wiring layer 40 is patterned by etching.
【００６３】このようにして形成された金属配線層４０
では、アスペクト比が０．５〜３で、口径が０．２〜
０．８μｍのコンタクトホール内において、ボイドを発
生させることなく良好なステップカバレッジでアルミニ
ウムが埋め込まれることが確認された。The metal wiring layer 40 thus formed
Then, the aspect ratio is 0.5-3 and the aperture is 0.2-
It was confirmed that aluminum was buried in the 0.8 μm contact hole with good step coverage without generating voids.
【００６４】（実験例） （１）図４および図５に、脱ガス工程の有無によってウ
エハから放出されるガスの量（分圧）の相違を調べるた
めに行った実験結果を示す。(Experimental Example) (1) FIGS. 4 and 5 show the results of an experiment conducted to examine the difference in the amount (partial pressure) of gas released from a wafer depending on the presence or absence of a degassing step.
【００６５】図４および図５において、横軸はアルミニ
ウム膜の形成前に行われる熱処理（熱処理Ｃ）から第２
のアルミニウム膜３５の成膜後に至るまでの処理のタイ
ミングを示し、縦軸はチャンバ内の残留ガスの分圧を示
している。図４および５において、符号Ａで示すライン
は、層間絶縁膜の形成後に脱ガス工程を経た場合、符号
Ｂで示すラインは、層間絶縁膜の形成後に脱ガス工程を
経ない場合、を示す。この実験例では、脱ガス工程は、
気圧０．２７Ｐａ、温度４６０℃、時間１２０秒で行わ
れた。In FIGS. 4 and 5, the horizontal axis represents the second heat treatment (heat treatment C) performed before the formation of the aluminum film.
Shows the timing of processing until the aluminum film 35 is formed, and the vertical axis shows the partial pressure of the residual gas in the chamber. In FIGS. 4 and 5, a line denoted by reference numeral A indicates a case where a degassing step has been performed after the formation of the interlayer insulating film, and a line denoted by reference numeral B indicates a case where no degassing step has been performed after the formation of the interlayer insulating film. In this experimental example, the degassing step
The test was performed at a pressure of 0.27 Pa, a temperature of 460 ° C., and a time of 120 seconds.
【００６６】各図において、横軸の符号ａおよびｂは、
アルミニウム膜の成膜前に行われる熱処理Ｃ（第１のチ
ャンバ）におけるタイミングを示し、符号ａは第１のチ
ャンバ内にウエハを入れた直後の時、符号ｂはランプ加
熱によってウエハを２５０℃で６０秒間加熱した時、を
示す。第１のチャンバでは、気圧は２．７×１０-6Ｐａ
に設定されている。In each figure, the symbols a and b on the horizontal axis are:
The timing a in the heat treatment C (first chamber) performed before the formation of the aluminum film is indicated by a symbol a immediately after the wafer is placed in the first chamber, and a symbol b: the wafer is heated at 250 ° C. by lamp heating. When heated for 60 seconds. In the first chamber, the pressure is 2.7 × 10 −6 Pa
Is set to
【００６７】符号ｃおよびｄは、ウエハの冷却工程（第
２のチャンバ）におけるタイミングを示し、符号ｃは第
２のチャンバ内にウエハを入れた直後の時、符号ｄはウ
エハの温度を２０℃まで冷却した時、を示す。第２のチ
ャンバでは、気圧は０．２７Ｐａに設定されている。そ
して、分圧を測定する際には、チャンバの気圧を２．７
×１０-6Ｐａまで減圧した。Symbols c and d indicate the timing in the wafer cooling step (second chamber), symbol c indicates the time immediately after the wafer is put in the second chamber, and symbol d indicates the wafer temperature of 20 ° C. Indicates when cooled down. In the second chamber, the pressure is set at 0.27 Pa. When measuring the partial pressure, the pressure in the chamber is set to 2.7.
The pressure was reduced to × 10 −6 Pa.
【００６８】符号ｅ、ｆおよびｇは、アルミニウム膜の
成膜工程（第３のチャンバ）におけるタイミングを示
し、符号ｅは第３のチャンバ内にウエハを入れた直後の
時、符号ｆは第１のアルミニウム膜を成膜した直後の
時、および符号ｇは第２のアルミニウム膜を成膜した直
後の時、を示す。第３のチャンバでは、気圧は０．２７
Ｐａに設定されている。そして、分圧を測定する際に
は、チャンバの気圧を２．７×１０-6Ｐａまで減圧し
た。Symbols e, f and g indicate the timing in the step of forming the aluminum film (third chamber), symbol e indicates the time immediately after the wafer is placed in the third chamber, and symbol f indicates the first. The symbol g indicates the time immediately after the formation of the aluminum film, and the symbol g indicates the time immediately after the formation of the second aluminum film. In the third chamber, the pressure is 0.27
Pa is set. When measuring the partial pressure, the pressure in the chamber was reduced to 2.7 × 10 −6 Pa.
【００６９】図４および図５から、層間絶縁膜の成膜後
であってバリア層の成膜前に脱ガス工程を行うことによ
り、その後の熱処理およびアルミニウム膜の成膜時に、
水および窒素がほどんど発生しないことが確認された。
これに対し、前記脱ガス工程を経ない場合には、その後
の熱処理、特に符号ｂで示す熱処理Ｃの時に、水および
窒素が共に多量に放出されていることがわかる。As shown in FIGS. 4 and 5, the degassing step is performed after the formation of the interlayer insulating film and before the formation of the barrier layer, so that during the subsequent heat treatment and the formation of the aluminum film,
It was confirmed that almost no water and nitrogen were generated.
On the other hand, when the degassing step is not performed, it can be seen that a large amount of both water and nitrogen are released during the subsequent heat treatment, particularly during the heat treatment C indicated by the symbol b.
【００７０】（２）アルミニウム膜の成膜前における、
ウエハの冷却工程の有無によって、アルミニウムの成膜
にどのような影響がもたらされるかを調べるために実験
を行ったところ以下の知見が得られた。なお、アルミニ
ウムの成膜は、コンタクトホールのアスペクト比３．１
８、層間絶縁膜の膜厚１１４８ｎｍの条件において行っ
た。図８（ａ）は、ウエハを熱処理Ｃの温度１２０℃か
ら２０℃まで冷却した後に、アルミニウムを成膜した場
合における、ウエハの断面の電子顕微鏡写真から求めた
図を示し、図８（ｂ）は、ウエハを冷却せずに、熱処理
Ｃの温度１２０℃でアルミニウムを成膜した場合におけ
るウエハの断面の電子顕微鏡写真から求めた図を示す。(2) Before forming the aluminum film,
An experiment was conducted to investigate how the presence or absence of a wafer cooling step affects the aluminum film formation, and the following findings were obtained. The aluminum film was formed using the contact hole having an aspect ratio of 3.1.
8. Performed under the conditions of a film thickness of the interlayer insulating film of 1148 nm. FIG. 8A shows an electron micrograph of a cross section of the wafer when aluminum is formed after the wafer is cooled from the temperature of 120 ° C. of the heat treatment C to 20 ° C. FIG. FIG. 2 shows a diagram obtained from an electron micrograph of a cross section of the wafer when aluminum was formed at a temperature of 120 ° C. in heat treatment C without cooling the wafer.
【００７１】ウエハを冷却した場合のアルミニウムの成
膜後の基板と、冷却をしない場合のそれとを比較検討し
たところ、冷却をした場合においては、図８（ａ）に示
すように、コンタクトホールに第１および第２のアルミ
ニウム膜（Ａ１）が極めて良好に埋め込まれていたのに
対し、冷却をしない場合においては、図８（ｂ）に示す
ようにコンタクトホールの底部にアルミニウム膜が完全
に埋め込まれず、空間（ボイド）１００が生じてしまう
コンタクトホールが、ウエハ上のコンタクトホール数の
うち３割程度発生した。A comparison was made between the substrate on which the aluminum film was formed when the wafer was cooled and that when the cooling was not performed. When the substrate was cooled, the contact hole was formed as shown in FIG. While the first and second aluminum films (A1) were buried very well, when not cooled, the aluminum film was completely buried at the bottom of the contact hole as shown in FIG. 8B. However, about 30% of the contact holes on the wafer, in which space (voids) 100 were generated, were generated.
【００７２】（３）図６および図７は、セシウム１次イ
オンの照射による２次イオン質量分析法（ＳＩＭＳ）に
よる測定結果を示す。(3) FIGS. 6 and 7 show measurement results by secondary ion mass spectrometry (SIMS) by irradiation of cesium primary ions.
【００７３】図６は、バリア層と第１のアルミニウム膜
との間にウェッテイング層を有しない場合の膜構造（Ｔ
ｉＮ膜／Ａｌ膜／ＴｉＮ膜／Ｔｉ膜）を有する積層体の
データを示し、図７は、バリア層と第１のアルミニウム
膜との間にチタンからなるウェッテイング層を有する場
合の膜構造（ＴｉＮ膜／Ａｌ膜／Ｔｉ膜／ＴｉＮ膜／Ｔ
ｉ膜）を有する積層体のデータである。図６および７に
おいて、左側の縦軸は、Ａｌ膜における、水素、窒素お
よび酸素を定量的に示し、右側の縦軸はＡｌ膜以外の層
の２次イオン強度を示している。FIG. 6 shows a film structure (T) when no wetting layer is provided between the barrier layer and the first aluminum film.
FIG. 7 shows data of a laminated body having an iN film / Al film / TiN film / Ti film. FIG. 7 shows a film structure in the case of having a wetting layer made of titanium between a barrier layer and a first aluminum film ( TiN film / Al film / Ti film / TiN film / T
(i-film). 6 and 7, the vertical axis on the left side quantitatively shows hydrogen, nitrogen and oxygen in the Al film, and the vertical axis on the right side shows the secondary ion intensity of layers other than the Al film.
【００７４】なお、図６に示す実験のサンプルは、前記
（Ｃ）の脱ガス工程を行わない他は前述した方法によっ
て形成されたものである。また、図７に示す実験のサン
プルは、図６に示す実験のサンプルと、Ａｌ膜の下にＴ
ｉ膜を有する点で異なる。The experimental sample shown in FIG. 6 was formed by the above-described method except that the degassing step (C) was not performed. The experimental sample shown in FIG. 7 is different from the experimental sample shown in FIG.
It differs in having an i-film.
【００７５】図６および７から、Ａｌ膜中では、水素，
酸素および窒素は、バックグラウンド・レベルであって
ＳＩＭＳでの限界検出濃度以下であり、ほとんど固溶さ
れないことが確認された。As shown in FIGS. 6 and 7, in the Al film, hydrogen,
It was confirmed that oxygen and nitrogen were at background levels and below the limit detection concentration in SIMS, and hardly dissolved.
【００７６】また、ウェッテイング層（Ｔｉ膜）がある
場合、図７に示すように、この膜中に符号ＰHでしめす
水素（Ｈ）の大きなピークがあり、よってウェッテイン
グ層に多量の水素が含まれることがわかる。[0076] When there is Wetteingu layer (Ti film), as shown in FIG. 7, there is a large peak of hydrogen (H) shown by a reference numeral P H in the film, thus a large amount of hydrogen Wetteingu layer It is understood that is included.
【００７７】以上のことから、ウェッテイング層がある
場合には、その後のアルミニウム膜の成膜時にプラズマ
の輻射熱等により該ウェッテイング層中のＨあるいはＯ
Ｈが励起されて水あるいは水素ガスとして放出される
と、これらのガスはアルミニウム膜中に固溶されないの
で両者の界面にたまり、これが密着性の低下やボイドの
原因となる。As described above, when there is a wetting layer, H or O in the wetting layer is formed by the radiant heat of plasma or the like during the subsequent formation of the aluminum film.
When H is excited and released as water or hydrogen gas, these gases do not form a solid solution in the aluminum film and accumulate at the interface between the two, which causes a decrease in adhesion and a void.
【００７８】このように、ウェッテイング層（Ｔｉ膜）
は、一般にアルミニウム膜に対する濡れ性を向上させる
ために形成されるが、その後の加熱工程で上述した問題
を発生させる原因となることが、解明された。特に、コ
ンタクトホール形成後のウエハは、部分的に吸湿してい
るところがあり、ウェッテイング層の存在によって吸湿
部分でのボイドによるコンタクト不良やエレクトロマイ
グレーション不良が発生しやすいことが確認された。As described above, the wetting layer (Ti film)
Is generally formed to improve the wettability to the aluminum film, but it has been clarified that this may cause the above-described problem in the subsequent heating step. In particular, it has been confirmed that the wafer after the formation of the contact hole partially absorbs moisture, and the presence of the wetting layer easily causes contact failure and electromigration failure due to voids in the moisture absorption portion.
【００７９】また、ウェッテイング層がある場合には、
ウェッテイング層を構成するチタンが、第１のアルミニ
ウム膜の形成時にアルミニウムと反応してＡｌ3Ｔｉな
どの化合物が部分的に形成され、これが第２のアルミニ
ム膜の成膜時に存在すると、アルミニウムの表面流動性
を低下させるため、アルミニウムの埋込が不完全となっ
てボイドが形成されやすくなる。この現象は、特にコン
タクトホールの入り口で生じやすく、いわゆるピンチオ
フが発生しやすくなる。そして、このピンチオフは、
０．３μｍ以下の径を有するコンタクトホールの埋込に
おいて生じやすい。When there is a wetting layer,
When the titanium constituting the wetting layer reacts with the aluminum at the time of forming the first aluminum film, a compound such as Al 3 Ti is partially formed, and when this is present at the time of forming the second aluminum film, the titanium In order to reduce surface fluidity, embedding of aluminum is incomplete and voids are easily formed. This phenomenon is particularly likely to occur at the entrance of the contact hole, and so-called pinch-off tends to occur. And this pinch-off
This is likely to occur when a contact hole having a diameter of 0.3 μm or less is buried.
【００８０】さらに、ウェッテイング層がある場合に
は、このウェッテイング層を構成するチタンがバリア層
中に存在する酸化チタンを還元し、バリア層のバリア性
を低下させることがある。Further, when there is a wetting layer, the titanium constituting the wetting layer may reduce the titanium oxide present in the barrier layer, thereby deteriorating the barrier properties of the barrier layer.
【００８１】このような理由によって、ウェッテイング
層は、少なくとも第１層目の配線層では形成されないこ
とが望ましい。そして、ウェッテイング層が形成されな
いと、そのための工程を必要としないので製造工程を短
縮できる。For this reason, it is desirable that the wetting layer is not formed at least in the first wiring layer. If the wetting layer is not formed, a step for the wetting layer is not required, so that the manufacturing process can be shortened.
【００８２】本発明においては、前述したように、コン
タクトホールの形成後に層間絶縁膜の脱ガス処理を行
い、さらにアルミニウム膜の成膜前にウエハを十分に冷
却する工程を有することにより、ウェッテイング層を形
成しなくとも、バリア層と第１のアルミニウム膜とは十
分な密着性を有する。そして、第１のアルミニウム膜よ
り下層に含まれる水素、窒素、酸素などのガスは脱ガス
処理によって十分に除去され、しかも、これらのガスは
第１のアルミニウム膜を通過できないため、第１のアル
ミニウム膜の表面は非常に清浄である。したがって、第
２のアルミニウム膜の形成時には、第１のアルミニウム
膜の表面をアルミニウムが円滑に流動して良好な埋込層
が形成される。In the present invention, as described above, the step of performing degassing of the interlayer insulating film after the formation of the contact hole and the step of sufficiently cooling the wafer before the formation of the aluminum film are performed. Even if no layer is formed, the barrier layer and the first aluminum film have sufficient adhesion. Then, gases such as hydrogen, nitrogen, and oxygen contained in the layer below the first aluminum film are sufficiently removed by the degassing treatment, and these gases cannot pass through the first aluminum film. The surface of the membrane is very clean. Therefore, when the second aluminum film is formed, the aluminum smoothly flows on the surface of the first aluminum film to form a good buried layer.
【００８３】本発明において、コンタクトホールに第１
および第２のアルミニウム膜３４，３５が良好に埋め込
まれた理由としては、以下のことが考えられる。In the present invention, the first contact hole
The reason why the second aluminum films 34 and 35 are satisfactorily embedded is considered as follows.
【００８４】（ａ）脱ガス工程を行うことにより、層間
絶縁膜、特にＢＰＳＧ膜に含まれる水や窒素をガス化し
て充分に放出することにより、その後の第１のアルミニ
ウム膜３４および第２のアルミニウム３５の成膜におい
てＢＰＳＧ膜３０やバリア層３３からのガスの発生を防
止することで、バリア層３３と第１のアルミニウム膜３
４との密着性を高め良好なステップカバレッジの成膜が
可能であったこと。(A) By performing a degassing step, water and nitrogen contained in the interlayer insulating film, particularly the BPSG film, are gasified and sufficiently released, so that the subsequent first aluminum film 34 and second By preventing generation of gas from the BPSG film 30 and the barrier layer 33 in the formation of the aluminum 35, the barrier layer 33 and the first aluminum film 3
4. The film could be formed with good step coverage by increasing the adhesion to No. 4.
【００８５】（ｂ）第１のアルミニウム膜３４の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、ＢＰＳＧ膜３０およびバリア層３３に含
まれる水分や窒素を放出させないようにして、前記脱ガ
ス工程の効果に加えて第１のアルミニウム膜３４の密着
性を高めたこと。(B) In forming the first aluminum film 34, by setting the substrate temperature to a relatively low temperature of 200 ° C. or less, the moisture and nitrogen contained in the BPSG film 30 and the barrier layer 33 are not released. Thus, in addition to the effect of the degassing step, the adhesion of the first aluminum film 34 is improved.
【００８６】（ｃ）さらに、第１のアルミニウム膜３４
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜３５の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。(C) Further, the first aluminum film 34
Since itself plays a role of suppressing generation of gas from the lower layer when the substrate temperature rises, the next second aluminum film 35 can be formed at a relatively high temperature, and the second aluminum film 35 can be formed at a relatively high temperature. The ability to perform flow diffusion of the membrane satisfactorily.
【００８７】以上のように、本発明によれば、アルミニ
ウム膜のスパッタ前に少なくとも脱ガス工程と冷却工程
を含み、さらに同一チャンバ内で連続的にアルミニウム
膜を成膜することにより、０．２μｍ程度までのコンタ
クトホールをアルミニウムあるいはアルミニウム合金だ
けで埋め込むことが可能となり、信頼性および歩留まり
の点で向上がはかれた。また、コンタクト部を構成する
アルミニウム膜における銅等の偏析や結晶粒の異常成長
もなく、マイグレーション等を含めた信頼性の点でも良
好であることが確認された。As described above, according to the present invention, at least the degassing step and the cooling step are performed before the sputtering of the aluminum film, and further, the aluminum film is continuously formed in the same chamber. It has become possible to fill contact holes up to the extent only with aluminum or an aluminum alloy, thereby improving reliability and yield. Further, it was confirmed that there was no segregation of copper or the like and abnormal growth of crystal grains in the aluminum film constituting the contact portion, and that the reliability including the migration was good.
【００８８】なお、上記実施の形態では、Ｎチャネル型
ＭＯＳ素子を含む半導体装置について説明したが、Ｐチ
ャネル型あるいはＣＭＯＳ型素子を含む半導体装置にも
適用することができる。Although the above embodiment has been described with reference to a semiconductor device including an N-channel MOS device, the present invention can be applied to a semiconductor device including a P-channel or CMOS device.
【００８９】また、上記実施の形態では、第１層目のコ
ンタクトホールでのアルミニウム膜の埋込について説明
したが、第２層目以上（第２層目、第３層目および第４
層目）の配線層におけるアルミニウム膜の埋込について
も、同様の効果を確認している。In the above embodiment, the embedding of the aluminum film in the first-layer contact hole has been described. However, the second-layer or higher (second-layer, third-layer and fourth-layer contact holes)
The same effect has been confirmed for the embedding of the aluminum film in the wiring layer of the (layer).
【００９０】[0090]
【図１】（Ａ），（Ｂ）および（Ｃ）は本発明の半導体
装置の製造方法の一例を工程順に模式的に示す断面図で
ある。FIGS. 1A, 1B and 1C are cross-sectional views schematically showing an example of a method for manufacturing a semiconductor device according to the present invention in the order of steps.
【図２】図２（ａ）は、本発明に係る実施の形態に用い
られるスパッタ装置の一例を模式的に示す図であり、図
２（ｂ）は、ステージの一例を示す平面図を示す。FIG. 2A is a diagram schematically illustrating an example of a sputtering apparatus used in an embodiment according to the present invention, and FIG. 2B is a plan view illustrating an example of a stage. .
【図３】図２に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。FIG. 3 is a diagram showing a relationship between time and substrate temperature when the substrate temperature is controlled using the sputtering apparatus shown in FIG. 2;
【図４】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（水）の分圧の
関係を示す図である。FIG. 4 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention;
FIG. 4 is a diagram illustrating a relationship between processing timing and a partial pressure of a residual gas (water) in a chamber.
【図５】本発明に係る半導体装置の製造方法における、
処理タイミングとチャンバ内の残留ガス（窒素）の分圧
の関係を示す図である。FIG. 5 is a diagram illustrating a method for manufacturing a semiconductor device according to the present invention;
FIG. 4 is a diagram illustrating a relationship between processing timing and a partial pressure of a residual gas (nitrogen) in a chamber.
【図６】ウェッテイング層を有さない層構造におけるＳ
ＩＭＳのデータを示す図である。FIG. 6 shows S in a layer structure having no wetting layer.
It is a figure which shows the data of IMS.
【図７】ウェッテイング層を有する層構造におけるＳＩ
ＭＳのデータを示す図である。FIG. 7 shows SI in a layer structure having a wetting layer.
It is a figure which shows the data of MS.
【図８】図８（ａ）は、ウエハを冷却した後に、アルミ
ニウムを成膜した場合における、ウエハの断面の電子顕
微鏡写真に基づく図を示し、図８（ｂ）は、ウエハを冷
却せずに、アルミニウムを成膜した場合におけるウエハ
の断面の電子顕微鏡写真に基づく図を示す。FIG. 8A is a view based on an electron micrograph of a cross section of the wafer when aluminum is formed after the wafer is cooled, and FIG. 8B is a view in which the wafer is not cooled. The figure based on the electron micrograph of the cross section of the wafer when aluminum is formed into a film is shown in FIG.
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８，２０ シリコン酸化膜 １９ チタンシリサイド層 ３０ ＢＰＳＧ膜 ３２ コンタクトホール ３３ バリア層 ３４ 第１のアルミニウム膜 ３５ 第２のアルミニウム膜 Reference Signs List 11 silicon substrate 12 field insulating film 13 gate oxide film 14 gate electrode 15 low concentration impurity layer 16 high concentration impurity layer 17 sidewall spacer 18, 20 silicon oxide film 19 titanium silicide layer 30 BPSG film 32 contact hole 33 barrier layer 34 first Aluminum film 35 Second aluminum film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 淳一 長野県諏訪市大和３丁目３番５号 セイコ ーエプソン株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Junichi Takeuchi 3-3-5 Yamato, Suwa City, Nagano Prefecture Seiko Epson Corporation
Claims (9)
成分が除去された層間絶縁膜、 前記層間絶縁膜に形成されたコンタクトホール、 前記層間絶縁膜および前記コンタクトホールの表面に形
成されたバリア層、および前記バリア層の上に形成され
た、アルミニウムあるいはアルミニウムを主成分とする
合金からなるアルミニウム膜、 を含む半導体装置。A semiconductor substrate including an element; an interlayer insulating film formed on the semiconductor substrate and having a gasification component removed by heat treatment; a contact hole formed in the interlayer insulating film; A semiconductor device, comprising: a barrier layer formed on a surface of a contact hole; and an aluminum film formed on the barrier layer and formed of aluminum or an alloy containing aluminum as a main component.
ニウム膜に対する濡れ性を高めるためのウェッテイング
層を有さない半導体装置。2. The semiconductor device according to claim 1, wherein there is no wetting layer between the barrier layer and the aluminum film for increasing wettability to the aluminum film.
ドを部分的に含む半導体装置。3. The semiconductor device according to claim 1, wherein the barrier layer partially includes a metal oxide constituting the barrier layer.
導体装置の製造方法。 （ａ）素子を含む半導体基板の上に形成された層間絶縁
膜にコンタクトホールを形成する工程、（ｂ）減圧下に
おいて、３００〜５５０℃の基板温度で熱処理すること
により、前記層間絶縁膜に含まれるガス化成分を除去す
る脱ガス工程、（ｃ）前記層間絶縁膜および前記コンタ
クトホールの表面にバリア層を形成する工程、（ｄ）基
板温度を１００℃以下に冷却する工程、（ｅ）前記バリ
ア層の上に、２００℃以下の温度で、アルミニウムある
いはアルミニウムを主成分とする合金からなる第１のア
ルミニウム膜を形成する工程、および（ｆ）前記第１の
アルミニウム膜の上に、３００℃以上の温度で、アルミ
ニウムあるいはアルミニウムを主成分とする合金からな
る第２のアルミニウム膜を形成する工程。4. A method for manufacturing a semiconductor device, comprising the following steps (a) to (f). (A) a step of forming a contact hole in an interlayer insulating film formed on a semiconductor substrate including an element; and (b) a heat treatment at a substrate temperature of 300 to 550 ° C. under reduced pressure to form an interlayer insulating film. A degassing step for removing gasification components contained therein, (c) a step of forming a barrier layer on the surface of the interlayer insulating film and the contact hole, (d) a step of cooling the substrate temperature to 100 ° C. or lower, and (e). Forming a first aluminum film made of aluminum or an alloy containing aluminum at a temperature of 200 ° C. or less on the barrier layer; and (f) forming a first aluminum film on the first aluminum film at a temperature of 200 ° C. or less. Forming a second aluminum film made of aluminum or an alloy containing aluminum as a main component at a temperature of not less than ℃.
のアルミニウム膜に対する濡れ性を高めるためのウェッ
テイング層を形成せずに、前記バリア層上に第１のアル
ミニウム膜を直接形成する半導体装置の製造方法。5. The method according to claim 4, wherein in the step (e), the first layer is formed on the barrier layer.
A method for manufacturing a semiconductor device, wherein a first aluminum film is directly formed on the barrier layer without forming a wetting layer for improving wettability of the aluminum film.
は、スパッタ法で行われる半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 4, wherein the formation of the aluminum film in the steps (e) and (f) is performed by a sputtering method.
は、同一チャンバ内で連続的に行われる半導体装置の製
造方法。7. The method for manufacturing a semiconductor device according to claim 4, wherein the formation of the aluminum film in the steps (e) and (f) is continuously performed in the same chamber.
たれている複数のチャンバを有する同一の装置内で連続
的に行われる半導体装置の製造方法。8. The method according to claim 4, wherein the steps (d), (e) and (f) are continuously performed in the same apparatus having a plurality of chambers maintained in a reduced pressure state. A method of manufacturing a semiconductor device to be performed.
せる工程を含む半導体装置の製造方法。9. The method of manufacturing a semiconductor device according to claim 4, further comprising a step of introducing oxygen into the barrier layer after the step (c).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10204396A JPH11317452A (en) | 1997-08-29 | 1998-07-03 | Semiconductor device and manufacture thereof |
| TW087112989A TW408359B (en) | 1997-08-29 | 1998-08-06 | Semiconductor device and manufacture thereof |
| US09/140,016 US6486555B2 (en) | 1997-08-29 | 1998-08-26 | Semiconductor device having a contact structure using aluminum |
| KR10-1998-0035073A KR100496716B1 (en) | 1997-08-29 | 1998-08-28 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24953597 | 1997-08-29 | ||
| JP6786798 | 1998-03-03 | ||
| JP9-249535 | 1998-03-03 | ||
| JP10-67867 | 1998-03-03 | ||
| JP10204396A JPH11317452A (en) | 1997-08-29 | 1998-07-03 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11317452A true JPH11317452A (en) | 1999-11-16 |
Family
ID=27299562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10204396A Pending JPH11317452A (en) | 1997-08-29 | 1998-07-03 | Semiconductor device and manufacture thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11317452A (en) |
| KR (1) | KR100496716B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322890B1 (en) * | 1999-12-30 | 2002-02-08 | 박종섭 | Method for forming oxide layer of semiconductor device |
| US6723628B2 (en) | 2000-03-27 | 2004-04-20 | Seiko Epson Corporation | Method for forming bonding pad structures in semiconductor devices |
| US6812123B2 (en) | 2000-03-27 | 2004-11-02 | Seiko Epson Corporation | Semiconductor devices and methods for manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| JP2002118167A (en) * | 2000-10-06 | 2002-04-19 | Nec Corp | Method for fabricating semiconductor device |
| KR100773980B1 (en) * | 2006-08-28 | 2007-11-19 | 주식회사 퓨어네츄럴컴퍼니 | Robot air cleaner combined with a vacuum cleaner and a vacuum cleaner head connected thereto |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514103A1 (en) * | 1991-05-14 | 1992-11-19 | STMicroelectronics, Inc. | Barrier metal process for sub-micron contacts |
| JPH065715A (en) * | 1992-06-18 | 1994-01-14 | Sony Corp | Formation of wiring layer |
| US5514908A (en) * | 1994-04-29 | 1996-05-07 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries |
| JP2739829B2 (en) * | 1994-12-28 | 1998-04-15 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JPH08203896A (en) * | 1995-01-26 | 1996-08-09 | Mitsubishi Electric Corp | Fabrication of semiconductor device |
| KR100338094B1 (en) * | 1995-12-04 | 2002-11-07 | 주식회사 하이닉스반도체 | Method for forming metal layer in semiconductor device |
| JP2765569B2 (en) * | 1996-08-02 | 1998-06-18 | 株式会社日立製作所 | Method for manufacturing semiconductor device |
-
1998
- 1998-07-03 JP JP10204396A patent/JPH11317452A/en active Pending
- 1998-08-28 KR KR10-1998-0035073A patent/KR100496716B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322890B1 (en) * | 1999-12-30 | 2002-02-08 | 박종섭 | Method for forming oxide layer of semiconductor device |
| US6723628B2 (en) | 2000-03-27 | 2004-04-20 | Seiko Epson Corporation | Method for forming bonding pad structures in semiconductor devices |
| US6812123B2 (en) | 2000-03-27 | 2004-11-02 | Seiko Epson Corporation | Semiconductor devices and methods for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990023960A (en) | 1999-03-25 |
| KR100496716B1 (en) | 2005-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033564B2 (en) | Method for manufacturing semiconductor device | |
| JP3528665B2 (en) | Method for manufacturing semiconductor device | |
| JP3456391B2 (en) | Method for manufacturing semiconductor device | |
| JP3436132B2 (en) | Semiconductor device | |
| JP3606095B2 (en) | Manufacturing method of semiconductor device | |
| US6326287B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2000164716A (en) | Semiconductor device and manufacture thereof | |
| JP3509510B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007299899A (en) | Semiconductor device and its manufacturing method | |
| JP3533968B2 (en) | Method for manufacturing semiconductor device | |
| JP2000150653A (en) | Manufacture of semiconductor device | |
| JPH10209147A (en) | Manufacture of semiconductor device | |
| JPH11317452A (en) | Semiconductor device and manufacture thereof | |
| US6486555B2 (en) | Semiconductor device having a contact structure using aluminum | |
| JP3123553B2 (en) | Semiconductor device | |
| JP3922355B2 (en) | Manufacturing method of semiconductor device | |
| JP3456392B2 (en) | Method for manufacturing semiconductor device | |
| JPH09306915A (en) | Manufacture of semiconductor device | |
| JP4273268B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050302 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060426 |