JPH11308060A - Amplifier - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplifier for microwave and millimeter wave bands which has increased stability and prevents parasitic oscillation, etc., from occurring. SOLUTION: This device consists of a high frequency transistor 1, a bias supplying circuit 10 that comprises a 1st resistor 101 connected to the gate of the high frequency transistor, a 1st distributed constant line 103 which is connected to the other end of the 1st resistance and has λ/4 electric length and a 2nd distributed constant line 102 which short-circuits the 1st resistor for a required high frequency and supplies a bias to the gate of the transistor 1, a 2nd bias supplying circuit 9 which supplies a bias to the drain of the transistor 1 that is constituted of a 3rd distributed constant line 91 and has λ/4 electric length, and the other terminal of the lines 103 and 91 are provided with a voltage input terminal.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、マイクロ波および
ミリ波帯域の通信装置等に用いる高周波回路に関し、特
に増幅器の回路性能を十分発揮する回路に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit used for a communication device in a microwave or millimeter-wave band, and more particularly to a circuit that sufficiently exhibits the circuit performance of an amplifier.

【０００２】[0002]

【従来の技術】マイクロ波回路やミリ波回路では、GaAs
FET等の高周波増幅素子と入出力整合回路により高周波
増幅器を形成し、それらを複数接続することにより多段
増幅し必要な利得を得るようにしている。以下に、従来
の高周波増幅器の構成、動作について説明する。2. Description of the Related Art In microwave circuits and millimeter wave circuits, GaAs is used.
A high-frequency amplifier is formed by a high-frequency amplifying element such as a FET and an input / output matching circuit, and a plurality of these are connected to amplify in multiple stages to obtain a required gain. Hereinafter, the configuration and operation of a conventional high-frequency amplifier will be described.

【０００３】図９は従来の１段増幅器の回路構成図で、
増幅素子にGaAsFETを用いた場合である。図９におい
て、従来の１段増幅器回路は、入力整合回路２と、GaAs
FET（以下トランジスタ１と記す）と、出力整合回路３
と、前記トランジスタ１のゲートに電圧を供給するゲー
トバイアス供給回路８と、前記トランジスタ１のドレイ
ンに電圧を供給するドレインバイアス供給回路９とから
構成されている。FIG. 9 is a circuit diagram of a conventional one-stage amplifier.
This is a case where a GaAs FET is used as an amplification element. In FIG. 9, a conventional one-stage amplifier circuit includes an input matching circuit 2 and a GaAs
FET (hereinafter referred to as transistor 1) and output matching circuit 3
And a gate bias supply circuit 8 for supplying a voltage to the gate of the transistor 1 and a drain bias supply circuit 9 for supplying a voltage to the drain of the transistor 1.

【０００４】なお、図９には、信号入力端子４、信号出
力端子５、ゲート電圧入力端子６、およびドレイン電圧
入力端子７も図示されている。FIG. 9 also shows a signal input terminal 4, a signal output terminal 5, a gate voltage input terminal 6, and a drain voltage input terminal 7.

【０００５】ゲートバイアス供給回路８は、前記トラン
ジスタ１のゲートに接続される電気長がλ／４の分布定
数線路81と、このλ／４分布定数線路81を高周波的に接
地するコンデンサ84と、低周波領域でのトランジスタ１
を安定に動作させるための安定化抵抗82と高周波コイル
83と、さらに低周波での寄生発振を抑圧するためにコン
デンサ84と並列に抵抗85とコンデンサ86とから構成され
ている。The gate bias supply circuit 8 includes a distributed constant line 81 connected to the gate of the transistor 1 and having an electrical length of λ / 4, a capacitor 84 for grounding the λ / 4 distributed constant line 81 at high frequency, Transistor 1 in low frequency region
Resistor 82 and high-frequency coil for stable operation
83 and a resistor 85 and a capacitor 86 in parallel with a capacitor 84 to suppress parasitic oscillation at a low frequency.

【０００６】また、ドレインバイアス供給回路９は、前
記トランジスタ１のドレインに接続される電気長がλ／
４の分布定数線路91と、このλ／４分布定数線路91を高
周波的に接地するコンデンサ94と、高周波コイル93と、
さらに低周波での寄生発振を抑圧するためにコンデンサ
94と並列に抵抗95とコンデンサ96とから構成されてい
る。The drain bias supply circuit 9 has an electrical length connected to the drain of the transistor 1 of λ /
4, a distributed constant line 91, a capacitor 94 for grounding the λ / 4 distributed constant line 91 at high frequency, a high frequency coil 93,
Capacitors to further suppress low-frequency parasitic oscillations
It is composed of a resistor 95 and a capacitor 96 in parallel with 94.

【０００７】このような構成の従来の増幅器回路におい
て、高周波信号が入力端子４に入力されると入力整合回
路２の共役整合により反射を生じさせることなくトラン
ジスタ１のゲートに伝送される。トランジスタ１は、ゲ
ートバイアス供給回路８とドレインバイアス回路９によ
って定まる動作点で高周波信号の増幅動作を行なう。In the conventional amplifier circuit having such a configuration, when a high-frequency signal is input to the input terminal 4, it is transmitted to the gate of the transistor 1 without causing reflection due to conjugate matching of the input matching circuit 2. The transistor 1 performs an amplifying operation of a high-frequency signal at an operating point determined by the gate bias supply circuit 8 and the drain bias circuit 9.

【０００８】トランジスタ１のドレインから出力される
高周波信号は、出力整合回路３の共役整合により反射を
生じることなく信号出力端子５から出力される。The high-frequency signal output from the drain of the transistor 1 is output from the signal output terminal 5 without reflection due to conjugate matching of the output matching circuit 3.

【０００９】この場合のバイアス供給回路８(図１０参
照)及びバイアス供給回路９は、高周波領域ではコンデ
ンサ84、94のインピーダンスがゼロに近くなるように設
定することにより、所要周波数において分布定数線路81
および91は片端が短絡された状態に見なせるため、λ／
４分布定数線路81および91のインピーダンスは無限大に
なる。従って、バイアス供給回路による入出力整合回路
への影響がほとんど無いようになっている。In this case, the bias supply circuit 8 (see FIG. 10) and the bias supply circuit 9 are set so that the impedances of the capacitors 84 and 94 are close to zero in the high frequency region, so that the distributed constant line 81 at the required frequency is provided.
And 91 can be regarded as short-circuited at one end, so that λ /
The impedance of the four distributed constant lines 81 and 91 becomes infinite. Therefore, the bias supply circuit hardly affects the input / output matching circuit.

【００１０】図１１(ａ)、(ｂ)は、ゲートバイアス供給
回路８の定数を所要周波数ｆ₀を25ＧＨｚに設定し、図
１０のように主線路からみたＳパラメータおよび通過特
性の一例を示したものである。図１１(ａ)、(ｂ)より明
らかなように所要周波数ｆ₀＝25ＧＨｚにおいて、ゲー
トバイアス供給回路８のインピーダンスはほぼ無限大に
なり、通過特性の減衰量はゼロに近くなっている。FIGS. 11 (a) and 11 (b) show an example of the S-parameter and the pass characteristic as seen from the main line as shown in FIG. 10 when the constant of the gate bias supply circuit 8 is set to a required frequency f ₀ of 25 GHz. It is a thing. As is clear from FIGS. 11A and 11B, at the required frequency f ₀ = 25 GHz, the impedance of the gate bias supply circuit 8 becomes almost infinite, and the attenuation of the passing characteristic is close to zero.

【００１１】また、寄生発振を抑圧するために接続され
た抵抗85とコンデンサ86および抵抗95とコンデンサ96
は、低周波数帯域の信号を減衰させるように動作する。A resistor 85 and a capacitor 86 and a resistor 95 and a capacitor 96 connected to suppress parasitic oscillation are provided.
Operates to attenuate signals in the low frequency band.

【００１２】[0012]

【発明が解決しようとする課題】このような従来の高周
波増幅器の回路構成において、トランジスタ１の利得が
大きい場合や、寄生容量等が大きい場合には、増幅器の
Ｓパラメータから求められる安定係数Ｋが所要周波数に
おいて１よりも小さくなる場合がある。この時の通過特
性の一例を図１２(ａ)に、安定係数Ｋの一例を図１２
(ｂ)に示す。この場合、入力整合回路２および出力整合
回路３によって入出力整合を取るにつれて利得が大きく
なり、それとともに逆方向利得も大きくなる現象が生
じ、安定係数Ｋが１より小さくなり不安定性が増加し、
所要周波数で寄生発振が生じるという問題がある。In such a conventional high-frequency amplifier circuit configuration, when the gain of the transistor 1 is large or the parasitic capacitance is large, the stability coefficient K obtained from the S parameter of the amplifier is small. It may be smaller than 1 at the required frequency. FIG. 12A shows an example of the pass characteristic at this time, and FIG.
It is shown in (b). In this case, as the input / output matching is performed by the input matching circuit 2 and the output matching circuit 3, the gain increases, and the reverse gain also increases. This causes the stability coefficient K to become smaller than 1 and the instability to increase.
There is a problem that parasitic oscillation occurs at a required frequency.

【００１３】また、近年では高周波増幅素子の性能が向
上したことにより、増幅素子の１段当たりの利得が大き
くなり、増幅素子を安定動作させることが必要になって
きている。In recent years, the performance of the high-frequency amplifier has been improved, so that the gain per stage of the amplifier has been increased, and it has become necessary to stably operate the amplifier.

【００１４】本発明は、上記の問題を解決するものであ
り、高周波増幅器の安定性を増加させ、寄生発振等が発
生することのないマイクロ波およびミリ波帯域の増幅装
置を提供することを目的とする。An object of the present invention is to solve the above-mentioned problems and to provide a microwave and millimeter-wave band amplification device which increases the stability of a high-frequency amplifier and does not cause parasitic oscillation or the like. And

【００１５】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明の増幅装置は、高周波トランジスタと、前記高
周波トランジスタのゲートに接続する第１の抵抗と、前
記第１の抵抗の他端に接続された電気長がλ／４の第１
の分布定数線路と、前記第１の抵抗を所要周波数で高周
波的に短絡させる第２の分布定数線路からなる前記高周
波トランジスタのゲートにバイアスを供給する第１のバ
イアス供給回路と、電気長がλ／４の第３の分布定数線
路からなる前記高周波トランジスタのドレインにバイア
スを供給する第２のバイアス供給回路から構成され、前
記第１の分布定数線路の他端と、前記第３の分布定数線
路の他端に電圧入力端子を備えることを特徴とする。In order to achieve the above object, an amplifying apparatus according to the present invention comprises a high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, and a second resistor connected to the other end of the first resistor. The first connected electrical length of λ / 4
A first bias supply circuit for supplying a bias to the gate of the high-frequency transistor comprising a second distributed constant line for short-circuiting the first resistor at a required frequency at a high frequency; A second bias supply circuit for supplying a bias to the drain of the high-frequency transistor, comprising a third distributed constant line of / 4, the other end of the first distributed constant line, and the third distributed constant line. Is provided with a voltage input terminal at the other end.

【００１６】これにより、所要周波数における第１のバ
イアス供給回路のインピーダンスを有限の値にすること
ができるので、増幅装置の安定係数を大きくすることが
できるという効果を奏するものである。Thus, the impedance of the first bias supply circuit at a required frequency can be set to a finite value, so that the stability coefficient of the amplifier can be increased.

【００１７】[0017]

【発明の実施の形態】本発明の請求項１に記載の発明
は、高周波トランジスタと、前記高周波トランジスタの
ゲートに接続する第１の抵抗と、前記第１の抵抗の他端
に接続された電気長がλ／４の第１の分布定数線路と、
前記第１の抵抗を所要周波数で高周波的に短絡させる第
２の分布定数線路からなる前記高周波トランジスタのゲ
ートにバイアスを供給する第１のバイアス供給回路と、
電気長がλ／４の第３の分布定数線路からなる前記高周
波トランジスタのドレインにバイアスを供給する第２の
バイアス供給回路から構成され、前記第１の分布定数線
路の他端と、前記第３の分布定数線路の他端に電圧入力
端子を備えた増幅装置としたものであり、所要周波数に
おける第１のバイアス供給回路のインピーダンスを有限
の値にすることができるので、増幅装置の安定係数を大
きくすることができるという作用を有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to a first aspect of the present invention is directed to a high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, and an electric resistor connected to the other end of the first resistor. A first distributed constant line having a length of λ / 4;
A first bias supply circuit for supplying a bias to a gate of the high-frequency transistor, comprising a second distributed constant line for short-circuiting the first resistor at a required frequency at a high frequency;
A second bias supply circuit configured to supply a bias to a drain of the high-frequency transistor having a third distributed constant line having an electrical length of λ / 4, the other end of the first distributed constant line; And a voltage input terminal at the other end of the distributed constant line, and the impedance of the first bias supply circuit at a required frequency can be set to a finite value. It has the effect of being able to increase.

【００１８】また、請求項２に記載の発明は、高周波ト
ランジスタと、電気長がλ／４の第１の分布定数線路と
第２の抵抗からなる前記高周波トランジスタのゲートに
バイアスを供給する第３のバイアス供給回路と、前記高
周波トランジスタのドレインに接続する第３の抵抗と、
前記高周波トランジスタのドレインに接続する電気長が
λ／４の第３の分布定数線路と、前記第３の抵抗を所要
周波数で高周波的に短絡させる第４の分布定数線路から
なる前記高周波トランジスタのドレインにバイアスを供
給する第４のバイアス供給回路から構成され、前記第２
の抵抗の他端と、前記第３の分布定数線路の他端に電圧
入力端子を備えた増幅装置としたものであり、所要周波
数における第４のバイアス供給回路のインピーダンスを
有限の値にすることができるので、増幅装置の安定係数
を大きくすることができるという作用を有する。According to a second aspect of the present invention, a bias is supplied to a high-frequency transistor, and a gate of the high-frequency transistor comprising a first distributed constant line having an electrical length of λ / 4 and a second resistor. A bias supply circuit, a third resistor connected to the drain of the high-frequency transistor,
A drain of the high-frequency transistor, comprising: a third distributed constant line connected to the drain of the high-frequency transistor and having an electrical length of λ / 4; and a fourth distributed constant line that short-circuits the third resistor at a required frequency at a high frequency. And a fourth bias supply circuit for supplying a bias to the second
And a voltage input terminal at the other end of the third distributed constant line, and the impedance of the fourth bias supply circuit at a required frequency is set to a finite value. Therefore, there is an effect that the stability coefficient of the amplification device can be increased.

【００１９】請求項３に記載の発明は、高周波トランジ
スタと、前記高周波トランジスタのゲートに接続する第
１の抵抗と、前記第１の抵抗の他端に接続された電気長
がλ／４の第１の分布定数線路と、前記第１の抵抗の他
端に接続された第４の抵抗と、前記第１の抵抗および前
記第４の抵抗を所要周波数で高周波的に短絡させる第５
の分布定数線路からなる前記高周波トランジスタのゲー
トにバイアスを供給する第５のバイアス供給回路と、電
気長がλ／４の第３の分布定数線路からなる前記高周波
トランジスタのドレインにバイアスを供給する第２のバ
イアス供給回路から構成され、前記第１の分布定数線路
の他端と、前記第３の分布定数線路の他端に電圧入力端
子を備えた増幅装置としたものであり、所要周波数にお
ける第５のバイアス供給回路のインピーダンスを有限の
値にすることができるので増幅装置の安定係数を大きく
することができ、しかも、低周波数帯域のインピーダン
スと所要周波数でのインピーダンスをそれぞれ自由に設
定できるという作用を有する。According to a third aspect of the present invention, there is provided a high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, and an electrical length connected to the other end of the first resistor having an electric length of λ / 4. No. 1 distributed constant line, a fourth resistor connected to the other end of the first resistor, and a fifth resistor for short-circuiting the first resistor and the fourth resistor at a required frequency at a high frequency.
A fifth bias supply circuit for supplying a bias to the gate of the high-frequency transistor composed of a distributed constant line; And an amplifying device comprising a voltage input terminal at the other end of the first distributed constant line and the other end of the third distributed constant line. 5, the impedance of the bias supply circuit can be set to a finite value, so that the stability coefficient of the amplifier can be increased, and the impedance in the low frequency band and the impedance at the required frequency can be set freely. Having.

【００２０】請求項４に記載の発明は、高周波トランジ
スタと、前記高周波トランジスタのゲートに接続する第
１の抵抗と、前記第１の抵抗の他端に接続された電気長
がλ／４の第１の分布定数線路と、第１の抵抗を所要周
波数で高周波的に短絡させる第２の分布定数線路からな
る前記高周波トランジスタのゲートにバイアスを供給す
る第１のバイアス供給回路と、前記高周波トランジスタ
のドレインに接続する第３の抵抗と、前記高周波トラン
ジスタのドレインに接続する電気長がλ／４の第３の分
布定数線路と、前記第３の抵抗を所要周波数で高周波的
に短絡させる第４の分布定数線路からなる前記高周波ト
ランジスタのドレインにバイアスを供給する第４のバイ
アス供給回路から構成され、前記第１の分布定数線路の
他端と、前記第３の分布定数線路の他端に電圧入力端子
を備えた増幅装置としたものであり、所要周波数におけ
る第１のバイアス供給回路および第４のバイアス供給回
路のインピーダンスがそれぞれ有限の値にすることがで
きるので、増幅装置の安定係数を大きくすることがで
き、より安定動作をさせることができるという作用を有
する。According to a fourth aspect of the present invention, there is provided a high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, and an electrical length connected to the other end of the first resistor having an electric length of λ / 4. A first bias supply circuit for supplying a bias to a gate of the high-frequency transistor, the first bias supply circuit comprising a first distributed constant line, a second distributed constant line for short-circuiting a first resistor at a required frequency at a high frequency, A third resistor connected to the drain, a third distributed constant line having an electrical length of λ / 4 connected to the drain of the high-frequency transistor, and a fourth short-circuiting the third resistor at a required frequency at a high frequency. A fourth bias supply circuit configured to supply a bias to a drain of the high-frequency transistor formed of a distributed constant line, the other end of the first distributed constant line, and the third bias supply circuit; This is an amplifying device having a voltage input terminal at the other end of the distributed constant line. Since the impedances of the first bias supply circuit and the fourth bias supply circuit at a required frequency can be finite, respectively. This has the effect that the stability coefficient of the amplifier device can be increased and more stable operation can be achieved.

【００２１】請求項５に記載の発明は、高周波トランジ
スタと、前記高周波トランジスタのゲートに接続する第
１の抵抗と、前記第１の抵抗の他端に接続された電気長
がλ／４の第１の分布定数線路と、前記第１の抵抗の他
端に接続された第４の抵抗と、前記第１の抵抗および前
記第４の抵抗を所要周波数で高周波的に短絡させる第５
の分布定数線路からなる前記高周波トランジスタのゲー
トにバイアスを供給する第５のバイアス供給回路と、前
記高周波トランジスタのドレインに接続する第３の抵抗
と、前記高周波トランジスタのドレインに接続する電気
長がλ／４の第３の分布定数線路と、前記第３の抵抗を
所要周波数で高周波的に短絡させる第４の分布定数線路
からなる前記高周波トランジスタのドレインにバイアス
を供給する第４のバイアス供給回路から構成され、前記
第１の分布定数線路の他端と、前記第３の分布定数線路
の他端に電圧入力端子を備えた増幅装置としたものであ
り、所要周波数における第５のバイアス供給回路および
第４のバイアス供給回路のインピーダンスがそれぞれ有
限の値にすることができるので、増幅装置の安定係数を
大きくすることができより安定動作をさせることがで
き、しかも、低周波数帯域のインピーダンスと所要周波
数でのインピーダンスをそれぞれ自由に設定できるとい
う作用を有する。According to a fifth aspect of the present invention, there is provided a high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, and an electric length connected to the other end of the first resistor having an electric length of λ / 4. No. 1 distributed constant line, a fourth resistor connected to the other end of the first resistor, and a fifth resistor for short-circuiting the first resistor and the fourth resistor at a required frequency at a high frequency.
A fifth bias supply circuit configured to supply a bias to the gate of the high-frequency transistor, the third resistor connected to the drain of the high-frequency transistor, and the electrical length connected to the drain of the high-frequency transistor is λ. A fourth bias supply circuit for supplying a bias to the drain of the high-frequency transistor, comprising a third distributed constant line of / 4 and a fourth distributed constant line for short-circuiting the third resistor at a required frequency at a high frequency. And an amplifying device having a voltage input terminal at the other end of the first distributed constant line and the other end of the third distributed constant line, wherein a fifth bias supply circuit at a required frequency is provided. Since the impedance of the fourth bias supply circuit can be set to a finite value, it is possible to increase the stability coefficient of the amplifier. Kiyori can be stable operation, moreover, has the effect of the impedance at the required frequency and the impedance of the low frequency band can be freely set.

【００２２】請求項６に記載の発明は、第１の高周波ト
ランジスタと、第２の高周波トランジスタと、前記第１
の高周波トランジスタのゲートに接続する第１の抵抗
と、前記第１の抵抗の他端に接続された電気長がλ／４
の第１の分布定数線路と、前記第１の抵抗を所要周波数
で高周波的に短絡させる第２の分布定数線路からなる前
記第１の高周波トランジスタのゲートにバイアスを供給
する第１のバイアス供給回路と、前記第２の高周波トラ
ンジスタのゲートに接続する第５の抵抗と、前記第５の
抵抗の他端に接続された電気長がλ／４の第６の分布定
数線路と、前記第５の抵抗を所要周波数で高周波的に短
絡させる第７の分布定数線路からなる前記第２の高周波
トランジスタのゲートにバイアスを供給する第６のバイ
アス供給回路と、前記第１の高周波トランジスタのドレ
インに接続する電気長がλ／４の第３の分布定数線路か
らなる第２のバイアス供給回路と、前記第２の高周波ト
ランジスタのドレインに接続する電気長がλ／４の第８
の分布定数線路からなる第７のバイアス供給回路から構
成され、前記第１の分布定数線路の他端と前記第６の分
布定数線路の他端を接続した電圧入力端子と、前記第３
の分布定数線路の他端と前記第８の分布定数線路の他端
を接続した電圧入力端子とを備えた増幅装置としたもの
であり、所要周波数における第１および第６のバイアス
供給回路のインピーダンスをそれぞれ個別に有限の値に
設定することができるので、増幅装置の安定係数を大き
くすることができ、しかも、第１の高周波トランジスタ
と第２の高周波トランジスタのゲートおよびドレインに
供給する電圧入力端子を１つにすることができるという
作用を有する。According to a sixth aspect of the present invention, there is provided the first high-frequency transistor, the second high-frequency transistor, and the first high-frequency transistor.
A first resistor connected to the gate of the high-frequency transistor and an electrical length connected to the other end of the first resistor are λ / 4.
A first distributed constant line, and a first bias supply circuit for supplying a bias to a gate of the first high-frequency transistor, the second distributed constant line short-circuiting the first resistor at a required frequency at a high frequency. A fifth resistor connected to the gate of the second high-frequency transistor, a sixth distributed constant line connected to the other end of the fifth resistor and having an electrical length of λ / 4, A sixth bias supply circuit configured to supply a bias to a gate of the second high-frequency transistor, comprising a seventh distributed constant line for short-circuiting a resistor at a required frequency at a high frequency, and connected to a drain of the first high-frequency transistor. A second bias supply circuit comprising a third distributed constant line having an electric length of λ / 4, and an eighth bias supply circuit connected to the drain of the second high-frequency transistor having an electric length of λ / 4.
A voltage input terminal connected to the other end of the first distributed constant line and the other end of the sixth distributed constant line;
, And a voltage input terminal connected to the other end of the eighth distributed constant line, and the impedance of the first and sixth bias supply circuits at a required frequency. Can be individually set to finite values, so that the stability coefficient of the amplifier can be increased, and the voltage input terminals supplied to the gate and drain of the first high-frequency transistor and the second high-frequency transistor Can be reduced to one.

【００２３】請求項７に記載の発明は、第１の高周波ト
ランジスタと、第２の高周波トランジスタと、電気長が
λ／４の第１の分布定数線路と第２の抵抗からなる前記
第１の高周波トランジスタのゲートにバイアスを供給す
る第１のバイアス供給回路と、電気長がλ／４の第９の
分布定数線路と第６の抵抗からなる前記第２の高周波ト
ランジスタのゲートにバイアスを供給する第８のバイア
ス供給回路と、前記第１の高周波トランジスタのドレイ
ンに接続する第３の抵抗と、前記第１の高周波トランジ
スタのドレインに接続する電気長がλ／４の第３の分布
定数線路と、前記第３の抵抗を所要周波数で高周波的に
短絡させる第４の分布定数線路からなる第４のバイアス
供給回路と、前記第２の高周波トランジスタのドレイン
に接続する第７の抵抗と、前記第２の高周波トランジス
タのドレインに接続する電気長がλ／４の第８の分布定
数線路と、前記第７の抵抗を所要周波数で高周波的に短
絡させる第１０の分布定数線路からなる第９のバイアス
供給回路から構成され、前記第２の抵抗の他端と前記第
６の抵抗の他端を接続した電圧入力端子と、前記第３の
分布定数線路の他端と前記第８の分布定数線路の他端を
接続した電圧入力端子とを備えた増幅装置としたもので
あり、所要周波数における第４および第９のバイアス供
給回路のインピーダンスをそれぞれ個別に有限の値に設
定することができるので、増幅装置の利得を抑え安定係
数を大きくすることができ、しかも、第１の高周波トラ
ンジスタと第２の高周波トランジスタのドレインに供給
する電圧入力端子を１つにすることができるという作用
を有する。According to a seventh aspect of the present invention, the first high-frequency transistor, the second high-frequency transistor, the first distributed constant line having an electrical length of λ / 4, and the second resistance are provided. A first bias supply circuit for supplying a bias to the gate of the high-frequency transistor, and a bias for supplying a bias to the gate of the second high-frequency transistor comprising a ninth distributed constant line having an electrical length of λ / 4 and a sixth resistor; An eighth bias supply circuit, a third resistor connected to the drain of the first high-frequency transistor, and a third distributed constant line connected to the drain of the first high-frequency transistor and having an electrical length of λ / 4. A fourth bias supply circuit comprising a fourth distributed constant line for short-circuiting the third resistor at a required frequency at a high frequency, and a seventh resistor connected to a drain of the second high-frequency transistor. An eighth distributed constant line connected to the drain of the second high-frequency transistor and having an electrical length of λ / 4, and a tenth distributed constant line for short-circuiting the seventh resistor at a required frequency at a high frequency. A ninth bias supply circuit, a voltage input terminal connecting the other end of the second resistor and the other end of the sixth resistor, the other end of the third distributed constant line, and the eighth input terminal. An amplifier having a voltage input terminal to which the other end of the distributed constant line is connected, wherein the impedances of the fourth and ninth bias supply circuits at required frequencies can be individually set to finite values. Therefore, the gain of the amplifying device can be suppressed and the stability coefficient can be increased, and the voltage input terminals supplied to the drains of the first high-frequency transistor and the second high-frequency transistor can be reduced to one. Has the effect of cutting.

【００２４】請求項８に記載の発明は、前記第１の抵抗
と前記第２の分布定数線路間に設置した第４の抵抗と、
前記第５の抵抗と前記第７の分布定数線路間に設置した
第８の抵抗とを備えた、請求項６記載の増幅装置とした
ものであり、所要周波数と低周波帯域におけるゲートへ
のバイアス供給回路のインピーダンスをそれぞれ個別に
有限の値に設定することができ、増幅装置の安定係数を
大きくすることができ、しかも、第１の高周波トランジ
スタと第２の高周波トランジスタのドレインに供給する
電圧入力端子を１つにすることができるという作用を有
する。[0024] According to the present invention, a fourth resistor is provided between the first resistor and the second distributed constant line,
7. The amplifying device according to claim 6, further comprising an eighth resistor provided between the fifth resistor and the seventh distributed constant line, wherein a bias to a gate in a required frequency and a low frequency band is provided. The impedance of the supply circuit can be individually set to a finite value, the stability coefficient of the amplifier can be increased, and the voltage input supplied to the drains of the first high-frequency transistor and the second high-frequency transistor This has the effect that one terminal can be used.

【００２５】請求項９に記載の発明は、前記第１の高周
波トランジスタのドレインに接続した第３の抵抗と、前
記第３の抵抗を所要周波数で高周波的に短絡する第４の
分布定数線路と、前記第２の高周波トランジスタのドレ
インに接続する第７の抵抗と、前記第７の抵抗を所要周
波数で高周波的に短絡する第１０の分布定数線路とを備
えた、請求項６記載の増幅装置としたものであり、所要
周波数における、第１の高周波トランジスタのゲートお
よびドレインと、第２の高周波トランジスタのゲートお
よびドレインのバイアス供給回路のインピーダンスをそ
れぞれ個別に有限の値に設定することができ、増幅装置
の利得を抑え安定係数を大きくすることができ、しか
も、第１の高周波トランジスタとドレインに設置する抵
抗３と第２の高周波トランジスタのゲートに設置する抵
抗５は所要周波数において並列接続になるので第２の高
周波トランジスタのゲートに設置する抵抗５を大きくし
低周波帯域での安定性を高めることができ、また、第１
の高周波トランジスタと第２の高周波トランジスタのゲ
ートおよびドレインに供給する電圧入力端子をそれぞれ
１つにすることができるという作用を有する。According to a ninth aspect of the present invention, there is provided the third resistor connected to the drain of the first high-frequency transistor, and the fourth distributed constant line for short-circuiting the third resistor at a required frequency at a high frequency. 7. The amplifying device according to claim 6, further comprising: a seventh resistor connected to a drain of said second high-frequency transistor; and a tenth distributed constant line for short-circuiting said seventh resistor at a required frequency in a high-frequency manner. The impedance of the gate and drain of the first high-frequency transistor and the impedance of the bias supply circuit of the gate and drain of the second high-frequency transistor at the required frequency can be individually set to finite values, The gain of the amplifying device can be suppressed and the stability coefficient can be increased. In addition, the first high-frequency transistor and the resistor 3 installed at the drain and the second high-frequency transistor The resistor 5 to be installed to the gate of the transistor can be increased stability at a low frequency band to increase the resistance 5 to be installed to a gate of the second high-frequency transistors because put in parallel at the required frequency, also, the first
And the second high-frequency transistor and the second high-frequency transistor have a single voltage input terminal.

【００２６】請求項1０に記載の発明は、前記第１の高
周波トランジスタのドレインに接続した第３の抵抗と、
前記第３の抵抗を所要周波数で高周波的に短絡する第４
の分布定数線路と、前記第２の高周波トランジスタのド
レインに接続する第７の抵抗と、前記第７の抵抗を所要
周波数で高周波的に短絡する第１０の分布定数線路とを
備えた、請求項８記載の増幅装置としたものであり、所
要周波数における、第１の高周波トランジスタのゲート
およびドレインと、第２の高周波トランジスタのゲート
およびドレインのバイアス供給回路のインピーダンスを
それぞれ個別に有限の値に設定することができ、増幅装
置の利得を抑え安定係数を大きくすることができ、しか
も、第１の高周波トランジスタとドレインに設置する抵
抗３と第２の高周波トランジスタのゲートに直列に設置
する抵抗５と抵抗８が並列接続になるので第２の高周波
トランジスタのべ−スに設置する抵抗３と抵抗８を大き
くし低周波帯域での安定性を高めることができ、さら
に、第１の高周波トランジスタと第２の高周波トランジ
スタのゲートおよびドレインに供給する電圧入力端子を
それぞれ1つにすることができるという作用を有する。According to a tenth aspect of the present invention, a third resistor connected to a drain of the first high-frequency transistor;
A fourth circuit for short-circuiting the third resistor at a required frequency at a high frequency;
11. A distributed constant line, a seventh resistor connected to the drain of the second high-frequency transistor, and a tenth distributed constant line that short-circuits the seventh resistor at a required frequency in a high-frequency manner. 8, wherein the impedance of the gate and drain of the first high-frequency transistor and the impedance of the gate and drain of the gate and drain of the second high-frequency transistor at required frequencies are individually set to finite values. The gain of the amplifying device can be suppressed and the stability factor can be increased. In addition, the resistor 3 installed in the drain of the first high-frequency transistor and the resistor 5 installed in series with the gate of the second high-frequency transistor can be used. Since the resistor 8 is connected in parallel, the resistor 3 and the resistor 8 installed on the base of the second high-frequency transistor are increased to increase the resistance in the low-frequency band. It is possible to increase the stability further, such an action may be first RF transistor and a voltage input terminal to the gate and drain of the second high-frequency transistor in each one.

【００２７】請求項１１乃至請求項２０に記載の発明
は、第１の高周波トランジスタおよび第２の高周波トラ
ンジスタに近接する抵抗を、高周波トランジスタと同じ
デバイスに製造するようにした増幅装置であり、部品点
数の削減ができ、しかも、高周波トランジスタと同じデ
バイス上での抵抗の面積は小さくなるため、コストの上
昇も抑えることかできるという作用を有する。また、増
幅器の入出力端に直流成分をカットするコンデンサ等を
挿入する場合は、そのコンデンサも高周波トランジスタ
と同一デバイス上に製造することもできるという作用を
有する。The invention according to claims 11 to 20 is an amplifying apparatus in which a resistor close to the first high-frequency transistor and the second high-frequency transistor is manufactured in the same device as the high-frequency transistor. Since the number of points can be reduced and the area of the resistor on the same device as that of the high-frequency transistor is reduced, an effect of suppressing an increase in cost can be obtained. Further, when a capacitor or the like that cuts a DC component is inserted into the input / output terminal of the amplifier, the capacitor can be manufactured on the same device as the high-frequency transistor.

【００２８】以下、本発明の実施の形態について図面を
用いて説明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【００２９】（第１の実施の形態）図１は、本発明の第
１の実施の形態の増幅装置の構成を示したもので、従来
例と同じ動作、同じ機能を有するものには同じ符号を付
けてある。(First Embodiment) FIG. 1 shows the configuration of an amplifying device according to a first embodiment of the present invention. Is attached.

【００３０】図１において、図９の従来例との相異点
は、ゲートバイアス供給回路10が従来のゲートバイアス
供給回路８と異なっているだけで、その他は同じ構成に
なっている。ゲートバイアス供給回路10は、GaAsFETか
ら成るトランジスタ１のゲートに接続される抵抗101
と、この抵抗101を所要周波数で高周波的に短絡する電
気長がλ／４の分布定数線路102と、電気長がλ／４の
分布定数線路103と、このλ／４分布定数線路103を高周
波的に接地するコンデンサ104と、抵抗107及び高周波コ
イル108と、さらに低周波での寄生発振を抑圧するため
にコンデンサ104と並列に設けた抵抗105及びコンデンサ
106とから構成されている。In FIG. 1, the difference from the conventional example of FIG. 9 is that the gate bias supply circuit 10 is different from the conventional gate bias supply circuit 8, and the other configuration is the same. The gate bias supply circuit 10 includes a resistor 101 connected to the gate of the transistor 1 made of GaAs FET.
And a distributed constant line 102 having an electrical length of λ / 4 for short-circuiting the resistor 101 at a required frequency at a high frequency, a distributed constant line 103 having an electrical length of λ / 4, and a λ / 4 distributed constant line 103 connected to a high frequency. A capacitor 104, which is electrically grounded, a resistor 107 and a high-frequency coil 108, and a resistor 105 and a capacitor which are provided in parallel with the capacitor 104 in order to suppress parasitic oscillation at a low frequency.
106.

【００３１】このような構成された第１の実施の形態の
増幅装置において、基本的な増幅動作は従来例と同様
で、高周波信号が入力端子４に入力されると入力整合回
路２の共役整合により反射を生じさせることなくトラン
ジスタ１のゲートに伝送され、さらに、出力整合回路３
の共役整合により反射を生じさせることなく出力端子５
に伝送され出力される。なお、トランジスタ１は、ゲー
トバイアス供給回路10とドレインバイアス回路９のバイ
アス電圧で定まる動作点で高周波信号の増幅動作を行な
う。In the amplifying device of the first embodiment configured as described above, the basic amplifying operation is the same as that of the conventional example. When a high-frequency signal is input to the input terminal 4, the conjugate matching of the input matching circuit 2 is performed. Is transmitted to the gate of the transistor 1 without causing reflection, and the output matching circuit 3
Output terminal 5 without causing reflection due to conjugate matching of
Is transmitted and output. The transistor 1 performs an operation of amplifying a high-frequency signal at an operating point determined by the bias voltages of the gate bias supply circuit 10 and the drain bias circuit 9.

【００３２】ここで、ゲートバイアス供給回路10は、所
要周波数f₀で電気長がλ／４の先端開放分布定数線路10
2によってＢ点で高周波的に短絡になり、電気長がλ／
４の先端開放分布定数線路103によってＢ点で高周波的
にインピーダンスが無限大になるので、所要周波数f₀に
おいてはＡ点から見たゲートバイアス供給回路10のイン
ピーダンスは抵抗101の抵抗値になる。なお、所要周波
数f₀より低い周波数では、λ／４の先端関放分布定数線
路102とλ／４の先端短絡分布定数線路103はλ／２の先
端開放分布定数線路と見なすことができるので、所要周
波数f₀の１／２の周波数で通過特性が最大になる特性が
生じるが、分布定数線路102および103の特性インピーダ
ンスを小さくすることにより抑えることができる。ま
た、さらに低い近周波数帯域では、分布定数線路102お
よび103は線路と見なすことができ、この時のインピー
ダンスは抵抗101と107の直流抵抗分のみとなる。Here, the gate bias supply circuit 10 has an open-ended distributed constant line 10 having a required frequency f ₀ and an electrical length of λ / 4.
2 causes a high frequency short circuit at point B, and the electrical length is λ /
The impedance of the gate bias supply circuit 10 as viewed from the point A becomes the resistance value of the resistor 101 at the required frequency f ₀ because the impedance at the point B becomes infinite at a high frequency due to the open-ended distributed constant line 103 of FIG. Note that, at a frequency lower than the required frequency f ₀ , the λ / 4 tip radiation distributed constant line 102 and the λ / 4 short-circuited distributed constant line 103 can be regarded as λ / 2 open-ended distributed constant lines. There occurs a characteristic in which the transmission characteristic becomes maximum at half the required frequency f ₀ , but this can be suppressed by reducing the characteristic impedance of the distributed constant lines 102 and 103. In a lower near-frequency band, the distributed constant lines 102 and 103 can be regarded as lines, and the impedance at this time is only the DC resistance of the resistors 101 and 107.

【００３３】図３(ａ)、(ｂ)は、ゲートバイアス供給回
路10の定数を所要周波数f₀を25GHzに設定し、主線路か
らみたＳパラメータおよび通過特性を示したものであ
る。また、図３(ａ)、(ｂ)より明らかなように、所要周
波数f₀＝25GHzにおいて、ゲートバイアス供給回路10の
インピーダンスが小さくなり、通過特性の減衰量が大き
くなっている。FIG. 3 (a), (b) is a constant gate bias supply circuit 10 to set the required frequency f ₀ to 25 GHz, which shows the S parameters and pass characteristics viewed from the main line. Further, as is clear from FIGS. 3A and 3B, at the required frequency f ₀ = 25 GHz, the impedance of the gate bias supply circuit 10 is reduced, and the attenuation of the pass characteristic is increased.

【００３４】このような、ゲートバイアス供給回路10を
増幅装置に接続した時の増幅装置の通過特性および安定
係数Ｋを図２(ａ)、(ｂ)に示す。この場合、増幅装置に
入力された入力信号は、ゲートバイアス供給回路10のイ
ンピーダンスとトランジスタ１の入力インピーダンスの
分圧比で分圧された信号が入力されるので、ゲートバイ
アス供給回路10の抵抗101の抵抗値を適当な抵抗値に設
定することにより、増幅装置の利得を抑えることができ
安定係数Ｋを１より大きくすることができる。従って、
所要周波数f₀においても安定に動作させることができ
る。また、低周波数帯域においては、抵抗107の直列抵
抗の抵抗値により、ゲートバイアス供給回路10のインピ
ーダンスが小さくなるように設定することにより、寄生
発振を抑えることができる。FIGS. 2A and 2B show the pass characteristics and the stability coefficient K of the amplifier when the gate bias supply circuit 10 is connected to the amplifier. In this case, a signal obtained by dividing the input signal input to the amplifying device by the voltage dividing ratio of the impedance of the gate bias supply circuit 10 and the input impedance of the transistor 1 is input. By setting the resistance value to an appropriate resistance value, the gain of the amplifier can be suppressed, and the stability coefficient K can be made larger than 1. Therefore,
It can be also stably operate at the required frequency f _0. In the low frequency band, the parasitic oscillation can be suppressed by setting the impedance of the gate bias supply circuit 10 to be small according to the resistance value of the series resistance of the resistor 107.

【００３５】以上のように、ゲートバイアス供給回路10
に、トランジスタ１のゲートに接続される抵抗101と、
この抵抗101を所要周波数で短絡する電気長がλ／４の
分布定数線路102を付けることにより、所要周波数f₀で
は電気長がλ／４の先端開放分布定数線路102によって
Ｂ点で高周波的に短絡することができ、所要周波数f₀で
のＡ点から見たゲートバイアス供給回路10のインピーダ
ンスは抵抗101の抵抗値になる。トランジスタ１に入力
される信号は、ゲートバイアス供給回路10のインピーダ
ンスとトランジスタ１の入力インピーダンスの分圧比で
分圧された信号になる。従って、増幅装置の利得を抑え
ることができ、安定係数Ｋを１より大きくすることがで
きるので、所要周波数f₀においても安定に動作させるこ
とができるという効果を有する。As described above, the gate bias supply circuit 10
A resistor 101 connected to the gate of the transistor 1;
By providing a distributed constant line 102 having an electrical length of λ / 4, which short-circuits the resistor 101 at a required frequency, at the required frequency f ₀ , the open-ended distributed constant line 102 having an electrical length of λ / 4 has a high frequency at point B. The gate bias supply circuit 10 can be short-circuited and the impedance of the gate bias supply circuit 10 as viewed from the point A at the required frequency f ₀ becomes the resistance value of the resistor 101. The signal input to the transistor 1 is a signal divided by the voltage dividing ratio of the impedance of the gate bias supply circuit 10 and the input impedance of the transistor 1. Therefore, it is possible to suppress the gain of the amplifier, it is possible to increase from 1 stability factor K, an effect that can be stably operated at the required frequency f _0.

【００３６】なお、抵抗101の抵抗値を可変することに
より、所要周波数f₀における利得を制御することもでき
る。It should be noted, the resistance value of the resistor 101 by varying, it is also possible to control the gain at the required frequency f _0.

【００３７】なお、低周波数で安定化させるための抵抗
107は、トランジスタ１のゲートと電圧入力端子間に抵
抗101を設置しているので、抵抗107を省いても構わな
い。Note that a resistor for stabilizing at a low frequency is used.
Since the resistor 107 is provided between the gate of the transistor 1 and the voltage input terminal, the resistor 107 may be omitted.

【００３８】なお、低周波での寄生発振を防止してい
る、抵抗105及びコンデンサ106と、コンデンサ104は同
じ機能を有するものであれば他の構成にしても構わず、
特に限定するものではない。The resistor 105 and the capacitor 106, which prevent the parasitic oscillation at a low frequency, and the capacitor 104 may have another configuration as long as they have the same function.
There is no particular limitation.

【００３９】なお、λ／４の先端開放分布定数線路102
は、λ／２の先端短絡分布定数線路に置き換えても構わ
ず、その場合でも同様の機能及び効果が得られる。The λ / 4 open-ended distributed constant line 102
May be replaced with a λ / 2 short-circuit distributed constant line. Even in such a case, the same function and effect can be obtained.

【００４０】なお、トランジスタ１と抵抗101を同一の
デバイス上に製造することができる。また、増幅装置の
入出力端に直流成分をカットするコンデンサ等を挿入す
る場合は、そのコンデンサも高周波トランジスタと同一
デバイス上に製造することもでき、これによりフリップ
実装することにより部品点数の増加を抑えることができ
る。また、電圧入力端子とトランジスタのゲート間に抵
抗101を挿入したことにより抵抗107を省くことができ、
フリップ実装をする場合には部品点数を削減できる。The transistor 1 and the resistor 101 can be manufactured on the same device. In addition, when a capacitor or the like that cuts a direct current component is inserted into the input / output terminal of the amplifier, the capacitor can be manufactured on the same device as the high-frequency transistor, thereby increasing the number of parts by flip mounting. Can be suppressed. Also, by inserting the resistor 101 between the voltage input terminal and the gate of the transistor, the resistor 107 can be omitted,
In the case of flip mounting, the number of components can be reduced.

【００４１】（第２の実施の形態）図４は、本発明の第
２の実施の形態の増幅装置の構成を示したもので、従来
例と同じ動作、同じ機能を有するものには同じ符号を付
けてある。(Second Embodiment) FIG. 4 shows the configuration of an amplifying apparatus according to a second embodiment of the present invention. Is attached.

【００４２】図４において、図９の従来例との相異点
は、ドレインバイアス供給回路20が従来のドレインバイ
アス供給回路９と異なっているだけで、その他は同じ構
成になっている。ドレインバイアス供給回路20は、トラ
ンジスタ１のドレインに接続される抵抗201と、この抵
抗201を所要周波数で高周波的に短絡する電気長がλ／
４の分布定数線路202と、電気長がλ／４の分布定数線
路203と、このλ／４分布定数線路203を高周波的に接地
するコンデンサ204と、高周波コイル207と、さらに低周
波での寄生発振を抑圧するためにコンデンサ204と並列
に設けた抵抗205及びコンデンサ206とから構成されてい
る。In FIG. 4, the difference from the conventional example of FIG. 9 is that the drain bias supply circuit 20 is different from the conventional drain bias supply circuit 9, and the other configuration is the same. The drain bias supply circuit 20 has a resistor 201 connected to the drain of the transistor 1 and an electrical length for short-circuiting the resistor 201 at a required frequency at a high frequency of λ /
4, a distributed constant line 203 having an electrical length of λ / 4, a capacitor 204 for grounding the λ / 4 distributed constant line 203 at a high frequency, a high frequency coil 207, and a parasitic at a low frequency. It is composed of a resistor 205 and a capacitor 206 provided in parallel with the capacitor 204 to suppress oscillation.

【００４３】このような構成の第２の実施の形態の増幅
装置において、基本的な増幅動作は従来例と同様で、高
周波信号が入力端子４に入力されると入力整合回路２の
共役整合により反射を生じさせることなくトランジスタ
１のゲートに伝送され、さらに、出力整合回路３の共役
整合により反射を生じさせることなく出力端子５に伝送
され出力される。なお、トランジスタ１は、ゲートバイ
アスは供給回路８とドレインバイアス回路20のバイアス
電圧で定まる動作点で高周波信号の増幅動作を行なう。In the amplifying device of the second embodiment having such a configuration, the basic amplifying operation is the same as that of the conventional example. When a high-frequency signal is input to the input terminal 4, the input matching circuit 2 performs conjugate matching. The signal is transmitted to the gate of the transistor 1 without causing reflection, and further transmitted and output to the output terminal 5 without causing reflection due to the conjugate matching of the output matching circuit 3. In addition, the transistor 1 performs an amplifying operation of a high-frequency signal at an operating point whose gate bias is determined by the bias voltage of the supply circuit 8 and the drain bias circuit 20.

【００４４】ここで、ドレインバイアス供給回路20にお
いて、所要周波数f₀で電気長がλ／４の先端開放分布定
数線路202によってＥ点で高周波的に短絡になる。ま
た、高周波領域ではコンデンサ204のインピーダンスが
ゼロに近くなるように設定することにより、所要周波数
において分布定数線路203は片端が短絡された状態に見
なせλ／４分布定数線路203のインピーダンスは無限大
になる。従って、所要周波数f₀での増幅装置の主線路Ｄ
点から見たドレインバイアス供給回路20のインピーダン
スは、抵抗201の抵抗値になる。また、この構成では、
ドレイン電圧入力端子７から主線路のＤ点までの間に、
従来と同様に抵抗を設けていないので直流的には従来例
と同じバイアス電圧を加えることができる。Here, in the drain bias supply circuit 20, at the required frequency f ₀ , a short circuit occurs at a point E at a high frequency due to the open-ended distributed constant line 202 having an electrical length of λ / 4. Also, by setting the impedance of the capacitor 204 to be close to zero in the high frequency region, the distributed constant line 203 can be regarded as being short-circuited at one end at a required frequency, and the impedance of the λ / 4 distributed constant line 203 is infinite. become. Therefore, the main line D of the amplifier at the required frequency f ₀
The impedance of the drain bias supply circuit 20 from the point of view becomes the resistance value of the resistor 201. Also, in this configuration,
Between the drain voltage input terminal 7 and the point D of the main line,
Since no resistor is provided as in the conventional case, the same bias voltage as in the conventional example can be applied in DC.

【００４５】このような、ドレインバイアス供給回路20
を増幅装置に接続した場合、高周波的にはトランジスタ
１のドレインにドレインバイアス供給回路20による抵抗
201の負荷を加えたと見なすことができる。従って、こ
の時の増幅装置は、抵抗201の負荷が加わることにより
増幅装置から見た負荷インピーダンスが小さくなるの
で、増幅装置の利得は小さくなり、安定動作するように
なる。このドレインバイアス供給回路20の抵抗201の抵
抗値を、安定係数Ｋが１より大きくなるように設定する
ことにより、所要周波数f₀においても安定に動作させる
ことができる。The drain bias supply circuit 20
Is connected to the amplifying device, in terms of high frequency, the resistance of the drain bias supply circuit 20
It can be considered that a load of 201 has been added. Accordingly, the load impedance of the amplifier at this time is reduced when the load of the resistor 201 is applied, so that the gain of the amplifier is reduced and the amplifier operates stably. The resistance value of the resistor 201 of the drain bias supply circuit 20, by setting as the stability factor K is greater than 1, it is possible to also stably operate at the required frequency f _0.

【００４６】以上のように、ドレインバイアス供給回路
20に、抵抗201と、この抵抗201を所要周波数で短絡する
電気長がλ／４の分布定数線路202を付けることによ
り、所要周波数f₀では電気長がλ／４の先端開放分布定
数線路202によってＥ点で高周波的に短絡することがで
き、所要周波数f₀でのＤ点から見たドレインバイアス供
給回路20のインピーダンスは抵抗201の抵抗値になる。
トランジスタ1から出力された信号は、ドレインバイア
ス供給回路20のインピーダンスが付加されることにより
負荷インピーダンスが小さくなるので、増幅器の利得が
小さくなり、安定係数Ｋを１より大きくすることができ
る。従って、所要周波数f₀においても安定に動作させる
ことができるという効果を有する。As described above, the drain bias supply circuit
By adding a resistor 201 and a distributed constant line 202 having an electrical length of λ / 4 for short-circuiting the resistor 201 at a required frequency to 20, an open-ended distributed constant line 202 having an electrical length of λ / 4 at a required frequency f ₀ is provided. As a result, a high-frequency short circuit can be performed at the point E, and the impedance of the drain bias supply circuit 20 as viewed from the point D at the required frequency f ₀ becomes the resistance value of the resistor 201.
Since the load impedance of the signal output from the transistor 1 is reduced by adding the impedance of the drain bias supply circuit 20, the gain of the amplifier is reduced and the stability coefficient K can be made larger than 1. Therefore, an effect that can be stably operated at the required frequency f _0.

【００４７】なお、抵抗201の抵抗値を可変することに
より、所要周波数f₀における利得を制御することもでき
る。[0047] By varying the resistance value of the resistor 201, it is also possible to control the gain at the required frequency f _0.

【００４８】なお、低周波での寄生発振を防止してい
る、抵抗205及びコンデンサ206と、コンデンサ204は同
じ機能を有するものであれば他の構成にしても構わず、
特に限定するものではない。The resistor 205 and the capacitor 206, which prevent the parasitic oscillation at a low frequency, and the capacitor 204 may have another configuration as long as they have the same function.
There is no particular limitation.

【００４９】なお、λ／４の先端開放分布定数線路202
は、λ／２の先端短絡分布定数線路に置き換えても構わ
ず、その場合でも同様の機能及び効果が得られる。The λ / 4 open-ended distributed constant line 202
May be replaced with a λ / 2 short-circuit distributed constant line. Even in such a case, the same function and effect can be obtained.

【００５０】なお、トランジスタ１と抵抗201を同一の
デバイス上に製造することができる。また、増幅装置の
入出力端に直流成分をカットするコンデンサ等を挿入す
る場合は、そのコンデンサも高周波トランジスタと同一
デバイス上に製造することもでき、これによりフリップ
実装することにより部品点数の増加を抑えることができ
る。The transistor 1 and the resistor 201 can be manufactured on the same device. In addition, when a capacitor or the like that cuts a direct current component is inserted into the input / output terminal of the amplifier, the capacitor can be manufactured on the same device as the high-frequency transistor, thereby increasing the number of parts by flip mounting. Can be suppressed.

【００５１】（第３の実施の形態）図５は、本発明の第
３の実施の形態の増幅装置の構成の内、特にゲートバイ
アス供給回路30の構成を示したものである。(Third Embodiment) FIG. 5 shows the configuration of an amplifying apparatus according to a third embodiment of the present invention, in particular, the configuration of a gate bias supply circuit 30.

【００５２】図５において、ゲートバイアス供給回路30
は、トランジスタ１のゲートに接続される抵抗301と、
抵抗301と直列に接続された抵抗309と、直列に接続され
た抵抗301および抵抗309を所要周波数で高周波的に短絡
する電気長がλ／４の分布定数線路302と、電気長がλ
／４の分布定数線路303と、このλ／４分布定数線路303
を高周波的に接地するコンデンサ304と、抵抗307及び高
周波コイル308と、さらに低周波での寄生発振を抑圧す
るためにコンデンサ304と並列に設けた抵抗305及びコン
デンサ306とから構成されている。In FIG. 5, the gate bias supply circuit 30
Is a resistor 301 connected to the gate of the transistor 1,
A resistor 309 connected in series with the resistor 301, a distributed constant line 302 having an electrical length of λ / 4 for short-circuiting the resistor 301 and the resistor 309 connected in series at a required frequency at a high frequency, and an electrical length of λ
分布 distributed constant line 303 and λ / 4 distributed constant line 303
, A resistor 307 and a high-frequency coil 308, and a resistor 305 and a capacitor 306 provided in parallel with the capacitor 304 to suppress parasitic oscillation at low frequencies.

【００５３】このような構成のゲートバイアス供給回路
30を増幅装置に接続した場合でも、基本的な増幅動作は
従来例と同様で、高周波信号が入力端子に入力されると
入力整合回路の共役整合により反射を生じさせることな
くトランジスタのゲートに伝送され、さらに、出力整合
回路の共役整合により反射を生じさせることなく出力端
子に伝送され出力される。なお、トランジスタは、ゲー
トバイアス供給回路30とドレインバイアス回路のバイア
ス電圧で定まる動作点で高周波信号の増幅動作を行な
う。A gate bias supply circuit having such a configuration
Even when 30 is connected to an amplification device, the basic amplification operation is the same as that of the conventional example. When a high-frequency signal is input to the input terminal, it is transmitted to the transistor gate without causing reflection due to the conjugate matching of the input matching circuit. Then, the signal is transmitted to the output terminal without being reflected by the conjugate matching of the output matching circuit and output. The transistor performs an operation of amplifying a high-frequency signal at an operating point determined by the bias voltages of the gate bias supply circuit 30 and the drain bias circuit.

【００５４】ゲートバイアス供給回路30は、所要周波数
f₀で電気長がλ／４の先端開放分布定数線路302によっ
てB2点で高周波的に短絡になり、電気長がλ／４の先端
開放分布定数線路303によってB1点で高周波的にインピ
ーダンスが無限大になるので、所要周波数f₀においては
A1点から見たゲートバイアス供給回路30のインピーダン
スは抵抗301と抵抗309の抵抗値になる。図６(ａ)、(ｂ)
は、ゲートバイアス供給回路30の定数を所要周波数f₀を
25GHzに設定し、主線路からみたＳパラメータおよび通
過特性を示したものである。図６(ａ)、(ｂ)より所要周
波数f₀＝25GHzにおいて、ゲートバイアス供給回路30の
インピーダンスが小さくなり、通過特性の減衰量が大き
くなっている。The gate bias supply circuit 30 has the required frequency
At f ₀ , the open-ended distributed constant line 302 having an electric length of λ / 4 is short-circuited at a point B2 at a high frequency, and the open-ended distributed constant line 303 having an electric length of λ / 4 has an infinite impedance at a point B1 at a high frequency. At the required frequency f ₀
The impedance of the gate bias supply circuit 30 as seen from the point A1 is the resistance value of the resistors 301 and 309. Fig. 6 (a), (b)
Sets the required frequency f ₀ to the constant of the gate bias supply circuit 30.
It is set to 25 GHz, and shows S parameters and transmission characteristics viewed from the main line. 6A and 6B, at the required frequency f ₀ = 25 GHz, the impedance of the gate bias supply circuit 30 decreases, and the attenuation of the pass characteristic increases.

【００５５】このような、ゲートバイアス供給回路30を
増幅装置に接続した場合、所要周波数f₀において増幅装
置に入力された入力信号はゲートバイアス供給回路30の
インピーダンスとトランジスタ１の入力インピーダンス
の分圧比で分圧された信号が入力されるので、ゲートバ
イアス供給回路30の抵抗301および309の抵抗値を適当な
抵抗値に設定することにより、増幅装置の利得を抑える
ことができ安定係数Ｋを１より大きくすることができ
る。従って、所要周波数f₀においても安定に動作させる
ことができる。When such a gate bias supply circuit 30 is connected to an amplifier, the input signal input to the amplifier at the required frequency f ₀ is a voltage dividing ratio between the impedance of the gate bias supply circuit 30 and the input impedance of the transistor 1. Is input, the gain of the amplifying device can be suppressed by setting the resistance values of the resistors 301 and 309 of the gate bias supply circuit 30 to an appropriate resistance value, and the stability coefficient K can be set to 1 Can be larger. Therefore, it is possible to also stably operate at the required frequency f _0.

【００５６】以上のように、ゲートバイアス供給回路30
に、トランジスタ１のゲートに接続される抵抗301およ
び309と、この抵抗301および309を所要周波数で短絡す
る電気長がλ／４の分布定数線路302を付けることによ
り、所要周波数f₀では電気長がλ／４の先端開放分布定
数線路302によってB2点で高周波的に短絡することがで
き、所要周波数f₀でのA1点から見たゲートバイアス供給
回路30のインピーダンスは抵抗301と抵抗309の抵抗値に
なる。トランジスタ１に入力される信号は、ゲートバイ
アス供給回路30のインピーダンスとトランジスタ１の入
力インピーダンスの分圧比で分圧された信号になるの
で、増幅装置の利得を抑えることができ、安定係数Ｋを
１より大きくすることができる、所要周波数f₀において
も安定に動作させることかできるという効果を有する。As described above, the gate bias supply circuit 30
In addition, by attaching resistors 301 and 309 connected to the gate of the transistor 1 and a distributed constant line 302 having an electrical length of λ / 4 for short-circuiting the resistors 301 and 309 at a required frequency, the electrical length at the required frequency f ₀ is increased. Can be short-circuited at a high frequency at a point B2 by a distributed constant line 302 having an open end of λ / 4, and the impedance of the gate bias supply circuit 30 as viewed from the point A1 at the required frequency f ₀ is the resistance of the resistors 301 and 309. Value. Since the signal input to the transistor 1 is a signal obtained by dividing the voltage by the voltage dividing ratio of the impedance of the gate bias supply circuit 30 and the input impedance of the transistor 1, the gain of the amplifying device can be suppressed, and the stability coefficient K becomes 1 it can be increased, an effect that can either be also stably operate at the required frequency f _0.

【００５７】なお、抵抗309の抵抗値を可変することに
より、所要周波数f₀における利得を制御することもでき
る。[0057] By varying the resistance value of the resistor 309, it is also possible to control the gain at the required frequency f _0.

【００５８】なお、低周波数で安定化させるための抵抗
307は、トランジスタ１のゲートと電圧入力端子間に抵
抗3O1を設置しているので、抵抗307を省いても構わな
い。Note that a resistor for stabilizing at a low frequency is used.
In the 307, since the resistor 3O1 is provided between the gate of the transistor 1 and the voltage input terminal, the resistor 307 may be omitted.

【００５９】なお、低周波での寄生発振を防止してい
る、抵抗305及びコンデンサ306と、コンデンサ304は同
じ機能を有するものであれば他の構成にしても構わず、
特に限定するものではない。The resistor 305, the capacitor 306, and the capacitor 304 that prevent the parasitic oscillation at a low frequency may have another configuration as long as they have the same function.
There is no particular limitation.

【００６０】なお、λ／４の先端開放分布定数線路302
は、λ／２の先端短絡分布定数線路に置き換えても構わ
ず、その場合はトランジスタ１に加わるゲート電圧は、
抵抗307と抵抗309の比できまる電圧になる。また、抵抗
309または抵抗307の抵抗値を制御することにより、トラ
ンジスタ１に加わるゲート電圧を可変することもでき
る。The λ / 4 open-ended distributed constant line 302
May be replaced with a λ / 2 tip short-circuit distributed constant line, in which case the gate voltage applied to the transistor 1 is
The voltage is determined by the ratio of the resistance 307 and the resistance 309. Also the resistance
By controlling the resistance value of the resistor 309 or the resistor 307, the gate voltage applied to the transistor 1 can be varied.

【００６１】なお、トランジスタ１と抵抗301と抵抗309
を同一のデバイス上に製造することができる。また、増
幅装置の入出力端に直流成分をカットするコンデンサ等
を挿入する場合は、そのコンデンサも高周波トランジス
タと同一デバイス上に製造することもでき、これにより
フリップ実装することにより部品点数の増加を抑えるこ
とができる。また、電圧入力端子とトランジスタのゲー
ト間に抵抗301を挿入したことにより抵抗307を省くこと
ができ、フリップ実装をする場合には部品点数を削減で
きる。The transistor 1, the resistor 301 and the resistor 309
Can be manufactured on the same device. In addition, when a capacitor or the like that cuts a direct current component is inserted into the input / output terminal of the amplifier, the capacitor can be manufactured on the same device as the high-frequency transistor, thereby increasing the number of parts by flip mounting. Can be suppressed. Further, since the resistor 301 is inserted between the voltage input terminal and the gate of the transistor, the resistor 307 can be omitted, and the number of components can be reduced in the case of flip mounting.

【００６２】（第４の実施の形態）図７は、本発明の第
４の実施の形態の増幅装置の構成を示すものであり、増
幅器を２段縦属接続した場合の構成例を示したもので、
従来例と同じ動作、機能を有するものには同じ符号を付
けてある。(Fourth Embodiment) FIG. 7 shows the configuration of an amplifying device according to a fourth embodiment of the present invention, showing an example of a configuration in which amplifiers are cascaded in two stages. Things
Those having the same operations and functions as those of the conventional example are denoted by the same reference numerals.

【００６３】図７において増幅装置は、高周波トランジ
スタ401,402と、入力整合回路403と、高周波トランジス
タ401と高周波トランジスタ402の段間の共役整合を得る
ための段間整合回路404と、高周波トランジスタ401およ
び高周波トランジスタ402のゲートバイアス供給回路41,
42と、ドレインバイアス供給回路43,44と、出力整合回
路405とから構成されている。In FIG. 7, the amplifying device includes high-frequency transistors 401 and 402, an input matching circuit 403, an inter-stage matching circuit 404 for obtaining conjugate matching between the stages of the high-frequency transistors 401 and 402, a high-frequency transistor 401 and a high-frequency transistor. The gate bias supply circuit 41 of the transistor 402,
42, a drain bias supply circuit 43, 44, and an output matching circuit 405.

【００６４】なお、高周波トランジスタ401および高周
波トランジスタ402のゲートバイアス供給回路41,42は上
記した第３の実施の形態と同様の構成になっているが、
先端開放分布定数線路を先端短絡分布定数線路に置き換
えてあり、またドレインバイアス供給回路43および44
は、上記した第２の実施の形態と同様の構成なってい
る。さらに、初段トランジスタ401のゲート電圧入力端
子と２段目のトランジスタ402のゲート電圧入力端子を
共通化した構成にしてあり、また初段トランジスタ401
のドレイン電圧入力端子と２段目のトランジスタ402の
ドレイン電圧入力端子を共通化した構成にしてある。The gate bias supply circuits 41 and 42 of the high-frequency transistor 401 and the high-frequency transistor 402 have the same configuration as that of the third embodiment.
The open-ended distributed constant line is replaced with a short-circuited distributed constant line, and drain bias supply circuits 43 and 44 are provided.
Has a configuration similar to that of the above-described second embodiment. Further, the gate voltage input terminal of the first-stage transistor 401 and the gate voltage input terminal of the second-stage transistor 402 are shared, and the first-stage transistor 401
And the drain voltage input terminal of the second-stage transistor 402 is shared.

【００６５】このような構成の第４の実施の形態の２段
増幅器において、基本的な増幅動作は従来例と同様で、
高周波信号が入力端子４に入力されると入力整合回路40
3の共役整合により反射を生じさせることなくトランジ
スタ401のゲートに伝送され、段間整合回路404の共役整
合によりトランジスタ402のゲートに反射を生じること
なく伝送され、さらに出力整合回路405の共役整合によ
り反射を生じさせることなく出力端子５に伝送され出力
される。なお、高周波トランジスタは、ゲートバイアス
供給回路とドレインバイアス回路のバイアス電圧で定ま
る動作点で高周波信号の増幅動作を行なう。In the two-stage amplifier of the fourth embodiment having such a configuration, the basic amplification operation is the same as that of the conventional example.
When a high-frequency signal is input to the input terminal 4, the input matching circuit 40
The signal is transmitted to the gate of the transistor 401 without causing reflection by the conjugate matching of 3, and transmitted without causing reflection to the gate of the transistor 402 by the conjugate matching of the interstage matching circuit 404. The signal is transmitted and output to the output terminal 5 without causing reflection. The high-frequency transistor amplifies a high-frequency signal at an operating point determined by the bias voltages of the gate bias supply circuit and the drain bias circuit.

【００６６】ゲートバイアス供給回路41および42は、所
要周波数f₀で電気長がλ／２の先端短絡分布定数線路40
8および416によって高周波的に短絡になり、電気長がλ
／４の先端短絡分布定数線路409および417によって高周
波的にインピーダンスが無限大になる。従って、ゲート
バイアス供給回路41の所要周波数f₀において、A3点から
見たインピーダンスは抵抗406と抵抗407の抵抗値の和に
なり、上記した第３の実施形態と同様の機能を有する。The gate bias supply circuits 41 and 42 have a short-circuited distributed constant line 40 having a required frequency f ₀ and an electrical length of λ / 2.
8 and 416 cause a short circuit at high frequency and an electrical length of λ
The impedance becomes infinite at high frequencies due to the / 4 short-circuited distributed constant lines 409 and 417. Therefore, the required frequency f ₀ of the gate bias supply circuit 41, the impedance viewed from the point A3 is the sum of the resistance values of the resistor 406 resistor 407 has the same function as the third embodiment described above.

【００６７】また、ゲートバイアス供給回路42の所要周
波数f₀において、A4点から見たインピーダンスは抵抗41
4と抵抗415の抵抗値の和になり、上記した第３の実施形
態と同様の機能を有する。ここで、電圧入力端子から入
力された電圧をVggとすると、トランジスタ401に加わる
電圧は、電気長がλ／２の先端短絡分布定数線路408の
よって直流的には接地されているため、抵抗407と413で
分圧された電圧になる。また、トランジスタ402に加わ
る電圧は、電気長がλ／２の先端短絡分布定数線路416
のよって直流的には接地されているため、抵抗415と421
で分圧された電圧になる。At the required frequency f ₀ of the gate bias supply circuit 42, the impedance viewed from the point A4 is the resistance 41
4 and the sum of the resistance values of the resistor 415, and has the same function as that of the third embodiment. Here, assuming that the voltage input from the voltage input terminal is Vgg, the voltage applied to the transistor 401 is DC grounded by the tip short-circuit distributed constant line 408 having an electrical length of λ / 2. And the voltage divided by 413. Further, the voltage applied to the transistor 402 is a short-circuit distributed constant line 416 having an electrical length of λ / 2.
Therefore, the resistors 415 and 421
The voltage is divided.

【００６８】従って、抵抗407と抵抗413の抵抗値および
抵抗415と抵抗421の抵抗値によって、トランジスタ401
および402に加えるゲート電圧をそれぞれ調整すること
ができ、異なったトランジスタサイズを使用する場合
や、トランジスタのしきい値バラツキ等による調整を、
一つの電圧入力端子でゲート電圧を制御することができ
る。Therefore, the resistance of the transistors 401 and 413 and the resistance of the resistors 415 and
And 402 can be adjusted respectively, when different transistor sizes are used, and adjustments due to variations in the threshold voltage of the transistors, etc.
The gate voltage can be controlled by one voltage input terminal.

【００６９】また、ドレインバイアス供給回路は、上記
した第２の実施形態と同じ構成になっている。所要周波
数f₀で電気長がλ／４の先端開放分布定数線路425およ
び429によって抵抗424および429の他端で高周波的に短
絡になり、また高周波領域ではコンデンサ426および430
のインピーダンスがゼロに近くなるように設定すること
により、所要周波数f₀において分布定数線路423および4
27は片端が短絡された状態に見なせλ／４分布定数線路
423および427のインピーダンスは無限大になる。The drain bias supply circuit has the same configuration as that of the second embodiment. At the required frequency f ₀ , the open-ended distributed constant lines 425 and 429 having an electrical length of λ / 4 are short-circuited at high frequencies at the other ends of the resistors 424 and 429.
Of the distributed constant lines 423 and 4 at the required frequency f ₀ by setting the impedance of
27 is a λ / 4 distributed constant line that can be regarded as short-circuited at one end
The impedance of 423 and 427 becomes infinite.

【００７０】従って、所要周波数f₀での増幅装置の主線
路から見たドレインバイアス供給回路43および44のイン
ピーダンスは、抵抗424および428の抵抗値になる。ま
た、、ドレイン電圧入力端子７は、分布定数線路423およ
び427の他端を接続することにより共通化している。Accordingly, the impedance of the drain bias supply circuits 43 and 44 as viewed from the main line of the amplifier at the required frequency f ₀ is the resistance value of the resistors 424 and 428. The drain voltage input terminal 7 is shared by connecting the other ends of the distributed constant lines 423 and 427.

【００７１】このような、ゲートバイアス供給回路41お
よび42とドレインバイアス供給回路43および44を増幅装
置に接続した場合、所要周波数f₀でそれぞれのバイアス
供給回路のインピーダンスを有限の値に設定でき、バイ
アス供給回路の抵抗を適当な抵抗値に設定することによ
り、増幅装置の利得を抑えることができ安定係数Ｋを１
より大きくすることかできる。従って、所要周波数f₀に
おいても安定に動作させることができる。[0071] can be set such, when connecting gate bias supply circuit 41 and 42 and the drain bias supply circuit 43 and 44 to the amplifier, the value impedance finite respective bias supply circuit at a desired frequency f _0, By setting the resistance of the bias supply circuit to an appropriate resistance value, the gain of the amplifying device can be suppressed and the stability coefficient K can be set to 1
Can be larger. Therefore, it is possible to also stably operate at the required frequency f _0.

【００７２】以上のように、トランジスタを縦属に２段
接続し高利得を得る場合にも、本発明の第３の実施形態
のゲートバイアス供給回路と本発明の第２の実施形態の
ドレインバイアス供給回路を組み合わせることにより、
所要周波数f₀においても安定に動作させることができ
る。As described above, even when transistors are connected in cascade in two stages to obtain high gain, the gate bias supply circuit of the third embodiment of the present invention and the drain bias supply circuit of the second embodiment of the present invention By combining the supply circuits,
It can be also stably operate at the required frequency f _0.

【００７３】また、本発明の第３の実施形態における先
端開放分布定数線路を先端短絡分布定数線路に置き換え
ることにより、トランジスタ401のゲートには抵抗407と
413で分圧された電圧になり、トランジスタ402のゲート
には抵抗415と421で分圧された電圧になり、抵抗407と
抵抗413の抵抗値および抵抗415と抵抗421の抵抗値によ
って、トランジスタ401および402に加えるゲート電圧を
それぞれ調整することができる。従って、異なったトラ
ンジスタサイズを使用する場合や、トランジスタのしき
い値バラツキ等による調整を、一つの電圧入力端子でゲ
ート電圧を制御することができる。Further, by replacing the open-ended distributed constant line in the third embodiment of the present invention with a short-circuited distributed constant line, a resistor 407 is connected to the gate of the transistor 401.
The voltage divided by 413, the gate of the transistor 402 becomes the voltage divided by the resistors 415 and 421, and the resistance of the resistors 407 and 413 and the resistance of the resistors 415 and 421, And 402 can be adjusted respectively. Therefore, the gate voltage can be controlled by one voltage input terminal in the case where different transistor sizes are used or the adjustment due to the variation in the threshold value of the transistor or the like.

【００７４】また、所要周波数f₀において、トランジス
タ401のドレインバイアス供給回路43の抵抗424とトラン
ジスタ402のゲートバイアス供給回路42の抵抗414および
415は、並列接続されていると見なせるので、ドレイン
バイアス供給回路43の抵抗424の抵抗値を小さくし利得
を抑えるようにすれば、トランジスタ402のゲートバイ
アス供給回路42の抵抗414および415を大きくすることが
でき、低周波帯域での安定性を高めることができる。At the required frequency f ₀ , the resistance 424 of the drain bias supply circuit 43 of the transistor 401 and the resistance 414 of the gate bias supply circuit 42 of the transistor 402
Since 415 can be regarded as being connected in parallel, if the resistance value of the resistor 424 of the drain bias supply circuit 43 is reduced and the gain is suppressed, the resistances 414 and 415 of the gate bias supply circuit 42 of the transistor 402 are increased. And the stability in the low frequency band can be improved.

【００７５】なお、本実施形態は高周波トランジスタを
２段縦属接続した場合であるが、さらに多段縦属接続す
る場合にも同様の構成にすることにより、本実施形態と
同様の機能及び効果を有することができる。In this embodiment, the high-frequency transistors are cascaded in two stages. However, the same functions and effects as those of this embodiment can be obtained by adopting the same configuration in the case of further cascading multiple stages. Can have.

【００７６】なお、本実施形態は、高周波トランジスタ
を縦属接続した場合であるが、図８に示すようにトラン
ジスタを並列接続する場合にも同じような構成で接続す
ることができ、この場合も上記した第４の実施形態と同
様の機能を有する。In this embodiment, the high-frequency transistors are connected in cascade, but the transistors can be connected in parallel as shown in FIG. It has functions similar to those of the fourth embodiment.

【００７７】なお、本実施形態ではドレインバイアス供
給回路を本発明の第２の実施形態と同様の構成にしてあ
るが、従来例と同様の構成にしても構わない。In this embodiment, the drain bias supply circuit has the same configuration as that of the second embodiment of the present invention, but may have the same configuration as that of the conventional example.

【００７８】なお、トランジスタ401を低周波数で安定
化させるための抵抗413は、トランジスタ401のゲートと
電圧入力端子間に抵抗406を設置しているので省いても
構わない。また、トランジスタ402を低周波数で安定化
させるための抵抗421は、トランジスタ402のゲートと電
圧入力端子間に抵抗414を設置しているので省いても構
わない。この場合、トランジスタ401および402に加える
ゲート電圧を制御することができなくなる。The resistor 413 for stabilizing the transistor 401 at a low frequency may be omitted because the resistor 406 is provided between the gate of the transistor 401 and the voltage input terminal. The resistor 421 for stabilizing the transistor 402 at a low frequency may be omitted because the resistor 414 is provided between the gate of the transistor 402 and the voltage input terminal. In this case, the gate voltage applied to transistors 401 and 402 cannot be controlled.

【００７９】なお、低周波での寄生発振を防止してい
る、抵抗410及びコンデンサ411と、コンデンサ412、並
びに抵抗418及びコンデンサ419と、コンデンサ420は同
じ機能を有するものであれば他の構成にしても構わず、
特に限定するものではない。Note that the resistor 410 and the capacitor 411, the capacitor 412, the resistor 418 and the capacitor 419, and the capacitor 420 that prevent the parasitic oscillation at a low frequency have another configuration as long as they have the same function. It does n’t matter
There is no particular limitation.

【００８０】なお、λ／２の先端短絡分布定数線路408
および416は、λ／４の先端開放分布定数線路に置き換
えても構わず、その場合はトランジスタ401および402に
加わるゲート電圧は、電圧入力端子６から入力される電
圧になる。It is to be noted that the short-circuit distributed constant line 408 at the tip of λ / 2 is used.
And 416 may be replaced by a λ / 4 open-ended distributed constant line, in which case the gate voltage applied to the transistors 401 and 402 is the voltage input from the voltage input terminal 6.

【００８１】なお、所要周波数f₀での安定係数Ｋに十分
余裕があれば、抵抗424および428と、分布定数線路425
および429を省いた構成や、抵抗424および428と、分布
定数線路425および429と、さらに、抵抗407および415を
省いた構成や、抵抗406、407、414および415と、分布定
数線路408および416を省く構成にしても構わない。If the stability coefficient K at the required frequency f ₀ has a sufficient margin, the resistors 424 and 428 and the distributed constant line 425
And 429 are omitted, resistors 424 and 428, distributed constant lines 425 and 429, and further, resistors 407 and 415 are omitted, resistors 406, 407, 414 and 415, distributed constant lines 408 and 416 May be omitted.

【００８２】また、縦属接続と並列接続が混在している
場合でも、上記した本発明の第１から第４の実施形態を
組み合わせることにより、増幅装置を安定に動作させる
ことかでき、特に図７、図８に示した構成に限定するも
のではない。Even when cascade connection and parallel connection are mixed, the amplifier can be operated stably by combining the above-described first to fourth embodiments of the present invention. 7. It is not limited to the configuration shown in FIG.

【００８３】[0083]

【発明の効果】上記実施の形態の説明から明らかなよう
に、本発明の効果を以下に記述する。 （１）本発明の第１の実施形態によれば、所要周波数に
おけるトランジスタのゲートに接続されるゲートバイア
ス供給回路のインピーダンスを有限の値に自由に設定す
ることができるという効果がある。 （２）また、抵抗101の抵抗値を可変することにより、
所要周波数f₀における利得を制御することもでき、増幅
装置を安定に動作させることができるという効果があ
る。 （３）また、トランジスタ１と抵抗101を同一のデバイ
ス上に製造し、フリップ実装することにより部品点数の
増加を抑えることができるという効果がある。 （４）また、電圧入力端子とトランジスタのゲート間に
抵抗101を挿入したことにより抵抗107を省くことがで
き、フリッブ実装をする場合には部品点数の削減の効果
が得られる。 （５）本発明の第２の実旋形態によれば、所要周波数に
おけるトランジスタのドレインに接続されるドレインバ
イアス供給回路のインピーダンスを有限の値に自由に設
定することができるという効果がある。 （６）また、抵抗201の抵抗値を可変することにより、
所要周波数f₀における利得を制御することができ、増幅
装置を安定に動作させることができるという効果があ
る。 （７）本発明の第３の実施形態によれば、トランジスタ
のゲートに接続されるゲートバイアス供給回路のインピ
ーダンスを、低周波帯域と高周波帯域のそれぞれに有限
の値に自由に設定することができるという効果がある。 （８）また、抵抗309の抵抗値を可変することにより、
所要周波数f₀における利得を制御することができ、増幅
器の利得を抑え寄生発振を防止し安定に動作させること
ができるという効果がある。 （９）また、λ／４の先端開放分布定数線路302は、λ
／２の先端短絡分布定数線路に置き換えることにより、
トランジスタ１に加わるゲート電圧を抵抗307と抵抗309
の分圧比で設定する電圧に可変することができるという
効果がある。 （10）また、電圧入力端子とトランジスタのゲート間に
抵抗301を挿入したことにより抵抗307を省くことがで
き、フリップ実装をする場合には部品点数の削減の効果
が得られる。. （11）本発明の第４の実施形態によれば、トランジスタ
を縦属に２段接続し高利得を得る場合にも、本発明の第
３の実施形態のゲートバイアス供給回路と本発明の第２
の実施形態のドレインバイアス供給回路を組み合わせる
ことにより、所要周波数f₀においても安定に動作させる
ことができるという効果がある。 （12）また、本発明の第３の実施形態における先端開放
分布定数線路を先端短絡分布定数線路に置き換えること
により、トランジスタ401のゲートには抵抗407と413で
分圧された電圧になり、トランジスタ402のゲートには
抵抗415と421で分圧された電圧になり、抵抗407と抵抗4
13の抵抗値および抵抗415と抵抗421の抵抗値によって、
トランジスタ401および402に加えるゲート電圧をそれぞ
れ調整することができる。従って、異なったトランジス
タサイズを使用する場合や、トランジスタのしきい値バ
ラツキ等による調整を、一つの電圧入力端子でゲート電
圧を制御することができる。 （13）また、所要周波数f₀において、トランジスタ401
のドレインバイアス供給回路43の抵抗424とトランジス
タ402のゲートバイアス供給回路42の抵抗414および415
は、並列接続されていると見なせるので、ドレインバイ
アス供給回路43の抵抗424の抵抗値を小さくし利得を抑
えるようにすれば、トランジスタ402のゲートバイアス
供給回路42の抵抗414および415を大きくすることがで
き、低周波帯域での安定性を高めることができるという
効果がある。 （14）また、本発明の第４の実施形態は高周波トランジ
スタを２段縦属接続した場合であるが、さらに多段縦属
接続する場合にも同様の構成にすることにより、本発明
の第４の実施形態と同様の機能が得られるという効果が
ある。 （15）また、本発明の第４の実施形態は、高周波トラン
ジスタを縦属接続した場合であるが、トランジスタを並
列接続する場合にも同じような構成で接続することがで
き、この場合も本発明の第４の実施形態と同様の機能を
有するという効果がある。 （16）また、本発明の第４の実施形態における抵抗424
および428と、分布定数線路425および429を省いた構成
や、抵抗424および428と、分布定数線路425および429
と、さらに、抵抗407および415を省いた構成や、抵抗40
6、407、414および415と、分布定数線路408および416を
省く構成にしても、寄生発振を抑制することができると
いう効果が得られる。 （17）また、縦属接続と並列接続が混在している場合で
も、本発明の第１から第４の実施形態を組み合わせるこ
とにより、増幅装置を安定に動作させることができる。As will be apparent from the description of the above embodiment, the effects of the present invention will be described below. (1) According to the first embodiment of the present invention, there is an effect that the impedance of the gate bias supply circuit connected to the gate of the transistor at the required frequency can be freely set to a finite value. (2) Also, by changing the resistance value of the resistor 101,
Can also control the gain at the required frequency f _0, there is an effect that it is possible to stably operate the amplifier. (3) In addition, by manufacturing the transistor 1 and the resistor 101 on the same device and flip-mounting the same, it is possible to suppress an increase in the number of components. (4) Further, since the resistor 101 is inserted between the voltage input terminal and the gate of the transistor, the resistor 107 can be omitted, and the effect of reducing the number of components can be obtained in the case of flip mounting. (5) According to the second embodiment of the present invention, there is an effect that the impedance of the drain bias supply circuit connected to the drain of the transistor at the required frequency can be freely set to a finite value. (6) Also, by changing the resistance value of the resistor 201,
Gain can be controlled in the required frequency f _0, there is an effect that it is possible to stably operate the amplifier. (7) According to the third embodiment of the present invention, the impedance of the gate bias supply circuit connected to the gate of the transistor can be freely set to a finite value in each of the low frequency band and the high frequency band. This has the effect. (8) Also, by changing the resistance value of the resistor 309,
Required frequency f can control the gain at _0, there is an effect that prevents parasitic oscillation suppressing the gain of the amplifier can be operated stably. (9) The open-ended distributed constant line 302 of λ / 4 is λ
/ 2 by replacing it with a short-circuit distributed constant line at the tip
The gate voltage applied to the transistor 1 is changed by the resistors 307 and 309.
There is an effect that the voltage can be changed to a voltage set by the voltage dividing ratio. (10) Further, since the resistor 301 is inserted between the voltage input terminal and the gate of the transistor, the resistor 307 can be omitted, and in the case of flip mounting, the effect of reducing the number of components can be obtained. (11) According to the fourth embodiment of the present invention, the gate bias supply circuit of the third embodiment of the present invention and the gate bias supply circuit of the present invention can be used even when two transistors are connected in cascade in order to obtain a high gain. Second
By combining the drain bias supply circuit of the embodiment of, there is an effect that it is possible to also stably operate at the required frequency f _0. (12) Further, by replacing the open-ended distributed constant line in the third embodiment of the present invention with a short-circuited distributed constant line, the gate of the transistor 401 becomes a voltage divided by the resistors 407 and 413, The gate 402 has a voltage divided by the resistors 415 and 421, and the resistor 407 and the resistor 4
By the resistance value of 13 and the resistance value of resistance 415 and resistance 421,
Gate voltages applied to the transistors 401 and 402 can be adjusted respectively. Therefore, the gate voltage can be controlled by one voltage input terminal in the case where different transistor sizes are used or the adjustment due to the variation in the threshold value of the transistor or the like. (13) At the required frequency f ₀ , the transistor 401
The resistance 424 of the drain bias supply circuit 43 and the resistances 414 and 415 of the gate bias supply circuit 42 of the transistor 402
Can be regarded as being connected in parallel.If the resistance value of the resistor 424 of the drain bias supply circuit 43 is reduced to suppress the gain, the resistances 414 and 415 of the gate bias supply circuit 42 of the transistor 402 need to be increased. Therefore, there is an effect that stability in a low frequency band can be improved. (14) In the fourth embodiment of the present invention, the high-frequency transistors are cascaded in two stages. However, the same configuration can be applied to the case of further cascading high-frequency transistors. There is an effect that the same function as that of the embodiment can be obtained. (15) In the fourth embodiment of the present invention, the high-frequency transistors are connected in cascade, but when the transistors are connected in parallel, they can be connected in a similar configuration. There is an effect that it has the same function as the fourth embodiment of the invention. (16) The resistor 424 according to the fourth embodiment of the present invention.
And 428, the configuration without the distributed parameter lines 425 and 429, the resistors 424 and 428, and the distributed parameter lines 425 and 429
And the configuration omitting the resistors 407 and 415, and the resistor 40
Even when the configuration in which 6, 407, 414 and 415 and the distributed constant lines 408 and 416 are omitted, the effect of suppressing the parasitic oscillation can be obtained. (17) Even when the cascade connection and the parallel connection are mixed, the amplification device can be operated stably by combining the first to fourth embodiments of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の第１の実施形態の増幅装置の構成を示
す図、FIG. 1 is a diagram showing a configuration of an amplification device according to a first embodiment of the present invention;

【図２】（ａ）本発明の第１の実施形態の構成での通過
特性を示す図、（ｂ）本発明の第１の実施形態の構成で
の安定係数Ｋを示す図、FIGS. 2A and 2B are diagrams showing pass characteristics in the configuration of the first embodiment of the present invention, and FIGS. 2B and 2B are diagrams showing the stability coefficient K in the configuration of the first embodiment of the present invention; FIGS.

【図３】（ａ）ゲートバイアス供給回路10のＳパラメー
タ特性を示す図、（ｂ）ゲートバイアス供給回路10の通
過特性を示す図、3A is a diagram illustrating S-parameter characteristics of the gate bias supply circuit 10, and FIG. 3B is a diagram illustrating pass characteristics of the gate bias supply circuit 10.

【図４】本発明の第２の実施形態の増幅装置の構成を示
す図、FIG. 4 is a diagram illustrating a configuration of an amplification device according to a second embodiment of the present invention;

【図５】本発明の第３の実施形態の増幅装置の構成を示
す図、FIG. 5 is a diagram illustrating a configuration of an amplification device according to a third embodiment of the present invention;

【図６】（ａ）本発明の第３の実施形態のＳパラメータ
特性を示す図、（ｂ）本発明の第３の実施形態の通過特
性を示す図、FIG. 6A is a diagram illustrating an S-parameter characteristic according to the third embodiment of the present invention; FIG. 6B is a diagram illustrating a pass characteristic according to the third embodiment of the present invention;

【図７】本発明の第４の実施形態の増幅装置の構成を示
す図、FIG. 7 is a diagram illustrating a configuration of an amplification device according to a fourth embodiment of the present invention;

【図８】本発明の第４の実施形態の増幅装置の他の構成
を示す図、FIG. 8 is a diagram showing another configuration of the amplifier according to the fourth embodiment of the present invention;

【図９】従来の１段構成の増幅器の構成を示す図、FIG. 9 is a diagram showing a configuration of a conventional one-stage amplifier;

【図１０】従来のバイアス供給回路の構成を示す図、FIG. 10 is a diagram showing a configuration of a conventional bias supply circuit;

【図１１】（ａ）従来のバイアス供給回路のＳパラメー
タの特性を示す図、（ｂ）従来のバイアス供給回路の通
過特性を示す図、11A is a diagram illustrating characteristics of an S parameter of a conventional bias supply circuit, and FIG. 11B is a diagram illustrating pass characteristics of the conventional bias supply circuit.

【図１２】（ａ）従来の１段構成の増幅器の通過特性を
示す図、（ｂ）従来の１段構成の増幅器の安定係数Ｋを
示す図である。12A is a diagram illustrating the pass characteristic of a conventional single-stage amplifier, and FIG. 12B is a diagram illustrating the stability coefficient K of the conventional single-stage amplifier.

【符号の説明】[Explanation of symbols]

１、401、402、501、502 高周波トランジスタ ２、３、403、404、405 整合同路 503 分岐回路 504 合成回路 ４ 入力端子 ５ 出力端子 ６ ゲート電圧入力端子 ７ ドレイン電圧入力端子 ８、９、10、20、30、41 バイアス回路 42、43、44、51、52、53、54 バイアス回路 81、91、102、103、202 分布定数線路 203、302、303、408、409 分布定数線路 416、417、423、425、429 分布定数線路 427、507、508、515、516 分布定数線路 523、524、527、528 分布定数線路 82、85、95、101、107、201 抵抗 205、301、309、305、307 抵抗 406、407、410、413、414 抵抗 415、418、421、424、428 抵抗 505、506、509、512、513 抵抗 514、517、520、521、522、526 抵抗 84、86、94、96、104、106、204 コンデンサ 206、304、306、411、412、419 コンデンサ 420、426、430、510、511、518 コンデンサ 519、525、529 コンデンサ 83、93、108、207、308 高周波コイル 422、431、521、530 高周波コイル 1, 401, 402, 501, 502 High-frequency transistors 2, 3, 403, 404, 405 Matching circuit 503 Branch circuit 504 Synthesis circuit 4 Input terminal 5 Output terminal 6 Gate voltage input terminal 7 Drain voltage input terminal 8, 9, 10 , 20, 30, 41 Bias circuits 42, 43, 44, 51, 52, 53, 54 Bias circuits 81, 91, 102, 103, 202 Distributed constant lines 203, 302, 303, 408, 409 Distributed constant lines 416, 417 , 423, 425, 429 Distributed constant line 427, 507, 508, 515, 516 Distributed constant line 523, 524, 527, 528 Distributed constant line 82, 85, 95, 101, 107, 201 Resistance 205, 301, 309, 305 , 307 resistance 406, 407, 410, 413, 414 resistance 415, 418, 421, 424, 428 resistance 505, 506, 509, 512, 513 resistance 514, 517, 520, 521, 522, 526 resistance 84, 86, 94 , 96, 104, 106, 204 capacitors 206, 304, 306, 411, 412, 419 capacitors 420, 426, 430, 510, 511, 518 capacitors 519, 525, 529 capacitors 83, 93, 108, 207, 308 Yl 422,431,521,530 frequency coil

Claims (20)

【特許請求の範囲】[Claims] 【請求項１】 高周波トランジスタと、前記高周波トラ
ンジスタのゲートに接続する第１の抵抗と、前記第１の
抵抗の他端に接続された電気長がλ／４の第１の分布定
数線路と、第１の抵抗を所要周波数で高周波的に短絡さ
せる第２の分布定数線路からなる前記高周波トランジス
タのゲートにバイアスを供給する第１のバイアス供給回
路と、電気長がλ／４の第３の分布定数線路からなる前
記高周波トランジスタのドレインにバイアスを供給する
第２のバイアス供給回路から構成され、前記第１の分在
定数線路の他端と、前記第３の分布定数線路の他端に電
圧入力端子を備えた増幅装置。1. A high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, a first distributed constant line connected to the other end of the first resistor and having an electrical length of λ / 4, A first bias supply circuit for supplying a bias to the gate of the high-frequency transistor, comprising a second distributed constant line for short-circuiting the first resistor at a required frequency at a high frequency, and a third distribution having an electrical length of λ / 4 A second bias supply circuit configured to supply a bias to a drain of the high-frequency transistor formed of a constant line; and a voltage input to the other end of the first distributed constant line and the other end of the third distributed constant line. An amplification device with terminals. 【請求項２】 高周波トランジスタと、電気長がλ／４
の第１の分布定数線路と第２の抵抗からなる前記高周波
トランジスタのゲートにバイアスを供給する第３のバイ
アス供給回路と、前記高周波トランジスタのドレインに
接続する第３の抵抗と、前記高周波トランジスタのドレ
インに接続する電気長がλ／４の第３の分布定数線路
と、前記第３の抵抗を所要周波数で高周波的に短絡させ
る第４の分布定数線路からなる前記高周波トランジスタ
のドレインにバイアスを供給する第４のバイアス供給回
路から構成され、前記第２の抵抗の他端と、前記第３の
分布定数線路の他端に電圧入力端子を備えた増幅装置。2. A high-frequency transistor having an electrical length of λ / 4
A third bias supply circuit configured to supply a bias to a gate of the high-frequency transistor, the third bias supply circuit including a first distributed constant line and a second resistor, and a third resistor connected to a drain of the high-frequency transistor; A bias is supplied to the drain of the high-frequency transistor, which includes a third distributed constant line connected to the drain and having an electric length of λ / 4 and a fourth distributed constant line that short-circuits the third resistor at a required frequency at a high frequency. An amplifying device comprising a fourth bias supply circuit, and a voltage input terminal at the other end of the second resistor and the other end of the third distributed constant line. 【請求項３】 高周波トランジスタと、前記高周波トラ
ンジスタのゲートに接続する第１の抵抗と、前記第１の
抵抗の他端に接続された電気長がλ／４の第１の分布定
数線路と、前記第１の抵抗の他端に接続された第４の抵
抗と、前記第１の抵抗および前記第４の抵抗を所要周波
数で高周波的に短絡させる第５の分布定数線路からなる
前記高周波トランジスタのゲートにバイアスを供給する
第５のバイアス供給回路と、電気長がλ／４の第３の分
布定数線路からなる前記高周波トランジスタのドレイン
にバイアスを供給する第２のバイアス供給回路から構成
され、前記第１の分布定数線路の他端と、前記第３の分
布定数線路の他端に電圧入力端子を備えた増幅装置。3. A high-frequency transistor, a first resistor connected to the gate of the high-frequency transistor, a first distributed constant line connected to the other end of the first resistor and having an electrical length of λ / 4, A fourth resistor connected to the other end of the first resistor, and a fifth distributed constant line that short-circuits the first resistor and the fourth resistor at a required frequency at a high frequency. A fifth bias supply circuit for supplying a bias to a gate, and a second bias supply circuit for supplying a bias to a drain of the high-frequency transistor, the third distributed constant line having an electrical length of λ / 4; An amplifier device having a voltage input terminal at the other end of the first distributed constant line and the other end of the third distributed constant line. 【請求項４】 高周波トランジスタと、前記高周波トラ
ンジスタのゲートに接続する第１の抵抗と、前記第１の
抵抗の他端に接続された電気長がλ／４の第１の分布定
数線路と、前記第１の抵抗を所要周波数で高周波的に短
絡させる第２の分布定数線路からなる前記高周波トラン
ジスタのゲートにバイアスを供給する第１のバイアス供
給回路と、前記高周波トランジスタのドレインに接続す
る第３の抵抗と、前記高周波トランジスタのドレインに
接続する電気長がλ／４の第３の分布定数線路と、前記
第３の抵抗を所要周波数で高周波的に短絡させる第４の
分布定数線路からなる前記高周波トランジスタのドレイ
ンにバイアスを供給する第４のバイアス供給回路から構
成され、前記第１の分布定数線路の他端と、前記第３の
分布定数線路の他端に電圧入力端子を備えた増幅装置。4. A high-frequency transistor, a first resistor connected to a gate of the high-frequency transistor, a first distributed constant line connected to the other end of the first resistor and having an electrical length of λ / 4, A first bias supply circuit configured to supply a bias to a gate of the high-frequency transistor, comprising a second distributed constant line that short-circuits the first resistor at a required frequency at a high frequency; and a third bias supply circuit connected to a drain of the high-frequency transistor. , A third distributed constant line connected to the drain of the high-frequency transistor and having an electrical length of λ / 4, and a fourth distributed constant line that short-circuits the third resistor at a required frequency at a high frequency. A fourth bias supply circuit for supplying a bias to a drain of the high-frequency transistor, the other end of the first distributed constant line and the other end of the third distributed constant line; Amplifier having a voltage input terminal. 【請求項５】 高周波トランジスタと、前記高周波トラ
ンジスタのゲートに接続する第１の抵抗と、前記第１の
抵抗の他端に接続された電気長がλ／４の第１の分布定
数線路と、前記第１の抵抗の他端に接続された第４の抵
抗と、前記第１の抵抗および前記第４の抵抗を所要周波
数で高周波的に短絡させる第５の分布定数線路からなる
前記高周波トランジスタのゲートにバイアスを供給する
第５のバイアス供給回路と、前記高周波トランジスタの
ドレインに接続する第３の抵抗と、前記高周波トランジ
スタのドレインに接続する電気長がλ／４の第３の分布
定数線路と、前記第３の抵抗を所要周波数で高周波的に
短絡させる第４の分布定救線路からなる前記高周波トラ
ンジスタのドレインにバイアスを供給する第４のバイア
ス供給回路から構成され、前記第１の分布定数線路の他
端と、前記第３の分布定数線路の他端に電圧入力端子を
備えた増幅装置。5. A high-frequency transistor, a first resistor connected to the gate of the high-frequency transistor, a first distributed constant line connected to the other end of the first resistor and having an electrical length of λ / 4, A fourth resistor connected to the other end of the first resistor, and a fifth distributed constant line that short-circuits the first resistor and the fourth resistor at a required frequency at a high frequency. A fifth bias supply circuit for supplying a bias to the gate, a third resistor connected to the drain of the high-frequency transistor, and a third distributed constant line connected to the drain of the high-frequency transistor and having an electrical length of λ / 4. A fourth bias supply circuit configured to supply a bias to a drain of the high-frequency transistor, the fourth bias supply circuit comprising a fourth distributed constant relief line for short-circuiting the third resistor at a required frequency at a high frequency. Is, the other end of said first distributed constant line, amplifying device provided at the other end to the voltage input terminal of said third distributed constant line. 【請求項６】 第１の高周波トランジスタと、第２の高
周波トランジスタと、前記第１の高周波トランジスタの
ゲートに接続する第１の抵抗と、前記第１の抵抗の他端
に接続された電気長がλ／４の第１の分布定数線路と、
前記第１の抵抗を所要周波数で高周波的に短絡させる第
２の分布定数線路からなる前記第１の高周波トランジス
タのゲートにバイアスを供給する第１のバイアス供給回
路と、前記第２の高周波トランジスタのゲートに接続す
る第５の抵抗と、前記第５の抵抗の他端に接続された電
気長がλ／４の第６の分布定数線路と、前記第５の抵抗
を所要周波数で高周波的に短絡させる第７の分布定数線
路からなる前記第２の高周波トランジスタのゲートにバ
イアスを供給する第６のバイアス供給回路と、前記第１
の高周波トランジスタのドレインに接続する電気長がλ
／４の第３の分布定数線路からなる第２のバイアス供給
回路と、前記第２の高周波トランジスタのドレインに接
続する電気長がλ／４の第８の分布定数線路からなる第
７のバイアス供給回路から構成され、前記第１の分布定
数線路の他端と前記第６の分布定数線路の他端を接続し
た電圧入力端子と、前記第３の分布定数線路の他端と前
記第８の分布定数線路の他端を接続した電圧入力端子と
を備えた増幅装置。6. A first high-frequency transistor, a second high-frequency transistor, a first resistor connected to a gate of the first high-frequency transistor, and an electrical length connected to the other end of the first resistor. Is a λ / 4 first distributed constant line,
A first bias supply circuit configured to supply a bias to a gate of the first high-frequency transistor, comprising a second distributed constant line that short-circuits the first resistor at a required frequency at a high frequency; A fifth resistor connected to the gate, a sixth distributed constant line having an electrical length of λ / 4 connected to the other end of the fifth resistor, and the fifth resistor short-circuited at a required frequency at a high frequency. A sixth bias supply circuit configured to supply a bias to a gate of the second high-frequency transistor, comprising a seventh distributed constant line to be biased;
The electrical length connected to the drain of the high-frequency transistor is λ
A second bias supply circuit comprising a third distributed constant line of / 4, and a seventh bias supply comprising an eighth distributed constant line having an electrical length of λ / 4 and connected to the drain of the second high-frequency transistor. A voltage input terminal which is constituted by a circuit and connects the other end of the first distributed constant line to the other end of the sixth distributed constant line; the other end of the third distributed constant line; An amplifier comprising: a voltage input terminal to which the other end of the constant line is connected. 【請求項７】 第１の高周波トランジスタと、第２の高
周波トランジスタと、電気長がλ／４の第１の分布定数
線路と第２の抵抗からなる前記第１の高周波トランジス
タのゲートにバイアスを供給する第１のバイアス供給回
路と、電気長がλ／４の第９の分布定数線路と第６の抵
抗からなる前記第２の高周波トランジスタのゲートにバ
イアスを供給する第８のバイアス供給回路と、前記第１
の高周波トランジスタのドレインに接続する第３の抵抗
と、前記第１の高周波トランジスタのドレインに接続す
る電気長がλ／４の第３の分布定数線路と、前記第３の
抵抗を所要周波数で高周波的に短絡させる第４の分布定
数線路からなる第４のバイアス供給回路と、前記第２の
高周波トランジスタのドレインに接続する第７の抵抗
と、前記第２の高周波トランジスタのドレインに接続す
る電気長がλ／４の第８の分布定数線路と、前記第７の
抵抗を所要周波数で高周波的に短絡させる第１０の分布
定数線路からなる第９のバイアス供給回路から構成さ
れ、前記第２の抵抗の他端と前記第６の抵抗の他端を接
続した電圧入力端子と、前記第３の分布定数線路の他端
と前記第８の分布定数線路の他端を接続した電圧入力端
子とを備えた増幅装置。7. A bias is applied to the gates of a first high-frequency transistor, a second high-frequency transistor, and a gate of the first high-frequency transistor including a first distributed constant line having an electrical length of λ / 4 and a second resistor. A first bias supply circuit for supplying a bias, an eighth bias supply circuit for supplying a bias to the gate of the second high-frequency transistor including a ninth distributed constant line having an electrical length of λ / 4 and a sixth resistor; , The first
A third resistor connected to the drain of the high-frequency transistor, a third distributed constant line having an electrical length of λ / 4 connected to the drain of the first high-frequency transistor, and a third resistor connected to the third resistor at a required frequency. A fourth bias supply circuit composed of a fourth distributed constant line that is electrically short-circuited, a seventh resistor connected to the drain of the second high-frequency transistor, and an electrical length connected to the drain of the second high-frequency transistor Is composed of an eighth distributed constant line of λ / 4 and a ninth bias supply circuit composed of a tenth distributed constant line for short-circuiting the seventh resistor at a required frequency at a high frequency. And a voltage input terminal connected to the other end of the sixth resistor, and a voltage input terminal connected to the other end of the third distributed constant line and the other end of the eighth distributed constant line. Amplifying device. 【請求項８】 前記第１の抵抗と前記第２の分布定数線
路間に設置した第４の抵抗と、前記第５の抵抗と前記第
７の分布定数線路間に設置した第８の抵抗とを備えた、
請求項６記載の増幅装置。8. A fourth resistor installed between the first resistor and the second distributed constant line, and an eighth resistor installed between the fifth resistor and the seventh distributed constant line. With
The amplification device according to claim 6. 【請求項９】 前記第１の高周波トランジスタのドレイ
ンに接続した第３の抵抗と、前記第３の抵抗を所要周波
数で高周波的に短絡する第４の分布定数線路と、前記第
２の高周波トランジスタのドレインに接続する第７の抵
抗と、前記第７の抵抗を所要周波数で高周波的に短絡す
る第１０の分布定数線路とを備えた、請求項６記載の増
幅装置。9. A third resistor connected to the drain of the first high-frequency transistor, a fourth distributed constant line for short-circuiting the third resistor at a required frequency in a high frequency, and the second high-frequency transistor 7. The amplifying device according to claim 6, further comprising: a seventh resistor connected to the drain of said first resistor, and a tenth distributed constant line for short-circuiting said seventh resistor at a required frequency at a high frequency. 【請求項１０】 前記第１の高周波トランジスタのドレ
インに接続した第３の抵抗と、前記第３の抵抗を所要周
波数で高周波的に短絡する第４の分布定数線路と、前記
第２の高周波トランジスタのドレインに接続する第７の
抵抗と、前記第７の抵抗を所要周波数で高周波的に短絡
する第１０の分布定数線路とを備えた、請求項８記載の
増幅装置。10. A third resistor connected to a drain of the first high-frequency transistor, a fourth distributed constant line for short-circuiting the third resistor at a required frequency at a high frequency, and the second high-frequency transistor 9. The amplifying device according to claim 8, further comprising: a seventh resistor connected to the drain of said first resistor, and a tenth distributed constant line for short-circuiting said seventh resistor at a required frequency at a high frequency. 【請求項１１】 前記第１のバイアス供給回路におけ
る、前記高周波トランジスタのゲートに接続される前記
第１の抵抗を、前記高周波トランジスタと同一のデバイ
ス上に製造した第１のデバイスをセラミック基板にフリ
ップ実装した請求項１記載の増幅装置。11. The first bias supply circuit, wherein the first resistor connected to the gate of the high-frequency transistor is formed on the same device as the high-frequency transistor. The amplification device according to claim 1, wherein the amplification device is mounted. 【請求項１２】 前記第４のバイアス供給回路におけ
る、前記高周波トランジスタのドレインに接続される前
記第３の抵抗を、前記高周波トランジスタと同一のデバ
イス上に製造した第２のデバイスをセラミック基板にフ
リップ実装した請求項２記載の増幅装置。12. A second device, wherein the third resistor connected to the drain of the high-frequency transistor in the fourth bias supply circuit is manufactured on the same device as the high-frequency transistor, and a second device is flipped on a ceramic substrate. 3. The amplifying device according to claim 2, wherein the amplifying device is mounted. 【請求項１３】 前記第５のバイアス供給回路におけ
る、前記高周波トランジスタのゲートに接続される前記
第１の抵抗と前記第４の抵抗を、前記高周波トランジス
タと同一のデバイス上に製造した第３のデバイスをセラ
ミック基板にフリップ実装した請求項３記載の増幅装
置。13. The third bias supply circuit, wherein the first resistor and the fourth resistor connected to the gate of the high-frequency transistor are formed on the same device as the high-frequency transistor. 4. The amplifying device according to claim 3, wherein the device is flip-mounted on a ceramic substrate. 【請求項１４】 前記第１および前記第４のバイアス供
給回路における、前記高周波トランジスタのゲートおよ
びドレインに接続される前記第１の抵抗と前記第３の抵
抗を、前記高周波トランジスタと同一のデバイス上に製
造した第４のデバイスをセラミック基板にフリップ実装
した請求項４記載の増幅装置。14. In the first and fourth bias supply circuits, the first resistor and the third resistor connected to the gate and the drain of the high-frequency transistor are connected on the same device as the high-frequency transistor. 5. The amplifying apparatus according to claim 4, wherein the fourth device manufactured according to claim 4 is flip-mounted on a ceramic substrate. 【請求項１５】 前記第５および前記第４のバイアス供
給回路における、前記高周波トランジスタのゲートおよ
びドレインに接続される前記第１の抵抗と前記第４の抵
抗と前記第３の抵抗を、前記高周波トランジスタと同一
のデバイス上に製造した第５のデバイスをセラミック基
板にフリップ実装した請求項５記載の増幅装置。15. In the fifth and fourth bias supply circuits, the first resistor, the fourth resistor, and the third resistor connected to a gate and a drain of the high-frequency transistor are connected to the high-frequency transistor. 6. The amplifying device according to claim 5, wherein a fifth device manufactured on the same device as the transistor is flip-mounted on a ceramic substrate. 【請求項１６】 前記第１の高周波トランジスタと、前
記第１の高周波トランジスタのゲートに接続された前記
第１の抵抗を同一のデバイス上に製造した第１のデバイ
スと、前記第２の高周波トランジスタのゲートに接続す
る前記第５の抵抗を同一のデバイス上に製造した第６の
デバイスとを備え、前記第１および前記第６のデバイス
をセラミック基板にフリップ実装した請求項６記載の増
幅装置。16. The first high-frequency transistor, a first device in which the first resistor connected to the gate of the first high-frequency transistor is manufactured on the same device, and the second high-frequency transistor 7. The amplifying device according to claim 6, further comprising: a sixth device having the fifth resistor connected to the gate of the third device manufactured on the same device, wherein the first and sixth devices are flip-mounted on a ceramic substrate. 【請求項１７】 前記第１の高周波トランジスタと、前
記第１の高周波トランジスタのドレインに接続する前記
第３の抵抗を同一のデバイス上に製造した第２のデバイ
スと、前記第２の高周波トランジスタと、前記第２の高
周波トランジスタのドレインに接続する第７の抵抗を同
一のデバイス上に製造した第７のデバイスとを備え、前
記第２および前記第７のデバイスをセラミック基板にフ
リップ実装した請求項７記載の増幅装置。17. The second high-frequency transistor, wherein the first high-frequency transistor, the second resistor connected to the drain of the first high-frequency transistor, and the third resistor are manufactured on the same device. And a seventh device having a seventh resistor connected to the drain of the second high-frequency transistor manufactured on the same device, wherein the second and seventh devices are flip-mounted on a ceramic substrate. 8. The amplification device according to 7. 【請求項１８】 前記第１の高周波トランジスタと、前
記第１の高周波トランジスタのゲートに接続された前記
第１の抵抗と前記第４の抵抗を同一のデバイス上に製造
した第３のデバイスと、前記第２の高周波トランジスタ
と、前記第２の高周波トランジスタのゲートに接続する
前記第５の抵抗と前記第８の抵抗を同一のデバイス上に
製造した第８のデバイスとを備え、前記第３および前記
第８のデバイスをセラミック基板にフリップ実装した請
求項８記載の増幅装置。18. The first high-frequency transistor, a third device in which the first resistor and the fourth resistor connected to the gate of the first high-frequency transistor are manufactured on the same device, The second high-frequency transistor, and an eighth device in which the fifth resistor and the eighth resistor connected to the gate of the second high-frequency transistor are manufactured on the same device; 9. The amplifying device according to claim 8, wherein the eighth device is flip-mounted on a ceramic substrate. 【請求項１９】 前記第１の高周波トランジスタと、前
記第１の高周波トランジスタのゲートに接続された前記
第１の抵抗と、前記第１のトランジスタのドレインに接
続された前記第３の抵抗を同一のデバイス上に製造した
第４のデバイスと、前記第２の高周波トランジスタと、
前記第２の高周波トランジスタのゲートに接続する前記
第５の抵抗と、前記第２のトランジスタのドレインに接
続された前記第７の抵抗を同一のデバイス上に製造した
第９のデバイスとを備え、前記第４および前記第９のデ
バイスをセラミック基板にフリップ実装した請求項９記
載の増幅装置。19. The first high-frequency transistor, the first resistor connected to the gate of the first high-frequency transistor, and the third resistor connected to the drain of the first transistor are the same. A fourth device manufactured on the device of the above, and the second high-frequency transistor;
A fifth device connected to a gate of the second high-frequency transistor, and a ninth device manufactured on the same device as the seventh resistor connected to a drain of the second transistor; The amplifying device according to claim 9, wherein the fourth and ninth devices are flip-mounted on a ceramic substrate. 【請求項２０】 前記第１の高周波トランジスタと、前
記第１の高周波トランジスタのゲートに接続された前記
第１の抵抗と、前記第４の抵抗を同一のデバイス上に製
造した第５のデバイスと、前記第２の高周波トランジス
タと、前記第２の高周波トランジスタのゲートに接続す
る前記第５の抵抗と、前記第８の抵抗を同一のデバイス
上に製造した第１０のデバイスとを備え、前記第５およ
び前記第１０のデバイスをセラミック基板にフリップ実
装した請求項１０記載の増幅装置。20. A fifth device in which the first high-frequency transistor, the first resistor connected to the gate of the first high-frequency transistor, and the fourth resistor are manufactured on the same device. The second high-frequency transistor; the fifth resistor connected to the gate of the second high-frequency transistor; and a tenth device in which the eighth resistor is manufactured on the same device. The amplification device according to claim 10, wherein the fifth device and the tenth device are flip-mounted on a ceramic substrate.