JPH11307677A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPH11307677A JPH11307677A JP10884498A JP10884498A JPH11307677A JP H11307677 A JPH11307677 A JP H11307677A JP 10884498 A JP10884498 A JP 10884498A JP 10884498 A JP10884498 A JP 10884498A JP H11307677 A JPH11307677 A JP H11307677A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- tin
- electrode pad
- plating
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
て、その電極用パッドをなす導体層の最表面に存在する
スズメッキの表面状態を所定の状態にコントロールし
て、フリップチップ接続による電気的接続の信頼性を高
めた配線基板を提供する。 【構成】 フリップチップ接続方式の集積回路チップを
電気的に接続するための電極用パッド群を備え、該各電
極用パッドをなす導体層の最表層にスズメッキ層を有し
てなる配線基板において、該スズメッキ層の表面に存在
する、最長径が0.3μm以上であるボイドの個数を、
100μm2当り50個以下とする。
Description
詳しくはフリップチップ接続方式の半導体集積回路チッ
プを電気的に接続するための電極用パッド群(多数の電
極用パッド)を有する配線基板に関する。
信号処理速度の高速化が急速に進むなかで、半導体集積
回路チップ(以下、単にチップという)の実装技術が製
品の性能を左右するまでになってきている。最近では、
チップサイズパッケージ(CSP)や、パッケージを用
いずにチップを基板に直接ボンディングするフリップチ
ップ実装を用いたマルチチップモジュール(MCM)が
盛んに開発されている。
続方式は、一主面の所定の箇所に電極(入出力接続端
子)用パッドを配置したチップを配線基板の各電極用パ
ッドに電気的に接続するものであり、実装面積や実装高
さといった点で高密度化を実現できる方式である。チッ
プと配線基板との接続を最短距離で接続でき、また、ワ
イヤボンディング方式と比較してインダクタンス成分を
減らすことができるため、信号処理の高速化や高周波化
にも有利である。コンピューターのMPU用パッケージ
においては、フリップチップ接続方式はクロック動作周
波数が300MHz以上の領域では必須の実装方式にな
るといわれている。具体的には、ボールグリットアレイ
(BGA)、ピングリットアレイ(PGA)、ランドグ
リットアレイ(LGA)等の配線基板(以下、単に基板
ともいう)に広く採用されている。
ド(以下、単にパッドともいう)は、例えば、アルミナ
セラミックからなるセラミック製の薄膜配線基板にあっ
ては、次のようにして製造される。すなわち、アルミナ
グリーンシートに金型等を用いて表裏面を貫通するビア
ホールを穿設した後、タングステンやモリブデン等の高
融点金属粉末を主体とするメタライズペーストをビアホ
ール中に充填し、同時焼成して、基板の両面間を電気的
に接続するためのビア導体を有する基板を得る。
した後、基板の一主面にスパッタ法により薄膜層を形成
する。該薄膜層上に感光性レジストを塗布してレジスト
膜を形成し、フォトリソ加工によりパターン抜きを行な
う。そのパターン抜き部に電気メッキにより配線層を形
成する。その後、残ったレジスト層を剥離し、該配線層
以外の薄膜層をエッチング除去し、薄膜パターンを得
る。基板のもう一方の主面についても同様の作業を行な
う。但し、もう一方の主面上のパターンへの電気的導通
を確保するために、エッチングは、もう一方の主面のメ
ッキ終了後に行なう。こうして表裏面の薄膜パターンを
形成した後、再び感光性レジストを塗布してメッキレジ
スト層を形成し、今度はフリップチップ接続に必要とさ
れる部位を選択的にパターン抜きする。そしてパターン
開口部に電解銅メッキを施した後、防錆用に電解金メッ
キを薄付けする。更に、フリップチップ接続時にチップ
側の金バンプと低融点合金を形成するためのスズメッキ
を施した後、メッキレジストを剥離して、電極用パッド
の形成を完了する。
ッセンブリーにおいては、図1乃至図3に示されるよう
に、配線基板1の各電極用パッド11とチップ31の各
電極用パッド32に形成した金バンプ33とが一致する
ようにして重ね、リフロー炉等を用いて加熱して、配線
基板1の電極パッド11の最表層にあるスズメッキ層6
とチップ31の電極用パッド32に形成した金バンプ3
3とが低融点合金を形成してハンダ付けすることによ
り、パッド11、32間の電気的接続を行なっていた。
ッド11の最表層にあるスズメッキ層6とチップ31の
パッド32に形成した金バンプ33とが低融点合金を形
成してハンダ付けが行なわれたにもかかわらず、所望の
接合強度が得られず、パッド11、32間の電気的接続
の信頼性に問題があるといった指摘が浮上してきた。
プ接続強度不足の原因は、配線基板1上のパッド11の
スズメッキ層6表面への残留レジストなどの有機物残さ
が影響しているものと考え、最終工程まで経た製品のパ
ッド11の表面状態を分析調査したところ、図4に示さ
れるように、スズメッキ層6の表面にはボイドが多数存
在していることを確認した。
は、例えば直径50μmといった微小面積の電極用パッ
ド上のメッキ厚みバラツキを安定させることを目的とし
て、スズメッキの電流密度を0.5〜0.8A/dm2
程度の比較的低い範囲に限定して行なっていた。その結
果、得られるスズメッキの表面状態は比較的ポーラスで
あり、最長径0.3μm以上のボイドが多数存在してい
た。図6乃至図7に示すチップの接合力試験を実施する
と、正常な接合を得られた場合の破断モードは、図9に
示すように基板側の薄付け金メッキ付き銅メッキ層5で
破断するモード、あるいは、33aの金バンプで破断す
るモードであるが、従来のポーラスな状態のスズメッキ
品を用いた場合の破断モードは、図8に示すようにチッ
プ側の金バンプ33と基板側のスズメッキ層6との接合
領域付近で破断するモードであり、スズメッキの表面状
態がチップの接合力に影響を与えていることを示唆する
結果であった。チップの接合力劣化の原因としては、図
10に示すようにスズメッキ層6の表面のボイド7中に
レジストがトラップされて有機物残さ8となり、その後
のチップ接続時のハンダ濡れ性が劣化したものと推察さ
れた。そこで、本願発明者らは、スズメッキ工程の条件
を変化させて、スズメッキ層6の表面状態を種々変えた
サンプルを作り、これにチップをフリップチップ接続
し、接合強度試験を繰り返し実施して、接合強度とスズ
メッキ層6の表面状態との相関関係を調査した結果、ス
ズメッキ層6の表面に存在するボイド7の寸法と発生数
を所定の範囲に設定した場合には、フリップチップ接続
の接合強度を格段に向上できることを見出した。
もので、その目的とするところは、フリップチップ接続
方式の配線基板であって、その電極用パッドをなす導体
層の最表面にスズメッキされてなるものにおいて、その
スズメッキ層の最表面に存在するボイドの寸法と発生数
を所定の範囲に設定することで、フリップチップ接続に
よる電気的接続の信頼性を高めることのできる配線基板
を提供することにある。
に本発明は、フリップチップ接続方式の集積回路チップ
を電気的に接続するための電極用パッド群を備え、該各
電極用パッドをなす導体層の最表層にスズメッキ層を有
してなる配線基板において、該スズメッキ層の表面に存
在する、最長径が0.3μm以上であるボイドの個数
を、100μm2当り50個以下としたことにある。
径30〜100μmといった微小面積のものが多く、特
に直径50μm程度の大きさのものが多用されている。
このような微小面積の電極用パッド上のスズメッキにお
いては、直径100μm以上の比較的大面積のパッドで
は影響のでない程度のボイドがあっても、微小面積にあ
っては、例えばハンダ付け性が劣化するといった影響が
でる。これはフリップチップ接続におけるチップの金バ
ンプと基板の電極用パッド上のスズメッキとの接合強度
の劣化を引き起こす。微小面積の電極用パッドの場合で
も安定した接合強度を得るためには、スズメッキ層の表
面に存在するボイドを量、質共に通常の場合よりもシビ
アにコントロールすることが必須である。特に、最長径
が0.3μm以上であるボイドの個数を、100μm2
当り50個以下にすることが、安定した接合強度を得る
ために効果的である。良好な結果が得られる具体的なス
ズメッキの表面状態を図5に示す。
続の接合強度を劣化させる原因は必ずしも明らかではな
いが、図10に示すようにスズメッキ層6表面6aのボ
イド7中にトラップされたレジスト材等の有機物残さ8
が原因であると推察される。その根拠を示す実験データ
としては以下のものがある。すなわち、本願発明者ら
は、スズメッキ工程の条件を変化させて、スズメッキ層
6の表面状態を種々変えたサンプルを作り、これにチッ
プをフリップチップ接続し、接合強度試験を繰り返し実
施して、接合強度とスズメッキ層6の表面状態との相関
関係を調査した結果、スズメッキ層6の表面6aに存在
するボイド7の寸法と発生数を所定の範囲に設定した場
合には、フリップチップ接続の接合強度を格段に向上で
きることを見出した。併せて上記スズメッキの表面状態
ごとに、その表面近傍のスズ、酸素および炭素含有量を
オージェ電子分析した結果、該スズメッキ表面近傍のス
ズ、酸素および炭素の3成分の原子%の合計を100%
とした場合において、該スズメッキの表面近傍で検出さ
れるスズの原子%に対する炭素の原子%の比が0.5以
下であるものが優れたチップ接合強度を示した。このこ
とから、チップ接合強度にはスズメッキ表面近傍の有機
物の付着が大きく影響していることが示唆され、その有
機物が付着するポイントが上記スズメッキ表面6aのボ
イド7であると推察したのである。
スズメッキ表面から50オングストローム(0.005
μm)程度の深さまでをいい、オージェ分析装置による
表面分析で知見を得ることが可能な深さの範囲を指す。
実質的には、ボイドの径が0.3μmあった場合、有機
物残さは「表面近傍」よりも深いところ、つまりはスズ
メッキ表面から50オングストローム以上の深さまで入
っているものと思われるが、ここではオージェ分析によ
り検出可能な表面および深さまでの分析結果を用いて発
明を規定した。何故なら、フリップチップ接続では電極
用パッドの表面状態が、接合強度等の接続信頼性に最も
大きく影響するからである。
の厚みとしては、1〜6μmの範囲が望ましく、特には
2〜4μmの範囲が好ましい。スズメッキ厚みが1μm
以下では、メッキ上のボイドのコントロールが困難であ
る。スズメッキ厚みが6μm以上では、メッキ被膜の応
力が大きくなり、基板側の導体薄膜の密着力を低下させ
る原因となる。
ック配線基板を用いることができる。セラミックの材質
は特に限定されるものではないが、アルミナ、窒化アル
ミニウム、セラミックフィラーをガラスに添加したセラ
ミック−ガラス複合材料(いわゆるガラスセラミックあ
るいは低温焼成材料)、各種誘電体材料、炭化珪素ある
いは窒化珪素といったものを用いることができる。
用パッドのスズメッキの下地となる配線として、基板面
から順にチタン−銅−金の3層からなる薄膜導体上に、
上記薄膜面から順に銅−金の2層からなるメッキを施し
たものを用いることができる。本願における薄膜導体の
層構成としては、チタン−銅−金の3層構造に限ったも
のではなく、セラミック基板と化学的接合力が得られる
層構成であれば、あらゆる層構成の薄膜が使用可能であ
る。同じく、本願におけるスズメッキ層の下地のメッキ
層の構成としては、銅−金の2層構造に限ったものでは
なく、銅のみ、あるいは銅−パラジウムといった任意の
組合わせが可能である。
のセラミック厚膜配線基板を用いることができる。セラ
ミック厚膜配線基板においては、電極用パッドのスズメ
ッキの下地となる配線として、銅、銀、白金、パラジウ
ム、金の少なくとも1種類の金属からなる厚膜導体上
に、上記厚膜面から順にニッケル−金の2層からなるメ
ッキを施したものを用いることができる。本願における
スズメッキ層の下地のメッキ層の構成としては、ニッケ
ル−金の2層構造に限ったものではなく、ニッケルの
み、ニッケル−パラジウム、ニッケル−銅、ニッケル−
銅−パラジウムあるいはニッケル−銅−金といった任意
の組合わせが可能である。貴金属系の厚膜材料はパラジ
ウム、白金を除いて耐ハンダ性が低いため、メッキの第
1層目は耐ハンダ性の高いニッケルメッキを施すことが
好ましい。また、ニッケルメッキには、Ni−Bメッ
キ、Ni−Pメッキ、Ni−Coメッキ等のNi合金メ
ッキも含む。
ミド−トリアジン)あるいはエポキシといった耐熱性樹
脂を主成分とするプリント配線基板を用いることができ
る。電極用パッドのスズメッキの下地となる配線とし
て、上記基板面から順に銅−ニッケル−金の3層からな
るメッキを施したものを用いることができる。本願にお
けるスズメッキ層の下地のメッキ層の構成としては、銅
−ニッケル−金の3層構造に限ったものではなく、銅−
ニッケル−パラジウム、あるいは銅−ニッケルといった
任意の組合わせが可能である。ちなみに銅は銀や金と比
較して耐ハンダ性は高いものの、やはり銅の上には耐ハ
ンダ性の高いニッケルメッキを施すことが好ましい。ま
た、ニッケルメッキには、Ni−Bメッキ、Ni−Pメ
ッキ、Ni−Coメッキ等のNi合金メッキも含む。
するにあたっては、スズメッキ浴に負荷する電流密度を
0.8〜3.0A/dm2とすることが好ましい。電流
密度が0.8A/dm2以下の場合、スズメッキ層の表
面にボイドが多数発生し、フリップチップ接続の信頼性
を低下させる。一方、電流密度が3.0A/dm2以上
の場合、スズメッキ層の表面のボイドは発生しないが、
その代わりにスズメッキの異常成長が起こり、スズメッ
キ表面に瘤のような凸部が多数発生するようになる。こ
の凸部はスズメッキ被膜の品質を低下させるものなの
で、このような電流密度を用いることは好ましくない。
本範囲の電流密度でスズメッキを行なえばメッキ被膜は
密になり、ボイドや異常成長による凸部の発生が抑えら
れ、レジスト等の有機物残さがスズメッキの表面に残り
にくくなる。
しく説明する。 セラミック薄膜配線基板の作製 公知技術のドクターブレード法を用いて、厚み480μ
mのアルミナグリーンシートを作成する。該アルミナグ
リーンシートに対して、金型を用いて直径150μmの
ビアホールを所定のパターンに従がって穿設する。タン
グステン粉末を導電成分とするメタライズペーストを上
記ビアホール中に充填した後、1500℃で同時焼成し
て、基板の両面間を電気的に接続するためのビア導体を
有するセラミック基板を得る。
して平らにした後、基板の一主面全体に、チタン、パラ
ジウムの順番でスパッタ法により2層構造の薄膜層を形
成した。該薄膜層上に感光性レジストをスピンコーター
を用いて塗布してレジスト膜を形成した。表面実装用パ
ターンを含めた配線基板のパターンを表したガラスマス
クを用いて紫外線光を照射して露光・現像を行い、所定
の表面実装用パターンを形成した。そのパターン抜き部
に電解金メッキにより配線層を形成する。その後、残っ
たレジスト層を剥離し、該配線層以外の薄膜層のエッチ
ング除去を行い、所望の表面実装用薄膜配線パターンを
得るが、もう一方の主面の電気的導通の確保のため、も
う一方の主面の電解メッキ終了後に行なう。
全体にチタン、銅の順番でスパッタ法により2層構造の
薄膜層を形成した。該薄膜層上に感光性レジストをスピ
ンコーターを用いて塗布してレジスト膜を形成した。表
面実装用パターンを含めた配線基板のパターンを表した
ガラスマスクを用いて紫外線光を照射して露光・現像を
行い、所定の表面実装用パターンを形成した。そのパタ
ーン抜き部に銅、金の順に電解メッキにより配線層を形
成する。その後、残ったレジスト層を剥離する。
スト層を形成し、フリップチップ接続のための電極用パ
ッドのパターンを表したガラスマスクを用いて紫外線光
を照射して露光・現像を行い、フリップチップ接続に必
要とされる部位のみを選択的にパターン抜きした。そし
て該パターン開口部に電解銅メッキを3μmの厚みで施
した後、防錆用に電解金メッキを0.1μmの厚みで薄
付けした。その後、残ったレジストを剥離し、該配線層
以外の薄膜層をエッチング除去し、所望の表面実装用の
薄膜配線パターンを得た。再び感光性レジストを塗布し
てメッキレジスト層を形成し、フリップチップ接続のた
めの電極用パッドのパターンを表したガラスマスクを用
いて紫外線光を照射して露光・現像を行い、フリップチ
ップ接続に必要とされる部位のみを選択的にパターン抜
きした。更に、該パターン開口部に、電流密度を0.2
5〜3.5A/dm2の範囲で振ってスズメッキを施し
た。スズメッキ液は、第1硫酸錫を30g/l、濃硫酸
を105ml/lおよび光沢剤(商品名:ティングロコ
ーモスターコンク(ジャパンメタル社製))を20g/
l添加して調整したものを使用した。スズメッキ後、メ
ッキレジストを剥離して、電極用パッドの形成を完了し
た。
電極用パッドを1.6mm角中に13列×13行、すな
わち、169個有するアルミナセラミック製薄膜配線基
板を用意した。また、寸法が2.0mm角×厚み0.5
mmで、直径58μmの金バンプを1.6mm角中に1
3列×13行、すなわち、169個有するシリコンチッ
プを用意した。薄膜配線基板の電極用パッドとシリコン
チップの各電極用パッドに形成した金バンプとが一致す
るようにして重ね、最高温度350℃×5分の条件でリ
フロー炉を通して加熱・接合した。
接着剤で接着・固定した後、該セラミック板をプッシュ
ゲージのステージに固定した。プッシュゲージを用いて
シリコンチップの側面からフリップチップ接続部にせん
断力を加えて行き、チップ接続部で破断が生じたときの
強度および破断が接続部のどの部位で発生したかの破断
モードを測定・確認した。試験の概要を図6乃至図7に
示した。接合力試験の結果を表1に併記した。
5A/dm2の範囲で振って、電流密度がスズメッキの
表面状態にどのような影響を与えるのかを調査するため
に、スズメッキを施した電極用パッドの表面状態につい
て、以下のように分析・確認した。すなわち、100μ
m2の面積のスズメッキ表面にある、最長径φmaxが
0.3μm以上であるボイドの個数をSEM写真上で確
認した。ここで言う「最長径」とは、不定形なボイドに
おいて最も大きい寸法値が得られる部位の長さを示すも
のである。ボイドの最長径φmaxの測定方法を図11
に示した。
る有機物残さの量や酸化の度合いにどのような影響を与
えるのかを調査・確認するために、スズメッキ表面近傍
のオージェ電子分析を行なった。オージェ電子分析によ
るスズ、酸素および炭素の各含有量の分析・測定は以下
のような条件で行なった。 分析装置:JAMP−30(日本電子製) 加速電圧:10kV 照射電流:3×10−7mA スポット径(分析面積):φ20μm これらの測定条件では、測定資料の表面から約50オン
グストローム(0.005μm)の深さまでの物質の情
報が得られる。ここで分析領域を50オングストローム
(0.005μm)の深さまでに限定した理由は、フリ
ップチップ接続の信頼性を大きく左右するのが、スズメ
ッキの表面近傍の異物付着や酸化だからである。分析結
果を表1に併記した。
と、スズメッキ層の表面において、最長径が0.3μm
以上であるボイドの個数が、100μm2当り50個以
上である試料番号1および2の接合強度試験での破断モ
ードは、配線基板側のスズメッキ層とフリップチップ側
の金バンプとの接合界面で破断するモードであった。こ
の破断モードは、スズメッキ層と金バンプとの間で充分
な接合を得るだけの合金化が促進されなかったことを示
すものである。接合強度についても、2kg以下の低い
値であった。
径が0.3μm以上であるボイドの個数が、100μm
2当り50個以下である試料番号3乃至6の接合強度試
験での破断モードは、配線基板側の銅メッキ層での破断
であった。この破断モードは、スズメッキ層と金バンプ
との間で充分な接合を得るだけの合金化が促進されたこ
とを示すものである。接合強度についても、3kg以上
の高い値であった。これらの結果を比較すれば、スズメ
ッキ層のボイドの状態によってフリップチップ接続の接
合強度が左右されることは明らかである。
オージェ電子分析の結果をみると、スズメッキ層の表面
において、最長径が0.3μm以上であるボイドの個数
が、100μm2当り50個以上である試料番号1およ
び2については、スズ含有量に対する炭素含有量の比が
2以上ある。
径が0.3μm以上であるボイドの個数が、100μm
2当り50個以下である試料番号3乃至6については、
スズ含有量に対する炭素含有量の比が0.5以下であ
る。これらの結果を比較すれば、スズメッキの表面状態
が粗になる程、有機物残さを取り込み易くなる傾向が高
まることがわかる。
と、良好なフリップチップ接続性が得られた試料番号3
乃至6では、電流密度を0.8〜3.0A/dm2の範
囲 に設定していたことがわかる。電流密度が本願範囲
より低い場合では、スズメッキ表面に多数のボイドが発
生し、フリップチップ接続の信頼性を低下させているこ
とがわかる。
は、スズメッキ表面のボイドの発生は抑制できるが、過
剰な電流密度に起因する瘤状の凸部がスズメッキ表面に
異常成長し、スズメッキの品質を劣化させてしまう。以
上の結果より、本願範囲の電流密度でスズメッキ工程を
実施することで、良好なフリップチップ接続性を有する
配線基板が得られる。
板は、フリップチップ接続する電極用パッドの最表面に
おいて、最長径が0.3μm以上であるボイドの個数
が、100μm2当り50個以下であるようにスズメッ
キを施すことによって、良好な接合強度を有するフリッ
プチップ接続が可能となる。
ッド部分の拡大断面図。
続方式の集積回路チップをそのパッドを位置決めして搭
載したリフロー前の状態を説明する拡大断面図。
線基板の電極用パッドにフリップチップ接続した際のパ
ッド間の接続状態を説明する拡大断面図。
像。
SEM写真像。
路チップに接合強度試験において負荷を印加した際の説
明図。
明図。
を用いた場合において、配線基板から集積回路チップを
破断させた際の説明図。
基板を用いた場合において、配線基板から集積回路チッ
プを破断させた際の説明図。
面に形成したスズメッキに発生したボイド中に有機物残
さがトラップされた状態を示す説明図。
最長径の測定方法を示す説明図。
Claims (12)
- 【請求項1】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極用パッド群を備え、該
各電極用パッドをなす導体層上にスズメッキ層を有して
なる配線基板であって、該スズメッキ層の表面におい
て、最長径が0.3μm以上であるボイドの個数が、1
00μm2当り50個以下であることを特徴とする配線
基板。 - 【請求項2】 前記スズメッキ層の厚さを1〜6μmと
することを特徴とする請求項1に記載の配線基板。 - 【請求項3】 前記配線基板がセラミック配線基板であ
ることを特徴とする請求項1乃至2に記載の配線基板。 - 【請求項4】 前記電極パッドは、銅または金の少なく
とも1種類から選ばれる金属からなることを特徴とする
請求項3に記載の配線基板。 - 【請求項5】 前記電極用パッドは、基板面から順にチ
タン−銅−金の3層からなる複層構造の薄膜と、該スパ
ッター膜面から順に銅−金−スズの3層からなる複層構
造のメッキ膜と、からなることを特徴とする請求項3に
記載の配線基板。 - 【請求項6】 前記電極用パッドは、基板面に形成した
銅、銀、白金、金、パラジウムの少なくとも1種類の金
属からなる厚膜と、該厚膜面から順にニッケル−金−ス
ズの3層からなる複層構造のメッキ膜と、からなること
を特徴とする請求項3に記載の配線基板。 - 【請求項7】 前記電極用パッドは、基板面に形成した
銅、銀、白金、パラジウム、金の少なくとも1種類の金
属からなる厚膜と、該厚膜面から順にニッケル−スズの
2層からなる複層構造のメッキ膜と、からなることを特
徴とする請求項3に記載の配線基板。 - 【請求項8】 前記配線基板が耐熱性樹脂を主成分とす
るプリント配線基板であることを特徴とする請求項1乃
至2に記載の配線基板。 - 【請求項9】 前記電極用パッドは、基板面から順に銅
−ニッケル−金−スズの4層からなる複層構造のメッキ
膜からなることを特徴とする請求項7に記載の配線基
板。 - 【請求項10】 前記電極用パッドは、基板面から順に
銅−ニッケル−スズの3層からなる複層構造のメッキ膜
からなることを特徴とする請求項7に記載の配線基板。 - 【請求項11】 スズメッキ表面近傍のスズ、酸素およ
び炭素の3成分の原子%の合計を100%とした場合に
おいて、スズメッキの表面近傍で検出されるスズの原子
%に対する炭素の原子%の比が0.5以下であることを
特徴とする、請求項1乃至2に記載の配線基板。 - 【請求項12】 スズメッキ工程において、スズメッキ
浴に負荷する電流密度を0.8〜3.0A/dm2とす
ることを特徴とする、請求項1乃至2に記載の配線基板
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10884498A JP4387475B2 (ja) | 1998-04-20 | 1998-04-20 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10884498A JP4387475B2 (ja) | 1998-04-20 | 1998-04-20 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11307677A true JPH11307677A (ja) | 1999-11-05 |
JP4387475B2 JP4387475B2 (ja) | 2009-12-16 |
Family
ID=14495024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10884498A Expired - Fee Related JP4387475B2 (ja) | 1998-04-20 | 1998-04-20 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4387475B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274289A (ja) * | 2000-03-23 | 2001-10-05 | Ngk Spark Plug Co Ltd | フリップチップ用パッケージ及びその製造方法 |
WO2011118146A1 (ja) * | 2010-03-26 | 2011-09-29 | 住友ベークライト株式会社 | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
-
1998
- 1998-04-20 JP JP10884498A patent/JP4387475B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274289A (ja) * | 2000-03-23 | 2001-10-05 | Ngk Spark Plug Co Ltd | フリップチップ用パッケージ及びその製造方法 |
JP4602507B2 (ja) * | 2000-03-23 | 2010-12-22 | 日本特殊陶業株式会社 | フリップチップ用パッケージ及びその製造方法 |
WO2011118146A1 (ja) * | 2010-03-26 | 2011-09-29 | 住友ベークライト株式会社 | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4387475B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5585080B2 (ja) | 電極構造及びその製造方法、回路基板、半導体モジュール | |
JP3849573B2 (ja) | 電子装置 | |
KR100967344B1 (ko) | 플립칩 패키지 기판 제조방법 | |
JPH09283878A (ja) | パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法 | |
US20070045808A1 (en) | Test carrier for semiconductor components having conductors defined by grooves | |
US6225569B1 (en) | Wiring substrate and method of manufacturing the same | |
WO2007086498A1 (ja) | 半導体素子内蔵基板、半導体素子内蔵型多層回路基板 | |
JP2001351940A (ja) | Icチップにおいて銅相互接続配線 | |
US7197820B2 (en) | Circuit board and its manufacturing method | |
JPWO2008038681A1 (ja) | セラミック基板部品及びそれを用いた電子部品 | |
EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
JP4387475B2 (ja) | 配線基板 | |
JP2004221388A (ja) | 電子部品搭載用多層基板及びその製造方法 | |
JP2008166432A (ja) | クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法 | |
JP3470789B2 (ja) | 配線基板及びその製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
US6376054B1 (en) | Surface metallization structure for multiple chip test and burn-in | |
JP3723350B2 (ja) | 配線基板およびその製造方法 | |
JPH05144821A (ja) | 半導体装置 | |
JP2004327945A (ja) | セラミック電子回路部品 | |
JP2004006944A (ja) | 配線基板及びその製造方法 | |
JP3744678B2 (ja) | 配線基板の実装構造 | |
JP2001177038A (ja) | リードピン付き配線基板およびリードピン付き電子部品 | |
JP2004080060A (ja) | 電子部品用パッケージ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060413 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |