JP3723350B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP3723350B2 JP3723350B2 JP24878698A JP24878698A JP3723350B2 JP 3723350 B2 JP3723350 B2 JP 3723350B2 JP 24878698 A JP24878698 A JP 24878698A JP 24878698 A JP24878698 A JP 24878698A JP 3723350 B2 JP3723350 B2 JP 3723350B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- forming
- electrode pad
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線基板に関し、詳しくはフリップチップ接続方式の半導体集積回路チップを電気的に接続するための電極用パッド群（多数の電極用パッド）を有する配線基板に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・薄型化および信号処理速度の高速化が急速に進むなかで、半導体集積回路チップ（以下、単にチップという）の実装技術が製品の性能を左右するまでになってきている。最近では、チップサイズパッケージ（ＣＳＰ）や、パッケージを用いずにチップを基板に直接ボンディングするフリップチップ実装を用いたマルチチップモジュール（ＭＣＭ）が盛んに開発されている。
【０００３】
チップ実装方式のうち、フリップチップ接続方式は、一主面の所定の箇所に電極（入出力接続端子）用パッドを配置したチップを配線基板の各電極用パッドに電気的に接続するものであり、実装面積や実装高さといった点で高密度化を実現できる方式である。チップと配線基板との接続を最短距離で接続でき、また、ワイヤボンディング方式と比較してインダクタンス成分を減らすことができるため、信号処理の高速化や高周波化にも有利である。コンピューターのＭＰＵ用パッケージにおいては、フリップチップ接続方式はクロック動作周波数が３００ＭＨｚ以上の領域では必須の実装方式になるといわれている。具体的には、ボールグリットアレイ（ＢＧＡ）、ピングリットアレイ（ＰＧＡ）、ランドグリットアレイ（ＬＧＡ）等の配線基板（以下、単に基板ともいう）に広く採用されている。
【０００４】
このような配線基板およびその電極用パッド（以下、単にパッドともいう）は、例えば、アルミナセラミックからなるセラミック製の薄膜配線基板にあっては、次のようにして製造される。すなわち、アルミナグリーンシートに金型等を用いて表裏面を貫通するビアホールを穿設した後、タングステンやモリブデン等の高融点金属粉末を主体とするメタライズペーストをビアホール中に充填する。必要に応じてグリーンシートを積層した後、同時焼成してアルミナセラミック製の配線基板を得る（図示せず）。
【０００５】
得られた基板１の両面を研磨加工して平らにした後（図示せず）、基板の一主面にスパッタ法によりチタン、銅の順で薄膜層２を形成する（図１３（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１３（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成する（図１３（ｃ））。開口部４に電気メッキにより銅、ニッケル及び金からなる配線層１６を形成する（図１３（ｄ））。そして、レジスト層を除去した後（図１４（ａ））、再びレジスト層６を形成する（図１４（ｂ））。フォトリソ加工によりパターン抜きを行ない開口部１７を形成する（図１４（ｃ））。開口部１７に電気スズメッキにより電極用パッド上にスズメッキ層１８を形成（図１４（ｄ））した後、残ったレジスト層６を除去する（図１５（ａ））。その後、レジスト層１９を形成（図１５（ｂ））し、フォトリソ加工により配線部以外の部分のパターン抜きを行ない（図１５（ｃ））、スパッタ層２の不要な部分をエッチング除去した後（図１６（ａ））、残ったレジスト層１９を除去して、電極用パッドの形成を完了する（図１６（ｂ））。
【０００６】
そして、フリップチップ接続方式によるアッセンブリーにおいては、配線基板側の各電極用パッドとチップ側の各電極用パッドに形成した金バンプとが一致するようにして重ね、リフロー炉等を用いて加熱して、配線基板側の電極パッドの最表層にあるスズメッキ層とチップ側の電極用パッドに形成した金バンプとが低融点合金を形成してハンダ付けすることにより、パッド間の電気的接続を行なっていた。
【発明が解決しようとする課題】
【０００７】
ところが、フリップチップ接続方式の配線基板の電極用パッドの寸法は、その直径が５０μｍ程度と微細なため、上記スズメッキ層のメッキ厚みの制御が非常に困難であった。例えば、スズメッキ厚みのねらい値が２μｍの場合、実際のバラツキは１．２〜３．５μｍであった。このスズメッキ厚みのバラツキが原因となって、集積回路チップ側の接続用金バンプとの接合部で生ずる金／スズ合金の組成比のバラツキも大きくなり、その結果、集積回路チップの接合強度のバラツキまでも大きくなってしまう問題が発生した。
【０００８】
さらに、スズメッキ厚みのバラツキによって電極用パッドの高さバラツキが発生し、その結果、集積回路チップとの接合状態に不具合が生じる。また、スズメッキ厚みのバラツキによってスズが過剰になった場合、集積回路チップの実装時にスズの這い上がりが多くなるという問題を生じる。逆に、スズが少ない場合は集積回路チップの実装強度が劣化しやすいという問題を生じる。
【０００９】
また、従来のフリップチップ接続方式の配線基板の電極用パッドの構成は、その最表層がスズメッキ層のため不安定であり、保管中にスズメッキ表面に酸化膜が発生して濡れ性が劣化したり、大気中での放置によりホイスカーが発生したり、酸やアルカリに弱いため製造プロセス上の制約が多い。更に、前述したように、従来の製造方法では、フォトリソ工程が３回も必要であり、その結果、製造コストが高くなる問題もあった。
【００１０】
本発明は、かかる知見に基づいてなされたもので、その目的とするところは、フリップチップ接続用の電極用パッドをなす導体層の最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成し、さらに当該スズ層を予め化学的に安定な金／スズ合金層にすることにより、経時劣化や金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供することにある。また、上記のように金／スズ合金化を行わない場合においても、本発明が目的とする効果を奏することが可能である。すなわち、フリップチップ接続用の電極用パッドをなす導体層の最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成することにより、集積回路チップの実装時に生成する金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供することが可能である。この場合、合金化のための加熱工程が省略可能なため、製造コストの削減に有効である。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、金を主体とするメッキ層と、金／スズ合金層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
最表層を金／スズ合金層とすることにより、従来問題であったスズ層表面の酸化等の経時劣化や、ホイスカーの発生、接合強度のバラツキといった種々の問題を解決することができる。
下地の薄膜層は、チタン、パラジウム、銅のうち少なくとも１種類の金属から選ばれる。薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。
金／スズ合金層と薄膜層との間に金メッキ層が必要な理由は以下のようである。すなわち、金メッキ層が無い場合、層厚みの薄い（約３０００Å）パラジウム薄膜層や銅薄膜層が金／スズ合金層に食われてしまい、下地のチタン薄膜層と金／スズ合金層との間に界面剥離が生じ易いからである。したがって、金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
【００１２】
請求項２に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、ニッケル、銅の少なくとも１種類からなる第１メッキ層と、金を主体とする第２メッキ層と、金／スズ合金層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
本発明は、請求項１に記載の配線基板のより好ましい構成を例示したものであって、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
【００１３】
請求項３に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、金を主体とするメッキ層と、スズを主体とするスパッタ層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
本発明では、金メッキ層上にスズを主体とするスパッタ層を形成した構成である点で請求項１に記載の発明と異なるが、ここでいう「スズを主体とするスパッタ層」とは、当該スパッタ層に金／スズ合金層が含まれる場合をもいう。なぜなら、金メッキ層上にスズをターゲット材としてスパッタを行った場合には、スパッタ工程中の加熱等によりスズと金との熱拡散が発生し、金メッキ層と当該スパッタ層との間に金／スズ合金層を形成する場合があるからである。もちろん、「スズを主体とするスパッタ層」には、まったく金／スズ合金層を含まないスズのみからなるスパッタ層を含むことはいうまでもない。
【００１４】
請求項４に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、ニッケル、銅の少なくとも１種類からなる第１メッキ層と、金を主体とする第２メッキ層と、スズを主体とするスパッタ層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
本発明では、金メッキからなる第２メッキ層上にスズを主体とするスパッタ層を形成した構成である点で請求項２に記載の発明と異なるが、ここでいう「スズを主体とするスパッタ層」とは、当該スパッタ層に金／スズ合金層が含まれる場合をもいう。なぜなら、金メッキ層上にスズをターゲット材としてスパッタを行った場合には、スパッタ工程中の加熱等によりスズと金との熱拡散が発生し、金メッキ層と当該スパッタ層との間に金／スズ合金層を形成する場合があるからである。もちろん、「スズを主体とするスパッタ層」には、まったく金／スズ合金層を含まないスズのみからなるスパッタ層を含むことはいうまでもない。
【００１５】
請求項５に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記メッキ層の全面にスズからなる第２スパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部における上記メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項１に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できる。ちなみに、本発明のように、レジスト層上から全面にスパッタ層を形成した後、レジスト層を除去して必要な部分のスパッタ層を残す方法は、「リフトオフ法」と呼ばれている。
【００１６】
請求項６に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズからなる第２スパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部に形成された上記第２メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項２に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
【００１７】
請求項７に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、上記メッキレジスト層及び露出した上記メッキ層の全面にスズを主体とする第２スパッタ層を形成する第２スパッタ層形成工程と、上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項３に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
本発明が奏する効果は、前述した請求項５に記載の発明と基本的に同様であるが、金／スズ合金化の加熱処理を行わないことにより工程の短縮が可能である。特には、スズのウイスカーが発生するような長期保管を行わない場合において有効である。
【００１８】
請求項８に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズを主体とするスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項４に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
本発明が奏する効果は、前述した請求項６に記載の発明と基本的に同様であるが、金／スズ合金化の加熱処理を行わないことにより工程の短縮が可能である。特には、スズのウイスカーが発生するような長期保管を行わない場合において有効である。
【００１９】
本願発明の配線基板には、セラミック配線基板を用いることができる。セラミックの材質は特に限定されるものではないが、アルミナ、窒化アルミニウム、セラミックフィラーをガラスに添加したセラミック−ガラス複合材料（いわゆるガラスセラミックあるいは低温焼成材料）、各種誘電体材料、炭化珪素あるいは窒化珪素といったものを用いることができる。
配線基板として更には、ＢＴ（ビスマレイミド−トリアジン）系、エポキシ系、ＰＰＥ（ポリフェニレンエーテル）系、ＰＴＦＥ（ポリテトラフルオロエチレン）系といった耐熱性樹脂を主成分とするプリント配線基板を用いることができるが、樹脂材料としては、金／スズ合金化時の加熱温度に耐えうる耐熱特性の特に優れたものが好ましい。したがって、金／スズ合金化時の加熱温度を少しでも下げるために、金／スズ合金化層の組成比としては、金８０％／スズ２０％（融点２８０℃）となり得るように各層の厚みと加熱処理の温度と時間をコントロールする必要がある。
【００２０】
【発明の実施の形態】
本発明の製造方法の例を、以下に詳細に説明する。
請求項５に係る配線基板の製造方法の例（図１〜図３を参照）
両面を研磨加工して平らにしたアルミナ基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、パラジウム（層厚：３０００Å）の順で薄膜層２を形成した（図１（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図１（ｃ））。開口部４に電気金メッキにより配線層５（層厚；３μｍ）を形成した（図１（ｄ））。その後、残ったレジスト層３を除去した後（図２（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図２（ｂ））。再びレジスト層６を形成（図２（ｃ））した後、フォトリソ加工によりパターン抜きを行ない、電極パッド用の開口部７（直径；５０μｍ）を形成した（図２（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層８，９を形成した（図３（ａ））。当該スズ層の厚みは、０．５μｍと２μｍの2種類とした。その後、スズ層８の付着したレジスト層６を除去して、電極用パッド部分のみスズ層９を残した後（図３（ｂ））、窒素／水素の還元雰囲気下で２８０℃×５分の条件で加熱処理を行い、スズ層９と金メッキによる配線層５とを合金化して、金／スズ合金からなる電極用パッド１０を形成した（図３（ｃ））。
【００２１】
請求項６に係る配線基板の製造方法の例（図４〜図６を参照）
両面を研磨加工して平らにした基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、銅（層厚：３０００Å）の順で薄膜層２を形成した（図４（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図４（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図４（ｃ））。開口部４に電気メッキにより基板側から銅（層厚：３μｍ）、ニッケル（層厚：１μｍ）の順に第1メッキ層１１、次いで、電解金メッキ（層厚：２μｍ）により第2メッキ層１２を形成した（図４（ｄ））。そして、残ったレジスト層を除去した後（図５（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図５（ｂ））。再びレジスト層６を形成（図５（ｃ））した後、フォトリソ加工によりパターン抜きを行ない開口部７を形成した（図５（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層１３、１４を、０．５μｍと２μｍの2種類の厚みで形成（図６（ａ））した後、スズ層１３の付着したレジスト層６を除去して、金メッキによる第2メッキ層１４の上の電極用パッド部分のみスズ層を残した（図６（ｂ））。その後、窒素／水素の還元雰囲気下で２８０℃×５分の条件で加熱処理を行い、スズ層１４と金メッキによる第2メッキ層１２とを合金化して金／スズ合金層１５を形成し、電極用パッドの形成を完了した（図６（ｃ））。
【００２２】
（３）請求項７に係る配線基板の製造方法の例（図７〜図９を参照）
両面を研磨加工して平らにしたアルミナ基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、パラジウム（層厚：３０００Å）の順で薄膜層２を形成した（図７（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図７（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図７（ｃ））。開口部４に電気金メッキにより配線層５（層厚；３μｍ）を形成した（図７（ｄ））。その後、残ったレジスト層３を除去した後（図８（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図８（ｂ））。再びレジスト層６を形成（図８（ｃ））した後、フォトリソ加工によりパターン抜きを行ない、電極パッド用の開口部７（直径；５０μｍ）を形成した（図８（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層８，９を形成した（図９（ａ））。当該スズ層の厚みは、０．５μｍと２μｍの２種類とした。その後、スズ層８の付着したレジスト層６を除去して、スズを主体とする電極用パッド９を形成した（図９（ｂ））。
【００２３】
（４）請求項８係る配線基板の製造方法の例（図１０〜図１２を参照）
両面を研磨加工して平らにした基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、銅（層厚：３０００Å）の順で薄膜層２を形成した（図１０（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１０（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図１０（ｃ））。開口部４に電気メッキにより基板側から銅（層厚：３μｍ）、ニッケル（層厚：１μｍ）の順に第1メッキ層１１、次いで、電解金メッキ（層厚：２μｍ）により第2メッキ層１２を形成した（図１０（ｄ））。そして、残ったレジスト層を除去した後（図１１（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図１１（ｂ））。再びレジスト層６を形成（図１１（ｃ））した後、フォトリソ加工によりパターン抜きを行ない開口部７を形成した（図１１（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層１３、１４を、０．５μｍと２μｍの２種類の厚みで形成（図１２（ａ））した後、スズ層13の付着したレジスト層６を除去して、金メッキによる第2メッキ層14の上の電極用パッド部分のみスズ層を残して、スズを主体とする電極用パッド14の形成を完了した（図１２（ｂ））。
【００２４】
（５）電極用パッド高さのバラツキの評価
本願の請求項５に記載の製造方法（以下、「リフトオフ法」とも称する）により形成された電極用パッドの高さと、比較例として、従来のスズメッキを用いて形成された電極用パッドの高さを表面粗度計を用いて測定し、その高さバラツキを比較した。測定条件の詳細を以下に示す。
電極用パッドの直径；５０μｍ
電極用パッドの高さ；２μｍ、０．５μｍの２種類
測定パッド数；各５０個
バラツキの算出方法；各５０個の測定値から電極用パッドの高さ平均値および標準偏差σを求め、平均値に対する±３σの比（単位；％）で表示した。結果を表１に示した。
【００２５】
【表１】
【００２６】
表1の結果より、電極用パッド高さの狙い値が０．５μｍと薄い場合、本発明のリフトオフ法を用いた時のバラツキ値は±１０％と良好であるが、従来方法のメッキ法を用いた時のバラツキ値は再現性がなく、実質高さの制御が不可能であった。電極用パッド高さの狙い値が２μｍの場合、本発明のリフトオフ法を用いた時のバラツキ値は±７．５％と良好であるが、従来方法のメッキ法を用いた時のバラツキ値は±７５％と、本発明の１０倍のバラツキ値を示した。これらの結果より、本発明のスズスパッタ法を用いた方法によれば、従来のスズメッキ方法と比較して高さバラツキを著しく低減できる効果が得られることがわかる。特に、電極パッドの寸法が１００μｍ以下の微細なものに対して１μｍ以下の薄いスズ層を形成する場合に極めて好適である。また、（１）、（２）において前述したように、本発明では、いわゆる「リフトオフ法」を用いるため、フォトリソ工程が２回と、従来方法の３回より工数が減少しており、製造コストの面でも有利である。
【００２７】
【発明の効果】
以上に説明したように本願発明によれば、フリップチップ接続する電極用パッドの最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成できる。さらに当該スズ層を予め化学的に安定な金／スズ合金層にすることにより、経時劣化や金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供できる。さらに、スズ層の形成にリフトオフ法を用いることで、フォトリソ工程の回数をメッキ法を用いた従来方法の半分以下にすることができる。
【００２８】
【図面の簡単な説明】
【図１】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図２】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図３】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図４】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図５】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図６】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図７】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図８】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図９】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図１０】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１１】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１２】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１３】従来方法の配線基板の製造工程の説明図。
【図１４】従来方法の配線基板の製造工程の説明図。
【図１５】従来方法の配線基板の製造工程の説明図。
【図１６】従来方法の配線基板の製造工程の説明図。
【符号の説明】
１ 配線基板
２ チタンスパッタ層と銅スパッタ層とからなる薄膜層
５ 金メッキ層
６ レジスト層
８ レジスト層６上に形成されたスズスパッタ層
９ 金メッキ層５上に形成されたスズスパッタ層からなる電極用パッド
１０ 金／スズ合金からなる電極用パッド
【発明の属する技術分野】
本発明は、配線基板に関し、詳しくはフリップチップ接続方式の半導体集積回路チップを電気的に接続するための電極用パッド群（多数の電極用パッド）を有する配線基板に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化・薄型化および信号処理速度の高速化が急速に進むなかで、半導体集積回路チップ（以下、単にチップという）の実装技術が製品の性能を左右するまでになってきている。最近では、チップサイズパッケージ（ＣＳＰ）や、パッケージを用いずにチップを基板に直接ボンディングするフリップチップ実装を用いたマルチチップモジュール（ＭＣＭ）が盛んに開発されている。
【０００３】
チップ実装方式のうち、フリップチップ接続方式は、一主面の所定の箇所に電極（入出力接続端子）用パッドを配置したチップを配線基板の各電極用パッドに電気的に接続するものであり、実装面積や実装高さといった点で高密度化を実現できる方式である。チップと配線基板との接続を最短距離で接続でき、また、ワイヤボンディング方式と比較してインダクタンス成分を減らすことができるため、信号処理の高速化や高周波化にも有利である。コンピューターのＭＰＵ用パッケージにおいては、フリップチップ接続方式はクロック動作周波数が３００ＭＨｚ以上の領域では必須の実装方式になるといわれている。具体的には、ボールグリットアレイ（ＢＧＡ）、ピングリットアレイ（ＰＧＡ）、ランドグリットアレイ（ＬＧＡ）等の配線基板（以下、単に基板ともいう）に広く採用されている。
【０００４】
このような配線基板およびその電極用パッド（以下、単にパッドともいう）は、例えば、アルミナセラミックからなるセラミック製の薄膜配線基板にあっては、次のようにして製造される。すなわち、アルミナグリーンシートに金型等を用いて表裏面を貫通するビアホールを穿設した後、タングステンやモリブデン等の高融点金属粉末を主体とするメタライズペーストをビアホール中に充填する。必要に応じてグリーンシートを積層した後、同時焼成してアルミナセラミック製の配線基板を得る（図示せず）。
【０００５】
得られた基板１の両面を研磨加工して平らにした後（図示せず）、基板の一主面にスパッタ法によりチタン、銅の順で薄膜層２を形成する（図１３（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１３（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成する（図１３（ｃ））。開口部４に電気メッキにより銅、ニッケル及び金からなる配線層１６を形成する（図１３（ｄ））。そして、レジスト層を除去した後（図１４（ａ））、再びレジスト層６を形成する（図１４（ｂ））。フォトリソ加工によりパターン抜きを行ない開口部１７を形成する（図１４（ｃ））。開口部１７に電気スズメッキにより電極用パッド上にスズメッキ層１８を形成（図１４（ｄ））した後、残ったレジスト層６を除去する（図１５（ａ））。その後、レジスト層１９を形成（図１５（ｂ））し、フォトリソ加工により配線部以外の部分のパターン抜きを行ない（図１５（ｃ））、スパッタ層２の不要な部分をエッチング除去した後（図１６（ａ））、残ったレジスト層１９を除去して、電極用パッドの形成を完了する（図１６（ｂ））。
【０００６】
そして、フリップチップ接続方式によるアッセンブリーにおいては、配線基板側の各電極用パッドとチップ側の各電極用パッドに形成した金バンプとが一致するようにして重ね、リフロー炉等を用いて加熱して、配線基板側の電極パッドの最表層にあるスズメッキ層とチップ側の電極用パッドに形成した金バンプとが低融点合金を形成してハンダ付けすることにより、パッド間の電気的接続を行なっていた。
【発明が解決しようとする課題】
【０００７】
ところが、フリップチップ接続方式の配線基板の電極用パッドの寸法は、その直径が５０μｍ程度と微細なため、上記スズメッキ層のメッキ厚みの制御が非常に困難であった。例えば、スズメッキ厚みのねらい値が２μｍの場合、実際のバラツキは１．２〜３．５μｍであった。このスズメッキ厚みのバラツキが原因となって、集積回路チップ側の接続用金バンプとの接合部で生ずる金／スズ合金の組成比のバラツキも大きくなり、その結果、集積回路チップの接合強度のバラツキまでも大きくなってしまう問題が発生した。
【０００８】
さらに、スズメッキ厚みのバラツキによって電極用パッドの高さバラツキが発生し、その結果、集積回路チップとの接合状態に不具合が生じる。また、スズメッキ厚みのバラツキによってスズが過剰になった場合、集積回路チップの実装時にスズの這い上がりが多くなるという問題を生じる。逆に、スズが少ない場合は集積回路チップの実装強度が劣化しやすいという問題を生じる。
【０００９】
また、従来のフリップチップ接続方式の配線基板の電極用パッドの構成は、その最表層がスズメッキ層のため不安定であり、保管中にスズメッキ表面に酸化膜が発生して濡れ性が劣化したり、大気中での放置によりホイスカーが発生したり、酸やアルカリに弱いため製造プロセス上の制約が多い。更に、前述したように、従来の製造方法では、フォトリソ工程が３回も必要であり、その結果、製造コストが高くなる問題もあった。
【００１０】
本発明は、かかる知見に基づいてなされたもので、その目的とするところは、フリップチップ接続用の電極用パッドをなす導体層の最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成し、さらに当該スズ層を予め化学的に安定な金／スズ合金層にすることにより、経時劣化や金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供することにある。また、上記のように金／スズ合金化を行わない場合においても、本発明が目的とする効果を奏することが可能である。すなわち、フリップチップ接続用の電極用パッドをなす導体層の最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成することにより、集積回路チップの実装時に生成する金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供することが可能である。この場合、合金化のための加熱工程が省略可能なため、製造コストの削減に有効である。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、金を主体とするメッキ層と、金／スズ合金層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
最表層を金／スズ合金層とすることにより、従来問題であったスズ層表面の酸化等の経時劣化や、ホイスカーの発生、接合強度のバラツキといった種々の問題を解決することができる。
下地の薄膜層は、チタン、パラジウム、銅のうち少なくとも１種類の金属から選ばれる。薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。
金／スズ合金層と薄膜層との間に金メッキ層が必要な理由は以下のようである。すなわち、金メッキ層が無い場合、層厚みの薄い（約３０００Å）パラジウム薄膜層や銅薄膜層が金／スズ合金層に食われてしまい、下地のチタン薄膜層と金／スズ合金層との間に界面剥離が生じ易いからである。したがって、金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
【００１２】
請求項２に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、ニッケル、銅の少なくとも１種類からなる第１メッキ層と、金を主体とする第２メッキ層と、金／スズ合金層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
本発明は、請求項１に記載の配線基板のより好ましい構成を例示したものであって、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
【００１３】
請求項３に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、金を主体とするメッキ層と、スズを主体とするスパッタ層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
本発明では、金メッキ層上にスズを主体とするスパッタ層を形成した構成である点で請求項１に記載の発明と異なるが、ここでいう「スズを主体とするスパッタ層」とは、当該スパッタ層に金／スズ合金層が含まれる場合をもいう。なぜなら、金メッキ層上にスズをターゲット材としてスパッタを行った場合には、スパッタ工程中の加熱等によりスズと金との熱拡散が発生し、金メッキ層と当該スパッタ層との間に金／スズ合金層を形成する場合があるからである。もちろん、「スズを主体とするスパッタ層」には、まったく金／スズ合金層を含まないスズのみからなるスパッタ層を含むことはいうまでもない。
【００１４】
請求項４に記載の発明は、
フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、基板面から順に、チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、ニッケル、銅の少なくとも１種類からなる第１メッキ層と、金を主体とする第２メッキ層と、スズを主体とするスパッタ層と、からなる多層構造の金属膜を有する配線基板を要旨とする。
薄膜層の形成方法としては公知の技術が適用可能であり、無電解メッキによる薄付けメッキ層、スパッタ法によるスパッタ層、あるいは、有機金属化合物の熱分解や光分解によるデポジット層等が用いられる。好ましい構成としては、スパッタ法を用いてチタン−パラジウム層とするのが接続信頼性の面で好適である。この場合の各スパッタ層の好ましい厚みの範囲としては、チタンでは１０００〜２０００Å、パラジウムでは１０００〜３０００Åである。金メッキ層の厚みの範囲としては、好ましくは０．７５〜１０μｍ、より好ましくは２〜７μｍである。
本発明では、金メッキからなる第２メッキ層上にスズを主体とするスパッタ層を形成した構成である点で請求項２に記載の発明と異なるが、ここでいう「スズを主体とするスパッタ層」とは、当該スパッタ層に金／スズ合金層が含まれる場合をもいう。なぜなら、金メッキ層上にスズをターゲット材としてスパッタを行った場合には、スパッタ工程中の加熱等によりスズと金との熱拡散が発生し、金メッキ層と当該スパッタ層との間に金／スズ合金層を形成する場合があるからである。もちろん、「スズを主体とするスパッタ層」には、まったく金／スズ合金層を含まないスズのみからなるスパッタ層を含むことはいうまでもない。
【００１５】
請求項５に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記メッキ層の全面にスズからなる第２スパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部における上記メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項１に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できる。ちなみに、本発明のように、レジスト層上から全面にスパッタ層を形成した後、レジスト層を除去して必要な部分のスパッタ層を残す方法は、「リフトオフ法」と呼ばれている。
【００１６】
請求項６に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズからなる第２スパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部に形成された上記第２メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項２に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
【００１７】
請求項７に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる第１スパッタ層を形成する第１スパッタ層形成工程と、上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、上記メッキレジスト層及び露出した上記メッキ層の全面にスズを主体とする第２スパッタ層を形成する第２スパッタ層形成工程と、上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項３に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
本発明が奏する効果は、前述した請求項５に記載の発明と基本的に同様であるが、金／スズ合金化の加熱処理を行わないことにより工程の短縮が可能である。特には、スズのウイスカーが発生するような長期保管を行わない場合において有効である。
【００１８】
請求項８に記載の発明は、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズを主体とするスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備する配線基板の製造方法を要旨とし、請求項４に記載の配線基板の製造方法を具体的に例示したものである。
スズ層の形成にスパッタ法を用い、且つ、メッキレジスト層上から全面に均一にスパッタするため、φ５０μｍ程度の微細な電極用パッド上に均一な厚みでスズ層が形成できるとともに、金メッキ層と薄膜層との間にロー材食われに強いニッケルあるいは低ヤング率材である銅からなるメッキ層を挟むことにより、より接続信頼性の優れたフリップチップ接続方式の配線基板を得られる。
本発明が奏する効果は、前述した請求項６に記載の発明と基本的に同様であるが、金／スズ合金化の加熱処理を行わないことにより工程の短縮が可能である。特には、スズのウイスカーが発生するような長期保管を行わない場合において有効である。
【００１９】
本願発明の配線基板には、セラミック配線基板を用いることができる。セラミックの材質は特に限定されるものではないが、アルミナ、窒化アルミニウム、セラミックフィラーをガラスに添加したセラミック−ガラス複合材料（いわゆるガラスセラミックあるいは低温焼成材料）、各種誘電体材料、炭化珪素あるいは窒化珪素といったものを用いることができる。
配線基板として更には、ＢＴ（ビスマレイミド−トリアジン）系、エポキシ系、ＰＰＥ（ポリフェニレンエーテル）系、ＰＴＦＥ（ポリテトラフルオロエチレン）系といった耐熱性樹脂を主成分とするプリント配線基板を用いることができるが、樹脂材料としては、金／スズ合金化時の加熱温度に耐えうる耐熱特性の特に優れたものが好ましい。したがって、金／スズ合金化時の加熱温度を少しでも下げるために、金／スズ合金化層の組成比としては、金８０％／スズ２０％（融点２８０℃）となり得るように各層の厚みと加熱処理の温度と時間をコントロールする必要がある。
【００２０】
【発明の実施の形態】
本発明の製造方法の例を、以下に詳細に説明する。
請求項５に係る配線基板の製造方法の例（図１〜図３を参照）
両面を研磨加工して平らにしたアルミナ基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、パラジウム（層厚：３０００Å）の順で薄膜層２を形成した（図１（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図１（ｃ））。開口部４に電気金メッキにより配線層５（層厚；３μｍ）を形成した（図１（ｄ））。その後、残ったレジスト層３を除去した後（図２（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図２（ｂ））。再びレジスト層６を形成（図２（ｃ））した後、フォトリソ加工によりパターン抜きを行ない、電極パッド用の開口部７（直径；５０μｍ）を形成した（図２（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層８，９を形成した（図３（ａ））。当該スズ層の厚みは、０．５μｍと２μｍの2種類とした。その後、スズ層８の付着したレジスト層６を除去して、電極用パッド部分のみスズ層９を残した後（図３（ｂ））、窒素／水素の還元雰囲気下で２８０℃×５分の条件で加熱処理を行い、スズ層９と金メッキによる配線層５とを合金化して、金／スズ合金からなる電極用パッド１０を形成した（図３（ｃ））。
【００２１】
請求項６に係る配線基板の製造方法の例（図４〜図６を参照）
両面を研磨加工して平らにした基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、銅（層厚：３０００Å）の順で薄膜層２を形成した（図４（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図４（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図４（ｃ））。開口部４に電気メッキにより基板側から銅（層厚：３μｍ）、ニッケル（層厚：１μｍ）の順に第1メッキ層１１、次いで、電解金メッキ（層厚：２μｍ）により第2メッキ層１２を形成した（図４（ｄ））。そして、残ったレジスト層を除去した後（図５（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図５（ｂ））。再びレジスト層６を形成（図５（ｃ））した後、フォトリソ加工によりパターン抜きを行ない開口部７を形成した（図５（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層１３、１４を、０．５μｍと２μｍの2種類の厚みで形成（図６（ａ））した後、スズ層１３の付着したレジスト層６を除去して、金メッキによる第2メッキ層１４の上の電極用パッド部分のみスズ層を残した（図６（ｂ））。その後、窒素／水素の還元雰囲気下で２８０℃×５分の条件で加熱処理を行い、スズ層１４と金メッキによる第2メッキ層１２とを合金化して金／スズ合金層１５を形成し、電極用パッドの形成を完了した（図６（ｃ））。
【００２２】
（３）請求項７に係る配線基板の製造方法の例（図７〜図９を参照）
両面を研磨加工して平らにしたアルミナ基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、パラジウム（層厚：３０００Å）の順で薄膜層２を形成した（図７（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図７（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図７（ｃ））。開口部４に電気金メッキにより配線層５（層厚；３μｍ）を形成した（図７（ｄ））。その後、残ったレジスト層３を除去した後（図８（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図８（ｂ））。再びレジスト層６を形成（図８（ｃ））した後、フォトリソ加工によりパターン抜きを行ない、電極パッド用の開口部７（直径；５０μｍ）を形成した（図８（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層８，９を形成した（図９（ａ））。当該スズ層の厚みは、０．５μｍと２μｍの２種類とした。その後、スズ層８の付着したレジスト層６を除去して、スズを主体とする電極用パッド９を形成した（図９（ｂ））。
【００２３】
（４）請求項８係る配線基板の製造方法の例（図１０〜図１２を参照）
両面を研磨加工して平らにした基板１の一主面にスパッタ法によりチタン（層厚：２０００Å）、銅（層厚：３０００Å）の順で薄膜層２を形成した（図１０（ａ））。該薄膜層２上に感光性レジストを塗布してレジスト膜３を形成し（図１０（ｂ））、フォトリソ加工によりパターン抜きを行ない開口部４を形成した（図１０（ｃ））。開口部４に電気メッキにより基板側から銅（層厚：３μｍ）、ニッケル（層厚：１μｍ）の順に第1メッキ層１１、次いで、電解金メッキ（層厚：２μｍ）により第2メッキ層１２を形成した（図１０（ｄ））。そして、残ったレジスト層を除去した後（図１１（ａ））、薄膜層２の不要な部分を、ウエットエッチングで除去した（図１１（ｂ））。再びレジスト層６を形成（図１１（ｃ））した後、フォトリソ加工によりパターン抜きを行ない開口部７を形成した（図１１（ｄ））。開口部７及びパターン抜きしたレジスト層６の全面にスパッタ法によりスズ層１３、１４を、０．５μｍと２μｍの２種類の厚みで形成（図１２（ａ））した後、スズ層13の付着したレジスト層６を除去して、金メッキによる第2メッキ層14の上の電極用パッド部分のみスズ層を残して、スズを主体とする電極用パッド14の形成を完了した（図１２（ｂ））。
【００２４】
（５）電極用パッド高さのバラツキの評価
本願の請求項５に記載の製造方法（以下、「リフトオフ法」とも称する）により形成された電極用パッドの高さと、比較例として、従来のスズメッキを用いて形成された電極用パッドの高さを表面粗度計を用いて測定し、その高さバラツキを比較した。測定条件の詳細を以下に示す。
電極用パッドの直径；５０μｍ
電極用パッドの高さ；２μｍ、０．５μｍの２種類
測定パッド数；各５０個
バラツキの算出方法；各５０個の測定値から電極用パッドの高さ平均値および標準偏差σを求め、平均値に対する±３σの比（単位；％）で表示した。結果を表１に示した。
【００２５】
【表１】
表1の結果より、電極用パッド高さの狙い値が０．５μｍと薄い場合、本発明のリフトオフ法を用いた時のバラツキ値は±１０％と良好であるが、従来方法のメッキ法を用いた時のバラツキ値は再現性がなく、実質高さの制御が不可能であった。電極用パッド高さの狙い値が２μｍの場合、本発明のリフトオフ法を用いた時のバラツキ値は±７．５％と良好であるが、従来方法のメッキ法を用いた時のバラツキ値は±７５％と、本発明の１０倍のバラツキ値を示した。これらの結果より、本発明のスズスパッタ法を用いた方法によれば、従来のスズメッキ方法と比較して高さバラツキを著しく低減できる効果が得られることがわかる。特に、電極パッドの寸法が１００μｍ以下の微細なものに対して１μｍ以下の薄いスズ層を形成する場合に極めて好適である。また、（１）、（２）において前述したように、本発明では、いわゆる「リフトオフ法」を用いるため、フォトリソ工程が２回と、従来方法の３回より工数が減少しており、製造コストの面でも有利である。
【００２７】
【発明の効果】
以上に説明したように本願発明によれば、フリップチップ接続する電極用パッドの最表面に、厚み制御が容易なスパッタ法を用いて安定した厚みのスズ層を形成できる。さらに当該スズ層を予め化学的に安定な金／スズ合金層にすることにより、経時劣化や金／スズ合金の組成比バラツキの少ないフリップチップ接続方式の配線基板を提供できる。さらに、スズ層の形成にリフトオフ法を用いることで、フォトリソ工程の回数をメッキ法を用いた従来方法の半分以下にすることができる。
【００２８】
【図面の簡単な説明】
【図１】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図２】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図３】本発明の請求項５に記載の配線基板の製造工程の説明図。
【図４】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図５】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図６】本発明の請求項６に記載の配線基板の製造工程の説明図。
【図７】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図８】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図９】本発明の請求項７に記載の配線基板の製造工程の説明図。
【図１０】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１１】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１２】本発明の請求項８に記載の配線基板の製造工程の説明図。
【図１３】従来方法の配線基板の製造工程の説明図。
【図１４】従来方法の配線基板の製造工程の説明図。
【図１５】従来方法の配線基板の製造工程の説明図。
【図１６】従来方法の配線基板の製造工程の説明図。
【符号の説明】
１ 配線基板
２ チタンスパッタ層と銅スパッタ層とからなる薄膜層
５ 金メッキ層
６ レジスト層
８ レジスト層６上に形成されたスズスパッタ層
９ 金メッキ層５上に形成されたスズスパッタ層からなる電極用パッド
１０ 金／スズ合金からなる電極用パッド
Claims (8)
- フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、
基板面から順に、
チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、
金を主体とするメッキ層と、
金／スズ合金層と、からなる多層構造の金属膜を有することを特徴とする配線基板。 - フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、
基板面から順に、
チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、
ニッケル、銅の少なくとも１種類からなる第１メッキ層と、
金を主体とする第２メッキ層と、
金／スズ合金層と、からなる多層構造の金属膜を有することを特徴とする配線基板。 - フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、
基板面から順に、
チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、
金を主体とするメッキ層と、
スズを主体とするスパッタ層と、からなる多層構造の金属膜を有することを特徴とする配線基板。 - フリップチップ接続方式の集積回路チップを電気的に接続するための電極パッド群を備えた配線基板であって、
基板面から順に、
チタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなる１層以上の薄膜層と、
ニッケル、銅の少なくとも１種類からなる第１メッキ層と、
金を主体とする第２メッキ層と、
スズを主体とするスパッタ層と、からなる多層構造の金属膜を有することを特徴とする配線基板。 - 請求項１に記載の配線基板の製造方法であって、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記メッキ層の全面にスズからなるスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部における上記メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備することを特徴とする配線基板の製造方法。 - 請求項２に記載の配線基板の製造方法であって、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズからなるスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、
上記電極用パッド部に形成された上記第２メッキ層の少なくとも一部と上記第２スパッタ層とから金／スズ合金層を形成する合金化加熱処理工程と、を少なくとも具備することを特徴とする配線基板の製造方法。 - 請求項３に記載の配線基板の製造方法であって、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない、電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に金からなるメッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記メッキ層の全面にスズからなるスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備することを特徴とする配線基板の製造方法。 - 請求項４に記載の配線基板の製造方法であって、
基板表面にチタン、パラジウム、銅、クロム、モリブデン、ジルコニウム、白金、ニッケル、タンタルのうち、少なくとも１種類の金属及び／又は少なくとも１種類の金属を主成分とする合金金属からなるスパッタ層を形成する第１スパッタ層形成工程と、
上記第１スパッタ層上にメッキレジスト層を形成後、パターニングを行ない電極パッド用開口部を形成する露光・現像工程と、
上記電極パッド用開口部に、ニッケル、銅のうち少なくとも１種類の金属からなる第１メッキ層を形成後、次いで、金からなる第２メッキ層を形成するメッキ工程と、
上記メッキレジスト層及び露出した上記第２メッキ層の全面にスズからなるスパッタ層を形成する第２スパッタ層形成工程と、
上記電極用パッド部以外の第２スパッタ層を除去する工程と、を少なくとも具備することを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24878698A JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24878698A JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000077464A JP2000077464A (ja) | 2000-03-14 |
| JP3723350B2 true JP3723350B2 (ja) | 2005-12-07 |
Family
ID=17183385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24878698A Expired - Fee Related JP3723350B2 (ja) | 1998-09-02 | 1998-09-02 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723350B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4341693B2 (ja) | 2007-05-16 | 2009-10-07 | ウシオ電機株式会社 | Ｌｅｄ素子およびその製造方法 |
| CN107768257B (zh) * | 2017-11-02 | 2019-09-24 | 中国电子科技集团公司第二十九研究所 | 一种制作薄膜电路金锡合金焊盘的方法 |
-
1998
- 1998-09-02 JP JP24878698A patent/JP3723350B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000077464A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| JP3849573B2 (ja) | 電子装置 | |
| JPS63110697A (ja) | 多層金属構造体 | |
| JPH06125026A (ja) | 端子構造とこれを用いた入出力端子部材及び配線基板 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| TWI706857B (zh) | 具有金屬導熱凸塊接墊的陶瓷基板組件、元件及其製法 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP3463790B2 (ja) | 配線基板 | |
| JP2001077511A (ja) | セラミック基板の製造方法 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 | |
| JPH04130757A (ja) | 半導体素子用セラミックパッケージ | |
| JPH11307688A (ja) | 配線基板及びその製造方法 | |
| JPH0240937A (ja) | 半導体パッケージ | |
| JPS62183149A (ja) | ピン・グリツド・アレイパツケ−ジ | |
| JPH06112339A (ja) | セラミックパッケージ | |
| Krum | Copper Interconnects for Ceramic Substrates and Packages | |
| JP3622160B2 (ja) | セラミック基板およびその製造方法 | |
| JPS6196754A (ja) | ピン付き基板 | |
| JP2000236039A (ja) | 配線基板およびその製造方法 | |
| JPS60198893A (ja) | ピン付き多層セラミツク基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |