JPH11296989A - リードチャネル回路と光ディスク装置 - Google Patents
リードチャネル回路と光ディスク装置Info
- Publication number
- JPH11296989A JPH11296989A JP9597898A JP9597898A JPH11296989A JP H11296989 A JPH11296989 A JP H11296989A JP 9597898 A JP9597898 A JP 9597898A JP 9597898 A JP9597898 A JP 9597898A JP H11296989 A JPH11296989 A JP H11296989A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binarized
- binarizing
- slice level
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【課題】データの打ち抜き位相を最良点にしてエラー率
が最良となるようにする。 【解決手段】HPF20、コンパレータ21、DSV計
測回路23、LPF24、及びD/A変換回路25とか
ら第1のスライドレベルに誤差がある場合、位相誤差検
出回路26、LPF27、D/A変換回路28、及びコ
ンパレータ22とから第2のスライスレベルを制御する
ことにより、再生ストリーム生成回路29、フリップフ
ロップF3を介して再生ストリームを出力する。
が最良となるようにする。 【解決手段】HPF20、コンパレータ21、DSV計
測回路23、LPF24、及びD/A変換回路25とか
ら第1のスライドレベルに誤差がある場合、位相誤差検
出回路26、LPF27、D/A変換回路28、及びコ
ンパレータ22とから第2のスライスレベルを制御する
ことにより、再生ストリーム生成回路29、フリップフ
ロップF3を介して再生ストリームを出力する。
Description
【0001】
【発明の属する技術分野】この発明は、たとえば、DV
D/CD/CD−ROMコンパチブル再生装置など同時
に再生しない2種類以上の記録フォーマットのディスク
を再生するディスク再生装置等に用いられるリードチャ
ネル回路と光ディスク装置に関する。
D/CD/CD−ROMコンパチブル再生装置など同時
に再生しない2種類以上の記録フォーマットのディスク
を再生するディスク再生装置等に用いられるリードチャ
ネル回路と光ディスク装置に関する。
【0002】
【従来の技術】従来、光ディスク装置としてDVD/C
D/CD−ROMコンパチブル再生装置など同時に再生
しない2種類以上の記録フォーマットのディスクを再生
するディスク再生装置に用いられるリードチャネル回路
がある。
D/CD−ROMコンパチブル再生装置など同時に再生
しない2種類以上の記録フォーマットのディスクを再生
するディスク再生装置に用いられるリードチャネル回路
がある。
【0003】図6は、従来のリードチャネル回路の構成
を示すものである。ディスクから読み取られたRF信号
は、ハイパスフィルタHPFに入力される。ハイパスフ
ィルタHPFの出力は、コンパレータCMP1の正入力
に入力される。コンパレータCMP1の負入力には、D
/A変換回路の出力信号が入力される。D/A変換回路
の出力信号はスライスレベルを示す。
を示すものである。ディスクから読み取られたRF信号
は、ハイパスフィルタHPFに入力される。ハイパスフ
ィルタHPFの出力は、コンパレータCMP1の正入力
に入力される。コンパレータCMP1の負入力には、D
/A変換回路の出力信号が入力される。D/A変換回路
の出力信号はスライスレベルを示す。
【0004】コンパレータCMP1は、正入力レベルが
負入力レベルより大きい場合にHレベルの信号を出力
し、正入力レベルが負入力レベル以下の場合にLレベル
の信号を出力する。したがって、ハイパスフィルタHP
Fの出力信号のレベルがスライスレベルより大きい場
合、コンパレータCMP1の出力はHレベルとなり、H
PFの出力信号のレベルがスライスレベル以下の場合は
コンパレータCMP1の出力はLレベルとなる。
負入力レベルより大きい場合にHレベルの信号を出力
し、正入力レベルが負入力レベル以下の場合にLレベル
の信号を出力する。したがって、ハイパスフィルタHP
Fの出力信号のレベルがスライスレベルより大きい場
合、コンパレータCMP1の出力はHレベルとなり、H
PFの出力信号のレベルがスライスレベル以下の場合は
コンパレータCMP1の出力はLレベルとなる。
【0005】コンパレータCMP1の出力信号は、位相
比較器とDSV計測回路に入力される。DSV計測回路
は、CMP1出力信号のDSV(Digital Sam Value :
デジタル・サム・バリュー)を計測する。DSV計測回
路の計測結果により、CMP1出力信号のHレベル発生
確率とLレベル発生確率を比較する事ができる。
比較器とDSV計測回路に入力される。DSV計測回路
は、CMP1出力信号のDSV(Digital Sam Value :
デジタル・サム・バリュー)を計測する。DSV計測回
路の計測結果により、CMP1出力信号のHレベル発生
確率とLレベル発生確率を比較する事ができる。
【0006】CMP1出力信号におけるHレベルの発生
確率がLレベルの発生確率より高ければ、DSV計測回
路の計測結果は正の値となる。CMP1出力信号におけ
るHレベルの発生確率がLレベルの発生確率より低けれ
ば、DSV計測回路の計測結果が負の値となる。CMP
1出力信号におけるHレベルの発生確率がLレベルの発
生確率と等しければ、DSV計測回路の計測結果は零で
ある。
確率がLレベルの発生確率より高ければ、DSV計測回
路の計測結果は正の値となる。CMP1出力信号におけ
るHレベルの発生確率がLレベルの発生確率より低けれ
ば、DSV計測回路の計測結果が負の値となる。CMP
1出力信号におけるHレベルの発生確率がLレベルの発
生確率と等しければ、DSV計測回路の計測結果は零で
ある。
【0007】DSV計測回路の出力は、ローパスフィル
タLPFに入力される。ローパスフィルタLPFの出力
値はスライスレベルに相当した値である。ローパスフィ
ルタLPFの出力はD/A変換回路に入力される。D/
A変換回路は、入力信号値に相当する電圧を持つ信号を
出力する。D/A変換回路の出力信号の電圧がスライス
レベルである。CMP1出力信号のHレベルの発生確率
がLレベルの発生確率より高い場合、スライスレベルは
上昇するように制御される。
タLPFに入力される。ローパスフィルタLPFの出力
値はスライスレベルに相当した値である。ローパスフィ
ルタLPFの出力はD/A変換回路に入力される。D/
A変換回路は、入力信号値に相当する電圧を持つ信号を
出力する。D/A変換回路の出力信号の電圧がスライス
レベルである。CMP1出力信号のHレベルの発生確率
がLレベルの発生確率より高い場合、スライスレベルは
上昇するように制御される。
【0008】スライスレベルが上昇すると、CMP1出
力信号のHレベルの発生確率が下がる。CMP1出力信
号のHレベルの発生確率がLレベルの発生確率より低い
場合、スライスレベルは低下するように制御される。ス
ライスレベルが低下すると、CMP1出力信号のHレベ
ルの発生確率が上がる。スライスレベルは、CMP1出
力信号のHレベルの発生確率とLレベルの発生確率が等
しくなるように制御される。
力信号のHレベルの発生確率が下がる。CMP1出力信
号のHレベルの発生確率がLレベルの発生確率より低い
場合、スライスレベルは低下するように制御される。ス
ライスレベルが低下すると、CMP1出力信号のHレベ
ルの発生確率が上がる。スライスレベルは、CMP1出
力信号のHレベルの発生確率とLレベルの発生確率が等
しくなるように制御される。
【0009】位相比較器は2つのフリップフロップ(F
1・F2)とEOR回路とENR回路とインバータ回路
で構成されている。フリップフロップF1には、CMP
1出力信号がデータ信号として、再生クロックがクロッ
ク信号として入力される。フリップフロップF2には、
フリップフロップF1の出力がデータ信号として、イン
バータ回路の出力がクロック信号として入力される。イ
ンバータ回路には再生クロックが入力される。
1・F2)とEOR回路とENR回路とインバータ回路
で構成されている。フリップフロップF1には、CMP
1出力信号がデータ信号として、再生クロックがクロッ
ク信号として入力される。フリップフロップF2には、
フリップフロップF1の出力がデータ信号として、イン
バータ回路の出力がクロック信号として入力される。イ
ンバータ回路には再生クロックが入力される。
【0010】EOR回路にはRF信号とフリップフロッ
プF1の出力信号が入力される。EOR回路は、オフセ
ット付き位相誤差検出パルスを出力する。ENR回路に
はフリップフロップF1とフリップフロップF2の出力
信号が入力される。ENR回路は、オフセット除去パル
スを出力する。
プF1の出力信号が入力される。EOR回路は、オフセ
ット付き位相誤差検出パルスを出力する。ENR回路に
はフリップフロップF1とフリップフロップF2の出力
信号が入力される。ENR回路は、オフセット除去パル
スを出力する。
【0011】スイッチSW1はオフセット付き位相誤差
検出パルスにより制御される。オフセット付き位相誤差
検出パルスがHの期間、SW1がオンになる。SW1が
オンの時、正極性の電流が抵抗R1を介してループフィ
ルタに入力される。スイッチSW2はオフセット除去パ
ルスにより制御される。オフセット除去パルスがLの期
間、SW2がオンになる。SW2がオンの時、負極性の
電流が抵抗R1を介してループフィルタに入力される。
検出パルスにより制御される。オフセット付き位相誤差
検出パルスがHの期間、SW1がオンになる。SW1が
オンの時、正極性の電流が抵抗R1を介してループフィ
ルタに入力される。スイッチSW2はオフセット除去パ
ルスにより制御される。オフセット除去パルスがLの期
間、SW2がオンになる。SW2がオンの時、負極性の
電流が抵抗R1を介してループフィルタに入力される。
【0012】ループフィルタは、オペアンプとコンデン
サと抵抗とで構成されている。点Aの電位をVA、点B
の電位をVBとすると、点Cには、VA−VC=VC−
VBとなる電圧Vcを入力する。ループフィルタは、点
Dの電位VDを、VD=VCとなるように制御する。本
例におけるVCOは、出力信号の周波数が入力制御電圧
に逆比例する。したがって、ループフイルタの出力電圧
が上昇すればVCOの出力信号の周波数は低下し、ルー
プフィルタの出力電圧が低下すればVCOの出力信号の
周波数は上昇する。再生クロックの周波数は、コンパレ
ータCMP1出力信号と再生クロックの位相誤差が零に
なるように制御される。
サと抵抗とで構成されている。点Aの電位をVA、点B
の電位をVBとすると、点Cには、VA−VC=VC−
VBとなる電圧Vcを入力する。ループフィルタは、点
Dの電位VDを、VD=VCとなるように制御する。本
例におけるVCOは、出力信号の周波数が入力制御電圧
に逆比例する。したがって、ループフイルタの出力電圧
が上昇すればVCOの出力信号の周波数は低下し、ルー
プフィルタの出力電圧が低下すればVCOの出力信号の
周波数は上昇する。再生クロックの周波数は、コンパレ
ータCMP1出力信号と再生クロックの位相誤差が零に
なるように制御される。
【0013】図7は、オフセット付き位相誤差検出パル
スとオフセット除去パルスの生成の様子と加算抵抗を流
れる電流の波形を示す。図7の(a)はCMP1出力信
号を、図7の(b)は再生クロックを、図7の(c)は
フリップフロップF1の出力信号を、図7の(d)はフ
リップフロップF2の出力信号を、図7の(e)はオフ
セット付き位相誤差検出パルスを、図7の(f)はオフ
セット除去パルスを、図7の(g)はSW1がオンの時
に抵抗R1を流れる電流の波形を、図7の(h)はSW
2がオンの時に抵抗Rlを流れる電流の波形を示す。
スとオフセット除去パルスの生成の様子と加算抵抗を流
れる電流の波形を示す。図7の(a)はCMP1出力信
号を、図7の(b)は再生クロックを、図7の(c)は
フリップフロップF1の出力信号を、図7の(d)はフ
リップフロップF2の出力信号を、図7の(e)はオフ
セット付き位相誤差検出パルスを、図7の(f)はオフ
セット除去パルスを、図7の(g)はSW1がオンの時
に抵抗R1を流れる電流の波形を、図7の(h)はSW
2がオンの時に抵抗Rlを流れる電流の波形を示す。
【0014】図7における時点(1)は、CMP1出力
信号と再生クロックの位相が同期している状態で、オフ
セット付き位相誤差検出パルスとENR回路の出力信号
のパルス幅比が等しい。VA−Vc=VC−VBなら
ば、図7の(g)の斜線部の面積と図7の(h)の斜線
部の面積は等しくなり、オフセツト付き位相誤差検出パ
ルスとオフセット除去パルスによってループフィルタに
供給される電荷量の絶対値が等しくなる。2つの電荷の
極性は逆なので、結果としてループフイルタの出力電圧
は変化せず、再生クロックの周波数も変化しない。した
がって、CMP1出力信号と再生クロックは、位相が同
期した状態を保持する。
信号と再生クロックの位相が同期している状態で、オフ
セット付き位相誤差検出パルスとENR回路の出力信号
のパルス幅比が等しい。VA−Vc=VC−VBなら
ば、図7の(g)の斜線部の面積と図7の(h)の斜線
部の面積は等しくなり、オフセツト付き位相誤差検出パ
ルスとオフセット除去パルスによってループフィルタに
供給される電荷量の絶対値が等しくなる。2つの電荷の
極性は逆なので、結果としてループフイルタの出力電圧
は変化せず、再生クロックの周波数も変化しない。した
がって、CMP1出力信号と再生クロックは、位相が同
期した状態を保持する。
【0015】図7の時点(2)において、CMP1出力
信号が再生クロックに対して位相が進んでいる。オフセ
ツト付き位相誤差検出パルスのパルス幅は、時点(1)
と比較して位相誤差分だけ増加している。その結果、ル
ープフィルタの出力電圧が低下し、VCOの発振周波数
が上昇する。VCOの発振周波数が上昇すると、CMP
1出力信号と再生クロックの位相誤差が減少する。
信号が再生クロックに対して位相が進んでいる。オフセ
ツト付き位相誤差検出パルスのパルス幅は、時点(1)
と比較して位相誤差分だけ増加している。その結果、ル
ープフィルタの出力電圧が低下し、VCOの発振周波数
が上昇する。VCOの発振周波数が上昇すると、CMP
1出力信号と再生クロックの位相誤差が減少する。
【0016】図7の時点(3)において、CMP1出力
信号が再生クロックに対して位相が遅れている。オフセ
ット付き位相誤差検出パルスのパルス幅は、時点(1)
と比較して位相誤差分だけ減少している。その結果、ル
ープフィルタの出力電圧が上昇し、VCOの発振周波数
が低下する。VCOの発振周波数が低下すると、CMP
1出力信号と再生クロックの位相誤差が減少する。上記
のように、オフセット付き位相誤差検出パルスのパルス
幅が変化することで、CMP1の出力信号と再生クロッ
クの位相誤差が除去される。
信号が再生クロックに対して位相が遅れている。オフセ
ット付き位相誤差検出パルスのパルス幅は、時点(1)
と比較して位相誤差分だけ減少している。その結果、ル
ープフィルタの出力電圧が上昇し、VCOの発振周波数
が低下する。VCOの発振周波数が低下すると、CMP
1出力信号と再生クロックの位相誤差が減少する。上記
のように、オフセット付き位相誤差検出パルスのパルス
幅が変化することで、CMP1の出力信号と再生クロッ
クの位相誤差が除去される。
【0017】図8は、DVD−RAMのデータエリア切
り替わり点におけるデータ構成とデータ信号のエンベロ
ープを示す。図8の(a)は、DVD−RAMディスク
をデータ記録面の垂直方向から見た場合のデータ構成を
示す。図8の(a)の斜線部分はデータ再生時における
ピックアップの移動軌跡を示す。
り替わり点におけるデータ構成とデータ信号のエンベロ
ープを示す。図8の(a)は、DVD−RAMディスク
をデータ記録面の垂直方向から見た場合のデータ構成を
示す。図8の(a)の斜線部分はデータ再生時における
ピックアップの移動軌跡を示す。
【0018】図8の(b)はRF信号のエンベロープ
を、図8の(c)はRF信号を入力とするHPFの出力
信号のエンベロープを示す。図8の(c)の破線部は、
データ信号を2値化する際の理想的なスライスレベルを
示す。
を、図8の(c)はRF信号を入力とするHPFの出力
信号のエンベロープを示す。図8の(c)の破線部は、
データ信号を2値化する際の理想的なスライスレベルを
示す。
【0019】図8の(a)に示すようにDVD−RAM
のディスクには、データトラックの中心線に対して1/
2幅ずれた状態でIDデータが記録されている。この部
分を再生すると、図8の(b)に示すように、データエ
リア切り替わり点(時点(1)・(2)・(3))にお
いて、RF信号のエンベロープが大きく変動する。RF
信号エンベロープが大きく変動するため、HPFの出力
信号のエンベロープも、データエリア切り替わり点で大
きく変動する。スライスレベルがこの変動に追従できな
い場合には、理想的なスライスレベルでデータ信号を2
値化できない。
のディスクには、データトラックの中心線に対して1/
2幅ずれた状態でIDデータが記録されている。この部
分を再生すると、図8の(b)に示すように、データエ
リア切り替わり点(時点(1)・(2)・(3))にお
いて、RF信号のエンベロープが大きく変動する。RF
信号エンベロープが大きく変動するため、HPFの出力
信号のエンベロープも、データエリア切り替わり点で大
きく変動する。スライスレベルがこの変動に追従できな
い場合には、理想的なスライスレベルでデータ信号を2
値化できない。
【0020】上記の例のように、光ディスクの再生など
において、理想的なスライスレベルでデータ信号を2値
化できない場合がある。このような場合、従来の回路に
おいて、データ信号と再生クロックの位相同期制御が正
しく行えずデータエラーが増加するという問題がある。
において、理想的なスライスレベルでデータ信号を2値
化できない場合がある。このような場合、従来の回路に
おいて、データ信号と再生クロックの位相同期制御が正
しく行えずデータエラーが増加するという問題がある。
【0021】図9は、図6の回路において、理想的なス
ライスレベルでデータ信号を2値化できない場合のオフ
セット付き位相誤差検出パルスとオフセット除去パルス
の様子を示すものである。
ライスレベルでデータ信号を2値化できない場合のオフ
セット付き位相誤差検出パルスとオフセット除去パルス
の様子を示すものである。
【0022】図9の(a)はRF信号とスライスレベル
を、図9の(b)はスライスレベルAによって2値化し
たRF信号を、図9の(f)はスライスレベルBによっ
て2値化したRF信号を、図9の(c)と(g)は再生
クロックを、図9の(d)と(h)はオフセット付き位
相誤差検出パルスを、図9の(e)と(i)はオフセッ
ト除去パルスを示す。
を、図9の(b)はスライスレベルAによって2値化し
たRF信号を、図9の(f)はスライスレベルBによっ
て2値化したRF信号を、図9の(c)と(g)は再生
クロックを、図9の(d)と(h)はオフセット付き位
相誤差検出パルスを、図9の(e)と(i)はオフセッ
ト除去パルスを示す。
【0023】図9の(a)において、スライスレベルA
はRF信号を2値化する際に理想的なスライスレベルと
し、スライスレベルBは理想的でないスライスレベルと
する。スライスレベルAでRF信号を2値化すると、2
値化したRF信号は再生クロックと位相が同期する。ス
ライスレベルBでRF信号を2値化した場合、2値化し
たRF信号は、立ち上がりが再生クロックに対して位相
が遅れ、立ち下がりが再生クロックに対して位相が進
む。RF信号の立ち上がりと立ち下がりで位相誤差の極
性が反転しているため、図9の(h)のように2つの位
相誤差量が均衡する点で安定する。この状態では、RF
信号の立ち上がりと立ち下がりの両方でRF信号と再生
クロックとの間に位相誤差が存在する。位相誤差が存在
すると、データの打ちぬき位相が最良点でないため、R
F信号にジッタが含まれている場合にジッタによるエラ
ーが増大する。
はRF信号を2値化する際に理想的なスライスレベルと
し、スライスレベルBは理想的でないスライスレベルと
する。スライスレベルAでRF信号を2値化すると、2
値化したRF信号は再生クロックと位相が同期する。ス
ライスレベルBでRF信号を2値化した場合、2値化し
たRF信号は、立ち上がりが再生クロックに対して位相
が遅れ、立ち下がりが再生クロックに対して位相が進
む。RF信号の立ち上がりと立ち下がりで位相誤差の極
性が反転しているため、図9の(h)のように2つの位
相誤差量が均衡する点で安定する。この状態では、RF
信号の立ち上がりと立ち下がりの両方でRF信号と再生
クロックとの間に位相誤差が存在する。位相誤差が存在
すると、データの打ちぬき位相が最良点でないため、R
F信号にジッタが含まれている場合にジッタによるエラ
ーが増大する。
【0024】従来の技術においてRF信号の片エッジの
みと再生クロックとの位相を比較する方式がある。片エ
ッジにおいて位相を比較する場合、位相誤差信号が打ち
消し合うことはない。
みと再生クロックとの位相を比較する方式がある。片エ
ッジにおいて位相を比較する場合、位相誤差信号が打ち
消し合うことはない。
【0025】図10は、RF信号の立ち上がりエッジの
みと再生クロックの位相を比較する2値化回路およびク
ロック生成回路の構成を示す。図6と比較して、位相比
較器の構成が異なり、EOR回路がAND回路に、EN
R回路がOR回路になっている。これにより、RF信号
の立ち上がりでのみオフセット付き位相誤差検出パルス
とオフセット除去パルスが出力される。RF信号の片エ
ッジのみと再生クロックとの位相を比較する方式におい
ても、スライスレベルが理想値でない場合、データエラ
ーが増加するという問題がある。
みと再生クロックの位相を比較する2値化回路およびク
ロック生成回路の構成を示す。図6と比較して、位相比
較器の構成が異なり、EOR回路がAND回路に、EN
R回路がOR回路になっている。これにより、RF信号
の立ち上がりでのみオフセット付き位相誤差検出パルス
とオフセット除去パルスが出力される。RF信号の片エ
ッジのみと再生クロックとの位相を比較する方式におい
ても、スライスレベルが理想値でない場合、データエラ
ーが増加するという問題がある。
【0026】図11は、図10の回路において、理想的
でないスライスレベルでデータ信号を2値化する場合の
RF信号と再生クロックの様子を示す。図11の(a)
はRF信号とスライスレベルを、図11の(b)はスラ
イスレベルAによってRF信号を2値化した信号を、図
11の(d)はスライスレベルBによってRF信号を2
値化した信号を、図11の(c)と(e)は再生クロッ
クを示す。
でないスライスレベルでデータ信号を2値化する場合の
RF信号と再生クロックの様子を示す。図11の(a)
はRF信号とスライスレベルを、図11の(b)はスラ
イスレベルAによってRF信号を2値化した信号を、図
11の(d)はスライスレベルBによってRF信号を2
値化した信号を、図11の(c)と(e)は再生クロッ
クを示す。
【0027】図11の(a)において、スライスレベル
AはRF信号を2値化する際に理想的なスライスレベル
とし、スライスレベルBは理想的でないスライスレベル
とする。スライスレベルAで2値化した場合、2値化し
たRF信号の立ち上がりと再生クロックの位相誤差が零
になるように制御すれば、RF信号の立ち下がり側にお
いても、再生クロックとの位相誤差が零になる。スライ
スレベルBで2値化した場合、RF信号の立ち下がり側
で再生クロックとの位相誤差が存在する。位相誤差が存
在すると、データの打ちぬき位相が最良点でないため、
RF信号にジッタが含まれている場合にジッタによるエ
ラーが増大する。
AはRF信号を2値化する際に理想的なスライスレベル
とし、スライスレベルBは理想的でないスライスレベル
とする。スライスレベルAで2値化した場合、2値化し
たRF信号の立ち上がりと再生クロックの位相誤差が零
になるように制御すれば、RF信号の立ち下がり側にお
いても、再生クロックとの位相誤差が零になる。スライ
スレベルBで2値化した場合、RF信号の立ち下がり側
で再生クロックとの位相誤差が存在する。位相誤差が存
在すると、データの打ちぬき位相が最良点でないため、
RF信号にジッタが含まれている場合にジッタによるエ
ラーが増大する。
【0028】
【発明が解決しようとする課題】上記したように、位相
誤差が存在すると、データの打ちぬき位相が最良点でな
いため、RF信号にジッタが含まれている場合にジッタ
によるエラーが増大するという問題があった。そこで、
この発明は、データの打ち抜き位相を最良点にしてエラ
ー率が最良となるリードチャネル回路と光ディスク装置
を提供することを目的とする。
誤差が存在すると、データの打ちぬき位相が最良点でな
いため、RF信号にジッタが含まれている場合にジッタ
によるエラーが増大するという問題があった。そこで、
この発明は、データの打ち抜き位相を最良点にしてエラ
ー率が最良となるリードチャネル回路と光ディスク装置
を提供することを目的とする。
【0029】
【課題を解決するための手段】この発明のリードチャネ
ル回路は、受信したチャネルストリームを2値化し、前
記チャネルストリームに同期した受信クロックを生成す
るリードチャネル回路において、前記チャネルストリー
ムを第1のスライスレベルで2値化する第1の2値化手
段と、前記チャネルストリームを第2のスライスレベル
で2値化する第2の2値化手段と、前記第1の2値化手
段で2値化された2値化信号に位相同期した受信クロッ
ク信号を生成する第1の生成手段と、前記第2の2値化
手段で2値化された2値化信号と前記第1の生成手段で
生成された受信クロック信号との位相差が、前記第1の
2値化手段で2値化された2値化信号と前記第1の生成
手段で生成された受信クロック信号の位相差に相対する
ように前記第2のスライスレベルを変更する変更手段
と、前記第1の2値化手段からの2値化信号と前記第2
の2値化手段からの2値化信号とを合成して再生チャネ
ルストリーム信号を生成する第2の生成手段とから構成
されている。
ル回路は、受信したチャネルストリームを2値化し、前
記チャネルストリームに同期した受信クロックを生成す
るリードチャネル回路において、前記チャネルストリー
ムを第1のスライスレベルで2値化する第1の2値化手
段と、前記チャネルストリームを第2のスライスレベル
で2値化する第2の2値化手段と、前記第1の2値化手
段で2値化された2値化信号に位相同期した受信クロッ
ク信号を生成する第1の生成手段と、前記第2の2値化
手段で2値化された2値化信号と前記第1の生成手段で
生成された受信クロック信号との位相差が、前記第1の
2値化手段で2値化された2値化信号と前記第1の生成
手段で生成された受信クロック信号の位相差に相対する
ように前記第2のスライスレベルを変更する変更手段
と、前記第1の2値化手段からの2値化信号と前記第2
の2値化手段からの2値化信号とを合成して再生チャネ
ルストリーム信号を生成する第2の生成手段とから構成
されている。
【0030】この発明のリードチャネル回路は、受信し
たチャネルストリームを2値化し、前記チャネルストリ
ームに同期した受信クロックを生成するリードチャネル
回路において、前記チャネルストリームを第1のスライ
スレベルで2値化する第1の2値化手段と、前記チャネ
ルストリームを第2のスライスレベルで2値化する第2
の2値化手段と、前記第1の2値化手段で2値化された
2値化信号に位相同期した受信クロック信号を生成する
第1の生成手段と、前記第2の2値化手段で2値化され
た2値化信号と前記第1の生成手段で生成された受信ク
ロック信号との位相差が、前記第1の2値化手段で2値
化された2値化信号と前記第1の生成手段で生成された
受信クロック信号の位相差に相対するように前記第2の
スライスレベルを変更する変更手段と、前記第1の2値
化手段からの2値化信号と前記第2の2値化手段からの
2値化信号とを合成して再生チャネルストリーム信号を
生成する第2の生成手段とから構成されている。
たチャネルストリームを2値化し、前記チャネルストリ
ームに同期した受信クロックを生成するリードチャネル
回路において、前記チャネルストリームを第1のスライ
スレベルで2値化する第1の2値化手段と、前記チャネ
ルストリームを第2のスライスレベルで2値化する第2
の2値化手段と、前記第1の2値化手段で2値化された
2値化信号に位相同期した受信クロック信号を生成する
第1の生成手段と、前記第2の2値化手段で2値化され
た2値化信号と前記第1の生成手段で生成された受信ク
ロック信号との位相差が、前記第1の2値化手段で2値
化された2値化信号と前記第1の生成手段で生成された
受信クロック信号の位相差に相対するように前記第2の
スライスレベルを変更する変更手段と、前記第1の2値
化手段からの2値化信号と前記第2の2値化手段からの
2値化信号とを合成して再生チャネルストリーム信号を
生成する第2の生成手段とから構成されている。
【0031】この発明のリードチャネル回路は、デジタ
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する変更手段と、前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジと
前記第1の生成手段で生成された受信クロック信号の位
相基準点との位相差が零となる補正レベルを検出する検
出手段と、前記変更手段で変更された第1のスライスレ
ベルと前記検出手段で検出された補正レベルとを加算し
て前記第2のスライスレベルとする加算手段と、前記第
1の2値化手段で2値化された2値化信号の第1極性の
エッジ発生時点と前記第2の2値化信号の第2極性のエ
ッジ発生時点を信号極性反転時とする再生チャネルスト
リーム信号を生成する第2の生成手段とから構成されて
いる。
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する変更手段と、前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジと
前記第1の生成手段で生成された受信クロック信号の位
相基準点との位相差が零となる補正レベルを検出する検
出手段と、前記変更手段で変更された第1のスライスレ
ベルと前記検出手段で検出された補正レベルとを加算し
て前記第2のスライスレベルとする加算手段と、前記第
1の2値化手段で2値化された2値化信号の第1極性の
エッジ発生時点と前記第2の2値化信号の第2極性のエ
ッジ発生時点を信号極性反転時とする再生チャネルスト
リーム信号を生成する第2の生成手段とから構成されて
いる。
【0032】この発明のリードチャネル回路は、デジタ
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する第1の変更手段と、前記第2
の2値化手段で2値化された2値化信号の第2極性のエ
ッジと前記第1の2値化手段で2値化された2値化信号
の第2極性のエッジに最寄りの前記第1の生成手段で生
成された受信クロック信号の位相基準点との位相差が零
となるように前記第2のスライスレベルを変更する第2
の変更手段と、前記第1の2値化手段で2値化された2
値化信号の第1極性のエッジ発生時点と前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジ発
生時点を信号極性反転時とする再生チャネルストリーム
信号を生成する第2の生成手段とから構成されている。
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する第1の変更手段と、前記第2
の2値化手段で2値化された2値化信号の第2極性のエ
ッジと前記第1の2値化手段で2値化された2値化信号
の第2極性のエッジに最寄りの前記第1の生成手段で生
成された受信クロック信号の位相基準点との位相差が零
となるように前記第2のスライスレベルを変更する第2
の変更手段と、前記第1の2値化手段で2値化された2
値化信号の第1極性のエッジ発生時点と前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジ発
生時点を信号極性反転時とする再生チャネルストリーム
信号を生成する第2の生成手段とから構成されている。
【0033】この発明のリードチャネル回路は、デジタ
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する変更手段と、前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジと
前記第1の2値化手段で2値化された2値化信号の第2
極性のエッジに最寄りの前記第1の生成手段で生成され
た受信クロック信号の位相基準点との位相差が零となる
補正レベルを検出する検出手段と、前記変更手段で変更
された第1のスライスレベルと前記検出手段で検出され
た補正レベルとを加算して前記第2のスライスレベルと
する加算手段と、前記第1の2値化手段で2値化された
2値化信号の第1極性のエッジ発生時点と前記第2の2
値化手段で2値化された2値化信号の第2極性のエッジ
発生時点を信号極性反転時とする再生チャネルストリー
ム信号を生成する第2の生成手段とから構成されてい
る。
ル・サム・バリューが制御された受信チャネルストリー
ムを2値化し、前記チャネルストリームに同期した受信
クロックを生成するリードチャネル回路において、前記
チャネルストリームを第1のスライスレベルで2値化す
る第1の2値化手段と、前記チャネルストリームを第2
のスライスレベルで2値化する第2の2値化手段と、前
記第1の2値化手段で2値化された2値化信号の第1極
性のエッジを位相基準として、前記位相基準との位相差
が零となるように位相同期した受信クロック信号を生成
する第1の生成手段と、前記第1の2値化手段で2値化
された2値化信号のDSVが零となるように前記第1の
スライスレベルを変更する変更手段と、前記第2の2値
化手段で2値化された2値化信号の第2極性のエッジと
前記第1の2値化手段で2値化された2値化信号の第2
極性のエッジに最寄りの前記第1の生成手段で生成され
た受信クロック信号の位相基準点との位相差が零となる
補正レベルを検出する検出手段と、前記変更手段で変更
された第1のスライスレベルと前記検出手段で検出され
た補正レベルとを加算して前記第2のスライスレベルと
する加算手段と、前記第1の2値化手段で2値化された
2値化信号の第1極性のエッジ発生時点と前記第2の2
値化手段で2値化された2値化信号の第2極性のエッジ
発生時点を信号極性反転時とする再生チャネルストリー
ム信号を生成する第2の生成手段とから構成されてい
る。
【0034】この発明の光ディスク装置は、光ディスク
に光を照射して信号を読み取る読取手段と、この読取手
段で読み取った信号を第1の閾値で2値化する第1の2
値化手段と、前記読取手段で読み取った信号を第2の閾
値で2値化する第2の2値化手段と、前記第1の2値化
手段で2値化された2値化信号に位相同期した受信クロ
ック信号を生成する第1の生成手段と、前記第2の2値
化手段で2値化された2値化信号と前記第1の生成手段
で生成された受信クロック信号との位相差が、前記第1
の2値化手段で2値化された2値化信号と前記第1の生
成手段で生成された受信クロック信号の位相差に相対す
るように前記第2の閾値を変更する変更手段と、前記第
1の2値化手段からの2値化信号と前記第2の2値化手
段からの2値化信号とを合成して再生信号を生成する第
2の生成手段とから構成されている。
に光を照射して信号を読み取る読取手段と、この読取手
段で読み取った信号を第1の閾値で2値化する第1の2
値化手段と、前記読取手段で読み取った信号を第2の閾
値で2値化する第2の2値化手段と、前記第1の2値化
手段で2値化された2値化信号に位相同期した受信クロ
ック信号を生成する第1の生成手段と、前記第2の2値
化手段で2値化された2値化信号と前記第1の生成手段
で生成された受信クロック信号との位相差が、前記第1
の2値化手段で2値化された2値化信号と前記第1の生
成手段で生成された受信クロック信号の位相差に相対す
るように前記第2の閾値を変更する変更手段と、前記第
1の2値化手段からの2値化信号と前記第2の2値化手
段からの2値化信号とを合成して再生信号を生成する第
2の生成手段とから構成されている。
【0035】この発明の光ディスク装置は、光ディスク
に光を照射して信号を読み取る読取手段と、この読取手
段で読み取った信号を第1の閾値で2値化する第1の2
値化手段と、前記読取手段で読み取った信号を第2の閾
値で2値化する第2の2値化手段と、前記第1の2値化
手段で2値化された2値化信号の第1極性のエッジを位
相基準として、前記位相基準との位相差が零となるよう
に位相同期した受信クロック信号を生成する第1の生成
手段と、前記第1の2値化手段で2値化された2値化信
号の値に応じて前記第1の閾値を変更する変更手段と、
前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の生成手段で生成された受信ク
ロック信号の位相基準点との位相差が零となる補正値を
検出する検出手段と、前記変更手段で変更された第1の
閾値と前記検出手段で検出された補正値とを加算して前
記第2の閾値とする加算手段と、前記第1の2値化手段
で2値化された2値化信号の第1極性のエッジ発生時点
と前記第2の2値化信号の第2極性のエッジ発生時点を
信号極性反転時とする再生信号を生成する第2の生成手
段とから構成されている。
に光を照射して信号を読み取る読取手段と、この読取手
段で読み取った信号を第1の閾値で2値化する第1の2
値化手段と、前記読取手段で読み取った信号を第2の閾
値で2値化する第2の2値化手段と、前記第1の2値化
手段で2値化された2値化信号の第1極性のエッジを位
相基準として、前記位相基準との位相差が零となるよう
に位相同期した受信クロック信号を生成する第1の生成
手段と、前記第1の2値化手段で2値化された2値化信
号の値に応じて前記第1の閾値を変更する変更手段と、
前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の生成手段で生成された受信ク
ロック信号の位相基準点との位相差が零となる補正値を
検出する検出手段と、前記変更手段で変更された第1の
閾値と前記検出手段で検出された補正値とを加算して前
記第2の閾値とする加算手段と、前記第1の2値化手段
で2値化された2値化信号の第1極性のエッジ発生時点
と前記第2の2値化信号の第2極性のエッジ発生時点を
信号極性反転時とする再生信号を生成する第2の生成手
段とから構成されている。
【0036】
【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面を参照して説明する。図1は、この発明が適
用される光ディスク再生システムの全体的構成を示すも
のである。
ついて図面を参照して説明する。図1は、この発明が適
用される光ディスク再生システムの全体的構成を示すも
のである。
【0037】光学式ピックアップ3によりディスク1か
ら読み出した信号はIV変換アンプ4により電流−電圧
変換しRFアンプ5およびサーボエラーアンプ6に出力
する。システムコントローラ107からのCD/DVD
選択信号によりそれぞれ最適なゲインが設定される。
ら読み出した信号はIV変換アンプ4により電流−電圧
変換しRFアンプ5およびサーボエラーアンプ6に出力
する。システムコントローラ107からのCD/DVD
選択信号によりそれぞれ最適なゲインが設定される。
【0038】RFアンプ5はIV変換アンプ4により電
圧変換されたRF信号にCD/DVDそれぞれに最適な
自動ゲイン制御(AGC)および波形等化を行い、DV
D−RF信号をDVDレベルスライス・PLL回路8
へ、CD−RF信号をCDレベルスライス・PLL回路
9へ出力する。CD/DVD選択信号はシステムコント
ローラ107より供給する。
圧変換されたRF信号にCD/DVDそれぞれに最適な
自動ゲイン制御(AGC)および波形等化を行い、DV
D−RF信号をDVDレベルスライス・PLL回路8
へ、CD−RF信号をCDレベルスライス・PLL回路
9へ出力する。CD/DVD選択信号はシステムコント
ローラ107より供給する。
【0039】サーボエラーアンプ6はIV変換アンプ4
により電圧変換された信号からCD/DVDそれぞれに
最適なフォーカスエラー信号やトラッキングエラー信号
を生成しフォーカス・トラッキング制御回路10に出力
する。CD/DVD選択信号はシステムコントローラ1
07より供給する。
により電圧変換された信号からCD/DVDそれぞれに
最適なフォーカスエラー信号やトラッキングエラー信号
を生成しフォーカス・トラッキング制御回路10に出力
する。CD/DVD選択信号はシステムコントローラ1
07より供給する。
【0040】フォーカス・トラッキング制御回路10は
サーボループを安定させるためのCD/DVDそれぞれ
に最適な位相補償、バランス、ゲイン調整などを行いト
ラッキング制御信号、フォーカス制御信号をフォーカス
ドライバ11a、トラッキングドライバ11bに出力す
ると共にトラッキング誤差信号を送りモータ制御回路1
3に出力する。CD/DVD選択信号はシステムコント
ローラ107より供給する。
サーボループを安定させるためのCD/DVDそれぞれ
に最適な位相補償、バランス、ゲイン調整などを行いト
ラッキング制御信号、フォーカス制御信号をフォーカス
ドライバ11a、トラッキングドライバ11bに出力す
ると共にトラッキング誤差信号を送りモータ制御回路1
3に出力する。CD/DVD選択信号はシステムコント
ローラ107より供給する。
【0041】フォーカス、トラッキングドライバ11
a、11bは増幅した制御信号を光学式ピックアップ本
体内のフォーカス、トラッキングアクチュエータに出力
し光学式ピックアップ3を制御する。
a、11bは増幅した制御信号を光学式ピックアップ本
体内のフォーカス、トラッキングアクチュエータに出力
し光学式ピックアップ3を制御する。
【0042】送りモータ制御回路13はフォーカス・ト
ラッキング制御回路10より入力するトラッキング誤差
信号とシステムコントローラ107からのサーチ命令よ
りピックアップ本体を移動させるための送りモータ制御
信号を生成し送りモータドライバ13に出力する。
ラッキング制御回路10より入力するトラッキング誤差
信号とシステムコントローラ107からのサーチ命令よ
りピックアップ本体を移動させるための送りモータ制御
信号を生成し送りモータドライバ13に出力する。
【0043】送りモータドライバ13は増幅した制御信
号をピックアップ送りモータ15に出力しピックアップ
本体の移動を制御する。DVDレベルスライス・PLL
回路8はRFアンプ回路5により波形等化されたRF信
号を2値化した8−16信号を得る。同時にこの8−1
6信号を読み取るために8−16信号に同期したPLL
クロックを生成する。2値化した8−16信号(データ
信号)とPLLクロックはDVD信号処理回路116に
出力する。本発明は、DVDレベルスライス・PLL回
路8に組み込まれ、RFアンプ回路5から出力されるR
F信号を2値化するリードチャネル回路に関するもので
ある。
号をピックアップ送りモータ15に出力しピックアップ
本体の移動を制御する。DVDレベルスライス・PLL
回路8はRFアンプ回路5により波形等化されたRF信
号を2値化した8−16信号を得る。同時にこの8−1
6信号を読み取るために8−16信号に同期したPLL
クロックを生成する。2値化した8−16信号(データ
信号)とPLLクロックはDVD信号処理回路116に
出力する。本発明は、DVDレベルスライス・PLL回
路8に組み込まれ、RFアンプ回路5から出力されるR
F信号を2値化するリードチャネル回路に関するもので
ある。
【0044】CDレベルスライス・PLL回路9はRF
アンプ回路5により波形等化されたRF信号を2値化し
EFM信号を得る。同時にこのEFM信号を読み取るた
めにEFM信号に同期したPLLクロックを生成する。
2値化したEFM信号とPLLクロックはCD信号処理
回路117に出力する。
アンプ回路5により波形等化されたRF信号を2値化し
EFM信号を得る。同時にこのEFM信号を読み取るた
めにEFM信号に同期したPLLクロックを生成する。
2値化したEFM信号とPLLクロックはCD信号処理
回路117に出力する。
【0045】DVD信号処理回路116はPLLクロッ
クを用いて8−16信号からDVD同期信号を検出しデ
ータ分離、8−16復調を行う。検出したDVD同期信
号よりディスクモータ2の速度、位相誤差を検出しディ
スクモータ制御信号を生成してディスクモータドライバ
12に出力する。復調したデータはDVD訂正回路11
8およびバッファメモリコントローラ119にDVD同
期信号と共に出力する。
クを用いて8−16信号からDVD同期信号を検出しデ
ータ分離、8−16復調を行う。検出したDVD同期信
号よりディスクモータ2の速度、位相誤差を検出しディ
スクモータ制御信号を生成してディスクモータドライバ
12に出力する。復調したデータはDVD訂正回路11
8およびバッファメモリコントローラ119にDVD同
期信号と共に出力する。
【0046】DVD訂正回路118は入力されるデータ
から順次DVDフォーマットに応じたシンドローム計算
を行いDVD/CD/CD−ROM兼用訂正メモリ12
6にPI、PO各ラインの計算結果を書き込む。訂正1
ブロック=16セクタ分のシンドローム計算結果を訂正
メモリ126に格納後次の訂正1ブロック開始タイミン
グに合わせて訂正メモリ126から計算結果を読み出
し、DVDフォーマットに応じた訂正処理を行う。訂正
したデータはバッファメモリコントローラ119を経由
してバッファメモリ124に書き込む。
から順次DVDフォーマットに応じたシンドローム計算
を行いDVD/CD/CD−ROM兼用訂正メモリ12
6にPI、PO各ラインの計算結果を書き込む。訂正1
ブロック=16セクタ分のシンドローム計算結果を訂正
メモリ126に格納後次の訂正1ブロック開始タイミン
グに合わせて訂正メモリ126から計算結果を読み出
し、DVDフォーマットに応じた訂正処理を行う。訂正
したデータはバッファメモリコントローラ119を経由
してバッファメモリ124に書き込む。
【0047】CD信号処理回路117はPLLクロック
を用いてEFM信号からCD同期信号を検出しデータ分
離、EFM復調を行う。復調したデータからサブコード
データとメインデータを分離しさらにサブコードデータ
からサブコードQデータを抽出しシステムコントローラ
107に出力する。検出したCD同期信号よりディスク
モータ2の速度、位相誤差を検出しディスクモータ制御
信号を生成してディスクモータドライバ12に出力す
る。メインデータはCD訂正回路121にCD同期信号
と共に出力する。サブコードデータ、CDエラーフラグ
はCD−ROM信号処理回路122へ出力する。
を用いてEFM信号からCD同期信号を検出しデータ分
離、EFM復調を行う。復調したデータからサブコード
データとメインデータを分離しさらにサブコードデータ
からサブコードQデータを抽出しシステムコントローラ
107に出力する。検出したCD同期信号よりディスク
モータ2の速度、位相誤差を検出しディスクモータ制御
信号を生成してディスクモータドライバ12に出力す
る。メインデータはCD訂正回路121にCD同期信号
と共に出力する。サブコードデータ、CDエラーフラグ
はCD−ROM信号処理回路122へ出力する。
【0048】CD訂正回路121はメインデータをDV
D/CD/CD−ROM兼用訂正メモリ126に書き込
んだ後、CDフォーマットに応じた訂正処理を行い訂正
完了後に訂正メモリ126から全メインデータを読み出
しCD−ROM信号処理回路122に出力する。
D/CD/CD−ROM兼用訂正メモリ126に書き込
んだ後、CDフォーマットに応じた訂正処理を行い訂正
完了後に訂正メモリ126から全メインデータを読み出
しCD−ROM信号処理回路122に出力する。
【0049】ディスクモータドライバ12はディスクモ
ータ2の制御信号を増幅し実際の駆動信号をディスクモ
ータ2に出力しディスク1の回転速度を制御する。CD
−ROM信号処理回路122はCD訂正回路121から
入力するメインデータがCD−ROMデータの場合はC
D−ROM同期信号の検出およびCD−ROMデータの
スクランブル解除、ヘッダデータの格納、EDC計算を
行う。CD−ROMデータはCD−ROM訂正回路12
7とバッファメモリコントローラ119に出力する。サ
ブコードデータ、CDエラーフラグはバッファメモリコ
ントローラ119へ出力する。CD−ROM同期信号は
バッファメモリコントローラ119とCD−ROM訂正
回路127、システムコントローラ107に出力する。
EDC結果とヘッダデータはシステムコントローラ10
7に出力する。CD−DAデータの場合はCD−DAデ
ータ、サブコードデータ、CDエラーフラグをバッファ
メモリコントローラ119へ出力する。サブコード同期
信号をバッファメモリコントローラ119とシステムコ
ントローラ107に出力する。
ータ2の制御信号を増幅し実際の駆動信号をディスクモ
ータ2に出力しディスク1の回転速度を制御する。CD
−ROM信号処理回路122はCD訂正回路121から
入力するメインデータがCD−ROMデータの場合はC
D−ROM同期信号の検出およびCD−ROMデータの
スクランブル解除、ヘッダデータの格納、EDC計算を
行う。CD−ROMデータはCD−ROM訂正回路12
7とバッファメモリコントローラ119に出力する。サ
ブコードデータ、CDエラーフラグはバッファメモリコ
ントローラ119へ出力する。CD−ROM同期信号は
バッファメモリコントローラ119とCD−ROM訂正
回路127、システムコントローラ107に出力する。
EDC結果とヘッダデータはシステムコントローラ10
7に出力する。CD−DAデータの場合はCD−DAデ
ータ、サブコードデータ、CDエラーフラグをバッファ
メモリコントローラ119へ出力する。サブコード同期
信号をバッファメモリコントローラ119とシステムコ
ントローラ107に出力する。
【0050】CD−ROM訂正回路127は入力される
データから順次CD−ROMフォーマットに応じたシン
ドローム計算を行いDVD/CD/CD−ROM兼用訂
正メモリ126に、P、Q各ラインの計算結果を書き込
む。1セクタ分のシンドローム計算結果を訂正メモリ1
26に格納後、次のセクタ開始タイミングに合わせて訂
正メモリ126から計算結果を読み出しCD−ROMフ
ォーマットに応じた訂正処理を行う。訂正したデータは
バッファメモリコントローラ119を経由してバッファ
メモリ124に書き込む。
データから順次CD−ROMフォーマットに応じたシン
ドローム計算を行いDVD/CD/CD−ROM兼用訂
正メモリ126に、P、Q各ラインの計算結果を書き込
む。1セクタ分のシンドローム計算結果を訂正メモリ1
26に格納後、次のセクタ開始タイミングに合わせて訂
正メモリ126から計算結果を読み出しCD−ROMフ
ォーマットに応じた訂正処理を行う。訂正したデータは
バッファメモリコントローラ119を経由してバッファ
メモリ124に書き込む。
【0051】バッファメモリコントローラ119はCD
−ROM信号処理回路122およびDVD信号処理回路
116より入力したデータのバッファメモリへの書き込
み制御、システムコントローラ107がバッファメモリ
124をアクセスする際に発生するデータ書き込み/読
み出し制御、インターフェイス回路250がシステムコ
ントローラ107の指示により外部デバイス(ホストコ
ンピュータ)とデータ交信する際に発生するバッファメ
モリ124へのデータ書き込み/読み出し制御、DVD
/CD−ROM訂正制御において発生するバッファメモ
リ124へのデータ読み出し/書き込み制御そしてシス
テムコントローラ107の命令によりバッファメモリ1
24に格納されたCD−DAデータを読み出しDA変換
回路230へ出力する。
−ROM信号処理回路122およびDVD信号処理回路
116より入力したデータのバッファメモリへの書き込
み制御、システムコントローラ107がバッファメモリ
124をアクセスする際に発生するデータ書き込み/読
み出し制御、インターフェイス回路250がシステムコ
ントローラ107の指示により外部デバイス(ホストコ
ンピュータ)とデータ交信する際に発生するバッファメ
モリ124へのデータ書き込み/読み出し制御、DVD
/CD−ROM訂正制御において発生するバッファメモ
リ124へのデータ読み出し/書き込み制御そしてシス
テムコントローラ107の命令によりバッファメモリ1
24に格納されたCD−DAデータを読み出しDA変換
回路230へ出力する。
【0052】DA変換回路230はバッファメモリコン
トローラ119より入力したディジタル信号をアナログ
信号に変換しローパスフィルタを通してオーディオ信号
として出力する。
トローラ119より入力したディジタル信号をアナログ
信号に変換しローパスフィルタを通してオーディオ信号
として出力する。
【0053】インターフェイス制御回路250はホスト
コンピュータと交信するためのインターフェイス制御お
よびデータの転送制御などインターフェイス全体の制御
を行う。バッファメモリコントローラ119を通してバ
ッファメモリ124から読み出したデータを外部デバイ
ス(ホストコンピュータ)に転送および外部デバイスか
ら転送されてきたデータのバッファメモリコントローラ
119への出力をシステムコントローラ107の指示に
従い実行する。
コンピュータと交信するためのインターフェイス制御お
よびデータの転送制御などインターフェイス全体の制御
を行う。バッファメモリコントローラ119を通してバ
ッファメモリ124から読み出したデータを外部デバイ
ス(ホストコンピュータ)に転送および外部デバイスか
ら転送されてきたデータのバッファメモリコントローラ
119への出力をシステムコントローラ107の指示に
従い実行する。
【0054】システムコントローラ107はサーチ制
御、訂正制御、インターフェーイス制御など各回路にお
ける動作のオン/オフ、開始/終了、切り替え等に要す
る指示の発行、ステータスの読み込み解析・判定などC
D/DVD−ROMシステム全体の動作制御を行う。
御、訂正制御、インターフェーイス制御など各回路にお
ける動作のオン/オフ、開始/終了、切り替え等に要す
る指示の発行、ステータスの読み込み解析・判定などC
D/DVD−ROMシステム全体の動作制御を行う。
【0055】図2は、本発明のリードチャネル回路に係
る第1実施例の構成を示すものである。まず、RF信号
は、抵抗R3とコンデンサC3とから構成されるハイパ
スフィルタ(HPF)20に入力される。HPF20の
出力は、コンパレータ21の正入力に入力される。コン
パレータ21の負入力にはD/A変換回路25の出力信
号が入力される。D/A変換回路25の出力信号は第1
のスライスレベルを示す。
る第1実施例の構成を示すものである。まず、RF信号
は、抵抗R3とコンデンサC3とから構成されるハイパ
スフィルタ(HPF)20に入力される。HPF20の
出力は、コンパレータ21の正入力に入力される。コン
パレータ21の負入力にはD/A変換回路25の出力信
号が入力される。D/A変換回路25の出力信号は第1
のスライスレベルを示す。
【0056】コンパレータ21は、正入力レベルが負入
力レベルより大きい場合にHレベルの信号を出力し、正
入力レベルが負入力レベル以下の場合にLレベルの信号
を出力する。したがって、HPF20の出力信号のレベ
ルが第1のスライスレベルより大きい場合、コンパレー
タ21の出力がHレベルとなり、HPF20の出力信号
のレベルが第1のスライスレベル以下の場合、コンパレ
ータ21の出力がLレベルとなる。
力レベルより大きい場合にHレベルの信号を出力し、正
入力レベルが負入力レベル以下の場合にLレベルの信号
を出力する。したがって、HPF20の出力信号のレベ
ルが第1のスライスレベルより大きい場合、コンパレー
タ21の出力がHレベルとなり、HPF20の出力信号
のレベルが第1のスライスレベル以下の場合、コンパレ
ータ21の出力がLレベルとなる。
【0057】コンパレータ21の出力信号は、RF信号
を第1のスライスレベルで2値化した信号である。DS
V計測回路23はコンパレータ21からの出力信号のD
SV(Digital Sam Value :デジタル・サム・バリュ
ー)を計測する。このDSVの計測結果により、コンパ
レータ21の出力信号のHレベル発生確率とLレベル発
生確率を比較する事ができる。
を第1のスライスレベルで2値化した信号である。DS
V計測回路23はコンパレータ21からの出力信号のD
SV(Digital Sam Value :デジタル・サム・バリュ
ー)を計測する。このDSVの計測結果により、コンパ
レータ21の出力信号のHレベル発生確率とLレベル発
生確率を比較する事ができる。
【0058】コンパレータ21の出力信号におけるHレ
ベル発生確率がLレベル発生確率より高ければ、DSV
計測結果は正の値となる。コンパレータ21の出力信号
におけるHレベル発生確率がLレベル発生確率より低け
れば、DSV計測結果が負の値となる。コンパレータ2
1の出力信号におけるHレベル発生確率が、Lレベル発
生確率と等しければ、DSV計測結果は零である。
ベル発生確率がLレベル発生確率より高ければ、DSV
計測結果は正の値となる。コンパレータ21の出力信号
におけるHレベル発生確率がLレベル発生確率より低け
れば、DSV計測結果が負の値となる。コンパレータ2
1の出力信号におけるHレベル発生確率が、Lレベル発
生確率と等しければ、DSV計測結果は零である。
【0059】DSV計測回路23の出力は、ローパスフ
ィルタ(LPF)24に入力される。LPF24の出力
値は第1のスライスレベルに相当した値である。LPF
24の出力はD/A変換回路25に入力される。D/A
変換回路25は、入力信号値に相当する電圧を持つ信号
を出力する。D/A変換回路25の出力信号電圧が第1
のスライスレベルである。
ィルタ(LPF)24に入力される。LPF24の出力
値は第1のスライスレベルに相当した値である。LPF
24の出力はD/A変換回路25に入力される。D/A
変換回路25は、入力信号値に相当する電圧を持つ信号
を出力する。D/A変換回路25の出力信号電圧が第1
のスライスレベルである。
【0060】コンパレータ21の出力信号のHレベル発
生確率がLレベル発生確率より高い場合、第1のスライ
スレベルは上昇するように制御される。第1のスライス
レベルが上昇すると、コンパレータ21の出力信号のH
レベル発生確率が下がる。コンパレータ21の出力信号
のHレベル発生確率がLレベル発生確率より低い場合、
第1のスライスレベルは低下するように制御される。第
1のスライスレベルが低下すると、コンパレータ21の
出力信号のHレベル発生確率が上がる。このように、第
1のスライスレベルはコンパレータ21の出力信号のH
レベル発生確率とLレベル発生確率が等しくなるように
制御される。
生確率がLレベル発生確率より高い場合、第1のスライ
スレベルは上昇するように制御される。第1のスライス
レベルが上昇すると、コンパレータ21の出力信号のH
レベル発生確率が下がる。コンパレータ21の出力信号
のHレベル発生確率がLレベル発生確率より低い場合、
第1のスライスレベルは低下するように制御される。第
1のスライスレベルが低下すると、コンパレータ21の
出力信号のHレベル発生確率が上がる。このように、第
1のスライスレベルはコンパレータ21の出力信号のH
レベル発生確率とLレベル発生確率が等しくなるように
制御される。
【0061】位相比較器30は、コンパレータ21の出
力信号の立ち上がりと再生クロックの位相を比較する。
位相比較器30は、2つのフリップフロップF1、F0
2とAND回路31とOR回路32とインバータ回路3
3とで構成されている。
力信号の立ち上がりと再生クロックの位相を比較する。
位相比較器30は、2つのフリップフロップF1、F0
2とAND回路31とOR回路32とインバータ回路3
3とで構成されている。
【0062】フリップフロップF1のデータ入力側には
コンパレータ21の出力信号、クロック入力側には再生
クロックが入力される。フリップフロップF2のデータ
入力側にはフリップフロップF1の出力、クロック入力
側にはインバータ回路33の出力が入力される。
コンパレータ21の出力信号、クロック入力側には再生
クロックが入力される。フリップフロップF2のデータ
入力側にはフリップフロップF1の出力、クロック入力
側にはインバータ回路33の出力が入力される。
【0063】インバータ回路33には再生クロックが入
力される。AND回路31には、RF信号とフリップフ
ロップF1の出力信号が入力される。AND回路31は
オフセット付き位相誤差検出パルスを出力する。OR回
路32には、フリップフロップF1とフリップフロップ
F2の出力信号が入力される。OR回路32はオフセッ
ト除去パルスを出力する。スイッチSW1はオフセット
付き位相誤差検出パルスにより制御される。オフセット
付き位相誤差検出パルスがHの期間、スイッチSW1が
オンになる。スイッチSW1がオンの時、正極性の電流
が抵抗R1を介してループフィルタ34に入力される。
スイッチSW2はオフセット除去パルスにより制御され
る。オフセット除去パルスがLの期間、スイッチSW2
がオンになる。スイッチSW2がオンの時、負極性の電
流が抵抗Rlを介してループフィルタ34に入力され
る。
力される。AND回路31には、RF信号とフリップフ
ロップF1の出力信号が入力される。AND回路31は
オフセット付き位相誤差検出パルスを出力する。OR回
路32には、フリップフロップF1とフリップフロップ
F2の出力信号が入力される。OR回路32はオフセッ
ト除去パルスを出力する。スイッチSW1はオフセット
付き位相誤差検出パルスにより制御される。オフセット
付き位相誤差検出パルスがHの期間、スイッチSW1が
オンになる。スイッチSW1がオンの時、正極性の電流
が抵抗R1を介してループフィルタ34に入力される。
スイッチSW2はオフセット除去パルスにより制御され
る。オフセット除去パルスがLの期間、スイッチSW2
がオンになる。スイッチSW2がオンの時、負極性の電
流が抵抗Rlを介してループフィルタ34に入力され
る。
【0064】ループフィルタ34は、オペアンプ35と
コンデンサC2と抵抗R2とで構成されている。点Aの
電位をVA、点Bの電位をVBとすると、点Cには、V
A−VC=VC−VBとなる電圧VCを入力する。ルー
プフィルタ34は、点Dの電位VDを、VD=VCとな
るように制御する。本例におけるVCO36は、出力信
号の周波数が入力制御電圧に逆比例する。したがつて、
ループフイルタ34の出力電圧が上昇すればVCO36
の出力信号の周波数は低下し、ループフィルタ34の出
力電圧が低下すればVCO36の出力信号の周波数は上
昇する。再生クロックの周波数は、コンパレータ21の
出力信号の立ち上がりと再生クロックの位相差が零にな
るように制御される。コンパレータ22の正入力にはH
PF20の出力が入力される。
コンデンサC2と抵抗R2とで構成されている。点Aの
電位をVA、点Bの電位をVBとすると、点Cには、V
A−VC=VC−VBとなる電圧VCを入力する。ルー
プフィルタ34は、点Dの電位VDを、VD=VCとな
るように制御する。本例におけるVCO36は、出力信
号の周波数が入力制御電圧に逆比例する。したがつて、
ループフイルタ34の出力電圧が上昇すればVCO36
の出力信号の周波数は低下し、ループフィルタ34の出
力電圧が低下すればVCO36の出力信号の周波数は上
昇する。再生クロックの周波数は、コンパレータ21の
出力信号の立ち上がりと再生クロックの位相差が零にな
るように制御される。コンパレータ22の正入力にはH
PF20の出力が入力される。
【0065】コンパレータ22の負入力にはD/A変換
回路28の出力信号が入力される。D/A変換回路28
の出力信号は、第2のスライスレベルを示す。コンパレ
ータ22は、正入力レベルが負入力レベルより大きい場
合にHレベルの信号を出力し、正入力レベルが負入力レ
ベル以下の場合にLレベルの信号を出力する。したがっ
て、HPF20の出力信号のレベルが第2のスライスレ
ベルより大きい場合はコンパレータ22の出力はHレベ
ルとなり、HPF20の出力信号のレベルが、第2のス
ライスレベル以下の場合はコンパレータ22の出力はL
レベルとなる。コンパレータ22の出力信号は、RF信
号を第2のスライスレベルによって2値化した信号であ
る。
回路28の出力信号が入力される。D/A変換回路28
の出力信号は、第2のスライスレベルを示す。コンパレ
ータ22は、正入力レベルが負入力レベルより大きい場
合にHレベルの信号を出力し、正入力レベルが負入力レ
ベル以下の場合にLレベルの信号を出力する。したがっ
て、HPF20の出力信号のレベルが第2のスライスレ
ベルより大きい場合はコンパレータ22の出力はHレベ
ルとなり、HPF20の出力信号のレベルが、第2のス
ライスレベル以下の場合はコンパレータ22の出力はL
レベルとなる。コンパレータ22の出力信号は、RF信
号を第2のスライスレベルによって2値化した信号であ
る。
【0066】位相誤差検出回路26には、コンパレータ
21の出力信号、コンパレータ22の出力信号、及び再
生クロックが入力される。位相誤差検出回路26はコン
パレータ22の出力信号の立ち下がりと位相基準点の位
相を比較する。位相基準点は、再生クロックの立ち上が
りエッジ間を識別窓とする時、コンパレータ21の出力
信号の立ち下がりエッジが含まれる識別窓内における再
生クロックの立ち下がりエッジである。
21の出力信号、コンパレータ22の出力信号、及び再
生クロックが入力される。位相誤差検出回路26はコン
パレータ22の出力信号の立ち下がりと位相基準点の位
相を比較する。位相基準点は、再生クロックの立ち上が
りエッジ間を識別窓とする時、コンパレータ21の出力
信号の立ち下がりエッジが含まれる識別窓内における再
生クロックの立ち下がりエッジである。
【0067】位相誤差検出回路26は、コンパレータ2
1の出力信号と再生クロックを使用して位相基準点を検
出し、コンパレータ22出力信号の立ち下がりと位相基
準点の位相誤差量と極性を検出する。RF信号の立ち下
がりにおいては、コンパレータ22の出力信号が位相基
準点よりも位相が進んでいる場合、第2のスライスレベ
ルを下げることで位相差が除去できる。逆に、コンパレ
ータ22出力信号が位相基準点よりも位相が遅れている
場合、第2のスライスレベルを上げることで位相差が除
去できる。
1の出力信号と再生クロックを使用して位相基準点を検
出し、コンパレータ22出力信号の立ち下がりと位相基
準点の位相誤差量と極性を検出する。RF信号の立ち下
がりにおいては、コンパレータ22の出力信号が位相基
準点よりも位相が進んでいる場合、第2のスライスレベ
ルを下げることで位相差が除去できる。逆に、コンパレ
ータ22出力信号が位相基準点よりも位相が遅れている
場合、第2のスライスレベルを上げることで位相差が除
去できる。
【0068】位相誤差検出回路26は、コンパレータ2
2の出力信号が位相基準点よりも位相が進んでいる場合
は負の値を出力し、遅れている場合は正の値を出力す
る。位相誤差検出回路26の出力はLPF27に入力さ
れる。D/A変換回路28には、LPF27の出力が入
力される。D/A変換回路28は入力信号値に相当する
電圧を持つ信号を出力する。D/A変換回路28の出力
信号の電圧が第2のスライスレベルである。第2のスラ
イスレベルは、第2のスライスレベルで2値化したRF
信号の立ち下がりと再生クロックの位相が同期するよう
に制御される。
2の出力信号が位相基準点よりも位相が進んでいる場合
は負の値を出力し、遅れている場合は正の値を出力す
る。位相誤差検出回路26の出力はLPF27に入力さ
れる。D/A変換回路28には、LPF27の出力が入
力される。D/A変換回路28は入力信号値に相当する
電圧を持つ信号を出力する。D/A変換回路28の出力
信号の電圧が第2のスライスレベルである。第2のスラ
イスレベルは、第2のスライスレベルで2値化したRF
信号の立ち下がりと再生クロックの位相が同期するよう
に制御される。
【0069】再生ストリーム生成回路29には、コンパ
レータ21とコンパレータ22の出力信号が入力され
る。再生ストリーム生成回路29は、コンパレータ21
の出力信号の立ち上がり側とコンパレータ22の出力信
号の立ち下がり側を合成する。再生ストリーム生成回路
29の出力信号は、立ち上がりがコンパレータ21の出
力信号の立ち上がりと同時で、立ち下がりがコンパレー
タ22の出力信号の立ち下がりと同時である。
レータ21とコンパレータ22の出力信号が入力され
る。再生ストリーム生成回路29は、コンパレータ21
の出力信号の立ち上がり側とコンパレータ22の出力信
号の立ち下がり側を合成する。再生ストリーム生成回路
29の出力信号は、立ち上がりがコンパレータ21の出
力信号の立ち上がりと同時で、立ち下がりがコンパレー
タ22の出力信号の立ち下がりと同時である。
【0070】フリップフロップF3のデータ入力側には
再生ストリーム生成回路29の出力、クロック入力側に
は再生クロックの出力が入力され、フリップフロップF
3は再生ストリームを出力する。
再生ストリーム生成回路29の出力、クロック入力側に
は再生クロックの出力が入力され、フリップフロップF
3は再生ストリームを出力する。
【0071】図3は、第2のスライスレベルの制御方法
を示すものである。図3の(a)はRF信号と第1のス
ライスレベルおよび第2のスライスレベル(A・B・
C)を示す。第2のスライスレベルBは、第2のスライ
スレベルの最適値を示し、第2のスライスレベルA・C
は、最適値に対して誤差がある状態を示す。図3の
(b)は第1のスライスレベルによって2値化したRF
信号を、図3の(c)は再生クロツクを、図3の(d)
は第2のスライスレベルAによって2値化したRF信号
を、図3の(e)は図3の(d)に対する位相誤差検出
回路26の出力を、図3の(f)は第2のスライスレベ
ルCによって2値化したRF信号を、図3の図3の
(g)は図3の(f)に対する位相誤差検出回路26の
出力を、図3の(h)は第2のスライスレベルAによっ
て2値化したRF信号を示す。図3の(i)は再生スト
リーム生成回路29の出力を示す。
を示すものである。図3の(a)はRF信号と第1のス
ライスレベルおよび第2のスライスレベル(A・B・
C)を示す。第2のスライスレベルBは、第2のスライ
スレベルの最適値を示し、第2のスライスレベルA・C
は、最適値に対して誤差がある状態を示す。図3の
(b)は第1のスライスレベルによって2値化したRF
信号を、図3の(c)は再生クロツクを、図3の(d)
は第2のスライスレベルAによって2値化したRF信号
を、図3の(e)は図3の(d)に対する位相誤差検出
回路26の出力を、図3の(f)は第2のスライスレベ
ルCによって2値化したRF信号を、図3の図3の
(g)は図3の(f)に対する位相誤差検出回路26の
出力を、図3の(h)は第2のスライスレベルAによっ
て2値化したRF信号を示す。図3の(i)は再生スト
リーム生成回路29の出力を示す。
【0072】図3の(a)において、第1のスライスレ
ベルは理想的なスライスレベルに対して誤差があるとす
る。再生クロックは、第1のスライスレベルで2値化し
たRF信号の立ち上がりエッジと再生クロックの立ち下
がりエッジの位相誤差が零になるように制御されてい
る。そのため、図3の(b)と図3の(c)との信号
は、時点(4)のRF信号の立ち上がりにおいては位相
が同期しているが、時点(5)のRF信号の立ち下がり
においては位相誤差が存在する。
ベルは理想的なスライスレベルに対して誤差があるとす
る。再生クロックは、第1のスライスレベルで2値化し
たRF信号の立ち上がりエッジと再生クロックの立ち下
がりエッジの位相誤差が零になるように制御されてい
る。そのため、図3の(b)と図3の(c)との信号
は、時点(4)のRF信号の立ち上がりにおいては位相
が同期しているが、時点(5)のRF信号の立ち下がり
においては位相誤差が存在する。
【0073】第2のスライスレベルの位相基準点は、再
生クロックの立ち上がりエッジ間を識別窓とする時、第
1のスライスレベルによって2値化したRF信号の立ち
下がりエッジが含まれる識別窓内における再生クロック
の立ち下がりエッジである。第2のスライスレベルは、
第2のスライスレベルで2値化したRF信号の立ち下が
りエッジと位相基準点との位相差が零になるように制御
される。図3では、第1のスライスレベルで2値化した
図3の(b)に示すRF信号の立ち下がりエッジが識別
窓B内に入っている。したがって、第2のスライスレベ
ルの位相基準点は時点(7)となる。
生クロックの立ち上がりエッジ間を識別窓とする時、第
1のスライスレベルによって2値化したRF信号の立ち
下がりエッジが含まれる識別窓内における再生クロック
の立ち下がりエッジである。第2のスライスレベルは、
第2のスライスレベルで2値化したRF信号の立ち下が
りエッジと位相基準点との位相差が零になるように制御
される。図3では、第1のスライスレベルで2値化した
図3の(b)に示すRF信号の立ち下がりエッジが識別
窓B内に入っている。したがって、第2のスライスレベ
ルの位相基準点は時点(7)となる。
【0074】RF信号の立ち下がりにおいて、第2のス
ライスレベルが期待値より大きい場合、第2のスライス
レベルで2値化したRF信号は位相基準点より位相が進
む。第2のスライスレベルが期待値より小さい場合は、
第2のスライスレベルで2値化したRF信号は位相基準
点より位相が遅れる。したがって、第2のスライスレベ
ルで2値化したRF信号と位相基準点の位相を比較した
結果が「進み」ならば、スライスレベルを下げることで
位相誤差を除去できる。第2のスライスレベルで2値化
したRF信号と位相基準点の位相を比較した結果が「遅
れ」ならば、スライスレベルを上げることで位相誤差を
除去できる。
ライスレベルが期待値より大きい場合、第2のスライス
レベルで2値化したRF信号は位相基準点より位相が進
む。第2のスライスレベルが期待値より小さい場合は、
第2のスライスレベルで2値化したRF信号は位相基準
点より位相が遅れる。したがって、第2のスライスレベ
ルで2値化したRF信号と位相基準点の位相を比較した
結果が「進み」ならば、スライスレベルを下げることで
位相誤差を除去できる。第2のスライスレベルで2値化
したRF信号と位相基準点の位相を比較した結果が「遅
れ」ならば、スライスレベルを上げることで位相誤差を
除去できる。
【0075】図3の(a)において、第2のスライスレ
ベルがAの状態である場合、第2のスライスレベルで2
値化した図3の(d)に示すRF信号と位相基準点との
位相誤差量は、時点(6)と(7)との差分値である。
図3の(d)に示す信号が位相基準点より位相が進んで
いるため、スライスレベルを下げる必要がある。したが
って、図2に示す位相比較器30は、図3の(e)に示
すようにパルス幅を計測して、計測結果を負の値として
出力する。その結果、第2のスライスレベルが低下して
位相誤差が除去される。
ベルがAの状態である場合、第2のスライスレベルで2
値化した図3の(d)に示すRF信号と位相基準点との
位相誤差量は、時点(6)と(7)との差分値である。
図3の(d)に示す信号が位相基準点より位相が進んで
いるため、スライスレベルを下げる必要がある。したが
って、図2に示す位相比較器30は、図3の(e)に示
すようにパルス幅を計測して、計測結果を負の値として
出力する。その結果、第2のスライスレベルが低下して
位相誤差が除去される。
【0076】第2のスライスレベルがCの状態である場
合、第2のスライスレベルで2値化した図3の(f)に
示すRF信号と位相基準点との位相誤差量は、時点
(7)と(8)の差分値である。図3の(f)に示す信
号が位相基準点より位相が遅れているため、スライスレ
ベルを上げる必要がある。したがって、位相比較器30
は、図3の(g)に示すパルス幅を計測して、計測結果
を正の値として出力する。その結果、第2のスライスレ
ベルが上昇して位相誤差が除去される。上記の制御によ
り、第2のスライスレベルはBの状態になり、第2のス
ライスレベルで2値化した図3の(h)に示すRF信号
の立ち下がりと位相基準点との位相誤差が零になる。
合、第2のスライスレベルで2値化した図3の(f)に
示すRF信号と位相基準点との位相誤差量は、時点
(7)と(8)の差分値である。図3の(f)に示す信
号が位相基準点より位相が遅れているため、スライスレ
ベルを上げる必要がある。したがって、位相比較器30
は、図3の(g)に示すパルス幅を計測して、計測結果
を正の値として出力する。その結果、第2のスライスレ
ベルが上昇して位相誤差が除去される。上記の制御によ
り、第2のスライスレベルはBの状態になり、第2のス
ライスレベルで2値化した図3の(h)に示すRF信号
の立ち下がりと位相基準点との位相誤差が零になる。
【0077】図4は、再生ストリーム生成の様子を示す
ものである。図4の(a)はRF信号と理想的なスライ
スレベル、第1のスライスレベル、第2のスライスレベ
ルを示す。図4の(b)は理想的なスライスレベルで2
値化したRF信号を、図4の(c)は図4の(b)の立
ち上がりに対して位相同期制御されている再生クロック
を、図4の(d)は第1のスライスレベルで2値化した
RF信号を、図4の(e)は図4の(d)の立ち上がり
に対して位相同期制御されている再生クロックを、図4
の(f)は第2のスライスレベルで2値化したRF信号
を、図4の(g)は図4の(d)の立ち上がりエッジ検
出信号を、図4の(h)は図4の(f)の立ち下がりエ
ッジ検出信号を、図4の(i)は再生ストリーム生成回
路29の出力信号を、図4の(j)は再生ストリームを
示す。
ものである。図4の(a)はRF信号と理想的なスライ
スレベル、第1のスライスレベル、第2のスライスレベ
ルを示す。図4の(b)は理想的なスライスレベルで2
値化したRF信号を、図4の(c)は図4の(b)の立
ち上がりに対して位相同期制御されている再生クロック
を、図4の(d)は第1のスライスレベルで2値化した
RF信号を、図4の(e)は図4の(d)の立ち上がり
に対して位相同期制御されている再生クロックを、図4
の(f)は第2のスライスレベルで2値化したRF信号
を、図4の(g)は図4の(d)の立ち上がりエッジ検
出信号を、図4の(h)は図4の(f)の立ち下がりエ
ッジ検出信号を、図4の(i)は再生ストリーム生成回
路29の出力信号を、図4の(j)は再生ストリームを
示す。
【0078】図4の(a)において、第1のスライスレ
ベルは、理想的なスライスレベルに対して誤差がある状
態であり、第2のスライスレベルは第1のスライスレベ
ルの誤差を補正する値であるとする。図4の(c)に示
す再生クロックは、図4の(b)が理想的なスライスレ
ベルで2値化されているため、図4の(b)の立ち上が
りのみで位相同期制御されていても、図4の(b)の立
ち上がりと立ち下がりの両方で位相が同期している。
ベルは、理想的なスライスレベルに対して誤差がある状
態であり、第2のスライスレベルは第1のスライスレベ
ルの誤差を補正する値であるとする。図4の(c)に示
す再生クロックは、図4の(b)が理想的なスライスレ
ベルで2値化されているため、図4の(b)の立ち上が
りのみで位相同期制御されていても、図4の(b)の立
ち上がりと立ち下がりの両方で位相が同期している。
【0079】図4の(e)に示す再生クロックは、図4
の(c)と同じ周波数を持ち、図4の(d)の立ち上が
りでのみ位相が同期している。図4の(f)は、図4の
(f)の立ち下がりエッジと図4の(e)に示す再生ク
ロックとの位相誤差が零になるように制御されているた
め、時点(6)において図4の(e)に示す再生クロッ
クと位相が同期している。図4の(g)は、図4の
(d)の立ち上がりエッジ検出信号で、図4の(g)の
立ち上がりエッジと図4の(d)の立ち上がりエッジは
位相が同期している。図4の(h)は、図4の(f)の
立ち下がりエッジ検出信号で、図4の(h)の立ち上が
りエッジと図4の(f)の立ち下がりエッジは位相が同
期している。
の(c)と同じ周波数を持ち、図4の(d)の立ち上が
りでのみ位相が同期している。図4の(f)は、図4の
(f)の立ち下がりエッジと図4の(e)に示す再生ク
ロックとの位相誤差が零になるように制御されているた
め、時点(6)において図4の(e)に示す再生クロッ
クと位相が同期している。図4の(g)は、図4の
(d)の立ち上がりエッジ検出信号で、図4の(g)の
立ち上がりエッジと図4の(d)の立ち上がりエッジは
位相が同期している。図4の(h)は、図4の(f)の
立ち下がりエッジ検出信号で、図4の(h)の立ち上が
りエッジと図4の(f)の立ち下がりエッジは位相が同
期している。
【0080】図4の(i)は、図4の(g)をセツト信
号、図4の(h)をリセット信号として再生ストリーム
生成回路29において生成される。図4の(i)の立ち
上がりエッジは、第1のスライスレベルで2値化した図
4の(d)に示す信号の立ち上がりエツジと位相が同期
しており、図4の(i)の立ち下がりエッジは、第2の
スライスレベルで2値化した図4の(f)の信号の立ち
下がりエッジと位相が同期している。図4の(i)は、
この立ち上がりと立ち下がりの両方において、図4の
(e)に示す再生クロックと位相が同期している。図4
の(j)に示す再生ストリームは、図4の(i)をデー
タ信号入力、図4の(e)をクロック信号入力とするフ
リップフロップF3の出力である。
号、図4の(h)をリセット信号として再生ストリーム
生成回路29において生成される。図4の(i)の立ち
上がりエッジは、第1のスライスレベルで2値化した図
4の(d)に示す信号の立ち上がりエツジと位相が同期
しており、図4の(i)の立ち下がりエッジは、第2の
スライスレベルで2値化した図4の(f)の信号の立ち
下がりエッジと位相が同期している。図4の(i)は、
この立ち上がりと立ち下がりの両方において、図4の
(e)に示す再生クロックと位相が同期している。図4
の(j)に示す再生ストリームは、図4の(i)をデー
タ信号入力、図4の(e)をクロック信号入力とするフ
リップフロップF3の出力である。
【0081】理想的なスライスレベルで2値化した図4
の(b)に示すRF信号のHレベル区間の幅は、時点
(2)と時点(5)の差分で図4の(c)に示す再生ク
ロックの3周期分である。図4の(b)のLレベル区間
の幅は、時点(5)と時点(8)の差分で図4の(c)
に示す再生クロックの3周期分である。一方、再生スト
リーム生成回路29の図4の(i)に示す出力信号のH
レベル区間の幅とLレベル区間の幅も、両方とも図4の
(e)に示す再生クロックの3周期分である。
の(b)に示すRF信号のHレベル区間の幅は、時点
(2)と時点(5)の差分で図4の(c)に示す再生ク
ロックの3周期分である。図4の(b)のLレベル区間
の幅は、時点(5)と時点(8)の差分で図4の(c)
に示す再生クロックの3周期分である。一方、再生スト
リーム生成回路29の図4の(i)に示す出力信号のH
レベル区間の幅とLレベル区間の幅も、両方とも図4の
(e)に示す再生クロックの3周期分である。
【0082】図4の(c)と図4の(e)の周波数は等
しいので、図4の(b)のエッジ間距離と図4の(i)
のエッジ間距離は等しい。図4の(b)と図4の(i)
のエッジ間距離が等しいので、再生ストリーム生成回路
29の出力信号は、理想的なスライスレベルで2値化し
たRF信号と等価な信号である。
しいので、図4の(b)のエッジ間距離と図4の(i)
のエッジ間距離は等しい。図4の(b)と図4の(i)
のエッジ間距離が等しいので、再生ストリーム生成回路
29の出力信号は、理想的なスライスレベルで2値化し
たRF信号と等価な信号である。
【0083】第1のスライスレベルが理想的なスライス
レベルから大きく外れた場合、図4の(d)の立ち下が
りエッジが含まれる識別窓の位置が最適な位置でなくな
り、再生ストリームは正しく得られない。したがって、
再生ストリーム生成回路29は、第1のスライスレベル
で2値化したRF信号の立ち下がりエッジが最適な識別
窓内に含まれる場合において、理想的なスライスレベル
で2値化したRF信号と等価な再生ストリームを出力す
る。
レベルから大きく外れた場合、図4の(d)の立ち下が
りエッジが含まれる識別窓の位置が最適な位置でなくな
り、再生ストリームは正しく得られない。したがって、
再生ストリーム生成回路29は、第1のスライスレベル
で2値化したRF信号の立ち下がりエッジが最適な識別
窓内に含まれる場合において、理想的なスライスレベル
で2値化したRF信号と等価な再生ストリームを出力す
る。
【0084】以上説明したように上記第1実施例によれ
ば、第1のスライスレベルが理想的なスライスレベルに
対して誤差がある場合においても、第2のスライスレベ
ルを制御する事により、理想的なスライスレベルで2値
化したRF信号と等価な信号を生成できる。再生ストリ
ーム生成回路29の図4の(i)に示す出力信号は、立
ち上がりエッジと立ち下がりエッジの両方とも図4の
(e)に示す再生クロックと位相が同期しているため、
データの打ちぬき位相が最良点となり、再生ストリーム
信号のエラー率が最良となる。
ば、第1のスライスレベルが理想的なスライスレベルに
対して誤差がある場合においても、第2のスライスレベ
ルを制御する事により、理想的なスライスレベルで2値
化したRF信号と等価な信号を生成できる。再生ストリ
ーム生成回路29の図4の(i)に示す出力信号は、立
ち上がりエッジと立ち下がりエッジの両方とも図4の
(e)に示す再生クロックと位相が同期しているため、
データの打ちぬき位相が最良点となり、再生ストリーム
信号のエラー率が最良となる。
【0085】次に、本発明の第2実施例について説明す
る。図5は、本発明のリードチャネル回路に係る第2実
施例の構成を示すものである。なお、第1実施例と同一
個所には同一符号を付して説明を省略する。
る。図5は、本発明のリードチャネル回路に係る第2実
施例の構成を示すものである。なお、第1実施例と同一
個所には同一符号を付して説明を省略する。
【0086】D/A変換回路28には、LPF24の出
力とLPF27の出力を加算器40で加算した値が入力
される。D/A変換回路28は入力信号値に相当する電
圧を持つ信号を出力する。D/A変換回路28の出力信
号の電圧が第2のスライスレベルである。第2のスライ
スレベルは、第2のスライスレベルで2値化したRF信
号の立ち下がりと再生クロックの位相が同期するように
制御される。
力とLPF27の出力を加算器40で加算した値が入力
される。D/A変換回路28は入力信号値に相当する電
圧を持つ信号を出力する。D/A変換回路28の出力信
号の電圧が第2のスライスレベルである。第2のスライ
スレベルは、第2のスライスレベルで2値化したRF信
号の立ち下がりと再生クロックの位相が同期するように
制御される。
【0087】再生ストリーム生成回路29には、コンパ
レータ21とコンパレータ22の出力信号が入力され
る。再生ストリーム生成回路29は、コンパレータ21
の出力信号の立ち上がり側とコンパレータ22の出力信
号の立ち下がり側を合成する。再生ストリーム生成回路
29の出力信号は、立ち上がりがコンパレータ21の出
力信号の立ち上がりと同時で、立ち下がりがコンパレー
タ22の出力信号の立ち下がりと同時である。フリップ
フロップF3のデータ入力側には再生ストリーム生成回
路29の出力、クロック入力側には再生クロックの出力
が入力され、フリップフロップF3は再生ストリームを
出力する。本例では、第1のスライスレベルを基準値と
し、LPF27の出力値を加算器40で加算することで
第2のスライスレベルを決定する。
レータ21とコンパレータ22の出力信号が入力され
る。再生ストリーム生成回路29は、コンパレータ21
の出力信号の立ち上がり側とコンパレータ22の出力信
号の立ち下がり側を合成する。再生ストリーム生成回路
29の出力信号は、立ち上がりがコンパレータ21の出
力信号の立ち上がりと同時で、立ち下がりがコンパレー
タ22の出力信号の立ち下がりと同時である。フリップ
フロップF3のデータ入力側には再生ストリーム生成回
路29の出力、クロック入力側には再生クロックの出力
が入力され、フリップフロップF3は再生ストリームを
出力する。本例では、第1のスライスレベルを基準値と
し、LPF27の出力値を加算器40で加算することで
第2のスライスレベルを決定する。
【0088】例えば、光ディスク1の再生において、デ
ィスクの面振れ等により再生信号のエンベロープが変動
する。第1のスライスレベルは、DSV制御によりRF
信号エンベロープの変動に追従するように制御される。
そのため、第1のスライスレベルの可変範囲は広くする
必要がある。第2のスライスレベルは、理想的なスライ
スレベルを中心として、第1のスライスレベルとほぼ対
称な位置にある。第2のスライスレベルの可変範囲は、
第1のスライスレベルと同様に広くする必要がある。通
常、理想的なスライスレベルと第1のスライスレベルの
誤差量は小さいので、第1のスライスレベルと第2のス
ライスレベルの差分値は絶対値が小さい。
ィスクの面振れ等により再生信号のエンベロープが変動
する。第1のスライスレベルは、DSV制御によりRF
信号エンベロープの変動に追従するように制御される。
そのため、第1のスライスレベルの可変範囲は広くする
必要がある。第2のスライスレベルは、理想的なスライ
スレベルを中心として、第1のスライスレベルとほぼ対
称な位置にある。第2のスライスレベルの可変範囲は、
第1のスライスレベルと同様に広くする必要がある。通
常、理想的なスライスレベルと第1のスライスレベルの
誤差量は小さいので、第1のスライスレベルと第2のス
ライスレベルの差分値は絶対値が小さい。
【0089】第2のスライスレベルを第1のスライスレ
ベルとLPF27の出力値の加算により求めると、LP
F27の出力値は、第1のスライスレベルと第2のスラ
イスレベルの差分値となる。第1のスライスレベルと第
2のスライスレベルの差分値は絶対値が小さいので、L
PF27の出力値のダイナミックレンジは小さくて良
い。同様に、位相誤差検出回路26の出力のダイナミッ
クレンジも小さくて良い。同じ精度でディジタル処理す
る場合、第2のスライスレベルを第1のスライスレベル
とLPF27の出力値の加算により求める場合は、LP
F27の出力値より直接求める場合と比較して、LPF
27と位相誤差検出回路26の回路規模を小さくでき
る。
ベルとLPF27の出力値の加算により求めると、LP
F27の出力値は、第1のスライスレベルと第2のスラ
イスレベルの差分値となる。第1のスライスレベルと第
2のスライスレベルの差分値は絶対値が小さいので、L
PF27の出力値のダイナミックレンジは小さくて良
い。同様に、位相誤差検出回路26の出力のダイナミッ
クレンジも小さくて良い。同じ精度でディジタル処理す
る場合、第2のスライスレベルを第1のスライスレベル
とLPF27の出力値の加算により求める場合は、LP
F27の出力値より直接求める場合と比較して、LPF
27と位相誤差検出回路26の回路規模を小さくでき
る。
【0090】
【発明の効果】以上詳述したようにこの発明によれば、
データの打ち抜き位相を最良点にしてエラー率が最良と
なるリードチャネル回路と光ディスク装置を提供するこ
とができる。
データの打ち抜き位相を最良点にしてエラー率が最良と
なるリードチャネル回路と光ディスク装置を提供するこ
とができる。
【図1】本発明が適用される光ディスク再生システムの
全体的構成を示す図。
全体的構成を示す図。
【図2】本発明のリードチャネル回路に係る第1実施例
の構成を示すブロック図。
の構成を示すブロック図。
【図3】第2のスライスレベルの制御方法を示す図。
【図4】再生ストリーム生成の様子を示す図。
【図5】本発明のリードチャネル回路に係る第2実施例
の構成を示すブロック図。
の構成を示すブロック図。
【図6】従来のリードチャネル回路の構成を示す図。
【図7】オフセット付き位相誤差検出パルスとオフセッ
ト除去パルスの生成の様子と加算抵抗を流れる電流の波
形を示す図。
ト除去パルスの生成の様子と加算抵抗を流れる電流の波
形を示す図。
【図8】DVD−RAMのデータエリア切り替わり点に
おけるデータ構成とデータ信号のエンベロープを示す
図。
おけるデータ構成とデータ信号のエンベロープを示す
図。
【図9】理想的なスライスレベルでデータ信号を2値化
できない場合のオフセット付き位相誤差検出パルスとオ
フセット除去パルスの様子を示す図。
できない場合のオフセット付き位相誤差検出パルスとオ
フセット除去パルスの様子を示す図。
【図10】RF信号の立ち上がりエッジのみと再生クロ
ックの位相を比較する2値化回路およびクロック生成回
路の構成を示す図。
ックの位相を比較する2値化回路およびクロック生成回
路の構成を示す図。
【図11】理想的でないスライスレベルでデータ信号を
2値化する場合のRF信号と再生クロックの様子を示す
図。
2値化する場合のRF信号と再生クロックの様子を示す
図。
1…光ディスク 5…RFアンプ 8…DVDレベルスライス・PLL回路 20…ハイパスフィルタ 21,22…コンパレータ(2値化手段) 23…DSV計測回路 24,27…ローパスフィルタ 25,28…D/A変換回路 26…位相誤差検出回路(検出手段) 29…再生ストリーム生成回路(第2の生成手段) 30…位相比較器 34…ループフィルタ 36…VCO 107…システムコントローラ
Claims (7)
- 【請求項1】 受信したチャネルストリームを2値化
し、前記チャネルストリームに同期した受信クロックを
生成するリードチャネル回路において、 前記チャネルストリームを第1のスライスレベルで2値
化する第1の2値化手段と、 前記チャネルストリームを第2のスライスレベルで2値
化する第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号に位相
同期した受信クロック信号を生成する第1の生成手段
と、 前記第2の2値化手段で2値化された2値化信号と前記
第1の生成手段で生成された受信クロック信号との位相
差が、前記第1の2値化手段で2値化された2値化信号
と前記第1の生成手段で生成された受信クロック信号の
位相差に相対するように前記第2のスライスレベルを変
更する変更手段と、 前記第1の2値化手段からの2値化信号と前記第2の2
値化手段からの2値化信号とを合成して再生チャネルス
トリーム信号を生成する第2の生成手段と、 を具備したことを特徴とするリードチャネル回路。 - 【請求項2】 受信したチャネルストリームを2値化
し、前記チャネルストリームに同期した受信クロックを
生成するリードチャネル回路において、 前記チャネルストリームを第1のスライスレベルで2値
化する第1の2値化手段と、 前記チャネルストリームを第2のスライスレベルで2値
化する第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号に位相
同期した受信クロック信号を生成する第1の生成手段
と、 前記第2の2値化手段で2値化された2値化信号と前記
第1の生成手段で生成された受信クロック信号との位相
差が、前記第1の2値化手段で2値化された2値化信号
と前記第1の生成手段で生成された受信クロック信号の
位相差に相対するように前記第2のスライスレベルを変
更する変更手段と、 前記第1の2値化手段からの2値化信号と前記第2の2
値化手段からの2値化信号とを合成して再生チャネルス
トリーム信号を生成する第2の生成手段と、 を具備したことを特徴とするリードチャネル回路。 - 【請求項3】 デジタル・サム・バリューが制御された
受信チャネルストリームを2値化し、前記チャネルスト
リームに同期した受信クロックを生成するリードチャネ
ル回路において、 前記チャネルストリームを第1のスライスレベルで2値
化する第1の2値化手段と、 前記チャネルストリームを第2のスライスレベルで2値
化する第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジを位相基準として、前記位相基準との位相
差が零となるように位相同期した受信クロック信号を生
成する第1の生成手段と、 前記第1の2値化手段で2値化された2値化信号のDS
Vが零となるように前記第1のスライスレベルを変更す
る変更手段と、 前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の生成手段で生成された受信ク
ロック信号の位相基準点との位相差が零となる補正レベ
ルを検出する検出手段と、 前記変更手段で変更された第1のスライスレベルと前記
検出手段で検出された補正レベルとを加算して前記第2
のスライスレベルとする加算手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジ発生時点と前記第2の2値化信号の第2極
性のエッジ発生時点を信号極性反転時とする再生チャネ
ルストリーム信号を生成する第2の生成手段と、 を具備したことを特徴とするリードチャネル回路。 - 【請求項4】 デジタル・サム・バリューが制御された
受信チャネルストリームを2値化し、前記チャネルスト
リームに同期した受信クロックを生成するリードチャネ
ル回路において、 前記チャネルストリームを第1のスライスレベルで2値
化する第1の2値化手段と、 前記チャネルストリームを第2のスライスレベルで2値
化する第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジを位相基準として、前記位相基準との位相
差が零となるように位相同期した受信クロック信号を生
成する第1の生成手段と、 前記第1の2値化手段で2値化された2値化信号のDS
Vが零となるように前記第1のスライスレベルを変更す
る第1の変更手段と、 前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の2値化手段で2値化された2
値化信号の第2極性のエッジに最寄りの前記第1の生成
手段で生成された受信クロック信号の位相基準点との位
相差が零となるように前記第2のスライスレベルを変更
する第2の変更手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジ発生時点と前記第2の2値化手段で2値化
された2値化信号の第2極性のエッジ発生時点を信号極
性反転時とする再生チャネルストリーム信号を生成する
第2の生成手段と、 を具備したことを特徴とするリードチャネル回路。 - 【請求項5】 デジタル・サム・バリューが制御された
受信チャネルストリームを2値化し、前記チャネルスト
リームに同期した受信クロックを生成するリードチャネ
ル回路において、 前記チャネルストリームを第1のスライスレベルで2値
化する第1の2値化手段と、 前記チャネルストリームを第2のスライスレベルで2値
化する第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジを位相基準として、前記位相基準との位相
差が零となるように位相同期した受信クロック信号を生
成する第1の生成手段と、 前記第1の2値化手段で2値化された2値化信号のDS
Vが零となるように前記第1のスライスレベルを変更す
る変更手段と、 前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の2値化手段で2値化された2
値化信号の第2極性のエッジに最寄りの前記第1の生成
手段で生成された受信クロック信号の位相基準点との位
相差が零となる補正レベルを検出する検出手段と、 前記変更手段で変更された第1のスライスレベルと前記
検出手段で検出された補正レベルとを加算して前記第2
のスライスレベルとする加算手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジ発生時点と前記第2の2値化手段で2値化
された2値化信号の第2極性のエッジ発生時点を信号極
性反転時とする再生チャネルストリーム信号を生成する
第2の生成手段と、 を具備したことを特徴とするリードチャネル回路。 - 【請求項6】 光ディスクに光を照射して信号を読み取
る読取手段と、 この読取手段で読み取った信号を第1の閾値で2値化す
る第1の2値化手段と、 前記読取手段で読み取った信号を第2の閾値で2値化す
る第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号に位相
同期した受信クロック信号を生成する第1の生成手段
と、 前記第2の2値化手段で2値化された2値化信号と前記
第1の生成手段で生成された受信クロック信号との位相
差が、前記第1の2値化手段で2値化された2値化信号
と前記第1の生成手段で生成された受信クロック信号の
位相差に相対するように前記第2の閾値を変更する変更
手段と、 前記第1の2値化手段からの2値化信号と前記第2の2
値化手段からの2値化信号とを合成して再生信号を生成
する第2の生成手段と、 を具備したことを特徴とする光ディスク装置。 - 【請求項7】 光ディスクに光を照射して信号を読み取
る読取手段と、 この読取手段で読み取った信号を第1の閾値で2値化す
る第1の2値化手段と、 前記読取手段で読み取った信号を第2の閾値で2値化す
る第2の2値化手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジを位相基準として、前記位相基準との位相
差が零となるように位相同期した受信クロック信号を生
成する第1の生成手段と、 前記第1の2値化手段で2値化された2値化信号の値に
応じて前記第1の閾値を変更する変更手段と、 前記第2の2値化手段で2値化された2値化信号の第2
極性のエッジと前記第1の生成手段で生成された受信ク
ロック信号の位相基準点との位相差が零となる補正値を
検出する検出手段と、 前記変更手段で変更された第1の閾値と前記検出手段で
検出された補正値とを加算して前記第2の閾値とする加
算手段と、 前記第1の2値化手段で2値化された2値化信号の第1
極性のエッジ発生時点と前記第2の2値化信号の第2極
性のエッジ発生時点を信号極性反転時とする再生信号を
生成する第2の生成手段と、 を具備したことを特徴とする光ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9597898A JPH11296989A (ja) | 1998-04-08 | 1998-04-08 | リードチャネル回路と光ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9597898A JPH11296989A (ja) | 1998-04-08 | 1998-04-08 | リードチャネル回路と光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11296989A true JPH11296989A (ja) | 1999-10-29 |
Family
ID=14152266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9597898A Pending JPH11296989A (ja) | 1998-04-08 | 1998-04-08 | リードチャネル回路と光ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11296989A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476617B1 (ko) * | 2000-09-19 | 2005-03-17 | 가부시끼가이샤 도시바 | 리드 채널 회로 및 그 에러 정정 방법 |
JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
-
1998
- 1998-04-08 JP JP9597898A patent/JPH11296989A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100476617B1 (ko) * | 2000-09-19 | 2005-03-17 | 가부시끼가이샤 도시바 | 리드 채널 회로 및 그 에러 정정 방법 |
JP2007193393A (ja) * | 2006-01-17 | 2007-08-02 | Renesas Technology Corp | データ処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215632B2 (en) | Signal processing apparatus and signal processing method | |
US6606286B1 (en) | Tln signal generating apparatus used in optical disc drive and optical disc drive equipped with the apparatus, and optical disc drive equipped with amplitude adjusting apparatus for tracking error signal | |
US7433286B2 (en) | Jitter detection apparatus | |
JPS58220226A (ja) | 位相ロツクル−プ制御回路 | |
US7224659B2 (en) | Disk reproducing device with suppressed reproduction signal error | |
US5831951A (en) | Method and apparatus for controlling a slice signal in the reproduction information recorded in an optical disk | |
JP4317810B2 (ja) | 光ディスク記録再生装置 | |
JP2010073295A (ja) | 磁気記録装置、制御装置および磁気記録装置制御方法 | |
JPH11296989A (ja) | リードチャネル回路と光ディスク装置 | |
JP2002175674A (ja) | フェイズロックドループ回路 | |
US7200089B2 (en) | Disk reproducing device reproducing information recorded on recording medium by multiple recording devices | |
US8121015B2 (en) | Optical disk drive device and method | |
US8102744B2 (en) | Recording medium playback device and recording medium playback method | |
JP2005353153A (ja) | 位相差検出回路及びその位相差検出回路を有する光ディスク装置 | |
EP0905690A2 (en) | Optical disc drive and method of compensating the time information from the optical disc | |
JP2006092706A (ja) | 光ディスク装置 | |
US20030155871A1 (en) | TLN signal generating apparatus used in optical disc drive and optical disc drive equipped with the apparatus, and optical disc drive equipped with amplitude adjusting apparatus for tracking error signal | |
JP2865966B2 (ja) | 記録媒体の信号再生方法 | |
JP2000339863A (ja) | 再生装置 | |
JP4618454B2 (ja) | タイミング信号生成装置 | |
JP4494941B2 (ja) | データ記録用クロック信号発生回路 | |
JP2002025076A (ja) | データ再生装置 | |
JPH11144367A (ja) | 光ディスク装置 | |
JPH11185385A (ja) | デ−タ・スライス回路およびデ−タ・スライス方法 | |
JPH11232763A (ja) | ジッタ計測装置 |