JPH11296987A - 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置 - Google Patents

基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置

Info

Publication number
JPH11296987A
JPH11296987A JP9034398A JP9034398A JPH11296987A JP H11296987 A JPH11296987 A JP H11296987A JP 9034398 A JP9034398 A JP 9034398A JP 9034398 A JP9034398 A JP 9034398A JP H11296987 A JPH11296987 A JP H11296987A
Authority
JP
Japan
Prior art keywords
reference amplitude
amplitude level
level
old
updating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9034398A
Other languages
English (en)
Inventor
Masaaki Hara
雅明 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9034398A priority Critical patent/JPH11296987A/ja
Publication of JPH11296987A publication Critical patent/JPH11296987A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

(57)【要約】 【課題】回路規模の縮小及び動作速度の向上を図った基
準振幅レベル更新回路を提供することを目的とする。 【解決手段】 レベル比較手段1aは、入力再生信号の
レベルと旧基準振幅レベルとを比較する。基準振幅レベ
ル更新手段1bは、比較の結果、入力再生信号のレベル
が旧基準振幅レベルよりも大きい場合は、旧基準振幅レ
ベルを一定の値大きくして新基準振幅レベルを生成し、
入力再生信号のレベルが旧基準振幅レベルよりも小さい
場合は、旧基準振幅レベルを一定の値小さくして新基準
振幅レベルを生成することで基準振幅レベルの更新を行
う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は基準振幅レベル更新
回路、適応型ビタビ復号化装置及び記録再生制御装置に
関し、特に記録データの組み合わせによって生じる符号
間干渉によって決定される基準振幅レベルの更新を行う
基準振幅レベル更新回路及び記録データの組み合わせに
よって生じる符号間干渉によって決定される基準振幅レ
ベルの更新を適応的に行って、最尤復号を行う6値4状
態の適応型ビタビ復号化装置及び記録媒体に記録された
記録信号の再生制御を行う記録再生制御装置に関する。
【0002】
【従来の技術】ディジタルVTR、ハードディスク、光
ディスクなどのディジタル・マス・ストレージの分野で
はPRML(Partial Response Maximum Likelihood)と
呼ばれる再生等化・検出が盛んに行われている。
【0003】これは多値になるが狭い帯域での記録再生
が可能になるパーシャルレスポンス等化と、状態推移の
尤度を再帰的に計算することでビット毎の識別に比べて
良好なエラーレートが得られる最尤復号化と、を組み合
わせたものである。
【0004】最尤復号化の代表的なアルゴリズムがビタ
ビ復号化であり、これを実現した復号化装置をビタビ復
号化装置と呼ぶ。図9は記録再生システムで用いられる
従来の適応型ビタビ復号化装置の構成を示す図である。
基準振幅レベル更新回路100は、記録データの組み合
わせによって生じる符号間干渉によって決定する基準振
幅レベルを保持する。
【0005】ブランチ・メトリック計算回路200は、
この基準振幅レベルと入力された再生信号とのユークリ
ッド距離の相対値であるブランチメトリックを計算す
る。加算・比較・選択回路300は、ブランチメトリッ
クをパスに沿って加算してパスメトリックを生成する。
そして、最小パスメトリックを選択するための選択情報
を作成し、この選択情報にもとづいてパスメトリックを
更新する。
【0006】パスメトリック記憶回路500は、パスメ
トリックのオーバフローが生じないようにオーバフロー
防止処理を行う。パス記憶回路400は、選択情報を受
信してパスメトリックの履歴となる識別結果を出力す
る。また、基準振幅レベル更新回路100は、再生信号
と識別結果との組み合わせによって、基準振幅レベルを
逐次更新し、基準振幅レベルを適応的に制御する。
【0007】ここで、基準振幅レベル更新回路100
は、更新係数をαとすると、“α×再生信号+(1ー
α)×更新前の基準振幅レベル”といった計算を行っ
て、この計算結果を新たに更新した基準振幅レベルとし
て出力する。
【0008】このように従来の適応型ビタビ復号化装置
は、加算、掛け算等の各演算回路を用いて実現していた
ために、回路規模が非常に多い装置であった。このた
め、従来技術である特願平9−065653号では、基
準振幅レベルの更新を入力再生信号をもとにビットシフ
ト演算を行うことで、掛け算器をセレクタに置き換え
て、回路規模を縮小している。
【0009】
【発明が解決しようとする課題】しかし、上記のような
従来技術では、掛け算器がセレクタに置き換えられただ
けで、加算回路等は必要であるため、十分に回路規模が
縮小されたとはいえず、高速動作の妨げになっていた。
【0010】本発明はこのような点に鑑みてなされたも
のであり、回路規模の縮小及び動作速度の向上を図った
基準振幅レベル更新回路を提供することを目的とする。
また、本発明の他の目的は、回路規模の縮小及び動作速
度の向上を図った適応型ビタビ復号化装置を提供するこ
とである。
【0011】さらに、本発明の他の目的は、回路規模の
縮小及び動作速度の向上を図った記録再生制御装置を提
供することである。
【0012】
【課題を解決するための手段】本発明では上記課題を解
決するために、記録データの組み合わせによって生じる
符号間干渉によって決定される基準振幅レベルの更新を
行う基準振幅レベル更新回路において、入力再生信号の
レベルと旧基準振幅レベルとを比較するレベル比較手段
と、比較の結果、前記入力再生信号のレベルが前記旧基
準振幅レベルよりも大きい場合は、前記旧基準振幅レベ
ルを一定の値大きくして新基準振幅レベルを生成し、前
記入力再生信号のレベルが前記旧基準振幅レベルよりも
小さい場合は、前記旧基準振幅レベルを一定の値小さく
して前記新基準振幅レベルを生成することで前記基準振
幅レベルの更新を行う基準振幅レベル更新手段と、を有
することを特徴とする基準振幅レベル更新回路が提供さ
れる。
【0013】ここで、レベル比較手段は、入力再生信号
のレベルと旧基準振幅レベルとを比較する。基準振幅レ
ベル更新手段は、比較の結果、入力再生信号のレベルが
旧基準振幅レベルよりも大きい場合は、旧基準振幅レベ
ルを一定の値大きくして新基準振幅レベルを生成し、入
力再生信号のレベルが旧基準振幅レベルよりも小さい場
合は、旧基準振幅レベルを一定の値小さくして新基準振
幅レベルを生成することで基準振幅レベルの更新を行
う。
【0014】また、記録データの組み合わせによって生
じる符号間干渉によって決定される基準振幅レベルの更
新を適応的に行って、最尤復号を行う6値4状態の適応
型ビタビ復号化装置において、入力再生信号のレベルと
旧基準振幅レベルとを比較するレベル比較手段と、比較
の結果、前記入力再生信号のレベルが前記旧基準振幅レ
ベルよりも大きい場合は、前記旧基準振幅レベルを一定
の値大きくして新基準振幅レベルを生成し、前記入力再
生信号のレベルが前記旧基準振幅レベルよりも小さい場
合は、前記旧基準振幅レベルを一定の値小さくして前記
新基準振幅レベルを生成することで前記基準振幅レベル
の更新を行う基準振幅レベル更新手段と、から構成され
る基準振幅レベル更新部と、前記入力再生信号と前記新
基準振幅レベルとのユークリッド距離の相対値であるブ
ランチメトリックを計算するブランチメトリック計算部
と、4状態に到達するパスに沿って、前記ブランチメト
リックを加算してパスメトリックを生成するパスメトリ
ック生成部と、前記パスメトリックの最小のものを選択
する選択情報を作成し、前記選択情報にもとづいて前記
パスメトリックを更新する最尤判定制御部と、前記選択
情報を受信して前記4状態の各々に対して、前記パスメ
トリックの履歴であり、かつ前記旧基準振幅レベルであ
る識別結果を出力する識別結果出力制御部と、を有する
ことを特徴とする適応型ビタビ復号化装置が提供され
る。
【0015】ここで、レベル比較手段は、入力再生信号
のレベルと旧基準振幅レベルとを比較する。基準振幅レ
ベル更新手段は、比較の結果、入力再生信号のレベルが
旧基準振幅レベルよりも大きい場合は、旧基準振幅レベ
ルを一定の値大きくして新基準振幅レベルを生成し、入
力再生信号のレベルが旧基準振幅レベルよりも小さい場
合は、旧基準振幅レベルを一定の値小さくして新基準振
幅レベルを生成することで基準振幅レベルの更新を行
う。ブランチメトリック計算部は、入力再生信号と新基
準振幅レベルとのユークリッド距離の相対値であるブラ
ンチメトリックを計算する。パスメトリック生成部は、
4状態に到達するパスに沿って、ブランチメトリックを
加算してパスメトリックを生成する。最尤判定制御部
は、パスメトリックの最小のものを選択する選択情報を
作成し、選択情報にもとづいてパスメトリックを更新す
る。識別結果出力制御部は、選択情報を受信して4状態
の各々に対して、パスメトリックの履歴であり、かつ旧
基準振幅レベルである識別結果を出力する。
【0016】さらに、記録媒体に記録された記録信号の
再生制御を行う記録再生制御装置において、前記記録信
号のアナログ/ディジタル変換及び波形等化を行った
後、入力再生信号を生成する入力再生信号生成部と、前
記入力再生信号のレベルと旧基準振幅レベルとを比較す
るレベル比較手段と、比較の結果、前記入力再生信号の
レベルが前記旧基準振幅レベルよりも大きい場合は、前
記旧基準振幅レベルを一定の値大きくして新基準振幅レ
ベルを生成し、前記入力再生信号のレベルが前記旧基準
振幅レベルよりも小さい場合は、前記旧基準振幅レベル
を一定の値小さくして前記新基準振幅レベルを生成する
ことで前記基準振幅レベルの更新を行う基準振幅レベル
更新手段と、から構成される基準振幅レベル更新部と、
前記入力再生信号と前記新基準振幅レベルとのユークリ
ッド距離の相対値であるブランチメトリックを計算する
ブランチメトリック計算部と、4状態に到達するパスに
沿って、前記ブランチメトリックを加算してパスメトリ
ックを生成するパスメトリック生成部と、前記パスメト
リックの最小のものを選択する選択情報を作成し、前記
選択情報にもとづいて前記パスメトリックを更新する最
尤判定制御部と、前記選択情報を受信して前記4状態の
各々に対して、前記パスメトリックの履歴であり、かつ
前記旧基準振幅レベルである識別結果を出力する識別結
果出力制御部と、前記選択情報にもとづいた状態パスを
最尤復号データとして出力する最尤復号データ出力部
と、前記最尤復号データを復調して復調データを生成す
る復調データ生成部と、を有することを特徴とする記録
再生制御装置が提供される。
【0017】ここで、入力再生信号生成部は、記録信号
のアナログ/ディジタル変換及び波形等化を行った後、
入力再生信号を生成する。レベル比較手段は、入力再生
信号のレベルと旧基準振幅レベルとを比較する。基準振
幅レベル更新手段は、比較の結果、入力再生信号のレベ
ルが旧基準振幅レベルよりも大きい場合は、旧基準振幅
レベルを一定の値大きくして新基準振幅レベルを生成
し、入力再生信号のレベルが旧基準振幅レベルよりも小
さい場合は、旧基準振幅レベルを一定の値小さくして新
基準振幅レベルを生成することで基準振幅レベルの更新
を行う。ブランチメトリック計算部は、入力再生信号と
新基準振幅レベルとのユークリッド距離の相対値である
ブランチメトリックを計算する。パスメトリック生成部
は、4状態に到達するパスに沿って、ブランチメトリッ
クを加算してパスメトリックを生成する。最尤判定制御
部は、パスメトリックの最小のものを選択する選択情報
を作成し、選択情報にもとづいてパスメトリックを更新
する。識別結果出力制御部は、選択情報を受信して4状
態の各々に対して、パスメトリックの履歴であり、かつ
旧基準振幅レベルである識別結果を出力する。最尤復号
データ出力部は、選択情報にもとづいた状態パスを最尤
復号データとして出力する。復調データ生成部は、最尤
復号データを復調して復調データを生成する。
【0018】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の基準振幅レベル
更新回路の原理図である。基準振幅レベル更新回路1
は、記録データの組み合わせによって生じる符号間干渉
によって決定される基準振幅レベルの更新を行う。
【0019】レベル比較手段1aは、例えばDVD(Di
gital Video Disc) から再生された入力再生信号のレベ
ルと、旧基準振幅レベルとを比較する。基準振幅レベル
更新手段1bは、比較の結果、入力再生信号のレベルが
旧基準振幅レベルよりも大きい場合は、旧基準振幅レベ
ルを一定の値大きくして新基準振幅レベルを生成し、入
力再生信号のレベルが旧基準振幅レベルよりも小さい場
合は、旧基準振幅レベルを一定の値小さくして新基準振
幅レベルを生成することで基準振幅レベルの更新を行
う。また、基準振幅レベルの更新式は、次式で示され
る。
【0020】
【数1】 newrv=oldrv+2×((signal>oldrv)−1) …(1) ただし、newrvは新基準振幅レベル、oldrvは
旧基準振幅レベル、signalは入力再生信号のレベ
ルを指す。
【0021】また、signal>oldrvは、この
大小関係が真の場合は1、そうでなければ0である。基
準振幅レベル更新回路1の具体的な構成については後述
する。
【0022】次に本発明である適応型ビタビ復号化装置
について説明する。図2は本発明である適応型ビタビ復
号化装置の原理図である。この適応型ビタビ復号化装置
1−1は、最小反転幅が2となる記録変調符号を用いた
ディジタル記録再生システムに有効な6値4状態のビタ
ビ復号化装置に対して、図1で説明した基準振幅レベル
更新回路1を適用したものである。
【0023】基準振幅レベル更新部10は、記録データ
の組み合わせによって生じる符号間干渉によって決定す
る基準振幅レベルを更新する。ブランチメトリック計算
部20は、入力再生信号と新基準振幅レベルとのユーク
リッド距離の相対値であるブランチメトリックを計算す
る。
【0024】パスメトリック生成部31は、4状態に到
達するパスに沿って、ブランチメトリックを加算してパ
スメトリックを生成する。最尤判定制御部32は、パス
メトリックの最小のものを選択する選択情報を作成し、
選択情報にもとづいてパスメトリックを更新する。
【0025】識別結果出力制御部40は、選択情報を受
信して4状態の各々に対して、パスメトリックの履歴と
なる識別結果を出力する。次に本発明である適応型ビタ
ビ復号化装置の実施の形態について説明する。図3は適
応型ビタビ復号化装置1−1のブロック構成図である。
なお、以降の説明で[M:N]は、下位Nビットから上
位MビットのM−N+1ビットであることを意味する。
【0026】ブランチメトリック計算回路(BMC:Br
anch Metric Calculator) 20aは、ブランチメトリッ
ク計算部20に対応し、再生信号z〔k〕と基準振幅レ
ベルとのユークリッド距離の相対値を計算してブランチ
メトリックを求める。これはmクロックにまたがって計
算してもよい。
【0027】6値4状態のビタビ復号のブランチメトリ
ックをb000〜b111とすれば式(2)のようにな
る。また、基準振幅レベルc000〜c111は、基準
振幅レベル更新部10に対応する基準振幅レベル更新回
路10aから与えられる。
【0028】
【数2】 b000=(c000−2×z〔k+m〕)×c000 b001=(c001−2×z〔k+m〕)×c001 b011=(c011−2×z〔k+m〕)×c011 b100=(c100−2×z〔k+m〕)×c100 b110=(c110−2×z〔k+m〕)×c110 b111=(c111−2×z〔k+m〕)×c111 …(2) 加算・比較・選択回路(ACS:Add Compare & Selec
t) 30aは、パスメトリック生成部31及び最尤判定
制御部32に対応し、ブランチ・メトリックと過去のパ
スメトリックとを足し合わせてから比較して、最も小さ
いものを選択し、パスの選択情報をパス記憶回路50へ
出力する。
【0029】また、パスメトリック記憶回路(MMU:
Metric Memory Unit) 50は最新のパスメトリックを記
憶して加算・比較・選択回路30aに与えると共に、パ
スメトリックがオーバーフローしないように処理する。
この2つの操作をあわせて以下のようにパスメトリック
は更新される。
【0030】
【数3】 m00〔k〕=s00×(m00〔k−1〕+b000)+!s00 ×(m01〔k−1〕+b001) m01〔k〕=m11〔k−1〕+b011 m10〔k〕=m00〔k−1〕+b100 m11〔k〕=s11×(m11〔k−1〕+b111)+!s11 ×(m10〔k−1〕+b110) …(3) また、パスメトリックの選択情報はs00、s11につ
いては、
【0031】
【数4】 s00=(m00〔k−1〕+b000)<(m01〔k−1〕+b001) s11=(m11〔k−1〕+b111)<(m10〔k−1〕+b110) …(4) と定義する。
【0032】パス記憶回路(PMU:Path Memory Uni
t) 40aは、識別結果出力制御部40に対応し、各状
態の履歴となる識別結果を格納して逐次更新していく回
路である。
【0033】また、4つの状態それぞれについて、n段
のシフトレジスタから構成される。各状態のiビット前
の識別結果をpm00〔i〕〜pm11〔i〕(i=1
〜n)とすると、
【0034】
【数5】 pm00
〔0〕=0;pm00〔i〕=pm00〔i−1〕×s00 +pm00〔i−1〕×!s00 pm01
〔0〕=0;pm01〔i〕=pm11〔i−1〕 pm10
〔0〕=1;pm10〔i〕=pm00〔i−1〕 pm11
〔0〕=1;pm11〔i〕=pm11〔i−1〕×s11 +pm10〔i−1〕×!s11 …(5) のようにs00とs11については、s00とs11に
応じて、パラレルロードまたはシリアルシフトを行い、
s01とs10については常にパラレルロードを行う。
シフトレジスタの段数nが充分に大きければ、
【0035】
【数6】 pm01〔n〕=pm11〔n〕=pm10〔n〕=pm00〔n〕 …(6) となっているはずなので、例えばpm00〔n〕を識別
結果dec〔k−n〕として出力する。
【0036】基準振幅レベル更新回路(RAU:Refere
nce Amplitude Update) 10aは、c000〜c111
の初期値を外部から受け取るとともに、入力振幅と識別
結果の組み合わせに応じて逐次更新、変更することで、
基準振幅レベルを適応的に制御する機能をビタビ復号化
装置に付加するものである。
【0037】例えば、pm00〔n〕=0、pm00
〔n−1〕=1、pm00〔n−2〕=1であった場合
には、これは入力z〔k−n+2〕に対する識別結果の
組み合わせであるから、
【0038】
【数7】 c011←α×z〔k−n+2〕+(1−α)×c011 …(7) のようにc011を更新して次のブランチ・メトリック
の計算に用いればよい。
【0039】ここでαは更新係数である。基準振幅レベ
ルの初期値は外部から与えられるものであるから、動作
とは直接関係ないので図では省略している。次に基準振
幅レベル更新回路10aの具体的な構成について説明す
る。図4は基準振幅レベル更新回路10aの全体ブロッ
ク構成図である。
【0040】シフトレジスタ(SHR)11は、m+n
−2段のレジスタで構成され、入力z〔k+m〕を識別
結果が確定するまで遅延させる。デマルチプレクサ(D
MP)12は、最新の3ビット分の識別結果をデマルチ
プレクスする。更新演算回路(UPD)13−1〜13
−6は、更新演算を行う。
【0041】まず、最新の3ビット分の識別結果を以下
のようにデマルチプレクスする。
【0042】
【数8】 u000=!pm00〔n〕×!pm00〔n−1〕×!pm00〔n−2〕 u001=!pm00〔n〕×!pm00〔n−1〕× pm00〔n−2〕 u011=!pm00〔n〕× pm00〔n−1〕× pm00〔n−2〕 u100= pm00〔n〕×!pm00〔n−1〕×!pm00〔n−2〕 u110= pm00〔n〕× pm00〔n−1〕×!pm00〔n−2〕 u111= pm00〔n〕× pm00〔n−1〕× pm00〔n−2〕 …(8) そして、更新演算回路13−1〜13−6では、
【0043】
【数9】 c000←u000×α×(z〔k−n+2〕−c000)+c000 c001←u001×α×(z〔k−n+2〕−c001)+c001 c011←u011×α×(z〔k−n+2〕−c011)+c011 c100←u100×α×(z〔k−n+2〕−c100)+c100 c110←u110×α×(z〔k−n+2〕−c110)+c110 c111←u111×α×(z〔k−n+2〕−c111)+c111 …(9) という更新演算を行う。
【0044】ここで再生信号は6ビットにAD変換され
たものを拡張した8ビットのsignal〔7:0〕で
あり、基準振幅レベルはブランチ・メトリックの計算に
用いられるのは上位8ビットであるが演算精度として
は、16ビットのref〔15:0〕とし、更新係数α
をa〔7:0〕とすると更新回路では、
【0045】
【数10】 ref〔15:0〕←update×a〔7:0〕 ×(signal〔7:0〕−ref〔15:8〕) +ref〔15:0〕 …(10) という演算をすることになる。ここでupdateはそ
れぞれの基準振幅レベルの更新演算を許可するフラグで
ある。
【0046】次に上記で説明した更新演算を従来の掛け
算器を用いて構成した場合について説明する。図5は更
新演算を掛け算器を用いて構成した場合の更新演算回路
のブロック構成図である。
【0047】入力8ビット、出力8ビットの減算器(C
=A−B)13a、入力8ビット、出力16ビットの掛
け算器(C=A×B)13b、入力8ビット、出力8ビ
ットの加算器(C=A+B)13c、16ビットの2対
1の選択器(16ビットSEL)13d、16ビットD
型ラッチ(16ビットDFF)13eで構成される。
【0048】ここで、a〔7:0〕=8’h01がα=
1/256に対応し、a〔7:0〕=8’h10がα=
1/16に対応する。ところが、基準振幅レベル更新回
路は、1クロック周期の間に各演算を行わなければなら
ない。したがって、このような掛け算回路13bの存在
は動作速度を大きく制限し回路規模の増大につながるこ
とになる。
【0049】次に上記で説明した更新演算を従来のセレ
クタを用いて構成した場合について説明する。図6は更
新演算をセレクタを用いて構成した場合の更新演算回路
のブロック構成図である。
【0050】図5と異なる点はa〔7:0〕がb〔2:
0〕に置き換わり、入力8ビット、出力16ビットの掛
け算器13bがビットシフトのセレクタ(B=A≪SE
L)13b−1になっている。このセレクタ13b−1
は16ビットの入力データA〔15:0〕と3ビットの
選択信号SEL〔2:0〕に応じて、
【0051】
【数11】 B〔15:0〕=A〔7:0〕≪SEL〔2:0〕 …(11) という演算を行うものである。ここで≪は、ビットの上
方シフトの演算子を示しており、A〔7:0〕の下位に
SEL〔2:0〕の数だけ0を付加してB〔15:0〕
として出力するものである。例えばSEL〔2:0〕=
3’b101=3’h5であれば、
【0052】
【数12】 B〔15:0〕={3’b000,A〔7:0〕,5’b00000} …(12) となりA〔7:0〕の下に5ビットの0を上に3ビット
の0を付加したものがB〔15:0〕になる。したがっ
てビットシフトを使ったUPDは
【0053】
【数13】 ref〔15:0〕←update×{(signal〔7:0〕 −ref〔15:8〕)≪b〔2:0〕} +ref〔15:0〕 …(13) という演算をすることになる。a〔7:0〕とb〔2:
0〕との関係をa=2bとすれば、b=3’h0ならば
a=8’h01でα=1/256に対応し、b=3’h
4ならばa〔7:0〕=8’h10でα=1/16に対
応する。したがって、次式(14)に示すように図5の
演算は、
【0054】
【数14】 ref〔15:0〕←update×a〔7:0〕 ×(signal〔7:0〕−ref〔15:8〕) +ref〔15:0〕 …(14) はa〔7:0〕が1、2、4、8、16、32、64、
128という値に限定されることを除けば、図6の回路
でも実現できることがわかる。
【0055】ここで、実際の基準振幅レベルの更新で
は、a〔7:0〕が0〜255の任意の整数を取ること
ができないことによるデメリットはないので、図6の回
路で図5の回路と同等な更新演算を実現することが可能
である。
【0056】次に本発明の基準振幅レベル更新回路1の
具体的な構成について説明する。図7は基準振幅レベル
更新回路1の構成を示す図である。基準振幅レベル更新
回路1は、図4の(UPD)に置き換わる回路であり、
ここではsignal〔7:0〕とref〔7:0〕の
大小を比較し、signal〔7:0〕>ref〔7:
0〕であればUD=1を、そうでなければUD=0を出
力する比較器(CMP)1aと、update=1の時
にUD=1であればref〔7:0〕を1つカウントア
ップさせ、update=1の時にUD=0であればr
ef〔7:0〕を1つカウントダウンさせるアップダウ
ンカウンタ(UDC)1bとによって構成される。
【0057】動作としては、update=1の時にs
ignal〔7:0〕>ref〔7:0〕であれば、r
ef〔7:0〕を1つ大きくし、signal〔7:
0〕≦ref〔7:0〕であればref〔7:0〕を1
つ小さくする。
【0058】このように本発明の基準振幅レベル更新回
路1は、図5と図6と同様に再生信号の変動に追従して
基準振幅レベルを更新していくことができる。また、比
較器(CMP)1aは、減算器(A−B)13aの出力
のMSBだけを使うものであるから、減算器(A−B)
13aと同じ回路規模になることを考慮して図7と図5
及び図6を比較すると、図5の8ビット×8ビットの掛
け算器(C=A×B)13b、8ビット+8ビットの加
算器(C=A+B)13c、16ビットの2入力1出力
のセレクタ(16ビットSEL)13d、16ビットの
(16ビットDFF)13eが図7の8ビットのアップ
ダウンカウンタ(UDC)1bのみに置き換えられる。
【0059】または、図6の8ビットシフト演算器(B
=A≪SEL)13b−1、8ビット+8ビットの加算
器(C=A+B)13c、16ビットの2入力1出力の
セレクタ(16ビットSEL)13d、16ビットのD
FF(16ビットDFF)13eが、図7の8ビットの
アップダウンカウンタ(UDC)1bのみに置き換えら
れる。
【0060】以上説明したように、本発明の基準振幅レ
ベル更新回路1は、入力再生信号のレベルと旧基準振幅
レベルとの比較結果にもとづいて、基準振幅レベルの更
新を行う構成とした。
【0061】これにより、比較器(CMP)1aとアッ
プダウンカウンタ(UDC)1bで構成できるため、回
路規模を大幅に削減でき、動作速度を向上させることが
可能になる。
【0062】次に本発明の記録再生制御装置について説
明する、図8は本発明の記録再生制御装置の原理図であ
る。記録再生制御装置1−2は、記録媒体に記録された
記録信号の再生制御を行う。なお、以降では記録再生制
御装置1−2をDVDシステムに適用した場合について
説明する。
【0063】入力再生信号生成部2aは、ヘッドを通じ
てDVDディスクから読みだされた記録信号に対し、P
LLクロックに同期して、アナログ/ディジタル変換及
び波形等化を行った後、入力再生信号を生成する。
【0064】適応型ビタビ復号化装置1−1は、この入
力再生信号のビタビ復号化を行う。適応型ビタビ復号化
装置1−1は、上述した基準振幅レベル更新部10と、
ブランチメトリック計算部20と、パスメトリック生成
部31と、最尤判定制御部32と、識別結果出力制御部
40とを含む。
【0065】さらに、最尤復号データ出力部50を含
み、最尤復号データ出力部50は、最尤判定制御部32
でパスメトリックの最小のものが選択された選択情報に
もとづいた状態パスを最尤復号データとして出力する。
【0066】復調生成データ部2bは、最尤復号データ
を復調して復調データを生成する。例えば、復調生成デ
ータ部2bは、8/16変調の復調制御を行って復調デ
ータを生成する。
【0067】以上説明したように、本発明の記録再生制
御装置1−2は、本発明の適応型ビタビ復号化装置1−
1を利用して、記録再生の制御を行う構成とした。これ
により、回路規模を大幅に削減でき、動作速度を向上さ
せることが可能になる。
【0068】なお、上記の説明では基準振幅レベル更新
回路1を6値4状態のビタビ復号化装置に適用して適応
型ビタビ復号化装置1−1を構成したが、ノンリニア・
キャンセラーや局部帰還型のビタビ復号化装置などに対
しても、本発明である基準振幅レベル更新回路1を適用
できる。
【0069】
【発明の効果】以上説明したように、本発明の基準振幅
レベル更新回路は、入力再生信号のレベルと旧基準振幅
レベルとの比較結果にもとづいて、基準振幅レベルの更
新を行う構成とした。これにより、回路規模を大幅に削
減でき、動作速度を向上させることが可能になる。
【0070】また、本発明の適応型ビタビ復号化装置
は、入力再生信号のレベルと旧基準振幅レベルとの比較
結果にもとづいて、基準振幅レベルの更新を行ってビタ
ビ復号を行う構成とした。これにより、回路規模を大幅
に削減でき、動作速度を向上させた適応型ビタビ復号化
装置を構成することが可能になる。
【0071】さらに、本発明の記録再生制御装置は、入
力再生信号のレベルと旧基準振幅レベルとの比較結果に
もとづいて、基準振幅レベルの更新をして最尤復号デー
タを求め、記録再生制御を行う構成とした。これによ
り、回路規模を大幅に削減でき、動作速度を向上させた
記録再生制御装置を構成することが可能になる。
【図面の簡単な説明】
【図1】本発明である基準振幅レベル更新回路の原理図
である。
【図2】本発明である適応型ビタビ復号化装置の原理図
である。
【図3】適応型ビタビ復号化装置のブロック構成図であ
る。
【図4】基準振幅レベル更新回路の全体ブロック構成図
である。
【図5】更新演算を掛け算器を用いて構成した場合の更
新演算回路のブロック構成図である。
【図6】更新演算をセレクタを用いて構成した場合の更
新演算回路のブロック構成図である。
【図7】基準振幅レベル更新回路の構成を示す図であ
る。
【図8】本発明の記録再生制御装置の原理図である。
【図9】記録再生システムで用いられる従来の適応型ビ
タビ復号化装置の構成を示す図である。
【符号の説明】
1……基準振幅レベル更新回路、1a…レベル比較手
段、1b……基準振幅レベル更新手段。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 25/03 H04L 25/03 C

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 記録データの組み合わせによって生じる
    符号間干渉によって決定される基準振幅レベルの更新を
    行う基準振幅レベル更新回路において、 入力再生信号のレベルと旧基準振幅レベルとを比較する
    レベル比較手段と、 比較の結果、前記入力再生信号のレベルが前記旧基準振
    幅レベルよりも大きい場合は、前記旧基準振幅レベルを
    一定の値大きくして新基準振幅レベルを生成し、前記入
    力再生信号のレベルが前記旧基準振幅レベルよりも小さ
    い場合は、前記旧基準振幅レベルを一定の値小さくして
    前記新基準振幅レベルを生成することで前記基準振幅レ
    ベルの更新を行う基準振幅レベル更新手段と、 を有することを特徴とする基準振幅レベル更新回路。
  2. 【請求項2】 前記基準振幅レベルの更新は、前記新基
    準振幅レベルをnewrv、前記旧基準振幅レベルをo
    ldrv、前記入力再生信号のレベルをsignalと
    した場合に、以下の計算式、 newrv=oldrv+2×((signal>ol
    drv)−1) で求められるnewrvの値を前記新基準振幅レベルの
    値とすることを特徴とする請求項1記載の基準振幅レベ
    ル更新回路。
  3. 【請求項3】 記録データの組み合わせによって生じる
    符号間干渉によって決定される基準振幅レベルの更新を
    適応的に行って、最尤復号を行う6値4状態の適応型ビ
    タビ復号化装置において、 入力再生信号のレベルと旧基準振幅レベルとを比較する
    レベル比較手段と、比較の結果、前記入力再生信号のレ
    ベルが前記旧基準振幅レベルよりも大きい場合は、前記
    旧基準振幅レベルを一定の値大きくして新基準振幅レベ
    ルを生成し、前記入力再生信号のレベルが前記旧基準振
    幅レベルよりも小さい場合は、前記旧基準振幅レベルを
    一定の値小さくして前記新基準振幅レベルを生成するこ
    とで前記基準振幅レベルの更新を行う基準振幅レベル更
    新手段と、から構成される基準振幅レベル更新部と、 前記入力再生信号と前記新基準振幅レベルとのユークリ
    ッド距離の相対値であるブランチメトリックを計算する
    ブランチメトリック計算部と、 4状態に到達するパスに沿って、前記ブランチメトリッ
    クを加算してパスメトリックを生成するパスメトリック
    生成部と、 前記パスメトリックの最小のものを選択する選択情報を
    作成し、前記選択情報に基づいて前記パスメトリックを
    更新する最尤判定制御部と、 前記選択情報を受信して前記4状態の各々に対して、前
    記パスメトリックの履歴であり、かつ前記旧基準振幅レ
    ベルである識別結果を出力する識別結果出力制御部と、 を有することを特徴とする適応型ビタビ復号化装置。
  4. 【請求項4】 記録媒体に記録された記録信号の再生制
    御を行う記録再生制御装置において、 前記記録信号のアナログ/ディジタル変換及び波形等化
    を行った後、入力再生信号を生成する入力再生信号生成
    部と、 前記入力再生信号のレベルと旧基準振幅レベルとを比較
    するレベル比較手段と、比較の結果、前記入力再生信号
    のレベルが前記旧基準振幅レベルよりも大きい場合は、
    前記旧基準振幅レベルを一定の値大きくして新基準振幅
    レベルを生成し、前記入力再生信号のレベルが前記旧基
    準振幅レベルよりも小さい場合は、前記旧基準振幅レベ
    ルを一定の値小さくして前記新基準振幅レベルを生成す
    ることで前記基準振幅レベルの更新を行う基準振幅レベ
    ル更新手段と、から構成される基準振幅レベル更新部
    と、 前記入力再生信号と前記新基準振幅レベルとのユークリ
    ッド距離の相対値であるブランチメトリックを計算する
    ブランチメトリック計算部と、 4状態に到達するパスに沿って、前記ブランチメトリッ
    クを加算してパスメトリックを生成するパスメトリック
    生成部と、 前記パスメトリックの最小のものを選択する選択情報を
    作成し、前記選択情報にもとづいて前記パスメトリック
    を更新する最尤判定制御部と、 前記選択情報を受信して前記4状態の各々に対して、前
    記パスメトリックの履歴であり、かつ前記旧基準振幅レ
    ベルである識別結果を出力する識別結果出力制御部と、 前記選択情報にもとづいた状態パスを最尤復号データと
    して出力する最尤復号データ出力部と、 前記最尤復号データを復調して復調データを生成する復
    調データ生成部と、 を有することを特徴とする記録再生制御装置。
JP9034398A 1998-04-02 1998-04-02 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置 Pending JPH11296987A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9034398A JPH11296987A (ja) 1998-04-02 1998-04-02 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9034398A JPH11296987A (ja) 1998-04-02 1998-04-02 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置

Publications (1)

Publication Number Publication Date
JPH11296987A true JPH11296987A (ja) 1999-10-29

Family

ID=13995893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9034398A Pending JPH11296987A (ja) 1998-04-02 1998-04-02 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置

Country Status (1)

Country Link
JP (1) JPH11296987A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446685B1 (en) 2007-05-14 2008-11-04 Hitachi, Ltd. Read signal processing circuit, read signal processing method, and optical disc drive
US7483478B2 (en) 2005-06-09 2009-01-27 Hitachi, Ltd. Information read device and read signal processing circuit
EP2061031A2 (en) 2007-11-15 2009-05-20 Hitachi Ltd. Offset compensator and optical disc drive using the same
US7616726B2 (en) 2005-03-11 2009-11-10 Hitachi, Ltd. Optical disk apparatus and PLL circuit
US7738332B2 (en) 2005-05-20 2010-06-15 Hitachi, Ltd. Reproduction method, optical disk drive, and IC circuit
US7852722B2 (en) 2006-04-12 2010-12-14 Hitachi, Ltd. Optical disk apparatus and playback signal processing method
US7852729B2 (en) 2004-10-21 2010-12-14 Hitachi, Ltd. Optical disc apparatus with adjustable constraint length PRML

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852729B2 (en) 2004-10-21 2010-12-14 Hitachi, Ltd. Optical disc apparatus with adjustable constraint length PRML
US7616726B2 (en) 2005-03-11 2009-11-10 Hitachi, Ltd. Optical disk apparatus and PLL circuit
US7738332B2 (en) 2005-05-20 2010-06-15 Hitachi, Ltd. Reproduction method, optical disk drive, and IC circuit
US7483478B2 (en) 2005-06-09 2009-01-27 Hitachi, Ltd. Information read device and read signal processing circuit
US7945002B2 (en) 2005-06-09 2011-05-17 Hitachi, Ltd. Information read device and read signal processing circuit
US7852722B2 (en) 2006-04-12 2010-12-14 Hitachi, Ltd. Optical disk apparatus and playback signal processing method
US7446685B1 (en) 2007-05-14 2008-11-04 Hitachi, Ltd. Read signal processing circuit, read signal processing method, and optical disc drive
EP2061031A2 (en) 2007-11-15 2009-05-20 Hitachi Ltd. Offset compensator and optical disc drive using the same
US8089845B2 (en) 2007-11-15 2012-01-03 Hitachi, Ltd. Offset compensator and optical disc drive using the same

Similar Documents

Publication Publication Date Title
JPH10150370A (ja) ビタビ復号器およびビタビ復号方法
KR100675391B1 (ko) 검출장치
EP1056084B1 (en) Data decoding apparatus and data decoding method
JP3634842B2 (ja) デジタル信号復号装置及びデジタル信号復号方法
JPH11296987A (ja) 基準振幅レベル更新回路、適応型ビタビ復号化装置及び記録再生制御装置
WO2009096638A1 (en) Viterbi decoder and viterbi decoding method
KR19980024339A (ko) 비터비 복호화 장치 및 방법
WO1999022373A1 (fr) Dispositif de reproduction de signal numerique
JP3680140B2 (ja) パーシャルレスポンス最尤検出信号処理のためのビタビ検出器
JPH1166760A (ja) ディジタル信号再生装置
JP3521584B2 (ja) 最尤復号化器および情報再生装置
JPH09205373A (ja) ビタビ復号方法及びビタビ復号器
JPH0697769A (ja) ディジタル信号記録再生装置用自動等化器
JPH10261273A (ja) 基準振幅レベル更新回路及び適応型ビタビ復号化装置
JP2000215611A (ja) 基準振幅レベル更新回路
JPH10112130A (ja) データ再生装置
JPH0837466A (ja) ビタビ復号回路
JP2000207848A (ja) 基準振幅レベル更新回路
JPH11330986A (ja) データ再生システム
JP3318643B2 (ja) ビタビ復号器
JP3301691B2 (ja) デジタル情報再生装置
JPH10336045A (ja) ビタビ復号器
JP2586789B2 (ja) ディジタル信号記録再生装置用自動等化器
JP3674142B2 (ja) ディジタル情報再生装置および最尤復号装置
JPH1131978A (ja) 復号化装置とその方法、および、データ再生装置