JPH11296252A - コンピュータシステム - Google Patents

コンピュータシステム

Info

Publication number
JPH11296252A
JPH11296252A JP10100987A JP10098798A JPH11296252A JP H11296252 A JPH11296252 A JP H11296252A JP 10100987 A JP10100987 A JP 10100987A JP 10098798 A JP10098798 A JP 10098798A JP H11296252 A JPH11296252 A JP H11296252A
Authority
JP
Japan
Prior art keywords
clock
instruction
program
computer system
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10100987A
Other languages
English (en)
Inventor
Hiroaki Ishikawa
博章 石川
Yoshinori Mizutani
良則 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10100987A priority Critical patent/JPH11296252A/ja
Publication of JPH11296252A publication Critical patent/JPH11296252A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【課題】 クロック周波数の制御により消費電力を低減
できるコンピュータシステムを提供する。 【解決手段】 コンパイラ8がプログラムソース12か
ら特定のI/O命令等を検出した場合、CPU1の最適
動作周波数の設定命令をアプリケーション・プログラム
に追加する。すなわち、動作させるプログラムを、プロ
グラムソースからコンパイルする際、I/O命令やBI
OSサブルーチンコールの種類に従い、CPUの設定ク
ロック周波数を必要最小限に設定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロックの制御機
能を有するコンピュータシステムに関するものである。
【0002】
【従来の技術】電子機器などの装置は、昨今のCO2
減等の環境問題などからの要望により、その電力削減が
重要な課題となってきている。これに対応して、パーソ
ナルコンピュータも、その本体およびディスプレイ等の
周辺機器を含め、消費電力の削減が進行中である。
【0003】一方、コンピュータの中でも、特に携帯型
コンピュータは、ACアダプタを接続し、そこから電力
供給を受けて駆動される他に、バッテリ駆動により、屋
外での使用が可能となるように設計されているのが一般
的である。従って、機器の電力削減は、バッテリで駆動
される携帯機器にとって、最も重要な設計要素の一つと
なっている。
【0004】これらのことを考慮に入れて、現在のパー
ソナルコンピュータは、様々な方法で本体の消費電力を
削減するための機能を付加している。その中でも一般的
なものは、コンピュータの使用状態に従って、アイドル
状態にあるCPUを停止、または低速で動作させること
により、本体の消費電力を下げる機能を装備することで
ある。
【0005】情報処理装置の要求性能に応じて必要最低
限のCPU動作クロックに自動的に切り換え、消費電力
を節約しようとするものに、例えば、特開平8−768
74号に開示された方法がある。図5は、この特開平8
−76874号に開示された、コンピュータのCPUク
ロック制御装置の一構成を示すブロック図である。同図
に示すクロック制御装置は、中央処理装置(CPU)1
01、クロック選択回路102、発振回路103、メモ
リ104、性能情報設定回路105、選択情報生成回路
106からなり、このメモリ104内には、複数のタス
ク108からなりプログラム107が格納されている。
【0006】図5に示す装置において、例えば、ワード
プロセッサに係るプログラム107が動作しているとし
た場合、このプログラムは、編集を実行するタスク、入
力した文字を印刷するタスク等から成り立っている(そ
れぞれのタスクが、図5のタスク108に相当する)。
そして、それぞれのタスクには、タスクの動作に必要
な、CPUのMIPS(Million Instru
ctions PerSecond)値が、あらかじめ
情報として与えられている。なお、ここでは、編集のタ
スク動作時のMIPS値を10MIPSとする。
【0007】上記のメモリ104上で編集のタスクが実
行されているとすると、このタスクの動作に適したCP
UのMIPS値(10MIPS)の情報が、タスクから
性能情報設定回路105に伝達される。また、選択情報
生成回路106では、性能情報設定回路105からの情
報をもとに、クロック選択回路102を動作させ、CP
U101に、10MIPSに相当するクロックを供給す
る。
【0008】次に、印刷のタスクが実行されるときに
は、このタスクから5MIPSという情報が性能情報設
定回路105に設定され、上記の編集タスクの場合と同
様、選択情報生成回路106を介して、クロック選択回
路102が、CPU101に5MIPSに相当するクロ
ックを供給する。
【0009】さらに、編集タスクと印刷タスクがマルチ
タスクとして同時に動作している場合には、双方のタス
クから伝達された性能情報に従い、双方のタスクが支障
なく動作するために、クロック選択回路102へは、1
0MIPSの設定情報が伝えられ、CPU101は、1
0MIPSに相当するクロック周波数で動作する。上記
従来のクロック制御装置は、このように制御することに
より、CPU101が、プログラムの実行に必要な最小
限のクロックで動作し、その性能を犠牲にすることな
く、消費電力を低減させようとするものである。
【0010】図6は、上述した従来のクロック制御装置
の、CPUクロックの動作速度が遷移する様子を示す。
同図に示すように、編集タスクの実行後、印刷タスクが
実行される場合、各々のタスク動作に必要な周波数のク
ロックが供給され、ここでは、印刷タスク実行時には、
編集タスクの実行時よりも低い周波数のクロックが供給
される。
【0011】
【発明が解決しようとする課題】しかしながら、上記従
来のクロック制御装置とその制御方法では、プログラム
の開発者は、タスクごとに必要な最低限のCPUのMI
PS性能情報を設定し、また、この性能情報の追加を行
う場合には、プログラムの作成者が、そのタスクごと
に、最適なCPU性能情報を追加することが必要とな
る。このことは、これら設定や追加の過程で人為的なプ
ログラムエラーが発生する可能性を増大させ、さらに、
そのエラーをプログラム開発者が修正するという工程の
増大につながる、という問題がある。
【0012】次に、上記従来の装置における低消費電力
化の効果について考察する。例えば、印刷タスク単体を
考えた場合、それは、編集データの印刷データへの変換
作業、プリンタ・ポートから外部プリンタへの印刷デー
タの出力作業等に細分化できる。そして、それぞれの状
態では、CPUが必要とする最小限のクロック速度は異
なっており、上記従来例のように、タスク単位でクロッ
クを制御した場合、これら細分化したそれぞれの作業の
内、最も高速なものに対応するクロック速度を選択しな
ければ、印刷タスクの性能低下を招いてしまう。
【0013】そこで、このような性能の低下を発生させ
ないために必要な最小限のクロックを選択した場合、そ
の作業以外の、さらにクロックを下げて動作させること
のできる作業も、必要以上の周波数のクロックで動作さ
せることとなり、結果として、消費電力の低減の効果が
減少してしまう、という問題がある。
【0014】さらに、上記従来の装置における性能情報
設定回路105、選択情報生成回路106は、通常の標
準的なコンピュータシステムには装備されていない機能
を実現する回路であるため、上述した制御を行うには、
新たにこれらの回路を追加する必要がある。このこと
は、部品点数の増加、部品コストの増加、回路自体の消
費電力の増加というデメリットを発生させることにな
る。
【0015】本発明は、上記の課題に鑑みてされたもの
であり、その目的とするところは、システムの性能を犠
牲にすることなく、必要最低限のクロック速度で駆動す
ることにより、低消費電力化を実現するコンピュータシ
ステムを提供することである。
【0016】また、本発明の他の目的は、CPUクロッ
クを選択し、通常のコンピュータシステムに標準搭載さ
れているシステムコントローラに内蔵された汎用のI/
Oを使用して、消費電力の増加を防ぐことのできるコン
ピュータシステムを提供することである。
【0017】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、中央処理装置によって所定のプログラム
を実行するコンピュータシステムにおいて、複数の周波
数のクロック信号を出力するクロック発生手段と、上記
プログラムのソースコードより特定の命令を検出する手
段と、上記特定の命令が検出された場合、上記ソースコ
ードに所定命令を付加する手段と、上記所定命令が付加
されたプログラムの実行の際に、その所定命令に従って
クロック選択信号を出力する手段と、上記クロック選択
信号に基づいて、上記複数の周波数のクロック信号より
特定のクロック信号を選択する手段と、上記選択された
特定のクロック信号を上記中央処理装置に供給する手段
とを備えるコンピュータシステムを提供する。
【0018】好ましくは、上記選択された特定のクロッ
ク信号は、上記中央処理装置が上記特定の命令の実行に
要する必要最小限のクロック周波数を有する信号であ
り、かつ、この中央処理装置の消費電力が最小となるク
ロック周波数を有する信号である。また、好ましくは、
上記特定の命令には、特定のI/O命令、BIOSサブ
ルーチンコールが含まれる。
【0019】さらに好ましくは、上記クロック発生手段
は、単一の発振周波数を有する発振子と、この発振子よ
り供給される信号をもとに、外部からの切り換え信号に
従って複数の周波数のクロック信号を出力するPLL発
振部とからなるPLL発振回路である。
【0020】また、上記クロック選択信号は、当該コン
ピュータシステムの使用環境に合わせて任意に変更可能
な信号であり、このクロック選択信号の変更は、上記プ
ログラムをプログラムソースよりコンパイルするコンパ
イラに含まれる機能である。
【0021】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る実施の形態を説明する。 実施の形態1.図1は、本発明の実施の形態1に係る情
報処理システム(コンピュータシステム)の構成を示す
ブロック図である。同図において、中央処理装置(CP
U)1は、本システム全体の制御を司る部分であり、そ
こに供給されるクロック周波数を選択することにより、
クロック周波数が低いときには、その処理能力は低いが
消費電力は少なく、クロック周波数が高いときには、消
費電力は大きいが処理能力が高くなる特性を持つ装置で
ある。
【0022】クロック選択回路2は、発振回路3より供
給される複数の周波数を有するクロックの中から、I/
O命令(クロック選択命令)デコード回路6からの選択
信号11に従ってクロックを選択し、それを、CPU1
に供給する。なお、発振回路3は、後述する複数の周波
数のクロックを出力する機能を有する。また、メモリ4
には、同じく後述する所定のプログラムが格納される。
【0023】システムコントローラ5には、I/O命令
デコード回路6が内蔵され、このI/O命令デコード回
路6は、メモリ4上で実行されるプログラム7より、ア
ドレスバス9、データバス10を経由して出力されるI
/O命令を識別する。そして、それがクロック選択信号
11を出力するための命令であると判断すると、クロッ
ク選択回路2に対して、出力クロックを選択するための
クロック選択信号11を出力する。
【0024】プログラム7は、コンパイラ8によりプロ
グラムソース12をコンパイルした結果、作成されたプ
ログラムであり、このプログラム7は、メモリ4上で実
行される。なお、上述のように、CPU1、I/O命令
デコード回路6等は、アドレスバス9、およびデータバ
ス10を介して相互に接続されている。また、プログラ
ムソース12は、例えば、ワードプロセッサ等のアプリ
ケーションのプログラムソースである。
【0025】なお、キーボード・コントローラ13は、
不図示のキーボードからの文字入力を所定データに変換
して、それをCPU1に送信し、また、プリンタ・ポー
ト14は、外部のプリンタへプリントデータを出力する
ためのポートである。
【0026】以下、本実施の形態に係るシステムの動作
並びに処理について説明する。なお、プログラムソース
12として、CPUクロックの周波数制御を行なわな
い、従来のワードプロセッサ・プログラムのソースを想
定する。また、このソースは、C言語等の高級言語で記
述されている。これらのプログラムソースは、通常、編
集のタスク、印刷のタスク等に分割されて、ソースコー
ドの記述がなされているのが一般的であり、これら分割
されたソースコードを1つに繋げる(リンクする)工程
を必要とするが、本発明には、その工程が直接、関係し
ないため、ここでは、それを割愛する。つまり、本実施
の形態では、1つのソースコードとなったものをプログ
ラムソース12として扱う。
【0027】プログラムソースをメモリ上で動作させる
ことのできるプログラムに変換するためには、コンパイ
ラで、高級言語から機械語に置換する必要がある。この
ため、本実施の形態に係るシステムでは、コンパイラ8
は、高級言語で記述されたプログラムソース12を、メ
モリ4上でCPU1が実行できる機械語等の言語に置換
する機能を実行する。
【0028】そこで、プログラムソース12からプログ
ラム7への変換を実行するコンパイラ8の動作を説明す
る。図2は、本実施の形態に係るシステムにおける、コ
ンパイラ8の動作を示すフローチャートである。同図に
示すように、最初にプログラムソース12をコンパイラ
8に読み込む(ステップS1)。次に、コンパイラ8
が、そのプログラムソース12を最後まで読み終えたか
どうかを判断する(ステップS2)。コンパイラ8がプ
ログラムソース12を最後まで読み終えた場合、本処理
を終了する。しかし、最後まで読み終えていない場合に
は、高級言語から機械語への変換ルーチンへ進む(ステ
ップS3)。
【0029】すなわち、ステップS3では、コンパイラ
8がプログラムソース12を高級言語による命令から機
械語命令へ置き換える。そして、ステップS4で、コン
パイラ8は、置き換えられた機械語を監視し、その命令
が特定のI/O命令、BIOSサブルーチンコールでは
ない場合(図2の「特定命令無し」の場合)、次の高級
言語命令の機械語命令への置き換え処理を続行するた
め、ソースコード入力ルーチンであるステップS1に処
理を戻す。
【0030】ここで、特定のI/O命令、BIOSサブ
ルーチンコールとは、I/O命令等を発行した場合、そ
のI/Oでの動作処理が遅く、CPUが高速で動作する
必要のないものであり、I/Oでの処理が終了するまで
CPUが低速で動作しても、コンピュータシステムの動
作、アプリケーションの動作性能に影響を与えないI/
O命令、BIOSサブルーチンコールを指す。
【0031】他方、コンパイラ8が特定の命令を検出し
た場合(図2のステップS4で、「特定命令あり」と判
断された場合)、コンパイラ8は、CPUクロック設定
ルーチンに進む(ステップS5)。すなわち、このステ
ップS5では、あらかじめ、コンパイラ8内に用意して
いる特定I/O命令およびBIOSサブルーチンコール
に対する最適CPUクロック設定を、検出した命令に追
加する。
【0032】なお、ここで追加する命令とは、I/O命
令デコード回路6を指定するアドレスに対するI/O出
力命令であり、この命令のデータは、クロック選択命令
11となる。このI/O命令デコード回路6へのデータ
出力命令追加後、処理はステップS1に戻り、以降、上
述した手順と同様に、次の高級言語命令を機械語命令に
変換する。そして、このような処理によって、プログラ
ムソース12は、コンパイラ8により、CPU1の最適
動作周波数を設定する命令が追加されたプログラム7と
なる。
【0033】また、CPUのクロック選択機能等の低消
費電力化機能は、コンピュータ等、各機種固有の機能で
あるが、例えば、IBM社のPC/AT互換アーキテク
チャといった、コンピュータのアーキテクチャが同じで
あれば、過去のプログラムであっても、コンパイラ8に
よってコンパイルすることで、そのプログラムに、本コ
ンピュータシステムのCPU動作周波数設定機能を追加
することができる。
【0034】このようにして作成されたプログラム7
は、メモリ4上で動作する。そこで、次に、このプログ
ラム7の動作について説明する。なお、プログラムの動
作説明を簡略化するため、ここでは、それがワードプロ
セッサのプログラムであるとし、さらに、このプログラ
ムの内、編集タスクと印刷タスクが動作しているときの
CPUクロックの制御について、ハードウェアの動作面
から説明する。また、図3は、本実施の形態1に係るC
PU1の動作クロックの遷移を示す図である。
【0035】編集タスクの実行時、その編集タスクでの
動作をさらに分解すると、キーボードからの文字入力、
入力された文字の画面への描画等に分解できる。そこ
で、ここでは、キーボードからの文字入力と、入力され
た文字の画面への描画に関して動作説明をする。
【0036】キーボードからの文字入力が行われると、
キーボード・コントローラ13は、CPU1に対してキ
ーボード割込みを発生させる。この割込みにより、プロ
グラムは、編集タスク内のキーボードからの文字の取込
みルーチンに分岐する。このルーチンでは、CPU1
が、キーボード・コントローラ13に対してI/O命令
を出力し、CPU1が、キーボード・コントローラ13
に読み込まれた文字コードを収得する。
【0037】このとき、CPU1は、例えば、百数十メ
ガヘルツの周波数のクロックで動作しているのに対し、
キーボード・コントローラ13は、十数メガヘルツのク
ロックで動作している。このことにより、キーボード・
コントローラ13からCPU1へのデータ送信時、デー
タの取得を完了するまで、CPU1は、そのクロック周
波数を低速に切り換えても、その性能が犠牲になること
はない。
【0038】この状態のとき、コンパイラ8は、キーボ
ード・コントローラ13へのI/O命令を検出した結果
として、クロック選択回路2によって低速のクロックを
選択するI/O命令をプログラム7に追加している。こ
のI/O命令によって、システム・コントローラ5に内
蔵されたI/O命令デコード回路6がクロック選択回路
2を動作させ、CPUクロックを低速に切り換える処理
(図3のAにおいて、f1→f2へ切り換える処理)をプ
ログラム7で実行する。
【0039】CPU1による、キーボード・コントロー
ラ13からのデータの取込みが終わると、次にプログラ
ム7は、取り込んだデータを文字データに変換し、それ
を画面(不図示)に表示(描画)する。このときCPU
1は、ある程度の高速処理が必要であるため、CPUク
ロックの周波数は高速(f1)に切り換えられる(図3
のB)。この動作も、上記キーボードのデータ収得のと
きと同様、コンパイラ8により追加された命令による。
【0040】次に、印刷タスク実行時の動作を説明す
る。なお、ここでは、印刷タスクでのプログラム動作を
分解したものとして、印刷データのプリンタ・ポート1
4への出力と、プリンタ・ポート14から外部のプリン
タへのデータ転送に分けて考察する。
【0041】印刷データのプリンタ・ポート14へのデ
ータ転送は、上記キーボード・コントローラ13の場合
と同様、ある程度、低速で実行される。そこで、プログ
ラム7は、プリンタ・ポート14へのI/O命令を検出
したことに対するクロック選択回路2の設定のためのI
/O命令を実行し、上記編集タスクでの動作と同様、C
PUクロックを低速(f3)に切り換える(図3の
C)。
【0042】さらに、プリンタ・ポート14から外部プ
リンタへのデータ転送は、上記CPU1からプリンタ・
ポート14へのデータ転送時よりも、さらに低速で実行
されるため、そのデータ転送終了までの間(図3のD−
E間)、CPUクロックは、さらに低速f4に切り換え
られる。そして、CPU1は、プリンタポートで外部の
プリンタへのデータ転送を終了したフラグが上がるのを
データとして読み込む(プリンタ・ポート14へのI/
O命令)。
【0043】コンパイラ8は、プリンタ・ポート14へ
のI/O命令を検出し、クロック選択回路2の設定のた
めのI/O命令を、プログラム7に追加していることか
ら、上記編集タスクでの動作と同様、プログラム7は、
CPUクロックを低速に切り換える(図3のD)。
【0044】以上説明したように、本実施の形態1によ
れば、コンパイラ8がプログラムソース12から特定の
I/O命令等を検出した場合、CPU1の最適動作周波
数の設定命令をアプリケーション・プログラムに追加す
る構成とすることで、プログラムソースを作成する際、
CPU1の動作周波数設定を意識することなく、そのプ
ログラムソースを実行プログラムにすることができる。
そのため、最小の消費電力でCPUを動作させることが
できるとともに、プログラミングに要する期間を、従来
よりも短期間にすることができる。
【0045】また、編集タスクの実行時に、キーボード
・コントローラ13へのI/O命令を検出した場合、低
速のクロックを選択するI/O命令をプログラム7に追
加することで、CPUクロックの周波数をタスク内容に
応じて、よりきめ細かく低下させることができ、結果と
して、編集タスク時において消費電力を低減することが
できる。
【0046】さらには、印刷タスクの実行時において
も、プリンタ・ポート14から外部プリンタへのデータ
転送の際、CPUクロックの周波数を編集タスク実行時
に比べて低下させることで、より消費電力を低減するこ
とができる。
【0047】実施の形態2.上記実施の形態1に係るシ
ステムでは、コンピュータの実行性能を全く犠牲にする
ことなく、最大限の低消費電力効果を得ることができ、
この種のシステムが、デスクトップ型等、AC電源で駆
動されるコンピュータには最適なシステムとなる。
【0048】そこで、本実施の形態2では、バッテリ駆
動による携帯型コンピュータ等、多少、動作が瞬間的
(または、間欠的)に遅くなる、つまり、コンピュータ
の実行性能が多少低下しても、バッテリ駆動による動作
時間をより長くしたい要求がある場合について説明す
る。なお、本実施の形態に係るシステムは、図1に示す
実施の形態1に係るシステムと同じであるため、ここで
は、その図示および説明を省略する。
【0049】上記のような要求に応えるため、本実施の
形態に係るシステムでは、コンパイラ8で設定する各I
/O命令、BIOSサブルーチンコール等に対応するク
ロック周波数設定情報を、プログラム開発者が任意に変
更できるようにしている。この機能は、例えば、各I/
O命令、BIOSサブルーチン個別に設定情報をカスタ
マイズするオプションを、コンパイラに追加することで
解決している。
【0050】また、上記のようなオプションを追加する
だけでは、コンパイラの操作が複雑になり過ぎるなら
ば、コンパイラ・オプションとして、低消費電力機能の
効果を「効果大」、「通常」、「効果小」、「効果な
し」等に簡略化した形のオプションを用意してもよい。
【0051】このように、コンパイラ・オプションの追
加という方法をとることにより、上記実施の形態1にお
ける場合のように、プログラマが意識することなく低消
費電力化が可能となるというメリットが薄れたしても、
動作させるコンピュータシステムが、AC駆動によるデ
スクトップ型、バッテリ駆動による携帯型等、使用する
コンピュータシステムに応じて、より最適なプログラム
のカスタマイズが可能となる。
【0052】実施の形態3.既に述べたように、上記実
施の形態1に係るシステムでは、CPU1へ供給するク
ロックの周波数を切り換える手段として、複数の周波数
を発振する発振回路3と、この発振回路3より供給され
る複数の周波数のクロックを、I/O命令デコード回路
6からのクロック選択信号11によって切り換えるクロ
ック選択回路2とを用いた回路構成としている。
【0053】この複数の周波数を発振する回路として
は、図1に示す発振回路3に限定されず、例えば、以下
に述べるように、単一の発振子から複数のクロックを作
り出すPLL発振回路を使っても、同様な効果を得るこ
とができる。
【0054】図4は、本実施の形態3に係る情報処理シ
ステムの構成を示すブロック図である。なお、同図にお
いて、図1に示す実施の形態1に係るシステムと同一構
成要素には同一符号を付し、ここでは、それらの説明を
省略する。図4に示すPLL発振回路15は、単一の発
振子16を有する構成をとり、外部からの切り換え信号
(I/O命令デコード回路6からのクロック選択信号1
1)により、その出力するクロックの発振周波数が変化
し、その周波数のクロックがCPU1に供給される。
【0055】このように、発振部としてPLL発振回路
15を使用した場合、上述の実施の形態1のように、ク
ロック選択回路2と発振回路3を使用した場合に比べ
て、部品点数、回路規模の縮小化、また部品実装面積の
縮小が可能となり、システムのコスト低減を行なうこと
ができる。
【0056】
【発明の効果】本発明によれば、プログラムのソースコ
ードより特定の命令が検出された場合、そのソースコー
ドに所定命令を付加し、その所定命令に従って、複数の
周波数のクロック信号より選択した特定のクロック信号
でCPUを動作させることで、プログラム開発者がコン
ピュータの低消費電力化を意識することなくプログラム
作成を実行でき、また、コンピュータシステムの実行性
能を犠牲にすることなく、最大限の低消費電力効果を得
ることができる。
【0057】また、特定の命令として、特定のI/O命
令、BIOSサブルーチンコールに従って、クロック信
号の選択を行うことで、低速なI/Oに合わせた必要最
低限の速度でCPUを駆動することができ、きめ細かな
低消費電力化を実現できる。
【0058】さらには、クロック発生手段としてPLL
発振回路を使用することで、回路部品点数の減少、部品
コストの低減、また、低消費電力化を達成できる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係る情報処理システ
ムの構成を示すブロック図である。
【図2】 実施の形態1に係るシステムにおけるコンパ
イラの動作を示すフローチャートである。
【図3】 実施の形態1に係るシステムのCPUについ
て、その動作クロックの遷移を示す図である。
【図4】 本発明の実施の形態3に係る情報処理システ
ムの構成を示すブロック図である。
【図5】 従来のコンピュータのCPUクロック制御装
置の一構成を示すブロック図である。
【図6】 従来のクロック制御装置の、CPUクロック
の動作速度が遷移する様子を示す図である。
【符号の説明】
1…CPU、2…クロック選択回路、3…発振回路、4
…メモリ、5…システム・コントローラ、6…I/O命
令デコード回路、7…プログラム、8…コンパイラ、9
…アドレスバス、10…データバス、11…クロック選
択信号、12…プログラムソース、13…キーボード・
コントローラ、14…プリンタ・ポート、15…PLL
発振回路、16…発振子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置(CPU)によって所定の
    プログラムを実行するコンピュータシステムにおいて、 複数の周波数のクロック信号を出力するクロック発生手
    段と、 前記プログラムのソースコードより特定の命令を検出す
    る手段と、 前記特定の命令が検出された場合、前記ソースコードに
    所定命令を付加する手段と、 前記所定命令が付加されたプログラムの実行の際に、そ
    の所定命令に従ってクロック選択信号を出力する手段
    と、 前記クロック選択信号に基づいて、前記複数の周波数の
    クロック信号より特定のクロック信号を選択する手段
    と、 前記選択された特定のクロック信号を前記中央処理装置
    に供給する手段とを備えることを特徴とするコンピュー
    タシステム。
  2. 【請求項2】 前記選択された特定のクロック信号は、
    前記中央処理装置が前記特定の命令の実行に要する必要
    最小限のクロック周波数を有する信号であり、かつ、こ
    の中央処理装置の消費電力が最小となるクロック周波数
    を有する信号であることを特徴とする請求項1記載のコ
    ンピュータシステム。
  3. 【請求項3】 前記特定の命令には、特定のI/O命
    令、BIOSサブルーチンコールが含まれることを特徴
    とする請求項1記載のコンピュータシステム。
  4. 【請求項4】 前記クロック発生手段は、単一の発振周
    波数を有する発振子と、この発振子より供給される信号
    をもとに、外部からの切り換え信号に従って複数の周波
    数のクロック信号を出力するPLL(Phase Lo
    cked Loop)発振部とからなるPLL発振回路
    であることを特徴とする請求項1記載のコンピュータシ
    ステム。
  5. 【請求項5】 前記クロック選択信号は、当該コンピュ
    ータシステムの使用環境に合わせて任意に変更可能な信
    号であることを特徴とする請求項1記載のコンピュータ
    システム。
  6. 【請求項6】 前記クロック選択信号の変更は、前記プ
    ログラムをプログラムソースよりコンパイルするコンパ
    イラに含まれる機能であることを特徴とする請求項5記
    載のコンピュータシステム。
JP10100987A 1998-04-13 1998-04-13 コンピュータシステム Pending JPH11296252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10100987A JPH11296252A (ja) 1998-04-13 1998-04-13 コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10100987A JPH11296252A (ja) 1998-04-13 1998-04-13 コンピュータシステム

Publications (1)

Publication Number Publication Date
JPH11296252A true JPH11296252A (ja) 1999-10-29

Family

ID=14288682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10100987A Pending JPH11296252A (ja) 1998-04-13 1998-04-13 コンピュータシステム

Country Status (1)

Country Link
JP (1) JPH11296252A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002088913A1 (fr) * 2001-04-27 2002-11-07 International Business Machines Corporation Procede et appareil pour reguler la vitesse d'execution d'un processeur
US6684341B1 (en) 2000-03-09 2004-01-27 International Business Machines Corporation Method of altering the appearance of an icon of a program to provide an indication to a user that a power management is associated with the particular program
EP1418500A2 (en) * 2002-10-30 2004-05-12 STMicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
KR100934243B1 (ko) 2003-08-12 2009-12-28 엘지전자 주식회사 휴대용 전자기기에서의 씨피유 클럭 주파수 제어방법
US8347129B2 (en) 2009-01-05 2013-01-01 Samsung Electronics Co., Ltd. Systems on chip with workload estimator and methods of operating same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6684341B1 (en) 2000-03-09 2004-01-27 International Business Machines Corporation Method of altering the appearance of an icon of a program to provide an indication to a user that a power management is associated with the particular program
WO2002088913A1 (fr) * 2001-04-27 2002-11-07 International Business Machines Corporation Procede et appareil pour reguler la vitesse d'execution d'un processeur
GB2393294A (en) * 2001-04-27 2004-03-24 Ibm Method and apparatus for controlling processor operation speed
GB2393294B (en) * 2001-04-27 2005-04-06 Ibm Method and apparatus for controlling operation speed of processor
US7137017B2 (en) 2001-04-27 2006-11-14 International Business Machines Corporation Method and apparatus for controlling processor operation speed
EP1418500A2 (en) * 2002-10-30 2004-05-12 STMicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
EP1418500A3 (en) * 2002-10-30 2006-07-05 STMicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
US7366932B2 (en) 2002-10-30 2008-04-29 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
US8166321B2 (en) 2002-10-30 2012-04-24 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
KR100934243B1 (ko) 2003-08-12 2009-12-28 엘지전자 주식회사 휴대용 전자기기에서의 씨피유 클럭 주파수 제어방법
US8347129B2 (en) 2009-01-05 2013-01-01 Samsung Electronics Co., Ltd. Systems on chip with workload estimator and methods of operating same

Similar Documents

Publication Publication Date Title
EP1351117A1 (en) Data processing system and method
US6298448B1 (en) Apparatus and method for automatic CPU speed control based on application-specific criteria
WO2002088913A1 (fr) Procede et appareil pour reguler la vitesse d'execution d'un processeur
JP2000047872A (ja) 低消費電力動作機能を備えたマイクロプロセッサ
JP3789792B2 (ja) 携帯型コンピュータシステム及びその制御方法
WO2007122596A1 (en) Method and system for power-state transition controllers
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
JPH0876874A (ja) 中央処理装置のクロック制御装置およびクロック制御方法
JPH11296252A (ja) コンピュータシステム
JP2000112587A (ja) 電力を選択的に割当てるシステム
US20070174649A1 (en) Switching circuit and method thereof for dynamically switching host clock signals
JP2003099148A (ja) データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
JP2002287858A (ja) 電源装置
JP2001092661A (ja) データ処理装置
CN113778210A (zh) 一种基于mcu的acpi管理方法、***及设备
JPH10143274A (ja) Cpuのクロック制御装置
KR100315771B1 (ko) 컴퓨터시스템의전원제어장치및그방법
JPH11219237A (ja) 電子機器装置及び電子機器装置の制御方法
JP2004206480A (ja) 半導体集積回路
JP2003345775A (ja) システムlsi、システムlsiの設計方法、及び、記録媒体
JPH09138720A (ja) 表示制御装置
KR20050000233A (ko) 컴퓨터의 절전시스템 및 절전방법
JP2000039930A (ja) 電子機器の低消費電力方式
KR100460953B1 (ko) 메시지 알림기능을 갖는 디스플레이장치 및 그의디스플레이방법