JPH10143274A - Ｃｐｕのクロック制御装置 - Google Patents
Ｃｐｕのクロック制御装置Info
- Publication number
- JPH10143274A JPH10143274A JP8298923A JP29892396A JPH10143274A JP H10143274 A JPH10143274 A JP H10143274A JP 8298923 A JP8298923 A JP 8298923A JP 29892396 A JP29892396 A JP 29892396A JP H10143274 A JPH10143274 A JP H10143274A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- clock
- task
- usage
- scheduler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 238000009795 derivation Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
Landscapes
- Calculators And Similar Devices (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの消費電力を低減することが可能なＣ
ＰＵのクロック制御装置を提供することにある。 【解決手段】 スケジューラ２は、タスク１〜３のうち
順次、一つだけを選択し、処理回路３に出力し、処理回
路３は、選択されたタスクを実行する。また、セレクタ
９は、スケジューラ２によって選択されるタスクに対応
するＣＰＵの使用量を記憶装置６〜８から読み出し、記
憶回路１０に出力する。記憶回路１０は、セレクタ９か
ら入力されるＣＰＵの使用量を一時的に記憶し、比較器
１１は、ＣＰＵ速度対クロック表１２を参照して、記憶
回路１０から入力される現在選択されているタスクのＣ
ＰＵの使用量に対応するクロック値を読み出してクロッ
ク選択回路１３に出力し、クロック選択回路１３は、入
力されるクロック値に基づいてクロックを切り替える。
ＰＵのクロック制御装置を提供することにある。 【解決手段】 スケジューラ２は、タスク１〜３のうち
順次、一つだけを選択し、処理回路３に出力し、処理回
路３は、選択されたタスクを実行する。また、セレクタ
９は、スケジューラ２によって選択されるタスクに対応
するＣＰＵの使用量を記憶装置６〜８から読み出し、記
憶回路１０に出力する。記憶回路１０は、セレクタ９か
ら入力されるＣＰＵの使用量を一時的に記憶し、比較器
１１は、ＣＰＵ速度対クロック表１２を参照して、記憶
回路１０から入力される現在選択されているタスクのＣ
ＰＵの使用量に対応するクロック値を読み出してクロッ
ク選択回路１３に出力し、クロック選択回路１３は、入
力されるクロック値に基づいてクロックを切り替える。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵのクロック
制御装置に係り、詳細には、ＣＰＵの動作クロック値を
制御して、ＣＰＵの消費電力を低減させたＣＰＵのクロ
ック制御装置に関する。
制御装置に係り、詳細には、ＣＰＵの動作クロック値を
制御して、ＣＰＵの消費電力を低減させたＣＰＵのクロ
ック制御装置に関する。
【０００２】
【従来の技術】近時、パソコン等の電子機器において
は、消費電力を低減するために種々の方法が採用されて
いる。例えば、ノートパソコンの低消費回路において
は、キーボード装置などが一定時間入力がない場合に
は、モニタの電源を低消費モードに移行させたり、また
フロッピーなどの二次記憶装置などが同じく所定時間ア
クセスがない場合にモータなどを止めるなどの処理を行
っている。
は、消費電力を低減するために種々の方法が採用されて
いる。例えば、ノートパソコンの低消費回路において
は、キーボード装置などが一定時間入力がない場合に
は、モニタの電源を低消費モードに移行させたり、また
フロッピーなどの二次記憶装置などが同じく所定時間ア
クセスがない場合にモータなどを止めるなどの処理を行
っている。
【０００３】また、電子手帳等の情報携帯端末器などで
見られる低消費回路にあっては、同じくキーボードやタ
ッチパネルなどが所定時間入力がない場合に、バックア
ップの必要な最低限のメモリや割り込み制御などだけに
低電圧供給を行い、周辺回路の電源を供給するのを停止
していた。
見られる低消費回路にあっては、同じくキーボードやタ
ッチパネルなどが所定時間入力がない場合に、バックア
ップの必要な最低限のメモリや割り込み制御などだけに
低電圧供給を行い、周辺回路の電源を供給するのを停止
していた。
【０００４】ところで、近時、電子機器においては、高
機能化が進んでおり、それに伴って、高性能かつ高速な
ＣＰＵが搭載されるようになってきている。ＣＰＵでは
動作クロックの周波数が高くなると消費電力が大とな
る。
機能化が進んでおり、それに伴って、高性能かつ高速な
ＣＰＵが搭載されるようになってきている。ＣＰＵでは
動作クロックの周波数が高くなると消費電力が大とな
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た如く、電子機器にあっては、高速なＣＰＵを搭載して
いるため、ＣＰＵによる消費電力が大となるという問題
がある。
た如く、電子機器にあっては、高速なＣＰＵを搭載して
いるため、ＣＰＵによる消費電力が大となるという問題
がある。
【０００６】本発明の課題は、ＣＰＵの消費電力を低減
することが可能なＣＰＵのクロック制御装置を提供する
ことにある。
することが可能なＣＰＵのクロック制御装置を提供する
ことにある。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
複数のタスクから処理すべきタスクを選択するスケジュ
ーラと、前記複数のタスクの各々のＣＰＵの使用量を記
憶する記憶手段と、前記ＣＰＵの使用量に対応させてＣ
ＰＵのクロック値を記憶するテーブルと、前記スケジュ
ーラで選択されたタスクに対応するＣＰＵの使用量を前
記記憶手段から読み出す選択手段と、前記選択手段によ
り当該読み出されたＣＰＵの使用量に対応するＣＰＵの
クロック値を前記テーブルから読み出す比較手段と、前
記比較手段により読み出されたＣＰＵのクロック値に基
づいてＣＰＵのクロックを切り替えるクロック選択手段
と、を備えたことにより上記課題を解決する。
複数のタスクから処理すべきタスクを選択するスケジュ
ーラと、前記複数のタスクの各々のＣＰＵの使用量を記
憶する記憶手段と、前記ＣＰＵの使用量に対応させてＣ
ＰＵのクロック値を記憶するテーブルと、前記スケジュ
ーラで選択されたタスクに対応するＣＰＵの使用量を前
記記憶手段から読み出す選択手段と、前記選択手段によ
り当該読み出されたＣＰＵの使用量に対応するＣＰＵの
クロック値を前記テーブルから読み出す比較手段と、前
記比較手段により読み出されたＣＰＵのクロック値に基
づいてＣＰＵのクロックを切り替えるクロック選択手段
と、を備えたことにより上記課題を解決する。
【０００８】この請求項１記載の発明によれば、スケジ
ューラは、複数のタスクから処理すべきタスクを選択
し、記憶手段は、複数のタスクの各々のＣＰＵの使用量
を記憶し、テーブルは、ＣＰＵの使用量に対応させてＣ
ＰＵのクロック値を記憶し、選択手段は、スケジューラ
で選択されたタスクに対応するＣＰＵの使用量を記憶手
段から読み出し、比較手段は、選択手段により当該読み
出されたＣＰＵの使用量に対応するＣＰＵのクロック値
をテーブルから読み出し、そして、クロック選択手段
は、比較手段により読み出されたＣＰＵのクロック値に
基づいてＣＰＵのクロックを切り替える。
ューラは、複数のタスクから処理すべきタスクを選択
し、記憶手段は、複数のタスクの各々のＣＰＵの使用量
を記憶し、テーブルは、ＣＰＵの使用量に対応させてＣ
ＰＵのクロック値を記憶し、選択手段は、スケジューラ
で選択されたタスクに対応するＣＰＵの使用量を記憶手
段から読み出し、比較手段は、選択手段により当該読み
出されたＣＰＵの使用量に対応するＣＰＵのクロック値
をテーブルから読み出し、そして、クロック選択手段
は、比較手段により読み出されたＣＰＵのクロック値に
基づいてＣＰＵのクロックを切り替える。
【０００９】したがって、タスク毎に、ＣＰＵ処理に必
要な量を記憶し、タスクスケジューラがタスクを切り換
えると同時にそのタスクに必要なクロックが選択可能な
構成であるため、常に無駄のないＣＰＵ能力で動作する
ことが可能となり、ＣＰＵにおける消費電力を低減する
ことが可能となる。
要な量を記憶し、タスクスケジューラがタスクを切り換
えると同時にそのタスクに必要なクロックが選択可能な
構成であるため、常に無駄のないＣＰＵ能力で動作する
ことが可能となり、ＣＰＵにおける消費電力を低減する
ことが可能となる。
【００１０】また、この場合、請求項２の発明の如く、
前記記憶手段に格納されているＣＰＵの使用量を書き換
え可能としたことが有効である。
前記記憶手段に格納されているＣＰＵの使用量を書き換
え可能としたことが有効である。
【００１１】即ち、請求項２記載の発明によれば、請求
項１記載の発明において、記憶手段に格納されているＣ
ＰＵの使用量を書き換え可能とした。
項１記載の発明において、記憶手段に格納されているＣ
ＰＵの使用量を書き換え可能とした。
【００１２】したがって、請求項１記載の発明の効果に
加えて、細かくかつダイナミックにＣＰＵ能力を制御す
ることが可能となる。
加えて、細かくかつダイナミックにＣＰＵ能力を制御す
ることが可能となる。
【００１３】請求項３記載の発明は、複数のタスクから
処理すべきタスクを選択するスケジューラと、前記複数
のタスクの各々のＣＰＵの使用量を記憶する記憶手段
と、前記ＣＰＵの使用量に対応させてＣＰＵのクロック
値を記憶するテーブルと、前記スケジューラにより選択
されたタスクのうち動作中であるタスクと、中断中のタ
スクに対応するＣＰＵの使用量を夫々前記記憶手段から
読み出して、当該読み出したＣＰＵの使用量を加算し
て、ＣＰＵの総使用量を算出する加算手段と、前記加算
手段により算出されたＣＰＵの総使用量に対応するＣＰ
Ｕのクロック値を前記テーブルから読み出す比較手段
と、前記比較手段により読み出されたＣＰＵのクロック
値に基づいて、クロック値を切り替えるクロック選択手
段と、を備えたことにより上記課題を解決する。
処理すべきタスクを選択するスケジューラと、前記複数
のタスクの各々のＣＰＵの使用量を記憶する記憶手段
と、前記ＣＰＵの使用量に対応させてＣＰＵのクロック
値を記憶するテーブルと、前記スケジューラにより選択
されたタスクのうち動作中であるタスクと、中断中のタ
スクに対応するＣＰＵの使用量を夫々前記記憶手段から
読み出して、当該読み出したＣＰＵの使用量を加算し
て、ＣＰＵの総使用量を算出する加算手段と、前記加算
手段により算出されたＣＰＵの総使用量に対応するＣＰ
Ｕのクロック値を前記テーブルから読み出す比較手段
と、前記比較手段により読み出されたＣＰＵのクロック
値に基づいて、クロック値を切り替えるクロック選択手
段と、を備えたことにより上記課題を解決する。
【００１４】即ち、請求項３記載の発明によれば、スケ
ジューラは、複数のタスクから処理すべきタスクを選択
し、タスク処理手段は、スケジューラで選択されたタス
クを実行し、記憶手段は、複数のタスクの各々のＣＰＵ
の使用量を記憶し、テーブルは、ＣＰＵの使用量に対応
させてＣＰＵのクロック値を記憶し、加算手段は、スケ
ジューラにより選択されたタスクのうち動作中であるタ
スクと、中断中のタスクに対応するＣＰＵの使用量を夫
々前記記憶手段から読み出して、当該読み出したＣＰＵ
の使用量を加算して、ＣＰＵの総使用量を算出し、比較
手段は、加算手段により算出されたＣＰＵの総使用量に
対応するＣＰＵのクロック値をテーブルから読み出し、
そして、クロック選択手段は、クロック選択手段は、比
較手段により読み出されたＣＰＵのクロック値に基づい
て、クロック値を切り替える。
ジューラは、複数のタスクから処理すべきタスクを選択
し、タスク処理手段は、スケジューラで選択されたタス
クを実行し、記憶手段は、複数のタスクの各々のＣＰＵ
の使用量を記憶し、テーブルは、ＣＰＵの使用量に対応
させてＣＰＵのクロック値を記憶し、加算手段は、スケ
ジューラにより選択されたタスクのうち動作中であるタ
スクと、中断中のタスクに対応するＣＰＵの使用量を夫
々前記記憶手段から読み出して、当該読み出したＣＰＵ
の使用量を加算して、ＣＰＵの総使用量を算出し、比較
手段は、加算手段により算出されたＣＰＵの総使用量に
対応するＣＰＵのクロック値をテーブルから読み出し、
そして、クロック選択手段は、クロック選択手段は、比
較手段により読み出されたＣＰＵのクロック値に基づい
て、クロック値を切り替える。
【００１５】従って、現在ＣＰＵが必要とされるタスク
の量に応じたクロックを選択可能な構成であるので、適
宜最適なＣＰＵ能力で動作することになり、無駄なＣＰ
Ｕ能力で動作することがなくなり、有効な消費電力管理
を行うことが可能となる。
の量に応じたクロックを選択可能な構成であるので、適
宜最適なＣＰＵ能力で動作することになり、無駄なＣＰ
Ｕ能力で動作することがなくなり、有効な消費電力管理
を行うことが可能となる。
【００１６】
【発明の実施の形態】以下、図１〜図４を参照して本発
明の実施の形態を詳細に説明する。 （第１の実施の形態）図１は、本発明に係るＣＰＵのク
ロック制御装置の第１の実施の形態であるコンピュータ
システムを示す図である。
明の実施の形態を詳細に説明する。 （第１の実施の形態）図１は、本発明に係るＣＰＵのク
ロック制御装置の第１の実施の形態であるコンピュータ
システムを示す図である。
【００１７】まず、構成を説明する。図１は、本実施の
形態のコンピュータシステム１のモジュールを示すブロ
ック図である。図１において、コンピュータシステム１
は、タスク１〜３、スケジューラ２、処理回路３、電源
制御回路４、周辺回路５、記憶装置６〜８、セレクタ
９、記憶回路１０、比較器１１、ＣＰＵ速度対クロック
表１２、及びクロック選択回路１３等から構成されてい
る。
形態のコンピュータシステム１のモジュールを示すブロ
ック図である。図１において、コンピュータシステム１
は、タスク１〜３、スケジューラ２、処理回路３、電源
制御回路４、周辺回路５、記憶装置６〜８、セレクタ
９、記憶回路１０、比較器１１、ＣＰＵ速度対クロック
表１２、及びクロック選択回路１３等から構成されてい
る。
【００１８】ここで、スケジューラ２、タスク１〜３、
及び処理回路３は、一般的なマルチタスクスケジューリ
ングを行う装置である。マルチタスクとは、例えばパソ
コンなどのソフトを設計する場合に、タスク（機能）別
に設計を行ったほうがプログラム設計する上で容易かつ
信頼性の高いプログラムを書くことができるため、従来
より採用されている技術である。
及び処理回路３は、一般的なマルチタスクスケジューリ
ングを行う装置である。マルチタスクとは、例えばパソ
コンなどのソフトを設計する場合に、タスク（機能）別
に設計を行ったほうがプログラム設計する上で容易かつ
信頼性の高いプログラムを書くことができるため、従来
より採用されている技術である。
【００１９】本実施の形態のコンピュータシステム１
は、ダイナミック（動的）かつ適切なＣＰＵクロックの
選択制御を行うものである。
は、ダイナミック（動的）かつ適切なＣＰＵクロックの
選択制御を行うものである。
【００２０】タスク１〜３は、それぞれ、例えば、キー
処理、（文字）認識処理、及びユーザーインターフェー
ス処理のプログラムである。
処理、（文字）認識処理、及びユーザーインターフェー
ス処理のプログラムである。
【００２１】スケジューラ２は、複数のタスクを効率的
に処理すべくスケージューリングを行い、例えば、キー
処理タスクがキー待ちなどによってタスク処理が待ち状
態などの状態になったら、次のタスクは処理の権限を移
行させるなどの処理を行う。すなわち、スケジューラ２
は、複数のタスクのうち順次、一つだけを選択し、処理
回路３にて処理できるようにスケジュールを行う。
に処理すべくスケージューリングを行い、例えば、キー
処理タスクがキー待ちなどによってタスク処理が待ち状
態などの状態になったら、次のタスクは処理の権限を移
行させるなどの処理を行う。すなわち、スケジューラ２
は、複数のタスクのうち順次、一つだけを選択し、処理
回路３にて処理できるようにスケジュールを行う。
【００２２】処理回路３は、スケジューラ２により選択
されるタスクを実行する。電源制御回路４は、スケジュ
ーラ２で選択されるタスクに応じて、周辺回路５の各部
に出力する駆動電圧を制御する。
されるタスクを実行する。電源制御回路４は、スケジュ
ーラ２で選択されるタスクに応じて、周辺回路５の各部
に出力する駆動電圧を制御する。
【００２３】記憶装置６〜８は、それぞれ、上記タスク
１〜３で必要とするＣＰＵの使用量（必要処理能力）を
それぞれ記憶している。ここで、ＣＰＵの使用量とは、
ＫＩＰＳ（１０００ Instruction per second）等の一
定時間に必要な計算量を示したものである。例えば、タ
スク１のキー処理は、単純なキーの取り込みなどの処理
であるからＣＰＵの使用量は少なく２０ＫＩＰＳ程度で
ある。また、タスク２の認識処理は、１０００ＫＩＰＳ
程度となる。
１〜３で必要とするＣＰＵの使用量（必要処理能力）を
それぞれ記憶している。ここで、ＣＰＵの使用量とは、
ＫＩＰＳ（１０００ Instruction per second）等の一
定時間に必要な計算量を示したものである。例えば、タ
スク１のキー処理は、単純なキーの取り込みなどの処理
であるからＣＰＵの使用量は少なく２０ＫＩＰＳ程度で
ある。また、タスク２の認識処理は、１０００ＫＩＰＳ
程度となる。
【００２４】セレクタ９は、スケジューラ２によって選
択されるタスクに対応するＣＰＵの使用量を記憶装置６
〜８から読み出し、記憶回路１０に出力する。記憶回路
１０は、セレクタ９から入力される現在選択されている
タスクに対応するＣＰＵの使用量を一時的に格納するレ
ジスタであり、また、かかるＣＰＵの使用量を比較器に
出力する。
択されるタスクに対応するＣＰＵの使用量を記憶装置６
〜８から読み出し、記憶回路１０に出力する。記憶回路
１０は、セレクタ９から入力される現在選択されている
タスクに対応するＣＰＵの使用量を一時的に格納するレ
ジスタであり、また、かかるＣＰＵの使用量を比較器に
出力する。
【００２５】ＣＰＵ速度対クロック表１２は、ＣＰＵの
使用量と当該ＣＰＵの使用量を実行するために必要なク
ロック値とが対応づけられて格納されている。
使用量と当該ＣＰＵの使用量を実行するために必要なク
ロック値とが対応づけられて格納されている。
【００２６】比較器１１は、ＣＰＵ速度対クロック表１
２が接続されており、記憶回路１０から入力される現在
選択されているタスクのＣＰＵの使用量と、ＣＰＵ速度
対クロック表１２の値とを順次比較して、現在選択され
ているタスクのＣＰＵの使用量に対応するクロック値を
選択して、クロック選択回路１３に出力する。
２が接続されており、記憶回路１０から入力される現在
選択されているタスクのＣＰＵの使用量と、ＣＰＵ速度
対クロック表１２の値とを順次比較して、現在選択され
ているタスクのＣＰＵの使用量に対応するクロック値を
選択して、クロック選択回路１３に出力する。
【００２７】クロック選択回路１３は、比較器１１から
入力されるクロック値に基づいて、クロックを切り替え
る。
入力されるクロック値に基づいて、クロックを切り替え
る。
【００２８】次に、上記構成のコンピュータシステム１
の動作を説明する。
の動作を説明する。
【００２９】スケジューラ２は、タスク１〜３のうち順
次、一つだけを選択し、処理回路３は、スケジューラ２
により選択されたタスクを実行する。また、その際、セ
レクタ９は、スケジューラ２によって選択されるタスク
に対応するＣＰＵの使用量を記憶装置６〜８から読み出
し記憶回路１０に出力する。記憶回路１０は、セレクタ
９から入力される現在選択されているタスクに対応する
ＣＰＵの使用量を一時的に格納し、比較器１１は、現在
選択されているＣＰＵの使用量に対応するクロック値を
ＣＰＵ速度対クロック表１２から選択して、クロック選
択回路１３に出力する。そして、クロック選択回路１３
では、比較器１１から入力されるクロック値に基づい
て、クロックの切り替えが行われる。
次、一つだけを選択し、処理回路３は、スケジューラ２
により選択されたタスクを実行する。また、その際、セ
レクタ９は、スケジューラ２によって選択されるタスク
に対応するＣＰＵの使用量を記憶装置６〜８から読み出
し記憶回路１０に出力する。記憶回路１０は、セレクタ
９から入力される現在選択されているタスクに対応する
ＣＰＵの使用量を一時的に格納し、比較器１１は、現在
選択されているＣＰＵの使用量に対応するクロック値を
ＣＰＵ速度対クロック表１２から選択して、クロック選
択回路１３に出力する。そして、クロック選択回路１３
では、比較器１１から入力されるクロック値に基づい
て、クロックの切り替えが行われる。
【００３０】以上説明したように、本実施の形態におい
ては、タスク毎に、ＣＰＵ処理に必要なＣＰＵの使用量
を記憶装置６〜８に記憶し、また、ＣＰＵの使用量と当
該ＣＰＵの使用量に対応するクロック値をＣＰＵ速度対
クロック表１２に記憶し、スケジューラ２がタスクを切
り換えると同時にそのタスクに必要なクロック値を選択
する構成であるので、常に無駄のないＣＰＵ能力で操作
することが可能となり、ＣＰＵにおける消費電力を低減
することが可能となる。
ては、タスク毎に、ＣＰＵ処理に必要なＣＰＵの使用量
を記憶装置６〜８に記憶し、また、ＣＰＵの使用量と当
該ＣＰＵの使用量に対応するクロック値をＣＰＵ速度対
クロック表１２に記憶し、スケジューラ２がタスクを切
り換えると同時にそのタスクに必要なクロック値を選択
する構成であるので、常に無駄のないＣＰＵ能力で操作
することが可能となり、ＣＰＵにおける消費電力を低減
することが可能となる。
【００３１】尚、タスクによっては、例えば表示等の高
速切り替えなどのように、ある瞬時だけ高速なＣＰＵ処
理が必要な場合があり、常に高速なＣＰＵ処理を必要と
しているわけではないので、必要なときだけクロックを
切り替えれば良い。この機能を実現する為に、処理回路
３により、記憶装置６〜８に記憶されているＣＰＵの使
用量を適宜書き換え可能な構成とすれば、より細かく且
つダイナミックにＣＰＵ能力を制御することが可能とな
る。
速切り替えなどのように、ある瞬時だけ高速なＣＰＵ処
理が必要な場合があり、常に高速なＣＰＵ処理を必要と
しているわけではないので、必要なときだけクロックを
切り替えれば良い。この機能を実現する為に、処理回路
３により、記憶装置６〜８に記憶されているＣＰＵの使
用量を適宜書き換え可能な構成とすれば、より細かく且
つダイナミックにＣＰＵ能力を制御することが可能とな
る。
【００３２】（第２の実施の形態）以下、図２〜図４を
参照して第２の実施の形態を説明する。上記した第１の
実施の形態は、スケジューラによって選択され処理回路
により処理されているタスクに必要なＣＰＵの使用量に
対応するクロックを選択する構成であるが、第２の実施
の形態は、動作中のタスクのＣＰＵ使用量と中断中のタ
スクのＣＰＵの使用量とを加算して、現在ＣＰＵが必要
とされるＣＰＵの総使用量に応じたクロックを選択する
構成である。
参照して第２の実施の形態を説明する。上記した第１の
実施の形態は、スケジューラによって選択され処理回路
により処理されているタスクに必要なＣＰＵの使用量に
対応するクロックを選択する構成であるが、第２の実施
の形態は、動作中のタスクのＣＰＵ使用量と中断中のタ
スクのＣＰＵの使用量とを加算して、現在ＣＰＵが必要
とされるＣＰＵの総使用量に応じたクロックを選択する
構成である。
【００３３】付言すると、実際のタスク処理を並列的に
処理を行う場合は、一つのタスクの処理を行っていると
きには、ほかの処理待ち状態（処理を行わなくても良
い）であるとは限らない。例えば、キー処理を行ってい
る場合であっても、適宜タッチパネルの入力は為されて
おり、認識のタスクは処理を中断された状態である。こ
のような場合には、現在キー処理を行っているからとい
ってその処理のＣＰＵ速度だけを選択するのは認識処理
の処理速度が遅くなるという問題が生じる。本実施の形
態では、かかる問題を解決すべく、上記構成とした。
処理を行う場合は、一つのタスクの処理を行っていると
きには、ほかの処理待ち状態（処理を行わなくても良
い）であるとは限らない。例えば、キー処理を行ってい
る場合であっても、適宜タッチパネルの入力は為されて
おり、認識のタスクは処理を中断された状態である。こ
のような場合には、現在キー処理を行っているからとい
ってその処理のＣＰＵ速度だけを選択するのは認識処理
の処理速度が遅くなるという問題が生じる。本実施の形
態では、かかる問題を解決すべく、上記構成とした。
【００３４】図２は、第２の実施の形態のコンピュータ
システムのモジュールを示すブロック図である。同図に
おいて、図１のコンピュータシステムと同等機能を有す
る部分は、同一符号を付しており、かかる部分の説明は
一部省略し、特徴的な部分を中心に説明する。
システムのモジュールを示すブロック図である。同図に
おいて、図１のコンピュータシステムと同等機能を有す
る部分は、同一符号を付しており、かかる部分の説明は
一部省略し、特徴的な部分を中心に説明する。
【００３５】即ち、図２に示すコンピュータシステム３
０は、マルチタスク処理を行う部分（スケジューラ２、
処理回路３、タスク１〜３、）、電源制御回路４、周辺
回路５、記憶装置６〜８、比較器１１、ＣＰＵ速度対ク
ロック表１２、及びクロック選択回路１３は、図１と同
様であり、異なる部分は、記憶装置６〜８に各々導出回
路１４〜１６が接続され、これら導出回路１４〜１６に
加算器１７が接続されている点である。
０は、マルチタスク処理を行う部分（スケジューラ２、
処理回路３、タスク１〜３、）、電源制御回路４、周辺
回路５、記憶装置６〜８、比較器１１、ＣＰＵ速度対ク
ロック表１２、及びクロック選択回路１３は、図１と同
様であり、異なる部分は、記憶装置６〜８に各々導出回
路１４〜１６が接続され、これら導出回路１４〜１６に
加算器１７が接続されている点である。
【００３６】スケジューラ２は、現在動作を必要として
いるタスクに対応するＣＰＵの使用量を、記憶装置６〜
８から導出回路１４〜１６により導出させる。導出回路
１４〜１６はスケジューラ２の制御により上記ＣＰＵの
使用量の値を加算器１７に加えるかどうかを選択を行う
装置である。尚、スケジューラ２は現在動作を必要とし
ているタスクに対してにみＣＰＵの使用量を導出するよ
うに制御を行っている。
いるタスクに対応するＣＰＵの使用量を、記憶装置６〜
８から導出回路１４〜１６により導出させる。導出回路
１４〜１６はスケジューラ２の制御により上記ＣＰＵの
使用量の値を加算器１７に加えるかどうかを選択を行う
装置である。尚、スケジューラ２は現在動作を必要とし
ているタスクに対してにみＣＰＵの使用量を導出するよ
うに制御を行っている。
【００３７】加算器１７は、導出回路１４〜１６から入
力されるＣＰＵの使用量を加算して比較器１１に出力す
る。比較器１１は、加算されたＣＰＵの使用量に対応す
るクロック値をＣＰＵ速度対クロック表１２から読み出
して、現在必要なＣＰＵの総使用量に適したクロック値
を選択する。
力されるＣＰＵの使用量を加算して比較器１１に出力す
る。比較器１１は、加算されたＣＰＵの使用量に対応す
るクロック値をＣＰＵ速度対クロック表１２から読み出
して、現在必要なＣＰＵの総使用量に適したクロック値
を選択する。
【００３８】次に、上記の如く構成されたコンピュータ
システム３０の動作を図３及び図４を参照して説明す
る。図３は、タスクの取りうる状態と遷移を示す図であ
る。
システム３０の動作を図３及び図４を参照して説明す
る。図３は、タスクの取りうる状態と遷移を示す図であ
る。
【００３９】図３において、動作中とは、現在タスクが
使用されている状態である。動作中タスクはキーなどの
割り込みなどのイベントを持つ場合には待機中モードに
スケジューラはそのタスクを遷移させる。待機中のタス
クは待っているイベントが起こると現在実行中のタスク
がない場合には動作中へ、また動作中のタスクがある場
合には中断中へ遷移される。また、実行タスクは、所定
時間後、中断中へ遷移される。
使用されている状態である。動作中タスクはキーなどの
割り込みなどのイベントを持つ場合には待機中モードに
スケジューラはそのタスクを遷移させる。待機中のタス
クは待っているイベントが起こると現在実行中のタスク
がない場合には動作中へ、また動作中のタスクがある場
合には中断中へ遷移される。また、実行タスクは、所定
時間後、中断中へ遷移される。
【００４０】遷移のさせかたは、スケジューラ２が所定
時間タイマなどでカウントを行い強制的に遷移される方
法とタスクが自ら、ある程度の処理毎に待機モードは遷
移を行う方法があるが本実施例には、どちらでも問題が
ないので後者であるとする。
時間タイマなどでカウントを行い強制的に遷移される方
法とタスクが自ら、ある程度の処理毎に待機モードは遷
移を行う方法があるが本実施例には、どちらでも問題が
ないので後者であるとする。
【００４１】あるタスクが中断中に遷移が行われるとき
には、ほかの中断中であるタスクが動作モードに遷移さ
れる。図４にタスクスケジュールされる仕組みを図示し
ている。図中左にタスクがとれる状態を示している。そ
れぞれの状態にあるタスクをそれらの状態の右側に書い
ている。スケジューラ２は、上記に述べた動作をチェー
ンなどの手法を用いて実現を行う。このような方法によ
って、スケジューラ２は現在動作を行っているタスク並
びに中断中であるタスクを管理することができる。
には、ほかの中断中であるタスクが動作モードに遷移さ
れる。図４にタスクスケジュールされる仕組みを図示し
ている。図中左にタスクがとれる状態を示している。そ
れぞれの状態にあるタスクをそれらの状態の右側に書い
ている。スケジューラ２は、上記に述べた動作をチェー
ンなどの手法を用いて実現を行う。このような方法によ
って、スケジューラ２は現在動作を行っているタスク並
びに中断中であるタスクを管理することができる。
【００４２】即ち、スケジューラ２は、タスクのうち動
作中であるタスクと、中断中のタスクに該当するＣＰＵ
の使用量を記憶装置６〜８から導出回路１４〜１６によ
り導出させ、加算器１７により導出されたＣＰＵの使用
量は加算され、ＣＰＵの総使用量が算出され、比較器１
１により、算出されたＣＰＵの総使用量に対応するクロ
ック値がＣＰＵ速度対クロック表１２から選択され、ク
ロック選択回路１３により選択されたクロック値に基づ
いて、クロックが切り替えられる。したがって、現在Ｃ
ＰＵが必要とされるタスクの量に応じたクロックが選択
されるので、適宜最適なＣＰＵ能力で動作することにな
り、無駄なＣＰＵ能力で動作することがなくなり、有効
な消費電力管理を行うことが可能となる。
作中であるタスクと、中断中のタスクに該当するＣＰＵ
の使用量を記憶装置６〜８から導出回路１４〜１６によ
り導出させ、加算器１７により導出されたＣＰＵの使用
量は加算され、ＣＰＵの総使用量が算出され、比較器１
１により、算出されたＣＰＵの総使用量に対応するクロ
ック値がＣＰＵ速度対クロック表１２から選択され、ク
ロック選択回路１３により選択されたクロック値に基づ
いて、クロックが切り替えられる。したがって、現在Ｃ
ＰＵが必要とされるタスクの量に応じたクロックが選択
されるので、適宜最適なＣＰＵ能力で動作することにな
り、無駄なＣＰＵ能力で動作することがなくなり、有効
な消費電力管理を行うことが可能となる。
【００４３】
【発明の効果】請求項１記載の発明によれば、タスク毎
に、ＣＰＵ処理に必要な量を記憶し、タスクスケジュー
ラがタスクを切り換えると同時にそのタスクに必要なク
ロックが選択可能な構成であるため、常に無駄のないＣ
ＰＵ能力で動作することが可能となり、ＣＰＵにおける
消費電力を低減することが可能となる。
に、ＣＰＵ処理に必要な量を記憶し、タスクスケジュー
ラがタスクを切り換えると同時にそのタスクに必要なク
ロックが選択可能な構成であるため、常に無駄のないＣ
ＰＵ能力で動作することが可能となり、ＣＰＵにおける
消費電力を低減することが可能となる。
【００４４】また、請求項２記載の発明によれば、請求
項１記載の発明の効果に加えて、細かくかつダイナミッ
クにＣＰＵ能力を制御することが可能となる。
項１記載の発明の効果に加えて、細かくかつダイナミッ
クにＣＰＵ能力を制御することが可能となる。
【００４５】また、請求項３記載の発明によれば、現在
ＣＰＵが必要とされるタスクの量に応じたクロックを選
択可能な構成であるので、適宜最適なＣＰＵ能力で動作
することになり、無駄なＣＰＵ能力で動作することがな
くなり、有効な消費電力管理を行うことが可能となる。
ＣＰＵが必要とされるタスクの量に応じたクロックを選
択可能な構成であるので、適宜最適なＣＰＵ能力で動作
することになり、無駄なＣＰＵ能力で動作することがな
くなり、有効な消費電力管理を行うことが可能となる。
【図１】本発明のＣＰＵのクロック制御装置を適用した
第１の実施の形態におけるスケジューリング装置１のブ
ロック構成を示す図。
第１の実施の形態におけるスケジューリング装置１のブ
ロック構成を示す図。
【図２】本発明のＣＰＵのクロック制御装置を適用した
第２の実施の形態におけるスケジューリング装置１のブ
ロック構成を示す図。
第２の実施の形態におけるスケジューリング装置１のブ
ロック構成を示す図。
【図３】タスクの取りうる状態と遷移を示す図。
【図４】タスムスケジュールされる仕組みを示す図。
１、３０ タイムスケジューラ装置 ２ スケジューラ ３ 処理回路 ４ 電源制御回路置 ５ 周辺回路 ６ 記憶装置 ７ 記憶装置 ８ 記憶装置 ９ セレクタ １０ 記憶回路 １１ 比較器 １２ ＣＰＵ速度対クロック表 １３ クロック選択回路 １４ 導出回路 １５ 導出回路 １６ 導出回路 １７ 加算器
Claims (3)
- 【請求項１】複数のタスクから処理すべきタスクを選択
するスケジューラと、 前記複数のタスクの各々のＣＰＵの使用量を記憶する記
憶手段と、 前記ＣＰＵの使用量に対応させてＣＰＵのクロック値を
記憶するテーブルと、 前記スケジューラで選択されたタスクに対応するＣＰＵ
の使用量を前記記憶手段から読み出す選択手段と、 前記選択手段により当該読み出されたＣＰＵの使用量に
対応するＣＰＵのクロック値を前記テーブルから読み出
す比較手段と、 前記比較手段により読み出されたＣＰＵのクロック値に
基づいてＣＰＵのクロックを切り替えるクロック選択手
段と、 を備えたことを特徴とするＣＰＵのクロック制御装置。 - 【請求項２】前記記憶手段に格納されているＣＰＵの使
用量を書き換え可能としたことを特徴とする請求項１記
載のＣＰＵのクロック制御装置。 - 【請求項３】複数のタスクから処理すべきタスクを選択
するスケジューラと、 前記複数のタスクの各々のＣＰＵの使用量を記憶する記
憶手段と、 前記ＣＰＵの使用量に対応させてＣＰＵのクロック値を
記憶するテーブルと、 前記スケジューラにより選択されたタスクのうち動作中
であるタスクと、中断中のタスクに対応するＣＰＵの使
用量を夫々前記記憶手段から読み出して、当該読み出し
たＣＰＵの使用量を加算して、ＣＰＵの総使用量を算出
する加算手段と、 前記加算手段により算出されたＣＰＵの総使用量に対応
するＣＰＵのクロック値を前記テーブルから読み出す比
較手段と、 前記比較手段により読み出されたＣＰＵのクロック値に
基づいて、クロック値を切り替えるクロック選択手段
と、 を備えたことを特徴とするＣＰＵのクロック制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8298923A JPH10143274A (ja) | 1996-11-11 | 1996-11-11 | Ｃｐｕのクロック制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8298923A JPH10143274A (ja) | 1996-11-11 | 1996-11-11 | Ｃｐｕのクロック制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10143274A true JPH10143274A (ja) | 1998-05-29 |
Family
ID=17865941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8298923A Pending JPH10143274A (ja) | 1996-11-11 | 1996-11-11 | Ｃｐｕのクロック制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10143274A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000077599A1 (fr) * | 1999-06-16 | 2000-12-21 | Sony Corporation | Systeme et procede de traitement de l'information; procede et dispositif d'attribution de taches; programme de stockage de supports |
| WO2002050645A1 (fr) * | 2000-12-20 | 2002-06-27 | Hitachi, Ltd. | Circuit electronique a faible consommation d'energie et procede de reduction de la consommation d'energie |
| US7131016B2 (en) * | 2000-05-15 | 2006-10-31 | Microconnect Llc | Method and apparatus for adjusting clock throttle rate based on usage of CPU |
| JP2008059054A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プロセッサシステム |
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
| US7412354B2 (en) | 2000-08-28 | 2008-08-12 | Protimus Technologies Llc | Method for measuring quantity of usage of CPU |
| JP2011096250A (ja) * | 2009-11-02 | 2011-05-12 | Internatl Business Mach Corp <Ibm> | ユーティリィティ及びサービスの保証を比較するための方法、システム、コンピュータ可読媒体 |
-
1996
- 1996-11-11 JP JP8298923A patent/JPH10143274A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6834354B1 (en) | 1999-06-16 | 2004-12-21 | Sony Corporation | Method and apparatus for assigning tasks in an information processing system to optimize power consumption versus performance of the system |
| WO2000077599A1 (fr) * | 1999-06-16 | 2000-12-21 | Sony Corporation | Systeme et procede de traitement de l'information; procede et dispositif d'attribution de taches; programme de stockage de supports |
| US9058170B2 (en) | 2000-05-15 | 2015-06-16 | Lg Electronics Inc. | Method and apparatus for adjusting a performance state of a processor resource |
| US7702937B2 (en) | 2000-05-15 | 2010-04-20 | Anpa Inc. | Method and apparatus for operating a computer system by adjusting a performance state of a processor resource |
| US7131016B2 (en) * | 2000-05-15 | 2006-10-31 | Microconnect Llc | Method and apparatus for adjusting clock throttle rate based on usage of CPU |
| US7813897B2 (en) | 2000-08-28 | 2010-10-12 | Anpa, Inc. | Method for measuring quantity of usage of CPU |
| US7412354B2 (en) | 2000-08-28 | 2008-08-12 | Protimus Technologies Llc | Method for measuring quantity of usage of CPU |
| US7519511B2 (en) | 2000-08-28 | 2009-04-14 | Anpa, Inc. | Method for measuring quantity of usage of CPU |
| WO2002050645A1 (fr) * | 2000-12-20 | 2002-06-27 | Hitachi, Ltd. | Circuit electronique a faible consommation d'energie et procede de reduction de la consommation d'energie |
| US7386853B2 (en) | 2001-07-12 | 2008-06-10 | Denso Corporation | Multitasking operating system capable of reducing power consumption and vehicle electronic control unit using same |
| JP2008059054A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プロセッサシステム |
| US7840823B2 (en) | 2006-08-29 | 2010-11-23 | Panasonic Corporation | Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value |
| JP2011096250A (ja) * | 2009-11-02 | 2011-05-12 | Internatl Business Mach Corp <Ibm> | ユーティリィティ及びサービスの保証を比較するための方法、システム、コンピュータ可読媒体 |
| US9483746B2 (en) | 2009-11-02 | 2016-11-01 | International Business Machines Corporation | Comparing utility and warranty of services |
| US10380525B2 (en) | 2009-11-02 | 2019-08-13 | International Business Machines Corporation | Comparing utility and warranty of services |
| US10713606B2 (en) | 2009-11-02 | 2020-07-14 | International Business Machines Corporation | Comparing utility and warranty of services |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100193920B1 (ko) | 멀티 프로세서형 컴퓨터 | |
| EP0669016B1 (en) | Method of autonomously reducing power consumption in a computer system | |
| US6240521B1 (en) | Sleep mode transition between processors sharing an instruction set and an address space | |
| EP1141812B1 (en) | Apparatus and method for automatic cpu speed control | |
| EP0765499B1 (en) | Dynamic processor performance and power management in a computer system | |
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US7810096B2 (en) | Computer executing multiple operating systems | |
| US6230279B1 (en) | System and method for dynamically controlling processing speed of a computer in response to user commands | |
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| JP2000047872A (ja) | 低消費電力動作機能を備えたマイクロプロセッサ | |
| EP1510908B1 (en) | Processor resource power management | |
| JP2001043098A (ja) | オペレーティングシステムおよび仮想計算機システム | |
| JPH0876874A (ja) | 中央処理装置のクロック制御装置およびクロック制御方法 | |
| JPH10143274A (ja) | Ｃｐｕのクロック制御装置 | |
| JP2000112587A (ja) | 電力を選択的に割当てるシステム | |
| JPH07302138A (ja) | 電子機器及び該機器における電源制御方法 | |
| JP2005523510A (ja) | マイクロプロセッサおよびその電力を管理する方法 | |
| JPH11306074A (ja) | 情報処理装置 | |
| JPH11316691A (ja) | オペレーティングシステムの実行方法及び、これを用いた情報処理装置 | |
| JP2000075966A (ja) | 情報処理装置 | |
| JP2003337634A (ja) | コンピュータ装置及びプロセッサ制御方法及びプロセッサ制御方法をコンピュータに実行させるためのプログラム及びプロセッサ制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JPH11306073A (ja) | 情報処理装置 | |
| JP2000105708A (ja) | タスク管理方法およびマルチタスクｏｓ |