JPH11289473A - 輪郭補正回路 - Google Patents

輪郭補正回路

Info

Publication number
JPH11289473A
JPH11289473A JP10091177A JP9117798A JPH11289473A JP H11289473 A JPH11289473 A JP H11289473A JP 10091177 A JP10091177 A JP 10091177A JP 9117798 A JP9117798 A JP 9117798A JP H11289473 A JPH11289473 A JP H11289473A
Authority
JP
Japan
Prior art keywords
signal
circuit
contour correction
output signal
waveform width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10091177A
Other languages
English (en)
Other versions
JP3546691B2 (ja
Inventor
Nobuo Takeya
信夫 竹谷
Atsuhisa Kageyama
敦久 影山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP09117798A priority Critical patent/JP3546691B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to PCT/JP1999/001587 priority patent/WO1999052274A1/en
Priority to KR1019997011259A priority patent/KR100361386B1/ko
Priority to DE69923508T priority patent/DE69923508T2/de
Priority to EP99909345A priority patent/EP0986899B1/en
Priority to CNB99800457XA priority patent/CN1148952C/zh
Priority to TW088105334A priority patent/TW417391B/zh
Priority to MYPI99001272A priority patent/MY124076A/en
Priority to US09/286,342 priority patent/US6597407B1/en
Publication of JPH11289473A publication Critical patent/JPH11289473A/ja
Application granted granted Critical
Publication of JP3546691B2 publication Critical patent/JP3546691B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/20—Circuitry for controlling amplitude response
    • H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
    • H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/142—Edging; Contouring

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 エッジに相当する入力映像信号の振幅の変化
が一定レベル以上の場合には、その振幅変化に反比例し
た輪郭補正を行うと同時に、大コントラスト比の信号と
小コントラスト比の信号とが隣接する場合でも、それぞ
れの信号成分に対して所望の輪郭補正を行うことができ
る。 【解決手段】 本発明の輪郭補正回路は、入力映像信号
を遅延させる遅延回路(101)と、入力映像信号から輪郭
補正信号を生成する輪郭信号生成回路(102)と、輪郭補
正信号の振幅を制御するゲインコントロール回路(103)
と、入力映像信号の振幅の変化が一定レベル以上の場
合、振幅変化に反比例したゲインコントロール回路(10
3)におけるゲインを設定するゲイン設定手段(105,106,1
07,108,109,110,111,112,113,114,115)と、遅延回路(10
1)の出力信号とゲインコントロール回路(103)の出力信
号とを加算する加算回路(104)とを備えている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テレビ等の映像表
示装置に先鋭感のある映像を表示するための輪郭補正回
路に関するものである。
【０００２】
【従来の技術】近年、輪郭補正回路は、映像信号の先鋭
感を上げるために重要視されている。以下、図面を参照
しながら、上述した従来の輪郭補正回路の一例について
説明を行う。図５は、特許番号２５３２６０５号で提案
されている輪郭補正回路のブロック構成図を示すもので
ある。
【０００３】図５のブロック構成図において３は画質調
整ボリューム、４は遅延回路、５は加算回路、１１は輪
郭強調回路、１２は細部強調回路、１３は第１の可変増
幅回路、１４は第２の可変増幅回路、１５は高域ろ波回
路、１６は全波整流回路、１７は第１のクリップ回路、
１８はリミット回路、１９は第２のクリップ回路、２０
は引算回路、２１は平滑回路である。
【０００４】以上のように構成された輪郭補正回路につ
いて、以下その動作について説明する。まず、図６は従
来の輪郭補正回路の動作を説明した概念図である。
【０００５】画質補正装置に入力された入力映像輝度信
号ａは遅延回路４と輪郭強調回路１１と細部強調回路１
２と、高域ろ波回路１５におのおの入力される、遅延回
路４は各回路系の遅れに入力映像輝度信号ａのタイミン
グを合わせ遅延映像輝度信号ｅを加算回路５に出力す
る。
【０００６】次に輪郭強調回路１１は入力輝度信号ａの
うち、はっきりしたエッジ部分に相当する振幅の変化が
大きい大コントラスト比の信号に対して輪郭強調信号ｇ
を発生し、第１の可変増幅回路１３に出力する。この輪
郭強調信号ｇには、入力輝度信号ａが持つノイズ成分は
小信号であるため出力されない。第１の可変増幅回路１
３は画質調整ボリューム３で設定した電圧に応じて輪郭
補正信号ｇの振幅をコントロールし加算回路５に増幅輪
郭強調信号ｉとして出力する。次に細部強調回路１２は
入力映像輝度信号ａのうち、小振幅の部分に対して細部
強調信号ｈを発生し、第２の可変増幅回路１４に送る。
【０００７】この可変増幅回路１４は画質調整ボリュー
ム３と、平滑回路２１の出力電圧の和に応じて細部強調
信号ｈの振幅をコントロールするようになっている。そ
して第１の可変増幅回路１３の出力の増幅輪郭強調信号
ｉと第２の可変増幅回路１４の出力の増幅細部強調信号
ｊを加算回路５で、遅延映像輝度信号ｅに加算し、強調
映像輝度信号ｆを得る。次に細部コントロール信号ｒを
得る方法であるが、まず、入力輝度信号ａを高域ろ波回
路１５にとおすことによって高域成分のみを取り出し、
高域映像信号ｋを得る。
【０００８】次に、全波整流回路１６により、高域映像
信号ｋを全波整流し、整流高域映像信号ｌを得る。次に
この信号ｌから第１のクリップ回路１７で微小信号成分
を除去し、クリップ整流高域映像信号ｍを得る。次にこ
の信号ｍをリミット回路１８と、第２のクリップ回路１
９に入力し、リミット回路１８は細部信号のみを選び、
細部映像信号ｎを得る。
【０００９】また、第２のクリップ回路１９は大コント
ラスト比の輪郭部分のみを選び輪郭映像信号ｐを得る。
ここで得られた細部映像信号ｎは厳密には細部以外に輪
郭部分も含んでおり、従って正確な細部信号成分を得る
ために、細部映像信号ｎから輪郭映像信号ｐを引き算す
る。これを引算回路２０でおこない、出力信号として細
部コントロールパルス信号ｑを得ている。
【００１０】この信号ｑを平滑回路２１で平滑すると、
細部の量に応じた電圧が得られる。つまり、全体として
細部信号の少ない映像では電圧が下がり、これによって
細部強調信号ｈの振幅をコントロールするため細部強調
を余り行わず、ノイズを減少させ、逆に全体として細部
信号が多い映像では細部強調を強くかけ、映像の迫力を
増している。
【００１１】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。平滑回
路にて平均化された細部コントロール信号ｒによって強
調信号のゲインをコントロールするため、図６（ａ）に
示すように大コントラスト比の信号とあまりはっきりし
ないエッジ部分に相当する振幅の変化が小さい小コント
ラスト比の信号とが隣接している場合、細部コントロー
ル電圧ｒはその平均値でしか補正がかからず、図６
（ｆ）にあるように大コントラスト比の信号にも細部強
調信号が加算されてしまう。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、第１の発明に係る輪郭補正回路は、入力映像信号を
遅延させる映像信号遅延手段と、前記入力映像信号から
輪郭補正信号を生成する輪郭信号生成手段と、前記輪郭
補正信号の振幅を制御するゲインコントロール手段と、
前記入力映像信号から前記ゲインコントロール手段にお
けるゲインを設定するゲイン設定手段と、前記映像信号
遅延手段の出力信号と前記ゲインコントロール手段の出
力信号とを加算する第１の加算回路とを有する輪郭補正
回路であって、前記ゲイン設定手段は、エッジに相当す
る前記入力映像信号の振幅の変化量を検出する変化量検
出手段と、前記変化量の内の所定値以上の成分からなる
信号を出力するスライス手段と、前記スライス手段の出
力信号の波形幅を拡張させ出力する第１の波形幅拡張手
段と、前記変化量の内の前記所定値以下の成分からなる
信号を出力するリミット手段と、前記リミット手段の出
力信号から前記第１の波形拡張手段の出力信号を引き算
し前記ゲインとして出力する引き算手段とを具備するこ
とを特徴とする。
【００１３】上記発明により、エッジに相当する入力映
像信号の振幅の変化が一定レベル以上の場合には、その
振幅変化に反比例した輪郭補正を行うと同時に、大コン
トラスト比の信号と小コントラスト比の信号とが隣接す
る場合でも、それぞれの信号成分に対して所望の輪郭補
正を行うことができる。
【００１４】第２の発明に係る輪郭補正回路は、第１の
構成において、前記ゲイン設定手段は、前記引き算手段
の出力信号の波形幅を拡張させ前記ゲインとして出力す
る第２の波形幅拡張手段をさらに具備することを特徴と
する。
【００１５】上記発明により、より良好な輪郭補正を行
うことができる。第３の発明に係る輪郭補正回路は、第
１の構成において、前記第１の波形幅拡張手段は、出力
信号の波形幅が可変であることを特徴とする。
【００１６】上記発明により、ユーザの好みに合った輪
郭補正を行うことができる。第４の発明に係る輪郭補正
回路は、第２の構成において、前記第２の波形幅拡張手
段は、出力信号の波形幅が可変であることを特徴とす
る。
【００１７】上記発明により、ユーザの好みに合った輪
郭補正を行うことができる。第５の発明に係る輪郭補正
回路は、第１の発明の構成において、前記第１の波形幅
拡張手段は、直列に接続された複数の遅延手段と、前記
複数の遅延手段の各出力信号を入力し、ある時点におけ
る最大の信号を選択し出力するＭＡＸ手段とを具備する
ことを特徴とする。
【００１８】上記発明により、エッジに相当する入力映
像信号の振幅の変化が一定レベル以上の場合には、その
振幅変化に反比例した輪郭補正を行うと同時に、大コン
トラスト比の信号と小コントラスト比の信号とが隣接す
る場合でも、それぞれの信号成分に対して所望の輪郭補
正を行うことができる。
【００１９】第６の発明に係る輪郭補正回路は、第２の
発明の構成において、前記第２の波形幅拡張手段は、直
列に接続された複数の遅延手段と、前記複数の遅延手段
の各出力信号を入力し、ある時点における最大の信号を
選択し出力するＭＡＸ手段とを具備することを特徴とす
る。
【００２０】上記発明により、より良好な輪郭補正を行
うことができる。第７の発明に係る輪郭補正回路は、第
３の発明の構成において、前記第１の波形幅拡張手段
は、直列に接続された複数の遅延手段と、前記複数の遅
延手段の少なくとも１つの出力端子との接続をグランド
との接続に切り換えるスイッチ手段と、前記複数の遅延
手段の内前記スイッチ手段とは接続されない遅延手段の
出力信号と前記スイッチ手段の出力信号とを入力し、あ
る時点における最大の信号を選択し出力するＭＡＸ手段
とを具備することを特徴とする。
【００２１】上記発明により、ユーザの好みに合った輪
郭補正を行うことができる。第８の発明に係る輪郭補正
回路は、第４の発明の構成において、前記第２の波形幅
拡張手段は、直列に接続された複数の遅延手段と、前記
複数の遅延手段の少なくとも１つの出力端子との接続を
グランドとの接続に切り換えるスイッチ手段と、前記複
数の遅延手段の内前記スイッチ手段とは接続されない遅
延手段の出力信号と前記スイッチ手段の出力信号とを入
力し、ある時点における最大の信号を選択し出力するＭ
ＡＸ手段とを具備することを特徴とする。
【００２２】上記発明により、ユーザの好みに合った輪
郭補正を行うことができる。第９の発明に係る輪郭補正
回路は、第１から第８の発明の構成において、前記ゲイ
ン設定手段は、予め定められた制御信号と前記ゲインと
を加算し前記ゲインとして出力する第２の加算回路を具
備することを特徴とする。
【００２３】上記発明により、さらにユーザの好みに合
った輪郭補正を行うことができる。第１０の発明に係る
輪郭補正回路は、第１の発明の構成において、前記入力
映像信号は、輝度信号であることを特徴とする。
【００２４】上記発明により、輝度信号を基に輪郭補正
を行うことができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
【００２６】（実施の形態１）図１は本発明の第１の実
施例における輪郭補正回路のブロック構成図を示すもの
である。図１において、１０１は入力輝度信号を遅延さ
せ、タイミングを合わせるための遅延回路であり、映像
信号遅延手段として動作する。１０２は入力輝度信号に
加算する輪郭補正信号を生成する輪郭信号生成回路、１
０３は輪郭信号生成回路１０２の出力信号を入力とし振
幅のコントロールをおこなうゲインコントロール回路、
１０４は遅延回路１０１とゲインコントロール回路１０
３の出力信号を入力とし加算を行う第１の加算手段であ
る加算回路である。
【００２７】１０５は入力輝度信号の高域成分を取り出
すハイパスフィルター回路、１０６はハイパスフィルタ
ー回路１０５の出力信号を入力とし全波整流動作をおこ
なう全波整流回路、１０７は全波整流回路１０６の出力
信号を入力としノイズに相当する小さい信号振幅を０に
するコアリング回路である。
【００２８】ハイパスフィルター回路１０５と全波整流
回路１０６とコアリング回路１０７とから、ノイズを除
去してエッジに相当する前記入力映像信号の振幅の変化
量のみを検出する変化量検出手段が構成される。
【００２９】１０８はコアリング回路１０７の出力信号
を入力とし所定の基準電圧１１９より大きい信号を出力
するＭＡＸ回路、１１０はＭＡＸ回路１０８の出力信号
を入力としクリップ動作をおこなうクリップ回路であ
る。ＭＡＸ回路１０８とクリップ回路１１０とから基準
電圧１１９より大きい成分からなる信号を出力するスラ
イス手段が構成される。
【００３０】１０９はコアリング回路１０７の出力信号
を入力とし所定の基準信号１１９より小さい信号を出力
するＭＩＮ回路、１１１はＭＩＮ回路１０９の出力信号
を入力としクリップ動作をおこなうクリップ回路であ
る。ＭＩＮ回路１０９とクリップ回路１１１とから基準
信号１１９より小さい成分からなる信号を出力するリミ
ット手段が構成される。
【００３１】１１２はクリップ回路１１０の出力信号を
入力とし波形の幅を広げる動作を行う第１の波形幅拡張
手段である波形幅拡張回路、１１３は波形幅拡張回路１
１２とクリップ回路１１１の出力信号を入力とし引き算
を行う引き算回路、１１４は引き算回路１１３の出力信
号を入力とし波形の幅を広げる動作を行う第２の波形幅
拡張手段である波形幅拡張回路、１１５は波形幅拡張回
路１１４の出力信号と、ユーザにより外部から予め設定
される直流電圧である制御信号１１７とを加算する第２
の加算手段である加算回路である。１１６は入力映像信
号である輝度信号である。
【００３２】なお、変化量検出手段とスライス手段とリ
ミット手段と第１及び第２の波形幅拡張と第２の加算手
段とから、ゲインコントロール回路１０３におけるゲイ
ンを設定するゲイン設定手段が構成される。
【００３３】以上のように構成された輪郭補正回路につ
いて、以下図１、図２、図３を用いてその動作を説明す
る。
【００３４】図２は本発明の第１の実施例の動作を説明
する概念図であり、図３は本発明構成中の波形幅拡張回
路１１２、１１４のブロック構成図と動作説明図を示す
ものである。図２（ａ）は入力輝度信号１１６であり、
はっきりしたエッジ部分に相当する振幅の変化が大きい
大コントラスト比信号とあまりはっきりしないエッジ部
分に相当する振幅の変化の小さい小コントラスト比信号
とノイズ信号とを含んでいる。
【００３５】この信号１１６をハイパスフィルター回路
１０５に入力すると、図２（ｂ）に示されるような輝度
信号の微分成分が得られる。図２（ｂ）の信号を全波整
流回路１０６に通すと、図２（ｃ）に示されるような図
２（ｂ）の信号の絶対値が得られる。
【００３６】図２（ｃ）の信号をコアリング回路１０７
に入力すると図２（ｄ）に示されるような信号が得られ
る。ノイズ信号は一般的に極めて小さい振幅を有するた
め、コアリングをかけるとノイズ成分を除去することが
できる。
【００３７】ＭＡＸ回路１０８は、コアリング回路１０
７の出力信号と基準電圧１１９とのうち大きい方の信号
を出力するため、その出力信号は図２（ｅ）に示され、
またＭＩＮ回路１０９は、コアリング回路１０７の出力
信号と基準電圧１１９とのうち小さい方の信号を出力す
るため、その出力信号は図２（ｆ）に示される。
【００３８】波形幅拡張回路１１２は、ＭＡＸ回路１０
８の出力信号をクリップ回路１１０に通すことで振幅レ
ベルを調整した信号を入力し、入力信号の波形幅を拡張
し出力する。そのブロック構成図を図３（ａ）に示す。
その構成は直列に接続された２つ以上の遅延回路（本実
施の形態では、第１の遅延回路１２０と第２の遅延回路
１２１）があり、それぞれの出力信号をＭＡＸ回路１２
２に入力する構成となっている。ＭＡＸ回路とは入力さ
れた信号のうちある時点において最も大きい振幅の信号
を選択し出力する回路であり、例えば図３（ａ）に示す
ブロック構成図の動作は図３（ｂ）に示されるようにな
る。
【００３９】この波形幅拡張回路１１２の出力波形は図
２（ｇ）に示され、引き算回路１１３を通ることにより
図２（ｈ）の波形を得る。次に、引き算回路１１３の出
力信号を波形幅拡張回路１１４に入力するとその出力波
形は図２（ｉ）に示される。
【００４０】ゲインコントロール回路１０３は、輪郭信
号生成回路１０２から出力される輪郭補正信号（図２
（ｊ））に対して、図２（ｉ）の信号に応じた振幅の制
御を行い、図２（ｋ）に示される振幅制御された輪郭補
正信号を出力する。加算回路１０４は、遅延回路１０１
の出力信号に図２（ｋ）の信号を加算し図２（ｌ）に示
されるような輪郭補正された輝度信号１１８を出力す
る。
【００４１】ここで注目すべき事は、図２（ｉ）に示さ
れるように、大コントラスト比信号から得られる輪郭補
正信号に対するゲインは小さく設定され、小コントラス
ト比信号から得られる輪郭補正信号に対するゲインは大
きく設定され、さらにノイズ成分に対するゲインは０に
設定されていることである。
【００４２】つまり、本発明のゲイン設定手段によれ
ば、従来の技術で問題のあった大コントラスト比信号と
小コントラスト比信号とが隣接している場合でも、波形
幅拡張回路１１２、１１４を用いることにより、各々の
信号に応じた制御電圧が出力され、この信号を使って輪
郭補正信号のレベルを制御すると、大コントラスト比信
号に対してはほとんど輪郭補正が行われず、小コントラ
スト比信号に対しては充分に輪郭補正が行われ、かつノ
イズに影響されることはない。
【００４３】さらに、本実施の形態においては、波形幅
拡張回路１１４によって得られる信号を用いて輪郭補正
を行うため、大コントラスト比の信号と小コントラスト
比の信号とが隣接する場合でも、それぞれの信号成分に
対して所望の輪郭補正を行うことができる。
【００４４】なお、加算回路１１５は、波形幅拡張回路
１１４の出力信号に制御信号１１７を加算することによ
り、輪郭補正信号に対するゲインに予め定められたオフ
セットを持たせている。従って、ユーザが、例えば可変
抵抗（不図示）を操作して制御信号１１７のＤＣレベル
を変化させると、輪郭補正信号に対するゲインを直接操
作することができる。これにより、ユーザの好みに合っ
た輪郭補正が可能となる。
【００４５】上記のように、本実施の形態によれば、輪
郭補正回路においてノイズの影響を除去すると同時に、
エッジに相当する入力映像信号の振幅の変化が一定レベ
ル以上の場合には、その振幅変化に反比例した輪郭補正
を行い、さらには大コントラスト比の信号と小コントラ
スト比の信号とが隣接する場合でも、それぞれの信号成
分に対して所望の輪郭補正を行うことができる。
【００４６】なお、本実施の形態において、ハイパスフ
ィルター回路１０５をバンドパスフィルター回路として
も同様の結果が得られる。また、波形幅拡張回路１１４
は図３において２つの遅延回路から構成されるとした
が、３つ以上の遅延回路から構成されても構わない。
【００４７】さらに、本実施の形態では、２つの波形幅
拡張回路を有する構成としたが、波形幅拡張回路１１４
を除き、引き算回路１１３の出力を加算回路１１５に入
力する構成としても同様の効果が得られる。波形幅拡張
回路１１４を設けたのは、より精度の高い輪郭補正を行
うことができるからである。
【００４８】（実施の形態２）以下、本発明の第２の実
施の形態を図４を用いて説明する。図４は、波形幅拡張
回路１１２及び波形幅拡張回路１１４の第２の構成を示
すブロック図である。
【００４９】図４に示される波形幅拡張回路は、図３
（ａ）の構成に第３の遅延回路１２３とスイッチ回路１
２４とを新たに設け、ＭＡＸ回路１２２を４つの入力端
子を有するＭＡＸ回路１２５に置き換えた構成を有して
いる。
【００５０】図４に示される波形幅拡張回路の動作を以
下に説明する。ユーザの操作によりスイッチ回路１２３
の接続が切り換わると、ＭＡＸ回路１２２の１つの入力
端子がグランド１２６と接続され、第３の遅延回路１２
３の出力信号がＭＡＸ回路１２２に供給されなくなる。
これにより波形幅拡張回路の出力信号の波形幅を調節で
き、ユーザの好みに合った輪郭補正を行うことができ
る。
【００５１】なお、本実施の形態において、どちらか一
方の波形幅拡張回路を図３（ａ）に示される波形幅拡張
回路に置き換えても同様の効果が得られる。また、図４
に示される波形幅拡張回路において、別のスイッチ回路
がスイッチ回路１２４と同様にＭＡＸ回路１２５の別の
入力端子に接続されていれば、波形幅の調節をさらに柔
軟に行うことができる。
【００５２】
【発明の効果】以上説明したように、本発明の第１の実
施の形態に係る輪郭補正回路によれば、輪郭補正回路に
おいてノイズの影響を除去すると同時に、エッジに相当
する入力映像信号の振幅の変化が一定レベル以上の場合
には、その振幅変化に反比例した輪郭補正を行い、さら
には大コントラスト比の信号と小コントラスト比の信号
とが隣接する場合でも、それぞれの信号成分に対して所
望の輪郭補正を行うことができる。
【００５３】また、本発明の第２の実施の形態に係る輪
郭補正回路によれば、ユーザの好みに合った輪郭補正を
行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による輪郭補正回路
のブロック構成図
【図２】本発明の第１の実施の形態による輪郭補正回路
の動作説明図
【図３】本発明の第１の実施の形態による波形幅拡張回
路のブロック構成図と動作説明図
【図４】本発明の第２の実施の形態による波形幅拡張回
路のブロック構成図
【図５】従来の輪郭補正回路のブロック構成図
【図６】従来の輪郭補正回路の動作説明図
【符号の説明】
１０１、１２０、１２１、１２３ 遅延回路 １０２ 輪郭信号生成回路 １０３ ゲインコントロール回路 １０４、１１５ 加算回路 １０５ ハイパスフィルター回路 １０６ 全波整流回路 １０７ コアリング回路 １０８、１２２、１２５ ＭＡＸ回路 １０９ ＭＩＮ回路 １１０、１１１ クリップ回路 １１２、１１４ 波形幅拡張回路 １１３ 引き算回路 １１６ 入力輝度信号 １１７ 制御信号 １１８ 出力輝度信号 １１９ 基準電圧 １２４ スイッチ回路 １２６ グランド

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力映像信号を遅延させる映像信号遅延
    手段と、前記入力映像信号から輪郭補正信号を生成する
    輪郭信号生成手段と、前記輪郭補正信号の振幅を制御す
    るゲインコントロール手段と、前記入力映像信号から前
    記ゲインコントロール手段におけるゲインを設定するゲ
    イン設定手段と、前記映像信号遅延手段の出力信号と前
    記ゲインコントロール手段の出力信号とを加算する第１
    の加算回路とを有する輪郭補正回路であって、 前記ゲイン設定手段は、エッジに相当する前記入力映像
    信号の振幅の変化量を検出する変化量検出手段と、前記
    変化量の内の基準電圧以上の成分からなる信号を出力す
    るスライス手段と、前記スライス手段の出力信号の波形
    幅を拡張させ出力する第１の波形幅拡張手段と、前記変
    化量の内の前記基準電圧以下の成分からなる信号を出力
    するリミット手段と、前記リミット手段の出力信号から
    前記第１の波形拡張手段の出力信号を引き算し前記ゲイ
    ンとして出力する引き算手段とを具備することを特徴と
    する輪郭補正回路。
  2. 【請求項２】 前記ゲイン設定手段は、前記引き算手段
    の出力信号の波形幅を拡張させ前記ゲインとして出力す
    る第２の波形幅拡張手段をさらに具備することを特徴と
    する請求項１記載の輪郭補正回路。
  3. 【請求項３】 前記第１の波形幅拡張手段は、出力信号
    の波形幅が可変であることを特徴とする請求項１記載の
    輪郭補正回路。
  4. 【請求項４】 前記第２の波形幅拡張手段は、出力信号
    の波形幅が可変であることを特徴とする請求項２記載の
    輪郭補正回路。
  5. 【請求項５】 前記第１の波形幅拡張手段は、直列に接
    続された複数の遅延手段と、前記複数の遅延手段の各出
    力信号を入力し、ある時点における最大の信号を選択し
    出力するＭＡＸ手段とを具備することを特徴とする請求
    項１記載の輪郭補正回路。
  6. 【請求項６】 前記第２の波形幅拡張手段は、直列に接
    続された複数の遅延手段と、前記複数の遅延手段の各出
    力信号を入力し、ある時点における最大の信号を選択し
    出力するＭＡＸ手段とを具備することを特徴とする請求
    項２記載の輪郭補正回路。
  7. 【請求項７】 前記第１の波形幅拡張手段は、直列に接
    続された複数の遅延手段と、前記複数の遅延手段の少な
    くとも１つの出力端子との接続をグランドとの接続に切
    り換えるスイッチ手段と、前記複数の遅延手段の内前記
    スイッチ手段とは接続されない遅延手段の出力信号と前
    記スイッチ手段の出力信号とを入力し、ある時点におけ
    る最大の信号を選択し出力するＭＡＸ手段とを具備する
    ことを特徴とする請求項３記載の輪郭補正回路。
  8. 【請求項８】 前記第２の波形幅拡張手段は、直列に接
    続された複数の遅延手段と、前記複数の遅延手段の少な
    くとも１つの出力端子との接続をグランドとの接続に切
    り換えるスイッチ手段と、前記複数の遅延手段の内前記
    スイッチ手段とは接続されない遅延手段の出力信号と前
    記スイッチ手段の出力信号とを入力し、ある時点におけ
    る最大の信号を選択し出力するＭＡＸ手段とを具備する
    ことを特徴とする請求項４記載の輪郭補正回路。
  9. 【請求項９】 前記ゲイン設定手段は、予め定められた
    制御信号と前記ゲインとを加算し前記ゲインとして出力
    する第２の加算回路を具備することを特徴とする請求項
    １から８のいずれか記載の輪郭補正回路。
  10. 【請求項１０】 前記入力映像信号は、輝度信号である
    ことを特徴とする請求項１から９のいずれか記載の輪郭
    補正回路。
JP09117798A 1998-04-03 1998-04-03 輪郭補正回路 Expired - Lifetime JP3546691B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP09117798A JP3546691B2 (ja) 1998-04-03 1998-04-03 輪郭補正回路
KR1019997011259A KR100361386B1 (ko) 1998-04-03 1999-03-29 윤곽보정회로와 윤곽보정방법
DE69923508T DE69923508T2 (de) 1998-04-03 1999-03-29 Schaltung und verfahren zur konturkorrektur
EP99909345A EP0986899B1 (en) 1998-04-03 1999-03-29 Circuit and method for contour correction
PCT/JP1999/001587 WO1999052274A1 (en) 1998-04-03 1999-03-29 Circuit and method for contour correction
CNB99800457XA CN1148952C (zh) 1998-04-03 1999-03-29 轮廓校正电路及轮廓校正方法
TW088105334A TW417391B (en) 1998-04-03 1999-04-02 Contour correction circuit and contour correction method
MYPI99001272A MY124076A (en) 1998-04-03 1999-04-02 Contour correction circuit and contour correction method.
US09/286,342 US6597407B1 (en) 1998-04-03 1999-04-05 Contour correction circuit and contour correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09117798A JP3546691B2 (ja) 1998-04-03 1998-04-03 輪郭補正回路

Publications (2)

Publication Number Publication Date
JPH11289473A true JPH11289473A (ja) 1999-10-19
JP3546691B2 JP3546691B2 (ja) 2004-07-28

Family

ID=14019190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09117798A Expired - Lifetime JP3546691B2 (ja) 1998-04-03 1998-04-03 輪郭補正回路

Country Status (9)

Country Link
US (1) US6597407B1 (ja)
EP (1) EP0986899B1 (ja)
JP (1) JP3546691B2 (ja)
KR (1) KR100361386B1 (ja)
CN (1) CN1148952C (ja)
DE (1) DE69923508T2 (ja)
MY (1) MY124076A (ja)
TW (1) TW417391B (ja)
WO (1) WO1999052274A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008259097A (ja) * 2007-04-09 2008-10-23 Mitsubishi Electric Corp 映像信号処理回路および映像表示装置
JP2009189031A (ja) * 2009-03-27 2009-08-20 Sony Corp 画像信号処理装置、ビューファインダ、表示装置、画像信号処理方法、記録媒体及びプログラム

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4390506B2 (ja) * 2003-09-02 2009-12-24 三洋電機株式会社 水平輪郭補正回路
JP4387220B2 (ja) * 2004-02-24 2009-12-16 株式会社日立製作所 映像表示方法及びその装置
JP4155233B2 (ja) * 2004-06-24 2008-09-24 株式会社日立製作所 映像表示装置
JP4398809B2 (ja) * 2004-06-30 2010-01-13 株式会社東芝 映像信号処理装置及び映像信号処理方法
JP2006179975A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 映像信号処理装置、映像信号処理方法及びテレビ放送受信装置
US8189111B2 (en) * 2005-06-08 2012-05-29 Thomson Licensing Apparatus and method for image processing in spatial light modulated display systems
KR100702238B1 (ko) 2005-07-04 2007-04-03 삼성전자주식회사 영상처리장치 및 영상처리방법
US8134646B2 (en) * 2006-05-24 2012-03-13 Kabushiki Kaisha Toshiba Video signal processing device and video signal processing method
JP4875647B2 (ja) * 2008-03-12 2012-02-15 パナソニック株式会社 輪郭補正回路
TWM374628U (en) * 2009-10-05 2010-02-21 Wen-Chun Chen Control device capable of executing different actions by determining human body approaching distance
JP6305194B2 (ja) * 2014-05-08 2018-04-04 キヤノン株式会社 画像処理装置、撮像装置および画像処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414564A (en) * 1981-12-28 1983-11-08 Magnavox Consumer Electronics Company Nonlinear edge peaking system and method
JPS62239670A (ja) * 1986-04-11 1987-10-20 Ikegami Tsushinki Co Ltd 輪郭強調装置
KR920008630B1 (ko) * 1990-09-28 1992-10-02 삼성전자 주식회사 수평윤곽 보상회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008259097A (ja) * 2007-04-09 2008-10-23 Mitsubishi Electric Corp 映像信号処理回路および映像表示装置
JP2009189031A (ja) * 2009-03-27 2009-08-20 Sony Corp 画像信号処理装置、ビューファインダ、表示装置、画像信号処理方法、記録媒体及びプログラム

Also Published As

Publication number Publication date
TW417391B (en) 2001-01-01
DE69923508D1 (de) 2005-03-10
EP0986899A1 (en) 2000-03-22
EP0986899B1 (en) 2005-02-02
DE69923508T2 (de) 2006-01-12
JP3546691B2 (ja) 2004-07-28
MY124076A (en) 2006-06-30
CN1148952C (zh) 2004-05-05
KR20010013267A (ko) 2001-02-26
WO1999052274A1 (en) 1999-10-14
KR100361386B1 (ko) 2002-11-21
US6597407B1 (en) 2003-07-22
CN1263667A (zh) 2000-08-16

Similar Documents

Publication Publication Date Title
JP3546691B2 (ja) 輪郭補正回路
US4823190A (en) Apparatus for enhancing contours of television signal
US20020167614A1 (en) Edge correction circuit
JP3480615B2 (ja) 映像信号処理装置
JP3011413B2 (ja) 輪郭強調量調整回路およびテレビジョン受像機
JPH0276479A (ja) 画質補正装置
JPH11261849A (ja) デジタル信号処理回路
JP2001285672A (ja) 輪郭補正装置
JP3494888B2 (ja) 輪郭補正回路
JPH01212973A (ja) アパーチャ回路
JPH06141204A (ja) 輪郭補正回路
JPH10215390A (ja) 画質調整回路
JP2005033698A (ja) 撮像装置
JPH0879568A (ja) 水平輪郭補正回路
JPH0662278A (ja) 映像信号処理装置
JPH04306977A (ja) 輪郭補正装置
JP3601391B2 (ja) 輪郭補正装置および輪郭補正方法
JP2522948Y2 (ja) 色信号強調回路
JP2563952B2 (ja) 輝度信号色信号分離装置
JPS60186172A (ja) 映像信号処理装置
JPH08116549A (ja) 輪郭改善回路
JP2003163840A (ja) フリッカ補正回路
JPH09219804A (ja) 輪郭強調回路
JPH10150582A (ja) 輪郭補正回路
JPH07298099A (ja) 輪郭補正回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080423

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 10

EXPY Cancellation because of completion of term