JPH11285247A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH11285247A JPH11285247A JP10100054A JP10005498A JPH11285247A JP H11285247 A JPH11285247 A JP H11285247A JP 10100054 A JP10100054 A JP 10100054A JP 10005498 A JP10005498 A JP 10005498A JP H11285247 A JPH11285247 A JP H11285247A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- circuit
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電気的特性に優れたＤＣ−ＤＣコンバータを
提供する。 【解決手段】 スイッチ素子Ｑのオフ期間に、スイッチ
素子Ｑのドレイン電圧が入力電圧Ｖinまで低下したとき
に抵抗体５と抵抗体６の接続部Ｘの電圧がＮＯＲゲート
８のスレッショルド電圧に達してＮＯＲゲート８の出力
信号がハイレベルからローレベルに反転する電圧低下検
知回路を設ける。上記ローレベル信号を受けてＮＯＲゲ
ート１２の出力信号がハイレベルに反転し、これに伴い
ＮＯＲゲート１４からスイッチ素子Ｑへの出力パルス制
御信号レベルをハイレベルに反転させてスイッチ素子Ｑ
をオンさせるゼロ電圧スイッチング制御回路を設ける。
ＮＯＲゲート１４の出力パルス制御信号によってスイッ
チ素子Ｑのスイッチングが制御されるのでスイッチング
損失が無く、かつ、ゼロ電圧スイッチングを行うこと
で、スイッチ素子Ｑの寄生容量Ｃossの短絡損失も発生
しない。
提供する。 【解決手段】 スイッチ素子Ｑのオフ期間に、スイッチ
素子Ｑのドレイン電圧が入力電圧Ｖinまで低下したとき
に抵抗体５と抵抗体６の接続部Ｘの電圧がＮＯＲゲート
８のスレッショルド電圧に達してＮＯＲゲート８の出力
信号がハイレベルからローレベルに反転する電圧低下検
知回路を設ける。上記ローレベル信号を受けてＮＯＲゲ
ート１２の出力信号がハイレベルに反転し、これに伴い
ＮＯＲゲート１４からスイッチ素子Ｑへの出力パルス制
御信号レベルをハイレベルに反転させてスイッチ素子Ｑ
をオンさせるゼロ電圧スイッチング制御回路を設ける。
ＮＯＲゲート１４の出力パルス制御信号によってスイッ
チ素子Ｑのスイッチングが制御されるのでスイッチング
損失が無く、かつ、ゼロ電圧スイッチングを行うこと
で、スイッチ素子Ｑの寄生容量Ｃossの短絡損失も発生
しない。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の直流電圧又
は直流電流を安定的に出力することができるＤＣ−ＤＣ
コンバータに関するものである。
は直流電流を安定的に出力することができるＤＣ−ＤＣ
コンバータに関するものである。
【０００２】
【従来の技術】図５にはスイッチング電源等に組み込ま
れるＤＣ−ＤＣコンバータであるフライバックコンバー
タの主要回路構成例が示されている。このフライバック
コンバータはトランスＴを有し、このトランスＴの一次
コイルＮ１側にはトランジスタ素子（図５に示す例では
ＭＯＳ−ＦＥＴ）により構成されるスイッチ素子Ｑを有
した一次側回路Ｋが設けられており、上記スイッチ素子
Ｑにオン・オフ動作を制御する図２の（ｃ）に示すよう
なパルス制御信号を出力するための制御回路１がスイッ
チ素子Ｑに接続されている。また、トランスＴの二次コ
イルＮ２側には整流ダイオードＤと平滑コンデンサＣと
から成る整流平滑回路２が設けられている。
れるＤＣ−ＤＣコンバータであるフライバックコンバー
タの主要回路構成例が示されている。このフライバック
コンバータはトランスＴを有し、このトランスＴの一次
コイルＮ１側にはトランジスタ素子（図５に示す例では
ＭＯＳ−ＦＥＴ）により構成されるスイッチ素子Ｑを有
した一次側回路Ｋが設けられており、上記スイッチ素子
Ｑにオン・オフ動作を制御する図２の（ｃ）に示すよう
なパルス制御信号を出力するための制御回路１がスイッ
チ素子Ｑに接続されている。また、トランスＴの二次コ
イルＮ２側には整流ダイオードＤと平滑コンデンサＣと
から成る整流平滑回路２が設けられている。
【０００３】上記制御回路１からスイッチ素子Ｑのゲー
ト（Ｇ）に加えられるパルス制御信号のレベルがハイレ
ベル（Ｈ）であるときにはスイッチ素子Ｑはスイッチオ
ン状態となり、このスイッチ素子Ｑのオン期間には入力
電圧Ｖinが上記一次コイルＮ１とスイッチ素子Ｑを通っ
て通電し、一次コイルＮ１にはエネルギーが蓄積され
る。
ト（Ｇ）に加えられるパルス制御信号のレベルがハイレ
ベル（Ｈ）であるときにはスイッチ素子Ｑはスイッチオ
ン状態となり、このスイッチ素子Ｑのオン期間には入力
電圧Ｖinが上記一次コイルＮ１とスイッチ素子Ｑを通っ
て通電し、一次コイルＮ１にはエネルギーが蓄積され
る。
【０００４】その後、制御回路１の出力パルス制御信号
レベルがハイレベルからローレベル（Ｌ）に反転する
と、スイッチ素子Ｑはスイッチオフ状態となり、トラン
スＴの一次側には、スイッチ素子Ｑのドレイン（Ｄ）側
に図２の（ａ）に示すような一次側パルスが発生してス
イッチ素子Ｑのドレイン（Ｄ）−ソース（Ｓ）間の寄生
容量Ｃossに電荷が充電される。このスイッチ素子Ｑの
オフ期間には一次コイルＮ１の蓄積エネルギーが二次コ
イルＮ２に伝達されて出力され該出力エネルギーは上記
整流平滑回路２によって整流平滑されて直流の信号が負
荷３に出力される。
レベルがハイレベルからローレベル（Ｌ）に反転する
と、スイッチ素子Ｑはスイッチオフ状態となり、トラン
スＴの一次側には、スイッチ素子Ｑのドレイン（Ｄ）側
に図２の（ａ）に示すような一次側パルスが発生してス
イッチ素子Ｑのドレイン（Ｄ）−ソース（Ｓ）間の寄生
容量Ｃossに電荷が充電される。このスイッチ素子Ｑの
オフ期間には一次コイルＮ１の蓄積エネルギーが二次コ
イルＮ２に伝達されて出力され該出力エネルギーは上記
整流平滑回路２によって整流平滑されて直流の信号が負
荷３に出力される。
【０００５】上記制御回路１は二次側から負荷３に出力
される電流又は電圧のレベルを設定のレベルに安定化す
るためにスイッチ素子Ｑに加えるパルス制御信号のオン
期間、つまり、ハイレベルである期間を可変制御する構
成を有しており、この制御回路１の制御動作によって出
力電流又は出力電圧のレベルを設定レベルに安定化させ
ることが可能である。
される電流又は電圧のレベルを設定のレベルに安定化す
るためにスイッチ素子Ｑに加えるパルス制御信号のオン
期間、つまり、ハイレベルである期間を可変制御する構
成を有しており、この制御回路１の制御動作によって出
力電流又は出力電圧のレベルを設定レベルに安定化させ
ることが可能である。
【０００６】
【発明が解決しようとする課題】ところで、上記制御回
路１は、市販されているＰＷＭ（pulse-width modulati
on（パルス幅変調））制御ＩＣや、ＰＦＭ（pulse-freq
uency modulation（パルス周波数変調））制御ＩＣを用
いて構成されることが考えられるが、それらＰＷＭ制御
ＩＣやＰＦＭ制御ＩＣは高価なものであり、低コストが
要求されるＤＣ−ＤＣコンバータにはそれら高価である
制御ＩＣを採用するのは困難であることから、それら制
御ＩＣを使用せずに制御回路１を構成して価格を低く抑
制したＲＣＣ（Ringing Choke Converter）タイプのＤ
Ｃ−ＤＣコンバータ（自励式のＤＣ−ＤＣコンバータ）
が多く使用されている。
路１は、市販されているＰＷＭ（pulse-width modulati
on（パルス幅変調））制御ＩＣや、ＰＦＭ（pulse-freq
uency modulation（パルス周波数変調））制御ＩＣを用
いて構成されることが考えられるが、それらＰＷＭ制御
ＩＣやＰＦＭ制御ＩＣは高価なものであり、低コストが
要求されるＤＣ−ＤＣコンバータにはそれら高価である
制御ＩＣを採用するのは困難であることから、それら制
御ＩＣを使用せずに制御回路１を構成して価格を低く抑
制したＲＣＣ（Ringing Choke Converter）タイプのＤ
Ｃ−ＤＣコンバータ（自励式のＤＣ−ＤＣコンバータ）
が多く使用されている。
【０００７】しかしながら、上記ＲＣＣタイプのＤＣ−
ＤＣコンバータでは、スイッチの駆動スピードが遅いの
で、スイッチ素子Ｑがオンするときとオフするときとの
両方ともにスイッチング損失が大きく、また、スイッチ
素子Ｑの寄生容量Ｃossに電荷が蓄積されている状態か
らスイッチ素子Ｑがオンするので、その寄生容量Ｃoss
に蓄積されていた電荷がスイッチ素子Ｑのドレイン−ソ
ース間を通って放電し、スイッチオン時に短絡損失が生
じる。
ＤＣコンバータでは、スイッチの駆動スピードが遅いの
で、スイッチ素子Ｑがオンするときとオフするときとの
両方ともにスイッチング損失が大きく、また、スイッチ
素子Ｑの寄生容量Ｃossに電荷が蓄積されている状態か
らスイッチ素子Ｑがオンするので、その寄生容量Ｃoss
に蓄積されていた電荷がスイッチ素子Ｑのドレイン−ソ
ース間を通って放電し、スイッチオン時に短絡損失が生
じる。
【０００８】上記スイッチング損失および短絡損失はス
イッチング周波数に応じて増加するので、スイッチング
周波数の高周波化によるスイッチング電源の小型化が困
難である。
イッチング周波数に応じて増加するので、スイッチング
周波数の高周波化によるスイッチング電源の小型化が困
難である。
【０００９】この発明は上記課題を解決するために成さ
れたものであり、その目的は、スイッチング損失および
短絡損失を抑制でき電気特性の向上が図れ、かつ、安価
なＤＣ−ＤＣコンバータを提供することにある。
れたものであり、その目的は、スイッチング損失および
短絡損失を抑制でき電気特性の向上が図れ、かつ、安価
なＤＣ−ＤＣコンバータを提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、次のような構成をもって前記課題を解
決する手段としている。すなわち、第１の発明は、スイ
ッチ素子のオン・オフ動作に同期して直流の入力電圧を
利用したＬＣ共振を行いスイッチ素子のオフ期間に一次
側パルスを発生させ二次側にエネルギーを出力する一次
側回路と、上記スイッチ素子にオン・オフ動作を制御す
るパルス制御信号を出力する発振回路とを有し、上記二
次側から出力される電流又は電圧を安定化する方向に上
記発振回路から出力されるパルス制御信号のオン期間を
可変制御するＤＣ−ＤＣコンバータにおいて、上記発振
回路は少なくとも２個の論理素子を有するマルチバイブ
レータにより構成されており、上記スイッチ素子に印加
される前記一次側パルスの印加電圧を直接的又は間接的
に検出し、上記マルチバイブレータから出力されるパル
ス制御信号のレベルがローレベルであるスイッチ素子の
オフ期間に、スイッチ素子の印加電圧が上記入力電圧よ
りも高いオフ期間電圧から入力電圧領域まで低下したこ
とを検知した以降に、上記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子をオンさせるゼロ電圧スイッチング
制御回路が設けられている構成をもって前記課題を解決
する手段としている。
に、この発明は、次のような構成をもって前記課題を解
決する手段としている。すなわち、第１の発明は、スイ
ッチ素子のオン・オフ動作に同期して直流の入力電圧を
利用したＬＣ共振を行いスイッチ素子のオフ期間に一次
側パルスを発生させ二次側にエネルギーを出力する一次
側回路と、上記スイッチ素子にオン・オフ動作を制御す
るパルス制御信号を出力する発振回路とを有し、上記二
次側から出力される電流又は電圧を安定化する方向に上
記発振回路から出力されるパルス制御信号のオン期間を
可変制御するＤＣ−ＤＣコンバータにおいて、上記発振
回路は少なくとも２個の論理素子を有するマルチバイブ
レータにより構成されており、上記スイッチ素子に印加
される前記一次側パルスの印加電圧を直接的又は間接的
に検出し、上記マルチバイブレータから出力されるパル
ス制御信号のレベルがローレベルであるスイッチ素子の
オフ期間に、スイッチ素子の印加電圧が上記入力電圧よ
りも高いオフ期間電圧から入力電圧領域まで低下したこ
とを検知した以降に、上記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子をオンさせるゼロ電圧スイッチング
制御回路が設けられている構成をもって前記課題を解決
する手段としている。
【００１１】第２の発明は、上記第１の発明を構成する
ゼロ電圧スイッチング制御回路は、スイッチ素子のオフ
期間に、スイッチ素子の印加電圧が入力電圧よりも高い
オフ期間電圧から一次側パルスのＡＣ零電圧レベルであ
る入力電圧まで低下したことを検知した以降に、マルチ
バイブレータの出力パルス制御信号レベルをハイレベル
に反転させてスイッチ素子をオンさせる構成と成してい
る構成をもって前記課題を解決する手段としている。
ゼロ電圧スイッチング制御回路は、スイッチ素子のオフ
期間に、スイッチ素子の印加電圧が入力電圧よりも高い
オフ期間電圧から一次側パルスのＡＣ零電圧レベルであ
る入力電圧まで低下したことを検知した以降に、マルチ
バイブレータの出力パルス制御信号レベルをハイレベル
に反転させてスイッチ素子をオンさせる構成と成してい
る構成をもって前記課題を解決する手段としている。
【００１２】第３の発明は、上記第１又は第２の発明の
構成に加えて、マルチバイブレータの出力パルス制御信
号がゼロ電圧スイッチング制御回路によってハイレベル
に反転してから次の一次側パルスが出力されるまでの間
は、上記ゼロ電圧スイッチング制御回路のスイッチオン
動作を休止させるゼロ電圧スイッチング動作休止回路が
設けられている構成をもって前記課題を解決する手段と
している。
構成に加えて、マルチバイブレータの出力パルス制御信
号がゼロ電圧スイッチング制御回路によってハイレベル
に反転してから次の一次側パルスが出力されるまでの間
は、上記ゼロ電圧スイッチング制御回路のスイッチオン
動作を休止させるゼロ電圧スイッチング動作休止回路が
設けられている構成をもって前記課題を解決する手段と
している。
【００１３】上記構成の発明において、発振回路は少な
くとも２個の論理素子を有するマルチバイブレータによ
り構成され、該マルチバイブレータからスイッチ素子に
出力されるパルス制御信号のレベルがローレベルである
スイッチ素子のオフ期間に、スイッチ素子の印加電圧が
入力電圧よりも高いオフ期間電圧から入力電圧領域まで
低下したことが検知されると、ゼロ電圧スイッチング制
御回路が上記マルチバイブレータの出力パルス制御信号
レベルをローレベルからハイレベルに反転させ、スイッ
チ素子をオンさせる。
くとも２個の論理素子を有するマルチバイブレータによ
り構成され、該マルチバイブレータからスイッチ素子に
出力されるパルス制御信号のレベルがローレベルである
スイッチ素子のオフ期間に、スイッチ素子の印加電圧が
入力電圧よりも高いオフ期間電圧から入力電圧領域まで
低下したことが検知されると、ゼロ電圧スイッチング制
御回路が上記マルチバイブレータの出力パルス制御信号
レベルをローレベルからハイレベルに反転させ、スイッ
チ素子をオンさせる。
【００１４】スイッチ素子の印加電圧が入力電圧領域ま
で低下したときには、ＬＣ共振によってスイッチ素子の
寄生容量には電荷が殆ど無い状態であることから、この
状態であるときにスイッチ素子をオンさせることによっ
て、短絡損失は殆どなく、スイッチ素子のオン時におけ
る短絡損失の問題が回避される。また、マルチバイブレ
ータはパルス制御信号レベルをローレベルからハイレベ
ルに、また、ハイレベルからローレベルに瞬時に反転さ
せることができるので、スイッチ素子は瞬間的にオン状
態とオフ状態が切り換わり、このことによって、スイッ
チング損失が殆ど発生せず、スイッチング損失の問題も
回避される。
で低下したときには、ＬＣ共振によってスイッチ素子の
寄生容量には電荷が殆ど無い状態であることから、この
状態であるときにスイッチ素子をオンさせることによっ
て、短絡損失は殆どなく、スイッチ素子のオン時におけ
る短絡損失の問題が回避される。また、マルチバイブレ
ータはパルス制御信号レベルをローレベルからハイレベ
ルに、また、ハイレベルからローレベルに瞬時に反転さ
せることができるので、スイッチ素子は瞬間的にオン状
態とオフ状態が切り換わり、このことによって、スイッ
チング損失が殆ど発生せず、スイッチング損失の問題も
回避される。
【００１５】この発明のＤＣ−ＤＣコンバータは高価な
部品を用いなくても製造することが可能である上に、上
記の如く、スイッチング損失と短絡損失を共に抑制する
ことができて電気特性に優れたものであるので、前記課
題が解決される。
部品を用いなくても製造することが可能である上に、上
記の如く、スイッチング損失と短絡損失を共に抑制する
ことができて電気特性に優れたものであるので、前記課
題が解決される。
【００１６】
【発明の実施の形態】以下に、この発明に係る実施形態
例を図面に基づき説明する。
例を図面に基づき説明する。
【００１７】図１にはこの実施形態例のＤＣ−ＤＣコン
バータであるフライバックコンバータの主要回路構成が
示されている。なお、この実施形態例では、前記図５に
示したフライバックコンバータと同一回路構成部分には
同一符号を付し、その重複説明は省略する。
バータであるフライバックコンバータの主要回路構成が
示されている。なお、この実施形態例では、前記図５に
示したフライバックコンバータと同一回路構成部分には
同一符号を付し、その重複説明は省略する。
【００１８】この実施形態例のＤＣ−ＤＣコンバータ
は、スイッチ素子Ｑの駆動制御を行う制御回路１に特徴
があり、ＤＣ−ＤＣコンバータの価格を低く抑制するこ
とが可能であるばかりでなく、スイッチ素子Ｑのスイッ
チング損失および短絡損失をほぼ無くすことが可能な構
成を有している。
は、スイッチ素子Ｑの駆動制御を行う制御回路１に特徴
があり、ＤＣ−ＤＣコンバータの価格を低く抑制するこ
とが可能であるばかりでなく、スイッチ素子Ｑのスイッ
チング損失および短絡損失をほぼ無くすことが可能な構
成を有している。
【００１９】図１において、トランスＴには補助コイル
ＮＳが設けられ、この補助コイルＮＳの一端側には抵抗
体５の一端側が接続され、この抵抗体５の他端側には抵
抗体６の一端側が接続され、この抵抗体６の他端側は直
流バイアス電源７の正極側に接続され、直流バイアス電
源７の負極側は前記補助コイルＮＳの他端側に接続され
ている。
ＮＳが設けられ、この補助コイルＮＳの一端側には抵抗
体５の一端側が接続され、この抵抗体５の他端側には抵
抗体６の一端側が接続され、この抵抗体６の他端側は直
流バイアス電源７の正極側に接続され、直流バイアス電
源７の負極側は前記補助コイルＮＳの他端側に接続され
ている。
【００２０】上記直流バイアス電源７は直流の電圧を出
力することができるものであればよく、その回路構成に
は様々な構成があり、ここでは、それら何れの構成の回
路を採用してもよいが、その一例が図３に示されてい
る。この図３に示す回路は、上記補助コイルＮＳから出
力されるエネルギーを整流ダイオードＤ１と平滑コンデ
ンサＣ１とによって整流平滑して所定の直流電圧Ｖccを
出力するものである。
力することができるものであればよく、その回路構成に
は様々な構成があり、ここでは、それら何れの構成の回
路を採用してもよいが、その一例が図３に示されてい
る。この図３に示す回路は、上記補助コイルＮＳから出
力されるエネルギーを整流ダイオードＤ１と平滑コンデ
ンサＣ１とによって整流平滑して所定の直流電圧Ｖccを
出力するものである。
【００２１】前記図１に示す抵抗体５と抵抗体６の接続
部Ｘには論理素子であるＮＯＲゲート８の入力端子ｂと
ダイオード１０のカソード側とがそれぞれ接続され、ダ
イオード１０のアノード側にはコンデンサ１１の一端側
と論理素子であるＮＯＲゲート１２の入力端子ａとがそ
れぞれ接続されており、上記コンデンサ１１の他端側は
前記補助コイルＮＳと直流バイアス電源７の負極側との
接続部に接続されている。また、この補助コイルＮＳと
直流バイアス電源７の負極側との接続部には、前記ＮＯ
Ｒゲート８の入力端子ａと、論理素子であるＮＯＲゲー
ト１３の入力端子ｂと、論理素子であるＮＯＲゲート１
４の入力端子ｂとがそれぞれ接続されている。
部Ｘには論理素子であるＮＯＲゲート８の入力端子ｂと
ダイオード１０のカソード側とがそれぞれ接続され、ダ
イオード１０のアノード側にはコンデンサ１１の一端側
と論理素子であるＮＯＲゲート１２の入力端子ａとがそ
れぞれ接続されており、上記コンデンサ１１の他端側は
前記補助コイルＮＳと直流バイアス電源７の負極側との
接続部に接続されている。また、この補助コイルＮＳと
直流バイアス電源７の負極側との接続部には、前記ＮＯ
Ｒゲート８の入力端子ａと、論理素子であるＮＯＲゲー
ト１３の入力端子ｂと、論理素子であるＮＯＲゲート１
４の入力端子ｂとがそれぞれ接続されている。
【００２２】前記ＮＯＲゲート８の出力端子は前記ＮＯ
Ｒゲート１２の入力端子ｂに接続され、ＮＯＲゲート１
２の出力端子は抵抗体１５の一端側に接続され、該抵抗
体１５の他端側にはダイオード１６のアノード側が接続
され、このダイオード１６のカソード側は前記ＮＯＲゲ
ート１３の入力端子ａに接続され、このＮＯＲゲート１
３の出力端子は前記ＮＯＲゲート１４の入力端子ａに接
続されている。このＮＯＲゲート１４の出力端子にはダ
イオード１７のアノード側とコンデンサ１８の一端側と
がそれぞれ接続され、上記ダイオード１７のカソード側
が前記ＮＯＲゲート１２の入力端子ａに接続されてい
る。上記コンデンサ１８の他端側はダイオード２０のア
ノード側と抵抗体２１の一端側と前記ＮＯＲゲート１３
の入力端子ａとにそれぞれ接続されており、上記抵抗体
２１の他端側は前記ＮＯＲゲート１４の入力端子ａに接
続されている。
Ｒゲート１２の入力端子ｂに接続され、ＮＯＲゲート１
２の出力端子は抵抗体１５の一端側に接続され、該抵抗
体１５の他端側にはダイオード１６のアノード側が接続
され、このダイオード１６のカソード側は前記ＮＯＲゲ
ート１３の入力端子ａに接続され、このＮＯＲゲート１
３の出力端子は前記ＮＯＲゲート１４の入力端子ａに接
続されている。このＮＯＲゲート１４の出力端子にはダ
イオード１７のアノード側とコンデンサ１８の一端側と
がそれぞれ接続され、上記ダイオード１７のカソード側
が前記ＮＯＲゲート１２の入力端子ａに接続されてい
る。上記コンデンサ１８の他端側はダイオード２０のア
ノード側と抵抗体２１の一端側と前記ＮＯＲゲート１３
の入力端子ａとにそれぞれ接続されており、上記抵抗体
２１の他端側は前記ＮＯＲゲート１４の入力端子ａに接
続されている。
【００２３】また、前記ダイオード２０のカソード側は
インピーダンス可変回路２２に接続され、このインピー
ダンス可変回路２２の出力側は前記ＮＯＲゲート１４の
入力端子ａに接続されている。
インピーダンス可変回路２２に接続され、このインピー
ダンス可変回路２２の出力側は前記ＮＯＲゲート１４の
入力端子ａに接続されている。
【００２４】また、負荷３に出力電圧分圧抵抗体２４と
出力電圧分圧抵抗体２５の直列接続体が並列的に接続さ
れ、平滑コンデンサＣと負荷３との間には出力電流検出
抵抗体２６が直列的に介設されている。上記出力電圧分
圧抵抗体２４と出力電圧分圧抵抗体２５の接続部と、出
力電圧分圧抵抗体２５と出力電流検出抵抗体２６の接続
部と、出力電流検出抵抗体２６とコンデンサＣの接続部
とはそれぞれフィードバック信号形成回路２７の所定の
入力側に接続され、このフィードバック信号形成回路２
７の出力側はフィードバック信号伝達回路２８の入力側
に接続され、このフィードバック信号伝達回路２８の出
力側は前記インピーダンス可変回路２２に接続されてい
る。
出力電圧分圧抵抗体２５の直列接続体が並列的に接続さ
れ、平滑コンデンサＣと負荷３との間には出力電流検出
抵抗体２６が直列的に介設されている。上記出力電圧分
圧抵抗体２４と出力電圧分圧抵抗体２５の接続部と、出
力電圧分圧抵抗体２５と出力電流検出抵抗体２６の接続
部と、出力電流検出抵抗体２６とコンデンサＣの接続部
とはそれぞれフィードバック信号形成回路２７の所定の
入力側に接続され、このフィードバック信号形成回路２
７の出力側はフィードバック信号伝達回路２８の入力側
に接続され、このフィードバック信号伝達回路２８の出
力側は前記インピーダンス可変回路２２に接続されてい
る。
【００２５】この実施形態例では、前記ＮＯＲゲート１
４の出力側がスイッチ素子Ｑのゲートに接続されてお
り、該ＮＯＲゲート１４からスイッチ素子Ｑのゲートに
出力される図２の（ｃ）に示すようなパルス制御信号に
よってスイッチ素子Ｑのオン・オフ動作が制御される。
具体的には、ＮＯＲゲート１４からスイッチ素子Ｑのゲ
ートに加えられるパルス制御信号レベルがハイレベルで
あるときにはスイッチ素子Ｑのドレイン−ソース間はオ
ン状態となり、上記パルス制御信号レベルがローレベル
であるときにはスイッチ素子Ｑのドレイン−ソース間は
オフ状態となる。
４の出力側がスイッチ素子Ｑのゲートに接続されてお
り、該ＮＯＲゲート１４からスイッチ素子Ｑのゲートに
出力される図２の（ｃ）に示すようなパルス制御信号に
よってスイッチ素子Ｑのオン・オフ動作が制御される。
具体的には、ＮＯＲゲート１４からスイッチ素子Ｑのゲ
ートに加えられるパルス制御信号レベルがハイレベルで
あるときにはスイッチ素子Ｑのドレイン−ソース間はオ
ン状態となり、上記パルス制御信号レベルがローレベル
であるときにはスイッチ素子Ｑのドレイン−ソース間は
オフ状態となる。
【００２６】上記出力電圧分圧抵抗体２４，２５によっ
て、負荷３に出力される出力電圧を分圧して検出する出
力電圧検出回路が構成され、出力電流検出抵抗体２６に
よって、負荷３に出力される出力電流を検出する出力電
流検出回路が構成されている。
て、負荷３に出力される出力電圧を分圧して検出する出
力電圧検出回路が構成され、出力電流検出抵抗体２６に
よって、負荷３に出力される出力電流を検出する出力電
流検出回路が構成されている。
【００２７】上記フィードバック信号形成回路２７は、
負荷３に出力される出力電圧が設定の出力電圧からずれ
て上記出力電圧検出回路から検出出力される検出電圧が
基準電圧からずれているときには、基準電圧に対する上
記検出電圧の偏差に応じたレベルを持つフィードバック
信号を出力し、また、負荷３に出力される出力電流が設
定の出力電流からずれて上記出力電流検出回路から検出
出力される検出電流が基準電流からずれているときに
は、基準電流に対する上記検出電流の偏差に応じたレベ
ルを持つフィードバック信号を出力する回路構成を有し
ている。
負荷３に出力される出力電圧が設定の出力電圧からずれ
て上記出力電圧検出回路から検出出力される検出電圧が
基準電圧からずれているときには、基準電圧に対する上
記検出電圧の偏差に応じたレベルを持つフィードバック
信号を出力し、また、負荷３に出力される出力電流が設
定の出力電流からずれて上記出力電流検出回路から検出
出力される検出電流が基準電流からずれているときに
は、基準電流に対する上記検出電流の偏差に応じたレベ
ルを持つフィードバック信号を出力する回路構成を有し
ている。
【００２８】フィードバック信号伝達回路２８は上記フ
ィードバック信号形成回路２７から出力されたフィード
バック信号をインピーダンス可変回路２２に伝達するた
めの回路構成を有し、例えば、フォトカプラにより構成
される。フォトカプラを用いた場合には、インピーダン
ス可変回路２２側とフィードバック信号形成回路２７側
とは絶縁され、この絶縁部分ではフィードバック信号は
光を用いてフィードバック信号形成回路２７側からイン
ピーダンス可変回路２２側へ伝達される。
ィードバック信号形成回路２７から出力されたフィード
バック信号をインピーダンス可変回路２２に伝達するた
めの回路構成を有し、例えば、フォトカプラにより構成
される。フォトカプラを用いた場合には、インピーダン
ス可変回路２２側とフィードバック信号形成回路２７側
とは絶縁され、この絶縁部分ではフィードバック信号は
光を用いてフィードバック信号形成回路２７側からイン
ピーダンス可変回路２２側へ伝達される。
【００２９】上記ＮＯＲゲート１３，１４とコンデンサ
１８と抵抗体２１とによって、前記図２の（ｃ）に示す
ようなパルス制御信号を発振出力する発振回路であるマ
ルチバイブレータが構成されている。上記インピーダン
ス可変回路２２は前記フィードバック信号形成回路２７
からフィードバック信号伝達回路２８を介して加えられ
たフィードバック信号のレベルに応じてインピーダンス
（等価抵抗）が変化する可変インピーダンス素子を有し
て構成されており、このインピーダンス可変回路２２と
ダイオード２０によって、パルス幅可変制御回路が構成
されている。このパルス幅可変制御回路は、上記ダイオ
ード２０とインピーダンス可変回路２２によって、上記
マルチバイブレータから出力されるパルス制御信号のレ
ベルをハイレベルからローレベルに反転させるオフタイ
ミングを上記フィードバック信号レベルに応じて可変制
御して上記パルス制御信号の図２の（ｃ）に示すオン期
間Ｈonを負荷３への出力信号の安定化方向に可変制御す
る構成を備えている。
１８と抵抗体２１とによって、前記図２の（ｃ）に示す
ようなパルス制御信号を発振出力する発振回路であるマ
ルチバイブレータが構成されている。上記インピーダン
ス可変回路２２は前記フィードバック信号形成回路２７
からフィードバック信号伝達回路２８を介して加えられ
たフィードバック信号のレベルに応じてインピーダンス
（等価抵抗）が変化する可変インピーダンス素子を有し
て構成されており、このインピーダンス可変回路２２と
ダイオード２０によって、パルス幅可変制御回路が構成
されている。このパルス幅可変制御回路は、上記ダイオ
ード２０とインピーダンス可変回路２２によって、上記
マルチバイブレータから出力されるパルス制御信号のレ
ベルをハイレベルからローレベルに反転させるオフタイ
ミングを上記フィードバック信号レベルに応じて可変制
御して上記パルス制御信号の図２の（ｃ）に示すオン期
間Ｈonを負荷３への出力信号の安定化方向に可変制御す
る構成を備えている。
【００３０】つまり、スイッチ素子Ｑのオン期間を短く
すると、負荷３への出力電流又は出力電圧のレベルを低
下させることができ、反対に、スイッチ素子Ｑのオン期
間を長くすると、負荷３への出力電流又は出力電圧のレ
ベルを上昇させることができることから、上記パルス幅
可変制御回路は、負荷３への出力電流又は出力電圧のレ
ベルが設定レベルよりも上側にずれているときには、そ
のずれ量に応じてインピーダンス可変回路２２の可変イ
ンピーダンス素子のインピーダンスがパルス制御信号の
オン期間Ｈonを短くする方向に可変し、このことによ
り、ＮＯＲゲート１４からスイッチ素子Ｑに加えられる
パルス制御信号のオン期間を短くする方向に可変制御し
て出力電流又は出力電圧のレベルを低下させて設定レベ
ルに補正させ、また、反対に、出力信号レベルが設定レ
ベルよりも下側にずれているときには、そのずれ量に応
じてインピーダンス可変回路２２の可変インピーダンス
素子のインピーダンスがパルス制御信号のオン期間Ｈon
を長くする方向に可変し、このことにより、パルス制御
信号のオン期間を長くする方向に可変制御して出力電流
又は出力電圧のレベルを増加させて設定レベルに補償さ
せる構成を有する。
すると、負荷３への出力電流又は出力電圧のレベルを低
下させることができ、反対に、スイッチ素子Ｑのオン期
間を長くすると、負荷３への出力電流又は出力電圧のレ
ベルを上昇させることができることから、上記パルス幅
可変制御回路は、負荷３への出力電流又は出力電圧のレ
ベルが設定レベルよりも上側にずれているときには、そ
のずれ量に応じてインピーダンス可変回路２２の可変イ
ンピーダンス素子のインピーダンスがパルス制御信号の
オン期間Ｈonを短くする方向に可変し、このことによ
り、ＮＯＲゲート１４からスイッチ素子Ｑに加えられる
パルス制御信号のオン期間を短くする方向に可変制御し
て出力電流又は出力電圧のレベルを低下させて設定レベ
ルに補正させ、また、反対に、出力信号レベルが設定レ
ベルよりも下側にずれているときには、そのずれ量に応
じてインピーダンス可変回路２２の可変インピーダンス
素子のインピーダンスがパルス制御信号のオン期間Ｈon
を長くする方向に可変し、このことにより、パルス制御
信号のオン期間を長くする方向に可変制御して出力電流
又は出力電圧のレベルを増加させて設定レベルに補償さ
せる構成を有する。
【００３１】前記補助コイルＮＳによって、スイッチ素
子Ｑのドレイン−ソース間に印加する一次側パルスの印
加電圧を間接的に検出するスイッチ素子の印加電圧検出
部が構成されており、上記補助コイルＮＳと抵抗体５，
６と直流バイアス電源７とＮＯＲゲート８によって、電
圧低下検知回路が構成されている。この電圧低下検知回
路は、スイッチ素子Ｑのオフ期間に、スイッチ素子Ｑの
印加電圧（ドレイン電圧）が入力電圧Ｖinよりも高い図
２の（ａ）に示すオフ期間電圧Ｖoffから入力電圧Ｖin
まで低下したときに、スイッチ素子Ｑの印加電圧が上記
入力電圧Ｖinまで低下したことを知らせる信号を出力す
る構成を有している。
子Ｑのドレイン−ソース間に印加する一次側パルスの印
加電圧を間接的に検出するスイッチ素子の印加電圧検出
部が構成されており、上記補助コイルＮＳと抵抗体５，
６と直流バイアス電源７とＮＯＲゲート８によって、電
圧低下検知回路が構成されている。この電圧低下検知回
路は、スイッチ素子Ｑのオフ期間に、スイッチ素子Ｑの
印加電圧（ドレイン電圧）が入力電圧Ｖinよりも高い図
２の（ａ）に示すオフ期間電圧Ｖoffから入力電圧Ｖin
まで低下したときに、スイッチ素子Ｑの印加電圧が上記
入力電圧Ｖinまで低下したことを知らせる信号を出力す
る構成を有している。
【００３２】つまり、補助コイルＮＳにはスイッチ素子
Ｑのドレイン電圧の波形に対応したパルスが発生し、こ
れに伴い、抵抗体５と抵抗体６の接続部Ｘには、スイッ
チ素子Ｑの印加電圧波形を反転させた図２の（ｄ）に示
すような波形を持つ電圧が印加され、この電圧がＮＯＲ
ゲート８の入力端子ｂに加えられる。
Ｑのドレイン電圧の波形に対応したパルスが発生し、こ
れに伴い、抵抗体５と抵抗体６の接続部Ｘには、スイッ
チ素子Ｑの印加電圧波形を反転させた図２の（ｄ）に示
すような波形を持つ電圧が印加され、この電圧がＮＯＲ
ゲート８の入力端子ｂに加えられる。
【００３３】スイッチ素子Ｑのオフ期間に、トランスＴ
のエネルギーが一次側から二次側に伝達されている間
は、スイッチ素子Ｑの印加電圧は、図２の（ａ）に示す
ように、入力電圧Ｖinよりも高いオフ期間電圧Ｖoffに
ほぼ安定しているが、上記一次側から二次側へのエネル
ギーの伝達が終了すると、一次コイルＮ１とスイッチ素
子Ｑの寄生容量ＣossとによるＬＣ共振が開始され、ス
イッチ素子Ｑの寄生容量Ｃossに充電されていた電荷が
一次コイルＮ１に流出し始め、スイッチ素子Ｑの印加電
圧は低下していく。
のエネルギーが一次側から二次側に伝達されている間
は、スイッチ素子Ｑの印加電圧は、図２の（ａ）に示す
ように、入力電圧Ｖinよりも高いオフ期間電圧Ｖoffに
ほぼ安定しているが、上記一次側から二次側へのエネル
ギーの伝達が終了すると、一次コイルＮ１とスイッチ素
子Ｑの寄生容量ＣossとによるＬＣ共振が開始され、ス
イッチ素子Ｑの寄生容量Ｃossに充電されていた電荷が
一次コイルＮ１に流出し始め、スイッチ素子Ｑの印加電
圧は低下していく。
【００３４】このスイッチ素子Ｑの印加電圧の低下によ
ってＮＯＲゲート８の入力端子ｂに加えられる信号レベ
ルが増加し、スイッチ素子Ｑの印加電圧が入力電圧Ｖin
まで低下したときにＮＯＲゲート８の入力端子ｂに加え
られる信号レベルがＮＯＲゲート８の設定のスレッショ
ルド電圧に達するように抵抗体５，６や直流バイアス電
源７の回路定数が設定されている。
ってＮＯＲゲート８の入力端子ｂに加えられる信号レベ
ルが増加し、スイッチ素子Ｑの印加電圧が入力電圧Ｖin
まで低下したときにＮＯＲゲート８の入力端子ｂに加え
られる信号レベルがＮＯＲゲート８の設定のスレッショ
ルド電圧に達するように抵抗体５，６や直流バイアス電
源７の回路定数が設定されている。
【００３５】ＮＯＲゲートは２個の入力端子ａ，ｂの少
なくとも一方に設定のスレッショルド電圧以上のハイレ
ベルな信号が加えられている間には出力するパルス信号
レベルをローレベルにするものであり、前記直流バイア
ス電源７によってＮＯＲゲート８の入力端子ａに加えら
れる信号レベルは常にローレベルに保持されていること
から、上記の如く、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下にしたときにＮＯＲゲート８の入力端子
ｂにスレッショルド電圧以上のハイレベルな信号が加え
られるように構成することによって、ＮＯＲゲート８の
出力信号レベルはハイレベルからローレベルに反転し
て、スイッチ素子Ｑの印加電圧が入力電圧Ｖinまで低下
したことを知らせる信号が電圧低下検知回路から出力さ
れる構成と成している。
なくとも一方に設定のスレッショルド電圧以上のハイレ
ベルな信号が加えられている間には出力するパルス信号
レベルをローレベルにするものであり、前記直流バイア
ス電源７によってＮＯＲゲート８の入力端子ａに加えら
れる信号レベルは常にローレベルに保持されていること
から、上記の如く、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下にしたときにＮＯＲゲート８の入力端子
ｂにスレッショルド電圧以上のハイレベルな信号が加え
られるように構成することによって、ＮＯＲゲート８の
出力信号レベルはハイレベルからローレベルに反転し
て、スイッチ素子Ｑの印加電圧が入力電圧Ｖinまで低下
したことを知らせる信号が電圧低下検知回路から出力さ
れる構成と成している。
【００３６】前記ＮＯＲゲート１２と抵抗体１５とダイ
オード１６とによって、上記電圧低下検知回路の電圧低
下検知信号を受けて、前記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子Ｑをオンさせるためのトリガーを発
生するゼロ電圧検知トリガー発生回路が構成されてお
り、上記電圧低下検知回路とゼロ電圧検知トリガー発生
回路とによってゼロ電圧スイッチング制御回路が構成さ
れている。
オード１６とによって、上記電圧低下検知回路の電圧低
下検知信号を受けて、前記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子Ｑをオンさせるためのトリガーを発
生するゼロ電圧検知トリガー発生回路が構成されてお
り、上記電圧低下検知回路とゼロ電圧検知トリガー発生
回路とによってゼロ電圧スイッチング制御回路が構成さ
れている。
【００３７】この実施形態例では、スイッチ素子Ｑの印
加電圧が前記入力電圧Ｖinまで低下したときから、前記
一次コイルＮ１と寄生容量ＣossとによるＬＣ共振の４
分の１周期が経過した後に、スイッチ素子Ｑをスイッチ
オンするように、前記ゼロ電圧スイッチング制御回路の
各回路定数が設定されている。
加電圧が前記入力電圧Ｖinまで低下したときから、前記
一次コイルＮ１と寄生容量ＣossとによるＬＣ共振の４
分の１周期が経過した後に、スイッチ素子Ｑをスイッチ
オンするように、前記ゼロ電圧スイッチング制御回路の
各回路定数が設定されている。
【００３８】上記のように、スイッチ素子Ｑの印加電圧
が入力電圧Ｖinまで低下した後に、時間遅れをおいて、
スイッチ素子Ｑをスイッチオンさせることによって、ス
イッチ素子Ｑは印加電圧が最低に低下した状態でスイッ
チオンすることができる。
が入力電圧Ｖinまで低下した後に、時間遅れをおいて、
スイッチ素子Ｑをスイッチオンさせることによって、ス
イッチ素子Ｑは印加電圧が最低に低下した状態でスイッ
チオンすることができる。
【００３９】さらに、ダイオード１０，１６，１７とコ
ンデンサ１１とＮＯＲゲート１２と抵抗体１５とによっ
て、上記マルチバイブレータの出力パルス制御信号レベ
ルが上記ゼロ電圧スイッチング制御回路によりハイレベ
ルに反転してから次の一次側パルス（ドレインパルス）
が出力されるまでの間、前記ゼロ電圧スイッチング制御
回路のスイッチオン制御動作を休止させるゼロ電圧スイ
ッチング動作休止回路が構成されている。
ンデンサ１１とＮＯＲゲート１２と抵抗体１５とによっ
て、上記マルチバイブレータの出力パルス制御信号レベ
ルが上記ゼロ電圧スイッチング制御回路によりハイレベ
ルに反転してから次の一次側パルス（ドレインパルス）
が出力されるまでの間、前記ゼロ電圧スイッチング制御
回路のスイッチオン制御動作を休止させるゼロ電圧スイ
ッチング動作休止回路が構成されている。
【００４０】さらにまた、抵抗体２１とコンデンサ１８
とによってマルチバイブレータの出力パルス制御信号の
発振周波数の最低値を設定する最低周波数設定回路が構
成されている。
とによってマルチバイブレータの出力パルス制御信号の
発振周波数の最低値を設定する最低周波数設定回路が構
成されている。
【００４１】この実施形態例のＤＣ−ＤＣコンバータは
上記のように構成されており、以下に、この実施形態例
のＤＣ−ＤＣコンバータの回路動作を図２のタイムチャ
ートに基づき説明する。
上記のように構成されており、以下に、この実施形態例
のＤＣ−ＤＣコンバータの回路動作を図２のタイムチャ
ートに基づき説明する。
【００４２】まず、ＮＯＲゲート１２から出力される電
圧信号レベルが、図２の（ｇ）に示すように、ローレベ
ル（Ｌ）からハイレベルに（Ｈ）に反転すると（図２に
示す時間ｔ１）、このハイレベル信号が抵抗体１５とダ
イオード１６を順に通ってＮＯＲゲート１３の入力端子
ａに加えられる。前述したように、ＮＯＲゲートは２個
の入力端子ａ，ｂの少なくとも一方に設定のスレッショ
ルド電圧以上のハイレベルな信号が加えられている間に
は出力するパルス信号レベルをローレベルにするもので
あることから、上記の如く、ＮＯＲゲート１３の入力端
子ａにハイレベル信号が加えられると、ＮＯＲゲート１
３からＮＯＲゲート１４の入力端子ａに出力される信号
レベルはローレベルとなる。
圧信号レベルが、図２の（ｇ）に示すように、ローレベ
ル（Ｌ）からハイレベルに（Ｈ）に反転すると（図２に
示す時間ｔ１）、このハイレベル信号が抵抗体１５とダ
イオード１６を順に通ってＮＯＲゲート１３の入力端子
ａに加えられる。前述したように、ＮＯＲゲートは２個
の入力端子ａ，ｂの少なくとも一方に設定のスレッショ
ルド電圧以上のハイレベルな信号が加えられている間に
は出力するパルス信号レベルをローレベルにするもので
あることから、上記の如く、ＮＯＲゲート１３の入力端
子ａにハイレベル信号が加えられると、ＮＯＲゲート１
３からＮＯＲゲート１４の入力端子ａに出力される信号
レベルはローレベルとなる。
【００４３】上記ＮＯＲゲート１３の入力端子ｂと、Ｎ
ＯＲゲート１４の入力端子ｂと、ＮＯＲゲート８の入力
端子ａとにそれぞれ加えられる信号のレベルは前記直流
バイアス電源７によって常にローレベルになっているこ
とから、上記の如く、ＮＯＲゲート１４の入力端子ａに
ＮＯＲゲート１３からローレベル信号が加えられると、
ＮＯＲゲート１４の入力端子ａ，ｂの両方共にローレベ
ル信号が加えられている状態となり、ＮＯＲゲート１４
からスイッチ素子Ｑのゲートに加えられるパルス制御信
号のレベルが、図２の（ｃ）に示すように、ローレベル
からハイレベルに反転してスイッチ素子Ｑがオンする
（時間ｔ２）。
ＯＲゲート１４の入力端子ｂと、ＮＯＲゲート８の入力
端子ａとにそれぞれ加えられる信号のレベルは前記直流
バイアス電源７によって常にローレベルになっているこ
とから、上記の如く、ＮＯＲゲート１４の入力端子ａに
ＮＯＲゲート１３からローレベル信号が加えられると、
ＮＯＲゲート１４の入力端子ａ，ｂの両方共にローレベ
ル信号が加えられている状態となり、ＮＯＲゲート１４
からスイッチ素子Ｑのゲートに加えられるパルス制御信
号のレベルが、図２の（ｃ）に示すように、ローレベル
からハイレベルに反転してスイッチ素子Ｑがオンする
（時間ｔ２）。
【００４４】また、同時に、上記ＮＯＲゲート１４から
出力されたハイレベル信号はオン状態のダイオード１７
を通ってコンデンサ１１とＮＯＲゲート１２にそれぞれ
供給されると共にコンデンサ１８に供給され、ＮＯＲゲ
ート１２の出力信号レベルは図２の（ｇ）に示すように
ハイレベルからローレベルに反転し、また、コンデンサ
１１，１８が充電される。
出力されたハイレベル信号はオン状態のダイオード１７
を通ってコンデンサ１１とＮＯＲゲート１２にそれぞれ
供給されると共にコンデンサ１８に供給され、ＮＯＲゲ
ート１２の出力信号レベルは図２の（ｇ）に示すように
ハイレベルからローレベルに反転し、また、コンデンサ
１１，１８が充電される。
【００４５】この後、スイッチ素子Ｑがオンしている間
は、ダイオード１０がオフ状態であり、上記コンデンサ
１１の充電電圧は保持されることから、このコンデンサ
１１の充電電圧がハイレベル信号としてＮＯＲゲート１
２の入力端子ａに印加され、ＮＯＲゲート１２からＮＯ
Ｒゲート１３への信号出力は行われず、前記ゼロ電圧ス
イッチング制御回路のスイッチオン制御動作は休止状態
となる。
は、ダイオード１０がオフ状態であり、上記コンデンサ
１１の充電電圧は保持されることから、このコンデンサ
１１の充電電圧がハイレベル信号としてＮＯＲゲート１
２の入力端子ａに印加され、ＮＯＲゲート１２からＮＯ
Ｒゲート１３への信号出力は行われず、前記ゼロ電圧ス
イッチング制御回路のスイッチオン制御動作は休止状態
となる。
【００４６】このように、スイッチ素子Ｑのオン期間に
は、ＮＯＲゲート１２からＮＯＲゲート１３の入力端子
ａに信号が加えられないが、このＮＯＲゲート１３の入
力端子ａには前記コンデンサ１８の充電電圧によってハ
イレベル信号が加えられるので、ＮＯＲゲート１３から
ＮＯＲゲート１４の入力端子ａにはローレベル信号が継
続的に出力される結果、ＮＯＲゲート１４からスイッチ
素子Ｑに加えられるパルス制御信号はハイレベルを維持
してスイッチ素子Ｑのオン状態は継続される。
は、ＮＯＲゲート１２からＮＯＲゲート１３の入力端子
ａに信号が加えられないが、このＮＯＲゲート１３の入
力端子ａには前記コンデンサ１８の充電電圧によってハ
イレベル信号が加えられるので、ＮＯＲゲート１３から
ＮＯＲゲート１４の入力端子ａにはローレベル信号が継
続的に出力される結果、ＮＯＲゲート１４からスイッチ
素子Ｑに加えられるパルス制御信号はハイレベルを維持
してスイッチ素子Ｑのオン状態は継続される。
【００４７】そして、フィードバック信号形成回路２７
からインピーダンス可変回路２２に出力されたフィード
バック信号の大きさに応じた前記パルス幅可変制御回路
の回路動作によって、ＮＯＲゲート１４からスイッチ素
子Ｑに加えられるパルス制御信号レベルがハイレベルか
らローレベルに反転したときに（時間ｔ３）、スイッチ
素子Ｑはオフする。
からインピーダンス可変回路２２に出力されたフィード
バック信号の大きさに応じた前記パルス幅可変制御回路
の回路動作によって、ＮＯＲゲート１４からスイッチ素
子Ｑに加えられるパルス制御信号レベルがハイレベルか
らローレベルに反転したときに（時間ｔ３）、スイッチ
素子Ｑはオフする。
【００４８】スイッチ素子Ｑがオフすると、スイッチ素
子Ｑの寄生容量Ｃossに電荷が瞬時に充電され、スイッ
チ素子Ｑのドレイン側の電圧は図２の（ａ）に示すよう
に瞬時にオフ期間電圧Ｖoffまで上昇して一次側パルス
が発生する。この一次側パルス発生によって、抵抗体５
と抵抗体６の接続部Ｘの電圧が図２の（ｄ）に示すよう
に低下し、これによって、ダイオード１０が導通状態と
なり、コンデンサ１１の充電電圧がダイオード１０を通
して放電し、前記ゼロ電圧スイッチング制御回路のスイ
ッチオン制御休止状態が解除される。
子Ｑの寄生容量Ｃossに電荷が瞬時に充電され、スイッ
チ素子Ｑのドレイン側の電圧は図２の（ａ）に示すよう
に瞬時にオフ期間電圧Ｖoffまで上昇して一次側パルス
が発生する。この一次側パルス発生によって、抵抗体５
と抵抗体６の接続部Ｘの電圧が図２の（ｄ）に示すよう
に低下し、これによって、ダイオード１０が導通状態と
なり、コンデンサ１１の充電電圧がダイオード１０を通
して放電し、前記ゼロ電圧スイッチング制御回路のスイ
ッチオン制御休止状態が解除される。
【００４９】上記コンデンサ１１の放電によって、ＮＯ
Ｒゲート１２の入力端子ａに加えられる信号レベルはロ
ーレベルになるが、それと同時に、抵抗体５と抵抗体６
の接続部ＸからＮＯＲゲート８の入力端子ｂに加えられ
る信号レベルがローレベルに反転してＮＯＲゲート８か
らＮＯＲゲート１２の入力端子ｂに加えられる信号レベ
ルがハイレベルに反転する結果、ＮＯＲゲート１２から
ＮＯＲゲート１３への信号出力の停止状態は継続され
る。
Ｒゲート１２の入力端子ａに加えられる信号レベルはロ
ーレベルになるが、それと同時に、抵抗体５と抵抗体６
の接続部ＸからＮＯＲゲート８の入力端子ｂに加えられ
る信号レベルがローレベルに反転してＮＯＲゲート８か
らＮＯＲゲート１２の入力端子ｂに加えられる信号レベ
ルがハイレベルに反転する結果、ＮＯＲゲート１２から
ＮＯＲゲート１３への信号出力の停止状態は継続され
る。
【００５０】スイッチ素子Ｑのオフ期間に、トランスＴ
の一次側から二次側へのエネルギーの伝達が終了すると
（時間ｔ４）、トランスＴの一次コイルＮ１とスイッチ
素子Ｑの寄生容量ＣossとによってＬＣ共振が開始さ
れ、スイッチ素子Ｑの寄生容量Ｃossに蓄積されていた
電荷が一次コイルＮ１に流れ始めてスイッチ素子Ｑの印
加電圧（ドレイン電圧）が、図２の（ａ）に示すよう
に、オフ期間電圧Ｖoffから低下し始め、この電圧低下
に伴って抵抗体５と抵抗体６の接続部ＸからＮＯＲゲー
ト８の入力端子ｂに加えられる信号レベルが図２の
（ｄ）に示すように上昇し始める。
の一次側から二次側へのエネルギーの伝達が終了すると
（時間ｔ４）、トランスＴの一次コイルＮ１とスイッチ
素子Ｑの寄生容量ＣossとによってＬＣ共振が開始さ
れ、スイッチ素子Ｑの寄生容量Ｃossに蓄積されていた
電荷が一次コイルＮ１に流れ始めてスイッチ素子Ｑの印
加電圧（ドレイン電圧）が、図２の（ａ）に示すよう
に、オフ期間電圧Ｖoffから低下し始め、この電圧低下
に伴って抵抗体５と抵抗体６の接続部ＸからＮＯＲゲー
ト８の入力端子ｂに加えられる信号レベルが図２の
（ｄ）に示すように上昇し始める。
【００５１】そして、スイッチ素子Ｑの印加電圧が入力
電圧Ｖinまで低下したときに（時間ｔ５）、ＮＯＲゲー
ト８の入力端子ｂに加えられる信号レベルがスレッショ
ルド電圧に達し、ＮＯＲゲート８からＮＯＲゲート１２
の入力端子ｂに出力される信号レベルが図２の（ｆ）に
示すようにハイレベルからローレベルに反転する。
電圧Ｖinまで低下したときに（時間ｔ５）、ＮＯＲゲー
ト８の入力端子ｂに加えられる信号レベルがスレッショ
ルド電圧に達し、ＮＯＲゲート８からＮＯＲゲート１２
の入力端子ｂに出力される信号レベルが図２の（ｆ）に
示すようにハイレベルからローレベルに反転する。
【００５２】このとき、コンデンサ１１は電荷放電状態
であり、ＮＯＲゲート１２の入力端子ａにはローレベル
信号が加えられていることから、ＮＯＲゲート１２の入
力端子ａ，ｂに加えられる信号レベルは共にローレベル
となって、ＮＯＲゲート１２の出力信号レベルは、図２
の（ｇ）に示すように、ハイレベルに反転し、前記の如
く、このハイレベル信号が抵抗体１５とダイオード１６
を順に通ってＮＯＲゲート１３の入力端子ａに加えられ
る結果、ＮＯＲゲート１４から出力されるパルス制御信
号のレベルがハイレベルに反転してスイッチ素子Ｑをオ
ンさせ、ゼロ電圧スイッチングが行われる。
であり、ＮＯＲゲート１２の入力端子ａにはローレベル
信号が加えられていることから、ＮＯＲゲート１２の入
力端子ａ，ｂに加えられる信号レベルは共にローレベル
となって、ＮＯＲゲート１２の出力信号レベルは、図２
の（ｇ）に示すように、ハイレベルに反転し、前記の如
く、このハイレベル信号が抵抗体１５とダイオード１６
を順に通ってＮＯＲゲート１３の入力端子ａに加えられ
る結果、ＮＯＲゲート１４から出力されるパルス制御信
号のレベルがハイレベルに反転してスイッチ素子Ｑをオ
ンさせ、ゼロ電圧スイッチングが行われる。
【００５３】この実施形態例では、上記の如く、スイッ
チ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧がオ
フ期間電圧Ｖoffから入力電圧Ｖinまで低下したことを
検知して、スイッチ素子Ｑをオンさせる構成としたの
で、スイッチ素子Ｑの短絡損失の問題をほぼ回避するこ
とができる。すなわち、上記一次コイルＮ１と寄生容量
ＣossのＬＣ共振によって、スイッチ素子Ｑのドレイン
電圧は直流の入力電圧Ｖinを交流（ＡＣ）のゼロ電圧レ
ベルとして変動し、スイッチ素子Ｑのドレイン電圧が上
記入力電圧Ｖin以下であるとき、つまり、ＡＣゼロ電圧
レベル以下であるときには、スイッチ素子Ｑの寄生容量
Ｃossから電荷が引き抜かれた状態であることから、上
記の如く、スイッチ素子Ｑの印加電圧が入力電圧Ｖinま
で低下したことを検知してスイッチ素子Ｑをオンさせる
ことによって、スイッチ素子Ｑは寄生容量Ｃossに殆ど
電荷が蓄積されていない状態でオンすることになるの
で、短絡損失をほぼ抑制することができる。
チ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧がオ
フ期間電圧Ｖoffから入力電圧Ｖinまで低下したことを
検知して、スイッチ素子Ｑをオンさせる構成としたの
で、スイッチ素子Ｑの短絡損失の問題をほぼ回避するこ
とができる。すなわち、上記一次コイルＮ１と寄生容量
ＣossのＬＣ共振によって、スイッチ素子Ｑのドレイン
電圧は直流の入力電圧Ｖinを交流（ＡＣ）のゼロ電圧レ
ベルとして変動し、スイッチ素子Ｑのドレイン電圧が上
記入力電圧Ｖin以下であるとき、つまり、ＡＣゼロ電圧
レベル以下であるときには、スイッチ素子Ｑの寄生容量
Ｃossから電荷が引き抜かれた状態であることから、上
記の如く、スイッチ素子Ｑの印加電圧が入力電圧Ｖinま
で低下したことを検知してスイッチ素子Ｑをオンさせる
ことによって、スイッチ素子Ｑは寄生容量Ｃossに殆ど
電荷が蓄積されていない状態でオンすることになるの
で、短絡損失をほぼ抑制することができる。
【００５４】また、この実施形態例では、上記の如く、
スイッチ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電
圧が入力電圧Ｖinに低下したことを検知してスイッチ素
子Ｑをオンする構成としたので、次のような効果を奏す
ることができる。すなわち、スイッチ素子Ｑのドレイン
電圧がＤＣゼロ電位まで低下したことを検知してスイッ
チ素子Ｑをオンさせるように構成した場合には、例え
ば、何らかの原因によって、スイッチ素子Ｑのドレイン
電圧がＤＣゼロ電位まで低下せずＤＣゼロ電位よりも高
い電位に安定してしまったときには、スイッチ素子Ｑを
オンさせることができなくなるが、スイッチ素子Ｑのオ
フ期間の前記ＬＣ共振によって、スイッチ素子Ｑの印加
電圧は必ず入力電圧Ｖinを越えて低下するので、この実
施形態例のように、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したことを検知して、スイッチ素子Ｑを
オンさせることによって、上記の如く、スイッチ素子Ｑ
のドレイン電圧がＤＣゼロ電位まで低下せずＤＣゼロ電
位よりも高い電位に安定してしまう場合にも、確実に、
最も電位が低くなったタイミングでスイッチ素子Ｑをオ
ンさせることができる。
スイッチ素子Ｑのオフ期間に、スイッチ素子Ｑの印加電
圧が入力電圧Ｖinに低下したことを検知してスイッチ素
子Ｑをオンする構成としたので、次のような効果を奏す
ることができる。すなわち、スイッチ素子Ｑのドレイン
電圧がＤＣゼロ電位まで低下したことを検知してスイッ
チ素子Ｑをオンさせるように構成した場合には、例え
ば、何らかの原因によって、スイッチ素子Ｑのドレイン
電圧がＤＣゼロ電位まで低下せずＤＣゼロ電位よりも高
い電位に安定してしまったときには、スイッチ素子Ｑを
オンさせることができなくなるが、スイッチ素子Ｑのオ
フ期間の前記ＬＣ共振によって、スイッチ素子Ｑの印加
電圧は必ず入力電圧Ｖinを越えて低下するので、この実
施形態例のように、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したことを検知して、スイッチ素子Ｑを
オンさせることによって、上記の如く、スイッチ素子Ｑ
のドレイン電圧がＤＣゼロ電位まで低下せずＤＣゼロ電
位よりも高い電位に安定してしまう場合にも、確実に、
最も電位が低くなったタイミングでスイッチ素子Ｑをオ
ンさせることができる。
【００５５】特に、この実施形態例では、スイッチ素子
Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧
Ｖinに低下したことを検知してから前記ＬＣ共振の４分
の１周期の時間が経過した後に、スイッチ素子Ｑをオン
させる構成としたので、スイッチ素子Ｑのドレイン電圧
が最低に低下した状態で、スイッチ素子Ｑをオンさせる
ことができ、ゼロ電圧スイッチング制御が達成される。
Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧
Ｖinに低下したことを検知してから前記ＬＣ共振の４分
の１周期の時間が経過した後に、スイッチ素子Ｑをオン
させる構成としたので、スイッチ素子Ｑのドレイン電圧
が最低に低下した状態で、スイッチ素子Ｑをオンさせる
ことができ、ゼロ電圧スイッチング制御が達成される。
【００５６】さらに、この実施形態例では、論理素子で
あるＮＯＲゲート１４から出力されるパルス信号をスイ
ッチ素子Ｑを駆動するための制御信号としており、論理
素子からスイッチ素子Ｑのゲートに出力される信号はハ
イレベルからローレベルへ、また、ローレベルからハイ
レベルへ瞬時に反転するものであることから、スイッチ
素子Ｑを瞬間的にオン・オフさせることができ、スイッ
チング損失の発生をほぼ回避することができる。
あるＮＯＲゲート１４から出力されるパルス信号をスイ
ッチ素子Ｑを駆動するための制御信号としており、論理
素子からスイッチ素子Ｑのゲートに出力される信号はハ
イレベルからローレベルへ、また、ローレベルからハイ
レベルへ瞬時に反転するものであることから、スイッチ
素子Ｑを瞬間的にオン・オフさせることができ、スイッ
チング損失の発生をほぼ回避することができる。
【００５７】上記のように、スイッチ素子Ｑがオンする
ときにスイッチ素子Ｑの短絡損失が殆ど無く、かつ、ス
イッチ素子Ｑをオンさせるときおよびオフさせるときの
スイッチング損失も殆ど発生しないことから、スイッチ
ング周波数の高周波化にも十分対応できるＤＣ−ＤＣコ
ンバータを提供することが可能であり、ＤＣ−ＤＣコン
バータの小型化が容易となる。
ときにスイッチ素子Ｑの短絡損失が殆ど無く、かつ、ス
イッチ素子Ｑをオンさせるときおよびオフさせるときの
スイッチング損失も殆ど発生しないことから、スイッチ
ング周波数の高周波化にも十分対応できるＤＣ−ＤＣコ
ンバータを提供することが可能であり、ＤＣ−ＤＣコン
バータの小型化が容易となる。
【００５８】その上、論理素子を用いて回路が構成され
ているので、つまり、高価であるＰＷＭ制御回路ＩＣや
ＰＦＭ制御回路ＩＣを用いずに回路を構成しているの
で、ＤＣ−ＤＣコンバータの価格を安価に抑制すること
が可能である。それというのは、通常、論理素子が２個
以上内蔵された論理素子ＩＣを利用して回路が構成さ
れ、その論理素子ＩＣの価格は上記ＰＷＭ制御回路ＩＣ
やＰＦＭ制御回路ＩＣの価格に比べて格段に安価である
ことから、ＰＷＭ制御回路ＩＣやＰＦＭ制御回路ＩＣを
用いて回路を構成する場合に比べて、非常に安価なＤＣ
−ＤＣコンバータを提供することが容易であり、前記Ｒ
ＣＣタイプのＤＣ−ＤＣコンバータの価格に競合でき得
る価格を持ち、その上、上記の如くスイッチング損失お
よび短絡損失を共にほぼ無くすことが可能であるという
上記ＲＣＣタイプのＤＣ−ＤＣコンバータよりも電気特
性に優れたＤＣ−ＤＣコンバータを提供できるという画
期的な効果を得ることができる。
ているので、つまり、高価であるＰＷＭ制御回路ＩＣや
ＰＦＭ制御回路ＩＣを用いずに回路を構成しているの
で、ＤＣ−ＤＣコンバータの価格を安価に抑制すること
が可能である。それというのは、通常、論理素子が２個
以上内蔵された論理素子ＩＣを利用して回路が構成さ
れ、その論理素子ＩＣの価格は上記ＰＷＭ制御回路ＩＣ
やＰＦＭ制御回路ＩＣの価格に比べて格段に安価である
ことから、ＰＷＭ制御回路ＩＣやＰＦＭ制御回路ＩＣを
用いて回路を構成する場合に比べて、非常に安価なＤＣ
−ＤＣコンバータを提供することが容易であり、前記Ｒ
ＣＣタイプのＤＣ−ＤＣコンバータの価格に競合でき得
る価格を持ち、その上、上記の如くスイッチング損失お
よび短絡損失を共にほぼ無くすことが可能であるという
上記ＲＣＣタイプのＤＣ−ＤＣコンバータよりも電気特
性に優れたＤＣ−ＤＣコンバータを提供できるという画
期的な効果を得ることができる。
【００５９】また、ＮＯＲゲート１４の出力パルス制御
信号のレベルがハイレベルに反転してから次の一次側パ
ルスが出力されるまでの期間は、コンデンサ１１が充電
されている状態であり、これによって、ＮＯＲゲート１
２からＮＯＲゲート１３への信号出力動作が休止状態と
なることから、回路動作を安定させることができる。
信号のレベルがハイレベルに反転してから次の一次側パ
ルスが出力されるまでの期間は、コンデンサ１１が充電
されている状態であり、これによって、ＮＯＲゲート１
２からＮＯＲゲート１３への信号出力動作が休止状態と
なることから、回路動作を安定させることができる。
【００６０】さらに、上記実施形態例では、マルチバイ
ブレータの出力レベルをトリガーを用いてハイレベルに
反転させスイッチ素子Ｑをオンさせているので、つま
り、ＮＯＲゲート１２からＮＯＲゲート１３の入力端子
ａにハイレベル信号を出力させてスイッチ素子Ｑをオン
させた直後に、ＮＯＲゲート１２からＮＯＲゲート１３
への信号出力が終了するので、スイッチ素子Ｑのオン期
間の可変制御幅を広く持つことが可能となる。それとい
うのは、ＮＯＲゲート１２からＮＯＲゲート１３の入力
端子ａにハイレベル信号が出力されている間は、パルス
制御信号によってスイッチ素子Ｑをオフさせることがで
きないので、上記ＮＯＲゲート１２からＮＯＲゲート１
３へのハイレベル信号出力期間がスイッチ素子Ｑのオン
期間の下限幅を決定することになるので、この実施形態
例に示すように、上記ＮＯＲゲート１２からＮＯＲゲー
ト１３へのハイレベル信号出力期間を非常に短くするこ
とでスイッチ素子Ｑのオン期間の下限幅をかなり下げる
ことができ、このことから、スイッチ素子Ｑのオン期間
の可変制御幅を広くすることができる。
ブレータの出力レベルをトリガーを用いてハイレベルに
反転させスイッチ素子Ｑをオンさせているので、つま
り、ＮＯＲゲート１２からＮＯＲゲート１３の入力端子
ａにハイレベル信号を出力させてスイッチ素子Ｑをオン
させた直後に、ＮＯＲゲート１２からＮＯＲゲート１３
への信号出力が終了するので、スイッチ素子Ｑのオン期
間の可変制御幅を広く持つことが可能となる。それとい
うのは、ＮＯＲゲート１２からＮＯＲゲート１３の入力
端子ａにハイレベル信号が出力されている間は、パルス
制御信号によってスイッチ素子Ｑをオフさせることがで
きないので、上記ＮＯＲゲート１２からＮＯＲゲート１
３へのハイレベル信号出力期間がスイッチ素子Ｑのオン
期間の下限幅を決定することになるので、この実施形態
例に示すように、上記ＮＯＲゲート１２からＮＯＲゲー
ト１３へのハイレベル信号出力期間を非常に短くするこ
とでスイッチ素子Ｑのオン期間の下限幅をかなり下げる
ことができ、このことから、スイッチ素子Ｑのオン期間
の可変制御幅を広くすることができる。
【００６１】さらに、この実施形態例では、パルス制御
信号の最低発振周波数を定める構成を備えているので、
例えば、上記発振周波数が可聴周波数よりも低下して不
快な音を発するようになるという問題等を確実に回避す
ることができる。
信号の最低発振周波数を定める構成を備えているので、
例えば、上記発振周波数が可聴周波数よりも低下して不
快な音を発するようになるという問題等を確実に回避す
ることができる。
【００６２】なお、この発明は上記実施形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施形態例では、スイッチ素子ＱとしてＭＯＳ
−ＦＥＴが採用されていたが、バイポーラトランジスタ
やＩＧＢＴ（Insulated GateBipolar Transistor）をス
イッチ素子Ｑとして採用してもよい。
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施形態例では、スイッチ素子ＱとしてＭＯＳ
−ＦＥＴが採用されていたが、バイポーラトランジスタ
やＩＧＢＴ（Insulated GateBipolar Transistor）をス
イッチ素子Ｑとして採用してもよい。
【００６３】また、ＮＯＲゲート１４の出力側をスイッ
チ素子Ｑのゲートに直結しているが、ＮＯＲゲート１４
の出力側とスイッチ素子Ｑのゲートとの間に、ＮＯＲゲ
ート１４から出力される電流を増幅するための例えばト
ーテムポール回路等の電流増幅回路を介設してもよい。
このように電流増幅回路を設けてＮＯＲゲート１４の出
力電流を増幅してスイッチ素子Ｑのゲートに印加するよ
うに構成する場合には、スイッチオンさせるために、よ
り大きな電流を要する素子をスイッチ素子Ｑとして採用
することが可能であり、そのような大容量のスイッチ素
子Ｑの使用が要求される場合にも、対応することができ
る。
チ素子Ｑのゲートに直結しているが、ＮＯＲゲート１４
の出力側とスイッチ素子Ｑのゲートとの間に、ＮＯＲゲ
ート１４から出力される電流を増幅するための例えばト
ーテムポール回路等の電流増幅回路を介設してもよい。
このように電流増幅回路を設けてＮＯＲゲート１４の出
力電流を増幅してスイッチ素子Ｑのゲートに印加するよ
うに構成する場合には、スイッチオンさせるために、よ
り大きな電流を要する素子をスイッチ素子Ｑとして採用
することが可能であり、そのような大容量のスイッチ素
子Ｑの使用が要求される場合にも、対応することができ
る。
【００６４】さらに、上記実施形態例では、トランスＴ
の二次側から負荷３に出力される出力電圧を出力電圧分
圧抵抗体２４，２５を用いて直接的に検出してフィード
バック信号を作成し、該フィードバック信号に基づきス
イッチ素子Ｑのオン期間を出力電圧安定化方向に可変制
御していたが、例えば、補助コイルＮＳに印加する電圧
を負荷３への出力電圧として間接的に検出してスイッチ
素子Ｑのオン期間の可変制御を行ってもよい。あるい
は、上記出力電圧分圧抵抗体２４，２５に加えて、スイ
ッチ素子Ｑのソース側にカレントトランスや抵抗体（セ
ンス抵抗体）等を設けてＤＣ−ＤＣコンバータの入力電
流を検出してフィードフォワード信号を作成し該フィー
ドフォワード信号と上記出力電圧分圧抵抗体２４，２５
により検出出力されたフィードバック信号とに基づいた
カレントモードによりスイッチ素子Ｑのオン期間の可変
制御を行ってもよい。
の二次側から負荷３に出力される出力電圧を出力電圧分
圧抵抗体２４，２５を用いて直接的に検出してフィード
バック信号を作成し、該フィードバック信号に基づきス
イッチ素子Ｑのオン期間を出力電圧安定化方向に可変制
御していたが、例えば、補助コイルＮＳに印加する電圧
を負荷３への出力電圧として間接的に検出してスイッチ
素子Ｑのオン期間の可変制御を行ってもよい。あるい
は、上記出力電圧分圧抵抗体２４，２５に加えて、スイ
ッチ素子Ｑのソース側にカレントトランスや抵抗体（セ
ンス抵抗体）等を設けてＤＣ−ＤＣコンバータの入力電
流を検出してフィードフォワード信号を作成し該フィー
ドフォワード信号と上記出力電圧分圧抵抗体２４，２５
により検出出力されたフィードバック信号とに基づいた
カレントモードによりスイッチ素子Ｑのオン期間の可変
制御を行ってもよい。
【００６５】さらに、上記実施形態例では、負荷３へ出
力される出力電流を出力電流検出抵抗体２６を用いて直
接的に検出してフィードバック信号を作成し、該フィー
ドバック信号に基づきスイッチ素子Ｑのオン期間を出力
電流安定化方向に可変制御していたが、例えば、一次側
回路を流れる電流を検出するための例えば抵抗体を設け
て負荷３への出力電流を間接的に検出してフィードフォ
ワード信号を作成し該フィードフォワード信号に基づき
スイッチ素子Ｑのオン期間の可変制御を行ってもよい。
力される出力電流を出力電流検出抵抗体２６を用いて直
接的に検出してフィードバック信号を作成し、該フィー
ドバック信号に基づきスイッチ素子Ｑのオン期間を出力
電流安定化方向に可変制御していたが、例えば、一次側
回路を流れる電流を検出するための例えば抵抗体を設け
て負荷３への出力電流を間接的に検出してフィードフォ
ワード信号を作成し該フィードフォワード信号に基づき
スイッチ素子Ｑのオン期間の可変制御を行ってもよい。
【００６６】さらに、上記実施形態例では、補助コイル
ＮＳに印加する電圧を利用してスイッチ素子Ｑの印加電
圧を間接的に検出していたが、例えば、スイッチ素子Ｑ
のドレイン−ソース間に直列に抵抗体を設けて該抵抗体
に分圧印加される電圧をスイッチ素子Ｑの印加電圧とし
て直接的に検出してもよい。
ＮＳに印加する電圧を利用してスイッチ素子Ｑの印加電
圧を間接的に検出していたが、例えば、スイッチ素子Ｑ
のドレイン−ソース間に直列に抵抗体を設けて該抵抗体
に分圧印加される電圧をスイッチ素子Ｑの印加電圧とし
て直接的に検出してもよい。
【００６７】さらに、上記実施形態例では、マルチバイ
ブレータはＮＯＲゲートを用いて構成されたものであっ
たが、マルチバイブレータはＮＯＲゲート以外の論理素
子、例えば、インバータ素子やＮＡＮＤゲート素子等に
より構成してもよい。
ブレータはＮＯＲゲートを用いて構成されたものであっ
たが、マルチバイブレータはＮＯＲゲート以外の論理素
子、例えば、インバータ素子やＮＡＮＤゲート素子等に
より構成してもよい。
【００６８】さらに、上記実施形態例に示したＮＯＲゲ
ート８に代えて、バイポーラトランジスタやＭＯＳ−Ｆ
ＥＴを用いてもよい。この場合には、スイッチ素子Ｑの
オフ期間に、スイッチ素子Ｑの印加電圧が入力電圧Ｖin
に低下したときにＮＯＲゲート１２の入力端子ｂに加え
られる信号レベルがローレベルとなってＮＯＲゲート１
２の出力信号レベルがハイレベルに反転するように回路
が構成される。
ート８に代えて、バイポーラトランジスタやＭＯＳ−Ｆ
ＥＴを用いてもよい。この場合には、スイッチ素子Ｑの
オフ期間に、スイッチ素子Ｑの印加電圧が入力電圧Ｖin
に低下したときにＮＯＲゲート１２の入力端子ｂに加え
られる信号レベルがローレベルとなってＮＯＲゲート１
２の出力信号レベルがハイレベルに反転するように回路
が構成される。
【００６９】さらに、上記実施形態例に示したＮＯＲゲ
ート１２に代えて、バイポーラトランジスタやＭＯＳ−
ＦＥＴを用いてもよい。この場合には、スイッチ素子Ｑ
のオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧Ｖ
inに低下したときに上記バイポーラトランジスタ又はＭ
ＯＳ−ＦＥＴと、抵抗体１５と、ダイオード１６と順に
通ってハイレベル信号がＮＯＲゲート１３の入力端子ａ
に加えられるように回路が構成される。
ート１２に代えて、バイポーラトランジスタやＭＯＳ−
ＦＥＴを用いてもよい。この場合には、スイッチ素子Ｑ
のオフ期間に、スイッチ素子Ｑの印加電圧が入力電圧Ｖ
inに低下したときに上記バイポーラトランジスタ又はＭ
ＯＳ−ＦＥＴと、抵抗体１５と、ダイオード１６と順に
通ってハイレベル信号がＮＯＲゲート１３の入力端子ａ
に加えられるように回路が構成される。
【００７０】さらに、上記実施形態例では、スイッチ素
子Ｑの印加電圧が入力電圧Ｖinまで低下してからＬＣ共
振の４分の１周期が経過したときに、スイッチ素子Ｑを
オンするように構成されていたが、上記スイッチ素子Ｑ
の印加電圧が入力電圧Ｖinまで低下してからスイッチ素
子Ｑをオンさせるまでの時間遅れの時間は、ゼロ電圧ス
イッチングを行うことが可能な適切な時間であればよ
く、上記ＬＣ共振の４分の１周期に限定されるものでは
ない。
子Ｑの印加電圧が入力電圧Ｖinまで低下してからＬＣ共
振の４分の１周期が経過したときに、スイッチ素子Ｑを
オンするように構成されていたが、上記スイッチ素子Ｑ
の印加電圧が入力電圧Ｖinまで低下してからスイッチ素
子Ｑをオンさせるまでの時間遅れの時間は、ゼロ電圧ス
イッチングを行うことが可能な適切な時間であればよ
く、上記ＬＣ共振の４分の１周期に限定されるものでは
ない。
【００７１】さらに、上記実施形態例では、スイッチ素
子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したことを検知するように構成されてい
たが、スイッチ素子Ｑの印加電圧が入力電圧およびその
近傍領域である図２の（ａ）に示す入力電圧領域Ｚまで
低下したことを検知すればよく、例えば、入力電圧領域
Ｚ内の上記入力電圧Ｖin以外の設定電圧まで低下したこ
とを検知するように構成してもよい。スイッチ素子Ｑの
印加電圧が、入力電圧Ｖinよりも上側の入力電圧領域内
の設定電圧まで低下したことを検知するように構成した
場合には、前記ＬＣ共振の４分の１周期よりも長い時間
遅れをおいた後に、スイッチ素子Ｑをオンさせるように
回路を構成することによって、ゼロ電圧スイッチングを
行うことができる。
子Ｑのオフ期間に、スイッチ素子Ｑの印加電圧が入力電
圧Ｖinまで低下したことを検知するように構成されてい
たが、スイッチ素子Ｑの印加電圧が入力電圧およびその
近傍領域である図２の（ａ）に示す入力電圧領域Ｚまで
低下したことを検知すればよく、例えば、入力電圧領域
Ｚ内の上記入力電圧Ｖin以外の設定電圧まで低下したこ
とを検知するように構成してもよい。スイッチ素子Ｑの
印加電圧が、入力電圧Ｖinよりも上側の入力電圧領域内
の設定電圧まで低下したことを検知するように構成した
場合には、前記ＬＣ共振の４分の１周期よりも長い時間
遅れをおいた後に、スイッチ素子Ｑをオンさせるように
回路を構成することによって、ゼロ電圧スイッチングを
行うことができる。
【００７２】さらに、上記実施形態例では、ゼロ電圧ス
イッチング動作休止回路が設けられていたが、このゼロ
電圧スイッチング動作休止回路に代えて、回路動作を安
定化させるための回路動作安定化回路が設けられる場合
には、上記ゼロ電圧スイッチング動作休止回路を設けな
くてもよい。
イッチング動作休止回路が設けられていたが、このゼロ
電圧スイッチング動作休止回路に代えて、回路動作を安
定化させるための回路動作安定化回路が設けられる場合
には、上記ゼロ電圧スイッチング動作休止回路を設けな
くてもよい。
【００７３】さらに、上記実施形態例では、フライバッ
クコンバータを例にして説明したが、フライバックコン
バータは図４に示すような等価回路で表すことができ、
この図４に示す回路、つまり、トランスＴに代えてイン
ダクタンスＬを設けた回路は、昇降圧型コンバータの回
路と等価であることから、この発明は、昇降圧型コンバ
ータにも適用することができ、上記実施形態例と同様の
効果を奏することができる。
クコンバータを例にして説明したが、フライバックコン
バータは図４に示すような等価回路で表すことができ、
この図４に示す回路、つまり、トランスＴに代えてイン
ダクタンスＬを設けた回路は、昇降圧型コンバータの回
路と等価であることから、この発明は、昇降圧型コンバ
ータにも適用することができ、上記実施形態例と同様の
効果を奏することができる。
【００７４】
【発明の効果】この発明によれば、スイッチ素子のオフ
期間にスイッチ素子の印加電圧が入力電圧領域まで低下
したことを検知してスイッチ素子をオンさせるゼロ電圧
スイッチング制御を行う構成を備えたので、スイッチ素
子の寄生容量の電荷がＬＣ共振によって引き抜かれた状
態でスイッチ素子をオンさせることができ、スイッチ素
子をオンさせるときの短絡損失をほぼ無くすことができ
る。
期間にスイッチ素子の印加電圧が入力電圧領域まで低下
したことを検知してスイッチ素子をオンさせるゼロ電圧
スイッチング制御を行う構成を備えたので、スイッチ素
子の寄生容量の電荷がＬＣ共振によって引き抜かれた状
態でスイッチ素子をオンさせることができ、スイッチ素
子をオンさせるときの短絡損失をほぼ無くすことができ
る。
【００７５】また、スイッチ素子のオフ期間には、スイ
ッチ素子の印加電圧はＬＣ共振によって必ず入力電圧領
域を越えて低下するので、上記の如く、スイッチ素子の
印加電圧が入力電圧領域まで低下した以降にスイッチ素
子をオンさせる構成を備えることによって、スイッチ素
子を確実にオンさせることができる。これに対して、ス
イッチ素子の印加電圧がＤＣゼロ電位まで低下したこと
を検知してスイッチ素子をオンさせる構成のものがある
が、ＤＣ−ＤＣコンバータでは、スイッチ素子の印加電
圧がＤＣゼロ電位まで低下しないことがあり、このよう
な場合には、上記ＤＣゼロ電位を検知してスイッチ素子
をオンさせる構成のものでは、スイッチ素子をオンさせ
ることができないが、この発明は、上記の如く、スイッ
チ素子の印加電圧が入力電圧領域まで低下した以降にス
イッチ素子をオンさせる構成とし、ＬＣ共振によって必
ずスイッチ素子の印加電圧は入力電圧領域まで低下する
ことから、スイッチ素子の印加電圧がＤＣゼロ電位まで
低下しない場合にも、確実に、スイッチ素子をオンさせ
ることができる。
ッチ素子の印加電圧はＬＣ共振によって必ず入力電圧領
域を越えて低下するので、上記の如く、スイッチ素子の
印加電圧が入力電圧領域まで低下した以降にスイッチ素
子をオンさせる構成を備えることによって、スイッチ素
子を確実にオンさせることができる。これに対して、ス
イッチ素子の印加電圧がＤＣゼロ電位まで低下したこと
を検知してスイッチ素子をオンさせる構成のものがある
が、ＤＣ−ＤＣコンバータでは、スイッチ素子の印加電
圧がＤＣゼロ電位まで低下しないことがあり、このよう
な場合には、上記ＤＣゼロ電位を検知してスイッチ素子
をオンさせる構成のものでは、スイッチ素子をオンさせ
ることができないが、この発明は、上記の如く、スイッ
チ素子の印加電圧が入力電圧領域まで低下した以降にス
イッチ素子をオンさせる構成とし、ＬＣ共振によって必
ずスイッチ素子の印加電圧は入力電圧領域まで低下する
ことから、スイッチ素子の印加電圧がＤＣゼロ電位まで
低下しない場合にも、確実に、スイッチ素子をオンさせ
ることができる。
【００７６】さらに、発振回路は論理素子により構成さ
れるマルチバイブレータによって構成されており、この
マルチバイブレータから出力されるパルス制御信号によ
ってスイッチ素子をオン・オフ制御するので、スイッチ
ング損失をほぼ無くすことができる。すなわち、上記マ
ルチバイブレータの出力パルス制御信号は、ハイレベル
からローレベルへ、また、ローレベルからハイレベルへ
と瞬時に反転し、スイッチ素子のオン・オフの切り換え
が瞬間的に行われるので、スイッチング損失をほぼ無く
すことができる。
れるマルチバイブレータによって構成されており、この
マルチバイブレータから出力されるパルス制御信号によ
ってスイッチ素子をオン・オフ制御するので、スイッチ
ング損失をほぼ無くすことができる。すなわち、上記マ
ルチバイブレータの出力パルス制御信号は、ハイレベル
からローレベルへ、また、ローレベルからハイレベルへ
と瞬時に反転し、スイッチ素子のオン・オフの切り換え
が瞬間的に行われるので、スイッチング損失をほぼ無く
すことができる。
【００７７】さらに、上記の如くスイッチ素子のスイッ
チング損失と短絡損失とを共に防止することができるの
で、スイッチング周波数の高周波化にも十分対応できる
ＤＣ−ＤＣコンバータを構成することができ、ＤＣ−Ｄ
Ｃコンバータの小型化を容易にすることができる。
チング損失と短絡損失とを共に防止することができるの
で、スイッチング周波数の高周波化にも十分対応できる
ＤＣ−ＤＣコンバータを構成することができ、ＤＣ−Ｄ
Ｃコンバータの小型化を容易にすることができる。
【００７８】さらに、論理素子を用いて回路を構成する
ので、高価であるＰＷＭ制御回路ＩＣやＰＦＭ制御回路
ＩＣを用いることなく、回路を構成することができ、上
記論理素子は安価であることから、価格を抑えたＤＣ−
ＤＣコンバータを提供することが可能となり、前記ＲＣ
ＣタイプのＤＣ−ＤＣコンバータの価格に対抗でき得る
価格を持ち、その上、上記の如くスイッチング損失や短
絡損失の発生が回避できＲＣＣタイプのＤＣ−ＤＣコン
バータよりも電気特性に優れたＤＣ−ＤＣコンバータを
提供することができるという画期的な効果を奏すること
ができる。
ので、高価であるＰＷＭ制御回路ＩＣやＰＦＭ制御回路
ＩＣを用いることなく、回路を構成することができ、上
記論理素子は安価であることから、価格を抑えたＤＣ−
ＤＣコンバータを提供することが可能となり、前記ＲＣ
ＣタイプのＤＣ−ＤＣコンバータの価格に対抗でき得る
価格を持ち、その上、上記の如くスイッチング損失や短
絡損失の発生が回避できＲＣＣタイプのＤＣ−ＤＣコン
バータよりも電気特性に優れたＤＣ−ＤＣコンバータを
提供することができるという画期的な効果を奏すること
ができる。
【００７９】スイッチ素子の印加電圧が一次側パルスの
ＡＣ零電圧レベルである入力電圧まで低下したことを検
知する構成を備えたものにあっては、スイッチ素子の寄
生容量の電荷がＬＣ共振によって全て引き抜かれたとき
を検知することができ、この後にスイッチ素子をオンさ
せるので、上記同様に、スイッチ素子がオンするときの
短絡損失をほぼ無くすことができる。
ＡＣ零電圧レベルである入力電圧まで低下したことを検
知する構成を備えたものにあっては、スイッチ素子の寄
生容量の電荷がＬＣ共振によって全て引き抜かれたとき
を検知することができ、この後にスイッチ素子をオンさ
せるので、上記同様に、スイッチ素子がオンするときの
短絡損失をほぼ無くすことができる。
【００８０】マルチバイブレータの出力パルス制御信号
がハイレベルに反転してから次の一次側パルスが出力さ
れるまでの間、ゼロ電圧スイッチング制御回路の回路動
作を休止させる構成を備えたものにあっては、ＤＣ−Ｄ
Ｃコンバータの回路動作を安定させることができる。
がハイレベルに反転してから次の一次側パルスが出力さ
れるまでの間、ゼロ電圧スイッチング制御回路の回路動
作を休止させる構成を備えたものにあっては、ＤＣ−Ｄ
Ｃコンバータの回路動作を安定させることができる。
【図１】この発明に係る実施形態例を示す回路構成図で
ある。
ある。
【図２】図１に示す回路の主要な各回路構成部の動作波
形を示すタイムチャートである。
形を示すタイムチャートである。
【図３】直流バイアス電源の回路構成の一例を示す回路
図である。
図である。
【図４】昇降圧型コンバータの主要回路構成の一例を示
す回路図である。
す回路図である。
【図５】フライバックコンバータの主要回路構成の一例
を示す回路図である。
を示す回路図である。
１ 制御回路 ５，６，２１ 抵抗体 ７ 直流バイアス電源 ８，１２，１３，１４ ＮＯＲゲート １０，１６，１７，２０ ダイオード １１，１８ コンデンサ ２２ インピーダンス可変回路 Ｑ スイッチ素子 Ｖin 入力電圧 ＮＳ 補助コイル
Claims (3)
- 【請求項１】 スイッチ素子のオン・オフ動作に同期し
て直流の入力電圧を利用したＬＣ共振を行いスイッチ素
子のオフ期間に一次側パルスを発生させ二次側にエネル
ギーを出力する一次側回路と、上記スイッチ素子にオン
・オフ動作を制御するパルス制御信号を出力する発振回
路とを有し、上記二次側から出力される電流又は電圧を
安定化する方向に上記発振回路から出力されるパルス制
御信号のオン期間を可変制御するＤＣ−ＤＣコンバータ
において、上記発振回路は少なくとも２個の論理素子を
有するマルチバイブレータにより構成されており、上記
スイッチ素子に印加される前記一次側パルスの印加電圧
を直接的又は間接的に検出し、上記マルチバイブレータ
から出力されるパルス制御信号のレベルがローレベルで
あるスイッチ素子のオフ期間に、スイッチ素子の印加電
圧が上記入力電圧よりも高いオフ期間電圧から入力電圧
領域まで低下したことを検知した以降に、上記マルチバ
イブレータの出力パルス制御信号レベルをローレベルか
らハイレベルに反転させてスイッチ素子をオンさせるゼ
ロ電圧スイッチング制御回路が設けられていることを特
徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 ゼロ電圧スイッチング制御回路は、スイ
ッチ素子のオフ期間に、スイッチ素子の印加電圧が入力
電圧よりも高いオフ期間電圧から一次側パルスのＡＣ零
電圧レベルである入力電圧まで低下したことを検知した
以降に、マルチバイブレータの出力パルス制御信号レベ
ルをハイレベルに反転させてスイッチ素子をオンさせる
構成と成していることを特徴とする請求項１記載のＤＣ
−ＤＣコンバータ。 - 【請求項３】 マルチバイブレータの出力パルス制御信
号がゼロ電圧スイッチング制御回路によってハイレベル
に反転してから次の一次側パルスが出力されるまでの間
は、上記ゼロ電圧スイッチング制御回路のスイッチオン
制御動作を休止させるゼロ電圧スイッチング動作休止回
路が設けられていることを特徴とする請求項１又は請求
項２記載のＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005498A JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Ｄｃ−ｄｃコンバータ |
| US09/273,974 US6038144A (en) | 1998-03-27 | 1999-03-22 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10005498A JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11285247A true JPH11285247A (ja) | 1999-10-15 |
| JP3233099B2 JP3233099B2 (ja) | 2001-11-26 |
Family
ID=14263783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10005498A Expired - Lifetime JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Ｄｃ−ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6038144A (ja) |
| JP (1) | JP3233099B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000050696A (ja) * | 1998-08-03 | 2000-02-18 | Sawafuji Electric Co Ltd | 発動発電機用自動電圧調整装置 |
| US6577110B2 (en) | 2001-01-12 | 2003-06-10 | Sipex Corporation | DC-to-DC converter with constant ripple current regulation for continuous and discontinuous conduction mode operation |
| DE10344563A1 (de) * | 2003-09-25 | 2005-04-28 | Bosch Gmbh Robert | Gleichspannungsbordnetz |
| US6972969B1 (en) * | 2004-08-19 | 2005-12-06 | Iwatt, Inc. | System and method for controlling current limit with primary side sensing |
| KR101248910B1 (ko) | 2006-08-04 | 2013-03-28 | 삼성전자주식회사 | 스위칭 모드 전원공급장치, 이를 구비한 화상형성장치 및이의 구동 방법 |
| US7573730B2 (en) * | 2007-11-08 | 2009-08-11 | Leadtrend Technology Corp. | Charging device with boundary mode control |
| US8611116B2 (en) * | 2011-07-28 | 2013-12-17 | Power Integrations, Inc. | Varying switching frequency and period of a power supply controller |
| US8531853B2 (en) | 2011-07-28 | 2013-09-10 | Power Integrations, Inc. | Variable frequency timing circuit for a power supply control circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2893787B2 (ja) * | 1990-02-09 | 1999-05-24 | 株式会社リコー | スイッチングレギュレータ |
| US5412555A (en) * | 1991-03-26 | 1995-05-02 | Ricoh Company, Ltd. | Self-oscillating DC-DC Converter with zero voltage switching |
| JP3151932B2 (ja) * | 1992-04-27 | 2001-04-03 | ヤマハ株式会社 | 電源回路 |
| KR100224103B1 (ko) * | 1996-12-14 | 1999-10-15 | 윤종용 | 공진형 전원 스위치장치 |
-
1998
- 1998-03-27 JP JP10005498A patent/JP3233099B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-22 US US09/273,974 patent/US6038144A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3233099B2 (ja) | 2001-11-26 |
| US6038144A (en) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
| US7492615B2 (en) | Switching power supply | |
| US6788556B2 (en) | Switching power source device | |
| US6639811B2 (en) | Switching power supply unit | |
| JP4210868B2 (ja) | スイッチング電源装置 | |
| JP3475887B2 (ja) | スイッチング電源装置 | |
| JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
| US7035122B2 (en) | Switching power supply device and method | |
| JP4127399B2 (ja) | スイッチング電源制御用半導体装置 | |
| US20140043863A1 (en) | Novel control method to reduce switching loss on mosfet | |
| US6366480B2 (en) | Switching power supply apparatus | |
| KR20090075465A (ko) | 동기 정류 회로 | |
| JP2014045595A (ja) | スイッチング電源装置 | |
| JP2014060895A (ja) | 電源装置 | |
| US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
| JP2017070197A (ja) | Ｄｃ／ｄｃ変換装置 | |
| JP3233099B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| US10630186B2 (en) | Switching power supply device and semiconductor device | |
| JPH10136647A (ja) | 電源回路 | |
| JPH11289762A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3512017B2 (ja) | 高周波加熱装置 | |
| JPH09205770A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4023126B2 (ja) | コンバータ | |
| KR100402530B1 (ko) | 소프트 스위칭모드의 전원공급장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |