JPH11285247A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータInfo
- Publication number
- JPH11285247A JPH11285247A JP10100054A JP10005498A JPH11285247A JP H11285247 A JPH11285247 A JP H11285247A JP 10100054 A JP10100054 A JP 10100054A JP 10005498 A JP10005498 A JP 10005498A JP H11285247 A JPH11285247 A JP H11285247A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- circuit
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
提供する。 【解決手段】 スイッチ素子Qのオフ期間に、スイッチ
素子Qのドレイン電圧が入力電圧Vinまで低下したとき
に抵抗体5と抵抗体6の接続部Xの電圧がNORゲート
8のスレッショルド電圧に達してNORゲート8の出力
信号がハイレベルからローレベルに反転する電圧低下検
知回路を設ける。上記ローレベル信号を受けてNORゲ
ート12の出力信号がハイレベルに反転し、これに伴い
NORゲート14からスイッチ素子Qへの出力パルス制
御信号レベルをハイレベルに反転させてスイッチ素子Q
をオンさせるゼロ電圧スイッチング制御回路を設ける。
NORゲート14の出力パルス制御信号によってスイッ
チ素子Qのスイッチングが制御されるのでスイッチング
損失が無く、かつ、ゼロ電圧スイッチングを行うこと
で、スイッチ素子Qの寄生容量Cossの短絡損失も発生
しない。
Description
は直流電流を安定的に出力することができるDC−DC
コンバータに関するものである。
れるDC−DCコンバータであるフライバックコンバー
タの主要回路構成例が示されている。このフライバック
コンバータはトランスTを有し、このトランスTの一次
コイルN1側にはトランジスタ素子(図5に示す例では
MOS−FET)により構成されるスイッチ素子Qを有
した一次側回路Kが設けられており、上記スイッチ素子
Qにオン・オフ動作を制御する図2の(c)に示すよう
なパルス制御信号を出力するための制御回路1がスイッ
チ素子Qに接続されている。また、トランスTの二次コ
イルN2側には整流ダイオードDと平滑コンデンサCと
から成る整流平滑回路2が設けられている。
ト(G)に加えられるパルス制御信号のレベルがハイレ
ベル(H)であるときにはスイッチ素子Qはスイッチオ
ン状態となり、このスイッチ素子Qのオン期間には入力
電圧Vinが上記一次コイルN1とスイッチ素子Qを通っ
て通電し、一次コイルN1にはエネルギーが蓄積され
る。
レベルがハイレベルからローレベル(L)に反転する
と、スイッチ素子Qはスイッチオフ状態となり、トラン
スTの一次側には、スイッチ素子Qのドレイン(D)側
に図2の(a)に示すような一次側パルスが発生してス
イッチ素子Qのドレイン(D)−ソース(S)間の寄生
容量Cossに電荷が充電される。このスイッチ素子Qの
オフ期間には一次コイルN1の蓄積エネルギーが二次コ
イルN2に伝達されて出力され該出力エネルギーは上記
整流平滑回路2によって整流平滑されて直流の信号が負
荷3に出力される。
される電流又は電圧のレベルを設定のレベルに安定化す
るためにスイッチ素子Qに加えるパルス制御信号のオン
期間、つまり、ハイレベルである期間を可変制御する構
成を有しており、この制御回路1の制御動作によって出
力電流又は出力電圧のレベルを設定レベルに安定化させ
ることが可能である。
路1は、市販されているPWM(pulse-width modulati
on(パルス幅変調))制御ICや、PFM(pulse-freq
uency modulation(パルス周波数変調))制御ICを用
いて構成されることが考えられるが、それらPWM制御
ICやPFM制御ICは高価なものであり、低コストが
要求されるDC−DCコンバータにはそれら高価である
制御ICを採用するのは困難であることから、それら制
御ICを使用せずに制御回路1を構成して価格を低く抑
制したRCC(Ringing Choke Converter)タイプのD
C−DCコンバータ(自励式のDC−DCコンバータ)
が多く使用されている。
DCコンバータでは、スイッチの駆動スピードが遅いの
で、スイッチ素子Qがオンするときとオフするときとの
両方ともにスイッチング損失が大きく、また、スイッチ
素子Qの寄生容量Cossに電荷が蓄積されている状態か
らスイッチ素子Qがオンするので、その寄生容量Coss
に蓄積されていた電荷がスイッチ素子Qのドレイン−ソ
ース間を通って放電し、スイッチオン時に短絡損失が生
じる。
イッチング周波数に応じて増加するので、スイッチング
周波数の高周波化によるスイッチング電源の小型化が困
難である。
れたものであり、その目的は、スイッチング損失および
短絡損失を抑制でき電気特性の向上が図れ、かつ、安価
なDC−DCコンバータを提供することにある。
に、この発明は、次のような構成をもって前記課題を解
決する手段としている。すなわち、第1の発明は、スイ
ッチ素子のオン・オフ動作に同期して直流の入力電圧を
利用したLC共振を行いスイッチ素子のオフ期間に一次
側パルスを発生させ二次側にエネルギーを出力する一次
側回路と、上記スイッチ素子にオン・オフ動作を制御す
るパルス制御信号を出力する発振回路とを有し、上記二
次側から出力される電流又は電圧を安定化する方向に上
記発振回路から出力されるパルス制御信号のオン期間を
可変制御するDC−DCコンバータにおいて、上記発振
回路は少なくとも2個の論理素子を有するマルチバイブ
レータにより構成されており、上記スイッチ素子に印加
される前記一次側パルスの印加電圧を直接的又は間接的
に検出し、上記マルチバイブレータから出力されるパル
ス制御信号のレベルがローレベルであるスイッチ素子の
オフ期間に、スイッチ素子の印加電圧が上記入力電圧よ
りも高いオフ期間電圧から入力電圧領域まで低下したこ
とを検知した以降に、上記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子をオンさせるゼロ電圧スイッチング
制御回路が設けられている構成をもって前記課題を解決
する手段としている。
ゼロ電圧スイッチング制御回路は、スイッチ素子のオフ
期間に、スイッチ素子の印加電圧が入力電圧よりも高い
オフ期間電圧から一次側パルスのAC零電圧レベルであ
る入力電圧まで低下したことを検知した以降に、マルチ
バイブレータの出力パルス制御信号レベルをハイレベル
に反転させてスイッチ素子をオンさせる構成と成してい
る構成をもって前記課題を解決する手段としている。
構成に加えて、マルチバイブレータの出力パルス制御信
号がゼロ電圧スイッチング制御回路によってハイレベル
に反転してから次の一次側パルスが出力されるまでの間
は、上記ゼロ電圧スイッチング制御回路のスイッチオン
動作を休止させるゼロ電圧スイッチング動作休止回路が
設けられている構成をもって前記課題を解決する手段と
している。
くとも2個の論理素子を有するマルチバイブレータによ
り構成され、該マルチバイブレータからスイッチ素子に
出力されるパルス制御信号のレベルがローレベルである
スイッチ素子のオフ期間に、スイッチ素子の印加電圧が
入力電圧よりも高いオフ期間電圧から入力電圧領域まで
低下したことが検知されると、ゼロ電圧スイッチング制
御回路が上記マルチバイブレータの出力パルス制御信号
レベルをローレベルからハイレベルに反転させ、スイッ
チ素子をオンさせる。
で低下したときには、LC共振によってスイッチ素子の
寄生容量には電荷が殆ど無い状態であることから、この
状態であるときにスイッチ素子をオンさせることによっ
て、短絡損失は殆どなく、スイッチ素子のオン時におけ
る短絡損失の問題が回避される。また、マルチバイブレ
ータはパルス制御信号レベルをローレベルからハイレベ
ルに、また、ハイレベルからローレベルに瞬時に反転さ
せることができるので、スイッチ素子は瞬間的にオン状
態とオフ状態が切り換わり、このことによって、スイッ
チング損失が殆ど発生せず、スイッチング損失の問題も
回避される。
部品を用いなくても製造することが可能である上に、上
記の如く、スイッチング損失と短絡損失を共に抑制する
ことができて電気特性に優れたものであるので、前記課
題が解決される。
例を図面に基づき説明する。
バータであるフライバックコンバータの主要回路構成が
示されている。なお、この実施形態例では、前記図5に
示したフライバックコンバータと同一回路構成部分には
同一符号を付し、その重複説明は省略する。
は、スイッチ素子Qの駆動制御を行う制御回路1に特徴
があり、DC−DCコンバータの価格を低く抑制するこ
とが可能であるばかりでなく、スイッチ素子Qのスイッ
チング損失および短絡損失をほぼ無くすことが可能な構
成を有している。
NSが設けられ、この補助コイルNSの一端側には抵抗
体5の一端側が接続され、この抵抗体5の他端側には抵
抗体6の一端側が接続され、この抵抗体6の他端側は直
流バイアス電源7の正極側に接続され、直流バイアス電
源7の負極側は前記補助コイルNSの他端側に接続され
ている。
力することができるものであればよく、その回路構成に
は様々な構成があり、ここでは、それら何れの構成の回
路を採用してもよいが、その一例が図3に示されてい
る。この図3に示す回路は、上記補助コイルNSから出
力されるエネルギーを整流ダイオードD1と平滑コンデ
ンサC1とによって整流平滑して所定の直流電圧Vccを
出力するものである。
部Xには論理素子であるNORゲート8の入力端子bと
ダイオード10のカソード側とがそれぞれ接続され、ダ
イオード10のアノード側にはコンデンサ11の一端側
と論理素子であるNORゲート12の入力端子aとがそ
れぞれ接続されており、上記コンデンサ11の他端側は
前記補助コイルNSと直流バイアス電源7の負極側との
接続部に接続されている。また、この補助コイルNSと
直流バイアス電源7の負極側との接続部には、前記NO
Rゲート8の入力端子aと、論理素子であるNORゲー
ト13の入力端子bと、論理素子であるNORゲート1
4の入力端子bとがそれぞれ接続されている。
Rゲート12の入力端子bに接続され、NORゲート1
2の出力端子は抵抗体15の一端側に接続され、該抵抗
体15の他端側にはダイオード16のアノード側が接続
され、このダイオード16のカソード側は前記NORゲ
ート13の入力端子aに接続され、このNORゲート1
3の出力端子は前記NORゲート14の入力端子aに接
続されている。このNORゲート14の出力端子にはダ
イオード17のアノード側とコンデンサ18の一端側と
がそれぞれ接続され、上記ダイオード17のカソード側
が前記NORゲート12の入力端子aに接続されてい
る。上記コンデンサ18の他端側はダイオード20のア
ノード側と抵抗体21の一端側と前記NORゲート13
の入力端子aとにそれぞれ接続されており、上記抵抗体
21の他端側は前記NORゲート14の入力端子aに接
続されている。
インピーダンス可変回路22に接続され、このインピー
ダンス可変回路22の出力側は前記NORゲート14の
入力端子aに接続されている。
出力電圧分圧抵抗体25の直列接続体が並列的に接続さ
れ、平滑コンデンサCと負荷3との間には出力電流検出
抵抗体26が直列的に介設されている。上記出力電圧分
圧抵抗体24と出力電圧分圧抵抗体25の接続部と、出
力電圧分圧抵抗体25と出力電流検出抵抗体26の接続
部と、出力電流検出抵抗体26とコンデンサCの接続部
とはそれぞれフィードバック信号形成回路27の所定の
入力側に接続され、このフィードバック信号形成回路2
7の出力側はフィードバック信号伝達回路28の入力側
に接続され、このフィードバック信号伝達回路28の出
力側は前記インピーダンス可変回路22に接続されてい
る。
4の出力側がスイッチ素子Qのゲートに接続されてお
り、該NORゲート14からスイッチ素子Qのゲートに
出力される図2の(c)に示すようなパルス制御信号に
よってスイッチ素子Qのオン・オフ動作が制御される。
具体的には、NORゲート14からスイッチ素子Qのゲ
ートに加えられるパルス制御信号レベルがハイレベルで
あるときにはスイッチ素子Qのドレイン−ソース間はオ
ン状態となり、上記パルス制御信号レベルがローレベル
であるときにはスイッチ素子Qのドレイン−ソース間は
オフ状態となる。
て、負荷3に出力される出力電圧を分圧して検出する出
力電圧検出回路が構成され、出力電流検出抵抗体26に
よって、負荷3に出力される出力電流を検出する出力電
流検出回路が構成されている。
負荷3に出力される出力電圧が設定の出力電圧からずれ
て上記出力電圧検出回路から検出出力される検出電圧が
基準電圧からずれているときには、基準電圧に対する上
記検出電圧の偏差に応じたレベルを持つフィードバック
信号を出力し、また、負荷3に出力される出力電流が設
定の出力電流からずれて上記出力電流検出回路から検出
出力される検出電流が基準電流からずれているときに
は、基準電流に対する上記検出電流の偏差に応じたレベ
ルを持つフィードバック信号を出力する回路構成を有し
ている。
ィードバック信号形成回路27から出力されたフィード
バック信号をインピーダンス可変回路22に伝達するた
めの回路構成を有し、例えば、フォトカプラにより構成
される。フォトカプラを用いた場合には、インピーダン
ス可変回路22側とフィードバック信号形成回路27側
とは絶縁され、この絶縁部分ではフィードバック信号は
光を用いてフィードバック信号形成回路27側からイン
ピーダンス可変回路22側へ伝達される。
18と抵抗体21とによって、前記図2の(c)に示す
ようなパルス制御信号を発振出力する発振回路であるマ
ルチバイブレータが構成されている。上記インピーダン
ス可変回路22は前記フィードバック信号形成回路27
からフィードバック信号伝達回路28を介して加えられ
たフィードバック信号のレベルに応じてインピーダンス
(等価抵抗)が変化する可変インピーダンス素子を有し
て構成されており、このインピーダンス可変回路22と
ダイオード20によって、パルス幅可変制御回路が構成
されている。このパルス幅可変制御回路は、上記ダイオ
ード20とインピーダンス可変回路22によって、上記
マルチバイブレータから出力されるパルス制御信号のレ
ベルをハイレベルからローレベルに反転させるオフタイ
ミングを上記フィードバック信号レベルに応じて可変制
御して上記パルス制御信号の図2の(c)に示すオン期
間Honを負荷3への出力信号の安定化方向に可変制御す
る構成を備えている。
すると、負荷3への出力電流又は出力電圧のレベルを低
下させることができ、反対に、スイッチ素子Qのオン期
間を長くすると、負荷3への出力電流又は出力電圧のレ
ベルを上昇させることができることから、上記パルス幅
可変制御回路は、負荷3への出力電流又は出力電圧のレ
ベルが設定レベルよりも上側にずれているときには、そ
のずれ量に応じてインピーダンス可変回路22の可変イ
ンピーダンス素子のインピーダンスがパルス制御信号の
オン期間Honを短くする方向に可変し、このことによ
り、NORゲート14からスイッチ素子Qに加えられる
パルス制御信号のオン期間を短くする方向に可変制御し
て出力電流又は出力電圧のレベルを低下させて設定レベ
ルに補正させ、また、反対に、出力信号レベルが設定レ
ベルよりも下側にずれているときには、そのずれ量に応
じてインピーダンス可変回路22の可変インピーダンス
素子のインピーダンスがパルス制御信号のオン期間Hon
を長くする方向に可変し、このことにより、パルス制御
信号のオン期間を長くする方向に可変制御して出力電流
又は出力電圧のレベルを増加させて設定レベルに補償さ
せる構成を有する。
子Qのドレイン−ソース間に印加する一次側パルスの印
加電圧を間接的に検出するスイッチ素子の印加電圧検出
部が構成されており、上記補助コイルNSと抵抗体5,
6と直流バイアス電源7とNORゲート8によって、電
圧低下検知回路が構成されている。この電圧低下検知回
路は、スイッチ素子Qのオフ期間に、スイッチ素子Qの
印加電圧(ドレイン電圧)が入力電圧Vinよりも高い図
2の(a)に示すオフ期間電圧Voffから入力電圧Vin
まで低下したときに、スイッチ素子Qの印加電圧が上記
入力電圧Vinまで低下したことを知らせる信号を出力す
る構成を有している。
Qのドレイン電圧の波形に対応したパルスが発生し、こ
れに伴い、抵抗体5と抵抗体6の接続部Xには、スイッ
チ素子Qの印加電圧波形を反転させた図2の(d)に示
すような波形を持つ電圧が印加され、この電圧がNOR
ゲート8の入力端子bに加えられる。
のエネルギーが一次側から二次側に伝達されている間
は、スイッチ素子Qの印加電圧は、図2の(a)に示す
ように、入力電圧Vinよりも高いオフ期間電圧Voffに
ほぼ安定しているが、上記一次側から二次側へのエネル
ギーの伝達が終了すると、一次コイルN1とスイッチ素
子Qの寄生容量CossとによるLC共振が開始され、ス
イッチ素子Qの寄生容量Cossに充電されていた電荷が
一次コイルN1に流出し始め、スイッチ素子Qの印加電
圧は低下していく。
ってNORゲート8の入力端子bに加えられる信号レベ
ルが増加し、スイッチ素子Qの印加電圧が入力電圧Vin
まで低下したときにNORゲート8の入力端子bに加え
られる信号レベルがNORゲート8の設定のスレッショ
ルド電圧に達するように抵抗体5,6や直流バイアス電
源7の回路定数が設定されている。
なくとも一方に設定のスレッショルド電圧以上のハイレ
ベルな信号が加えられている間には出力するパルス信号
レベルをローレベルにするものであり、前記直流バイア
ス電源7によってNORゲート8の入力端子aに加えら
れる信号レベルは常にローレベルに保持されていること
から、上記の如く、スイッチ素子Qの印加電圧が入力電
圧Vinまで低下にしたときにNORゲート8の入力端子
bにスレッショルド電圧以上のハイレベルな信号が加え
られるように構成することによって、NORゲート8の
出力信号レベルはハイレベルからローレベルに反転し
て、スイッチ素子Qの印加電圧が入力電圧Vinまで低下
したことを知らせる信号が電圧低下検知回路から出力さ
れる構成と成している。
オード16とによって、上記電圧低下検知回路の電圧低
下検知信号を受けて、前記マルチバイブレータの出力パ
ルス制御信号レベルをローレベルからハイレベルに反転
させてスイッチ素子Qをオンさせるためのトリガーを発
生するゼロ電圧検知トリガー発生回路が構成されてお
り、上記電圧低下検知回路とゼロ電圧検知トリガー発生
回路とによってゼロ電圧スイッチング制御回路が構成さ
れている。
加電圧が前記入力電圧Vinまで低下したときから、前記
一次コイルN1と寄生容量CossとによるLC共振の4
分の1周期が経過した後に、スイッチ素子Qをスイッチ
オンするように、前記ゼロ電圧スイッチング制御回路の
各回路定数が設定されている。
が入力電圧Vinまで低下した後に、時間遅れをおいて、
スイッチ素子Qをスイッチオンさせることによって、ス
イッチ素子Qは印加電圧が最低に低下した状態でスイッ
チオンすることができる。
ンデンサ11とNORゲート12と抵抗体15とによっ
て、上記マルチバイブレータの出力パルス制御信号レベ
ルが上記ゼロ電圧スイッチング制御回路によりハイレベ
ルに反転してから次の一次側パルス(ドレインパルス)
が出力されるまでの間、前記ゼロ電圧スイッチング制御
回路のスイッチオン制御動作を休止させるゼロ電圧スイ
ッチング動作休止回路が構成されている。
とによってマルチバイブレータの出力パルス制御信号の
発振周波数の最低値を設定する最低周波数設定回路が構
成されている。
上記のように構成されており、以下に、この実施形態例
のDC−DCコンバータの回路動作を図2のタイムチャ
ートに基づき説明する。
圧信号レベルが、図2の(g)に示すように、ローレベ
ル(L)からハイレベルに(H)に反転すると(図2に
示す時間t1)、このハイレベル信号が抵抗体15とダ
イオード16を順に通ってNORゲート13の入力端子
aに加えられる。前述したように、NORゲートは2個
の入力端子a,bの少なくとも一方に設定のスレッショ
ルド電圧以上のハイレベルな信号が加えられている間に
は出力するパルス信号レベルをローレベルにするもので
あることから、上記の如く、NORゲート13の入力端
子aにハイレベル信号が加えられると、NORゲート1
3からNORゲート14の入力端子aに出力される信号
レベルはローレベルとなる。
ORゲート14の入力端子bと、NORゲート8の入力
端子aとにそれぞれ加えられる信号のレベルは前記直流
バイアス電源7によって常にローレベルになっているこ
とから、上記の如く、NORゲート14の入力端子aに
NORゲート13からローレベル信号が加えられると、
NORゲート14の入力端子a,bの両方共にローレベ
ル信号が加えられている状態となり、NORゲート14
からスイッチ素子Qのゲートに加えられるパルス制御信
号のレベルが、図2の(c)に示すように、ローレベル
からハイレベルに反転してスイッチ素子Qがオンする
(時間t2)。
出力されたハイレベル信号はオン状態のダイオード17
を通ってコンデンサ11とNORゲート12にそれぞれ
供給されると共にコンデンサ18に供給され、NORゲ
ート12の出力信号レベルは図2の(g)に示すように
ハイレベルからローレベルに反転し、また、コンデンサ
11,18が充電される。
は、ダイオード10がオフ状態であり、上記コンデンサ
11の充電電圧は保持されることから、このコンデンサ
11の充電電圧がハイレベル信号としてNORゲート1
2の入力端子aに印加され、NORゲート12からNO
Rゲート13への信号出力は行われず、前記ゼロ電圧ス
イッチング制御回路のスイッチオン制御動作は休止状態
となる。
は、NORゲート12からNORゲート13の入力端子
aに信号が加えられないが、このNORゲート13の入
力端子aには前記コンデンサ18の充電電圧によってハ
イレベル信号が加えられるので、NORゲート13から
NORゲート14の入力端子aにはローレベル信号が継
続的に出力される結果、NORゲート14からスイッチ
素子Qに加えられるパルス制御信号はハイレベルを維持
してスイッチ素子Qのオン状態は継続される。
からインピーダンス可変回路22に出力されたフィード
バック信号の大きさに応じた前記パルス幅可変制御回路
の回路動作によって、NORゲート14からスイッチ素
子Qに加えられるパルス制御信号レベルがハイレベルか
らローレベルに反転したときに(時間t3)、スイッチ
素子Qはオフする。
子Qの寄生容量Cossに電荷が瞬時に充電され、スイッ
チ素子Qのドレイン側の電圧は図2の(a)に示すよう
に瞬時にオフ期間電圧Voffまで上昇して一次側パルス
が発生する。この一次側パルス発生によって、抵抗体5
と抵抗体6の接続部Xの電圧が図2の(d)に示すよう
に低下し、これによって、ダイオード10が導通状態と
なり、コンデンサ11の充電電圧がダイオード10を通
して放電し、前記ゼロ電圧スイッチング制御回路のスイ
ッチオン制御休止状態が解除される。
Rゲート12の入力端子aに加えられる信号レベルはロ
ーレベルになるが、それと同時に、抵抗体5と抵抗体6
の接続部XからNORゲート8の入力端子bに加えられ
る信号レベルがローレベルに反転してNORゲート8か
らNORゲート12の入力端子bに加えられる信号レベ
ルがハイレベルに反転する結果、NORゲート12から
NORゲート13への信号出力の停止状態は継続され
る。
の一次側から二次側へのエネルギーの伝達が終了すると
(時間t4)、トランスTの一次コイルN1とスイッチ
素子Qの寄生容量CossとによってLC共振が開始さ
れ、スイッチ素子Qの寄生容量Cossに蓄積されていた
電荷が一次コイルN1に流れ始めてスイッチ素子Qの印
加電圧(ドレイン電圧)が、図2の(a)に示すよう
に、オフ期間電圧Voffから低下し始め、この電圧低下
に伴って抵抗体5と抵抗体6の接続部XからNORゲー
ト8の入力端子bに加えられる信号レベルが図2の
(d)に示すように上昇し始める。
電圧Vinまで低下したときに(時間t5)、NORゲー
ト8の入力端子bに加えられる信号レベルがスレッショ
ルド電圧に達し、NORゲート8からNORゲート12
の入力端子bに出力される信号レベルが図2の(f)に
示すようにハイレベルからローレベルに反転する。
であり、NORゲート12の入力端子aにはローレベル
信号が加えられていることから、NORゲート12の入
力端子a,bに加えられる信号レベルは共にローレベル
となって、NORゲート12の出力信号レベルは、図2
の(g)に示すように、ハイレベルに反転し、前記の如
く、このハイレベル信号が抵抗体15とダイオード16
を順に通ってNORゲート13の入力端子aに加えられ
る結果、NORゲート14から出力されるパルス制御信
号のレベルがハイレベルに反転してスイッチ素子Qをオ
ンさせ、ゼロ電圧スイッチングが行われる。
チ素子Qのオフ期間に、スイッチ素子Qの印加電圧がオ
フ期間電圧Voffから入力電圧Vinまで低下したことを
検知して、スイッチ素子Qをオンさせる構成としたの
で、スイッチ素子Qの短絡損失の問題をほぼ回避するこ
とができる。すなわち、上記一次コイルN1と寄生容量
CossのLC共振によって、スイッチ素子Qのドレイン
電圧は直流の入力電圧Vinを交流(AC)のゼロ電圧レ
ベルとして変動し、スイッチ素子Qのドレイン電圧が上
記入力電圧Vin以下であるとき、つまり、ACゼロ電圧
レベル以下であるときには、スイッチ素子Qの寄生容量
Cossから電荷が引き抜かれた状態であることから、上
記の如く、スイッチ素子Qの印加電圧が入力電圧Vinま
で低下したことを検知してスイッチ素子Qをオンさせる
ことによって、スイッチ素子Qは寄生容量Cossに殆ど
電荷が蓄積されていない状態でオンすることになるの
で、短絡損失をほぼ抑制することができる。
スイッチ素子Qのオフ期間に、スイッチ素子Qの印加電
圧が入力電圧Vinに低下したことを検知してスイッチ素
子Qをオンする構成としたので、次のような効果を奏す
ることができる。すなわち、スイッチ素子Qのドレイン
電圧がDCゼロ電位まで低下したことを検知してスイッ
チ素子Qをオンさせるように構成した場合には、例え
ば、何らかの原因によって、スイッチ素子Qのドレイン
電圧がDCゼロ電位まで低下せずDCゼロ電位よりも高
い電位に安定してしまったときには、スイッチ素子Qを
オンさせることができなくなるが、スイッチ素子Qのオ
フ期間の前記LC共振によって、スイッチ素子Qの印加
電圧は必ず入力電圧Vinを越えて低下するので、この実
施形態例のように、スイッチ素子Qの印加電圧が入力電
圧Vinまで低下したことを検知して、スイッチ素子Qを
オンさせることによって、上記の如く、スイッチ素子Q
のドレイン電圧がDCゼロ電位まで低下せずDCゼロ電
位よりも高い電位に安定してしまう場合にも、確実に、
最も電位が低くなったタイミングでスイッチ素子Qをオ
ンさせることができる。
Qのオフ期間に、スイッチ素子Qの印加電圧が入力電圧
Vinに低下したことを検知してから前記LC共振の4分
の1周期の時間が経過した後に、スイッチ素子Qをオン
させる構成としたので、スイッチ素子Qのドレイン電圧
が最低に低下した状態で、スイッチ素子Qをオンさせる
ことができ、ゼロ電圧スイッチング制御が達成される。
あるNORゲート14から出力されるパルス信号をスイ
ッチ素子Qを駆動するための制御信号としており、論理
素子からスイッチ素子Qのゲートに出力される信号はハ
イレベルからローレベルへ、また、ローレベルからハイ
レベルへ瞬時に反転するものであることから、スイッチ
素子Qを瞬間的にオン・オフさせることができ、スイッ
チング損失の発生をほぼ回避することができる。
ときにスイッチ素子Qの短絡損失が殆ど無く、かつ、ス
イッチ素子Qをオンさせるときおよびオフさせるときの
スイッチング損失も殆ど発生しないことから、スイッチ
ング周波数の高周波化にも十分対応できるDC−DCコ
ンバータを提供することが可能であり、DC−DCコン
バータの小型化が容易となる。
ているので、つまり、高価であるPWM制御回路ICや
PFM制御回路ICを用いずに回路を構成しているの
で、DC−DCコンバータの価格を安価に抑制すること
が可能である。それというのは、通常、論理素子が2個
以上内蔵された論理素子ICを利用して回路が構成さ
れ、その論理素子ICの価格は上記PWM制御回路IC
やPFM制御回路ICの価格に比べて格段に安価である
ことから、PWM制御回路ICやPFM制御回路ICを
用いて回路を構成する場合に比べて、非常に安価なDC
−DCコンバータを提供することが容易であり、前記R
CCタイプのDC−DCコンバータの価格に競合でき得
る価格を持ち、その上、上記の如くスイッチング損失お
よび短絡損失を共にほぼ無くすことが可能であるという
上記RCCタイプのDC−DCコンバータよりも電気特
性に優れたDC−DCコンバータを提供できるという画
期的な効果を得ることができる。
信号のレベルがハイレベルに反転してから次の一次側パ
ルスが出力されるまでの期間は、コンデンサ11が充電
されている状態であり、これによって、NORゲート1
2からNORゲート13への信号出力動作が休止状態と
なることから、回路動作を安定させることができる。
ブレータの出力レベルをトリガーを用いてハイレベルに
反転させスイッチ素子Qをオンさせているので、つま
り、NORゲート12からNORゲート13の入力端子
aにハイレベル信号を出力させてスイッチ素子Qをオン
させた直後に、NORゲート12からNORゲート13
への信号出力が終了するので、スイッチ素子Qのオン期
間の可変制御幅を広く持つことが可能となる。それとい
うのは、NORゲート12からNORゲート13の入力
端子aにハイレベル信号が出力されている間は、パルス
制御信号によってスイッチ素子Qをオフさせることがで
きないので、上記NORゲート12からNORゲート1
3へのハイレベル信号出力期間がスイッチ素子Qのオン
期間の下限幅を決定することになるので、この実施形態
例に示すように、上記NORゲート12からNORゲー
ト13へのハイレベル信号出力期間を非常に短くするこ
とでスイッチ素子Qのオン期間の下限幅をかなり下げる
ことができ、このことから、スイッチ素子Qのオン期間
の可変制御幅を広くすることができる。
信号の最低発振周波数を定める構成を備えているので、
例えば、上記発振周波数が可聴周波数よりも低下して不
快な音を発するようになるという問題等を確実に回避す
ることができる。
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施形態例では、スイッチ素子QとしてMOS
−FETが採用されていたが、バイポーラトランジスタ
やIGBT(Insulated GateBipolar Transistor)をス
イッチ素子Qとして採用してもよい。
チ素子Qのゲートに直結しているが、NORゲート14
の出力側とスイッチ素子Qのゲートとの間に、NORゲ
ート14から出力される電流を増幅するための例えばト
ーテムポール回路等の電流増幅回路を介設してもよい。
このように電流増幅回路を設けてNORゲート14の出
力電流を増幅してスイッチ素子Qのゲートに印加するよ
うに構成する場合には、スイッチオンさせるために、よ
り大きな電流を要する素子をスイッチ素子Qとして採用
することが可能であり、そのような大容量のスイッチ素
子Qの使用が要求される場合にも、対応することができ
る。
の二次側から負荷3に出力される出力電圧を出力電圧分
圧抵抗体24,25を用いて直接的に検出してフィード
バック信号を作成し、該フィードバック信号に基づきス
イッチ素子Qのオン期間を出力電圧安定化方向に可変制
御していたが、例えば、補助コイルNSに印加する電圧
を負荷3への出力電圧として間接的に検出してスイッチ
素子Qのオン期間の可変制御を行ってもよい。あるい
は、上記出力電圧分圧抵抗体24,25に加えて、スイ
ッチ素子Qのソース側にカレントトランスや抵抗体(セ
ンス抵抗体)等を設けてDC−DCコンバータの入力電
流を検出してフィードフォワード信号を作成し該フィー
ドフォワード信号と上記出力電圧分圧抵抗体24,25
により検出出力されたフィードバック信号とに基づいた
カレントモードによりスイッチ素子Qのオン期間の可変
制御を行ってもよい。
力される出力電流を出力電流検出抵抗体26を用いて直
接的に検出してフィードバック信号を作成し、該フィー
ドバック信号に基づきスイッチ素子Qのオン期間を出力
電流安定化方向に可変制御していたが、例えば、一次側
回路を流れる電流を検出するための例えば抵抗体を設け
て負荷3への出力電流を間接的に検出してフィードフォ
ワード信号を作成し該フィードフォワード信号に基づき
スイッチ素子Qのオン期間の可変制御を行ってもよい。
NSに印加する電圧を利用してスイッチ素子Qの印加電
圧を間接的に検出していたが、例えば、スイッチ素子Q
のドレイン−ソース間に直列に抵抗体を設けて該抵抗体
に分圧印加される電圧をスイッチ素子Qの印加電圧とし
て直接的に検出してもよい。
ブレータはNORゲートを用いて構成されたものであっ
たが、マルチバイブレータはNORゲート以外の論理素
子、例えば、インバータ素子やNANDゲート素子等に
より構成してもよい。
ート8に代えて、バイポーラトランジスタやMOS−F
ETを用いてもよい。この場合には、スイッチ素子Qの
オフ期間に、スイッチ素子Qの印加電圧が入力電圧Vin
に低下したときにNORゲート12の入力端子bに加え
られる信号レベルがローレベルとなってNORゲート1
2の出力信号レベルがハイレベルに反転するように回路
が構成される。
ート12に代えて、バイポーラトランジスタやMOS−
FETを用いてもよい。この場合には、スイッチ素子Q
のオフ期間に、スイッチ素子Qの印加電圧が入力電圧V
inに低下したときに上記バイポーラトランジスタ又はM
OS−FETと、抵抗体15と、ダイオード16と順に
通ってハイレベル信号がNORゲート13の入力端子a
に加えられるように回路が構成される。
子Qの印加電圧が入力電圧Vinまで低下してからLC共
振の4分の1周期が経過したときに、スイッチ素子Qを
オンするように構成されていたが、上記スイッチ素子Q
の印加電圧が入力電圧Vinまで低下してからスイッチ素
子Qをオンさせるまでの時間遅れの時間は、ゼロ電圧ス
イッチングを行うことが可能な適切な時間であればよ
く、上記LC共振の4分の1周期に限定されるものでは
ない。
子Qのオフ期間に、スイッチ素子Qの印加電圧が入力電
圧Vinまで低下したことを検知するように構成されてい
たが、スイッチ素子Qの印加電圧が入力電圧およびその
近傍領域である図2の(a)に示す入力電圧領域Zまで
低下したことを検知すればよく、例えば、入力電圧領域
Z内の上記入力電圧Vin以外の設定電圧まで低下したこ
とを検知するように構成してもよい。スイッチ素子Qの
印加電圧が、入力電圧Vinよりも上側の入力電圧領域内
の設定電圧まで低下したことを検知するように構成した
場合には、前記LC共振の4分の1周期よりも長い時間
遅れをおいた後に、スイッチ素子Qをオンさせるように
回路を構成することによって、ゼロ電圧スイッチングを
行うことができる。
イッチング動作休止回路が設けられていたが、このゼロ
電圧スイッチング動作休止回路に代えて、回路動作を安
定化させるための回路動作安定化回路が設けられる場合
には、上記ゼロ電圧スイッチング動作休止回路を設けな
くてもよい。
クコンバータを例にして説明したが、フライバックコン
バータは図4に示すような等価回路で表すことができ、
この図4に示す回路、つまり、トランスTに代えてイン
ダクタンスLを設けた回路は、昇降圧型コンバータの回
路と等価であることから、この発明は、昇降圧型コンバ
ータにも適用することができ、上記実施形態例と同様の
効果を奏することができる。
期間にスイッチ素子の印加電圧が入力電圧領域まで低下
したことを検知してスイッチ素子をオンさせるゼロ電圧
スイッチング制御を行う構成を備えたので、スイッチ素
子の寄生容量の電荷がLC共振によって引き抜かれた状
態でスイッチ素子をオンさせることができ、スイッチ素
子をオンさせるときの短絡損失をほぼ無くすことができ
る。
ッチ素子の印加電圧はLC共振によって必ず入力電圧領
域を越えて低下するので、上記の如く、スイッチ素子の
印加電圧が入力電圧領域まで低下した以降にスイッチ素
子をオンさせる構成を備えることによって、スイッチ素
子を確実にオンさせることができる。これに対して、ス
イッチ素子の印加電圧がDCゼロ電位まで低下したこと
を検知してスイッチ素子をオンさせる構成のものがある
が、DC−DCコンバータでは、スイッチ素子の印加電
圧がDCゼロ電位まで低下しないことがあり、このよう
な場合には、上記DCゼロ電位を検知してスイッチ素子
をオンさせる構成のものでは、スイッチ素子をオンさせ
ることができないが、この発明は、上記の如く、スイッ
チ素子の印加電圧が入力電圧領域まで低下した以降にス
イッチ素子をオンさせる構成とし、LC共振によって必
ずスイッチ素子の印加電圧は入力電圧領域まで低下する
ことから、スイッチ素子の印加電圧がDCゼロ電位まで
低下しない場合にも、確実に、スイッチ素子をオンさせ
ることができる。
れるマルチバイブレータによって構成されており、この
マルチバイブレータから出力されるパルス制御信号によ
ってスイッチ素子をオン・オフ制御するので、スイッチ
ング損失をほぼ無くすことができる。すなわち、上記マ
ルチバイブレータの出力パルス制御信号は、ハイレベル
からローレベルへ、また、ローレベルからハイレベルへ
と瞬時に反転し、スイッチ素子のオン・オフの切り換え
が瞬間的に行われるので、スイッチング損失をほぼ無く
すことができる。
チング損失と短絡損失とを共に防止することができるの
で、スイッチング周波数の高周波化にも十分対応できる
DC−DCコンバータを構成することができ、DC−D
Cコンバータの小型化を容易にすることができる。
ので、高価であるPWM制御回路ICやPFM制御回路
ICを用いることなく、回路を構成することができ、上
記論理素子は安価であることから、価格を抑えたDC−
DCコンバータを提供することが可能となり、前記RC
CタイプのDC−DCコンバータの価格に対抗でき得る
価格を持ち、その上、上記の如くスイッチング損失や短
絡損失の発生が回避できRCCタイプのDC−DCコン
バータよりも電気特性に優れたDC−DCコンバータを
提供することができるという画期的な効果を奏すること
ができる。
AC零電圧レベルである入力電圧まで低下したことを検
知する構成を備えたものにあっては、スイッチ素子の寄
生容量の電荷がLC共振によって全て引き抜かれたとき
を検知することができ、この後にスイッチ素子をオンさ
せるので、上記同様に、スイッチ素子がオンするときの
短絡損失をほぼ無くすことができる。
がハイレベルに反転してから次の一次側パルスが出力さ
れるまでの間、ゼロ電圧スイッチング制御回路の回路動
作を休止させる構成を備えたものにあっては、DC−D
Cコンバータの回路動作を安定させることができる。
ある。
形を示すタイムチャートである。
図である。
す回路図である。
を示す回路図である。
Claims (3)
- 【請求項1】 スイッチ素子のオン・オフ動作に同期し
て直流の入力電圧を利用したLC共振を行いスイッチ素
子のオフ期間に一次側パルスを発生させ二次側にエネル
ギーを出力する一次側回路と、上記スイッチ素子にオン
・オフ動作を制御するパルス制御信号を出力する発振回
路とを有し、上記二次側から出力される電流又は電圧を
安定化する方向に上記発振回路から出力されるパルス制
御信号のオン期間を可変制御するDC−DCコンバータ
において、上記発振回路は少なくとも2個の論理素子を
有するマルチバイブレータにより構成されており、上記
スイッチ素子に印加される前記一次側パルスの印加電圧
を直接的又は間接的に検出し、上記マルチバイブレータ
から出力されるパルス制御信号のレベルがローレベルで
あるスイッチ素子のオフ期間に、スイッチ素子の印加電
圧が上記入力電圧よりも高いオフ期間電圧から入力電圧
領域まで低下したことを検知した以降に、上記マルチバ
イブレータの出力パルス制御信号レベルをローレベルか
らハイレベルに反転させてスイッチ素子をオンさせるゼ
ロ電圧スイッチング制御回路が設けられていることを特
徴とするDC−DCコンバータ。 - 【請求項2】 ゼロ電圧スイッチング制御回路は、スイ
ッチ素子のオフ期間に、スイッチ素子の印加電圧が入力
電圧よりも高いオフ期間電圧から一次側パルスのAC零
電圧レベルである入力電圧まで低下したことを検知した
以降に、マルチバイブレータの出力パルス制御信号レベ
ルをハイレベルに反転させてスイッチ素子をオンさせる
構成と成していることを特徴とする請求項1記載のDC
−DCコンバータ。 - 【請求項3】 マルチバイブレータの出力パルス制御信
号がゼロ電圧スイッチング制御回路によってハイレベル
に反転してから次の一次側パルスが出力されるまでの間
は、上記ゼロ電圧スイッチング制御回路のスイッチオン
制御動作を休止させるゼロ電圧スイッチング動作休止回
路が設けられていることを特徴とする請求項1又は請求
項2記載のDC−DCコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10005498A JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Dc−dcコンバータ |
US09/273,974 US6038144A (en) | 1998-03-27 | 1999-03-22 | DC-DC converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10005498A JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11285247A true JPH11285247A (ja) | 1999-10-15 |
JP3233099B2 JP3233099B2 (ja) | 2001-11-26 |
Family
ID=14263783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10005498A Expired - Lifetime JP3233099B2 (ja) | 1998-03-27 | 1998-03-27 | Dc−dcコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6038144A (ja) |
JP (1) | JP3233099B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050696A (ja) * | 1998-08-03 | 2000-02-18 | Sawafuji Electric Co Ltd | 発動発電機用自動電圧調整装置 |
US6577110B2 (en) | 2001-01-12 | 2003-06-10 | Sipex Corporation | DC-to-DC converter with constant ripple current regulation for continuous and discontinuous conduction mode operation |
DE10344563A1 (de) * | 2003-09-25 | 2005-04-28 | Bosch Gmbh Robert | Gleichspannungsbordnetz |
US6972969B1 (en) * | 2004-08-19 | 2005-12-06 | Iwatt, Inc. | System and method for controlling current limit with primary side sensing |
KR101248910B1 (ko) | 2006-08-04 | 2013-03-28 | 삼성전자주식회사 | 스위칭 모드 전원공급장치, 이를 구비한 화상형성장치 및이의 구동 방법 |
US7573730B2 (en) * | 2007-11-08 | 2009-08-11 | Leadtrend Technology Corp. | Charging device with boundary mode control |
US8611116B2 (en) * | 2011-07-28 | 2013-12-17 | Power Integrations, Inc. | Varying switching frequency and period of a power supply controller |
US8531853B2 (en) | 2011-07-28 | 2013-09-10 | Power Integrations, Inc. | Variable frequency timing circuit for a power supply control circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2893787B2 (ja) * | 1990-02-09 | 1999-05-24 | 株式会社リコー | スイッチングレギュレータ |
US5412555A (en) * | 1991-03-26 | 1995-05-02 | Ricoh Company, Ltd. | Self-oscillating DC-DC Converter with zero voltage switching |
JP3151932B2 (ja) * | 1992-04-27 | 2001-04-03 | ヤマハ株式会社 | 電源回路 |
KR100224103B1 (ko) * | 1996-12-14 | 1999-10-15 | 윤종용 | 공진형 전원 스위치장치 |
-
1998
- 1998-03-27 JP JP10005498A patent/JP3233099B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-22 US US09/273,974 patent/US6038144A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP3233099B2 (ja) | 2001-11-26 |
US6038144A (en) | 2000-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100889528B1 (ko) | 소프트 스타트 회로와 이를 포함하는 전원공급장치 | |
US7492615B2 (en) | Switching power supply | |
US6788556B2 (en) | Switching power source device | |
US6639811B2 (en) | Switching power supply unit | |
JP4210868B2 (ja) | スイッチング電源装置 | |
JP3475887B2 (ja) | スイッチング電源装置 | |
JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
US7035122B2 (en) | Switching power supply device and method | |
JP4127399B2 (ja) | スイッチング電源制御用半導体装置 | |
US20140043863A1 (en) | Novel control method to reduce switching loss on mosfet | |
US6366480B2 (en) | Switching power supply apparatus | |
KR20090075465A (ko) | 동기 정류 회로 | |
JP2014045595A (ja) | スイッチング電源装置 | |
JP2014060895A (ja) | 電源装置 | |
US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
JP2017070197A (ja) | Dc/dc変換装置 | |
JP3233099B2 (ja) | Dc−dcコンバータ | |
JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
US10630186B2 (en) | Switching power supply device and semiconductor device | |
JPH10136647A (ja) | 電源回路 | |
JPH11289762A (ja) | Dc−dcコンバータ | |
JP3512017B2 (ja) | 高周波加熱装置 | |
JPH09205770A (ja) | Dc−dcコンバータ | |
JP4023126B2 (ja) | コンバータ | |
KR100402530B1 (ko) | 소프트 스위칭모드의 전원공급장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |