JPH11282416A - プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＤＰは多数のセルの集合体である。維持期
間に一斉に放電した場合はセル毎の放電電流は小さくて
も、各セルに共通のバス電極及び回路に流れる瞬時電流
は非常に大きくなる。そのため、母電極の抵抗ドロップ
や回路インピーダンスによる損失が大きくなるし、電圧
ドロップはマージンの低下を引き起こす。また、１セル
に流れる放電電流を考えた場合、ピーク電流が大きくな
ると蛍光体を励起するための紫外線が電流に対して飽和
してしまうため発光効率が低下する。 【解決手段】 半周期の間に第１の放電を行わせる第１
の電圧値と、第２の放電を行わせる第２の電圧値とを有
する維持パルスによって駆動するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は交流型プラズマデ
ィスプレイパネル（以下、ＡＣ−ＰＤＰと称する）、特
に面放電型のＡＣ−ＰＤＰの駆動回路及びその駆動方法
に関する。

【０００２】

【従来の技術】ＰＤＰは、薄型のテレビジョンまたはデ
ィスプレイモニタとして種々の研究がなされている。そ
の中で、メモリ機能を有するＡＣ−ＰＤＰの一つとし
て、面放電型のＡＣ−ＰＤＰがあり、以下に、このＰＤ
Ｐの構造を図１５を用いて説明する。

【０００３】図１５は、従来の面放電型ＡＣ−ＰＤＰの
構造を示す斜視図であり、このような構造の面放電型Ａ
Ｃ−ＰＤＰは、例えば特開平７−１４０９２２号公報や
特開平７−２８７５４８号公報に開示されるものであ
る。同図１５において、面放電型ＡＣ−ＰＤＰ１０１
は、表示面である前面ガラス基板１０２と、前面ガラス
基板１０２と放電空間を挟んで対向配置された背面ガラ
ス基板１０３とを備える。そして、前面ガラス基板１０
２の放電空間側の表面上には、互いに対をなす第１電極
１０４及び第２電極１０５がそれぞれｎ本ずつ延長形成
されている。但し、図１５に示すように、第１，第２電
極１０４，１０５の表面上の一部に、金属補助電極（バ
ス電極）１０４ａ、１０５ａを有する場合には、当該金
属電極をも含めて、それぞれを「第１電極１０４」、
「第２電極１０５」と呼ぶこともできる。なお、第１，
第２電極１０４，１０５をそれぞれ行電極１０４，１０
５とも呼ぶ。ＡＣ−ＰＤＰは両行電極１０４，１０５を
被覆するように誘電体層１０６が形成されている。ま
た、図１５に示すように、誘電体層１０６の表面上に誘
電体であるＭｇＯ（酸化マグネシウム）から成るＭｇＯ
膜１０７が蒸着法などの方法により形成される場合もあ
り、この場合には、誘電体層１０６とＭｇＯ膜１０７と
を総称して、「誘電体層１０６Ａ」とも呼ぶ。

【０００４】他方、背面ガラス基板１０３の放電空間側
の表面上には、ｍ本の第３電極１０８（以下「列電極１
０８」と称す）が行電極１０４，１０５と直交するよう
に延長形成されており、隣接する列電極１０８間には、
隔壁１１０が列電極１０８と平行に延長形成されてい
る。この隔壁１１０は、各放電セルを分離する役割を果
たすと共に、ＰＤＰが大気圧により潰されないように支
える支柱の役割も果たす。そして、各列電極１０８の表
面上及び隔壁１１０の側壁面上には、それぞれ赤，緑，
青に発光する蛍光体層１０９が順序よくストライプ状に
設けられている。

【０００５】上述の構造を備える前面ガラス基板１０２
と背面ガラス基板１０３とは互いに封着され、両ガラス
基板１０２，１０３の間の空間にはＮｅ−Ｘｅ混合ガス
やＨｅ−Ｘｅ混合ガスなどの放電用ガスが大気圧以下の
圧力で封入されている。このような構造を有する面放電
型ＡＣ−ＰＤＰにおいて、互いに対となる行電極１０
４，１０５と列電極１０８により区画される放電空間
が、当該ＰＤＰの１つの放電セル、即ち画素となる。

【０００６】次に、従来のＰＤＰの具体的な駆動方法
を、図１６、図１７を用いて説明する。図１６は、プラ
ズマディスプレイ装置５０の駆動部分の構成を模式的に
示す図である。本プラズマディスプレイ装置５０のＰＤ
Ｐは、図１５に示す構造のＰＤＰを用いる。つまり、Ｐ
ＤＰ１０は、表示ライン方向（第１方向）に沿って配置
された、少なくとも一方が誘電体（図１５の誘電体層１
０６又は１０６Ａに相当）で覆われた第１の電極（図１
５の第１電極１０４に相当。以下「Ｘ電極」と呼ぶ）及
び第２の電極（図１５の第２電極１０５に相当。以下
「Ｙ電極」と呼ぶ）から成る表示電極対を複数対備え
る。

【０００７】図１６に示すように、ＰＤＰ１０はｎ本の
Ｘ電極Ｘｉ（参照符号「Ｘ」に続く数字ｉ（ｉ：１〜
ｎ）を以て区別し、以下「Ｘ電極Ｘｉ」とも呼ぶ）が互
いに平行に形成されている。このＸ電極Ｘｉと互いに対
を成すｎ本のＹ電極Ｙｉ（表記方法についてはＸ電極Ｘ
ｉと同様とし、以下「Ｙ電極Ｙｉ」とも呼ぶ）が、Ｘ電
極Ｘｉに隣接して且つ平行に形成されている。つまり、
Ｘ電極ＸｉとＹ電極Ｙｉとが第１ブロックの表示電極対
Ｘｉ，Ｙｉを成す。そして、Ｘ電極Ｘｉ又はＹ電極Ｙｉ
のそれぞれの一端は、各電極Ｘｉ，Ｙｉに所定の信号
（電位）を印加するための駆動回路１４またはＹ電極ド
ライバ回路１５に接続されている。Ｘ駆動回路１４はＸ
電極ドライバ回路１４１ならびに駆動ＩＣ１４２から構
成される。

【０００８】そして、表示電極対Ｘ，Ｙの配設方向に直
交する方向（第２方向）に沿って互いに平行に列電極Ｗ
１〜Ｗｍ（以下、総称して「Ｗ電極」とも呼ぶ）が順次
に形成されており、Ｗ電極の各一端は駆動回路１８に接
続されている。駆動回路１８はＷドライバ１８１及び駆
動ＩＣ１８２により構成される。

【０００９】駆動回路１４、Ｙ電極ドライバ回路１５、
駆動回路１８は電源回路４１に接続されており、電力は
電源回路４１から供給する。また、各駆動回路は制御回
路４０から制御信号を入力することで動作させている。

【００１０】以上のＡＣ−ＰＤＰの駆動方法の一つとし
ては、例えば特開平７−１６０２１８号公報に開示され
る駆動方法がある。図１７は、その駆動方法における１
サブフィールド期間内の駆動波形を示すタイミング図で
ある。なお、以下の説明では、図１６におけるｎ本のＸ
電極を「行電極Ｘｉ」（ｉ：１〜ｎ）と呼び、ｎ本のＹ
電極については、単一の駆動信号により駆動するものと
して、ｎ本を一括して「行電極Ｙ」と呼ぶ。また、ｍ本
のＷ電極は「列電極Ｗｊ」（ｊ：１〜ｍ）と呼ぶ。

【００１１】図１７に示すサブフィールド（ＳＦ）は、
画像表示のための１フレーム（Ｆ）を複数の期間に分割
した内の一つであり、ここでは、サブフィールドを更に
「リセット期間」、「アドレス期間」、「維持放電期間
（表示期間）」の３つに分割している。

【００１２】まず、「リセット期間」では、直前のサブ
フィールドの終了時点での表示履歴を消去するととも
に、引き続くアドレス期間での放電確率を上げるための
プライミング粒子の供給を行う。具体的には、全ての行
電極Ｘｎと行電極Ｙとの間に、その立下がり時に後に述
べる自己消去放電を起こし得る電圧値の全面書き込みパ
ルスを印加することにより、表示履歴を消去する。

【００１３】次に、「アドレス期間」では、Ｘ電極の駆
動ＩＣ１４２およびＷ電極の駆動ＩＣ１８２の動作によ
りマトリックスの選択して表示すべきセルのみを選択的
に放電させて、そのセルに書き込みを行う。具体的に
は、図１７に示すように、まず、ＩＣ１４２の制御によ
って行電極Ｘｉに順次スキャンパルスＶｘｇを印加して
いき、点灯すべきセルにおいては、列電極Ｗｊと行電極
Ｘｉとの間で書き込み放電である「アドレス放電」を発
生させる。この時行電極Ｙには副走査パルスＶｙｓｃを
印加する。行電極Ｘｉ及び行電極ＹにはＶｘｇ＋Ｖｙｓ
ｃの電位差が印加されることになる。この電位差はそれ
自身では放電が開始しないが、先のアドレス放電をトリ
ガにして直ちに行電極Ｘｉ，Ｙ間にも放電が発生する
（転移する）電位差である。これにより当該セルの誘電
体層１０６Ａ（図１５参照）の表面上には、後の維持パ
ルスの印加のみで維持放電を行うことが可能な量の正又
は負の電荷が蓄積される。

【００１４】これに対して、消灯した状態のままのセル
では、アドレス放電を起こさせないため、当該セルの行
電極Ｘｉ，Ｙ間には書込み維持放電は生じず、電荷の蓄
積も無い。

【００１５】アドレス期間が終了すると維持放電期間に
なる。維持放電期間では、電極Ｘの駆動ＩＣは制御され
ず、この期間はＸドライバ１４１のみで電極Ｘに電圧印
加することになる。行電極Ｘｉ，Ｙ間に維持パルスを印
加することにより、この維持放電期間中、書き込みが行
われたセルの維持放電が持続する。尚、維持放電期間中
の列電極Ｗｊの電位は、行電極Ｘｉ、Ｙ間の維持パルス
の電圧値をＶｓとした場合、およそＶｓ／２に設定され
ている。これは、アドレス期間から維持放電期間への移
行時に、維持放電が安定に開始できるようにするための
駆動方法である。

【００１６】ここで、図１５を参照しながら、維持放電
期間の動作を詳しく述べる。まず、行電極１０４，１０
５間に維持電圧パルスを印加して、放電を起こす。そし
て、この放電により生じる紫外線が図１５の蛍光体層１
０９を励起することにより、放電セルが発光する。この
放電の際に、放電空間中に生成された電子やイオンは、
それぞれの極性とは逆の極性を有する行電極１０４，１
０５の方向に移動し、行電極１０４，１０５上の誘電体
層１０６Ａの表面上に蓄積する。このようにして誘電体
層１０６Ａの表面上に蓄積した電子やイオンなどの電荷
を「壁電荷」と呼ぶ。なお、壁電荷の量は、外部印加電
圧値に依存するため、壁電荷が形成する電位は、外部印
加電圧以上の値とはなり得ない。

【００１７】この壁電荷が形成する電界は印加電界を弱
める方向に働くため、壁電荷の形成に伴い、放電は急速
に消滅する。放電が消滅した後に、先程とは極性を反転
した電圧パルスを行電極１０４，１０５間に印加する
と、この印加電界と壁電荷による電界とが重畳された電
界が、実質的に放電空間に印加されるため、再び放電を
起こすことができる。このように、一度放電が起きる
と、放電開始時の電圧に比べて低い印加電圧（以下「維
持電圧」と称す）を印加することで、放電を起こすこと
ができるため、両行電極１０４，１０５間に順次に極性
を反転させた維持電圧パルス（以下「維持パルス」とも
呼ぶ）を印加すれば、放電を定常的に維持させることが
できる。すなわち維持放電が継続する。

【００１８】上述の動作原理によれば、印加パルスの立
ち上がり時の放電は、実効的な電圧は外部印加電圧が主
体であり、壁電荷はあくまでもその補佐として働いてい
ると言うことができる。そこで、この放電を「外部印加
電圧主体の放電」と呼ぶ。

【００１９】他方、外部印加電圧が非常に高電圧の場
合、壁電荷は放電開始電圧以上の電位を形成することが
ある。この場合には、印加パルスの立ち下がり時におい
て、当該壁電荷だけで放電が起こり得る。このように、
外部から電圧が印加されていない状態で発生する放電を
「自己消去放電」と呼ぶ。このような放電の実効電圧は
壁電荷が主体であるため、「壁電荷主体の放電」と呼
ぶ。なお、壁電荷主体の放電時に、放電がより大きくな
る方向に外部印加電圧を補佐的に印加しても良いため、
ここでは、外部電圧が印加されている場合も含めて、
「壁電荷主体の放電」を定義することにする。

【００２０】「外部印加電圧主体の放電」で構成される
先行技術は、特開平９−６２２２５や特開平８−２７８
７６６など数多く開示されているが、「壁電荷主体の放
電」を積極的に利用しようという技術は数多くは開示さ
れていない。わずかに、特開平８−３１４４０５号公報
や、本発明者らによる先願の発明、特願平９−２７１４
５８で「壁電荷主体の放電」を積極的に発生させる駆動
方法が示されている。

【００２１】（無効電力回収回路）ＡＣ−ＰＤＰは容量
性の負荷であるため、このＰＤＰを充・放電する際に駆
動電圧パルスの電圧値の２乗及びパネルの容量成分に比
例する無効電力（放電ないしは発光に寄与しない電力）
が生じる。従って、ＰＤＰのパネルサイズの増加に伴っ
てパネルの容量性負荷も増加するため、全消費電力にお
ける無効電力は無視できないほど大きなものになる。

【００２２】そこで、かかる無効電力を回収する回路に
ついての技術が、例えば特開平８−１５２８６５号公報
や特公昭５６−３０７３０号公報に開示されている。図
１８は前者の公報に開示される無効電力回収回路（以
下、「回収回路」とも呼ぶ）を有するプラズマディスプ
レイ装置の駆動回路を示す図である。図１８に示す駆動
回路は、維持放電期間の動作中を模擬する回路であっ
て、この期間は図１６の駆動ＩＣ１４２は導通状態にな
っており、Ｘ電極はＸドライバと直結されることにな
る。従って、回路的にはＸ電極とＹ電極は容量成分ＣＰ
で代表されるから、維持放電期間では、無効電力回収回
路を含む駆動回路は図１８に示される回路となる。すな
わち、容量成分ＣＰを有するＰＤＰ２０１と、スイッチ
素子であるＦＥＴ２０４〜２０７を有するパルス発生回
路２００とを備え、更に、スイッチ素子であるＦＥＴ２
１２、２１３とコイル２０８と抵抗２０９とダイオード
２１０、２１１とから成る無効電力回収回路２０２がＰ
ＤＰ２０１（従って、容量成分ＣＰ）と並列に接続され
ている。このため、回収回路２０２は並列共振型の無効
電力回収回路とも呼ばれる。当該プラズマディスプレイ
装置において、ＰＤＰ２０１の放電後の容量成分ＣＰに
蓄積されているエネルギーを一度コイル２０８に吸収さ
せ、引き続く放電のために直ちにこのエネルギーを前回
の放電時とは逆極性の方向に再充電するようにＦＥＴ２
０４〜２０７，２１２，２１３が駆動制御される。この
ようにして、図１８のプラズマディスプレイ装置は、回
収回路２０２によって容量成分ＣＰの放電エネルギーを
回収・再利用している。

【００２３】他方、図１９は、例えば特開昭６２−１９
２７９８号公報や特開昭６３−１０１８９７号公報に示
される無効電力回収回路３０２を有するプラズマディス
プレイ装置の駆動回路を示す図である。図１９に示すよ
うに、当該プラズマディスプレイ装置は、容量成分ＣＰ
を有するＰＤＰと、スイッチ３０４〜３０７を有するパ
ルス発生回路とを備え、スイッチ３１２〜３１５とコイ
ル３０８，３０９とコンデンサ３１０，３１１から成る
回収回路３０２を備える。図１９に示すように、回収回
路３０２は容量成分ＣＰ（即ちＰＤＰ）の両端に直列に
接続されるため、直列共振型の無効電力回収回路とも呼
ばれる。当該プラズマディスプレイ装置において、スイ
ッチ３１２〜３１４を適切に制御することにより、放電
後の容量成分ＣＰに蓄積されているエネルギーをコイル
３０８，３０９を介して一旦コンデンサ３１０，３１１
に回収した後に、所定のタイミングにおいて上記エネル
ギーを利用して容量成分ＣＰを再充電している。

【００２４】図１９の直列共振型の回収回路３０２は、
図１８の並列共振型の回収回路２０２と比較して、その
部品点数が多く、部品スペースも大きいのでコストが高
くなるが、他方において、放電エネルギーを一度コンデ
ンサ３１０，３１１に充電する駆動方法なので、駆動電
圧パルスの設計（特に印加タイミング）の自由度が大き
く、従って、放電をコントロールしやすいという利点が
ある。

【００２５】

【発明が解決しようとする課題】（輝度分布）外部印加
電圧主体の放電は上述のように、ある決められた電位を
印加することで放電させるため、放電強度がセル固有の
放電電圧により制限されてしまう。従って、放電開始電
圧の低いセルは輝度が高く、放電開始電圧の高いセルは
輝度が低いなど表示ムラが生じるという問題があった。

【００２６】（マクロ的ピーク電流）ＰＤＰは多数のセ
ルの集合体である。維持放電期間に一斉に放電した場合
はセル毎の放電電流は小さくても、各セルに共通のバス
電極及び回路に流れる瞬時電流は非常に大きくなる。そ
のため、母電極の抵抗ドロップや回路インピーダンスに
よる損失が大きくなるし、電圧ドロップはマージンの低
下を引き起こす。

【００２７】また、特に外部印加電圧主体の放電のみで
駆動する場合、放電開始電圧の高い（放電しにくい）セ
ルに対応した電圧を印加して制御するため放電開始電圧
の低いセルは必要以上の放電電流が流れてしまう。従っ
てパネル内の各セルの放電開始電圧分布が大きいほど、
母電極の抵抗ドロップや回路インピーダンスによる損失
は大きくなる。

【００２８】（ミクロ的ピーク電流）１セルに流れる放
電電流を考えた場合でも、放電電流は小さい方がよい。
ピーク電流が大きくなると蛍光体を励起するための紫外
線が電流に対して飽和してしまうため発光効率が低下す
るのである。これもまた、パネル内の各セルの放電開始
電圧分布が大きいと、放電開始電圧の高いセルに電圧を
設定することになり、放電開始電圧の低いセルは上述の
母電極、回路インピーダンスの損失以外にも、放電自体
が損失の大きいものになる。

【００２９】（電圧マージン）従って、以上の考えに基
づけば最適な放電とは各々のセルを必要最小限の放電電
流でそろえた状態といえる。しかし、これは放電の弱体
化を意味するものでありマージン低下につながる可能性
がある。特に、維持放電期間の最初は空間電荷が少なく
放電の開始電圧が高いなど放電が持続しにくい条件にあ
る。また、維持放電期間の終了時に表示履歴をリセット
することを考えると弱体化した放電では安定したマージ
ンを得ることはできない。

【００３０】（回路構成）また、並列共振型の回収回路
を利用して自己消去放電を誘発する場合には、従来の回
路構成自体では問題がある。並列共振型の駆動回路では
パルスとパルスの間に壁電荷主体の自己消去放電に適し
た電圧を保持する休止期間が存在しないため、自己消去
放電を起こしにくいからである。また、補助的に電圧パ
ルスを印加して壁電荷主体の放電を誘発する場合には、
上述の従来の並列共振型駆動回路だけでは不可能であ
り、誘発するためのパルスの作成には別の電源及びスイ
ッチを用いなければならなかった。

【００３１】そこで、本発明は上記の考えに基づいてな
されたものであり、放電の選択幅を広げ、輝度むらのな
い駆動方法を提供することを第１の目的とする。

【００３２】また、電流のピークを下げて、母電極の抵
抗、回路インピーダンスによる損失を小さくした、すな
わち放電の効率、発光効率を向上させた駆動方法を提供
することを第２の目的とする。

【００３３】維持放電を弱体化して輝度分布の低減、ピ
ーク電流の分散を図った場合でも、電圧マージンを損な
わない駆動方法を提供することを第３の目的とする。

【００３４】並列共振型の無効電力回収回路においても
パルスとパルスの間に休止期間を設けることで自己消去
放電を発生しやすくするＡＣ−ＰＤＰの駆動回路を得る
ことを第４の目的とする。

【００３５】並列共振型の無効電力回収回路において
も、自己消去放電をより良く利用するために補佐的に印
加する電圧パルスが形成できるＡＣ−ＰＤＰの駆動回路
を得ることを第５の目的とする。

【００３６】

【課題を解決するための手段】請求項１の発明に係るプ
ラズマディスプレイパネルの駆動方法は、半周期の間に
第１の放電を行わせる第１の電圧値と、第２の放電を行
わせる第２の電圧値とを有する維持パルスによって駆動
するものである。

【００３７】請求項２の発明に係るプラズマディスプレ
イパネルの駆動方法は、無効電力を回収するための無効
電力回収回路により発生する電圧と電源からの電圧とを
切り替えて、維持パルスを形成するものである。

【００３８】請求項３の発明に係るプラズマディスプレ
イパネルの駆動方法は、無効電力回収回路をプラズマデ
ィスプレイパネルの電極間容量に並列に接続された並列
型無効電力回収回路としたものである。

【００３９】請求項４の発明に係るプラズマディスプレ
イパネルの駆動方法は、無効電力回収回路をプラズマデ
ィスプレイパネルの電極間容量に直列に接続された直列
形無効電力回収回路としたものである。

【００４０】請求項５の発明に係るプラズマディスプレ
イパネルの駆動方法は、複数の異なる電圧出力を有する
電源を備え、これら複数の異なる電圧を切り替えて維持
パルスを形成するものである。

【００４１】請求項６の発明に係るプラズマディスプレ
イパネルの駆動方法は、第１の放電および第２の放電は
外部印加電圧主体の放電であり、複数のセルの放電タイ
ミングが分散したものとなるように、上記第１の電圧値
と上記第２の電圧値を設定するものである。

【００４２】請求項７の発明に係るプラズマディスプレ
イパネルの駆動方法は、第２の電圧値は最小維持電圧以
上とし、第１の電圧値は放電開始電圧以下とするもので
ある。

【００４３】請求項８の発明に係るプラズマディスプレ
イパネルの駆動方法は、第１の放電および第２の放電は
外部印加電圧主体の放電と壁電荷主体の放電を併用した
ものであり、上記維持パルスの半周期の間に同一のセル
が複数回の放電に分散したものとなるように、第１の電
圧値および第２の電圧値を設定するものである。

【００４４】請求項９の発明に係るプラズマディスプレ
イパネルの駆動方法は、第２の電圧値は第１の電圧値の
略１／１０以下とするものである。

【００４５】請求項１０の発明に係るプラズマディスプ
レイパネルの駆動方法は、維持パルスを、無効電力を回
収するための無効電力回収回路により発生する電圧と電
源からの電圧とを切り替えて形成し、無効電力回収回路
により発生する電圧が連続的に上昇する間と、および電
源からの電圧供給時とで放電を発生させて、維持パルス
の半周期の間に放電を複数回に分散させるものである。

【００４６】請求項１１の発明に係るプラズマディスプ
レイパネルの駆動方法は、維持放電期間の初期は、維持
パルスは第１の電圧値だけを有するものである。

【００４７】請求項１２の発明に係るプラズマディスプ
レイパネルの駆動方法は、維持放電期間の終期は、維持
パルスは第１の電圧値だけを有するものである。

【００４８】請求項１３の発明に係るプラズマディスプ
レイ装置は、請求項１乃至１２のいずれかに記載のプラ
ズマディスプレイパネルの駆動方法により駆動されるプ
ラズマディスプレイパネルを備えるものである。

【００４９】請求項１４の発明に係るプラズマディスプ
レイ装置は、外部印加電圧主体の放電と壁電荷主体の放
電とを併用する交流型プラズマディスプレイパネルの電
極間容量に並列に接続し、電極間容量の放電時に発生す
る共振電流で上記電極間容量を逆極性に再充電する共振
コイルと、複数の回収スイッチからなる無効電力回収回
路と、電源と、電極間容量の両端を前記電源に接続する
ためのメインスイッチからなるパルス発生回路を有する
プラズマディスプレイパネルの駆動回路において、外部
印加電圧を印加するパルスとパルスの間に壁電荷主体の
放電を誘発する電位差略ゼロの休止期間を設けたもので
ある。

【００５０】請求項１５の発明に係るプラズマディスプ
レイ装置は、請求項１４記載のプラズマディスプレイパ
ネル装置において、休止期間は、上記電極間容量の放電
時に発生する共振電流を上記パルス発生回路のメインス
イッチを介して還流させたのち電極間容量に再充電する
ことで得るものである。

【００５１】請求項１６の発明に係るプラズマディスプ
レイ装置は、請求項１４記載のプラズマディスプレイパ
ネル装置において、休止期間は上記共振コイルに並列に
還流スイッチを設け、上記電極間容量の放電時に発生す
る共振電流を上記還流スイッチを介して還流させたのち
電極間容量に再充電することで得るものである。

【００５２】請求項１７の発明に係るプラズマディスプ
レイ装置は、請求項１４記載のプラズマディスプレイパ
ネル装置において共振コイルに並列に接続した部分共振
コンデンサ及び部分共振コイルの直列接続からなる部分
共振回路の共振波形で構成するものである。

【００５３】

【発明の実施の形態】実施の形態１．図１、図２が本発
明による実施の形態１を示す図であるが、この図の説明
を述べる前に、まず、「外部印加電圧主体の放電」によ
る駆動と、本発明者らによる先願の発明、特願平９−２
７１４５８に示された「壁電荷主体の放電」を併用した
駆動との違いを説明する。「壁電荷主体の放電」の特徴
の一つに、パネル内の電圧分布を緩和し、面内輝度ばら
つき（表示ムラ）を少なくすることがある。これはたと
えパネル内の各セルに放電電圧の分布が存在していて
も、そのセルの放電特性に応じた量の壁電荷を形成して
放電が終了するため、引き続いて外部印加電圧主体の放
電を起こした場合には、各セルの発光強度をそろえるこ
とができるというものである。すなわち、「外部印加電
圧主体の放電」だけで維持放電を行った場合は印加電位
が固定されているため生成する壁電荷分だけ放電強度が
セルによって異なってしまうが、「壁電荷主体の放電」
を併用すれば、自動的に放電電圧の高い（放電しにく
い）セルは壁電荷主体の放電が小さく、放電電圧の低い
（放電しやすい）セルは壁電荷主体の放電が大きくなる
など自己調整することができる。

【００５４】この概念は、「外部印加電圧主体の放電」
が１サイクルあたり２回の決められた印加電圧で放電す
るのに対し、「壁電荷主体の放電」を併用した駆動は１
サイクルあたり４回の放電で、そのうちの２回がセルの
特性に応じてセル自身が自由に放電強度を選べるといっ
た放電の選択肢が増えたためと考えることができる。

【００５５】さらに、壁電荷主体の放電を併用すると発
光効率を向上させることができる。ＡＣ−ＰＤＰは通常
グロー放電領域を利用して駆動されるため電流密度が高
くなると発光効率が悪くなるという特性を持つ。これに
関しては例えば“プラズマディスプレイ最新技術”（御
子柴：ＥＤリサーチ，１９９６年発行）に詳しく述べら
れている。外部印加電圧主体の放電のみで放電を持続し
た場合、高効率化のためには外部印加電圧をマージン限
界まで低くしなければならない。一方、壁電荷主体の放
電を併用することで放電を持続させる場合、壁電荷主体
の放電により壁電荷量は減るため、駆動は空間電荷を利
用したものとなる。放電にかかる電圧を可能な限り低く
し、空間電荷を利用してマージンをとることで電流密度
を下げることができ高効率を得ることができる。

【００５６】以上説明した「壁電荷主体の放電」を併用
して高効率を得る方法に関しては、本発明者らの先願の
発明、特願平９−２７１４５８で明らかにしたが、本発
明はそのさらに具体的な駆動方法および装置を提供する
ものである。

【００５７】以下、図に基いて本発明による実施の形態
１を説明する。図１および図２は、本発明の実施の形態
１を示す無効電力回収回路および具体的な駆動方法を示
す図である。まず、図１においては、ＰＤＰの各放電セ
ルは容量性負荷であることに鑑みて、ＰＤＰの互いに隣
接しあう任意の放電セルを、放電セルに係る容量成分Ｃ
Ｐとして模擬的に図示している。本実施の形態では、直
列共振型の無効電力回収回路が使用されている。図１に
示すように、容量成分ＣＰ、即ちＰＤＰのＸ電極の一端
は、ドレイン端子が供給電源Ｖｓ（Ｖｓ：サステイン電
圧）に接続されたｎ型ＭＯＳ ＦＥＴ１１（スイッチと
寄生ダイオードの記号で示されている）のソース端子に
接続されており、当該ソース端子はｎ型ＭＯＳ ＦＥＴ
１２のドレイン端子に接続されており、ｎ型ＭＯＳ Ｆ
ＥＴ１２のソース端子は接地されている。なお、両ＭＯ
Ｓ ＦＥＴ１１，１２のそれぞれに並列接続された寄生
ダイオードをも含めて、以降、ＦＥＴと呼び、他の後述
するＭＯＳ ＦＥＴについても同様とする。

【００５８】かかるＦＥＴ１１，１２は、Ｘ電極ドライ
バ回路１４１（図１６参照）の一部（維持放電時に表示
放電電流が流れるメインラインを成す）を構成し、各Ｆ
ＥＴ１１，１２のゲート端子に印加される駆動信号（ゲ
ート電圧）によってＸ電極の電位を電源電位Ｖｓあるい
は接地電位に保持（クランプ）するためのクランプスイ
ッチ素子として動作する。なお、かかる構成のクランプ
スイッチ素子を、それに含まれるＦＥＴの参照符号を用
いて「クランプスイッチ素子１１，１２」のように呼
ぶ。また、駆動ＩＣ１４２は維持放電期間には導通状態
となっているのでここでは省略している。

【００５９】他方、Ｙ電極の一端は、Ｙ電極ドライバ回
路１５（図１６参照）内に設けられた、ＦＥＴ１３，１
４を含むクランプスイッチ素子１３，１４に接続されて
いる。

【００６０】さて、図１中の破線で囲んだ部分の回路２
が、無効電力回収回路である。以下、無効電力回収回路
２を「回収回路２」とも呼ぶ。回収回路２は従来の直列
型無効電力回収回路（図１９参照）とおよそ同じ構成で
よい。ただし、回収コンデンサ２７、２８に並列に、且
つ、回収コイル１９、２０がカソードにＧＮＤがアノー
ドになるようにダイオード２５、２６が接続されてい
る。

【００６１】次に、図１を参照しつつ、図２に示す維持
放電期間（１サブフィールド）中の各パルスの電圧波形
のタイミングチャートに従って、ＰＤＰ１０の駆動方法
を説明する。なお、図２中の電位Ｖ１１〜Ｖ１８はそれ
ぞれＦＥＴ１１〜ＦＥＴ１８の各ゲート端子に印加され
る駆動信号電圧を示す。また、図２中のＶＣＰＸ、ＶＣ
ＰＹはそれぞれ回路から出力し、ＰＤＰの容量成分Ｃ
Ｐ、すなわちＸ電極およびＹ電極に印加される電圧波形
を示し、Ｌは発光波形を示す。

【００６２】なお、本発明においては特に維持放電期間
中のＸ電極、Ｙ電極の電位が重要でありＷ電極の電位は
言及しない。Ｘ電極、Ｙ電極との放電を避ける目的で略
中間電位にＤＣパルスを印加してもよい。また、ＶＣＰ
Ｘ、ＶＣＰＹ一組を一周期として任意の回数繰り返し印
加し輝度を得る。（図２ではあるタイミングの一周期半
のパルスが示されている。）

【００６３】さて、タイミングＡにおいて、ＦＥＴ１２
をＯＦＦにした後にＦＥＴ１５をＯＮにする。これによ
り、回収コンデンサに貯えられたエネルギーはＦＥＴ１
５、共振コイル１９を介してパネルＣＰに向かって放出
し始める。それに従い、ＶＣＰＸの電位も上昇し始める
が、その途中、タイミングＢでＦＥＴ１５を一時ＯＦＦ
にする。この時、ダイオード２５の一端がコイル１９
に、他端がＧＮＤに接地されているため、ＦＥＴ１５が
開放状態であっても、ＧＮＤ―ダイオード２５−コイル
１９−パネルＣＰ−ＦＥＴ１４−ＧＮＤといったループ
（回路）が形成し、安定してパネルＣＰの電圧Ｖｋ（第
２の電圧値）を確保することができる。

【００６４】タイミングＣで再度ＦＥＴ１５をＯＮとし
て回収コンデンサの残りのエネルギーをパネルＣＰに供
給する。タイミングＤで十分にエネルギーを放出した
後、ＦＥＴ１１がＯＮすることで電源から第１の電圧値
であるＶｓの電圧が供給され、クランプされる。このよ
うに、維持パルスは複数の電圧値を有する波形に形成さ
れる。尚、図２ではＦＥＴ１１及びＦＥＴ１５は重なら
ないタイミングで記載されているが、重ねても問題な
い。逆に、数１００ns程度重ねた方が波形は安定する。

【００６５】タイミングＥでは、ＦＥＴ１１がＯＦＦ、
ＦＥＴ１６がＯＮとなることでパネル容量ＣＰに貯えら
れたエネルギーはコイル１９、ダイオード２２、ＦＥＴ
１６を介して回収コンデンサ２７に移行する。十分電流
が流れきったタイミングＦでＦＥＴ１２をＯＮとするこ
とでＶＣＰＸはＧＮＤ電位にクランプされる。ＦＥＴ１
６、ＦＥＴ１２も上述のようにＯＮタイミングを重ねて
もよい。

【００６６】その後、タイミングＦでＶＣＰＸがＧＮＤ
になると同時にＦＥＴ１７がＯＮとなり、ＶＣＰＹの電
位は上昇する。タイミングＧで一度ＦＥＴ１７をＯＦＦ
とし、タイミングＨで再度ＯＮとすることで、ＶＣＰＹ
には電位Ｖｋで段が生じる。タイミングＩでコンデンサ
２８のエネルギーが十分パネルＣＰに移行した後、ＦＥ
Ｔ１３をＯＮにしてＶＣＰＹをＶｓにクランプする。タ
イミングＪでＦＥＴ１３をＯＦＦ、ＦＥＴ１８をＯＮに
して、パネルＣＰに貯えられたエネルギーをコイル２
０、ダイオード２４、ＦＥＴ１８を介して回収コンデン
サ２８に移行する。十分に共振電流がながれたタイミン
グＫでＦＥＴ１４をＯＮとし、ＶＣＰＹの電位をＧＮＤ
にクランプする。タイミングＫはすなわちタイミングＡ
であり、上記の動作は指定回数繰り返される。

【００６７】ここで説明した１周期の間に、放電はタイ
ミングＢ〜タイミングＣ、タイミングＤ〜タイミング
Ｅ、タイミングＧ〜タイミングＨ、タイミングＩ〜タイ
ミングＪの４回発生している。これは、印加する階段状
のパルス波形の電圧レベル、すなわち第１の電圧値Ｖｓ
と第２の電圧値Ｖｋのレベルにより２通りに考えること
ができる。

【００６８】（ケースI：Ｖｋ≧最小維持電圧の場合）
まず、第２の電圧値Ｖｋが十分高く、例えば、Ｖｋ≧最
小維持電圧の場合を考える。パネルＣＰは複数のセルの
集合体であるから放電電圧には各々ばらつきが生じる。
放電電圧の低いセル（つきやすいセル）はＶｋで放電
し、放電電圧の高いセル（つきにくいセル）はＶｓで放
電させることができる。一点放電開始電圧をＶｆ１、全
点放電開始電圧をＶｆｎ、一点消灯電圧をＶｓｍ１、全
点消灯電圧をＶｓｍｎと定義するならば、放電電圧の低
いセルのマージンはＶｓｍｎ〜Ｖｆ１、放電電圧の高い
セルのマージンはＶｓｍ１〜Ｖｆｎといえる。もちろん
パネルのマージンはＶｓｍ１〜Ｖｆ１である。パネルに
よりこれらの電圧はばらつくが、おおよそＶｆ１＝２１
０Ｖ、Ｖｆｎ＝２３０Ｖ、Ｖｓｍ１＝１５５Ｖ、Ｖｓｍ
ｎ＝１３５Ｖ程度である。第１の電圧値である設定電圧
Ｖｓを１６０Ｖとするならば、放電電圧の高いセルはマ
ージン下限から５Ｖ上という輝度の低い発光になるが、
放電電圧の低いセルはマージンから２５Ｖ上と輝度が高
くなる。そこで、第２の電圧値であるＶｋを１４０Ｖに
設定すれば、放電電圧の高いセルはＶｋでは放電できず
Ｖｓで放電し、放電電圧の低いセルはＶｋで放電するよ
うになる。この場合いずれもマージンから５Ｖ上で動作
することになり輝度は等しくなる。

【００６９】尚、必ずしも放電電圧の低いセルが常にＶ
ｋで点灯し、放電電圧の高いセルが常にＶｓで点灯する
とは限らない。セルのその時その時の条件によっては、
Ｖｓでの点灯とＶｋでの点灯とを交互に繰り返す場合も
ある。従来Ｖｓだけでしか放電する電圧が与えられなか
ったのに対し、本発明ではＶｋという中間の電圧を与え
ることにより、（Ｖｓ−Ｖｓ）、（Ｖｓ−Ｖｋ）、（Ｖ
ｋ−Ｖｋ）という組み合わせで放電することができる。
すなわち、セル固有の放電特性に応じてセル自身が放電
電圧を自由に選んで放電することになる。このように、
Ｖｓで放電するセルやＶｋで放電するセルが存在するこ
とになり、図２に示す発光波形Ｌは複数あるセル全体と
して図のように維持パルスの半周期で２回発光するよう
な波形になるわけである。すなわち、第１の放電が第１
の電圧値Ｖｓで行われ、第２の放電が第２の電圧値Ｖｋ
で行われる。従って、放電電流は分散されることにな
る。

【００７０】これにより、従来、放電電圧のばらつきが
引き起こしていた、輝度むら、母電極・回路インピーダ
ンスの損失、放電効率の低下、を軽減することができ
る。

【００７１】また、電源電位をＶｓ以外に設けてもよい
し、２段階に分けていた回収電流を３段階以上に分割し
て供給してもよい。すなわち、維持パルスを一つの電圧
値だけではなく、複数の電圧値を有する波形に形成し、
それぞれの電圧値で放電を起こすことにより、放電の選
択幅は飛躍的に増えより一層の効果が得られることはい
うまでもない。

【００７２】（ケースII：Ｖｋ≦Ｖｓ／１０の場合）次
に第２の電圧値Ｖｋが十分に低く、例えば、Ｖｋ≦Ｖｓ
／１０の場合を考える。第１の電圧である設定電圧Ｖｓ
が比較的高い領域、若しくは空間電荷をよりよく利用
し、放電開始電圧を低くした領域では自己消去放電が起
こる。Ｖｋは自己消去放電をより強く引き起こす向きに
印加するため、自己消去放電（壁電荷主体の放電）の強
度は強まる。補助的にはたらくＶｋは高すぎると、先の
Ｖｓで生じた壁電荷を減らしすぎ（場合によっては反転
してしまい）、次にＶｓが印加されても放電は持続でき
ない。図３は本発明者らによる先願発明の特願平９−２
７１４５８に示された、Ｖｋに相当する自己消去援護パ
ルス電圧値と発光効率を示す図であるが、Ｖｋの最大値
は１７Ｖでありそれ以上でのマージンは確保できなかっ
た。このＶｋの最大値はパネル構造に依存する値ではあ
るが、おおよそ設定電圧Ｖｓ（ケースIで説明したパネ
ルマージン１５５Ｖ〜２１０Ｖの範囲）に対して１／１
０以下程度といえる。

【００７３】先のケースIとケースIIの違いを述べる。
ケースIでは各セルでの放電は１周期あたり２回であっ
た。すなわち、一度Ｖｋで放電したセルはその後Ｖｓで
は点灯できない。これは、一度Ｖｋで放電すると逆方向
に壁電荷が蓄積してしまい、仮に再度点灯させる場合に
はそれを打ち消すほどの電圧を印加しなければならない
からである。例えば、それは２Ｖｓ程の高電圧でありＶ
ｋとＶｓの差がＶｓ／４以下と非常に小さい本実施の形
態では起こり得ない。他方ケースIIでは放電電圧の低い
セルがＶｓで放電し、多くの壁電荷が形成した状態で次
のサイクルのＶｋで再度放電するものであるから、同一
のセルが１周期あたり４回放電するものと考えることが
できる。この場合も全体としての発光波形は図２のＬで
示す波形となり、放電電流も分散されたものとなる。

【００７４】上述の発光形態の違いをさらに明確化する
場合は例えばＶｓを変化させずにＶｋ電位を変えればよ
い。仮にＶｋ電位をＶｓ電位まで徐々に引き上げても途
中で放電が途切れず、Ｖｋでの発光とＶｓでの発光がア
ナログ的に融合する場合はケースIと考えることができ
る。逆に、Ｖｋをあげるに従い徐々にＶｓでの発光が弱
まって、徐々に放電が遅れ、放電が途切れてしまう電圧
レベルが存在する場合はケースIIと考えることができ
る。

【００７５】ケースIIにおいても、放電電圧の高いセル
はＶｋでの発光が弱く（場合によっては放電せず）、放
電電圧の低いセルはＶｋでの発光は強くなるなど、ケー
スIほどではないが放電に選択性をもたせることができ
る。また、同一セルにおいて放電回数を多くし、１回あ
たりのピーク電流を下げているためケースI以上に放電
の発光効率は向上する。

【００７６】実施の形態２．図４は本発明による実施の
形態２の駆動方法を説明する図である。実施の形態１で
はケースI、ケースIIの何れにおいても無効電力回収回
路からパネルに流れる供給電流を一時止めることで第２
の電圧値を設けていた。しかし、従来同様に積極的に第
２の電圧値としての段を設けなくとも電圧の設定によっ
ては発光を分散させることができる。図４はこの場合の
電圧波形ＶＣＰＸ、ＶＣＰＹ及び発光波形を示したもの
である。パネル容量に回収回路からエネルギーが供給さ
れている途中、すなわち電圧が上昇している間で一度放
電し、回収回路からのエネルギーの供給が途絶えた後に
電源からの電圧を印加してエネルギー供給することによ
り再度放電している。本発明の趣旨が放電電流を分散、
ピーク電流を低減することにあるから、維持パルスを第
２の電圧値で段を有する形状にしなくても従来型の無効
電力回収回路で放電電流が分散できればある程度の効果
を得ることができる。

【００７７】特に、ケースIIの場合は電圧の変化速度に
大きく依存し、放電遅れ時間よりも遅く、ゆっくりと電
圧が変化する場合は、壁電荷主体の放電は必要最小限な
ものとなってしまう。逆に、放電遅れ時間以上に早く電
圧が変化する場合は、Ｖｋ≧Ｖｓ／１０になる可能性も
ありマージンの低下につながる。従って、壁電荷主体の
放電中は電位が変化しないようにすることが望ましい。

【００７８】また、従来のある一定の設定電圧のみで放
電を制御する方法との違いは発光波形を観測するだけで
明らかであり、発光波形が複数個のピークを持つ場合は
本発明における動作点で動作させたものと判断すること
ができる。

【００７９】実施の形態３．図５は実施の形態３の駆動
方法を示すタイミングチャートである。実施の形態１に
おけるケースIIではＸ電極のパルス立ち下りとＹ電極の
パルスの立ち上り、あるいはＹ電極のパルスの立ち下り
とＸ電極のパルスの立ち上りは連続性をもっていた方が
よい。ＧＮＤ電位に段が存在する場合にはその段におい
て壁電荷主体の放電が発生し、十分な効果が得られない
場合があるからである。図５にその対策としてタイミン
グチャートを示し説明する。尚、回路構成などは実施の
形態１に準じ、図１と同じとする。

【００８０】図５では第２の電圧値Ｖｋを作成する設計
思想が実施の形態１と異なる。具体的にはタイミングＤ
でＦＥＴ１１がＯＦＦ、ＦＥＴ１６がＯＮしたときに同
時若しくは若干遅れてＦＥＴ１７をＯＮとする。これに
より、コンデンサ２８のエネルギーが、ＦＥＴ１７、コ
イル２０、ＦＥＴ１４を結ぶループ（回路）により還流
し始めコイル２０にはリアクタンスに応じたエネルギー
が貯えられる。タイミングＥでＦＥＴ１２がＯＮすると
同時にＦＥＴ１７をＯＦＦとすることで、コイル２０に
貯えられたエネルギーがパネルに流れる。一度コイル２
０に貯えているため、Ｘ電極の立ち下りとＹ電極の立ち
上りは連続的となる。その後、壁電荷主体の放電終了を
見計らってタイミングＦから再度ＦＥＴ１７をＯＮと
し、コンデンサ２８に残存するエネルギーをパネルに供
給する。

【００８１】同様にタイミングＨでＦＥＴ１３がＯＦ
Ｆ、ＦＥＴ１８がＯＮと同時若しくは若干遅れてＦＥＴ
１５がＯＮすることで、コイル１９にエネルギーが貯え
られ、タイミングＩでＦＥＴ１４がＯＮするのと同時に
ＦＥＴ１５をＯＦＦとし、コイル１９のエネルギーをパ
ネルに供給する。さらに、壁電荷主体の放電終了後のタ
イミングＪでコンデンサ２７に貯えられている残りのエ
ネルギーをパネルに供給する。

【００８２】本実施の形態３は実施の形態１と比較し
て、ＦＥＴ１７、ＦＥＴ１５のＯＮタイミングをずらし
ただけではあるが、コイル２０、コイル１９に流れる電
流を途中で中断するのと一度リアクトルにエネルギーを
移行してそれをパネルに供給するのとでは設計思想が異
なる。実施の形態１ではＦＥＴ１７、ＦＥＴ１５のＯＮ
時間を制御することでＶｋの電圧を比較的容易に作るこ
とができるが、実施の形態３ではコイル２０、コイル１
９に依存し、ＦＥＴ１７、ＦＥＴ１５の時間での制御は
できない。しかし、実施の形態３を用いれば、放電電流
が大きい場合でも実施の形態１以上に十分な電流を流す
ことができる。

【００８３】尚、コイル１９、２０に回収コンデンサ２
７、２８のエネルギーを供給し、電流を還流させている
期間は理想回路であればエネルギーの損失はないが、実
際には抵抗により消費してしまう。従って、還流時間は
ある程度短い方がよい。

【００８４】実施の形態４．図６は、ＰＤＰ装置５０の
本発明の実施の形態４による駆動波形を示す電圧波形及
び発光波形を示したものである。本プラズマディスプレ
イ装置は、図１６に示すプラズマディスプレイ装置５０
の構成を用いることができ、駆動方法に特徴をもつもの
である。従って、以下の説明において同図１６中の構成
要素については同一の符号を以て表記する。

【００８５】図６は行電極Ｘｉ（ｉ＝1.2.・・・ｎ）、行
電極Ｙ、列電極Ｗの電位、発光波形を示し、１サブフィ
ールド期間内の駆動波形を示すものである。なお、本実
施の形態３に係る駆動方法では、図６に示すように、主
に正のパルスを用いてＰＤＰ装置５０を駆動させている
が、勿論、図６に示すパルスの極性を全て反転させて駆
動しても良い。

【００８６】（リセット期間）まず、「リセット期間」
では、全ての列電極Ｗｊと行電極Ｙとの間に、全面書き
込みパルスを印加して、直前のサブフィールドの終了時
点での表示履歴を消去するとともに、プライミング粒子
の供給を行う。

【００８７】（アドレス期間）次に、「アドレス期間」
では、表示すべきセルのみに選択的にアドレス放電を起
こす。図１７に示す先行技術例同様に、行電極Ｘｉに順
次スキャンパルスＶｘｇを印加していき、点灯すべきセ
ルにおいては、列電極Ｗｊと行電極Ｘｉとの間で書き込
み放電である「アドレス放電」を発生させる。この時行
電極Ｙには副走査パルスＶｙｓｃを印加する。行電極Ｘ
ｉ及び行電極ＹにはＶｘｇ＋Ｖｙｓｃの電位差が印加さ
れることになる。この電位差はそれ自身では放電が開始
しないが、先のアドレス放電をトリガにして直ちに行電
極Ｘｉ，Ｙ間にも放電が発生する（転移する）電位差で
ある。これにより後の維持パルスの印加のみで維持放電
を行うことが可能な量の正又は負の壁電荷が蓄積され
る。

【００８８】（維持放電期間）そして、「維持放電期
間」では、行電極Ｘｉ，Ｙ間に維持パルスを印加するこ
とにより、書き込みが行われたセルについて、このサブ
フィールド内の維持放電を行う。ここで、維持放電期間
の初期の一周期は無効電力回収回路を動作させていな
い。すなわち、図１の例で言えば、ＦＥＴ１５〜１８は
動作させない。次の周期からは無効電力回収回路を動作
させ、発光ピークを２つに分割しピーク値を小さくさせ
ている。また、維持放電期間の最終の１周期は無効電力
回収装置を動作させていない。維持放電期間のそれ以外
の期間では、無効電力回収回路を動作させ、放電に積極
的に利用する駆動波形を、実施の形態１で示したように
複数の電圧値を有する形状に形成してもよいし、維持パ
ルスの複数の電圧値を外部印加電圧で形成してもよい。
本実施の形態４の特徴は、維持放電期間の初期及び終期
の印加波形を、それ以外の期間の維持パルスの第１の電
圧値Ｖｓだけで構成する、すなわち矩形状のパルスにし
たことにある。

【００８９】アドレス期間の終了時から維持放電期間の
最初までは、例えばＸ１ラインを考えるとアドレスパル
ス幅×アドレスライン数の時間だけ離れている。これは
条件によっては１ｍsec以上と非常に長く、アドレス期
間で発生した空間電荷はもはや存在しない。従って、維
持パルスの最初は放電遅れを伴った不安定なものとな
る。そのため、パネル全体にできるだけ早く空間電荷を
供給し放電を安定化する必要がある。これは維持放電期
間初期に強放電を発生させればよい。そこで、本実施例
では維持電源の最大電圧Ｖｓだけでパルスを構成し放電
を強化させている。また、図６では最初の２発のパルス
において第１の電圧値であるＶｓだけで矩形状に形成し
たパルスを使用しているが、特にパルス数には言及せず
任意の回数行ってよい。

【００９０】その後、維持パルスを複数の電圧値を有す
る形状にする、若しくは放電が発生する条件で無効電力
回収回路を動作させることにより放電は複数に分散す
る。尚、放電するセル及びタイミングは実施の形態１で
述べたようにいくつか考えることができるが、何れにお
いても電流ピークを分散させ、一つ一つのピーク値を小
さくさせた放電形態をとっている。

【００９１】維持放電期間終了時から次のサブフィール
ドのリセット期間までに間隔がある場合は、図６に示す
ように維持放電期間初期同様、最後の複数回のパルスを
最大電圧値である第１の電圧値Ｖｓで矩形状に形成した
方がよい。ピーク電流を小さくした放電はすなわち弱体
化した放電であるから誘電体に形成される壁電荷量は少
ない。また、リセットパルスまでの時間が長い場合は、
維持放電期間で発生した空間電荷が少なくなり次のリセ
ットが安定に行えない。これは維持放電期間の終期の複
数回のパルスを維持パルスの第１の電圧値であるＶｓで
矩形状に形成すればよく、これにより壁電荷が十分に形
成されリセット期間放電を安定に行うことができる。ま
た、維持放電期間の初期のパルス同様、矩形状にするパ
ルスの回数は任意である。

【００９２】実施の形態５．次に、実施の形態５に係る
プラズマディスプレイ装置の駆動回路について説明す
る。実施の形態５は、並列共振型の無効電力回収回路を
用いたものであり、壁電荷主体の放電を併用した場合に
休止期間を設けて放電を分散する方法について説明す
る。

【００９３】使用されるパネルは実施の形態１と同様の
ものでよい。また、プラズマディスプレイ装置の外観は
図１６と同じでよい。図７はこの発明の実施の形態５で
あるプラズマディスプレイパネルの駆動回路を示す図、
図８は各ＦＥＴスイッチの入力電圧波形のタイミングチ
ャートである。図７において、ＰＤＰはコンデンサＣＰ
で模擬されている。また、ＦＥＴ５１〜ＦＥＴ５４はメ
インスイッチでパルスを発生する回路、ＦＥＴ５５及び
ＦＥＴ５６の回収スイッチと共振コイル６１、６２及び
ダイオード７１、７２は無効電力回収回路を示してい
る。無効電力回収回路はＣＰとパルス発生回路に対し、
並列に接続されている。図８中の電位Ｖ５１〜Ｖ５６は
それぞれＦＥＴ５１〜ＦＥＴ５６の各ゲート端子に印加
される駆動信号電圧を示す。また、同図８中のＶＣＰは
回路から出力し、ＰＤＰの容量成分ＣＰに印加される電
圧波形を示す。

【００９４】タイミングＡにおいて、ＦＥＴ５１がＯＮ
からＯＦＦになると電源からの電圧供給がとまる。同時
に、ＦＥＴ５５がＯＮになるためＣＰにチャージされた
電荷はＦＥＴ５５を通り逆極性に反転するよう流れ始め
る。タイミングＢではＦＥＴ５３およびＦＥＴ５４がＯ
Ｎ状態なので共振電流はメインＦＥＴ５４及びＦＥＴ５
３、回収ＦＥＴ５５、ダイオード７１、共振コイル６２
のループで還流することになる。還流しているＢＣ間
は、ＦＥＴ５３，５４がＯＮであるためＣＰの両端が接
地され、休止期間が形成される。その後、タイミングＣ
でＦＥＴ５４がＯＦＦとなるため還流していた共振電流
は再びＣＰに供給し始める。タイミングＤでＣＰに最大
の逆電圧が印加された後、ＦＥＴ５２がＯＮし、電源か
ら電圧が供給される。その後、タイミングＥではタイミ
ングＡと対称にＦＥＴ５２がＯＦＦ、同時にＦＥＴ５６
がＯＮすることでＣＰにチャージされた電荷は再度逆極
性に反転するよう流れ始める。タイミングＦＧ間はタイ
ミングＢＣ間同様共振電流が還流し、パルス休止期間が
つくりだされる。以降、同様の動作を繰り返し行う。

【００９５】このように還流期間を設け、パルスとパル
スの間に休止期間を作ると休止期間中に壁電荷による自
己消去放電を起こすことができる。休止期間を設けない
場合でも自己消去放電は起こるが、実施の形態１で説明
したように、電圧が変化している状態での壁電荷主体の
放電は不安定である。本実施の形態によればパルスとパ
ルスの間にＣＰをＧＮＤにクランプする期間があるた
め、放電遅れに左右されず、確実な自己消去放電を起こ
すことができ、放電効率を向上させることができる。
尚、本実施の形態を用いれば壁電荷主体の立ち下がり放
電が起き、電圧ドロップが発生してもＧＮＤ電位から電
流が流れ込み、大きな電位変動を防ぐことができる。

【００９６】実施の形態６．以下、本発明の実施の形態
６について説明する。本実施の形態では実施の形態５に
おける還流をメインスイッチを使用せず、あらたに還流
スイッチ（ＦＥＴ）５７，５８を追加して設けることで
行うものである。図９には実施の形態６の回路構成が、
図１０には各ＦＥＴのゲート波形及びパネル両端の電圧
波形が示されている。基本的な駆動波形は実施の形態５
に等しいが、メインＦＥＴ５３及びメインＦＥＴ５４の
ＯＮタイミングが重ならないようにしている。ＦＥＴ５
５がＯＮになることでダイオード７１、共振コイル６２
を通ってＰＤＰに充電していたものを任意のタイミング
（ここではＢＣ間）でＦＥＴ５７、ダイオード７３、共
振コイル６２のループで還流させるものである。あるい
は、ＦＥＴ５６がＯＮになることでダイオード７２、共
振コイル６１を通してＰＤＰに充電していたものを、タ
イミングＦＧ間でＦＥＴ５８、ダイオード７４、共振コ
イル６１のループで還流させるものである。タイミング
を調整することでタイミングＢＣ間、タイミングＦＧ間
の還流電位（還流タイミング）を任意に設定することが
できる。先の自己消去放電をより強く発生させるために
はＧＮＤ電位にするだけでなくより積極的に誘発する方
向にパルスを印加することが望ましい。ただし、ここで
の放電はあくまでも自己消去放電の延長の「壁電荷主体
の放電」でなければならない。その電圧はおよそ電源電
圧の１／１０程度であり、例えば電源電圧を１８０Ｖと
した場合、マイナス１８Ｖで還流する設定とすればよ
い。本実施の形態によれば、「壁電荷主体の放電」をよ
りよく誘発することができ、放電効率を向上させること
ができる。また、本実施の形態では、壁電荷主体の放電
を誘起させる最適電圧を、別の電源を設けることなく還
流タイミングの設定によって得ることができる。

【００９７】また、実施の形態１に示したように還流の
電圧をさらに引き上げ、放電開始電圧以上と設定し、利
用してもよい。この場合は、実施の形態１におけるタイ
プIの放電を引き起こすことができる。従って、実施の
形態１同様に各セルの放電電圧の分布に応じて放電を分
散することができ、母電極の抵抗・回路のインピーダン
スの損失を小さくし、輝度むらをなくすことができる。

【００９８】尚、本実施の形態は並列共振型の無効電力
回収回路を利用して、維持パルスを第１の電圧値と第２
の電圧値を有する形状に形成する場合であり、上述の外
部印加電圧主体の放電を分散させるケースIの場合は、
既述のように従来の並列共振型の駆動回路をそのまま使
用し、電圧設定を回収回路で放電するように設定すれば
よい。この時の電圧波形及び発光波形は図４に示したも
のと同じとなる。

【００９９】実施の形態７．図１１はこの発明の実施の
形態７の駆動回路を示す図である。実施の形態７では共
振コイルに並列に部分共振コンデンサＣｐｐ及び部分共
振コイルＬｐが接続されている。図１２は実施の形態７
のプラズマディスプレイパネルの電圧波形である。ＦＥ
Ｔ５６がオンすると、ＣＰの電圧は共振コイル６３と部
分共振回路Ａ１とに印加される。このとき、部分共振回
路の共振周波数は、ＣＰと共振コイル６３とから決まる
共振周波数より大きく選定すると、ＣＰに流れる電流
は、ＣＰと共振コイル６３との振動電流に部分共振回路
の高周波振動電流が重畳された波形となる。ダイオード
７３の作用によって、部分共振回路内で時刻ｔｘに最大
値まで反転した部分共振コンデンサＣｐｐの電圧はもは
や共振コイル６３には流れないから、ｔｘ以降はＣｐｐ
の電荷は全てＣＰに返還されることになる。このような
回路構成にすることにより、電流を還流させなくともパ
ルスとパルスの間に「壁電荷主体の放電」に必要な休止
期間τｋをつくりだすことができる。また、本実施の形
態においては、壁電荷主体の放電を誘発するパルス波形
を部分共振回路の共振波形によって作り出しているた
め、実施の形態５、６の様な複雑なＯＮ／ＯＦＦタイミ
ング制御を必要としない利点がある。また、さらには、
実施の形態６と同様に「壁電荷主体の放電」を容易に誘
発しうる一段目のパルスを電源を別に設けることなく作
りだすことができる。もちろん実施の形態６で説明した
ように形成するパルス波形の電圧を放電開始電圧以上と
し、実施の形態１で説明したケースIの放電を発生させ
てもよい。

【０１００】なお、図１１中、Ａ２の領域は部分共振回
路Ａ１の変形例、すなわちＡ１の代わりにＡ２を用いる
ことを示すものであり、ＧＮＤを介してＣｐｐ、Ｌｐを
接続している。こうすることにより、ＸおよびＹ端子を
接続するための長い配線が不要となる利点がある。

【０１０１】実施の形態８．次に、実施の形態８に係る
ＰＤＰの駆動方法について説明する。本プラズマディス
プレイ装置５０は、図１３に示すような回路構成を用い
る。すなわち、実施の形態１における駆動波形を、電源
回路４１の電源電圧としてＶｈ１、Ｖｈ２、およびＶｓ
の３つ設けてこれらの電圧を切り替えて電極に印加する
ことで作成し、電力回収回路は放電に利用しない例につ
いて説明する。本実施の形態で用いる回収回路は並列共
振型でもよいし、直列共振型でもよい。

【０１０２】図１４はＸ電極に印加される電圧波形ＶＣ
ＰＸとＹ電極に印加される電圧波形ＶＣＰＹ、及び発光
波形Ｌが示されている。実施の形態１では第２の電圧値
Ｖｋを回収回路で作成していたが、本実施の形態では第
１の電圧値Ｖｓと同様に、電圧Ｖｈ１、Ｖｈ２を電源か
ら供給して第２の電圧値（ここでは複数）を作る。本実
施の形態では実施の形態１におけるケースIの場合を例
に説明する。

【０１０３】タイミングＡ〜タイミングＢにおいて、回
収回路からエネルギーをパネルの容量に供給する。タイ
ミングＢで、一度回収回路を休止し、電源からＶｈ１の
電圧を供給する。例えば、Ｖｈ１は１５０Ｖとする。こ
こで、放電しやすいセルはタイミングＢ〜タイミングＣ
にかけて一度放電する。次に、タイミングＣ〜タイミン
グＤにかけて再度回収回路からパネルの容量にエネルギ
ーを供給し、タイミングＤで回収回路を休止し、Ｖｈ２
の電圧を電源から供給する。例えば、Ｖｈ２は１７０Ｖ
である。Ｖｈ１で放電しなかったセルで且つ放電可能な
セルは先と同様にＶｈ２印加期間中であるタイミングＤ
〜タイミングＥにおいて放電する。再度、タイミングＥ
〜タイミングＦにかけて回収回路からパネルの容量にエ
ネルギーを供給し、タイミングＦで第１の電圧値である
Ｖｓの電圧を電源から供給する。Ｖｓは例えば１９０Ｖ
であり、これによりＶｈ１，Ｖｈ２で放電できなかった
すべてのセルが放電する。Ｙ電極もＸ電極と同様に電圧
パルスが印加される。

【０１０４】これにより、図１４に示すように発光波形
を３つに分割することができる。これにより、ピーク電
流を分散することができ、回路インピーダンスや母電極
の抵抗により発生する損失を小さくすることができる。

【０１０５】また、実施の形態１同様に、放電セルの電
圧分布により、Ｖｈ１〜Ｖｓまでセル自身が放電電圧を
選ぶことができる。選択の幅は実施の形態１以上であ
り、（Ｖｈ１−Ｖｈ１）（Ｖｈ１−Ｖｈ２）（Ｖｈ１−
Ｖｓ）（Ｖｈ２−Ｖｈ２）（Ｖｈ２−Ｖｓ）（Ｖｓ―Ｖ
ｓ）の６通りである。プロセス的な要因で放電しにくく
形成されてしまったセルは（Ｖｓ−Ｖｓ）で放電し、放
電しやすく形成されたセルは（Ｖｈ１−Ｖｈ１）で放電
することになる。また、放電は確率現象であり、突然放
電が弱体化してしまうという場合も想定できる。例えば
Ｖｈ２におよそ駆動電圧の中心を持つセルが不意に放電
の弱体化を起こしてしまっても、一時Ｖｓに放電の中心
をシフトし、放電を強化した後Ｖｈ２に再度放電の中心
を移すようなことも可能である。

【０１０６】実施の形態１や２のように回収回路で複数
の電圧値を有するパルス波形を形成するのと、ここで述
べた実施の形態８のように複数の電圧出力を有する電源
からの電圧を切り替えて複数の電圧値を有するパルス波
形を形成するものとの違いについて説明する。回収回路
はコイルを含んだインピーダンスの高い構成であるから
放電電流による電圧ドロップが大きくなりやすい。従っ
て、回収回路による放電セル数が増加しすぎると電流を
流しきる能力がなくなりマージン低下につながる可能性
もある。しかしながら、実施の形態８では、電源数が増
えるために回路コストが増加するという欠点はあるもの
の、放電電流を電源から供給することができるためマー
ジンが低下する可能性はない。

【０１０７】尚、本実施の形態では例えば実施の形態１
におけるケースIの放電形態について説明したが、ケー
スIIのように壁電荷主体の放電を誘発しうるパルス波形
を電源だけで形成してもよい。

【０１０８】

【発明の効果】請求項１に係る発明によれば、半周期の
間に第１の放電を行わせる第１の電圧値と、第２の放電
を行わせる第２の電圧値とを有する維持パルスによって
交流型プラズマディスプレイパネルを駆動するため、ピ
ーク電流を分散することができ母電極の抵抗損失が減
り、回路のインピーダンスによる損失が低減し、放電の
効率もまた向上する。

【０１０９】請求項２に係る発明によれば、無効電力を
回収するための無効電力回収回路により発生する電圧と
電源からの電圧とを切り替えて、上記維持パルスを形成
するため、少ない外部印加電圧の電源で放電の効率の高
いものが得られる。

【０１１０】請求項３に係る発明によれば、請求項２に
係る発明において使用する無効電力回収回路を並列共振
型とすることで少ない部品点数で放電の効率の高いもの
が得られる。

【０１１１】請求項４に係る発明によれば、請求項２に
係る発明において使用する無効電力回収回路を直列共振
型とすることで維持パルスの電圧値を自由に設定でき、
確実に放電を分散させることができる。

【０１１２】請求項５に係る発明によれば、複数の異な
る電圧出力を有する電源を備え、これら複数の異なる電
圧を切り替えて維持パルス形成するため、放電のマージ
ンを低下させることなく、確実に放電を分散させること
ができる。

【０１１３】請求項６に係る発明によれば、上記第１の
放電および上記第２の放電は外部印加電圧主体の放電で
あり、複数のセルの放電タイミングが分散したものとな
るように、上記第１の電圧値と上記第２の電圧値を設定
するため、セル固有の放電特性のばらつきを押さえ、輝
度むらを小さくすることができる。

【０１１４】請求項７に係る発明によれば、上記第２の
電圧値は最小維持電圧以上とし、上記第１の電圧値は放
電開始電圧以下と限定することでより確実に放電を分散
できる。

【０１１５】請求項８に係る発明によれば、上記第１の
放電および上記第２の放電は外部印加電圧主体の放電と
壁電荷主体の放電を併用したものであり、上記維持パル
スの半周期の間に同一のセルが複数回の放電に分散した
ものとなるように、上記第１の電圧値および上記第２の
電圧値を設定するので、１周期あたりの放電回数を増や
し、１回あたりの放電の電流密度を下げることができ
て、放電の効率をさらに向上できる。

【０１１６】請求項９に係る発明によれば、上記第２の
電圧値は上記第１の電圧値の略１／１０以下と限定する
ことで確実に放電を分散できる。

【０１１７】請求項１０に係る発明によれば、維持パル
スを、無効電力を回収するための無効電力回収回路によ
り発生する電圧と電源からの電圧とを切り替えて形成
し、無効電力回収回路により発生する電圧が連続的に上
昇する間と、電源からの電圧供給時とで放電を発生さ
せ、維持パルスの半周期の間に放電を複数回に分散させ
るので、簡単な制御により放電効率を向上させることが
できる。

【０１１８】請求項１１に係る発明によれば、維持放電
期間の初期は、上記維持パルスは上記第１の電圧値だけ
を有するものとすることで、アドレス期間から維持放電
期間に安定に放電を移行することができる。

【０１１９】請求項１２に係る発明によれば、維持放電
期間の終期は、上記維持パルスは上記第１の電圧値だけ
を有するものとすることにより維持放電期間からリセッ
ト期間に安定に放電を移行することができる。

【０１２０】請求項１３に係る発明によれば、請求項１
ないし請求項１２の駆動方法に従って、第１電極と第２
電極間に電圧を印加する駆動回路を備えるようにしたの
で、請求項１乃至１２のそれぞれの効果を有するプラズ
マディスプレイ装置を得ることができる。

【０１２１】請求項１４記載のプラズマディスプレイパ
ネルの駆動回路によれば、並列共振型の回収回路装置を
使用した場合においても、外部印加電圧を印加するパル
スとパルスの間に壁電荷主体の放電を誘発する電位差略
ゼロの休止期間を設けたので、壁電荷主体の放電を確実
に誘発することができ、放電効率を向上させることがで
きる。

【０１２２】請求項１５記載のプラズマディスプレイパ
ネルの駆動回路によれば、請求項１４記載の休止期間
を、上記電極間容量の放電時に発生する共振電流を上記
パルス発生回路のメインスイッチを介して還流させたの
ち電極間容量に再充電することで得ることにしたので、
壁電荷主体の放電を確実に誘発できるとともに電力の利
用効率を高めることができる。

【０１２３】請求項１６記載のプラズマディスプレイパ
ネルの駆動回路によれば、請求項１４記載の休止期間
を、上記共振コイルに並列に還流スイッチを設け、上記
電極間容量の放電時に発生する共振電流を上記還流スイ
ッチを介して還流させたのち電極間容量に再充電するこ
とで得ることにしたので、壁電荷主体の放電を誘発する
最適なパルス電圧を設定することができる。

【０１２４】請求項１７記載のプラズマディスプレイパ
ネルの駆動回路によれば、上記共振コイルに並列に接続
した部分共振コンデンサ及び部分共振コイルの直列接続
からなる部分共振回路の共振波形で構成したので、壁電
荷主体の放電を誘発する休止期間を複雑なタイミング制
御を用いることなく実現できる。

【図面の簡単な説明】

【図１】 実施の形態１に係るプラズマディスプレイ装
置の無効電力回収回路の構成を説明するための図であ
る。

【図２】 実施の形態１に係るプラズマディスプレイ装
置の駆動方法を説明するための、駆動電圧波形及び発光
波形を示すタイミングチャートである。

【図３】 特願平９−２７１４５８に示された補助パル
スと発光効率の関係である。

【図４】 実施の形態２に係るプラズマディスプレイ装
置の駆動方法を説明するための駆動電圧波形と発光波形
を説明するための図である。

【図５】 実施の形態３に係るプラズマディスプレイ装
置の駆動方法を説明するための、駆動電圧波形及び発光
波形を示すタイミングチャートである。

【図６】 実施の形態４に係るプラズマディスプレイ装
置の駆動方法を説明するための、１サブフィールド中の
電圧波形及び発光波形を示すタイミングチャートであ
る。

【図７】 実施の形態５に係るプラズマディスプレイ装
置の無効電力回収回路の構成を説明するための図であ
る。

【図８】 実施の形態５に係るプラズマディスプレイ装
置の駆動電圧波形を示すタイミングチャートである。

【図９】 実施の形態６に係るプラズマディスプレイ装
置の無効電力回収回路の構成を説明するための図であ
る。

【図１０】 実施の形態６に係るプラズマディスプレイ
装置の駆動電圧波形を示すタイミングチャートである。

【図１１】 実施の形態７に係るプラズマディスプレイ
装置の無効電力回収回路の構成を説明するための図であ
る。

【図１２】 実施の形態７に係るプラズマディスプレイ
装置の駆動方法を説明するための、駆動電圧波形及び電
流波形を示す図である。

【図１３】 実施の形態８に係るプラズマディスプレイ
パネル装置の全体構成を示すブロック図である。

【図１４】 実施の形態８に係るプラズマディスプレイ
装置の駆動方法を説明するための、駆動電圧波形及び発
光波形を示す図である。

【図１５】 従来の交流型プラズマディスプレイパネル
の構造を示す斜視図である。

【図１６】 従来の交流型プラズマディスプレイパネル
装置の全体構成を示すブロック図である。

【図１７】 従来の交流型プラズマディスプレイパネル
の１サブフィールド中の駆動電圧波形を示すタイミング
チャートである。

【図１８】従来のプラズマディスプレイ装置に係る並列
共振型の無効電力回収回路の構成を説明するための図で
ある。

【図１９】 従来のプラズマディスプレイ装置に係る直
列共振型の無効電力回収回路の構成を説明するための図
である。

【符号の説明】

１０、１０１ プラズマディスプレイパネル（ＰＤＰ） ２、２０２、３０２ 無効電力回収回路 ４１ 電源回路 ＣＰ プラズマディスプレイパネルの電極間容量 ５１、５２、５３、５４ メインスイッチ ５５，５６ 回収スイッチ ５７、５８ 還流スイッチ ６１、６２、６３ 共振コイル Ｃｐｐ 部分共振コンデンサ Ｌｐ 部分共振コイル Ｖｋ、Ｖｈ１、Ｖｈ２ 第２の電圧値 Ｖｓ 第１の電圧値

Claims (17)

【特許請求の範囲】
1. 【請求項１】 半周期の間に第１の放電を行わせる第１
   の電圧値と、第２の放電を行わせる第２の電圧値とを有
   する維持パルスによって駆動することを特徴とする交流
   型のプラズマディスプレイパネルの駆動方法。
2. 【請求項２】 無効電力を回収するための無効電力回収
   回路により発生する電圧と電源からの電圧とを切り替え
   て、上記維持パルスを形成することを特徴とする請求項
   １記載のプラズマディスプレイパネルの駆動方法。
3. 【請求項３】 上記無効電力回収回路はプラズマディス
   プレイパネルの電極間容量に並列に接続された並列型無
   効電力回収回路であることを特徴とする請求項２記載の
   プラズマディスプレイパネルの駆動方法。
4. 【請求項４】 上記無効電力回収回路はプラズマディス
   プレイパネルの電極間容量に直列に接続された直列型無
   効電力回収回路であることを特徴とする請求項２記載の
   プラズマディスプレイパネルの駆動方法。
5. 【請求項５】 複数の異なる電圧出力を有する電源を備
   え、これら複数の異なる電圧を切り替えて上記維持パル
   スを形成することを特徴とする請求項１記載のプラズマ
   ディスプレイパネルの駆動方法。
6. 【請求項６】 上記第１の放電および上記第２の放電は
   外部印加電圧主体の放電であり、複数のセルの放電タイ
   ミングが分散したものとなるように、上記第１の電圧値
   と上記第２の電圧値を設定することを特徴とする請求項
   １乃至５記載のプラズマディスプレイパネルの駆動方
   法。
7. 【請求項７】 上記第２の電圧値は最小維持電圧以上と
   し、上記第１の電圧値は放電開始電圧以下とすることを
   特徴とする請求項６記載のプラズマディスプレイパネル
   の駆動方法。
8. 【請求項８】 上記第１の放電および上記第２の放電は
   外部印加電圧主体の放電と壁電荷主体の放電を併用した
   ものであり、上記維持パルスの半周期の間に同一のセル
   が複数回の放電に分散したものとなるように、上記第１
   の電圧値および上記第２の電圧値を設定することを特徴
   とする請求項１乃至請求項５記載のプラズマディスプレ
   イパネルの駆動方法。
9. 【請求項９】 上記第２の電圧値は上記第１の電圧値の
   略１／１０以下とすることを特徴とする請求項８記載の
   プラズマディスプレイパネルの駆動方法。
10. 【請求項１０】 維持パルスを、無効電力を回収するた
    めの無効電力回収回路により発生する電圧と電源からの
    電圧とを切り替えて形成し、無効電力回収回路により発
    生する電圧が連続的に上昇する間と、電源からの電圧供
    給時とで放電を発生させて、上記維持パルスの半周期の
    間に放電を複数回に分散させることを特徴とするとする
    プラズマディスプレイパネルの駆動方法。
11. 【請求項１１】 維持放電期間の初期は、上記維持パル
    スは上記第１の電圧値だけを有することを特徴とする請
    求項１乃至１０記載のプラズマディスプレイパネルの駆
    動方法。
12. 【請求項１２】 維持放電期間の終期は、上記維持パル
    スは上記第１の電圧値だけを有することを特徴とする請
    求項１乃至１１記載のプラズマディスプレイパネルの駆
    動方法。
13. 【請求項１３】 請求項１乃至１２の何れかに記載の駆
    動方法に従って駆動する駆動回路を備えたプラズマディ
    スプレイパネル装置。
14. 【請求項１４】 外部印加電圧主体の放電と壁電荷主体
    の放電とを併用する交流型プラズマディスプレイパネル
    の電極間容量に並列に接続し、電極間容量の放電時に発
    生する共振電流で上記電極間容量を逆極性に再充電する
    共振コイルと、複数の回収スイッチからなる無効電力回
    収回路と、電源と、電極間容量の両端を上記電源に接続
    するためのメインスイッチからなるパルス発生回路を有
    するプラズマディスプレイパネルの駆動回路において、
    外部印加電圧を印加するパルスとパルスの間に壁電荷主
    体の放電を誘発する上記電極間の電位差が略ゼロの休止
    期間を設けることを特徴とするプラズマディスプレイパ
    ネルの駆動回路。
15. 【請求項１５】 上記休止期間は、上記電極間容量の放
    電時に発生する共振電流を上記パルス発生回路のメイン
    スイッチを介して還流させたのち電極間容量に再充電す
    ることで得ることを特徴とする請求項１４記載のプラズ
    マディスプレイパネルの駆動回路。
16. 【請求項１６】 上記休止期間は上記共振コイルに並列
    に還流スイッチを設け、上記電極間容量の放電時に発生
    する共振電流を上記還流スイッチを介して還流させたの
    ち電極間容量に再充電することで得ることを特徴とする
    請求項１４記載のプラズマディスプレイパネルの駆動回
    路。
17. 【請求項１７】 上記休止期間は、上記共振コイルに並
    列に接続した部分共振コンデンサ及び部分共振コイルの
    直列接続からなる部分共振回路の共振波形で構成するこ
    とを特徴とする請求項１４記載のプラズマディスプレイ
    パネルの駆動回路。