JPH1127159A - 出力バッファ回路 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、不要輻射ノイズを十分に低減
し、かつ出力信号の遅延を回避して動作タイミングを満
足させることができる出力バッファ回路を提供すること
を課題とする。 【解決手段】 この発明は、最初低出力バッファ１で出
力信号が駆動され、遅延回路３で設定された時間が経過
しても所定のレベルに達しない場合には出力信号が低出
力と高出力バッファ１、２の双方で駆動され、その後出
力信号が所定のレベルに達すると再び低出力バッファ１
のみで駆動されるように構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
に内蔵される出力バッファ回路に関し、特に不要輻射ノ
イズ（ＥＭＩ）対策が重要視される通信機器に使用され
て好適な出力バッファ回路に関する。

【０００２】

【従来の技術】近年、通信技術の発展により電話等の通
信機器の小型化、携帯化が進んでいる。このような携帯
通信機器に組み込まれる半導体集積回路においては比較
的微弱な電流を取り扱うため、出力バッファ回路がスイ
ッチングすることにより発生する不要輻射ノイズ（ＥＭ
Ｉ）がＳ／Ｎ比を悪化させ、受信感度を低下させてい
た。出力バッファ回路がスイッチングすることにより発
生する不要輻射ノイズを抑制するためには、出力バッフ
ァ回路の出力信号の立ち上がり／立ち下がり時間を長く
して緩やかすることが有効であり、その手段として図５
に示すように駆動力の小さい低出力バッファ回路１００
を介して内部信号を外部端子１０１に出力する手法が一
般的となっている。しかしながら、低出力バッファ回路
を使用する方法では、出力信号の立ち上がり／立ち下が
り時間を長くして不要輻射ノイズを改善できる反面、図
６に示すように出力波形のなまりが大きくなり過ぎた場
合には、出力信号の遅延による動作タイミングの不具合
を引き起こすおそれがあった。

【０００３】このため、実際の回路では回路が正常に動
作できる程度に駆動力の大きな出力バッファ回路を使用
せざるを得なかった。この結果、半導体集積回路の出力
信号がスイッチングすることによって発生する不要輻射
ノイズを十分低減することがでなかった。したがって、
半導体集積回路を搭載する通信機器上で徹底した不要輻
射ノイズ対策が必要となっていた。この対策としては、
基板配線に工夫を凝らす、出力信号線あるいは電源線に
コイルを挿入する、半導体集積回路そのものをシールド
する等の対策を行っていたが、これには多大な手間と時
間ならびにコストがかかり、装置の開発期間の長期化、
コストダウンの妨げとなっていた。

【０００４】

【発明が解決しようとする課題】以上説明したように、
携帯通信機器等に組み込まれる半導体集積回路の従来の
出力バッファ回路にあっては、出力信号の立ち上がり／
立ち下がり時間を緩やかにして不要輻射ノイズを抑制す
ると、出力信号の遅延により動作タイミングを満足させ
ることができないおそれがあった。一方、動作タイミン
グを満足させるように出力信号の立ち上がり／立ち下が
り時間を設定すると、不要輻射ノイズを十分に抑制する
ことができなかった。したがって、従来の出力バッファ
回路では、不要輻射ノイズの十分な低減ならびに動作タ
イミングの満足の双方を両立させることは極めて困難に
なっていた。

【０００５】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、不要輻射ノイ
ズを十分に低減し、かつ動作タイミングを満足させるこ
とができる出力バッファ回路を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、入力信号を受けて、低駆動
力で出力信号を駆動する低出力バッファと、出力信号を
高駆動力で駆動する高出力バッファと、遅延時間が可変
に設定され、入力信号を予め設定された遅延時間だけ遅
延する遅延回路と、出力信号を受けて、出力信号が所定
の出力レベルに到達したことを検出して検出信号を出力
する入力バッファと、入力信号と、前記遅延回路で遅延
された入力信号と、前記入力バッファの検出信号を受け
て、入力信号が前記低出力バッファに与えられ、出力信
号が前記低出力バッファで駆動されて前記遅延回路で設
定された遅延時間が経過した後、出力信号が所定の出力
レベルに到達していない場合には前記高出力バッファを
非駆動状態から駆動状態にして出力信号を前記低出力バ
ッファならびに前記高出力バッファの双方により駆動
し、出力信号が所定の出力レベルに到達した後前記高出
力バッファを駆動状態から非駆動状態に制御する制御回
路を有することを特徴とする。

【０００７】

【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。

【０００８】図１は請求項１記載の発明の一実施形態に
係る出力バッファ回路の構成を示す図である。

【０００９】図１において、出力バッファ回路は、入力
信号を受けて、低駆動力で出力信号を駆動する低出力バ
ッファ１と、出力信号を高駆動力で駆動する高出力バッ
ファ２と、遅延時間が可変に設定され、入力信号を予め
設定された遅延時間だけ遅延する遅延回路３と、出力信
号を受けて、出力信号が所定の出力レベルに到達したこ
とを検出して検出信号を出力する入力バッファ４と、入
力信号と、遅延回路３で遅延された入力信号と、入力バ
ッファ４の検出信号を受けて、入力信号が低出力バッフ
ァ１に与えられ、出力信号が低出力バッファ１で駆動さ
れて遅延回路３で設定された遅延時間が経過した後、出
力信号が所定の出力レベルに到達していない場合には高
出力バッファ２を非駆動状態から駆動状態にして出力信
号を低出力バッファ１ならびに高出力バッファ２の双方
により駆動し、出力信号が所定の出力レベルに到達した
後高出力バッファ２を駆動状態から非駆動状態に制御す
る遅延比較、高出力バッファ制御回路５を備えて構成さ
れる。

【００１０】高出力バッファ２及び遅延比較、高出力バ
ッファ制御回路（以下、制御回路と呼ぶ）５は、図２に
示すように構成される。図２において、高出力バッファ
２は、ＰチャネルのＦＥＴ（電界効果トランジスタ）６
とＮチャネルのＦＥＴ７が高位電源と低位電源との間に
直列接続され、直列接続点が出力バッファ回路の出力端
子８に接続されてなる。

【００１１】制御回路５は、反転ゲート９、１０と、否
定論理積（ＮＡＮＤ）ゲート１１、１２と、否定論理和
（ＮＯＲ）ゲート１３、１４を備えて構成される。反転
ゲート９は、内部端子１５に与えられる内部信号を反転
し反転出力をＮＡＮＤゲート１１及びＮＯＲゲート１３
に与える。反転ゲート１０は、入力バッファ４の出力と
なる外部負荷遅延信号を反転し反転出力をＮＡＮＤゲー
ト１２及びＮＯＲゲート１４に与える。ＮＡＮＤゲート
１１は、遅延回路３の出力となる遅延信号と反転ゲート
９の反転出力の否定論理積をとり否定論理積出力をＮＡ
ＮＤゲート１２に与える。ＮＡＮＤゲート１２は、ＮＡ
ＮＤゲート１１の出力と遅延回路３の遅延信号と反転ゲ
ート１０の反転出力の否定論理積をとり否定論理積出力
を高出力バッファ２の第１のイネーブル信号として高出
力バッファ２のＦＥＴ６のゲート端子に与える。ＮＯＲ
ゲート１３は、反転ゲート９の反転出力と遅延回路３の
遅延信号の否定論理和をとり否定論理和出力をＮＯＲゲ
ート１４に与える。ＮＯＲゲート１４は、ＮＯＲゲート
１３の出力と遅延回路３の遅延信号と反転ゲート１０の
反転出力の否定論理和をとり否定論理和出力を高出力バ
ッファ２の第２のイネーブル信号として高出力バッファ
２のＦＥＴ７のゲート端子に与える。

【００１２】遅延回路３は、出力信号が回路的に動作タ
イミングの不具合を招かないように出力信号が立ち上が
り又は立ち下がるように高出力バッファ回路２を駆動さ
せるタイミングを決める遅延信号を、内部信号を遅延す
ることによって生成する。遅延回路３は、内部信号を遅
延させる遅延時間が可変に設定され、例えば遅延時間が
異なる複数の遅延信号を生成し、生成された遅延信号を
ｎビットの選択信号をデコードして得られる２^ｎビット
のデコード信号に基づいてセレクタにより所望の遅延信
号を選択するように構成される。

【００１３】次に、このような構成における動作を、内
部信号が立ち下がる場合の動作タイミングを示す図３、
ならびに内部信号が立ち上がる場合の動作タイミングを
示す図４を参照して説明する。

【００１４】まず、内部信号が立ち下がる場合は、内部
端子１５に入力された内部信号は遅延回路３で予め設定
された時間遅延されて比較の基準となる遅延信号が生成
される。一方、内部信号は低出力バッファ１を介して出
力信号として出力端子８から低駆動力で出力されるが、
出力端子８に接続される外部負荷１６によって出力信号
波形に大きななまりが生じる。このなまった出力信号は
入力バッファ４を介して外部負荷遅延信号として制御回
路５に入力される。制御回路５において遅延回路３で作
成された遅延信号と外部負荷遅延信号を比較し、外部負
荷遅延信号が遅い場合は、内部信号が立ち下がってから
遅延回路３で設定された遅延時間が経過した時点で第２
のイネーブル信号をロウレベルからハイレベルにして高
出力バッファ２のＦＥＴ７をオンさせる。

【００１５】これにより、出力信号の最終的な遅延時間
は、図３に示すように低出力バッファ１のみを駆動させ
た場合の遅延時間（補正無し遅延時間）よりも補正遅延
時間分短縮されて補正有り遅延時間となる。また、この
場合に入力バッファ４のロウレベルのしきい値まで出力
信号のレベルが下がった時点で外部負荷遅延信号がロウ
レベルとなるため、第２のイネーブル信号はハイレベル
からロウレベルとなり高出力バッファ２は非駆動状態と
なる。

【００１６】このような動作により出力された出力信号
の出力波形はスイッチング直後では低出力バッファ１の
みで駆動されているので、電源ならびにグランドで生じ
るリンギングノイズが低減される。また、出力信号波形
は緩やかな下降線を描いているため信号線自身が発生す
る不要輻射ノイズも低減される。

【００１７】高出力バッファ２が非駆動状態で遅延回路
３で設定された許容遅延時間が経過すると、高出力バッ
ファ２が駆動されるため出力信号波形は急速に立ち下が
り許容遅延時間からの遅延は最小限に抑えられる。この
急速な出力信号の立ち下がりは出力信号のレベルが入力
バッファ４のしきい値を下回り高出力バッファ２が再び
非駆動状態となるまで続くが、その後は低出力バッファ
１のみで出力信号が駆動されるため出力信号波形の下降
線は再び緩やかになりスイッチングが終了する時点での
電源及びグランド線で発生するリンギングノイズが低減
される。

【００１８】次に、内部信号が立ち上がる場合には、内
部端子１５に入力された内部信号は遅延回路２で遅延さ
れ比較の基準となる遅延信号が作成される。一方、内部
信号は低出力バッファ１を介して出力信号として出力端
子８から出力されるが、外部負荷１６によって出力波形
に大きななまりが生じる。このなまった出力信号は入力
バッファ４を介して出力信号の外部負荷遅延信号として
制御回路５に入力される。制御回路５において遅延回路
３で作成された遅延信号と外部負荷遅延信号が比較さ
れ、外部負荷遅延信号が遅い場合には、内部信号が立ち
上がってから遅延回路３で設定された遅延時間が経過し
た時点で第１のイネーブル信号をハイレベルからロウレ
ベルにして高出力バッファ２のＦＥＴ６をオンさせる。

【００１９】これにより、出力信号の最終的な遅延時間
は、図４に示すように低出力バッファ１のみを駆動させ
た場合の遅延時間（補正無し遅延時間）よりも補正遅延
時間分短縮されて補正有り遅延時間となる。また、この
場合に入力バッファ４のハイレベルのしきい値まで出力
信号のレベルが上がった時点で外部負荷遅延信号がハイ
レベルとなるため、第１のイネーブル信号はロウレベル
からハイレベルとなり高出力バッファ２は非駆動状態と
なる。

【００２０】このような動作により出力された出力信号
の出力波形はスイッチング直後では低出力バッファ１の
みで駆動されているので、電源ならびにグランドで生じ
るリンギングノイズが低減される。また、出力信号波形
は緩やかな上昇線を描いているため信号線自身が発生す
る不要輻射ノイズも低減される。

【００２１】高出力バッファ２が非駆動状態で遅延回路
３で設定された許容遅延時間を経過すると、高出力バッ
ファ２が駆動されるため出力信号波形は急速に立ち上が
り許容遅延時間からの遅延は最小限に抑えられる。この
急速な出力信号の立ち上がりは出力信号のレベルが入力
バッファ４のしきい値を上回り高出力バッファ２が再び
非駆動状態となるまで続くが、その後は低出力バッファ
１のみで出力信号が駆動されるため出力信号波形の上昇
線は再び緩やかになりスイッチングが終了する時点での
電源及びグランド線で発生するリンギングノイズが低減
される。

【００２２】このように、本実施形態では、半導体集積
回路内部で許容遅延時間を設定することによって通常不
要輻射ノイズ対策のために低駆動力の出力バッファを用
いる際に心配される負荷容量の大きな出力端子での遅延
時間の極端な増加が自動的に補正されるため、全ての出
力端子に対して十分に低い駆動力のバッファを使用する
ことが可能となる。また、許容遅延時間を越えるような
負荷の大きい端子においても高出力バッファが駆動され
る期間は出力レベルのほぼ中間値付近の短い期間に限ら
れている。その結果、半導体集積回路全体の出力バッフ
ァ回路がスイッチングする際に発生する電源ならびにグ
ランド線のリンギングノイズによる不要輻射、出力信号
線それ自身から生じる不要輻射の双方を低減することが
可能となる。

【００２３】さらに、出力信号が大幅に遅延されること
はなくなり、出力信号の遅延による動作タイミングの不
具合を回避することができる。また、出力端子に接続さ
れる外部負荷の大きさによらず本実施形態の出力バッフ
ァ回路を共通に使用することが可能となり、外部負荷の
値に応じて遅延回路の遅延時間を設定するようにすれば
外部負荷の大きさに応じて最適な立ち上がり時間／立ち
下がり時間の出力信号を得ることができ、回路設計を極
めて容易に実施することができる。

【００２４】

【発明の効果】以上説明したように、この発明によれ
ば、最初低駆動力で駆動される出力信号が設定された時
間を経過しても所定のレベルに達しない場合には出力信
号を高駆動力で駆動し、その後出力信号が所定のレベル
に達すると再び低駆動力で駆動するようにしたので、出
力バッファ回路の不要輻射ノイズを低減することが可能
となり、かつ出力信号の遅延を回避することができる。
この結果、本発明を採用した半導体集積回路を搭載する
装置では不要輻射ノイズ対策（ＥＭＩ対策）に要する工
数、経費、時間が著しく削減され、装置の開発期間短
縮、コスト低減に大きな効果を発揮することができる。

【図面の簡単な説明】

【図１】請求項１記載の発明の一実施形態に係る出力バ
ッファ回路の構成を示す図である。

【図２】図１に示す回路の具体的な構成を示す図であ
る。

【図３】図１に示す回路の動作タイミングを示す図であ
る。

【図４】図１に示す回路の他の動作タイミングを示す図
である。

【図５】従来の出力バッファ回路の一構成を示す図であ
る。

【図６】図５に示す回路の信号波形を示す図である。

【符号の説明】

１ 低出力バッファ ２ 高出力バッファ ３ 遅延回路 ４ 入力バッファ ５ 遅延比較、高出力バッファ制御回路 ６，７ ＦＥＴ ８ 出力端子 ９，１０，１１，１２，１３，１４ 論理ゲート １５ 内部端子 １６ 外部負荷

Claims (1)

【特許請求の範囲】
1. 【請求項１】 入力信号を受けて、低駆動力で出力信号
   を駆動する低出力バッファと、 出力信号を高駆動力で駆動する高出力バッファと、 遅延時間が可変に設定され、入力信号を予め設定された
   遅延時間だけ遅延する遅延回路と、 出力信号を受けて、出力信号が所定の出力レベルに到達
   したことを検出して検出信号を出力する入力バッファ
   と、 入力信号と、前記遅延回路で遅延された入力信号と、前
   記入力バッファの検出信号を受けて、入力信号が前記低
   出力バッファに与えられ、出力信号が前記低出力バッフ
   ァで駆動されて前記遅延回路で設定された遅延時間が経
   過した後、出力信号が所定の出力レベルに到達していな
   い場合には前記高出力バッファを非駆動状態から駆動状
   態にして出力信号を前記低出力バッファならびに前記高
   出力バッファの双方により駆動し、出力信号が所定の出
   力レベルに到達した後前記高出力バッファを駆動状態か
   ら非駆動状態に制御する制御回路を有することを特徴と
   する出力バッファ回路。