JPH1126461A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1126461A JPH1126461A JP9182095A JP18209597A JPH1126461A JP H1126461 A JPH1126461 A JP H1126461A JP 9182095 A JP9182095 A JP 9182095A JP 18209597 A JP18209597 A JP 18209597A JP H1126461 A JPH1126461 A JP H1126461A
- Authority
- JP
- Japan
- Prior art keywords
- titanium nitride
- film
- copper
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】銅配線の抵抗率を低く保ったまま、銅配線のは
がれを防止する。 【解決手段】銅配線と絶縁膜との間に窒素濃度５２原子
％以上の窒化チタンを形成する。
がれを防止する。 【解決手段】銅配線と絶縁膜との間に窒素濃度５２原子
％以上の窒化チタンを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、詳しくは、低抵抗で、かつ高い信頼性
を有する銅もしくは銅合金からなる配線を具備した半導
体装置及びその製造方法に関する。
製造方法に関し、詳しくは、低抵抗で、かつ高い信頼性
を有する銅もしくは銅合金からなる配線を具備した半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】周知のように、従来、ＬＳＩ（大規模集
積回路）の配線材料としては、アルミニウムまたはアル
ミニウム合金が主に使用された。しかし、アルミニウム
は融点が低く（６６０℃）、耐マイグレーション性に劣
るため、断線などの故障が起きやすく、ＬＳＩの高集積
化，高速化に対応するのは困難である。
積回路）の配線材料としては、アルミニウムまたはアル
ミニウム合金が主に使用された。しかし、アルミニウム
は融点が低く（６６０℃）、耐マイグレーション性に劣
るため、断線などの故障が起きやすく、ＬＳＩの高集積
化，高速化に対応するのは困難である。
【０００３】これに対して、銅はアルミニウムよりはる
かに融点が高く（１０８３℃）、電気抵抗率も低いため
（バルク値でアルミニウムの約２／３）、次世代ＬＳＩ
配線材料として有力である。
かに融点が高く（１０８３℃）、電気抵抗率も低いため
（バルク値でアルミニウムの約２／３）、次世代ＬＳＩ
配線材料として有力である。
【０００４】しかし、銅配線にはアルミニウム配線と比
較していくつかの欠点がある。その１つは、銅配線と絶
縁膜の接着性が低いという問題である。
較していくつかの欠点がある。その１つは、銅配線と絶
縁膜の接着性が低いという問題である。
【０００５】この問題を解決するために、銅配線と絶縁
膜の間に接着層として異種金属，合金を挟み込む方法が
知られている。
膜の間に接着層として異種金属，合金を挟み込む方法が
知られている。
【０００６】この方法を用いて銅配線を作成した例が、
「アプライド・フィジックス・レター（Applied Physic
s Letter, 63(19) (1993) pp.2703-2704）」に示されて
いる。
「アプライド・フィジックス・レター（Applied Physic
s Letter, 63(19) (1993) pp.2703-2704）」に示されて
いる。
【０００７】この方法では、絶縁膜として酸化シリコン
膜が１００ｎｍ形成されたシリコン基板上に、スパッタ
法で膜厚１００ｎｍの窒化チタン膜，膜厚５００ｎｍの
銅膜，膜厚５０ｎｍの窒化チタン膜を順次形成した後、
酸化シリコン膜を３００ｎｍ形成し、この酸化シリコン
膜をマスクとしてドライエッチングを行い銅配線を形成
している。ここに記載された方法では銅配線直上の窒化
チタン層はエッチングマスクである酸化シリコン膜と銅
配線との接着層，銅配線直下の窒化チタン層は基板と銅
配線との接着層として用いられている。
膜が１００ｎｍ形成されたシリコン基板上に、スパッタ
法で膜厚１００ｎｍの窒化チタン膜，膜厚５００ｎｍの
銅膜，膜厚５０ｎｍの窒化チタン膜を順次形成した後、
酸化シリコン膜を３００ｎｍ形成し、この酸化シリコン
膜をマスクとしてドライエッチングを行い銅配線を形成
している。ここに記載された方法では銅配線直上の窒化
チタン層はエッチングマスクである酸化シリコン膜と銅
配線との接着層，銅配線直下の窒化チタン層は基板と銅
配線との接着層として用いられている。
【０００８】しかし、一般的に銅膜と窒化チタン膜の接
着性はあまり高くないため、微細加工後や洗浄後に銅膜
と窒化チタン膜の間ではがれが発生する恐れがあり、高
い信頼性を有する銅配線を形成するのは困難である。
着性はあまり高くないため、微細加工後や洗浄後に銅膜
と窒化チタン膜の間ではがれが発生する恐れがあり、高
い信頼性を有する銅配線を形成するのは困難である。
【０００９】この問題を解決するための技術の一例が特
開平5−218036 号に示してある。
開平5−218036 号に示してある。
【００１０】ここに記載された方法は、半導体素子が形
成された基板上に、ＣＶＤ（化学的気相成長）法により
膜厚１００ｎｍのタングステン層を形成した後、膜厚５
０nmのチタン層をスパッタ法で形成し、さらにＣＶＤ法
により膜厚３００ｎｍの銅層を形成し、ドライエッチン
グ法により銅配線を形成する方法である。
成された基板上に、ＣＶＤ（化学的気相成長）法により
膜厚１００ｎｍのタングステン層を形成した後、膜厚５
０nmのチタン層をスパッタ法で形成し、さらにＣＶＤ法
により膜厚３００ｎｍの銅層を形成し、ドライエッチン
グ法により銅配線を形成する方法である。
【００１１】
【発明が解決しようとする課題】しかし、銅膜とチタン
膜が直接接触する構造では、チタン原子が銅膜中に拡散
し銅膜の抵抗率が上昇する恐れがある。
膜が直接接触する構造では、チタン原子が銅膜中に拡散
し銅膜の抵抗率が上昇する恐れがある。
【００１２】本発明の目的は、上記従来方法の有する問
題を解決し、上記銅膜の抵抗率上昇を起こさずに、配線
のはがれのない高い信頼性を有する銅配線及びその製造
方法を提供することである。
題を解決し、上記銅膜の抵抗率上昇を起こさずに、配線
のはがれのない高い信頼性を有する銅配線及びその製造
方法を提供することである。
【００１３】
【課題を解決するための手段】上記目的は、銅もしくは
銅合金配線の周面の少なくとも１面と絶縁膜との間に、
窒素濃度５２原子％以上の窒化チタンを形成することに
より達成される。
銅合金配線の周面の少なくとも１面と絶縁膜との間に、
窒素濃度５２原子％以上の窒化チタンを形成することに
より達成される。
【００１４】
【発明の実施の形態】以下、図面を用いて本発明の実施
例を説明する。なお、各図面は模式的に描かれており、
説明に不要な箇所は図示が省略されている。
例を説明する。なお、各図面は模式的に描かれており、
説明に不要な箇所は図示が省略されている。
【００１５】＜実施例１＞図１は本発明の半導体装置の
製造工程を示す断面図である。以下順を追って説明す
る。
製造工程を示す断面図である。以下順を追って説明す
る。
【００１６】まず、図１（ａ）に示したように、半導体
素子（図示せず）が形成されたシリコン基板１００上
に、開口部を有する膜厚５００ｎｍの酸化シリコン膜か
らなる絶縁膜２００を形成し、タングステン・プラグ３
００を選択ＣＶＤ法によって形成して、上記開口部を充
填した。その後、チタンのターゲットを用いたスパッタ
法により、ＤＣパワー＝４ｋＷ(１平方センチメートル
あたりのパワー密度８Ｗ)，アルゴンガスに対する窒素
ガスの流量比（窒素／アルゴン流量比）＝２の条件で、
膜厚５０ｎｍの第１の窒化チタン膜３０１を形成した
後、膜厚４００ｎｍの銅膜３０２，キャップ用窒化チタ
ン膜３０３，微細加工時のエッチングマスクとして膜厚
４００ｎｍの酸化シリコン膜からなる第２の絶縁膜２０
１を形成した。
素子（図示せず）が形成されたシリコン基板１００上
に、開口部を有する膜厚５００ｎｍの酸化シリコン膜か
らなる絶縁膜２００を形成し、タングステン・プラグ３
００を選択ＣＶＤ法によって形成して、上記開口部を充
填した。その後、チタンのターゲットを用いたスパッタ
法により、ＤＣパワー＝４ｋＷ(１平方センチメートル
あたりのパワー密度８Ｗ)，アルゴンガスに対する窒素
ガスの流量比（窒素／アルゴン流量比）＝２の条件で、
膜厚５０ｎｍの第１の窒化チタン膜３０１を形成した
後、膜厚４００ｎｍの銅膜３０２，キャップ用窒化チタ
ン膜３０３，微細加工時のエッチングマスクとして膜厚
４００ｎｍの酸化シリコン膜からなる第２の絶縁膜２０
１を形成した。
【００１７】次に、フォトリソグラフィー法，ドライエ
ッチング法を用いて所望のパターンをエッチングマスク
である第２の絶縁膜２０１に転写し、ＲＦプラズマエッ
チング装置を用いて塩素ガスによりドライエッチングを
行い、図１（ｂ）に示したような所望のパターニングさ
れた銅配線を得た。上記第１の窒化チタン膜３０１の成
膜条件および膜厚を変えて同様に処理し、数種類の半導
体装置を作成した。
ッチング法を用いて所望のパターンをエッチングマスク
である第２の絶縁膜２０１に転写し、ＲＦプラズマエッ
チング装置を用いて塩素ガスによりドライエッチングを
行い、図１（ｂ）に示したような所望のパターニングさ
れた銅配線を得た。上記第１の窒化チタン膜３０１の成
膜条件および膜厚を変えて同様に処理し、数種類の半導
体装置を作成した。
【００１８】このようにして形成された試料の表面を光
学顕微鏡及びＳＥＭ（走査型電子顕微鏡）で観察した。
銅配線がはがれずに残っている割合を接着性と定義する
と、図２に示したように窒素／アルゴン流量比が大き
く、ＤＣパワーが低い条件で窒化チタン膜を形成すれ
ば、はがれのない配線が形成できた。
学顕微鏡及びＳＥＭ（走査型電子顕微鏡）で観察した。
銅配線がはがれずに残っている割合を接着性と定義する
と、図２に示したように窒素／アルゴン流量比が大き
く、ＤＣパワーが低い条件で窒化チタン膜を形成すれ
ば、はがれのない配線が形成できた。
【００１９】このようにして形成された試料の、第１の
窒化チタン膜３０１の組成をオージェ電子分光法によっ
て調べた。図３は各試料の第１の窒化チタン膜３０１の
窒素濃度（原子％）と銅配線の接着性の関係を表す図で
ある。従来は、たとえば特開平8−97209号に記載のよう
に、バリア性を向上させるために窒素濃度が５０原子％
以下の窒化チタン膜を用いていたが、図３に示したよう
に従来の窒化チタン膜を用いて銅配線を形成した場合に
は、はがれが生じる。しかしながら、第１の窒化チタン
膜３０１の窒素濃度を５２原子％以上にすれば、はがれ
のない高性能の銅配線を得ることができる。
窒化チタン膜３０１の組成をオージェ電子分光法によっ
て調べた。図３は各試料の第１の窒化チタン膜３０１の
窒素濃度（原子％）と銅配線の接着性の関係を表す図で
ある。従来は、たとえば特開平8−97209号に記載のよう
に、バリア性を向上させるために窒素濃度が５０原子％
以下の窒化チタン膜を用いていたが、図３に示したよう
に従来の窒化チタン膜を用いて銅配線を形成した場合に
は、はがれが生じる。しかしながら、第１の窒化チタン
膜３０１の窒素濃度を５２原子％以上にすれば、はがれ
のない高性能の銅配線を得ることができる。
【００２０】また、このようにして形成された試料の、
銅配線の接着性と第１の窒化チタン膜３０１の膜厚の関
係を調べた。図４からわかるように銅配線と絶縁膜の間
に５ｎｍ以上の窒化チタン膜があれば、はがれのない銅
配線を得ることができる。
銅配線の接着性と第１の窒化チタン膜３０１の膜厚の関
係を調べた。図４からわかるように銅配線と絶縁膜の間
に５ｎｍ以上の窒化チタン膜があれば、はがれのない銅
配線を得ることができる。
【００２１】また、このようにして形成された試料を、
水素雰囲気中において４５０℃で３０分間熱処理した
後、銅配線の抵抗率を求めたところ、第１の窒化チタン
膜の窒素濃度が５０原子％以上であれば、配線の抵抗率
は１.９μΩcm 以下なので、実用上問題にならない。
水素雰囲気中において４５０℃で３０分間熱処理した
後、銅配線の抵抗率を求めたところ、第１の窒化チタン
膜の窒素濃度が５０原子％以上であれば、配線の抵抗率
は１.９μΩcm 以下なので、実用上問題にならない。
【００２２】すなわち、本実施例で示したように、銅配
線と絶縁膜の間に５ｎｍ以上の窒化チタン膜を形成し、
この窒化チタン膜の窒素濃度が５２原子％以上であれ
ば、従来と比較して、配線の抵抗率を低く抑えたまま、
はがれのない高信頼性の配線が実現できる。
線と絶縁膜の間に５ｎｍ以上の窒化チタン膜を形成し、
この窒化チタン膜の窒素濃度が５２原子％以上であれ
ば、従来と比較して、配線の抵抗率を低く抑えたまま、
はがれのない高信頼性の配線が実現できる。
【００２３】本実施例では、銅配線と絶縁膜の間に単層
の窒化チタンを形成したが、タングステン・プラグ３０
０との接触抵抗を下げるために、この窒化チタニウムと
絶縁膜の間に、組成の異なる窒化チタンや純チタン、ま
たは他の導電膜を形成することも可能である。また上記
窒化チタンのバリア性を高めるために、窒化チタンに酸
素やシリコンなどの他元素を添加することも可能であ
る。
の窒化チタンを形成したが、タングステン・プラグ３０
０との接触抵抗を下げるために、この窒化チタニウムと
絶縁膜の間に、組成の異なる窒化チタンや純チタン、ま
たは他の導電膜を形成することも可能である。また上記
窒化チタンのバリア性を高めるために、窒化チタンに酸
素やシリコンなどの他元素を添加することも可能であ
る。
【００２４】＜実施例２＞図５は本発明の第２の実施例
を示す工程図である。
を示す工程図である。
【００２５】まず、図５（ａ）に示したように、半導体
素子（図示せず）が形成されたシリコン基板１００上
に、開口部を有する膜厚５００ｎｍの酸化シリコン膜か
らなる絶縁膜２００を形成し、タングステン・プラグ３
００を選択ＣＶＤ法によって形成して、上記開口部を充
填した。その後、従来のスパッタ条件である、スパッタ
パワー＝８ｋＷ（１平方センチメートルあたりのパワー
密度１６Ｗ），アルゴンガスに対する窒素ガスの流量比
（窒素／アルゴン流量比）＝１の条件で、膜厚５０ｎｍ
の第１の窒化チタン膜３０１を形成した後、試料をプラ
ズマ処理チャンバに搬送し、ＩＣＰ（誘導結合型プラズ
マ）パワー＝１ｋＷ（１平方センチメートルあたりのパ
ワー密度２Ｗ），ＲＦ（高周波）バイアス＝１００Ｖで
窒素プラズマ処理を２分間行った。
素子（図示せず）が形成されたシリコン基板１００上
に、開口部を有する膜厚５００ｎｍの酸化シリコン膜か
らなる絶縁膜２００を形成し、タングステン・プラグ３
００を選択ＣＶＤ法によって形成して、上記開口部を充
填した。その後、従来のスパッタ条件である、スパッタ
パワー＝８ｋＷ（１平方センチメートルあたりのパワー
密度１６Ｗ），アルゴンガスに対する窒素ガスの流量比
（窒素／アルゴン流量比）＝１の条件で、膜厚５０ｎｍ
の第１の窒化チタン膜３０１を形成した後、試料をプラ
ズマ処理チャンバに搬送し、ＩＣＰ（誘導結合型プラズ
マ）パワー＝１ｋＷ（１平方センチメートルあたりのパ
ワー密度２Ｗ），ＲＦ（高周波）バイアス＝１００Ｖで
窒素プラズマ処理を２分間行った。
【００２６】その後、図５(ｂ)に示したように膜厚４０
０ｎｍの銅膜３０２，スパッタパワー＝８ｋＷ，窒素／
アルゴン流量比＝１の条件でキャップ用窒化チタン膜３
０３，微細加工時のエッチングマスクとして膜厚４００
ｎｍの酸化シリコン膜からなる第２の絶縁膜２０１を形
成した。
０ｎｍの銅膜３０２，スパッタパワー＝８ｋＷ，窒素／
アルゴン流量比＝１の条件でキャップ用窒化チタン膜３
０３，微細加工時のエッチングマスクとして膜厚４００
ｎｍの酸化シリコン膜からなる第２の絶縁膜２０１を形
成した。
【００２７】次に、フォトリソグラフィー法，ドライエ
ッチング法を用いて所望のパターンをエッチングマスク
である第２の絶縁膜２０１に転写し、ＲＦプラズマエッ
チング装置を用いて塩素ガスによりドライエッチングを
行い、図５（ｃ）に示したような所望のパターニングさ
れた銅配線を得た。窒素プラズマ処理の時間を変えて同
様に処理し、数種類の半導体装置を作成した。
ッチング法を用いて所望のパターンをエッチングマスク
である第２の絶縁膜２０１に転写し、ＲＦプラズマエッ
チング装置を用いて塩素ガスによりドライエッチングを
行い、図５（ｃ）に示したような所望のパターニングさ
れた銅配線を得た。窒素プラズマ処理の時間を変えて同
様に処理し、数種類の半導体装置を作成した。
【００２８】このようにして形成された試料の表面を光
学顕微鏡及びＳＥＭ（走査型電子顕微鏡）で観察したと
ころ、図６に示したようにプラズマ処理時間が２分以上
であれば、はがれのない高信頼性の銅配線を得ることが
できた。
学顕微鏡及びＳＥＭ（走査型電子顕微鏡）で観察したと
ころ、図６に示したようにプラズマ処理時間が２分以上
であれば、はがれのない高信頼性の銅配線を得ることが
できた。
【００２９】すなわち、本実施例で示したように、従来
の窒化チタン膜の表面を窒素プラズマで処理すれば、従
来と比較して、はがれのない高信頼性の配線が実現でき
る。
の窒化チタン膜の表面を窒素プラズマで処理すれば、従
来と比較して、はがれのない高信頼性の配線が実現でき
る。
【００３０】本実施例では、プラズマ処理用のガスとし
て純窒素を用いているが、純窒素のかわりにアンモニア
ガスなどの窒素原子を含むガスでも同様の効果が期待で
きる。さらに窒素または窒素原子を含むガスにアルゴン
ガスなどを添加し、スパッタエッチと窒素プラズマ処理
を同時に行うことも可能である。
て純窒素を用いているが、純窒素のかわりにアンモニア
ガスなどの窒素原子を含むガスでも同様の効果が期待で
きる。さらに窒素または窒素原子を含むガスにアルゴン
ガスなどを添加し、スパッタエッチと窒素プラズマ処理
を同時に行うことも可能である。
【００３１】＜実施例３＞図７は本発明の第３の実施例
を示す工程図である。半導体素子（図示せず）が形成さ
れたシリコン基板１００上に、開口部を有する膜厚４０
０ｎｍの絶縁膜２００を形成し、絶縁膜２００に設けら
れた開口部を選択ＣＶＤ法により形成したタングステン
・プラグ３００で充填し、開口部を有する膜厚５００ｎ
ｍの第２の絶縁膜２０１を形成した。次に開口部が設け
られた第２の絶縁膜２０１上にチタンのターゲットを用
いたスパッタ法により、ＤＣパワー＝４ｋＷ（１平方セ
ンチメートルあたりのパワー密度８Ｗ），アルゴンガス
に対する窒素ガスの流量比(窒素／アルゴン流量比)＝２
の条件で膜厚５０ｎｍの第１の窒化チタン膜３０１と、
２５℃で膜厚８００ｎｍの銅膜３０２をスパッタリング
法により順次形成した（図７（ａ））。
を示す工程図である。半導体素子（図示せず）が形成さ
れたシリコン基板１００上に、開口部を有する膜厚４０
０ｎｍの絶縁膜２００を形成し、絶縁膜２００に設けら
れた開口部を選択ＣＶＤ法により形成したタングステン
・プラグ３００で充填し、開口部を有する膜厚５００ｎ
ｍの第２の絶縁膜２０１を形成した。次に開口部が設け
られた第２の絶縁膜２０１上にチタンのターゲットを用
いたスパッタ法により、ＤＣパワー＝４ｋＷ（１平方セ
ンチメートルあたりのパワー密度８Ｗ），アルゴンガス
に対する窒素ガスの流量比(窒素／アルゴン流量比)＝２
の条件で膜厚５０ｎｍの第１の窒化チタン膜３０１と、
２５℃で膜厚８００ｎｍの銅膜３０２をスパッタリング
法により順次形成した（図７（ａ））。
【００３２】次に、このウェハを真空を破らず熱処理用
チャンバに搬送し４５０℃で２０分の熱処理を行った。
このようにして形成した試料をＣＭＰ(化学的機械研磨)
法により第２の絶縁膜２０１に設けた開口部以外の領域
の第１の窒化チタン膜３０１，銅膜３０２を除去するこ
とにより銅配線を形成した（図７（ｂ））。上記第１の
窒化チタン膜３０１の成膜条件および膜厚を変えて同様
に処理し、数種類の半導体装置を作成した。
チャンバに搬送し４５０℃で２０分の熱処理を行った。
このようにして形成した試料をＣＭＰ(化学的機械研磨)
法により第２の絶縁膜２０１に設けた開口部以外の領域
の第１の窒化チタン膜３０１，銅膜３０２を除去するこ
とにより銅配線を形成した（図７（ｂ））。上記第１の
窒化チタン膜３０１の成膜条件および膜厚を変えて同様
に処理し、数種類の半導体装置を作成した。
【００３３】このようにして形成した試料の表面および
断面を光学顕微鏡およびＳＥＭで観察したところ、実施
例１で示した結果と同様に、窒素／アルゴン流量比が大
きく、ＤＣパワーが低い条件で第１の窒化チタン膜３０
１を形成すれば、はがれのない配線が形成できた。また
第１の窒化チタン膜３０１の膜厚と接着性の関連を調べ
たところ、第１の窒化チタン膜３０１の膜厚が５ｎｍ以
上であればはがれのない配線が形成できた。
断面を光学顕微鏡およびＳＥＭで観察したところ、実施
例１で示した結果と同様に、窒素／アルゴン流量比が大
きく、ＤＣパワーが低い条件で第１の窒化チタン膜３０
１を形成すれば、はがれのない配線が形成できた。また
第１の窒化チタン膜３０１の膜厚と接着性の関連を調べ
たところ、第１の窒化チタン膜３０１の膜厚が５ｎｍ以
上であればはがれのない配線が形成できた。
【００３４】すなわち、本実施例で示したように、銅配
線と絶縁膜の間に５ｎｍ以上の窒化チタン膜を形成し、
この窒化チタン膜の窒素／チタン組成比が５２原子％以
上であれば、従来と比較して、はがれのない高信頼性の
配線が実現できる。
線と絶縁膜の間に５ｎｍ以上の窒化チタン膜を形成し、
この窒化チタン膜の窒素／チタン組成比が５２原子％以
上であれば、従来と比較して、はがれのない高信頼性の
配線が実現できる。
【００３５】また本実施例では、銅配線と絶縁膜の間に
窒化チタンを１層形成したが、実施例１と同様に、この
窒化チタニウムと絶縁膜の間に、組成の異なる窒化チタ
ンや純チタン、または他の導電膜を形成することも可能
である。また上記窒化チタンのバリア性を高めるため
に、窒化チタンに酸素やシリコンなどの他元素を添加す
ることも可能である。
窒化チタンを１層形成したが、実施例１と同様に、この
窒化チタニウムと絶縁膜の間に、組成の異なる窒化チタ
ンや純チタン、または他の導電膜を形成することも可能
である。また上記窒化チタンのバリア性を高めるため
に、窒化チタンに酸素やシリコンなどの他元素を添加す
ることも可能である。
【００３６】
【発明の効果】本発明によれば、銅配線の抵抗率を上昇
させることなく、はがれのない高信頼性の銅配線を形成
することが可能となる。
させることなく、はがれのない高信頼性の銅配線を形成
することが可能となる。
【図１】本発明の実施例１における半導体素子の製造工
程の要部断面図。
程の要部断面図。
【図２】銅配線の接着性のＤＣパワー，窒素／アルゴン
流量比依存性を示す図。
流量比依存性を示す図。
【図３】銅配線の接着性の窒化チタン中の窒素濃度依存
性を示す図。
性を示す図。
【図４】銅配線の接着性の第１の窒化チタン膜厚依存性
を示す図。
を示す図。
【図５】本発明の実施例２における半導体素子の製造工
程の要部断面図。
程の要部断面図。
【図６】銅配線の接着性の窒素プラズマ曝露時間依存性
を示す図。
を示す図。
【図７】本発明の実施例３における半導体素子の製造工
程の要部断面図。
程の要部断面図。
１００…半導体素子の形成された基体、２００…第１の
絶縁膜、２０１…第２の絶縁膜、３００…導電性物質で
埋め込まれた接続孔、３０１…第１の窒化チタン膜、３
０２…銅膜、３０３…キャップ用窒化チタン膜。
絶縁膜、２０１…第２の絶縁膜、３００…導電性物質で
埋め込まれた接続孔、３０１…第１の窒化チタン膜、３
０２…銅膜、３０３…キャップ用窒化チタン膜。
Claims (5)
- 【請求項１】半導体基板上に形成された絶縁膜と、上記
絶縁膜上もしくは上記絶縁膜に取り囲まれるように形成
された銅もしくは銅合金配線と、上記銅もしくは銅合金
配線の周面の少なくとも１面と上記絶縁膜との間に、上
記銅もしくは銅合金配線に接する領域の窒素濃度が５２
原子％以上である窒化チタンを有することを特徴とする
半導体装置。 - 【請求項２】上記窒化チタンにおいて、窒素濃度が５２
原子％以上である領域の厚みが、５ｎｍ以上であること
を特徴とする請求項１に記載の半導体装置。 - 【請求項３】半導体基板上に絶縁膜を形成する工程と、
上記絶縁膜上もしくは上記絶縁膜に取り囲まれるように
銅もしくは銅合金配線を形成する工程と、上記銅もしく
は銅合金配線の周面の少なくとも１面と上記絶縁膜との
間に窒化チタンを形成する工程を少なくとも含み、上記
窒化チタンにおいて上記銅もしくは銅合金に接する領域
の窒素濃度を５２原子％以上とすることを特徴とする半
導体装置の製造方法。 - 【請求項４】上記窒化チタンにおいて、窒素濃度が５２
原子％以上である領域の厚みが、５ｎｍ以上であること
を特徴とする請求項３に記載の半導体装置の製造方法。 - 【請求項５】半導体基板上に絶縁膜を形成する工程と、
上記絶縁膜上もしくは上記絶縁膜に取り囲まれるように
銅もしくは銅合金配線を形成する工程と、上記銅もしく
は銅合金配線の周面の少なくとも１面と上記絶縁膜との
間に窒化チタンを形成する工程を少なくとも含む半導体
装置の製造方法において、上記銅もしくは銅合金配線の
形成に先立ち、上記窒化チタン形成後に上記窒化チタン
の表面を窒素原子または窒素イオンを含むプラズマに曝
すことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182095A JPH1126461A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182095A JPH1126461A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126461A true JPH1126461A (ja) | 1999-01-29 |
Family
ID=16112270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182095A Pending JPH1126461A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126461A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271596B1 (en) * | 1999-01-12 | 2001-08-07 | Agere Systems Guardian Corp. | Damascene capacitors for integrated circuits |
| WO2024095887A1 (ja) * | 2022-11-04 | 2024-05-10 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 |
-
1997
- 1997-07-08 JP JP9182095A patent/JPH1126461A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6271596B1 (en) * | 1999-01-12 | 2001-08-07 | Agere Systems Guardian Corp. | Damascene capacitors for integrated circuits |
| WO2024095887A1 (ja) * | 2022-11-04 | 2024-05-10 | 東京エレクトロン株式会社 | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| JP3510085B2 (ja) | 銅の選択堆積方法および接着性導電体界面 | |
| JPH1098043A (ja) | 銅の堆積方法および集積回路 | |
| JP3351383B2 (ja) | 半導体装置の製造方法 | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| US8377821B2 (en) | Method for forming contact hole structure | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH09148431A (ja) | 半導体装置の製造方法 | |
| JPH06181212A (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| US6103639A (en) | Method of reducing pin holes in a nitride passivation layer | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JPH1126461A (ja) | 半導体装置及びその製造方法 | |
| JPH05275540A (ja) | 集積回路装置 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JPH0360126A (ja) | 半導体装置の製造方法 | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JPH05144948A (ja) | 化学的気相成長法における前処理方法 | |
| JPH01253241A (ja) | 半導体装置の製造方法 | |
| JPH10209157A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |