JPH1126290A - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JPH1126290A JPH1126290A JP17486097A JP17486097A JPH1126290A JP H1126290 A JPH1126290 A JP H1126290A JP 17486097 A JP17486097 A JP 17486097A JP 17486097 A JP17486097 A JP 17486097A JP H1126290 A JPH1126290 A JP H1126290A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode layer
- capacitor
- thin film
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 実装が容易なタイプで、大容量の高周波対応
可能な薄膜コンデンサを提供すること。 【解決手段】 基板1上に、下部電極層2、中央部が開
口した誘電体層3、および中央部が開口した上部電極層
4を順次積層するとともに、下部電極層2上で且つ誘電
体層3および上部電極層4の開口部位に内側導体5を、
上部電極層4上に外側導体6をそれぞれ形成し、内側導
体5と外側導体6とを接続してなる薄膜コンデンサC
1、および、基板1上に、電極層と誘電体層とが交互に
積層された領域を有しかつ中央部が開口したコンデンサ
本体10を形成してなる積層型の薄膜コンデンサC2で
あって、コンデンサ本体10は、下部電極層2と、誘電
体層12と、コンデンサ本体10の中央部から外側に延
出した複数の電極層が相互に接続された内側電極体11
と、コンデンサ本体10の中央部から内側に延出した複
数の電極層が相互に接続された外側電極体13とからな
る。
可能な薄膜コンデンサを提供すること。 【解決手段】 基板1上に、下部電極層2、中央部が開
口した誘電体層3、および中央部が開口した上部電極層
4を順次積層するとともに、下部電極層2上で且つ誘電
体層3および上部電極層4の開口部位に内側導体5を、
上部電極層4上に外側導体6をそれぞれ形成し、内側導
体5と外側導体6とを接続してなる薄膜コンデンサC
1、および、基板1上に、電極層と誘電体層とが交互に
積層された領域を有しかつ中央部が開口したコンデンサ
本体10を形成してなる積層型の薄膜コンデンサC2で
あって、コンデンサ本体10は、下部電極層2と、誘電
体層12と、コンデンサ本体10の中央部から外側に延
出した複数の電極層が相互に接続された内側電極体11
と、コンデンサ本体10の中央部から内側に延出した複
数の電極層が相互に接続された外側電極体13とからな
る。
Description
【0001】
【発明の属する技術分野】本発明は薄膜コンデンサに関
し、例えば、高速動作する電気回路に配設され、高周波
ノイズのバイパス用として、もしくは電源電圧の変動防
止用に供される、大容量、低インダクタンスの薄膜コン
デンサ、および電極層と誘電体層とを交互に多層に積層
して成る積層型の薄膜コンデンサに関するものである。
し、例えば、高速動作する電気回路に配設され、高周波
ノイズのバイパス用として、もしくは電源電圧の変動防
止用に供される、大容量、低インダクタンスの薄膜コン
デンサ、および電極層と誘電体層とを交互に多層に積層
して成る積層型の薄膜コンデンサに関するものである。
【0002】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。
【0003】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、CPUチップ内のクロ
ック周波数は100MHzから数百MHz、チップ間バスの
クロック周波数も30MHzから75MHzという具合に高
速化が顕著である。
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、CPUチップ内のクロ
ック周波数は100MHzから数百MHz、チップ間バスの
クロック周波数も30MHzから75MHzという具合に高
速化が顕著である。
【0004】また、LSIの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらIC回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらIC回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。
【0005】コンデンサを小型高容量にするためには、
一対の電極に挟持された誘電体を薄くし、薄膜化するこ
とが最も有効である。薄膜化は上述した電圧の低下の傾
向にも適合している。
一対の電極に挟持された誘電体を薄くし、薄膜化するこ
とが最も有効である。薄膜化は上述した電圧の低下の傾
向にも適合している。
【0006】一方、IC回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて、特に重要となるのは、論理回路の同時切り替え
が同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能であり、いわゆるデカップリ
ングコンデンサと称されるものである。
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて、特に重要となるのは、論理回路の同時切り替え
が同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能であり、いわゆるデカップリ
ングコンデンサと称されるものである。
【0007】このデカップリングコンデンサに要求され
る性能は、クロック周波数よりも速い負荷部の電流変動
に対して、いかにすばやく電流を供給できるかにある。
従って、100MHzから1GHzにおける周波数領域に対
してコンデンサとして確実に機能しなければならない。
る性能は、クロック周波数よりも速い負荷部の電流変動
に対して、いかにすばやく電流を供給できるかにある。
従って、100MHzから1GHzにおける周波数領域に対
してコンデンサとして確実に機能しなければならない。
【0008】しかし、実際のコンデンサ素子は静電容量
成分の他に、抵抗成分、インダクタンス成分を持つ。容
量成分のインピーダンスは周波数増加とともに減少し、
インダクタンス成分は周波数の増加とともに増大する。
成分の他に、抵抗成分、インダクタンス成分を持つ。容
量成分のインピーダンスは周波数増加とともに減少し、
インダクタンス成分は周波数の増加とともに増大する。
【0009】このため、動作周波数が高くなるにつれ、
素子の持つインダクタンスが供給すべき過渡電流を制限
してしまい、ロジック回路側の電源電圧の瞬時低下、ま
たは新たな電圧ノイズを発生させてしまう。結果とし
て、ロジック回路上のエラーを引き起こしてしまう。特
に最近のLSIは総素子数の増大による消費電力増大を
抑えるために電源電圧は低下しており、電源電圧の許容
変動幅も小さくなっている。従って、高速動作時の電圧
変動幅を最小に抑えるため、デカップリングコンデンサ
素子自身の持つインダクタンスを減少させることが非常
に重要である。
素子の持つインダクタンスが供給すべき過渡電流を制限
してしまい、ロジック回路側の電源電圧の瞬時低下、ま
たは新たな電圧ノイズを発生させてしまう。結果とし
て、ロジック回路上のエラーを引き起こしてしまう。特
に最近のLSIは総素子数の増大による消費電力増大を
抑えるために電源電圧は低下しており、電源電圧の許容
変動幅も小さくなっている。従って、高速動作時の電圧
変動幅を最小に抑えるため、デカップリングコンデンサ
素子自身の持つインダクタンスを減少させることが非常
に重要である。
【0010】インダクタンスを減少させる方法として以
下に示す3つの方法がある。第1の方法は電流経路の長
さを最小にする方法、第2は電流経路をループ構造とし
ループ断面積を最小にする方法、第3は電流経路をn個
に分配して実効的なインダクタンスを1/nにする方法
である。
下に示す3つの方法がある。第1の方法は電流経路の長
さを最小にする方法、第2は電流経路をループ構造とし
ループ断面積を最小にする方法、第3は電流経路をn個
に分配して実効的なインダクタンスを1/nにする方法
である。
【0011】上記第1の方法は、単位面積あたりの容量
を増加させて小型化を図ればよく、コンデンサ素子を薄
膜化することにより達成できる。特に、大容量で高周波
特性の良好なコンデンサを得る目的で、誘電体厚さを1
μm 以下に薄膜化した例が特開昭60−94716号公
報等に開示されている。
を増加させて小型化を図ればよく、コンデンサ素子を薄
膜化することにより達成できる。特に、大容量で高周波
特性の良好なコンデンサを得る目的で、誘電体厚さを1
μm 以下に薄膜化した例が特開昭60−94716号公
報等に開示されている。
【0012】また、上記第2の方法は、一本の電流経路
が形成する磁場を、近接する別の電流経路が形成する磁
場により相殺低減する効果を利用する方法であるから、
コンデンサを形成する一対の電極板、または電極層に流
れる電流の向きをできるだけ同一方向にしないようにす
ればよい。
が形成する磁場を、近接する別の電流経路が形成する磁
場により相殺低減する効果を利用する方法であるから、
コンデンサを形成する一対の電極板、または電極層に流
れる電流の向きをできるだけ同一方向にしないようにす
ればよい。
【0013】また、上記第3の方法は、分割したコンデ
ンサを並列接続することによって低インダクタンス化を
図るものであり、薄膜誘電体層を利用した例として、例
えば特開平4−211191号公報に開示されている。
ンサを並列接続することによって低インダクタンス化を
図るものであり、薄膜誘電体層を利用した例として、例
えば特開平4−211191号公報に開示されている。
【0014】
【発明が解決しようとする課題】しかしながら、所望の
場所に実装できるデカップリングコンデンサを考えた場
合、ハンドリング可能な寸法として0.5mm×0.5
mm程度以上が必要であり、上記第1の方法、すなわち
薄膜、小型化の方法のみでインダクタンスを低減するに
は限界があった。
場所に実装できるデカップリングコンデンサを考えた場
合、ハンドリング可能な寸法として0.5mm×0.5
mm程度以上が必要であり、上記第1の方法、すなわち
薄膜、小型化の方法のみでインダクタンスを低減するに
は限界があった。
【0015】また、上記第2の方法では、正負の電極取
り出し部を同一端面か、直交方向にする必要があり、実
装上不利となる。
り出し部を同一端面か、直交方向にする必要があり、実
装上不利となる。
【0016】また、上記第3の分割並列接続の方法で
は、基板内蔵型では有利な手段となるが、実装の自由度
はない。また、通常の積層型コンデンサも並列接続であ
るが、電流の向きが同一方向であるため、各電極電流が
形成する磁場が重畳される。つまり相互インダクタンス
が大きくなるため、実効的な全インダクタンスを十分に
低減することはできなかった。従って、上記第2の方法
を併せて採用する必要があったが、上述したとおり、電
極取り出し方向の問題により実装上の問題があった。
は、基板内蔵型では有利な手段となるが、実装の自由度
はない。また、通常の積層型コンデンサも並列接続であ
るが、電流の向きが同一方向であるため、各電極電流が
形成する磁場が重畳される。つまり相互インダクタンス
が大きくなるため、実効的な全インダクタンスを十分に
低減することはできなかった。従って、上記第2の方法
を併せて採用する必要があったが、上述したとおり、電
極取り出し方向の問題により実装上の問題があった。
【0017】そこで本発明は、上述の従来の諸問題を解
消し、実装が容易でかつ大容量の低インダクタンス構造
を有する薄膜コンデンサを提供することを目的とする。
消し、実装が容易でかつ大容量の低インダクタンス構造
を有する薄膜コンデンサを提供することを目的とする。
【0018】
【課題を解決するための手段】本発明の薄膜コンデンサ
および積層型薄膜コンデンサは、上記課題の解決方法を
鋭意検討した結果、基本的な薄膜コンデンサとしては、
基板上に形成した下部電極層の中央部に端子部材を被着
させるとともに、該端子部材の周囲に、枠状の誘電体層
と上部電極層とを順次積層させることにより、上部電極
層と端子部材とを端子にする構造とすれば、上記目的を
果たすことがわかった。
および積層型薄膜コンデンサは、上記課題の解決方法を
鋭意検討した結果、基本的な薄膜コンデンサとしては、
基板上に形成した下部電極層の中央部に端子部材を被着
させるとともに、該端子部材の周囲に、枠状の誘電体層
と上部電極層とを順次積層させることにより、上部電極
層と端子部材とを端子にする構造とすれば、上記目的を
果たすことがわかった。
【0019】また、積層型の薄膜コンデンサとしては、
基板上に形成した下部電極層の中央部に第1端子部材を
被着させるとともに、該第1端子部材の周囲に複数の枠
状の誘電体層と複数の枠状の電極層とを交互に多層に積
層させ、かつ前記上下に位置する複数の枠状の電極層を
一つおきに一対の電極体とするべく共通に接続させると
ともに、一方の電極体を前記下部電極層に接続させ、他
方の電極体を第2端子部材に接続させた構造とすれば、
上記目的を達成することがわかった。
基板上に形成した下部電極層の中央部に第1端子部材を
被着させるとともに、該第1端子部材の周囲に複数の枠
状の誘電体層と複数の枠状の電極層とを交互に多層に積
層させ、かつ前記上下に位置する複数の枠状の電極層を
一つおきに一対の電極体とするべく共通に接続させると
ともに、一方の電極体を前記下部電極層に接続させ、他
方の電極体を第2端子部材に接続させた構造とすれば、
上記目的を達成することがわかった。
【0020】すなわち、上記基本構成の薄膜コンデンサ
および積層型の薄膜コンデンサによれば、実装が容易で
かつ小型で、しかも低インダクタンスの薄膜積層コンデ
ンサを作製できることがわかった。
および積層型の薄膜コンデンサによれば、実装が容易で
かつ小型で、しかも低インダクタンスの薄膜積層コンデ
ンサを作製できることがわかった。
【0021】
【作用】上記構成により、各電極面において、電流が中
央部(または外周部)から外周部(または中央部)方向
に流れる為、相互インダクタンスによって自己インダク
タンスを打ち消す効果が生じ、全インダクタンスを大幅
に減少させることができる。さらに、本構造の上部電極
並びに下部電極層の中央部を端子部とすることにより、
実装がきわめて容易となる。
央部(または外周部)から外周部(または中央部)方向
に流れる為、相互インダクタンスによって自己インダク
タンスを打ち消す効果が生じ、全インダクタンスを大幅
に減少させることができる。さらに、本構造の上部電極
並びに下部電極層の中央部を端子部とすることにより、
実装がきわめて容易となる。
【0022】
【発明の実施の形態】以下、図面に基づき本発明の実施
の形態について詳細に説明する。図1に示すように、本
発明の薄膜コンデンサC1は、基板1上に、下部電極層
2、中央部が開口した枠状の誘電体層3、および中央部
が開口した枠状の上部電極層4を順次積層するととも
に、下部電極層2上で且つ誘電体層3および上部電極層
4の開口部位(挿入孔ともいう)7に第1端子部材であ
る内側導体5を、上部電極層4上に第2端子部材である
外側導体6をそれぞれ形成し、内側導体5と外側導体6
とを接続して構成されている。
の形態について詳細に説明する。図1に示すように、本
発明の薄膜コンデンサC1は、基板1上に、下部電極層
2、中央部が開口した枠状の誘電体層3、および中央部
が開口した枠状の上部電極層4を順次積層するととも
に、下部電極層2上で且つ誘電体層3および上部電極層
4の開口部位(挿入孔ともいう)7に第1端子部材であ
る内側導体5を、上部電極層4上に第2端子部材である
外側導体6をそれぞれ形成し、内側導体5と外側導体6
とを接続して構成されている。
【0023】ここで、各電極層および誘電体層の平面形
状は、図3に示すように、方形状をなすものであり、誘
電体層3および上部電極層4は方形状の開口部3a,4
aを有しているが、形状はこれに限定されるものではな
く、誘電体層3及び上部電極層4において内側導体5の
周囲を取り囲む形状を有していればどのような形状であ
ってもよい。
状は、図3に示すように、方形状をなすものであり、誘
電体層3および上部電極層4は方形状の開口部3a,4
aを有しているが、形状はこれに限定されるものではな
く、誘電体層3及び上部電極層4において内側導体5の
周囲を取り囲む形状を有していればどのような形状であ
ってもよい。
【0024】また、図2に示すように、積層型の薄膜コ
ンデンサC2は、基板1上に形成した下部電極層2の中
央部に第1端子部材である内側導体14を被着させると
ともに、内側導体14の周囲に複数の枠状の誘電体層1
2と複数の枠状の電極層(11a,13a)とを交互に
多層に積層させ、かつ上下に位置する複数の枠状の電極
層を一つおきに一対の電極体11,13とするべく共通
に接続させるとともに、一方の電極体11を下部電極層
2に接続させ、他方の電極体13を第2端子部材である
外側導体15に接続させたことを特徴とするものであ
る。
ンデンサC2は、基板1上に形成した下部電極層2の中
央部に第1端子部材である内側導体14を被着させると
ともに、内側導体14の周囲に複数の枠状の誘電体層1
2と複数の枠状の電極層(11a,13a)とを交互に
多層に積層させ、かつ上下に位置する複数の枠状の電極
層を一つおきに一対の電極体11,13とするべく共通
に接続させるとともに、一方の電極体11を下部電極層
2に接続させ、他方の電極体13を第2端子部材である
外側導体15に接続させたことを特徴とするものであ
る。
【0025】すなわち、基板1上に、電極層(11a,
13a)と誘電体層12とが交互に積層された領域を有
し、かつ中央部(挿入孔ともいう)17が開口したコン
デンサ本体10を形成してなるものであって、コンデン
サ本体10は、基板1上に形成した下部電極層2と、コ
ンデンサ本体10の中央部17から外側に延出した複数
の電極層(11a)が相互に接続された内側電極体11
と、内側電極体11と誘電体層12を介して噛み合うと
ともにコンデンサ本体10の中央部17から内側に延出
した複数の電極層(13a)が相互に接続された外側電
極体13とからなり、内側電極体11と外側電極体13
とを、中央部17に形成された内側導体14と外側電極
体13上に形成された外側導体15とでもって電気的に
接続して構成されている。
13a)と誘電体層12とが交互に積層された領域を有
し、かつ中央部(挿入孔ともいう)17が開口したコン
デンサ本体10を形成してなるものであって、コンデン
サ本体10は、基板1上に形成した下部電極層2と、コ
ンデンサ本体10の中央部17から外側に延出した複数
の電極層(11a)が相互に接続された内側電極体11
と、内側電極体11と誘電体層12を介して噛み合うと
ともにコンデンサ本体10の中央部17から内側に延出
した複数の電極層(13a)が相互に接続された外側電
極体13とからなり、内側電極体11と外側電極体13
とを、中央部17に形成された内側導体14と外側電極
体13上に形成された外側導体15とでもって電気的に
接続して構成されている。
【0026】具体的には、例えば内側電極体11は基板
1側から数えて奇数番目の電極層11aと、外側電極体
13は基板1側から数えて偶数番目の電極層13aとに
より構成されている。そして、奇数電極層11a同士は
挿通孔17の内壁部に形成された電極層11bによって
相互に接続されており、さらにこの内側電極体11は下
部電極層2と電気的に接続されている。また、外側電極
体13は偶数電極層13a同士がコンデンサ本体10の
外周部で電極層13bによって相互に接続されて構成さ
れている。この外側電極体13は下部電極層2とは非接
触の状態で形成されている。
1側から数えて奇数番目の電極層11aと、外側電極体
13は基板1側から数えて偶数番目の電極層13aとに
より構成されている。そして、奇数電極層11a同士は
挿通孔17の内壁部に形成された電極層11bによって
相互に接続されており、さらにこの内側電極体11は下
部電極層2と電気的に接続されている。また、外側電極
体13は偶数電極層13a同士がコンデンサ本体10の
外周部で電極層13bによって相互に接続されて構成さ
れている。この外側電極体13は下部電極層2とは非接
触の状態で形成されている。
【0027】ここで、本発明で用いられる基板1として
は、アルミナ、サファイア、MgO単結晶、SrTiO
3 単結晶、チタン被覆シリコン、または銅(Cu)、ニ
ッケル(Ni)、チタン(Ti)、スズ(Sn)、ステ
ンレススチール(SUS316等)などの薄膜もしくは
薄板が望ましい。特に、薄膜との反応性が小さく、安価
で硬度が大きく、かつ金属薄膜の結晶性という点からア
ルミナ、サファイアが望ましく、高周波領域における低
抵抗化の点で銅(Cu)薄板または銅(Cu)薄膜が望
ましい。
は、アルミナ、サファイア、MgO単結晶、SrTiO
3 単結晶、チタン被覆シリコン、または銅(Cu)、ニ
ッケル(Ni)、チタン(Ti)、スズ(Sn)、ステ
ンレススチール(SUS316等)などの薄膜もしくは
薄板が望ましい。特に、薄膜との反応性が小さく、安価
で硬度が大きく、かつ金属薄膜の結晶性という点からア
ルミナ、サファイアが望ましく、高周波領域における低
抵抗化の点で銅(Cu)薄板または銅(Cu)薄膜が望
ましい。
【0028】また、本発明の電極層は、白金(Pt)、
金(Au)、パラジウム(Pd)薄膜、低抵抗のCu薄
膜等が好適に使用可能であるが、誘電体層を500℃以
上の高温で形成する場合、これら金属膜の内でも、白金
(Pt)と金(Au)等の貴金属薄膜、あるいはCu表
面にそれら貴金属をコートしたCu薄膜が最適である。
なぜなら、Pt、Au等の貴金属は誘電体層との反応性
が小さく、また酸化されにくいので、誘電体層12との
界面に低誘電率層が形成されにくいからである。
金(Au)、パラジウム(Pd)薄膜、低抵抗のCu薄
膜等が好適に使用可能であるが、誘電体層を500℃以
上の高温で形成する場合、これら金属膜の内でも、白金
(Pt)と金(Au)等の貴金属薄膜、あるいはCu表
面にそれら貴金属をコートしたCu薄膜が最適である。
なぜなら、Pt、Au等の貴金属は誘電体層との反応性
が小さく、また酸化されにくいので、誘電体層12との
界面に低誘電率層が形成されにくいからである。
【0029】さらに、誘電体層は、高周波領域において
高い誘電率を有するものであれば良いが、その膜厚は1
μm 以下が望ましい。また、誘電体層は、例えば、金属
元素としてPb、Mg、Nbを含むペロブスカイト型複
合酸化物結晶からなる誘電体薄膜であって、測定周波数
300MHz(室温)での比誘電率が1000以上の誘電
体薄膜が望ましい。尚、本発明においてはPb、Mg、
Nbを含むペロブスカイト型酸化物結晶からなる誘電体
薄膜以外のPZT、PLZT、BaTiO3 、SrTi
O3 、Ta2 O5 や、これらに他の金属を添加したり、
置換した化合物であってもよく、特に限定されるもので
はない。このような誘電体層は、PVD法、CVD法、
ゾルゲル法の公知の方法により作製される。
高い誘電率を有するものであれば良いが、その膜厚は1
μm 以下が望ましい。また、誘電体層は、例えば、金属
元素としてPb、Mg、Nbを含むペロブスカイト型複
合酸化物結晶からなる誘電体薄膜であって、測定周波数
300MHz(室温)での比誘電率が1000以上の誘電
体薄膜が望ましい。尚、本発明においてはPb、Mg、
Nbを含むペロブスカイト型酸化物結晶からなる誘電体
薄膜以外のPZT、PLZT、BaTiO3 、SrTi
O3 、Ta2 O5 や、これらに他の金属を添加したり、
置換した化合物であってもよく、特に限定されるもので
はない。このような誘電体層は、PVD法、CVD法、
ゾルゲル法の公知の方法により作製される。
【0030】以上のように構成された薄膜コンデンサC
1においては、上部電極層4並びに誘電体層3に挿通孔
7を設けた構造にすることにより、また、積層型薄膜コ
ンデンサC2においては、例えば奇数番目の電極層が電
極層の中央部において別の奇数番目の電極層と接点を持
ち、偶数番目の電極層が電極層の外周部において別の偶
数番目の電極層と接点を持つ構造にすることにより、各
電極面において、電流が中央部(または外周部)から外
周部(または中央部)方向に流れる為、相互インダクタ
ンスによって自己インダクタンスを打ち消す効果が生
じ、全インダクタンスを大幅に減少させることができ
る。
1においては、上部電極層4並びに誘電体層3に挿通孔
7を設けた構造にすることにより、また、積層型薄膜コ
ンデンサC2においては、例えば奇数番目の電極層が電
極層の中央部において別の奇数番目の電極層と接点を持
ち、偶数番目の電極層が電極層の外周部において別の偶
数番目の電極層と接点を持つ構造にすることにより、各
電極面において、電流が中央部(または外周部)から外
周部(または中央部)方向に流れる為、相互インダクタ
ンスによって自己インダクタンスを打ち消す効果が生
じ、全インダクタンスを大幅に減少させることができ
る。
【0031】さらに、本構造の上部電極並びに挿通孔の
電極に端子電極部を設けることにより、実装が容易とな
る。
電極に端子電極部を設けることにより、実装が容易とな
る。
【0032】なお、上記例においては、内側電極体は奇
数番目の電極層同士を接続し、外側電極体は偶数番目の
電極層同士を接続した場合について説明したが、内側電
極体として偶数番目の電極層同士を、外側電極体として
奇数番目の電極層同士を接続するような構成としてもよ
い。また、上記例においては内側電極体を下部電極と接
続する例について説明したが、外側電極体を下部電極と
接続し、内側電極体と下部電極とは非接触となるように
構成してもよく、本発明の要旨を逸脱しない範囲内で適
宜変更し実施が可能である。
数番目の電極層同士を接続し、外側電極体は偶数番目の
電極層同士を接続した場合について説明したが、内側電
極体として偶数番目の電極層同士を、外側電極体として
奇数番目の電極層同士を接続するような構成としてもよ
い。また、上記例においては内側電極体を下部電極と接
続する例について説明したが、外側電極体を下部電極と
接続し、内側電極体と下部電極とは非接触となるように
構成してもよく、本発明の要旨を逸脱しない範囲内で適
宜変更し実施が可能である。
【0033】
【実施例】次に、より具体的な実施例について詳細に説
明する。
明する。
【0034】実施例1 各電極層の形成は高周波マグネトロンスパッタ法を用い
た。まず、スパッタ用ガスとしてプロセスチャンバー内
にArガスを導入し、真空排気により圧力は6.7Paに維
持した。スパッタ時には成膜する材料種のターゲット位
置に基板ホルダーを移動させ、基板−ターゲット間距離
は60mmに固定した。
た。まず、スパッタ用ガスとしてプロセスチャンバー内
にArガスを導入し、真空排気により圧力は6.7Paに維
持した。スパッタ時には成膜する材料種のターゲット位
置に基板ホルダーを移動させ、基板−ターゲット間距離
は60mmに固定した。
【0035】次に、基板ホルダーとターゲット間には外
部の高周波電源により13.56MHzの高周波電圧を印
加し、ターゲット背面に設置された永久磁石により形成
されたマグネトロン磁界により、ターゲット近傍に高密
度のプラズマを生成させてターゲット表面のスパッタを
行った。
部の高周波電源により13.56MHzの高周波電圧を印
加し、ターゲット背面に設置された永久磁石により形成
されたマグネトロン磁界により、ターゲット近傍に高密
度のプラズマを生成させてターゲット表面のスパッタを
行った。
【0036】本実施例では、基板に最近接のターゲット
にのみ印加してプラズマを生成した。基板ホルダーはヒ
ータによる加熱機構を有しており、スパッタ成膜中の基
板温度は一定となるよう制御した。また、基板ホルダー
に設置された基板のターゲット側には厚さ0.1mmの
金属マスクが設置されており、成膜パターンに応じて必
要なマスクが基板成膜面にセットできる構造とした。
にのみ印加してプラズマを生成した。基板ホルダーはヒ
ータによる加熱機構を有しており、スパッタ成膜中の基
板温度は一定となるよう制御した。また、基板ホルダー
に設置された基板のターゲット側には厚さ0.1mmの
金属マスクが設置されており、成膜パターンに応じて必
要なマスクが基板成膜面にセットできる構造とした。
【0037】誘電体層は全てゾルゲル法にて作製した。
また、酢酸MgとNbエトキシドを1:2のモル比で秤
量し、2−メトキシエタノ−ル中で還流操作(約124
℃で24時間)を行い、MgNb複合アルコキシド溶液
(Mg=5.0mmol 、Nb10.0mmol /2−メト
キシエタノ−ル150mmol )を合成した。次に酢酸鉛
(無水物)15mmol と150mmol の2−メトキシエ
タノ−ルを混合し、120℃での蒸留操作により、Pb
前駆体溶液を合成した。
また、酢酸MgとNbエトキシドを1:2のモル比で秤
量し、2−メトキシエタノ−ル中で還流操作(約124
℃で24時間)を行い、MgNb複合アルコキシド溶液
(Mg=5.0mmol 、Nb10.0mmol /2−メト
キシエタノ−ル150mmol )を合成した。次に酢酸鉛
(無水物)15mmol と150mmol の2−メトキシエ
タノ−ルを混合し、120℃での蒸留操作により、Pb
前駆体溶液を合成した。
【0038】MgNb前駆体溶液とPb前駆体溶液をモ
ル比Pb:(Mg+Nb)=1:1になるよう混合し、
室温で十分撹拌し、Pb(Mg1/3 Nb2/3 )O3 (P
MN)前駆体溶液を合成した。
ル比Pb:(Mg+Nb)=1:1になるよう混合し、
室温で十分撹拌し、Pb(Mg1/3 Nb2/3 )O3 (P
MN)前駆体溶液を合成した。
【0039】そして、図4(a)に示すマスクパターン
により1mm□のPt電極を上記スパッタ蒸着された厚
さ0.15mmのサファイア単結晶の基板上に、前記塗
布溶液をスピンコ−タ−で塗布し、乾燥させた後、約3
00℃で熱処理を1分間行い、ゲル膜を作製した。
により1mm□のPt電極を上記スパッタ蒸着された厚
さ0.15mmのサファイア単結晶の基板上に、前記塗
布溶液をスピンコ−タ−で塗布し、乾燥させた後、約3
00℃で熱処理を1分間行い、ゲル膜を作製した。
【0040】塗布溶液の塗布−熱処理の操作を繰り返し
た後、約830℃で1分間(大気中)の焼成を行い、膜
厚0.7μmのPMN薄膜を得た。得られた薄膜のX線
回折結果より、ペロブスカイト生成率を計算するとそれ
ぞれ約95%であった。
た後、約830℃で1分間(大気中)の焼成を行い、膜
厚0.7μmのPMN薄膜を得た。得られた薄膜のX線
回折結果より、ペロブスカイト生成率を計算するとそれ
ぞれ約95%であった。
【0041】この焼成されたPMN薄膜上にフォトリソ
グラフィーを用いて、図4(b)に示すマスクパターン
を用いてパターニング処理を行った。
グラフィーを用いて、図4(b)に示すマスクパターン
を用いてパターニング処理を行った。
【0042】このパターニングされたPMN膜表面に、
図4(a)のマスクパターンによる1mm□のPt電極
をスパッタ蒸着した後、このPt上部電極をフォトリソ
グラフィーを用いて、図4(c)に示すマクスパターン
によるパターニング処理を行い、図1に示した様な薄膜
コンデンサを得た。尚、誘電体層を挟んだ電極層の面積
は0.84mm2 であった。 この薄膜コンデンサの下
部電極からの取出しをする為、挿通孔部に0.2mmφ
の半田バンプを形成した。また、上部電極にも同様に
0.2mmφの半田パンプを形成した。
図4(a)のマスクパターンによる1mm□のPt電極
をスパッタ蒸着した後、このPt上部電極をフォトリソ
グラフィーを用いて、図4(c)に示すマクスパターン
によるパターニング処理を行い、図1に示した様な薄膜
コンデンサを得た。尚、誘電体層を挟んだ電極層の面積
は0.84mm2 であった。 この薄膜コンデンサの下
部電極からの取出しをする為、挿通孔部に0.2mmφ
の半田バンプを形成した。また、上部電極にも同様に
0.2mmφの半田パンプを形成した。
【0043】作製した薄膜コンデンサの1MHzから1.
8GHzでのインピーダンス特性をインピーダンスアナラ
イザー(ヒューレットパッカード社製HP4291A)
を用いて測定した結果、容量30.7nF、インダクタ
ンス100pH(半田バンプ込み)の値を得た。
8GHzでのインピーダンス特性をインピーダンスアナラ
イザー(ヒューレットパッカード社製HP4291A)
を用いて測定した結果、容量30.7nF、インダクタ
ンス100pH(半田バンプ込み)の値を得た。
【0044】実施例2 実施例1と同様に電極層の形成は高周波マグネトロンス
パッタ法、誘電体層はゾルゲル法、パターニングはフォ
トリソグラフィーを用いた。
パッタ法、誘電体層はゾルゲル法、パターニングはフォ
トリソグラフィーを用いた。
【0045】図5(a)に示したマスクパターンにより
1mm□のPt電極を上記スパッタ蒸着された、厚さ
0.15mmのサファイア単結晶基板上に、前記塗布溶
液をスピンコ−タ−で塗布し、乾燥させた後、300℃
で熱処理を1分間行い、ゲル膜を作製した。塗布溶液の
塗布−熱処理の操作を繰り返した後、830℃で1分間
(大気中)の焼成を行い、膜厚0.7μmのPMN薄膜
を得た。得られた薄膜のX線回折結果より、ペロブスカ
イト生成率を計算するとそれぞれ約95%であった。
1mm□のPt電極を上記スパッタ蒸着された、厚さ
0.15mmのサファイア単結晶基板上に、前記塗布溶
液をスピンコ−タ−で塗布し、乾燥させた後、300℃
で熱処理を1分間行い、ゲル膜を作製した。塗布溶液の
塗布−熱処理の操作を繰り返した後、830℃で1分間
(大気中)の焼成を行い、膜厚0.7μmのPMN薄膜
を得た。得られた薄膜のX線回折結果より、ペロブスカ
イト生成率を計算するとそれぞれ約95%であった。
【0046】この焼成されたPMN薄膜上にフォトリソ
グラフィーを用いて、図5(b)に示すマスクパターン
によるPMN膜のパターニング処理を行った。
グラフィーを用いて、図5(b)に示すマスクパターン
によるPMN膜のパターニング処理を行った。
【0047】このパターニングされたPMN膜表面に図
5(c)に示すマスクパターンによる1.1mm□のP
t電極をスパッタ蒸着した後、このPt上部電極をフォ
トリソグラフィーを用いて、図5(d)のマスクパター
ンによるパターニング処理を行った。
5(c)に示すマスクパターンによる1.1mm□のP
t電極をスパッタ蒸着した後、このPt上部電極をフォ
トリソグラフィーを用いて、図5(d)のマスクパター
ンによるパターニング処理を行った。
【0048】次に、再度、誘電体層を形成した後、図5
(e)のマスクパターンによるパターニング処理を行っ
た。このパターニングされたPMN膜表面に、Pt電極
をスパッタ蒸着した後、図5(f)のマスクパターンに
よるPt電極のパターニング処理を行った。
(e)のマスクパターンによるパターニング処理を行っ
た。このパターニングされたPMN膜表面に、Pt電極
をスパッタ蒸着した後、図5(f)のマスクパターンに
よるPt電極のパターニング処理を行った。
【0049】次に、再度、誘電体層を形成し、図5
(e)のパターニング処理を行った。このパターニング
されたPMN膜表面にPt電極をスパッタ蒸着した後、
図5(g)のマスクパターンによるPt電極のパターニ
ング処理を行った。
(e)のパターニング処理を行った。このパターニング
されたPMN膜表面にPt電極をスパッタ蒸着した後、
図5(g)のマスクパターンによるPt電極のパターニ
ング処理を行った。
【0050】これら誘電体層形成、および電極形成、並
びにそれぞれ図5(e),図5(f)および図5(g)
のパターニングをくり返した後、最後に図5(g)のパ
ターンのPt電極を形成し、図2に示した様な5層積層
された積層型薄膜コンデンサを得た。尚、誘電体層を挟
んだ各層の電極層の面積は0.76mm2 であり、単層
当り約27nFの容量を得た。
びにそれぞれ図5(e),図5(f)および図5(g)
のパターニングをくり返した後、最後に図5(g)のパ
ターンのPt電極を形成し、図2に示した様な5層積層
された積層型薄膜コンデンサを得た。尚、誘電体層を挟
んだ各層の電極層の面積は0.76mm2 であり、単層
当り約27nFの容量を得た。
【0051】この薄膜コンデンサの下部電極からの取出
しをする為、挿通孔部に0.2mmφの半田バンプを形
成した。また、上部電極にも同様に0.2mmφの半田
パンプを形成した。
しをする為、挿通孔部に0.2mmφの半田バンプを形
成した。また、上部電極にも同様に0.2mmφの半田
パンプを形成した。
【0052】作製した薄膜コンデンサの1MHzから1.
8GHzでのインピーダンス特性をインピーダンスアナラ
イザー(ヒューレットパッカード社製HP4291A)
を用いて測定した結果、容量135nF、インダクタン
ス50pH(半田バンプ込み)の値を得た。
8GHzでのインピーダンス特性をインピーダンスアナラ
イザー(ヒューレットパッカード社製HP4291A)
を用いて測定した結果、容量135nF、インダクタン
ス50pH(半田バンプ込み)の値を得た。
【0053】
【発明の効果】以上の詳述したように、本発明によれ
ば、基本構造を有する薄膜コンデンサにおいて、基板上
に形成した下部電極層の中央部に端子部材を被着させる
とともに、端子部材の周囲に、枠状の誘電体層と上部電
極層とを順次積層させる構造にすることにより、また、
積層型の薄膜コンデンサにおいて、中央部が開口したコ
ンデンサ本体を形成してなり、このコンデンサ本体が、
中央部から外側に延出した複数の電極層が相互に接続さ
れた内側電極体と、この内側電極体と誘電体層を介して
噛み合うとともにコンデンサ本体の中央部から内側に延
出した複数の電極層が相互に接続された外側電極体とか
ら構成されることにより、電極層において電流が中央部
(または外周部)から外周部(または中央部)方向に流
れる為、相互インダクタンスによって自己インダクタン
スを打ち消す効果が生じ、全インダクタンスを大幅に減
少させることができる。
ば、基本構造を有する薄膜コンデンサにおいて、基板上
に形成した下部電極層の中央部に端子部材を被着させる
とともに、端子部材の周囲に、枠状の誘電体層と上部電
極層とを順次積層させる構造にすることにより、また、
積層型の薄膜コンデンサにおいて、中央部が開口したコ
ンデンサ本体を形成してなり、このコンデンサ本体が、
中央部から外側に延出した複数の電極層が相互に接続さ
れた内側電極体と、この内側電極体と誘電体層を介して
噛み合うとともにコンデンサ本体の中央部から内側に延
出した複数の電極層が相互に接続された外側電極体とか
ら構成されることにより、電極層において電流が中央部
(または外周部)から外周部(または中央部)方向に流
れる為、相互インダクタンスによって自己インダクタン
スを打ち消す効果が生じ、全インダクタンスを大幅に減
少させることができる。
【0054】さらに、本構造の内側導電体及び外側導電
体を端子電極とすることにより、実装がきわめて容易な
薄膜コンデンサを提供することができる。
体を端子電極とすることにより、実装がきわめて容易な
薄膜コンデンサを提供することができる。
【図1】本発明の薄膜コンデンサの実施例の構成を示す
断面図である
断面図である
【図2】本発明の積層型薄膜コンデンサの実施例の構成
を示す断面図である
を示す断面図である
【図3】本発明の薄膜コンデンサの層構成を模式的に説
明する分解斜視図である。
明する分解斜視図である。
【図4】(a)〜(c)はそれぞれ本発明の薄膜コンデ
ンサを製造する時に用いる電極および誘電体のマスクパ
ターンである。
ンサを製造する時に用いる電極および誘電体のマスクパ
ターンである。
【図5】(a)〜(g)はそれぞれ本発明の積層型薄膜
コンデンサを製造する時に用いる電極および誘電体のマ
スクパターンである。
コンデンサを製造する時に用いる電極および誘電体のマ
スクパターンである。
1 ・・・ 基板 2 ・・・ 下部電極層 3 ・・・ 誘電体層 4 ・・・ 上部電極層 5,14 ・・・ 内側導体(第1端子部材) 6,15 ・・・ 外側導体(第2端子部材) 7 ・・・ 開口(挿入孔) 10 ・・・ コンデンサ本体 11 ・・・ 内側電極体 13 ・・・ 外側電極体 C1 ・・・ 薄膜コンデンサ C2 ・・・ 積層型薄膜コンデンサ
Claims (2)
- 【請求項1】 基板上に形成した下部電極層の中央部に
端子部材を被着させるとともに、該端子部材の周囲に、
枠状の誘電体層と上部電極層とを順次積層させてなる薄
膜コンデンサ。 - 【請求項2】 基板上に形成した下部電極層の中央部に
第1端子部材を被着させるとともに、該第1端子部材の
周囲に複数の枠状の誘電体層と複数の枠状の電極層とを
交互に多層に積層させ、かつ前記上下に位置する複数の
枠状の電極層を一つおきに一対の電極体とするべく共通
に接続させるとともに、一方の電極体を前記下部電極層
に接続させ、他方の電極体を第2端子部材に接続させた
ことを特徴とする薄膜コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17486097A JPH1126290A (ja) | 1997-06-30 | 1997-06-30 | 薄膜コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17486097A JPH1126290A (ja) | 1997-06-30 | 1997-06-30 | 薄膜コンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126290A true JPH1126290A (ja) | 1999-01-29 |
Family
ID=15985928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17486097A Pending JPH1126290A (ja) | 1997-06-30 | 1997-06-30 | 薄膜コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1126290A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573584B1 (en) * | 1999-10-29 | 2003-06-03 | Kyocera Corporation | Thin film electronic device and circuit board mounting the same |
WO2004021439A1 (ja) * | 2002-08-30 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | Mim容量 |
JP2012015326A (ja) * | 2010-06-30 | 2012-01-19 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
US8498095B2 (en) | 2009-11-30 | 2013-07-30 | Tdk Corporation | Thin-film capacitor with internally hollow through holes |
US9076600B2 (en) | 2012-03-27 | 2015-07-07 | Tdk Corporation | Thin film capacitor |
WO2015182114A1 (ja) * | 2014-05-30 | 2015-12-03 | パナソニックIpマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
WO2016031206A1 (ja) * | 2014-08-29 | 2016-03-03 | パナソニックIpマネジメント株式会社 | 半導体装置、実装体、車両 |
-
1997
- 1997-06-30 JP JP17486097A patent/JPH1126290A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573584B1 (en) * | 1999-10-29 | 2003-06-03 | Kyocera Corporation | Thin film electronic device and circuit board mounting the same |
WO2004021439A1 (ja) * | 2002-08-30 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | Mim容量 |
US7030443B2 (en) | 2002-08-30 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | MIM capacitor |
CN1300849C (zh) * | 2002-08-30 | 2007-02-14 | 松下电器产业株式会社 | 金属绝缘体金属电容器 |
US8498095B2 (en) | 2009-11-30 | 2013-07-30 | Tdk Corporation | Thin-film capacitor with internally hollow through holes |
JP2012015326A (ja) * | 2010-06-30 | 2012-01-19 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
US9076600B2 (en) | 2012-03-27 | 2015-07-07 | Tdk Corporation | Thin film capacitor |
WO2015182114A1 (ja) * | 2014-05-30 | 2015-12-03 | パナソニックIpマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
JPWO2015182114A1 (ja) * | 2014-05-30 | 2017-04-20 | パナソニックIpマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
US9905501B2 (en) | 2014-05-30 | 2018-02-27 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device, embedded capacitor unit, semiconductor package, and method of manufacturing embedded capacitor unit |
WO2016031206A1 (ja) * | 2014-08-29 | 2016-03-03 | パナソニックIpマネジメント株式会社 | 半導体装置、実装体、車両 |
JPWO2016031206A1 (ja) * | 2014-08-29 | 2017-06-15 | パナソニックIpマネジメント株式会社 | 半導体装置、実装体、車両 |
US10186479B2 (en) | 2014-08-29 | 2019-01-22 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device, package, and vehicle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6282079B1 (en) | Capacitor | |
US6266227B1 (en) | Thin-film capacitor | |
US6104597A (en) | Thin-film capacitor | |
JPH1126290A (ja) | 薄膜コンデンサ | |
JP3363335B2 (ja) | 積層型薄膜コンデンサ | |
JPH11214249A (ja) | 薄膜コンデンサ | |
JP2001015382A (ja) | 薄膜コンデンサ | |
JP3720540B2 (ja) | 薄膜コンデンサ | |
US7675756B2 (en) | Thin film-capacitor-embedded printed circuit board and method of manufacturing the same | |
JP3523465B2 (ja) | 薄膜コンデンサ | |
JP3860675B2 (ja) | コンデンサ | |
JP3591814B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3600734B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3591815B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3455061B2 (ja) | 薄膜コンデンサ | |
JP3389435B2 (ja) | 薄膜コンデンサ | |
JP3600740B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3692258B2 (ja) | コンデンサ | |
JP2000150290A (ja) | コンデンサ | |
JP3512609B2 (ja) | 薄膜コンデンサおよびコンデンサ | |
JPH10189388A (ja) | 積層型薄膜コンデンサ | |
JPH0888318A (ja) | 薄膜コンデンサー及び薄膜コンデンサー内蔵基板 | |
JP2002164258A (ja) | 薄膜コンデンサおよびコンデンサ基板 | |
JP2000182878A (ja) | コンデンサ | |
JP2002075782A (ja) | 薄膜コンデンサ |