JP3692258B2

JP3692258B2 - コンデンサ

Info

Publication number: JP3692258B2
Application number: JP15097599A
Authority: JP
Inventors: 昌宏貞金; 尚謙永仮
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1999-05-31
Filing date: 1999-05-31
Publication date: 2005-09-07
Anticipated expiration: 2019-05-31
Also published as: JP2000340447A

Description

【０００１】
【発明の属する技術分野】
本発明はコンデンサに関し、例えば、高速動作する電気回路に配設され、高周波ノイズのバイパス用として、もしくは電源電圧の変動防止用に供される大容量、低インダクタンスのコンデンサに関するものである。
【０００２】
【従来技術】
近年、電子機器の小型化、高機能化に伴い電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【０００３】
特に大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、ＣＰＵチップ内のクロック周波数は４００ＭＨｚ〜１ＧＨｚ、チップ間バスのクロック周波数も７５ＭＨｚ〜１００ＭＨｚという具合に高速化が顕著である。また、ＬＳＩの集積度が高まりチップ内の素子数の増大につれ、消費電力を抑えるために電源電圧は低下の傾向にある。これらＩＣ回路の高速化、高密度化、低電圧化に伴いコンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すことが必須になってきている。
【０００４】
コンデンサを小型高容量にするためには、一対の電極に挟持された誘電体を薄くし、薄層化することが最も有効である。薄層化は上述した電圧の低下の傾向にも適合している。
【０００５】
一方、ＩＣ回路の高速動作に伴う諸問題は各素子の小型化よりも一層深刻な問題である。このうち、コンデンサの役割である高周波ノイズの除去機能において、特に重要となるのは、論理回路の同時切り替えが同時に発生したときに生ずる電源電圧の瞬間的な低下をコンデンサに蓄積されたエネルギーを瞬時に供給することにより低減する機能であり、いわゆるデカップリングコンデンサと称されるものである。
【０００６】
このデカップリングコンデンサに要求される性能は、クロック周波数よりも速い負荷部の電流変動に対して、いかにすばやく電流を供給できるかにある。従って、１００ＭＨｚ〜１ＧＨｚにおける周波数領域に対してコンデンサとして確実に機能しなければならない。
【０００７】
しかし、実際のコンデンサ素子は静電容量成分の他に抵抗成分、インダクタンス成分を持つ。容量成分のインピーダンスは周波数増加とともに減少し、インダクタンス成分は周波数の増加とともに増大する。
【０００８】
このため、動作周波数が高くなるにつれ、素子の持つインダクタンスが供給すべき過渡電流を制限してしまい、ロジック回路側の電源電圧の瞬時低下、または新たな電圧ノイズを発生させてしまう。結果として、ロジック回路上のエラーを引き起こしてしまう。特に最近のＬＳＩは総素子数の増大による消費電力増大を抑えるために電源電圧は低下しており、電源電圧の許容変動幅も小さくなっている。従って、高速動作時の電圧変動幅を最小に抑えるため、デカップリングコンデンサ素子自身の持つインピーダンスを高周波の領域においても減少させ、貯えられた電荷を瞬時に必要な電流として供給できる性能を有することが非常に重要である。
【０００９】
インピーダンス低減の目安は、A. J. Rainal, " Computing Inductive Noise of CMOS Drivers", IEEE Trans. Comp., Packag., Manufact. Technol.-Part B, Vol. 19, pp. 789-802(1996) に記載されているように、１ドライバ当りの電流変化は４０ｍＡ／ｎｓである。電源電圧が１．８Ｖ、電圧変動の許容範囲が１０％の０．１８Ｖ、オフチップドライバの数が６４個とすると、インダクタンスの上限は０．１４ｎＨとなり、１ＧＨｚでのインピーダンスを約０．４Ω以下としなければならない。
【００１０】
必要な周波数領域でコンデンサのインピーダンスを最小にするためには、コンデンサ自身の静電容量成分を大きくし、抵抗成分並びにインダクタンス成分を小さくするか、等価直列インダクタンスＥＳＬと静電容量Ｃとで決定される共振周波数ｆ₀＝１／２π（ＥＳＬ・Ｃ）_1/2を必要周波数に合わせるように静電容量を下げればよい。
【００１１】
前者の手法は、まず静電容量に関しては、上述したように電極に狭持された誘電体層の厚みを薄くすることがもっとも有効である。抵抗成分は誘電体の誘電損失および電極部の抵抗により決定され、電極部の抵抗については数ＧＨｚ以上の顕著になる表皮効果を別にすれば、ほぼ一定値と考えればよい。
【００１２】
インダクタンスを減少させる方法としては以下に示す３つの方法がある。第１の方法は電流経路の長さを最小にする方法、第２は電流経路をループ構造としループ断面積を最小にする方法、第３は電流経路をｎ個に分配して実効的なインダクタンスを１／ｎにする方法である。
【００１３】
このようにコンデンサ素子のインダクタンス低減により、素子のインピーダンスを低減させる試みはなされているが、インピーダンスが０．４Ω以下で使用できる領域はコンデンサの静電容量とインダクタンスで決定される共振周波数付近のみである。これ以上の周波数領域で容量を下げて使用した場合、上記共振周波数付近の領域でしか機能しないコンデンサになってしまう。
【００１４】
共振周波数付近でしかインピーダンスが低下しない点を克服し、広い周波数領域において低インピーダンスで機能するコンデンサを実現する方法としては、容量の異なるコンデンサを並列接続する手段が考えられている。例えば、特開平６−７７０８３号公報で開示されているように、比誘電率の異なる複数の誘電体材料を並列に配列し、大容量でかつ高周波特性に優れるコンデンサを得る試みもある。
【００１５】
積層セラミックコンデンサにおいては、特開平８−１６２３６８号公報に記載されているように、１つのチップコンデンサ内で電極面積および誘電体層厚みを変えることにより、容量の異なる２つのコンデンサを並列接続し、単一の部品で広い周波数領域でノイズ吸収機能を発現させる試みがなされている。容量の異なる２つのコンデンサ素子の共振点で低インピーダンスにすることができる。
【００１６】
また、特開平９−２４６０９８号公報には、各容量が異なるように各層の電極を形成し、各段をインダクタ素子を介して並列接続することによっても同様に広い周波数領域でノイズ吸収機能を発現させる試みがなされている。
【００１７】
【発明が解決しようとする課題】
しかしながら、特開平６−７７０８３号公報の薄膜コンデンサでは、コンデンサ素子の外部端子電極が１対であり、内部構造のコンデンサを平面内で分割しても、等価回路は単一のコンデンサ素子と何ら変わらないため、材料の誘電特性の並列効果のみで、等価回路上の効果は現れていないと考えられる。
【００１８】
また、特開平８−１６２３６８号公報の並列コンデンサでも、上記と同様に、外部端子電極が一対であったため、等価回路は単一のコンデンサ素子と何ら変わらない。さらに、この構造では、外部端子電極が一対であったため、２つのコンデンサ素子自身には同時に同一方向の電流が流れてしまうため、２つのコンデンサ間の相互インダクタンスが大きくなり、並列接続の効果を期待することはできない。
【００１９】
さらに、特開平９−２４６０９８号公報では、素子全体のインダクタンスが増大してしまい低インピーダンス化に逆行する。さらに重要な問題として、各共振点間には並列共振によるインピーダンスの極大点が存在してしまう点が上げられる。この並列共振を抑えないと１００ＭＨｚ以上の広い周波数領域でインピーダンスを下げることはできない。
【００２０】
本発明は、より高周波領域で、かつ幅広い周波数領域でデカップリングコンデンサとして機能し得る大容量、低インダクタンスのコンデンサを提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明のコンデンサは、誘電体層の上下面に、２つの最外部の容量発生部と中央部の容量発生部とを形成する電極層を一列に所定間隔を置いてそれぞれ形成し、上下の電極層とその間の誘電体層とにより、２つの最外部の容量発生部と中央部の容量発生部とを一列に形成するとともに、前記２つの最外部の容量発生部の容量を等しくし、かつ、前記中央部の容量発生部の容量よりも小さくし、前記誘電体層の同一面の隣設する電極層同士を導体により接続し、かつ、前記誘電体層の同一面における最外部の電極層に引出電極層をそれぞれ設け、該引出電極層に外部接続端子をそれぞれ設けたものである。
【００２２】
ここで、引出電極層は、容量発生部を構成する上下の電極層からそれぞれ同一方向に延設されていることが望ましい。また、容量発生部が大容量発生部と小容量発生部とからなり、前記大容量発生部の容量が前記小容量発生部の容量の１０倍以下であることが望ましい。
【００２３】
【作用】
本発明のコンデンサでは、異なる面積を有する複数の電極層は導体により接続されており、最外部の電極層に設けられた引出電極層から電流が流れるため、例えば、電流変動がＬＳＩに生じた場合、先ず、ＬＳＩに小容量発生部から引出電極層、外部接続端子を介して電流が流れ込み、小容量発生部からの電流の流れ込み終了後に、大容量発生部から引出電極層、外部接続端子を介して電流が流れ込むことになる。このため、あたかも２つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。
【００２４】
また、最外部の電極層から延設された引出電極に外部接続端子をそれぞれ設けているので、外部接続端子を２対以上有することになり、例えば、電流変動が生じたＬＳＩに電流が流れ込む際に、電流を２方向に確実に分流させることができる。
【００２５】
そして、並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことが可能となる。
【００２６】
また、引出電極層を、容量発生部を構成する上下の電極層からそれぞれ同一方向に延設することにより、容量発生部を構成する上下の電極層に接続した引出電極層の端部を隣設することができ、異なる極性の外部接続端子間の距離を限りなく最小にすることができ、低インピ−ダンスを実現させることが可能となる。
【００２７】
さらに、最外部の容量発生部の容量を、中央部の容量発生部の容量よりも小さくすることにより、コンデンサが構造上対称性を有するため、ＬＳＩ等に接続する向きを考慮することがない。また、ＬＳＩ等に接続する側の容量発生部の容量が小さいため、より高周波化を促進できる。
【００２８】
さらにまた、容量発生部が大容量発生部と小容量発生部とからなり、大容量発生部の容量を小容量発生部の容量の１０倍以下とすることにより、低インピ−ダンス特性を示す周波数領域を最大とすることができるとともに、この領域におけるインピ−ダンスを平坦とすることができ、より使用周波数領域を拡大することができる。
【００２９】
【発明の実施の形態】
図１は本発明の積層型コンデンサの外観斜視図、図２は図１のｘ−ｘ線に沿う断面図、図３は電極パターンを示す平面図である。本発明のコンデンサは、図１に示すように、コンデンサ本体１の対向する両側面には外部端子電極２ａ、２ｂ、３ａ、３ｂが形成されている。
【００３０】
コンデンサ本体１は、図２に示すように、誘電体層４の上面に２個の電極層５ａ、７ａが所定間隔を置いて形成され、下面には２個の電極層５ｂ、７ｂが所定間隔を置いて形成されている。電極層５ａと電極層５ｂ、電極層７ａと電極層７ｂは同一面積とされており、電極層５ａ、５ｂと、電極層７ａ、７ｂは異なる面積とされている。これにより、上下の電極層５ａ、５ｂと、その間の誘電体層４とにより、また、電極層７ａ、７ｂとその間の誘電体層４とにより、異なる容量を有する２つの容量発生部Ａ、Ｂが形成されている。
【００３１】
誘電体層４の上下面には、誘電体層４と同一材料からなる保護層８が形成され、これによりコンデンサ本体１が形成されている。
【００３２】
電極層５ａと電極層７ａは、図３（ａ）に示すように、導体９により連結されており、電極層５ｂと電極層７ｂは、図３（ｂ）に示すように、導体１０により連結されている。電極層５ａ、５ｂと、電極層７ａ、７ｂには、引出電極層１１、１２がそれぞれ設けられ、引出電極層１１には外部接続端子２ｂ、３ｂが、引出電極層１２には外部接続端子２ａ、３ａがそれぞれ設けられている。
【００３３】
引出電極層１１、１２は、容量発生部Ａ、Ｂを構成する上下の電極層５ａ、５ｂから、または電極層７ａ、７ｂからそれぞれ同一方向に延設されている。つまり、電極層５ａから延設された引出電極層１１と、電極層５ｂから延設された引出電極層１２は、コンデンサ本体１の同一側面に露出しており、電極層７ａから延設された引出電極層１１と、電極層７ｂから延設された引出電極層１２は、コンデンサ本体１の同一側面に露出している。
【００３４】
また、容量発生部Ｂの容量は、容量発生部Ａの容量よりも小さく形成され、容量発生部Ａは、容量発生部Ｂの容量の１０倍以下とされている。容量発生部Ａは、容量発生部Ｂの容量の１．５〜４倍、さらには１．５〜２．５倍とされることが望ましい。
【００３５】
外部接続端子２ａ、３ａはグランドに接続され、外部接続端子２ｂ、３ｂは電源に接続される。尚、ＬＳＩは、外部接続端子３ｂに接続されることになる。
【００３６】
以上のように構成されたコンデンサでは、例えば、ＬＳＩに瞬間的な電圧低下が生じた時、容量発生部Ｂから外部接続端子３ｂを介して電流が流れ、容量素子Ｂからの容量の流れ込みが終了した後に、容量発生部Ａから外部接続端子３ｂを介して電流が流れ、容量発生部Ａから容量が流れ込む。従って、あたかも２つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。また、電極層５ａ、７ａ、電極層５ｂ、７ｂは外部接続端子２ｂ、３ｂ、外部接続端子２ａ、３ａを有するため、電流を２方向に確実に分流させることができる。上記の並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことができる。
【００３７】
また、電極層５ａから延設された引出電極層１１と、電極層５ｂから延設された引出電極層１２は、コンデンサ本体１の同一側面に露出し、外部接続端子２ａ、２ｂに接続されており、電極層７ａから延設された引出電極層１１と、電極層７ｂから延設された引出電極層１２は、コンデンサ本体１の同一側面に露出し、外部接続端子３ａ、３ｂに接続されているため、コンデンサ本体１の同一側面において引出電極層１１と引出電極層１２を近づけることができ、外部接続端子２ａ、２ｂ、外部接続端子３ａ、３ｂを近づけて形成でき、より低インピ−ダンスを実現させることができる。
【００３８】
さらに、ＬＳＩを容量発生部Ｂの電極層７ａに接続される外部接続端子３ｂに接続したので、ＩＣに接続する側の容量発生部Ｂの容量が小さいため、より高周波化を促進できる。
【００３９】
尚、上記例では、誘電体層４の上下面に、２個の電極層５ａ、７ａ、５ｂ、７ｂをそれぞれ形成した例について説明したが、誘電体層の上下面に、３個以上の電極層を形成しても良い。この場合には、両脇（最外部）の容量発生部の容量を、中央の容量発生部の容量よりも小さくすることにより、コンデンサが対称性を有するため、ＬＳＩ等に接続するための向きを考慮することがない。また、ＬＳＩ等に接続する側の容量発生部の容量が小さいため、より高周波化を促進できる。図４に、誘電体層１４の上下面に３個以上の電極層１５ａ、１７ａ、１９ａ、電極層１５ｂ、１７ｂ、１９ｂを形成したコンデンサの電極パターンを示す。
【００４０】
また、図５に示すように、電極層５ａ、７ａに引出電極層２１、電極層５ｂ、７ｂに引出電極層２２を形成しても良い。
【００４１】
さらに、上記例では、一層の誘電体層の上下面に電極層を形成した例について説明したが、本発明のコンデンサは、複数の誘電体層の上下面に電極層を形成しても良い。
【００４２】
図６および図７は、本発明の薄膜コンデンサを示すもので、絶縁基板３１の上面には２個の電極層３５ａ、３７ａが所定間隔を置いて形成され、これらの電極層３５ａ、３７ａの上面には誘電体層３８が形成され、この誘電体層３８の上面には２個の電極層３５ｂ、３７ｂが所定間隔を置いて形成されている。
【００４３】
電極層３５ａと電極層３７ａは、導体３９により連結されており、電極層３５ｂと電極層３７ｂは導体４０により連結され、電極層３５ａ、３５ｂと、電極層３７ａ、３７ｂには、引出電極層４１、４２がそれぞれ設けられている。
電極層３７ａ、３７ｂの上面には保護層３９が被覆され、引出電極層４１、４２の位置する保護層３９は開口しており、それぞれ電極層３５ａ、３７ａに接続する引出電極層４１、電極層３５ｂ、３７ｂに接続する引出電極層４２が露出しており、電極層３５ａの引出電極層４１の露出部分には外部接続端子５２ａが、電極層３５ｂの引出電極層４２の露出部分には外部接続端子５２ｂが設けられている。尚、電極層３７ａの引出電極層４１の露出部分、および電極層３７ｂの引出電極層４２の露出部分にも、図示しないが外部接続端子が形成されている。
【００４４】
以上のように構成された薄膜コンデンサでも、上記と同様の効果を得ることができる。
【００４５】
尚、本発明のコンデンサに用いられる電極層材料は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、低抵抗の銅（Ｃｕ）、ニッケル（Ｎｉ）等が好適に使用可能であり、誘電体層との反応性が小さい材料であれば特に限定されず、スクリーン印刷、スパッタ等の手法で形成可能であればよい。
【００４６】
また、外部接続端子は半田ボール若しくは半田ペースト等により形成される半田バンプや、Ａｇ、Ｐｄ、Ｃｕ、Ｎｉを主成分とするペーストのスクリーン印刷や、キャリアプレートと呼ばれるプレートに整列させてのディッピング方式、Ｎｉ−半田メッキ、Ｎｉ−Ｓｎメッキ等の公知の技術で形成できればよい。
【００４７】
さらに、誘電体材料は、高周波領域において高い誘電率を有するものであれば良いが、Ｐｂ、Ｍｇ、Ｎｂを含むペロブスカイト型酸化物結晶からなる誘電体やそれ以外のＰＺＴ、ＰＬＺＴ、ＢａＴｉＯ₃、ＳｒＴｉＯ₃、Ｔａ₂Ｏ₅やこれらに他の金属を添加したり、置換した化合物であってもよく、特に限定されるものではない。
【００４８】
また、薄膜タイプの場合、膜厚は高い容量と絶縁性を確保するため、０．３μｍ〜１．０μｍ、特に０．４μｍ〜０．８μｍが望ましい。積層チップコンデンサタイプの場合、膜厚は数μｍから数十μｍで形成されていれば特に限定されない。また、薄膜タイプの場合、用いる絶縁体基板はアルミナ、サファイヤ、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
【００４９】
【実施例】
（実施例１）
まず、チタン酸バリウムを主成分とし、焼結助剤、溶剤、分散剤、バインダーなどを混合したスリップを用いて、ドクターブレード法にて厚み１０μｍのグリーンシートを成形した。一方、内部電極として、市販のＰｄペーストを用意した。
【００５０】
そして、、図３（ａ）に示すような電極パターンが形成されたグリーンシートと、図３（ｂ）に示すような電極パターンが形成されたグリーンシートと、電極パターンが形成されていないグリーンシートをそれぞれ順次積層し、熱圧着により積層成形体を得た。
【００５１】
得られた積層成形体を所定の寸法となるように切断した後、大気中にて温度１２５０℃で２時間焼成した。この後、銀を主成分とする導電性ペーストを塗布、乾燥した後、８００℃で焼き付けを行い、外部接続端子を形成した。
【００５２】
その後、外部接続端子の最外層上にＮｉ−ハンダメッキによりメッキ被覆層を形成し、端子電極とし、容量発生部Ａの容量を容量発生部Ｂの容量の２倍、３倍、４倍、１０倍とした、図１乃至図３に示すような積層コンデンサを得た。
【００５３】
作製したコンデンサの１〜１．８ＧＨｚでのインピーダンス特性をインピーダンスアナライザー（ヒューレットパッカード社製ＨＰ４２９１Ａ）とマイクロ波プローブ（ピコプローブ社製）を用いて測定し、結果を図８に示した。尚、図８（ａ）は容量発生部Ａの容量が容量発生部Ｂの容量の２倍、（ｂ）は３倍、（ｃ）は４倍、（ｄ）は１０倍の場合のインピーダンス特性である。
【００５４】
尚、外部端子電極が一対である特開平８−１６２３６８号公報に開示されたコンデンサを作製し、上記と同様の評価を行った。尚、容量発生部Ａ、Ｂにおける有効電極面積は同一とした。結果を図９に示す。
【００５５】
これらの図８、図９により、より高周波領域で、幅広い周波数領域で低インピーダンスであることが判る。
【００５６】
（実施例２）
薄膜コンデンサを以下のようにして作製した。各電極層の形成は高周波マグネトロンスパッタ法を用いた。まず、スパッタ用ガスとしてプロセスチャンバー内にＡｒガスを導入し、真空排気により圧力は６．７Ｐａに維持した。スパッタ時には成膜する材料種のターゲット位置に基板ホルダーを移動させ、基板−ターゲット間距離は６０ｍｍに固定した。
【００５７】
次に、基板ホルダーとターゲット間には外部の高周波電源により１３．５６ＭＨｚの高周波電圧を印加し、ターゲット背面に設置された永久磁石により形成されたマグネトロン磁界により、ターゲット近傍に高密度のプラズマを生成させてターゲット表面のスパッタを行った。
【００５８】
本実施例では、基板に最近接のターゲットにのみ印加してプラズマを生成した。基板ホルダーはヒータによる加熱機構を有しており、スパッタ成膜中の基板温度は一定となるよう制御した。また、基板ホルダーに設置された基板のターゲット側には厚さ０．１ｍｍの金属マスクが設置されており、成膜パターンに応じて必要なマスクが基板成膜面にセットできる構造とした。
【００５９】
誘電体層は全てゾルゲル法にて作製した。また、酢酸ＭｇとＮｂエトキシドを１：２のモル比で秤量し、１，３−プロパンジオール中で還流操作（約１２４℃で６時間）を行い、ＭｇＮｂ複合アルコキシド溶液（Ｍｇ＝５．０ｍｍｏｌ、Ｎｂ１０．０ｍｍｏｌ、１，３−プロパンジオール１００ｍｍｏｌ）を合成した。次にこのＭｇＮｂ複合アルコキシド溶液に酢酸鉛（三水和物）１５ｍｍｏｌを添加し、６０℃で溶解させ、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃（ＰＭＮ）前駆体溶液を合成した。
【００６０】
そして、図７（ａ）に示す電極層（０．９ｍｍ×１．０ｍｍ）のマスクパターンにより、厚さ０．２５ｍｍのアルミナの基板に０．３μｍ厚みのＡｕ電極を形成し、このＡｕ電極上に、前記塗布溶液をスピンコ−タ−で塗布し、乾燥させた後、約４００℃で熱処理を１分間行い、ゲル膜を作製した。
【００６１】
塗布溶液の塗布−熱処理の操作を繰り返した後、約８００℃で２分間（大気中）の焼成を行い、膜厚０．７μｍのＰＭＮ薄膜を得た。得られた薄膜のＸ線回折結果より、ペロブスカイト生成率を計算するとそれぞれ約９５％であった。その後、フォトレジスト工程により、誘電体膜のパターニングを行った。
【００６２】
このＰＭＮ膜表面に、図７（ｂ）に示す電極層のマスクパターンによってＡｕ電極をスパッタ蒸着した。それぞれの素子形成後、光感光性樹脂を用い、ビアホールを有する保護膜を形成し、そのビアホール内に、半田ペーストのスクリーン印刷により、半田ペーストを印刷した後、リフロー処理によって、０．１ｍｍφの半田バンプを４個形成し、図６および図７に示したような薄膜コンデンサを得た。
【００６３】
作製した薄膜コンデンサの１ＭＨｚから１．８ＧＨｚでのインピーダンス特性をインピーダンスアナライザー（ヒューレットパッカード社製ＨＰ４２９１Ａ）とマイクロ波プローブ（ピコプローブ社製）を用いて測定した結果を図９に示す。この図９より、本発明の薄膜コンデンサは、より高周波領域で、幅広い周波数領域で低インピーダンスであることが判る。
【００６４】
【発明の効果】
本発明のコンデンサは、異なる面積を有する複数の電極層は導体により接続されており、最外部の電極層に設けられた引出電極層から電流が流れるため、例えば、電流変動がＬＳＩに生じた場合、先ず、ＬＳＩに小容量発生部から引出電極層、外部接続端子を介して電流が流れ込み、小容量発生部からのの電流の流れ込み終了後に、大容量発生部から引出電極層、外部接続端子を介して電流が流れ込むことになる。このため、あたかも２つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。
【００６５】
また、最外部の電極層から延設された引出電極に外部接続端子をそれぞれ設けているので、外部接続端子を２対以上有することになり、電流変動が生じたＬＳＩに電流が流れ込む際に、電流を２方向に確実に分流させることができる。
【００６６】
そして、並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことが可能となる。
【図面の簡単な説明】
【図１】コンデンサの外観斜視図である。
【図２】図１のｘ−ｘ線に沿う断面図である。
【図３】図２の電極パターンを示す平面図である。
【図４】本発明のコンデンサの他の例の電極パターンを示す平面図である。
【図５】引出電極の引き出し方向を変更した本発明のコンデンサの電極パターンを示す平面図である。
【図６】薄膜コンデンサの断面図である。
【図７】図６の電極層パターンを示す平面図である。
【図８】積層型コンデンサのインピーダンス特性である。
【図９】特開平８−１６２３６８号における積層コンデンサのインピーダンス特性である。
【図１０】薄膜コンデンサのインピーダンス特性である。
【符号の説明】
４・・・誘電体層
５ａ、５ｂ、７ａ、７ｂ・・・電極層
Ａ、Ｂ・・・容量発生部
９、１０・・・導体
１１、１２・・・引出電極層
２ａ、２ｂ、３ａ、３ｂ・・・外部接続端子

Claims

誘電体層の上下面に、２つの最外部の容量発生部と中央部の容量発生部とを形成する電極層を一列に所定間隔を置いてそれぞれ形成し、上下の電極層とその間の誘電体層とにより、２つの最外部の容量発生部と中央部の容量発生部とを一列に形成するとともに、前記２つの最外部の容量発生部の容量を等しくし、かつ、前記中央部の容量発生部の容量よりも小さくし、前記誘電体層の同一面の隣設する電極層同士を導体により接続し、かつ、前記誘電体層の同一面における最外部の電極層に引出電極層をそれぞれ設け、該引出電極層に外部接続端子をそれぞれ設けたことを特徴とするコンデンサ。
最外部の電極層に設けられたそれぞれの引出電極層は、容量発生部を構成する前記誘電体層の同一面における電極層から同一方向に延設されていることを特徴とする請求項１記載のコンデンサ。
容量発生部が、中央部の容量発生部である大容量発生部と最外部の容量発生部である小容量発生部とからなり、前記大容量発生部の容量が前記小容量発生部の容量の１０倍以下であることを特徴とする請求項１又は２に記載のコンデンサ。