JPH11261058A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11261058A JPH11261058A JP5654398A JP5654398A JPH11261058A JP H11261058 A JPH11261058 A JP H11261058A JP 5654398 A JP5654398 A JP 5654398A JP 5654398 A JP5654398 A JP 5654398A JP H11261058 A JPH11261058 A JP H11261058A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- impurity
- polycrystalline silicon
- crystal silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
ってソース領域の拡散長が大きくなる問題やマスクずれ
による不都合を解決し、更なる微細化に対応する安定し
た半導体装置の製造方法を提供する。 【解決手段】単結晶シリコン基体に設けた溝内に不純物
をドーピングした多結晶シリコンを充填した構造におい
て、700〜900℃程度の低温酸化を行なうことで、
単結晶シリコンの主面に薄い第1の酸化膜を、多結晶シ
リコンの表面に厚い第2の酸化膜を形成し、厚い第2の
酸化膜は通過せず、薄い第1の酸化膜は通過する条件で
主面側から不純物注入を行なうことにより、単結晶シリ
コン基体の主面における溝の周辺部分に不純物層を形成
する製造方法。
Description
レンチ構造を用いるUMOS等に代表される縦形トラン
ジスタの電極形成法に関するものである。
性能化のため半導体基板の表面から溝を形成し、その側
面をチャネルとして利用するUMOSと称される構造を
代表とする素子が実用化されつつある。本出願人は、こ
れと類似の構造を用いるも全く新しい動作機構による電
力用素子を発明し、既に出願している(特開平6−25
2408号)。
す断面斜視図である。図18において、基板21上に形
成したドレイン領域22の表面に、同じ導電型のソース
領域23を設け、ドレイン領域22の一部と上記ソース
領域23とを挾み込むようにU字型の固定電位絶縁電極
26を配置する。この固定電位絶縁電極26は基板表面
から形成した溝(トレンチ)の内表面に設けた絶縁膜2
5の内側に多結晶シリコン等を充填してMOS型電極2
4を形成したものであり、ソース電極Sと同電位に保た
れていて(すなわち電位が固定されている)、かつ隣接
するドレイン領域22に空乏層を形成する材料から成
る。そしてこの空乏層によってソース領域23とドレイ
ン領域22は電気的に遮断されるように配設する。上記
の溝と溝の間、すなわち各固定電位絶縁電極相互間はチ
ャネル領域27となる。さらに、ドレイン領域22と固
定電位絶縁電極26の絶縁膜25とに接し、ソース領域
23には接しない反対導電型のゲート領域28を設け、
それに外部から任意に電位を設定できるようにしたもの
である。すなわち、このゲート領域28の電位によって
絶縁膜25界面の電位を操作したり、ドレイン領域22
の伝導度を制御するものである。その他、29はドレイ
ン電極である。なお、上記の符号や名称などについては
原文とは適宜変更して表示している。
域23はトレンチとトレンチの間の表面に形成する必要
がある。そのため、上記従来技術においては、トレンチ
を形成する工程の前にソース領域形成用の不純物を導入
しておき、その後のゲート酸化膜形成(熱酸化によって
上記の絶縁膜25を形成する)その他の熱処理において
活性化させる手法を用いている。
チの間隔を狭め、かつトレンチ深さを浅くする程、素子
の電流増幅率が向上する特性を有する。そのため、デザ
インルールを縮小したマスクで製造することが望まし
い。しかし、上記のようにトレンチを形成する工程の前
にソース領域形成用の不純物を導入しておき、その後の
ゲート酸化その他の熱処理において活性化させる手法を
用いる方法、すなわち、不純物を拡散した後にトレンチ
内壁に酸化膜を形成する方法では、ソース領域がトレン
チに挟まれているため、ゲート酸化膜の形成時の酸素増
速拡散効果が特に顕著となって、ソース領域の拡散長が
非常に大きくなる。すなわち、酸化膜形成時に酸素が拡
散し、不純物層の深さが深くなる。なお、酸素増速拡散
効果に関しては、例えば、「松本智 他、“酸化雰囲気
におけるシリコン中のAs、P、B拡散の時間依存性の
解析”半導体・集積回路技術シンポジウム講演論文集、
Vol22th、pp72〜77、1982」に記載されてい
る。
部断面図であり、1は単結晶シリコン基板、2はトレン
チ、3は二酸化シリコン(酸化膜)、16は増速拡散し
たソース拡散層である。図19に示すように、ソース拡
散層16が深くなると、トレンチの有効深さはAからB
へと浅くなる。そのため、素子の耐圧を維持するために
はトレンチ2を深く設定する必要性が生じるが、これは
前記のように電流増幅率の向上を阻害する要因となるの
で、性能向上が阻害される。
レンチを形成し、MOS型電極とするための多結晶シリ
コンを埋め込んだ後に、ソース領域を形成する部分に不
純物を導入する必要がある。その方法としては、図20
に示すように、レジストマスク19を形成してイオン注
入(例えば燐イオン)を行なう方法が考えられる。しか
し、微細化するほどパターンのマスク合わせが難しくな
り、図20に示すようにマスクずれが生じた場合には、
トレンチ内のホウ素がドーピングされた多結晶シリコン
4に燐イオンが注入(燐イオン注入拡散層領域17)さ
れ、電気抵抗の悪化を招いて素子の遮断特性が劣化した
り、ソース領域部のマスクずれ個所にイオンの未注入部
分18が残るため、ショットキーコンタクトが形成され
ることによる電流増幅率低下やオン抵抗の上昇を招き、
結果的に歩留の低下を引き起こすという問題があった。
を解決するためになされたものであり、更なる微細化に
対応する安定した半導体装置の製造方法を提供すること
を目的とする。
め、本発明においては特許請求の範囲に記載するように
構成している。すなわち、請求項1に記載の発明におい
ては、単結晶シリコン基体に設けた溝内に不純物を注入
した多結晶シリコンを充填した構造において、単結晶シ
リコンと不純物を注入した多結晶シリコンとで酸化膜形
成速度の異なる温度下で酸化することにより、単結晶シ
リコン基体の主面に薄い第1の酸化膜を、多結晶シリコ
ンの表面に厚い第2の酸化膜を形成し、厚い第2の酸化
膜は通過せず、薄い第1の酸化膜は通過する条件で主面
側から不純物注入を行なうことにより、単結晶シリコン
基体の主面における溝の周辺部分に不純物層を形成する
ものである。
度(例えば請求項8に記載のように700〜900℃程
度の低温度)下で酸化することにより、単結晶シリコン
基体の主面には薄い酸化膜を、多結晶シリコンの表面に
は厚い酸化膜を自動的に形成することが出来る。したが
って薄い酸化膜は通過し、厚い酸化膜は通過しない条件
で不純物を注入すれば、薄い酸化膜の部分、すなわち溝
の周辺部分にのみ選択的に不純物層(例えばソース領域
となる)を形成することが出来る。このようにすれば、
溝内面の酸化膜形成後に不純物注入を行なうので、従来
のように、酸素増速拡散効果によって不純物層が深くな
ってしまうという問題を生じることがなく、また、厚い
第2の酸化膜は多結晶シリコンの表面にのみ形成される
ので、マスクずれによる問題を生じることもなくなる。
に記載の発明のより具体的な製造工程を示すものであ
り、溝の形成に用いた誘電体マスク(第1の誘電体膜)
をそのまま用いて、溝内に形成した多結晶シリコン表面
にのみ高濃度拡散層を形成した後、上記誘電体マスクを
除去し、前記の低温酸化を行なって薄い第1の酸化膜と
厚い第2の酸化膜とを形成し、その膜厚差を利用して必
要個所(例えばソース領域)にのみイオン注入を行なう
ように構成したものである。なお、請求項1または請求
項2に記載の構成は、例えば後記図1〜図11に示す第
1の実施の形態に相当する。
において、多結晶シリコン表面から第2の不純物を拡散
する深さT1と、多結晶シリコン表面に形成する第2の
酸化膜の膜厚T2との関係について規定するものであ
り、第1の不純物がホウ素の場合と燐の場合、第2の不
純物がホウ素の場合と燐の場合の各組合せによって異な
った関係となる。
において、第3の不純物を拡散する方法とそのエネルギ
ー条件を規定するものであり、請求項4に記載のように
設定することにより、不純物が第1の酸化膜は通過し、
第2の酸化膜は通過しないようにすることが出来る。
電体膜の膜厚T3と第2の酸化膜の膜厚T2との関係を
規定するものであり、T3≧T2に設定することによ
り、酸化膜除去後に多結晶シリコンの突出部分による凹
凸を少なくし、平坦性をよくすることが出来る。なお、
上記請求項3乃至請求項5に記載の内容は、後記第1の
実施の形態中に記載されている。
に記載の発明における低温酸化と不純物注入との順序を
逆にしたものであり、不純物注入を行なった後に、低温
酸化で薄い酸化膜と厚い酸化膜とを形成し、多結晶シリ
コンにおける不純物層は厚い酸化膜中に全て取り込み、
薄い酸化膜の下にのみ不純物層を残すように構成したも
のである。このように構成することにより、製造工程を
より簡単化することが出来る。
に記載の発明のより具体的な製造工程を示すものであ
る。なお、請求項6または請求項7に記載の発明は、例
えば、後記図12乃至図14に示す第2の実施の形態に
相当する。
1、請求項2、請求項6または請求項7において、単結
晶シリコンと不純物を注入した多結晶シリコンとで酸化
膜形成速度の異なる温度として、700℃〜900℃の
範囲の値を用いたものである。なお、上記の値は後記図
17および第1の実施の形態に記載されている。
化膜形成後に不純物注入を行なうので、従来のように、
酸素増速拡散効果によって不純物層が深くなってしまう
という問題を生じることがなく、また、厚い第2の酸化
膜は多結晶シリコンの表面にのみ形成されるので、マス
クずれによる問題を生じることもなくなるという効果が
得られる。また、一連の工程が全てレジストマスク不要
のセルフアライン工程となるため、レジスト工程に付随
する合わせズレから解放されされて歩留の向上が図られ
るのみならず、素子の性能向上のためには、溝パターン
の微細化のみを考慮すればよいため、更なる微細化が著
しく容易となる。
1は、本発明の第1の実施の形態における各工程を示す
断面図であり、本発明を上記従来例(特開平6−252
408号)の構造を形成する場合に適用した例を示す。
なお、各図は工程の説明を容易にするためにデフォルメ
されており、正確な寸法比を示さない部分がある。ま
た、実施の形態中の数値は本実施の形態を説明するため
の一例であり、これに限定されるものでは無く、外部条
件の変動により当然変化するものである。
が形成された結果を示す断面図であり、単結晶シリコン
基板1上にソース領域用の拡散層7が形成されている。
単結晶シリコン基板1にはトレンチ2の内表面に二酸化
シリコン膜(絶縁膜)3が形成され、そのトレンチ内部
に多結晶シリコン4(MOS型電極となる)が埋め込ま
れている。多結晶シリコン4の上部表面には厚い二酸化
シリコン膜5が形成されている。また、薄い二酸化シリ
コン膜6が形成されている部分がソース電極となる領域
で、その下には上記のようにソース拡散層7が形成され
ている。以下、この構造が形成されるまでを中心に工程
の詳細を説明する。なお、上記従来例(特開平6−25
2408号)の製造に関して、図2に示す形状以前の工
程は本発明とは独立の関係にあるため説明を割愛する。
はトレンチエッチング時のマスクとなる二酸化シリコン
を主成分とするPSG膜(誘電体膜)8を形成し、被ト
レンチエッチング領域9を開孔する。PSG膜8の厚さ
T3は400nm、PSG濃度は4mol%とした。
ングを施してトレンチ2を形成する。本実施の形態で
は、トレンチエッチングとして、水素化臭素(HB
r)、三弗化窒素(NF3)、酸素(O2)およびヘリウ
ム(He)の混合ガスを導入し、13.56MHzの高
周波電力を回転磁界中で印加するマグネトロン・プラズ
マ増速リアクティブ・イオン・エッチング(MERI
E)法を用いて、深さ4μmのトレンチ2を形成した。
面に950℃のドライ酸化によって厚さ100nmの二
酸化シリコン膜3をゲート酸化膜として形成した。
してホウ素をドーピングしながら減圧化学的気相成長法
を用いて、多結晶シリコン10を厚く形成すると、その
形成時の広く知られた良好な被覆特性により表面はほぼ
平坦化される。
10をHBr、塩素(C12)の混合ガスを用いて、ト
レンチエッチング時と同様のMERIE法によってエッ
チバックすることにより、トレンチ2の内部にのみ、埋
め込まれた多結晶シリコン4を残す。
4の表面に第2の不純物をドーピングして高濃度ドーピ
ング層11を形成する。本発明は低温酸化における高濃
度ドーピング層11における酸化膜厚が単結晶シリコン
における酸化膜厚より厚くなる現象(詳細後述)を利用
するものであり、これが製造方法のポイントの一つであ
る。この多結晶シリコン4表面への高濃度ドーピング
は、例えば第2の不純物としてホウ素をエネルギー33
KeVにて2×1015cm~2イオン注入した後、窒素中
にて900℃、20分の活性化を行なうことによって実
施し、厚さT1がおよそ300nmの拡散層とした。
ては、用いる第2の不純物はホウ素と燐の何れでも良い
が、ホウ素の場合には上記の方法の他にBBr3デポジ
ションと呼ばれる不純物拡散による方法でもよい。また
第2の不純物が燐の場合には燐のイオン注入法を用いて
もよいし、POC13デポジションと呼ばれる不純物拡散
による方法でも良い。
成分とするエッチング液に浸漬し、トレンチエッチング
マスクおよびドーピングマスクの両用に用いたPSG膜
8を除去する。図8はPSG膜8を除去した後の形状を
示す。
り、高濃度ドーピング層11を酸化した厚い二酸化シリ
コン膜5(厚さT2)と単結晶シリコン基板1の表面を
酸化した薄い酸化膜6(厚さT4)を形成する。
多結晶シリコンと単結晶シリコンとにおいて、低温酸化
時の酸化膜厚が異なる現象について説明する。図17
は、一定時間の酸化における温度と酸化膜厚との関係の
一例を示す特性図である。図17において、一点鎖線A
は単結晶シリコンの特性、実線Bはホウ素(B)を高濃
度にドーピングした多結晶シリコンの特性、破線Cは燐
(P)を高濃度にドーピングした多結晶シリコンの特性
を示す。
る900℃以上の酸化温度から低温にして行くに従っ
て、単結晶シリコンの酸化膜厚T4に比較してホウ素や
燐を高濃度にドーピングした多結晶シリコンの酸化膜厚
(T2)が厚くなる傾向が顕著になることが判った。例
えば750℃の場合には、膜厚がホウ素ではT2/T4
=2.7倍、燐ではT2/T4=5.6倍となるデータが
得られている。
以上の酸化温度では、単結晶シリコンと高濃度多結晶シ
リコンとの酸化速度の差が小さくなる。そして700℃
付近を下回ると、形成する酸化膜厚にもよるが常識的な
レベルを超える異常に長い酸化時間が必要となってく
る。したがって本実施の形態のように、T2とT4の差
を大きくし、かつ酸化時間が異常に長くならないように
するためには、温度範囲を700℃以上かつ900℃未
満とするのが良い。そのため本実施の形態では、ホウ素
による酸化であるので、ウェット酸化法にて750℃で
923分間酸化して、多結晶シリコン4上に厚さ100
nmの二酸化シリコン膜5を形成し、単結晶シリコン1
の表面に厚さ37nmの二酸化シリコン膜6を形成し
た。
不純物としてホウ素を用いたBBr3デポジションによ
って形成すると、拡散深さ(T1)の管理は緩くなる。
本実施の形態のように、多結晶シリコン4に予め第1の
不純物としてホウ素がドーピングされ、かつ表面では金
属配線と電気的接続(コンタクト)をとる構造の場合に
は、実質的に問題は生じない。そして工程は簡略化さ
れ、必要な酸化膜厚も厚くする必要がなくなる。
元のシリコン膜厚の5/2になることが知られているか
ら、高濃度ドーピング層11の厚さT1と低温酸化後の
酸化膜厚T2との関係を、T1×5/2>T2となるよ
うに設定することにより、高濃度ドーピング層11の底
部に酸化されない残留領域を残すことが出来る。この残
留領域は、後にコンタクトを形成する場合に、コンタク
トのための高濃度拡散層の役割を果たすので、さらに工
程の簡略化が図られる。
際の第2の不純物として、ホウ素よりも酸化速度の大き
い不純物である燐をドーピングした場合には、低温酸化
における多結晶シリコン4上の酸化膜厚T2と単結晶シ
リコン上の酸化膜厚T4との差がより大きくなる。その
ため高濃度ドーピング層11の厚さT1と低温酸化後の
酸化膜厚T2との関係を、T1×5/2≦T2となるよ
うに設定することにより、厚めの酸化を行なう場合で
も、酸化レートがより大きいので、酸化時間を短く出来
るという利点がある。そしてこのような厚めの酸化を行
なうことにより、酸化後に電気特性を変化させないよう
にすることができる。上記のように、これらの工程の何
れをも選択が可能である。
不純物として燐がドープされている場合には、電気的特
性への影響排除の観点から、高濃度ドーピング層11の
第2の不純物が燐の場合はT1×5/2>T2、上記第
2の不純物がホウ素ではT1×5/2≦T2とする必要
があることが判る。
の膜厚T2とT4の差を利用してソース領域形成のため
のイオン注入を行なう。この場合、多結晶シリコン4内
には注入イオンが到達せずにそのほとんどが厚い酸化膜
5内に留まるようにし、かつ薄い酸化膜6下の単結晶シ
リコン1内には注入イオンを到達させる必要がある。そ
のため、イオン注入条件における注入不純物の平均投影
飛程Rpと標準偏差△Rpとの関係を、注入イオンの9
9%が厚さT2内に収まるようにするため、 Rp+(3×△Rp)<T2 および Rp>T4 の関係を満たすように注入エネルギーを設定(例えば注
入エネルギーを34keVにするとRp=0.041
9、△Rp=0.0184になる)すると、図10に示
すように、単結晶シリコン1内にのみ不純物が導入さ
れ、不純物層14が形成される。
雰囲気にて20分の活性化アニールを施した後、コンタ
クト部分の酸化膜5および酸化膜6を除去し、配線層
(アルミニウム膜)15を形成すると、図11に示すよ
うな構造が形成される。図11の構造は、上記従来例
(特開平6−252408号)の基本的構造部分であ
り、7はソース拡散層(不純物層14に相当)である。
なお、前記図18に示したごとく、上記従来例の構造で
は、MOS型電極24とソース領域23とが共通にソー
ス電極に接続されるので、図11では配線層15が表面
全体に形成されているが、別個の電極に接続する場合に
は、それぞれの電極を形成するようにエッチングすれば
良い。
のためには表面の凹凸が少ないことが望ましい。そのた
めには、トレンチ2形成のマスクとなり、かつ多結晶シ
リコン4の表面からの突出高さを決定するPSG膜8の
厚さT3を、高濃度ドーピング層11の酸化膜厚T2と
比較して、T3≧T2に設定しておくとよい。このよう
に設定するだけで表面の凹凸は大きく改善される。
4は、本発明の第2の実施の形態における工程を示す断
面図である。この実施の形態は、前記第1の実施の形態
を更に簡略化した工程である。なお、前記図1〜図6に
示した多結晶シリコン4形成までの工程は、第1の実施
の形態と同一なので説明を省略する。
すように、PSG膜8を除去する。次に、図13に示す
ように、まず第2の不純物のイオン注入を行なう。この
場合には、図示のごとくイオン注入層14が深い位置に
形成されるように高エネルギーでイオン注入を行なう。
ただし、後に行なう低温酸化工程(高温の酸化に比較し
て長時間を要する)を考慮すると、酸化膜厚は薄い方が
望ましい。そのためには、注入エネルギーは、極力小さ
い方が好ましいので、エネルギーを40keVとして燐
を2×105cm~2だけイオン注入し、イオン注入層1
4を形成する。この際には、単結晶シリコン1の表面部
分と多結晶シリコン4の表面との両方にイオンが注入さ
れる。
形態と同様に低温酸化を行なう。この際に形成される酸
化膜厚は、多結晶シリコン4の表面にイオン注入された
第2の不純物が全て酸化膜内に取り込まれる厚さにする
必要がある。上記の関係は、イオン注入層の厚さT1と
低温酸化後の酸化膜厚T2との関係が、T1×5/2≦
T2となるから、これを満たすように本実施の形態では
前記のように40keVで燐をイオン注入した。その結
果、イオン注入層14の深さT1は、T1=Rp+(3
×△Rp)≒112nmとなった。
750℃のウェット酸化法にて193分間酸化し、厚さ
150nmの多結晶シリコンの酸化膜5を形成した。こ
のとき単結晶シリコン側における酸化膜6の厚さは26
nm程度であり、イオン注入時のRp=48.6nmに
対しての表面側高濃度範囲であるRp−△Rp=18.
8nmの範囲には僅かしか入り込まない。したがって、
単結晶シリコン側における燐のイオン注入層14の多く
は酸化されずに残るので、ソース電極拡散層形成のため
に利用できる。なお、ボロンや燐等の不純物の拡散定数
は、酸素原子のそれよりも4桁程度小さいので、拡散に
よる上記関係の崩れを考慮する必要はない。その後、9
50℃の窒素雰囲気にて20分の活性化アニールを行
い、前記図10に示したものと同様の構造が形成され
る。その後の工程は前記図11と同じである。
限はあるが、第1の実施の形態と同じ効果を持ちなが
ら、より工程を簡略化することが出来る。
6は本発明の第3の実施の形態における製造工程を示す
断面図である。前記のように、第1、第2の実施の形態
においては、特開平6−252408号に記載の素子の
製造に際して本発明を適用する場合について説明した
が、本発明は上記の素子の製造に限定されるわけではな
い。第3の実施の形態は、他のデバイスとして、UMO
Sデバイス(例えば特開平4−145628号公報に記
載の素子)に本発明を適用した場合を説明する。
壁の酸化膜3に接して、単結晶シリコン基板1とは反対
の導電型の拡散層13(チャネルになる部分)が形成さ
れ、トレンチ内には多結晶シリコン4が充填されてい
る。この図15においても前記第1および第2の実施の
形態と同様に、多結晶シリコン4の表面に高濃度に不純
物をドーピングし、比較的低温で酸化する工程を用いる
ことにより、前記図7を用いて説明したと同様に2種類
の膜厚の酸化膜5、6が表面に形成された構造を形成す
ることが出来る。
入を行ってソース拡散層7を形成し、さらにアニールを
施した後、コンタクトをエッチングし、引き続き配線層
15(アルミニウム膜)を形成すると、図16に示すよ
うに、トレンチ間の狭い縦形UMOS構造が容易に形成
される。この構造はトレンチ内の多結晶シリコン4のコ
ンタクトおよび拡散層13のコンタクトを別途形成する
必要があるが、有効チャネル数を飛躍的に増大させるこ
とが出来るため、オン抵抗を大きく低減することが出来
るという効果が得られる。
れる構造の基本部分を示す断面図。
て、トレンチを形成するためのマスクを形成した状態を
示す断面図。
て、単結晶シリコン上にトレンチを形成した状態を示す
断面図。
て、トレンチ内面にシリコン酸化膜を形成した状態を示
す断面図。
て、トレンチを埋める多結晶シリコンを形成した状態を
示す断面図。
て、トレンチ内にのみ多結晶シリコンを残した状態を示
す断面図。
だ多結晶シリコンの表面に高濃度の不純物ドープ層を形
成した状態を示す断面図。
電体膜を除去した状態を示す断面図。
温酸化して膜厚の異なる2種のの酸化膜を形成した状態
を示す断面図。
イオン注入を行った状態を示す断面図。
が形成された状態を示す断面図。
み多結晶シリコンを形成した後に誘電体膜を除去した状
態を示す断面図。
イオン注入を行った状態を示す断面図。
低温酸化して多結晶シリコン内の注入イオン層を酸化膜
に取り込んだ状態を示す断面図。
シリコン基板内部に拡散層を形成し、表面に低温酸化に
よる膜厚の異なる2種の酸化膜を形成した状態を示す断
面図。
シリコン表面にソース拡散層を形成し、配線層を形成し
た状態を示す断面図。
めの単結晶シリコンと多結晶シリコンの酸化データ特性
を示す特性図。
図。
拡散層が酸素増速拡散している状態を示す断面図。
オン注入時の問題点を説明するための断面図。
コン 5…厚い二酸化シリコン膜 6…薄い二酸化
シリコン膜 7…ソース拡散層 8…トレンチエ
ッチングマスク酸化膜 9…トレンチエッチング領域 10…多結晶シリ
コン 11…高濃度ドーピング層 13…拡散領域 14…イオン注入層 15…配線層 16…酸素増速拡散したソース拡散層 17…燐イオン
注入拡散層領域 18…ソース電極部の未注入部分 19…レジスト
マスク 21…基板 22…ドレイン
領域 23…ソース領域 24…MOS型
電極 25…絶縁膜 26…固定電位
絶縁電極 27…チャネル領域 28…ゲート領
域 29…ドレイン電極
Claims (8)
- 【請求項1】単結晶シリコン基体の一主面に溝を形成
し、上記溝の内面に誘電体膜を形成したのち、不純物を
注入した多結晶シリコンを上記溝に充填したものを、単
結晶シリコンと不純物を注入した多結晶シリコンとで酸
化膜形成速度の異なる温度下で、酸化することにより、
上記単結晶シリコン基体の上記主面に第1の酸化膜を、
上記多結晶シリコンの表面に上記第1の酸化膜よりも厚
い第2の酸化膜を形成し、上記厚い第2の酸化膜は通過
せず、上記薄い第1の酸化膜は通過する条件で上記主面
側から不純物注入を行なうことにより、上記単結晶シリ
コン基体の主面における上記溝の周辺部分に不純物層を
形成することを特徴とする半導体装置の製造方法。 - 【請求項2】単結晶シリコン基体の一主面上に第1の誘
電体膜を形成する工程と、 上記第1の誘電体膜の少なくとも一部分に単結晶シリコ
ン基体を露出させた開口部を形成する工程と、 上記開口部から単結晶シリコン基体を食刻して溝を形成
する工程と、 少なくとも上記溝内面に第2の誘電体膜を形成する工程
と、 その後、上記溝内に多結晶シリコンを埋め込み、かつ第
1の不純物を注入する工程と、 上記第1の誘電体膜の開口部分に露出する上記多結晶シ
リコンの表面から第2の不純物を拡散する工程と、 その後、上記第1の誘電体膜を除去する工程と、 その後、単結晶シリコンと不純物を注入した多結晶シリ
コンとで酸化膜形成速度の異なる温度下で、酸化するこ
とにより、上記単結晶シリコン基体の主面に第1の酸化
膜を、上記多結晶シリコンの表面に第1の酸化膜よりも
厚い第2の酸化膜を形成する工程と、 上記厚い第2の酸化膜は通過せず、上記薄い第1の酸化
膜は通過する条件で上記主面側から第3の不純物を拡散
する工程と、 その後、上記第1および第2の酸化膜を除去する工程
と、を備えたことを特徴とする半導体装置の製造方法。 - 【請求項3】上記多結晶シリコン表面から第2の不純物
を拡散する深さT1と、上記多結晶シリコン表面に形成
する第2の酸化膜の膜厚T2との関係について、 上記多結晶シリコンに第1の不純物としてホウ素が注入
されている場合であって、第2の不純物がホウ素の場合
にはT1×5/2>T2、第2の不純物が燐の場合はT
1×5/2≦T2とし、 上記多結晶シリコンに第1の不純物として燐が注入され
ている場合であって、第2の不純物が燐の場合にはT1
×5/2>T2、第2の不純物がホウ素の場合にはT1
×5/2≦T2とする、ことを特徴とする請求項2に記
載の半導体装置の製造方法。 - 【請求項4】上記第3の不純物を拡散する方法はイオン
注入法であり、そのエネルギーから決定される酸化膜中
における注入不純物の平均投影飛程Rpおよび標準偏差
△Rpと、上記第2の酸化膜の膜厚T2との関係がRp
+(3×△Rp)<T2であり、かつ上記第1の酸化膜
の膜厚T4との関係がRp>T4となるように注入エネ
ルギーを設定することを特徴とする請求項2に記載の半
導体装置の製造方法。 - 【請求項5】上記第1の誘電体膜の膜厚T3と上記第2
の酸化膜の膜厚T2との関係が、T3≧T2である、こ
とを特徴とする請求項2に記載の半導体装置の製造方
法。 - 【請求項6】単結晶シリコン基体の一主面に溝を形成
し、上記溝の内面に誘電体膜を形成したのち、不純物を
注入した多結晶シリコンを上記溝に充填したものに、上
記主面側から不純物注入を行ない、上記単結晶シリコン
基体の上記主面および上記充填された多結晶シリコンの
表面に不純物層を形成したものを、単結晶シリコンと不
純物を注入した多結晶シリコンとで酸化膜形成速度の異
なる温度下で、酸化することによって、上記単結晶シリ
コン基体の上記主面に第1の酸化膜を、上記多結晶シリ
コンの表面に上記第1の酸化膜よりも厚い第2の酸化膜
を形成し、かつ上記第2の厚い酸化膜は上記多結晶シリ
コンの表面に形成した不純物層を全て取り込み、上記薄
い第1の酸化膜は上記主面に形成した不純物層を残すよ
うに設定することにより、上記単結晶基体の上記主面に
おける上記溝の周辺部分に不純物層を形成することを特
徴とする半導体装置の製造方法。 - 【請求項7】単結晶シリコン基体の一主面上に第1の誘
電体膜を形成する工程と、 上記第1の誘電体膜の少なくとも一部分に単結晶シリコ
ン基体を露出させた開口部を形成する工程と、 上記開口部から単結晶シリコン基体を食刻して溝を形成
する工程と、 少なくとも上記溝内面に第2の誘電体膜を形成する工程
と、 その後、上記溝内に多結晶シリコンを埋め込み、かつ第
1の不純物を注入する工程と、 その後、上記第1の誘電体膜を除去する工程と、 その後、上記単結晶シリコン基体の上記主面側から第2
の不純物を拡散する工程と、 その後、単結晶シリコンと不純物を注入した多結晶シリ
コンとで酸化膜形成速度の異なる温度下で、かつ上記多
結晶シリコンの表面に形成した第2の不純物層は全て酸
化膜に取り込み、上記主面に形成した第2の不純物層は
残すように設定して、酸化することにより、上記単結晶
シリコン基体の主面に第1の酸化膜を、上記多結晶シリ
コンの表面に第1の酸化膜よりも厚い第2の酸化膜を形
成する工程と、 その後、上記第1および第2の酸化膜を除去する工程
と、を備えたことを特徴とする請求項6に記載の半導体
装置の製造方法。 - 【請求項8】上記単結晶シリコンと不純物を注入した多
結晶シリコンとで酸化膜形成速度の異なる温度は、70
0℃〜900℃の範囲の値である、ことを特徴とする請
求項1、請求項2、請求項6または請求項7の何れかに
記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05654398A JP3641929B2 (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05654398A JP3641929B2 (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261058A true JPH11261058A (ja) | 1999-09-24 |
JP3641929B2 JP3641929B2 (ja) | 2005-04-27 |
Family
ID=13030015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05654398A Expired - Fee Related JP3641929B2 (ja) | 1998-03-09 | 1998-03-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3641929B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094062A (ja) * | 2000-07-12 | 2002-03-29 | Denso Corp | 半導体装置の製造方法 |
KR100928514B1 (ko) * | 2007-09-17 | 2009-11-26 | 주식회사 동부하이텍 | 트렌치형 트랜지스터의 제조 방법 |
JP2014053633A (ja) * | 2013-10-28 | 2014-03-20 | Rohm Co Ltd | トレンチ型半導体素子の製造方法 |
-
1998
- 1998-03-09 JP JP05654398A patent/JP3641929B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002094062A (ja) * | 2000-07-12 | 2002-03-29 | Denso Corp | 半導体装置の製造方法 |
KR100928514B1 (ko) * | 2007-09-17 | 2009-11-26 | 주식회사 동부하이텍 | 트렌치형 트랜지스터의 제조 방법 |
JP2014053633A (ja) * | 2013-10-28 | 2014-03-20 | Rohm Co Ltd | トレンチ型半導体素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3641929B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2582794B2 (ja) | 半導体装置及びその製造方法 | |
US5378655A (en) | Method of manufacturing a semiconductor device comprising an insulated gate field effect device | |
KR100379612B1 (ko) | 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법 | |
JPH07249769A (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
KR19980018751A (ko) | 반도체 장치 및 그 제조 방법 (semiconductor device and method of manufacturing the same) | |
JPH0982956A (ja) | 半導体装置及びその製造方法 | |
US5518944A (en) | MOS transistor and its fabricating method | |
JPH11261058A (ja) | 半導体装置の製造方法 | |
JP3265712B2 (ja) | 高耐圧半導体装置及びその製造方法 | |
US20040145012A1 (en) | Semiconductor device and method of manufacturing the same | |
KR940005736B1 (ko) | 반도체 장치의 소자 제조방법 | |
JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
JPS625344B2 (ja) | ||
KR100524884B1 (ko) | 트랜치 게이트 구조를 갖는 전력 모스펫 및 그 제조방법 | |
KR100266635B1 (ko) | 반도체산화막형성방법 | |
KR100307290B1 (ko) | 디램셀의제조방법 | |
JP2931568B2 (ja) | 半導体装置およびその製造方法 | |
KR100588781B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPS6376481A (ja) | 半導体装置及びその製造方法 | |
JP3260485B2 (ja) | 半導体装置の製造方法 | |
JPS6249665A (ja) | 半導体装置の製造方法 | |
JPH07106576A (ja) | 薄膜トランジスタ | |
KR930008017B1 (ko) | 섭스트레이트 기판 트렌치 캐패시터 셀의 제조방법 | |
JPH0629531A (ja) | 半導体装置の製造方法 | |
JPS6346773A (ja) | Mosトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20041224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050104 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100204 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110204 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120204 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130204 |
|
LAPS | Cancellation because of no payment of annual fees |