JP3897934B2 - 半導体装置のコンタクトホール製造方法 - Google Patents
半導体装置のコンタクトホール製造方法 Download PDFInfo
- Publication number
- JP3897934B2 JP3897934B2 JP20377199A JP20377199A JP3897934B2 JP 3897934 B2 JP3897934 B2 JP 3897934B2 JP 20377199 A JP20377199 A JP 20377199A JP 20377199 A JP20377199 A JP 20377199A JP 3897934 B2 JP3897934 B2 JP 3897934B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- film
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 28
- 238000001039 wet etching Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000010410 layer Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000003963 antioxidant agent Substances 0.000 claims description 6
- 230000003078 antioxidant effect Effects 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000005388 borosilicate glass Substances 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に小さくてアスペクト比の大きなコンタクトホールの製造方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加することにより素子のデザインルールの縮小は不可避である。しかし、素子のデザインルールの縮小は全ての寸法に対して同一比率によりなされない。即ち、横方向の寸法に対して、層間絶縁層の厚さと配線層の厚さは各々降伏電圧、寄生容量、電流容量及び配線抵抗等を考慮しなければならないのでデザインルールの変化に比例して縮小させることは不可能である。このため、コンタクトホールの深さと最下部の大きさとの比率であるアスペクト比が次第に大きくなる。
【０００３】
【発明が解決しようとする課題】
このようにアスペクト比が大きくなると、コンタクトホールを形成するための食刻工程時コンタクトホールが完全に形成されないか、あるいはコンタクトホールの下部へ行きながら大きさが次第に小さくなる勾配現象が発生する。勾配現象が発生すると下部導電膜との接触面積が小さくなって接触抵抗が急速に増加する問題点が発生する。
特に、ビットラインを形成した後にキャパシタを形成するCOB(Capacitor Over Bitline )構造でキャパシタの下部電極を半導体基板上に形成された活性領域と接触させるためのコンタクトホールの場合にはアスペクト比が非常に大きいのでコンタクトホールの最下部の大きさが非常に縮まって接触抵抗が非常に大きく増加する。
【０００４】
本発明の目的はコンタクトホールの下部の大きさを増大させて接触面積を広げられるコンタクトホールの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のコンタクトホールの製造方法によると、先ず下部導電部材が形成されている半導体基板を用意する。その後前記下部導電部材上に不純物が第１濃度でドーピングされた絶縁物を使用して不純物の濃度に比例する湿式食刻率を有する第１絶縁膜を形成する。続いて、前記第１絶縁膜上に不純物が前記第１濃度より低い第２濃度でドーピングされた絶縁物を使用して不純物の濃度に比例する湿式食刻率を有する第２絶縁膜を形成した後、前記第２絶縁膜及び第１絶縁膜を乾式食刻して前記下部導電部材を露出させるコンタクトホールを開口する。最後に、前記コンタクトホールが形成されている第２絶縁膜及び第１絶縁膜を湿式食刻して前記下部導電部材の露出面積を広める。
そして、望ましくは前記第１絶縁膜を形成する段階の前に前記下部導電部材が形成された前記半導体基板上に層間絶縁膜を形成する。続いて、前記層間絶縁膜上に導電膜パターンを形成し、かつ層間絶縁膜をパターンとした後、導電膜パターンが形成された結果物上に前記層間絶縁膜パターン間で前記第１絶縁膜を形成する。この際、前記第１絶縁膜は前記層間絶縁膜パターンの厚さより薄く形成することが望ましい。
本発明において、前記不純物はボロン及び燐、あるいはボロン又は燐であり、前記絶縁物は不純物がドーピングされた酸化物であることが望ましい。従って、前記不純物がドーピングされた酸化物としてはBSG 、PSG 又はBPSGが使用できる。
本発明によると、小さくてアスペクト比の大きなコンタクトホールの下部の大きさを増大させて該コンタクトホールにより露出される面積を増大させ得る。従って、接触抵抗の増加を効果的に防止できる。
【０００６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は以下で開示される実施の形態に限らず、他の種々な形態で実現される。以下の実施の形態は本発明の内容を通常の知識を持つ者に完全に知らせるために提供されるものである。添付された図面で種々の膜と領域の厚さは明瞭性のため強調された。又、いずれか一つの膜が他の膜又は基板上に存在すると説明された時、その膜は前記他の膜又は基板の直上に有っても、あるいは間に他の膜が介在して存在してもよい。図面で同一参照符号は同一部材を示す。
【０００７】
図１乃至図３は本発明の一実施形態により小さなコンタクトホールを製造する方法を説明するための工程中間段階構造物の断面図である。
図１に示すように、半導体基板100 上に下部導電部材110 を形成する。この下部導電部材110 は不純物がドーピングされた活性領域、パッド構造物又は下部配線層であり得る。
下部導電部材110 が形成された結果物上に不純物が第１濃度でドープされた絶縁物を使用して第１絶縁膜120 を形成する。この第１絶縁膜120 を構成する絶縁物は、不純物の濃度と食刻率が比例する特徴を持つ物質を使用する。不純物の濃度が高ければ高いほど食刻率、特に湿式食刻率が増加する絶縁物としてはボロン又は燐がドープされた酸化物がある。従って、BSG(BoroSilicate Glass) 、PSG(PhosphoSilicate Glass)又はBPSG (BoroPhosphoSilicate Glass)等が使用できる。第１絶縁膜120 は蒸着された後、フロー工程をさらに実施して平坦化するのが望ましい。
続いて、第１絶縁膜120 上に第１濃度より低い第２濃度で不純物がドーピングされた絶縁物で第２絶縁膜130 を形成した後、第１絶縁膜120 のように平坦化させる。
第１絶縁膜120 は前記第２絶縁膜130 の厚さの1/10乃至1/4 の厚さで形成するのが望ましい。
【０００８】
図２に示すように、第２絶縁膜130 上に導電部材110 を一部露出させる小さなコンタクトホールを限定するフォトレジストパターン140 を形成する。
その後、フォトレジストパターン140 を食刻マスクとして使用して第２絶縁膜130 及び第１絶縁膜120 を乾式食刻して下部導電部材110 を露出させるコンタクトホール150Aを形成する。この際、形成されるコンタクトホール150Aは勾配現象により中央部の幅w1に比してコンタクトホール150Aの下部の幅W1が狭く形成される。
【０００９】
図３に示すように、図２の結果物を湿式食刻液で処理して中央部の幅w2より下部の幅W2が広まった小さなコンタクトホール150Bを完成させる。下部の幅W2を中央部の幅w2より広く形成できる理由は不純物の濃度が高い第１絶縁膜120 が、不純物の濃度が低い第２絶縁膜130 に比して湿式食刻率が高いからである。従って、形成しようとするコンタクトホールの下部幅W2、即ち下部導電部材110 を露出させる面積に従って湿式食刻時間及び第１絶縁膜120 の厚さを調節することが望ましい。
このように下部の幅W2を広めることによりコンタクトホール150Bを充填する導電物質と下部導電部材110 との間の接触面積を広められる。従って、接触面抵抗の増加を防止できる。
【００１０】
図４は本発明に係る小さなコンタクトホールを製造する方法を適用して形成したCOB 構造のDRAM装置のレイアウト図である。
参照符号410 は活性領域パターンを、420 はワードラインパターンを、430 はビットライン用コンタクトホールパターンを、440 はビットラインパターンを、460 はストレージ電極用コンタクトホールパターンを、470 はストレージ電極パターンを各々示す。図５乃至図１２は図４のＶ−Ｖ′線に沿って切断した断面図である。この図５乃至図１２を参照して本発明の他の実施形態、すなわち本発明に係るコンタクトホールの製造方法を適用してCOB 構造のストレージ電極をソース領域と接触させるコンタクトホール（図４の460)を形成する方法を説明する。
【００１１】
図５に示すように、半導体基板400 上に局部的酸化方式(LOCal Oxidation of Silicon)のような方法を使用して活性領域410 （図４参照）を限定するフィールド酸化膜405 を形成する。その後、図５には示されないが、半導体基板400 上に図４のワードラインパターン420 を形成する。続いて、不純物を基板の全面に注入して導電領域、例えばソース領域412 及びドレイン領域（図示せず）を形成する。ソース領域412 及びドレイン領域は必要に応じてLDD(Lightly Doped Drain)構造でも形成できる。
【００１２】
続いて、結果物全面に絶縁膜、例えば酸化膜415 を形成した後、これを食刻してソース領域412 及びドレイン領域（図示せず）を露出させるセルパッドコンタクト領域を形成した後、導電物質を埋め込んでセルパッド417 を形成する。セルパッド417 はコンタクトホールのアスペクト比を減少させるためにコンタクトホールが形成される領域に形成するものである。従って、セルパッド417 はコンタクトホールのアスペクト比を考慮して形成工程を省略することもできる。
【００１３】
セルパッド417 が形成された結果物全面に層間絶縁膜425 、例えば酸化膜を再蒸着した後、層間絶縁膜425 を食刻してドレイン領域に形成されたセルパッド417 を露出させるビットラインコンタクトホール（図示せず、図４の430 参考）を形成する。続いて、ビットラインコンタクトホールを埋め込む多結晶シリコン膜442 を層間絶縁膜425 上に形成する。多結晶シリコン膜は低圧化学気相蒸着方法(Low Pressure Chemical Vapor Deposition ：以下LPCVD と記す）で500 ℃乃至700 ℃の温度で1000乃至3000Åの厚さに形成する。多結晶シリコン膜は不純物がドープされない状態で形成された後、砒素又は燐をイオン注入でドーピングさせて導電性を帯びるようにすることもでき、インサイチュで不純物をドープして不純物がドープされた多結晶シリコン膜状で形成することもできる。多結晶シリコン膜442 上には導電性を向上させるためにタングステンシリサイド膜444 をさらに形成するのが望ましい。
【００１４】
図６に示すように、反応性イオン食刻工程を実施してタングステンシリサイド膜444 、多結晶シリコン膜442 及び層間絶縁膜425 を食刻して、多結晶シリコン膜パターン442P及びタングステンシリサイド膜パターン444Pよりなるビットライン440 を完成し、ビットライン440 の下部に層間絶縁膜パターン425Pも形成する。
続いて、ビットライン440 が形成された結果物全面に酸化防止膜446 を形成する。この酸化防止膜446 はLPCVD 又はPECVD(Plasma Enhanced Chemical Vapor Deposition)法で500 ℃乃至850 ℃の温度で窒化膜を蒸着することにより形成する。この酸化防止膜446 は誘電体膜の酸化工程のような後続の酸化工程によりビットライン440 が酸化されることを防止するために形成するものであって、50Å乃至500 Å程度の厚さに形成する。
【００１５】
図７に示すように、酸化防止膜446 上に不純物が第１濃度でドープされた絶縁物を使用して第１絶縁膜450 を形成する。前述したように、第１絶縁膜450 を構成する絶縁物としては不純物の濃度と食刻率が比例する特徴を持つ物質、例えばボロン又は燐がドープされた酸化物を使用する。従って、BSG 、PSG 又はBPSGを使用して第１絶縁膜450 を形成する場合にはAPCVD(Atmospheric Pressure Chemical Vapor Deposition）、LPCVD 又はPECVD 法で300 Å乃至2000Åの厚さに蒸着する。この際、ボロンと燐のドーピング濃度である第１濃度はできるだけ高くするとフローが容易であり、かつ後続工程で実施する湿式食刻工程時食刻率を大きくできる。
【００１６】
第１絶縁膜450 の蒸着後、窒素雰囲気又は窒素と酸素雰囲気下で750 ℃乃至900 ℃の高温でフローさせる。フロー工程により形成された第１絶縁膜450 （層間絶縁膜パターン425P間に位置する）の厚さはビットライン用コンタクトホール（図４の430)を形成する層間絶縁膜パターン425Pの厚さより薄く（低く）形成するのが望ましい。この理由は第１絶縁膜450 内にコンタクトホールを形成した後、コンタクトホールの下部の大きさを増加させるために実施する湿式食刻工程時第１絶縁膜450 が過度に食刻された場合でも、ビットライン440 とコンタクトホールとの間に短絡が起こる問題点を防止するためである。
【００１７】
次に、第１絶縁膜450 が形成された結果物全面に第１濃度より低い第２濃度で不純物がドーピングされた絶縁物を使用して第２絶縁膜452 を形成する。
第２絶縁膜452 をBPSGで形成する場合、APCVD 、LPCVD 又はPECVD 法で3000Å乃至9000Åの厚さに蒸着する。蒸着後、通常の高温熱処理によるフロー工程、エッチバック工程又は化学機械的ポリシング工程を実施して第２絶縁膜452 を平坦化させる。
【００１８】
図８に示すように、平坦化された第２絶縁膜452 上に食刻阻止膜454 を形成する。この食刻阻止膜454 はシリコン窒化膜(Si3N4）又はシリコン酸化窒化膜(SiON)のような窒化膜を50Å乃至500 Åの厚さに蒸着して形成する。続いて、後続工程でストレージ電極の下部にアンダーカットを形成するための第３層間絶縁膜456 を形成する。アンダーカットはストレージ電極の有効表面積を増大させるために形成するものである。アンダーカットを形成するための第３層間絶縁膜456 は高温酸化膜のような酸化膜を500 Å乃至2000Åの厚さに蒸着して形成する。一方、食刻阻止膜454 はアンダーカットを形成するための第３層間絶縁膜456 除去時下部の第２絶縁膜452 が食刻されることを防止して、誘電体膜の酸化工程のような酸化工程時ビットライン440 が酸化されることを防止するために形成される。従って、アンダーカット工程を実施しないか、あるいはビットライン上に酸化防止膜446 を形成した場合には食刻阻止膜454 及びアンダーカット形成用第３層間絶縁膜456 は形成しなくても差し支えない。
【００１９】
図９に示すように、第３層間絶縁膜456 上にフォトレジスト膜を形成した後、写真工程を経てソース領域412 と接触しているセルパッド417 を露出させるコンタクトホールを限定するフォトレジストパターン458 を形成する。続いて、フォトレジストパターン458 を食刻マスクとして使用して反応性イオン食刻のような乾式食刻工程を実施して層間絶縁膜456 、食刻阻止膜454 、不純物が第２濃度でドーピングされた第２絶縁膜452 、不純物が第２濃度より高い第１濃度でドーピングされた第１絶縁膜450 及び酸化防止膜446 を順次に食刻してセルパッド417 を露出させるコンタクトホール460Aを形成する。このように形成されたコンタクトホール460Aは多層の膜450 、452 、454 、456 内に形成されてアスペクト比が大きいのでコンタクトホール460Aの中央部の幅w1より下部の幅W1が狭く形成される。
【００２０】
図１０に示すように、コンタクトホール460Aが形成された半導体基板400 に対してアンモニア(NH4OH）、過酸化水素(H2O2)及び純水(DIW）の混合溶液又はフッ化水素酸溶液等で処理する湿式食刻工程を実施する。
このとき、第１絶縁膜450 は第２絶縁膜452 より不純物ドーピング濃度が高いので、第１絶縁膜450 の湿式食刻率が第２絶縁膜452 より大きい。従ってコンタクトホール460Aを開けるための乾式食刻工程を実施した後湿式食刻を実施すると、下部の幅W2が中央部の幅w2より広まったコンタクトホール460Bが完成する。
即ち、下部の導電部材、例えばセルパッド417 又はソース領域412 等と接触する接触面積が広まる。この際、コンタクトホール460B下部の幅W2が必要以上に大きくなって、隣接したビットライン440 と短絡が発生しないように湿式食刻時間を調節する。
また、湿式食刻はコンタクトホール460Bの下部の幅を広めるための目的だけでなく、コンタクトホール460B内を洗浄するための目的としても使用される。
【００２１】
図１１に示すように、フォトレジストパターン458 を除去した後、コンタクトホール460Bが形成されている結果物全面に絶縁膜、例えば窒化膜を100 Å乃至500 Åの厚さで形成し、その絶縁膜をエッチバックしてコンタクトホール460Bの側壁に絶縁スペーサ462 を形成する。その後、コンタクトホール460Bを埋め込み絶縁膜456 上に一定厚さになるように導電膜、例えば不純物がドーピングされた多結晶シリコン膜を形成する。このとき、導電膜は5000Å乃至12000 Å程度の厚さで形成する。その後、導電膜をパターニングしてストレージ電極470 を形成する。
【００２２】
図１２に示すように、層間絶縁膜456 を選択的に除去してアンダーカットを形成することによりストレージ電極構造を完成させる。この際、食刻阻止膜454 が第２絶縁膜452 が損傷されることを防止する。
【００２３】
以上により形成されたストレージ電極470 はアスペクト比が大きいコンタクトホール460Bを通じてセルパッド417 と接触する。しかし、従来の技術と違って、接触面の幅W2が広いので、接触面抵抗の増加による素子の不良発生の確率が顕著に減少する。
【００２４】
【発明の効果】
以上詳述したように本発明では、不純物が高濃度でドーピングされた絶縁物の湿式食刻率が低濃度でドーピングされた絶縁物の湿式食刻率に比して大きいという点を用いる。従って、不純物が高濃度でドーピングされた下部絶縁膜と不純物が低濃度でドーピングされた上部絶縁膜よりなった絶縁膜を乾式食刻及び湿式食刻工程で食刻してコンタクトホールを形成する。その結果、コンタクトホール下部の幅を従来のコンタクトホールに比して容易に広められるので、接触抵抗の増加を効果的に防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を説明するための断面図。
【図２】本発明の一実施形態を説明するための断面図。
【図３】本発明の一実施形態を説明するための断面図。
【図４】本発明に係るコンタクトホールの製造方法を適用して形成したＣＯＢ構造のＤＲＡＭ装置のレイアウト図。
【図５】本発明の他の実施形態を説明するための断面図。
【図６】本発明の他の実施形態を説明するための断面図。
【図７】本発明の他の実施形態を説明するための断面図。
【図８】本発明の他の実施形態を説明するための断面図。
【図９】本発明の他の実施形態を説明するための断面図。
【図１０】本発明の他の実施形態を説明するための断面図。
【図１１】本発明の他の実施形態を説明するための断面図。
【図１２】本発明の他の実施形態を説明するための断面図。
【符号の説明】
１００ 半導体基板
１１０ 下部導電部材
１２０ 第１絶縁膜
１３０ 第２絶縁膜
１５０Ｂ コンタクトホール
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に小さくてアスペクト比の大きなコンタクトホールの製造方法に関する。
【０００２】
【従来の技術】
半導体装置の集積度が増加することにより素子のデザインルールの縮小は不可避である。しかし、素子のデザインルールの縮小は全ての寸法に対して同一比率によりなされない。即ち、横方向の寸法に対して、層間絶縁層の厚さと配線層の厚さは各々降伏電圧、寄生容量、電流容量及び配線抵抗等を考慮しなければならないのでデザインルールの変化に比例して縮小させることは不可能である。このため、コンタクトホールの深さと最下部の大きさとの比率であるアスペクト比が次第に大きくなる。
【０００３】
【発明が解決しようとする課題】
このようにアスペクト比が大きくなると、コンタクトホールを形成するための食刻工程時コンタクトホールが完全に形成されないか、あるいはコンタクトホールの下部へ行きながら大きさが次第に小さくなる勾配現象が発生する。勾配現象が発生すると下部導電膜との接触面積が小さくなって接触抵抗が急速に増加する問題点が発生する。
特に、ビットラインを形成した後にキャパシタを形成するCOB(Capacitor Over Bitline )構造でキャパシタの下部電極を半導体基板上に形成された活性領域と接触させるためのコンタクトホールの場合にはアスペクト比が非常に大きいのでコンタクトホールの最下部の大きさが非常に縮まって接触抵抗が非常に大きく増加する。
【０００４】
本発明の目的はコンタクトホールの下部の大きさを増大させて接触面積を広げられるコンタクトホールの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のコンタクトホールの製造方法によると、先ず下部導電部材が形成されている半導体基板を用意する。その後前記下部導電部材上に不純物が第１濃度でドーピングされた絶縁物を使用して不純物の濃度に比例する湿式食刻率を有する第１絶縁膜を形成する。続いて、前記第１絶縁膜上に不純物が前記第１濃度より低い第２濃度でドーピングされた絶縁物を使用して不純物の濃度に比例する湿式食刻率を有する第２絶縁膜を形成した後、前記第２絶縁膜及び第１絶縁膜を乾式食刻して前記下部導電部材を露出させるコンタクトホールを開口する。最後に、前記コンタクトホールが形成されている第２絶縁膜及び第１絶縁膜を湿式食刻して前記下部導電部材の露出面積を広める。
そして、望ましくは前記第１絶縁膜を形成する段階の前に前記下部導電部材が形成された前記半導体基板上に層間絶縁膜を形成する。続いて、前記層間絶縁膜上に導電膜パターンを形成し、かつ層間絶縁膜をパターンとした後、導電膜パターンが形成された結果物上に前記層間絶縁膜パターン間で前記第１絶縁膜を形成する。この際、前記第１絶縁膜は前記層間絶縁膜パターンの厚さより薄く形成することが望ましい。
本発明において、前記不純物はボロン及び燐、あるいはボロン又は燐であり、前記絶縁物は不純物がドーピングされた酸化物であることが望ましい。従って、前記不純物がドーピングされた酸化物としてはBSG 、PSG 又はBPSGが使用できる。
本発明によると、小さくてアスペクト比の大きなコンタクトホールの下部の大きさを増大させて該コンタクトホールにより露出される面積を増大させ得る。従って、接触抵抗の増加を効果的に防止できる。
【０００６】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は以下で開示される実施の形態に限らず、他の種々な形態で実現される。以下の実施の形態は本発明の内容を通常の知識を持つ者に完全に知らせるために提供されるものである。添付された図面で種々の膜と領域の厚さは明瞭性のため強調された。又、いずれか一つの膜が他の膜又は基板上に存在すると説明された時、その膜は前記他の膜又は基板の直上に有っても、あるいは間に他の膜が介在して存在してもよい。図面で同一参照符号は同一部材を示す。
【０００７】
図１乃至図３は本発明の一実施形態により小さなコンタクトホールを製造する方法を説明するための工程中間段階構造物の断面図である。
図１に示すように、半導体基板100 上に下部導電部材110 を形成する。この下部導電部材110 は不純物がドーピングされた活性領域、パッド構造物又は下部配線層であり得る。
下部導電部材110 が形成された結果物上に不純物が第１濃度でドープされた絶縁物を使用して第１絶縁膜120 を形成する。この第１絶縁膜120 を構成する絶縁物は、不純物の濃度と食刻率が比例する特徴を持つ物質を使用する。不純物の濃度が高ければ高いほど食刻率、特に湿式食刻率が増加する絶縁物としてはボロン又は燐がドープされた酸化物がある。従って、BSG(BoroSilicate Glass) 、PSG(PhosphoSilicate Glass)又はBPSG (BoroPhosphoSilicate Glass)等が使用できる。第１絶縁膜120 は蒸着された後、フロー工程をさらに実施して平坦化するのが望ましい。
続いて、第１絶縁膜120 上に第１濃度より低い第２濃度で不純物がドーピングされた絶縁物で第２絶縁膜130 を形成した後、第１絶縁膜120 のように平坦化させる。
第１絶縁膜120 は前記第２絶縁膜130 の厚さの1/10乃至1/4 の厚さで形成するのが望ましい。
【０００８】
図２に示すように、第２絶縁膜130 上に導電部材110 を一部露出させる小さなコンタクトホールを限定するフォトレジストパターン140 を形成する。
その後、フォトレジストパターン140 を食刻マスクとして使用して第２絶縁膜130 及び第１絶縁膜120 を乾式食刻して下部導電部材110 を露出させるコンタクトホール150Aを形成する。この際、形成されるコンタクトホール150Aは勾配現象により中央部の幅w1に比してコンタクトホール150Aの下部の幅W1が狭く形成される。
【０００９】
図３に示すように、図２の結果物を湿式食刻液で処理して中央部の幅w2より下部の幅W2が広まった小さなコンタクトホール150Bを完成させる。下部の幅W2を中央部の幅w2より広く形成できる理由は不純物の濃度が高い第１絶縁膜120 が、不純物の濃度が低い第２絶縁膜130 に比して湿式食刻率が高いからである。従って、形成しようとするコンタクトホールの下部幅W2、即ち下部導電部材110 を露出させる面積に従って湿式食刻時間及び第１絶縁膜120 の厚さを調節することが望ましい。
このように下部の幅W2を広めることによりコンタクトホール150Bを充填する導電物質と下部導電部材110 との間の接触面積を広められる。従って、接触面抵抗の増加を防止できる。
【００１０】
図４は本発明に係る小さなコンタクトホールを製造する方法を適用して形成したCOB 構造のDRAM装置のレイアウト図である。
参照符号410 は活性領域パターンを、420 はワードラインパターンを、430 はビットライン用コンタクトホールパターンを、440 はビットラインパターンを、460 はストレージ電極用コンタクトホールパターンを、470 はストレージ電極パターンを各々示す。図５乃至図１２は図４のＶ−Ｖ′線に沿って切断した断面図である。この図５乃至図１２を参照して本発明の他の実施形態、すなわち本発明に係るコンタクトホールの製造方法を適用してCOB 構造のストレージ電極をソース領域と接触させるコンタクトホール（図４の460)を形成する方法を説明する。
【００１１】
図５に示すように、半導体基板400 上に局部的酸化方式(LOCal Oxidation of Silicon)のような方法を使用して活性領域410 （図４参照）を限定するフィールド酸化膜405 を形成する。その後、図５には示されないが、半導体基板400 上に図４のワードラインパターン420 を形成する。続いて、不純物を基板の全面に注入して導電領域、例えばソース領域412 及びドレイン領域（図示せず）を形成する。ソース領域412 及びドレイン領域は必要に応じてLDD(Lightly Doped Drain)構造でも形成できる。
【００１２】
続いて、結果物全面に絶縁膜、例えば酸化膜415 を形成した後、これを食刻してソース領域412 及びドレイン領域（図示せず）を露出させるセルパッドコンタクト領域を形成した後、導電物質を埋め込んでセルパッド417 を形成する。セルパッド417 はコンタクトホールのアスペクト比を減少させるためにコンタクトホールが形成される領域に形成するものである。従って、セルパッド417 はコンタクトホールのアスペクト比を考慮して形成工程を省略することもできる。
【００１３】
セルパッド417 が形成された結果物全面に層間絶縁膜425 、例えば酸化膜を再蒸着した後、層間絶縁膜425 を食刻してドレイン領域に形成されたセルパッド417 を露出させるビットラインコンタクトホール（図示せず、図４の430 参考）を形成する。続いて、ビットラインコンタクトホールを埋め込む多結晶シリコン膜442 を層間絶縁膜425 上に形成する。多結晶シリコン膜は低圧化学気相蒸着方法(Low Pressure Chemical Vapor Deposition ：以下LPCVD と記す）で500 ℃乃至700 ℃の温度で1000乃至3000Åの厚さに形成する。多結晶シリコン膜は不純物がドープされない状態で形成された後、砒素又は燐をイオン注入でドーピングさせて導電性を帯びるようにすることもでき、インサイチュで不純物をドープして不純物がドープされた多結晶シリコン膜状で形成することもできる。多結晶シリコン膜442 上には導電性を向上させるためにタングステンシリサイド膜444 をさらに形成するのが望ましい。
【００１４】
図６に示すように、反応性イオン食刻工程を実施してタングステンシリサイド膜444 、多結晶シリコン膜442 及び層間絶縁膜425 を食刻して、多結晶シリコン膜パターン442P及びタングステンシリサイド膜パターン444Pよりなるビットライン440 を完成し、ビットライン440 の下部に層間絶縁膜パターン425Pも形成する。
続いて、ビットライン440 が形成された結果物全面に酸化防止膜446 を形成する。この酸化防止膜446 はLPCVD 又はPECVD(Plasma Enhanced Chemical Vapor Deposition)法で500 ℃乃至850 ℃の温度で窒化膜を蒸着することにより形成する。この酸化防止膜446 は誘電体膜の酸化工程のような後続の酸化工程によりビットライン440 が酸化されることを防止するために形成するものであって、50Å乃至500 Å程度の厚さに形成する。
【００１５】
図７に示すように、酸化防止膜446 上に不純物が第１濃度でドープされた絶縁物を使用して第１絶縁膜450 を形成する。前述したように、第１絶縁膜450 を構成する絶縁物としては不純物の濃度と食刻率が比例する特徴を持つ物質、例えばボロン又は燐がドープされた酸化物を使用する。従って、BSG 、PSG 又はBPSGを使用して第１絶縁膜450 を形成する場合にはAPCVD(Atmospheric Pressure Chemical Vapor Deposition）、LPCVD 又はPECVD 法で300 Å乃至2000Åの厚さに蒸着する。この際、ボロンと燐のドーピング濃度である第１濃度はできるだけ高くするとフローが容易であり、かつ後続工程で実施する湿式食刻工程時食刻率を大きくできる。
【００１６】
第１絶縁膜450 の蒸着後、窒素雰囲気又は窒素と酸素雰囲気下で750 ℃乃至900 ℃の高温でフローさせる。フロー工程により形成された第１絶縁膜450 （層間絶縁膜パターン425P間に位置する）の厚さはビットライン用コンタクトホール（図４の430)を形成する層間絶縁膜パターン425Pの厚さより薄く（低く）形成するのが望ましい。この理由は第１絶縁膜450 内にコンタクトホールを形成した後、コンタクトホールの下部の大きさを増加させるために実施する湿式食刻工程時第１絶縁膜450 が過度に食刻された場合でも、ビットライン440 とコンタクトホールとの間に短絡が起こる問題点を防止するためである。
【００１７】
次に、第１絶縁膜450 が形成された結果物全面に第１濃度より低い第２濃度で不純物がドーピングされた絶縁物を使用して第２絶縁膜452 を形成する。
第２絶縁膜452 をBPSGで形成する場合、APCVD 、LPCVD 又はPECVD 法で3000Å乃至9000Åの厚さに蒸着する。蒸着後、通常の高温熱処理によるフロー工程、エッチバック工程又は化学機械的ポリシング工程を実施して第２絶縁膜452 を平坦化させる。
【００１８】
図８に示すように、平坦化された第２絶縁膜452 上に食刻阻止膜454 を形成する。この食刻阻止膜454 はシリコン窒化膜(Si3N4）又はシリコン酸化窒化膜(SiON)のような窒化膜を50Å乃至500 Åの厚さに蒸着して形成する。続いて、後続工程でストレージ電極の下部にアンダーカットを形成するための第３層間絶縁膜456 を形成する。アンダーカットはストレージ電極の有効表面積を増大させるために形成するものである。アンダーカットを形成するための第３層間絶縁膜456 は高温酸化膜のような酸化膜を500 Å乃至2000Åの厚さに蒸着して形成する。一方、食刻阻止膜454 はアンダーカットを形成するための第３層間絶縁膜456 除去時下部の第２絶縁膜452 が食刻されることを防止して、誘電体膜の酸化工程のような酸化工程時ビットライン440 が酸化されることを防止するために形成される。従って、アンダーカット工程を実施しないか、あるいはビットライン上に酸化防止膜446 を形成した場合には食刻阻止膜454 及びアンダーカット形成用第３層間絶縁膜456 は形成しなくても差し支えない。
【００１９】
図９に示すように、第３層間絶縁膜456 上にフォトレジスト膜を形成した後、写真工程を経てソース領域412 と接触しているセルパッド417 を露出させるコンタクトホールを限定するフォトレジストパターン458 を形成する。続いて、フォトレジストパターン458 を食刻マスクとして使用して反応性イオン食刻のような乾式食刻工程を実施して層間絶縁膜456 、食刻阻止膜454 、不純物が第２濃度でドーピングされた第２絶縁膜452 、不純物が第２濃度より高い第１濃度でドーピングされた第１絶縁膜450 及び酸化防止膜446 を順次に食刻してセルパッド417 を露出させるコンタクトホール460Aを形成する。このように形成されたコンタクトホール460Aは多層の膜450 、452 、454 、456 内に形成されてアスペクト比が大きいのでコンタクトホール460Aの中央部の幅w1より下部の幅W1が狭く形成される。
【００２０】
図１０に示すように、コンタクトホール460Aが形成された半導体基板400 に対してアンモニア(NH4OH）、過酸化水素(H2O2)及び純水(DIW）の混合溶液又はフッ化水素酸溶液等で処理する湿式食刻工程を実施する。
このとき、第１絶縁膜450 は第２絶縁膜452 より不純物ドーピング濃度が高いので、第１絶縁膜450 の湿式食刻率が第２絶縁膜452 より大きい。従ってコンタクトホール460Aを開けるための乾式食刻工程を実施した後湿式食刻を実施すると、下部の幅W2が中央部の幅w2より広まったコンタクトホール460Bが完成する。
即ち、下部の導電部材、例えばセルパッド417 又はソース領域412 等と接触する接触面積が広まる。この際、コンタクトホール460B下部の幅W2が必要以上に大きくなって、隣接したビットライン440 と短絡が発生しないように湿式食刻時間を調節する。
また、湿式食刻はコンタクトホール460Bの下部の幅を広めるための目的だけでなく、コンタクトホール460B内を洗浄するための目的としても使用される。
【００２１】
図１１に示すように、フォトレジストパターン458 を除去した後、コンタクトホール460Bが形成されている結果物全面に絶縁膜、例えば窒化膜を100 Å乃至500 Åの厚さで形成し、その絶縁膜をエッチバックしてコンタクトホール460Bの側壁に絶縁スペーサ462 を形成する。その後、コンタクトホール460Bを埋め込み絶縁膜456 上に一定厚さになるように導電膜、例えば不純物がドーピングされた多結晶シリコン膜を形成する。このとき、導電膜は5000Å乃至12000 Å程度の厚さで形成する。その後、導電膜をパターニングしてストレージ電極470 を形成する。
【００２２】
図１２に示すように、層間絶縁膜456 を選択的に除去してアンダーカットを形成することによりストレージ電極構造を完成させる。この際、食刻阻止膜454 が第２絶縁膜452 が損傷されることを防止する。
【００２３】
以上により形成されたストレージ電極470 はアスペクト比が大きいコンタクトホール460Bを通じてセルパッド417 と接触する。しかし、従来の技術と違って、接触面の幅W2が広いので、接触面抵抗の増加による素子の不良発生の確率が顕著に減少する。
【００２４】
【発明の効果】
以上詳述したように本発明では、不純物が高濃度でドーピングされた絶縁物の湿式食刻率が低濃度でドーピングされた絶縁物の湿式食刻率に比して大きいという点を用いる。従って、不純物が高濃度でドーピングされた下部絶縁膜と不純物が低濃度でドーピングされた上部絶縁膜よりなった絶縁膜を乾式食刻及び湿式食刻工程で食刻してコンタクトホールを形成する。その結果、コンタクトホール下部の幅を従来のコンタクトホールに比して容易に広められるので、接触抵抗の増加を効果的に防止できる。
【図面の簡単な説明】
【図１】本発明の一実施形態を説明するための断面図。
【図２】本発明の一実施形態を説明するための断面図。
【図３】本発明の一実施形態を説明するための断面図。
【図４】本発明に係るコンタクトホールの製造方法を適用して形成したＣＯＢ構造のＤＲＡＭ装置のレイアウト図。
【図５】本発明の他の実施形態を説明するための断面図。
【図６】本発明の他の実施形態を説明するための断面図。
【図７】本発明の他の実施形態を説明するための断面図。
【図８】本発明の他の実施形態を説明するための断面図。
【図９】本発明の他の実施形態を説明するための断面図。
【図１０】本発明の他の実施形態を説明するための断面図。
【図１１】本発明の他の実施形態を説明するための断面図。
【図１２】本発明の他の実施形態を説明するための断面図。
【符号の説明】
１００ 半導体基板
１１０ 下部導電部材
１２０ 第１絶縁膜
１３０ 第２絶縁膜
１５０Ｂ コンタクトホール
Claims (6)
- 下部導電部材が形成されている半導体基板を用意する段階と、
前記半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜上に導電膜パターンを形成し、さらに前記層間絶縁膜を食刻して、前記導電膜パターン下部に前記層間絶縁膜のパターンを形成する段階と、
前記導電膜パターン及び前記層間絶縁膜のパターンが形成された前記半導体基板上に、前記層間絶縁膜のパターン間に位置するようにして、不純物が第１濃度でドーピングされた絶縁物を使用して前記不純物の濃度に比例する湿式食刻率を有する第１絶縁膜を形成する段階と、
前記第１絶縁膜上に不純物が前記第１濃度より低い第２濃度でドーピングされた絶縁物を使用して前記不純物の濃度に比例する湿式食刻率を有する第２絶縁膜を形成する段階と、
前記第２絶縁膜及び前記第１絶縁膜を乾式食刻して前記下部導電部材を露出させるコンタクトホールを開口する段階と、
前記コンタクトホールが形成されている前記第２絶縁膜及び前記第１絶縁膜を湿式食刻して前記下部導電部材の露出面積を広める段階とを備え、
前記湿式食刻段階は前記第２絶縁膜より前記第１絶縁膜の湿式食刻率が大きく、前記第１絶縁膜内に形成された前記コンタクトホールの幅が前記第２絶縁膜内に形成された前記コンタクトホールの幅より大きくなるようにして前記下部導電部材の露出面積を広める段階であり、
前記第１絶縁膜は前記層間絶縁膜のパターンの厚さより薄く形成される
ことを特徴とする半導体装置のコンタクトホール製造方法。 - 前記不純物はボロン及び燐、あるいはボロン又は隣であることを特徴とする請求項１に記載の半導体装置のコンタクトホール製造方法。
- 前記絶縁物は不純物がドーピングされた酸化物であることを特徴とする請求項１に記載の半導体装置のコンタクトホール製造方法。
- 前記不純物がドーピングされた酸化物はBSG 、PSG 又はBPSGであることを特徴とする請求項３に記載の半導体装置のコンタクトホール製造方法。
- 前記第１絶縁膜を形成する段階の前に前記導電膜パターンの全面に酸化防止膜を形成する段階をさらに備えることを特徴とする請求項１に記載の半導体装置のコンタクトホール製造方法。
- 前記コンタクトホールを開口する段階の前に前記第２絶縁膜上に食刻阻止膜及びアンダーカット形成用第３層間絶縁膜を形成する段階をさらに備え、
前記コンタクトホールを開口する段階は前記アンダーカット形成用第３層間絶縁膜、食刻阻止膜、第２絶縁膜及び第１絶縁膜を乾式食刻する段階であることを特徴とする請求項１に記載の半導体装置のコンタクトホール製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032753A KR100265773B1 (ko) | 1998-08-12 | 1998-08-12 | 반도체장치의 접촉창의 제조방법 |
| KR1998P-32753 | 1998-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058652A JP2000058652A (ja) | 2000-02-25 |
| JP3897934B2 true JP3897934B2 (ja) | 2007-03-28 |
Family
ID=19547058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20377199A Expired - Fee Related JP3897934B2 (ja) | 1998-08-12 | 1999-07-16 | 半導体装置のコンタクトホール製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6232225B1 (ja) |
| JP (1) | JP3897934B2 (ja) |
| KR (1) | KR100265773B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365642B1 (ko) * | 2000-10-30 | 2002-12-26 | 삼성전자 주식회사 | 접촉창을 갖는 반도체 장치의 제조 방법 |
| KR100604555B1 (ko) * | 2001-06-21 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| KR100479770B1 (ko) | 2002-08-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템 |
| KR100564429B1 (ko) * | 2003-06-30 | 2006-03-28 | 주식회사 하이닉스반도체 | 랜딩 플러그 제조 방법 |
| KR101033986B1 (ko) * | 2003-10-27 | 2011-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택 형성 방법 |
| US7238620B1 (en) * | 2004-02-18 | 2007-07-03 | National Semiconductor Corporation | System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique |
| KR100791326B1 (ko) * | 2004-09-02 | 2008-01-03 | 삼성전자주식회사 | 반도체 소자의 컨택홀 형성 방법 |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| KR100745071B1 (ko) * | 2005-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| JP5277628B2 (ja) * | 2007-12-21 | 2013-08-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR101129922B1 (ko) | 2010-07-15 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| US9905509B2 (en) * | 2014-07-25 | 2018-02-27 | Macronix International Co., Ltd. | Inverted-T shaped via for reducing adverse stress-migration effects |
| KR102182153B1 (ko) * | 2014-08-27 | 2020-11-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US10157780B2 (en) * | 2016-11-29 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a device having a doping layer and device formed |
| US10727178B2 (en) | 2017-11-14 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via structure and methods thereof |
| EP4002437B1 (en) * | 2020-09-22 | 2023-08-02 | Changxin Memory Technologies, Inc. | Method of forming a contact window structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792703A (en) * | 1996-03-20 | 1998-08-11 | International Business Machines Corporation | Self-aligned contact wiring process for SI devices |
-
1998
- 1998-08-12 KR KR1019980032753A patent/KR100265773B1/ko not_active IP Right Cessation
-
1999
- 1999-03-24 US US09/275,029 patent/US6232225B1/en not_active Expired - Lifetime
- 1999-07-16 JP JP20377199A patent/JP3897934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100265773B1 (ko) | 2000-09-15 |
| KR20000013720A (ko) | 2000-03-06 |
| US6232225B1 (en) | 2001-05-15 |
| JP2000058652A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1122772B1 (en) | Method of forming self-aligned contact structures in semiconductor integrated circuit devices | |
| US5436188A (en) | Dram cell process having elk horn shaped capacitor | |
| JP3897934B2 (ja) | 半導体装置のコンタクトホール製造方法 | |
| US20030162353A1 (en) | Method for fabricating semiconductor device, and semiconductor device, having storage node contact plugs | |
| KR100299594B1 (ko) | 디램 장치의 제조 방법 | |
| US6037211A (en) | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes | |
| KR20040067315A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| US5998249A (en) | Static random access memory design and fabrication process featuring dual self-aligned contact structures | |
| US6630378B1 (en) | Method of fabricating a dynamic random access memory device having stacked capacitor memory cell arrays | |
| JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
| JP2002100586A (ja) | 半導体素子のコンタクト構造体の形成方法 | |
| US5668039A (en) | Method for forming crown-shape capacitor node with tapered etching | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| KR100319283B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100699813B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
| US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
| US6383921B1 (en) | Self aligned silicide contact method of fabrication | |
| US7060575B2 (en) | Semiconductor device having transistor and method of manufacturing the same | |
| US6404020B1 (en) | Method of forming contact pads in a semiconductor device and a semiconductor device formed using the method | |
| US6140245A (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| US5670407A (en) | Method of fabricating a toothed-shape capacitor node in a semiconductor DRAM circuit | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR100370169B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |