JPH11251483A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11251483A JPH11251483A JP10054715A JP5471598A JPH11251483A JP H11251483 A JPH11251483 A JP H11251483A JP 10054715 A JP10054715 A JP 10054715A JP 5471598 A JP5471598 A JP 5471598A JP H11251483 A JPH11251483 A JP H11251483A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- heat sink
- electrode
- stiffener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
軟性と軽量を確保しつつパッケージの放熱性能を高め,
さらに,半導体素子やスティフナの厚さが変化しても柔
軟に対応できる構造を提供すること。 【解決手段】半導体素子の電極が形成された面とは反対
側の面と絶縁テープの配線パターンが形成された面とは
反対側の面とを箔状の放熱部材により熱的に接続する。
Description
ックス状に配列されたボール・グリッド・アレイ型(Ba
ll Grid Array,以下BGAと称す)の半導体装置の構造に
関する。
tタイプのBGAは,外部電極を平坦性を保つために外部電
極上にスティフナを設ける。Fan-out型BGAの放熱性を高
める構造の従来技術を紹介する。従来技術(1)を図2
7に示す。図27は特開平7ー283336号公報に開
示されるFan-out型のBGAで,厚さ約0.5 mmの銅板を絞り
加工して深さ0.7 mmのキャビティを形成したチップ搭載
用の金属板を用いている。この構造では放熱板とスティ
フナを一体としている。放熱板の中央部には半導体素子
を搭載するキャビティ設ける構造である。従来技術
(2)を図28に示す。図28は特開平8ー20395
8号公報に開示されるように,半導体素子の背面は銅の
ような熱伝導性材料で作られた熱放散板のキャビティ内
に接着される。従来技術(3)を図29に示す。図29
は「電子材料(平成9年9月号 37ページ)」に掲載
されるFan-out型のBGAで,スティフナと半導体素子の裏
面を面位置にして放熱板を貼る構造である。また,従来
技術(3)にはスティフナに要求される特性として十分
な剛性を有することが必要であり一般的に0.25 mmから
0.35 mmの厚みの銅合金かステンレス鋼が採用されてい
ると記載されている。さらに,スティフナと併用される
ヒートスプレッダ(放熱板)の素材は無酸素銅や高熱伝
導銅合金であると記載されている。従来技術(4)を図
30に示す。図30は特開平9ー213837号公報に
開示されるように,ヒートシンクとして銅,アルミニウ
ム,またはこれらの合金を用いたFan-outタイプのBGAの
構造である。
のBGAの特長として,柔軟性と軽量性がある。半導体素
子と外部電極を電気的に接続する配線は,低剛性の絶縁
テープに形成されている。外部電極には剛性の大きい金
属製の補強板(スティフナ)が設けられることもある
が,半導体素子とスティフナは剛性の低いテープで接続
されているため,面外変形が容易でパッケージ全体の剛
性は小さい。したがって,温度サイクル時の実装基板の
熱変形に追従できる柔軟性がある。また,外部電極配列
部に平坦性を保つために,幅の細い枠状のスティフナを
使用し,半導体素子を必要最小限の樹脂で封止すること
により,軽量化も図られている。軽量であるため,小型
の携帯機器用の多ピンのパッケージング手法としては最
適であり,外部端子として一般的に用いられるはんだが
リフローによる実装時に自重でつぶれることもなく,ま
たはんだの疲労破壊寿命が長くなる。半導体パッケージ
の放熱性を向上させる手段として,半導体素子に放熱板
を貼り付けて熱をパッケージ全域に伝導させる手法があ
る。上記従来技術でヒートシンク(放熱板)を用いたこ
とも一般的な手法である。ヒートシンクは,素材の熱伝
導率が高く,厚さの厚い方が一般的に放熱効果が向上す
る。したがって,ヒートシンクは一般的に厚い板状の金
属であり,堅い。しかしながら,上記従来技術のように
テープ式のFan-out型のBGAに厚さの検討を行わずに放熱
板を搭載すると,これらの柔軟性,軽量性といった特長
が損なわれることになる。
熱板は同じ板厚の金属板を加工して作成しているため,
放熱板の剛性が高い。また,キャビティの深さは半導体
素子の厚さに応じて形成する必要もあり,部材の汎用性
も低い。また,上記従来技術の(2)は,金属板にチッ
プ搭載キャビティを形成しているため,スティフナ部分
は(1)よりさらに厚く重くなることが容易に類推でき
る。実施例の図面のキャビティは金属板の中央部に設け
られている点から製造方法を推察すると,放電加工や切
削加工を用いると思われる。このような方法によるキャ
ビティ形成は,加工コストが高くなり,量産タイプの半
導体装置には適さない。(1)と同様にキャビティの深
さは半導体素子の厚さに応じて形成する必要もあり,部
材の汎用性も低い。また,上記従来技術の(3)の銅板
については厚さは不明であるが,半導体素子とスティフ
ナを面一に形成していることから,銅板は剛性が高い平
板であると類推できる。面一に形成するために,チップ
の裏面を切削すると製造工程が増える。あるいはスティ
フナを厚くすると重量が増す。このように部材の調整が
必要となるため,(3)も部材の汎用性が低くなる。上
記従来技術の(4)のヒートシンクは,熱接着剤との接
着性を向上させるためにチャネルや,素子端部に相当す
るヒートシンクの厚さを薄くする歪み回避手段を型押し
することができると述べている。さらに,このことは比
較的重いヒートシンクが用いられる場合に特に重要であ
ると述べていることから,(4)では一般的な厚さ以上
の重いヒートシンクを想定していることが推察できる。
また,素子寸法に合わせた加工が施されていることか
ら,(4)もヒートシンクの汎用性が低くなる。
導体装置において,柔軟性と軽量を確保しつつパッケー
ジの放熱性能を高め,さらに,半導体素子やスティフナ
の厚さが変化しても柔軟に対応できる構造を提供するこ
とにある。
に,放熱板の厚さと放熱効果の検討を行った。図31に
外形が10.5mm角,半導体素子寸法が6.3 mm角,スティフ
ナ幅が1.45 mmのテープ式のFan-out型BGAに半導体素子
とスティフナをカバーするように0.1mm厚のアルミニウ
ムテープを重ね貼りした際の半導体装置の熱抵抗を示
す。プロットが測定値,線が解析値を表す。これによれ
ば,テープを1枚貼るだけで熱抵抗は20%も低減し,2
枚,3枚と重ね貼りしても熱抵抗はほとんど低下しな
い。すなわち,Fan-out型のテープ式には0.1mm厚の薄い
アルミニウムテープを貼れば十分な放熱効果が得られる
ことがわかる。解析では測定値に比べアルミニウムテー
プの効果が大きく出ているものの,0.1mmから0.3mm の
間において熱抵抗がほとんど低下しない傾向は一致して
いる。また,解析によればアルミニウムテープの厚さは
0.05mmから熱抵抗はほとんど低下しなくなっており,0.
05mmでも十分な放熱効果が得られる見通しがあることを
示している。次に図32に外形が17.5mm角と大きいFan-
out型のテープ式BGAに厚さと材料の異なる放熱板を付け
た場合の熱抵抗解析値を示す。熱伝導率が0.2W/(mm℃)
のアルミニウムと熱伝導率が0.3W/(mm℃)の銅では,若
干銅のヒートスプレッダで熱抵抗が低いが大差はない。
また,0.1mmと薄いヒートスプレッダを設けただけでも
熱抵抗を40%低減できることがわかった。ヒートスプレ
ッダの厚さは0.15mmから熱抵抗がほとんど低下しない傾
向が見られた。図32の例はチップ寸法に対する外形の
比が図31の例に比べかなり大きいため,放熱効果が大
きく,またヒートスプレッダも厚いところから飽和状態
が始まると考えられる。
GAの放熱性を高めるために必要な放熱板の厚さは0.15 m
m以下で十分であり,この厚さは従来例で使用されてき
た放熱板に比べると薄い。特にアルミニウムは0.15 mm
の厚さでも剛性は小さいため,Fan-out型BGAの特長を温
存しつつ放熱性を高めることができる。
板厚(t)からヒートスプレッダの曲げ剛性はEt3に比例す
る。また材料が塑性変形する荷重は,降伏応力に比例す
る。ここで,0.15 mm厚のアルミニウムと等価な剛性を
持つ銅の厚さを考察してみる。アルミニウムの縦弾性係
数は約7000MPaであり,0.15 mm厚時の剛性Et3は236MPam
m3である。降伏応力はアルミニウムが152MPa,銅が309M
Paであり,アルミニウムは銅の約半分である。したがっ
て銅の場合,剛性Et3はアルミニウムの半分の118MPamm3
で等価となる。銅の縦弾性係数は約118000 MPaであるた
め,118 MPamm3の剛性を持つ銅の板厚は0.1 mmである。
したがって材料が銅の場合,板厚は0.1mm以下にすべき
である。このことは,リードフレーム材で一般的な銅合
金の厚さ0.125 mmでは不適当であり,たとえば市販の銅
テープの厚さである0.076 mmなどが適している。箔厚さ
の下限は期待する放熱効果の大小によって変化するが,
入手しやすい工業用アルミ箔の厚さ0.015 mmが実用的な
下限と思われる。図31と図32の比較からわかるよう
に,パッケージ外形と半導体素子の大きさによって必要
十分な厚さには多少の変動はある。しかしながら,ここ
で記した厚さの金属テープは量産されているため,入手
しやすくかつ安価であり大量生産される半導体パッケー
ジに適していると思われる。◆アルミニウムの線膨張係
数は22×10~6 /℃,銅の線膨張係数は16×10~6 /℃
であり,半導体素子の3×10~6 /℃に比べかなり大き
い。このため,素子とスティフナとアルミニウムテープ
で接続する際には,たるみを作った方が良い。
ったが,剛性のあるスティフナを付けることは構造上必
須である。その理由は,以下に述べる通りである。BGA
の外部端子は基板実装時に目視による外観検査ができな
いため,電気的な接続信頼性を確保するために外部端子
には100μm以下の平坦度が要求されている。この平坦度
は接着剤の塗布むらや外部端子(一例として球状電極)
のばらつきを含めた値であるため,外部端子を搭載する
面には100μm以下の厳しい平坦度が要求される。このた
め,外部端子の直上には剛性の高いスティフナが必要で
ある。以上の検討より,Fan-out型BGA最適な構成として
は,放熱板には薄く剛性の小さい金属箔あるいはテープ
を使用し,スティフナには剛性の大きい厚めの金属板を
使用すること望ましいことが明らかとなった。テープを
使用すると,どのような厚さの半導体素子とスティフナ
の組み合わせでも柔軟に対応できるという利点もでてく
る。
形成された半導体素子と、前記半導体素子の外縁部より
も外側に配置された、一主面に多数の配線パターンと外
部接続端子取付用のバンプランドが形成された絶縁テー
プとを有し、前記配線パターンと前記半導体素子の電極
とは電気的に接続されており、前記配線パターンと前記
半導体素子の電極との電気的接続部が樹脂で覆われてい
る半導体装置において、次の構成を備えたことを特徴と
する。
された面とは反対側の面と前記絶縁テープの前記配線パ
ターンが形成された面とは反対側の面とが箔状の放熱部
材により熱的に接続されていること。
ーンが形成された面とは反対側の面には板状部材が設け
られており、前記半導体素子の前記電極が形成された面
とは反対側の面と前記板状部材とが箔状の放熱部材によ
り熱的に接続されていること。
かい箔状もしくはテープ状の金属を用いる。ヒートシン
クが薄く柔らかいと,テープ式のFan-out型半導体装置
の柔軟性と軽量性を確保しつつ放熱性を高めることがで
きる。また,半導体素子と金属部材(スティフナ)の様
々な組み合わせによって生じる段差にも柔軟に対応する
ことができる。◆ヒートシンクは半導体素子の熱を外部
電極端子へ伝導させることが目的であるから,外部電極
端子の直上に金属製のスティフナが付いている場合は,
スティフナと半導体素子の一部がヒートシンクで接続さ
れていれば良い。
度上昇時には,素子がせん断方向の引っ張り応力を受け
るため,接着層が破壊される恐れがある。したがって,
ヒートシンクには若干たるみを持たせて貼る方が良い。
また,金属製のスティフナがある場合は,スティフナ外
形よりも小さいヒートシンクを用いれば,放熱性を損な
わずに応力を緩和することができる。スティフナが金属
でない場合は,スティフナと配線テープの間にヒートシ
ンクを配置すれば良い。
記箔状部材は前記半導体素子の前記電極が形成された面
とは反対側の面の一部が露出するように形成されてるこ
と。◆(4):(3)において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
と。
子の電極形成面と側面を樹脂で保護する工程がある。樹
脂で保護される前にヒートシンクを貼る場合は,樹脂充
填時のボイド発生を抑制するために空気穴があると良
い。樹脂で保護された後にテープを貼る場合は,空気穴
はなくても良い。しかしながら半導体素子とスティフナ
が面一でない場合は,パッケージ全域を覆うようなヒー
トシンクを貼ると皺ができやすい。したがって,皺を回
避するために切り込みを設けたり,ヒートシンクを十字
形状にすると良い。
載の半導体装置において,前記放熱部材の材料が厚さ0.
015mm〜0.15mmのアルミニウムまたはアルミニウム合金
であること。◆ (6):(1)乃至(4)のいずれかに記載の半導体装
置において,前記放熱部材の材料が厚さ0.015mm〜0.1mm
の銅または銅合金であること。
m程度でも軽く,柔軟性があるためヒートシンクとして
用いることができる。しかしながら,材料が銅の場合は
0.15mmでは剛性が高すぎる。周知のリードフレーム材で
一般的な厚さは0.125 mmであるが,この厚さも剛性が高
すぎる。先の検討より,銅製のヒートシンクの厚さは0.
1 mm以下である。箔が薄すぎて破れ易い場合には,箔と
ポリイミドテープを張り合わせたヒートシンクが良い。
形よりも大きく,実装基板の表面に接着されていると,
放熱効果をさらに高めることができる。あるいは,ヒー
トシンクの一部が実装基板の接地層に接続されていると
ノイズ低減効果も得られる。◆Fan-out型のBGAの半導体
素子がシリコン基板上に半導体素子が複数個配置された
マルチチップモジュールであると実装密度を高めること
ができる。
装置の断面図を図1に示す。半導体素子1は絶縁テープ
2に形成された配線3から延長されたインナーリード4
と素子電極5で電気的に接続されており,バンプランド
6以外の配線3はレジスト7で被覆されている。バンプ
ランド6には外部端子として球状電極8が接続されてい
る。インナーリード4と半導体素子1の電極5との接続
部は樹脂9によって封止されている。絶縁テープ2の配
線形成面の裏面には,接着層10を介して金属製のステ
ィフナ11が接着されている。スティフナ11と半導体
素子1の上表面の一部には,薄いヒートシンク12が接
着層13を介して接着され,ヒートシンク12の中心に
は開口部14が設けられ,半導体素子1の裏面が露出し
ている。
金,あるいはアルミニウムなどの熱伝導率の大きい金属
を用いることが望ましい。ヒートシンクがアルミニウム
の場合,ヒートシンク12の厚さは,0.015〜0.15 mmと
し,無酸素銅や銅合金の場合,ヒートシンク12の厚さ
は,0.015〜0.1 mmとする。球状電極8には,はんだボ
ールなどを用いる。絶縁テープ2にはポリイミド,配線
には銅配線などを用いる。半導体素子1への電気的なア
クセスによって生じる熱は半導体素子1の裏面からヒー
トシンク12を介してスティフナ11へ伝導し,球状電
極8を介して実装基板(図示なし)等へ放熱される。
2に示す。ヒートシンク12の中心部に開口部14が有
り,半導体素子1の裏面の一部が露出している。半導体
素子1の裏面にナンバーや文字などの素子の情報が印刷
されている場合,目視で確認することができる。◆さら
に図3に示すように、ヒートシンク12の中心部に開口
部14が有り,さらに開口部14には切込み15があっ
ても良い。ヒートシンク開口部の切込み15により,半
導体装置にヒートシンク12を貼る際に半導体素子側面
の空気を十分に脱気し,半導体素子1の形状に沿ってヒ
ートシンク12を密着させることができる。もしくは,
ヒートシンク12接着後に樹脂封止を行う場合,半導体
素子側面の空気を逃がすことができ,樹脂内のボイド発
生を抑制することができる。
に示す。図23に示すように,絶縁テープ2には開口部
20が複数個形成され,搬送用の孔21が設けてある。
テープ搬送用の孔21は,リール(図示せず)などによ
るテープの送り出しや巻き取りなどに利用される。イン
ナーリード4はテープ開口部20の内側に突出し,配線
はレジスト7で被覆され,バンプランド6のみがテープ
2表面に露出している。各開口部20に半導体素子1を
位置決めする。次に図24に示すように半導体素子の電
極とインナーリード4を接続し,接着剤10が塗布され
たスティフナ11を各半導体素子1に位置決めして接着
する。次に図25に示すように半導体素子1とインナー
リード4との接続部を含む半導体素子の表面を樹脂9で
封止し,接着剤13の付いたヒートシンク12を開口部
14を半導体素子に合わせて貼る。樹脂封止はポッティ
ングでもモールド型を用いるトランスファモールドでも
どちらでも良い。最後に図26に示すようにバンプラン
ド6に球状電極8をつけて,個々の半導体装置を絶縁テ
ープ2から切り抜く。
では,スティフナ11接着後に樹脂封止を行い,ヒート
シンク12を接着したが,スティフナ11接着後にヒー
トシンク12を接着し樹脂封止を行う,あるいは,樹脂
封止後にスティフナ11を接着し,ヒートシンクを接着
しても良い。
面図を図4に示す。半導体素子1は絶縁テープ2に形成
された配線3から延長されたインナーリード4と電極部
5で電気的に接続されており,絶縁テープ上の配線は,
バンプランド6以外の配線3がレジスト7で被覆されて
いる。バンプランド6には外部端子である球状電極8が
接続されている。インナーリード4と半導体素子1の電
極5との接続部は樹脂9によって封止されている。絶縁
テープ2の配線形成面の裏面には,接着層10を介して
金属製のスティフナ11(11a、11b)が接着されて
いる。ヒートシンク12はスティフナ11a側から半導
体素子1を経てスティフナ11b側まで接着層13を介
して接着されている。
5に示す。ヒートシンク12は長方形であり,4辺のス
ティフナの一組の対向する2辺,すなわちスティフナ1
1a側からスティフナ11b側までおよび,半導体素子1
の裏面のほぼ全面に接着されている。
を図6に示す。ヒートシンク12は十字形であり,4辺
のスティフナと半導体素子1の裏面のほぼ全面に接着さ
れている。第二実施例による半導体装置の別の斜視図を
図7に示す。ヒートシンク12は半導体装置の略投影面
積大の大きさがあり,半導体素子1とスティフナ11上
面全域に接着されている。
を図8に示す。ヒートシンク12は半導体装置の略投影
面積大の大きさがあり,半導体素子1とスティフナ11
上面全域に接着されている。さらに,ヒートシンク12
には空気穴28が設けられている。ヒートシンク12搭
載後に半導体素子を樹脂封止する場合,樹脂内のボイド
発生を抑制することができる。
面図を図9に示す。半導体素子1は絶縁テープ2に形成
された配線3から延長されたインナーリード4と素子電
極5で電気的に接続されており,バンプランド6以外の
配線3はレジスト7で被覆されている。バンプランド6
には外部端子として球状電極8が接続されている。イン
ナーリード4と半導体素子1の電極5との接続部は樹脂
9によって封止されている。絶縁テープ2の配線形成面
の裏面には,接着層10を介して金属製のスティフナ1
1が接着されている。スティフナ11の上表面の一部と
半導体素子1の上表面の一部には,薄いヒートシンク1
2が接着層13を介して接着され,ヒートシンク12の
中心には開口部14が設けられ,半導体素子1の裏面が
露出している。ヒートシンク12の外形はスティフナ1
1の外形よりも小さい。
10に示す。ヒートシンク12の中心部に開口部14が
有り,さらに開口部14には切込み15があっても良
い。ヒートシンク開口部の切込み15により,半導体装
置にヒートシンク12を貼る際に半導体素子側面の空気
を十分に脱気し,半導体素子1の形状に沿ってヒートシ
ンク12を密着させることができる。もしくは,ヒート
シンク12接着後に樹脂封止を行う場合,半導体素子側
面の空気を逃がすことができ,樹脂内のボイド発生を抑
制することができる。ヒートシンク12の外形はスティ
フナ11の外形よりも小さいが,スティフナへ熱を伝導
させる機能を果たしている。
面図を図11に示す。半導体素子1は絶縁テープ2に形
成された配線3から延長されたインナーリード4と電極
部5で電気的に接続されており,絶縁テープ上の配線
は,バンプランド6以外の配線3がレジスト7で被覆さ
れている。バンプランド6には外部端子である球状電極
8が接続されている。インナーリード4と半導体素子1
の電極5との接続部は樹脂9によって封止されている。
絶縁テープ2の配線形成面の裏面には,接着層10を介
して金属製のスティフナ11(11a、11b)が接着さ
れている。ヒートシンク12はスティフナ11a側の途
中から半導体素子1を経てスティフナ11b側の途中ま
で接着層13を介して接着されている。ヒートシンク1
2の外形はスティフナ11の外形よりも小さい。
12に示す。ヒートシンク12は十字形であり,4辺の
スティフナの一部と半導体素子1の裏面のほぼ全面に接
着されている。ヒートシンク12の外形はスティフナ1
1の外形よりも小さいが,スティフナへ熱を伝導させる
機能を果たしている。
13に示す。ヒートシンク12以外の構成は第一実施例
と同じであるが,第五実施例のようにヒートシンク12
にはたるみ27を設けている。半導体素子1とヒートシ
ンク12の線膨張係数差から温度上昇時には,半導体素
子1がせん断方向の引っ張り応力を受けるため,接着層
10が破壊される恐れがある。したがって,応力を緩和
する目的でヒートシンク12にはたるみ27を設けてい
る。
面図を図14に示す。半導体素子1は絶縁テープ2に形
成された配線3から延長されたインナーリード4と電極
部5で電気的に接続されており,絶縁テープ上の配線
は,バンプランド6以外の配線3がレジスト7で被覆さ
れている。バンプランド6には外部端子である球状電極
8が接続されている。インナーリード4と半導体素子1
の電極5との接続部は樹脂9によって封止されている。
絶縁テープ2の配線形成面の裏面には,接着層16を介
してヒートシンク12が接着されている。ヒートシンク
の開口部14は半導体素子1の裏面に接着されている。
ヒートシンク12はあらかじめ絶縁テープの配線裏面に
形成されていても良い。また,ヒートシンク12の直下
に球状電極8があるため,スティフナ11は金属製でな
く,樹脂やセラミックなどでも良い。素子の熱をスティ
フナを介さずに球状電極8へ伝導することができため放
熱効果が高い。◆また図15に示すように、ヒートシン
クの開口部14は半導体素子1の側面に接着されていて
も良い。
16に示す。ヒートシンク12の中心部に開口部14と
切り込み15が有り,半導体素子1の裏面の一部が露出
している。スティフナ11はヒートシンク12の上に配
置されている。チップ側面に樹脂が充填された場合,開
口部の切り込み15から脱気されるため,樹脂内にボイ
ドが生じにくい。
面図を図17に示す。二つ以上の半導体素子1a,1bは
シリコン基板17の回路面を上向きにフリップチップ接
続され,マルチチップモジュール18を形成している。
絶縁テープ2に形成された配線3から延長されたインナ
ーリード4はシリコン基板の電極19に電気的に接続さ
れており,絶縁テープ上の配線は,バンプランド6以外
の配線3がレジスト7で被覆されている。バンプランド
6には外部端子である球状電極8が接続されている。イ
ンナーリード4とシリコン基板の電極19との接続部,
およびマルチチップモジュールの回路形成面は樹脂9に
よって封止されている。絶縁テープ2の配線形成面の裏
面には,接着層10を介して金属製のスティフナ11が
接着されている。スティフナ11とシリコン基板17の
裏面の一部には,ヒートシンク12が接着層13を介し
て接着され,ヒートシンク12の中心部には開口部14
が設けられている。図17では,ヒートシンク12の中
心部には開口部14が設けられているが,図5や図6の
ように開口部を持たずに長方形や十字形の形状でも良
い。また,図14のようにヒートシンク12上にスティ
フナ11が設けられていても良い。
視図を図18に示す。基本構成は第二実施例と同じであ
るが,十字形のヒートシンク12は半導体装置外形寸法
を超えて長く,ヒートシンクの基板接続部25が実装基
板(図示なし)に接着されている。本構成により,半導
体素子1の熱を実装基板に直接伝導することができる。
を図19に示す。ヒートシンクの基板接続部25は実装
基板の接地層(図示なし)と電気的に接続されていても
良い。本構成により,半導体素子1の熱を実装基板に直
接伝導することができ,かつノイズ対策も行うことがで
きる。
面図を図20に示す。ヒートシンク12以外の構成は図
1に示した第一実施例と同様である。ヒートシンク12
の厚さが薄く破れやすい場合などは,ポリイミドテープ
29などにあらかじめ形成されたヒートシンク12を用
いると扱いやすい。
面図を図21に示す。半導体素子1は絶縁テープ2に形
成された配線3から延長されたインナーリード4と素子
電極5で電気的に接続されている。また,半導体素子の
直下に弾性体22を介して設けられたセンターテープ2
4の表面に形成された配線と素子電極5も電気的に接続
されている。バンプランド6以外の配線3はレジスト7
で被覆されている。バンプランド6には外部端子として
球状電極8が接続されている。インナーリード4と半導
体素子1の電極5との接続部は樹脂9によって封止され
ている。絶縁テープ2の配線形成面の裏面には,接着層
10を介して金属製のスティフナ11が接着されてい
る。スティフナ11と半導体素子1の上表面の一部に
は,薄いヒートシンク12が接着層13を介して接着さ
れ,ヒートシンク12の中心には開口部14が設けら
れ,半導体素子1の裏面が露出している。
配線テープを裏面から見た平面図を図22に示す。テー
プはレジスト7で覆われ,バンプランド6のみが露出さ
れている。半導体素子の直下に相当するセンターテープ
24はブリッジ23で四隅を保持されている。
ているので,以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接
続されているため,半導体装置の柔軟性を確保しながら
も高い放熱効果を得ることができる。薄いヒートシンク
が使用されているため軽量であり,はんだの疲労破壊寿
命が長くなる。薄いヒートシンクは様々な半導体素子と
スティフナの組み合わせ対し汎用性が高い。ヒートシン
クを基板に接着することで放熱効果を高めることができ
る。ヒートシンクを基板にはんだ付けすることで放熱効
果を高め,かつノイズ対策を行うことができる。
面図。
視図。
視図。
面図。
視図。
視図。
視図。
視図。
面図。
斜視図。
断面図。
斜視図。
断面図。
断面図。
断面図。
斜視図。
断面図。
斜視図。
斜視図。
斜視図。
断面図。
配線テープの平面図。
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
定値と解析値を表す図。
値を表す図。
ナーリード,5…電極,6…バンプランド,7…レジス
ト,8…球状電極,9…樹脂,10…接着層,11…ス
ティフナ,12…ヒートシンク,13…接着層,14…
開口部,15…開口部の切り込み,16…接着層,17
…シリコン基板,18…マルチチップモジュール,19
…電極,20…開口部,21…テープの搬送用の孔,2
2…弾性体,23…ブリッジ,24…センターテープ,
25…ヒートシンクの基板接続部,26…はんだ,27
…テープのたるみ,28…空気穴,29…ポリイミドテ
ープ。
Claims (6)
- 【請求項1】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記半導体素子の前記電極が形成された面とは反対側の面
と前記絶縁テープの前記配線パターンが形成された面と
は反対側の面とが箔状の放熱部材により熱的に接続され
ていることを特徴とする半導体装置。 - 【請求項2】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記絶縁フィルムの前記配線パターンが形成された面とは
反対側の面には板状部材が設けられており、前記半導体
素子の前記電極が形成された面とは反対側の面と前記板
状部材とが箔状の放熱部材により熱的に接続されている
ことを特徴とする半導体装置。 - 【請求項3】請求項1または2において、前記箔状部材
は前記半導体素子の前記電極が形成された面とは反対側
の面の一部が露出するように形成されてることを特徴と
する半導体装置。 - 【請求項4】請求項3において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
とを特徴とする半導体装置。 - 【請求項5】請求項第1乃至4のいずれかに記載の半導
体装置において,前記放熱部材の材料が厚さ0.015mm〜
0.15mmのアルミニウムまたはアルミニウム合金であるこ
とを特徴とする半導体装置。 - 【請求項6】請求項第1乃至4のいずれかに記載の半導
体装置において,前記放熱部材の材料が厚さ0.015mm〜
0.1mmの銅または銅合金であることを特徴とする半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11251483A true JPH11251483A (ja) | 1999-09-17 |
JP3615651B2 JP3615651B2 (ja) | 2005-02-02 |
Family
ID=12978513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05471598A Expired - Fee Related JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3615651B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168244A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2003019655A1 (en) * | 2001-08-23 | 2003-03-06 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module, ic package |
WO2004107441A1 (en) * | 2003-05-28 | 2004-12-09 | Infineon Technologies Ag | An integrated circuit package employing a flexible substrate |
WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
KR100708040B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 |
JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
JP2008041910A (ja) * | 2006-08-04 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板 |
JP2011135110A (ja) * | 2011-04-05 | 2011-07-07 | Nissan Motor Co Ltd | 接合構造 |
CN102347292A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种新型芯片封装结构 |
CN106997870A (zh) * | 2016-01-26 | 2017-08-01 | 珠海越亚封装基板技术股份有限公司 | 新型嵌入式封装 |
KR20170129889A (ko) * | 2015-03-24 | 2017-11-27 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
US10079194B1 (en) | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
CN113163699A (zh) * | 2020-01-22 | 2021-07-23 | 颀邦科技股份有限公司 | 电路板的散热片贴合方法及其贴合装置 |
-
1998
- 1998-03-06 JP JP05471598A patent/JP3615651B2/ja not_active Expired - Fee Related
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6559536B1 (en) | 1999-12-13 | 2003-05-06 | Fujitsu Limited | Semiconductor device having a heat spreading plate |
US6796024B2 (en) | 1999-12-13 | 2004-09-28 | Fujitsu Limited | Method for making semiconductor device |
JP2001168244A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR100708040B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 |
US7180176B2 (en) | 2001-08-23 | 2007-02-20 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module IC package |
WO2003019655A1 (en) * | 2001-08-23 | 2003-03-06 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module, ic package |
US7659620B2 (en) | 2003-05-28 | 2010-02-09 | Infineon Technologies, Ag | Integrated circuit package employing a flexible substrate |
WO2004107441A1 (en) * | 2003-05-28 | 2004-12-09 | Infineon Technologies Ag | An integrated circuit package employing a flexible substrate |
US9142440B2 (en) | 2004-08-30 | 2015-09-22 | Cypess Semiconductor Corporation | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
JPWO2006025084A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
US7489029B2 (en) | 2004-08-30 | 2009-02-10 | Spansion Llc | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
JP4613367B2 (ja) * | 2004-08-30 | 2011-01-19 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
JP2008041910A (ja) * | 2006-08-04 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板 |
JP2011135110A (ja) * | 2011-04-05 | 2011-07-07 | Nissan Motor Co Ltd | 接合構造 |
CN102347292A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种新型芯片封装结构 |
KR20170129889A (ko) * | 2015-03-24 | 2017-11-27 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
CN106997870A (zh) * | 2016-01-26 | 2017-08-01 | 珠海越亚封装基板技术股份有限公司 | 新型嵌入式封装 |
US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
US10079194B1 (en) | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
US10236234B2 (en) | 2017-03-07 | 2019-03-19 | Novatek Microelectronics Corp. | Chip on film package |
TWI671862B (zh) * | 2017-03-07 | 2019-09-11 | 聯詠科技股份有限公司 | 薄膜覆晶封裝 |
CN113163699A (zh) * | 2020-01-22 | 2021-07-23 | 颀邦科技股份有限公司 | 电路板的散热片贴合方法及其贴合装置 |
JP2021118348A (ja) * | 2020-01-22 | 2021-08-10 | ▲き▼邦科技股▲分▼有限公司 | ヒートシンクの貼付方法及びその貼付装置 |
US11350518B2 (en) | 2020-01-22 | 2022-05-31 | Chipbond Technology Corporation | Method of attaching heat sinks to a circuit tape |
Also Published As
Publication number | Publication date |
---|---|
JP3615651B2 (ja) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6002169A (en) | Thermally enhanced tape ball grid array package | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
US6713856B2 (en) | Stacked chip package with enhanced thermal conductivity | |
US6650006B2 (en) | Semiconductor package with stacked chips | |
JP2974552B2 (ja) | 半導体装置 | |
KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
JP4454181B2 (ja) | 半導体装置 | |
US5905299A (en) | Thermally enhanced thin quad flatpack package | |
JPH07221218A (ja) | 半導体装置 | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
JP3615651B2 (ja) | 半導体装置 | |
US8040682B2 (en) | Semiconductor device | |
KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
JPH03174749A (ja) | 半導体装置 | |
JP3374812B2 (ja) | 半導体装置 | |
JPS61137349A (ja) | 半導体装置 | |
JP2016219535A (ja) | 電子回路装置 | |
JP2841945B2 (ja) | 半導体装置 | |
KR19980083733A (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
JP3894749B2 (ja) | 半導体装置 | |
JP3410041B2 (ja) | ハイブリッドモジュール | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP2816496B2 (ja) | 電子部品搭載用基板 | |
JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |