JPH11251483A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11251483A JPH11251483A JP10054715A JP5471598A JPH11251483A JP H11251483 A JPH11251483 A JP H11251483A JP 10054715 A JP10054715 A JP 10054715A JP 5471598 A JP5471598 A JP 5471598A JP H11251483 A JPH11251483 A JP H11251483A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- heat sink
- electrode
- stiffener
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】テープ式のFan-out型半導体装置において，柔
軟性と軽量を確保しつつパッケージの放熱性能を高め，
さらに，半導体素子やスティフナの厚さが変化しても柔
軟に対応できる構造を提供すること。 【解決手段】半導体素子の電極が形成された面とは反対
側の面と絶縁テープの配線パターンが形成された面とは
反対側の面とを箔状の放熱部材により熱的に接続する。
軟性と軽量を確保しつつパッケージの放熱性能を高め，
さらに，半導体素子やスティフナの厚さが変化しても柔
軟に対応できる構造を提供すること。 【解決手段】半導体素子の電極が形成された面とは反対
側の面と絶縁テープの配線パターンが形成された面とは
反対側の面とを箔状の放熱部材により熱的に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は，外部電極がマトリ
ックス状に配列されたボール・グリッド・アレイ型（Ba
ll Grid Array，以下BGAと称す）の半導体装置の構造に
関する。
ックス状に配列されたボール・グリッド・アレイ型（Ba
ll Grid Array，以下BGAと称す）の半導体装置の構造に
関する。
【０００２】
【従来の技術】チップの周辺に外部電極を設けるFan-ou
tタイプのBGAは，外部電極を平坦性を保つために外部電
極上にスティフナを設ける。Fan-out型BGAの放熱性を高
める構造の従来技術を紹介する。従来技術（１）を図２
７に示す。図２７は特開平７ー２８３３３６号公報に開
示されるFan-out型のBGAで，厚さ約0.5 mmの銅板を絞り
加工して深さ0.7 mmのキャビティを形成したチップ搭載
用の金属板を用いている。この構造では放熱板とスティ
フナを一体としている。放熱板の中央部には半導体素子
を搭載するキャビティ設ける構造である。従来技術
（２）を図２８に示す。図２８は特開平８ー２０３９５
８号公報に開示されるように，半導体素子の背面は銅の
ような熱伝導性材料で作られた熱放散板のキャビティ内
に接着される。従来技術（３）を図２９に示す。図２９
は「電子材料（平成９年９月号 ３７ページ）」に掲載
されるFan-out型のBGAで，スティフナと半導体素子の裏
面を面位置にして放熱板を貼る構造である。また，従来
技術（３）にはスティフナに要求される特性として十分
な剛性を有することが必要であり一般的に0.25 mmから
0.35 mmの厚みの銅合金かステンレス鋼が採用されてい
ると記載されている。さらに，スティフナと併用される
ヒートスプレッダ（放熱板）の素材は無酸素銅や高熱伝
導銅合金であると記載されている。従来技術（４）を図
３０に示す。図３０は特開平９ー２１３８３７号公報に
開示されるように，ヒートシンクとして銅，アルミニウ
ム，またはこれらの合金を用いたFan-outタイプのBGAの
構造である。
tタイプのBGAは，外部電極を平坦性を保つために外部電
極上にスティフナを設ける。Fan-out型BGAの放熱性を高
める構造の従来技術を紹介する。従来技術（１）を図２
７に示す。図２７は特開平７ー２８３３３６号公報に開
示されるFan-out型のBGAで，厚さ約0.5 mmの銅板を絞り
加工して深さ0.7 mmのキャビティを形成したチップ搭載
用の金属板を用いている。この構造では放熱板とスティ
フナを一体としている。放熱板の中央部には半導体素子
を搭載するキャビティ設ける構造である。従来技術
（２）を図２８に示す。図２８は特開平８ー２０３９５
８号公報に開示されるように，半導体素子の背面は銅の
ような熱伝導性材料で作られた熱放散板のキャビティ内
に接着される。従来技術（３）を図２９に示す。図２９
は「電子材料（平成９年９月号 ３７ページ）」に掲載
されるFan-out型のBGAで，スティフナと半導体素子の裏
面を面位置にして放熱板を貼る構造である。また，従来
技術（３）にはスティフナに要求される特性として十分
な剛性を有することが必要であり一般的に0.25 mmから
0.35 mmの厚みの銅合金かステンレス鋼が採用されてい
ると記載されている。さらに，スティフナと併用される
ヒートスプレッダ（放熱板）の素材は無酸素銅や高熱伝
導銅合金であると記載されている。従来技術（４）を図
３０に示す。図３０は特開平９ー２１３８３７号公報に
開示されるように，ヒートシンクとして銅，アルミニウ
ム，またはこれらの合金を用いたFan-outタイプのBGAの
構造である。
【０００３】
【発明が解決しようとする課題】テープ式のFan-out型
のBGAの特長として，柔軟性と軽量性がある。半導体素
子と外部電極を電気的に接続する配線は，低剛性の絶縁
テープに形成されている。外部電極には剛性の大きい金
属製の補強板（スティフナ）が設けられることもある
が，半導体素子とスティフナは剛性の低いテープで接続
されているため，面外変形が容易でパッケージ全体の剛
性は小さい。したがって，温度サイクル時の実装基板の
熱変形に追従できる柔軟性がある。また，外部電極配列
部に平坦性を保つために，幅の細い枠状のスティフナを
使用し，半導体素子を必要最小限の樹脂で封止すること
により，軽量化も図られている。軽量であるため，小型
の携帯機器用の多ピンのパッケージング手法としては最
適であり，外部端子として一般的に用いられるはんだが
リフローによる実装時に自重でつぶれることもなく，ま
たはんだの疲労破壊寿命が長くなる。半導体パッケージ
の放熱性を向上させる手段として，半導体素子に放熱板
を貼り付けて熱をパッケージ全域に伝導させる手法があ
る。上記従来技術でヒートシンク（放熱板）を用いたこ
とも一般的な手法である。ヒートシンクは，素材の熱伝
導率が高く，厚さの厚い方が一般的に放熱効果が向上す
る。したがって，ヒートシンクは一般的に厚い板状の金
属であり，堅い。しかしながら，上記従来技術のように
テープ式のFan-out型のBGAに厚さの検討を行わずに放熱
板を搭載すると，これらの柔軟性，軽量性といった特長
が損なわれることになる。
のBGAの特長として，柔軟性と軽量性がある。半導体素
子と外部電極を電気的に接続する配線は，低剛性の絶縁
テープに形成されている。外部電極には剛性の大きい金
属製の補強板（スティフナ）が設けられることもある
が，半導体素子とスティフナは剛性の低いテープで接続
されているため，面外変形が容易でパッケージ全体の剛
性は小さい。したがって，温度サイクル時の実装基板の
熱変形に追従できる柔軟性がある。また，外部電極配列
部に平坦性を保つために，幅の細い枠状のスティフナを
使用し，半導体素子を必要最小限の樹脂で封止すること
により，軽量化も図られている。軽量であるため，小型
の携帯機器用の多ピンのパッケージング手法としては最
適であり，外部端子として一般的に用いられるはんだが
リフローによる実装時に自重でつぶれることもなく，ま
たはんだの疲労破壊寿命が長くなる。半導体パッケージ
の放熱性を向上させる手段として，半導体素子に放熱板
を貼り付けて熱をパッケージ全域に伝導させる手法があ
る。上記従来技術でヒートシンク（放熱板）を用いたこ
とも一般的な手法である。ヒートシンクは，素材の熱伝
導率が高く，厚さの厚い方が一般的に放熱効果が向上す
る。したがって，ヒートシンクは一般的に厚い板状の金
属であり，堅い。しかしながら，上記従来技術のように
テープ式のFan-out型のBGAに厚さの検討を行わずに放熱
板を搭載すると，これらの柔軟性，軽量性といった特長
が損なわれることになる。
【０００４】上記従来技術の（１）は，スティフナと放
熱板は同じ板厚の金属板を加工して作成しているため，
放熱板の剛性が高い。また，キャビティの深さは半導体
素子の厚さに応じて形成する必要もあり，部材の汎用性
も低い。また，上記従来技術の（２）は，金属板にチッ
プ搭載キャビティを形成しているため，スティフナ部分
は（１）よりさらに厚く重くなることが容易に類推でき
る。実施例の図面のキャビティは金属板の中央部に設け
られている点から製造方法を推察すると，放電加工や切
削加工を用いると思われる。このような方法によるキャ
ビティ形成は，加工コストが高くなり，量産タイプの半
導体装置には適さない。（１）と同様にキャビティの深
さは半導体素子の厚さに応じて形成する必要もあり，部
材の汎用性も低い。また，上記従来技術の（３）の銅板
については厚さは不明であるが，半導体素子とスティフ
ナを面一に形成していることから，銅板は剛性が高い平
板であると類推できる。面一に形成するために，チップ
の裏面を切削すると製造工程が増える。あるいはスティ
フナを厚くすると重量が増す。このように部材の調整が
必要となるため，（３）も部材の汎用性が低くなる。上
記従来技術の（４）のヒートシンクは，熱接着剤との接
着性を向上させるためにチャネルや，素子端部に相当す
るヒートシンクの厚さを薄くする歪み回避手段を型押し
することができると述べている。さらに，このことは比
較的重いヒートシンクが用いられる場合に特に重要であ
ると述べていることから，（４）では一般的な厚さ以上
の重いヒートシンクを想定していることが推察できる。
また，素子寸法に合わせた加工が施されていることか
ら，（４）もヒートシンクの汎用性が低くなる。
熱板は同じ板厚の金属板を加工して作成しているため，
放熱板の剛性が高い。また，キャビティの深さは半導体
素子の厚さに応じて形成する必要もあり，部材の汎用性
も低い。また，上記従来技術の（２）は，金属板にチッ
プ搭載キャビティを形成しているため，スティフナ部分
は（１）よりさらに厚く重くなることが容易に類推でき
る。実施例の図面のキャビティは金属板の中央部に設け
られている点から製造方法を推察すると，放電加工や切
削加工を用いると思われる。このような方法によるキャ
ビティ形成は，加工コストが高くなり，量産タイプの半
導体装置には適さない。（１）と同様にキャビティの深
さは半導体素子の厚さに応じて形成する必要もあり，部
材の汎用性も低い。また，上記従来技術の（３）の銅板
については厚さは不明であるが，半導体素子とスティフ
ナを面一に形成していることから，銅板は剛性が高い平
板であると類推できる。面一に形成するために，チップ
の裏面を切削すると製造工程が増える。あるいはスティ
フナを厚くすると重量が増す。このように部材の調整が
必要となるため，（３）も部材の汎用性が低くなる。上
記従来技術の（４）のヒートシンクは，熱接着剤との接
着性を向上させるためにチャネルや，素子端部に相当す
るヒートシンクの厚さを薄くする歪み回避手段を型押し
することができると述べている。さらに，このことは比
較的重いヒートシンクが用いられる場合に特に重要であ
ると述べていることから，（４）では一般的な厚さ以上
の重いヒートシンクを想定していることが推察できる。
また，素子寸法に合わせた加工が施されていることか
ら，（４）もヒートシンクの汎用性が低くなる。
【０００５】本発明の課題は，テープ式のFan-out型半
導体装置において，柔軟性と軽量を確保しつつパッケー
ジの放熱性能を高め，さらに，半導体素子やスティフナ
の厚さが変化しても柔軟に対応できる構造を提供するこ
とにある。
導体装置において，柔軟性と軽量を確保しつつパッケー
ジの放熱性能を高め，さらに，半導体素子やスティフナ
の厚さが変化しても柔軟に対応できる構造を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，放熱板の厚さと放熱効果の検討を行った。図３１に
外形が10.5mm角，半導体素子寸法が6.3 mm角，スティフ
ナ幅が1.45 mmのテープ式のFan-out型BGAに半導体素子
とスティフナをカバーするように0.1mm厚のアルミニウ
ムテープを重ね貼りした際の半導体装置の熱抵抗を示
す。プロットが測定値，線が解析値を表す。これによれ
ば，テープを１枚貼るだけで熱抵抗は20％も低減し，２
枚，３枚と重ね貼りしても熱抵抗はほとんど低下しな
い。すなわち，Fan-out型のテープ式には0.1mm厚の薄い
アルミニウムテープを貼れば十分な放熱効果が得られる
ことがわかる。解析では測定値に比べアルミニウムテー
プの効果が大きく出ているものの，0.1mmから0.3mm の
間において熱抵抗がほとんど低下しない傾向は一致して
いる。また，解析によればアルミニウムテープの厚さは
0.05mmから熱抵抗はほとんど低下しなくなっており，0.
05mmでも十分な放熱効果が得られる見通しがあることを
示している。次に図３２に外形が17.5mm角と大きいFan-
out型のテープ式BGAに厚さと材料の異なる放熱板を付け
た場合の熱抵抗解析値を示す。熱伝導率が0.2W/(mm℃）
のアルミニウムと熱伝導率が0.3W/(mm℃）の銅では，若
干銅のヒートスプレッダで熱抵抗が低いが大差はない。
また，0.1mmと薄いヒートスプレッダを設けただけでも
熱抵抗を40%低減できることがわかった。ヒートスプレ
ッダの厚さは0.15mmから熱抵抗がほとんど低下しない傾
向が見られた。図３２の例はチップ寸法に対する外形の
比が図３１の例に比べかなり大きいため，放熱効果が大
きく，またヒートスプレッダも厚いところから飽和状態
が始まると考えられる。
に，放熱板の厚さと放熱効果の検討を行った。図３１に
外形が10.5mm角，半導体素子寸法が6.3 mm角，スティフ
ナ幅が1.45 mmのテープ式のFan-out型BGAに半導体素子
とスティフナをカバーするように0.1mm厚のアルミニウ
ムテープを重ね貼りした際の半導体装置の熱抵抗を示
す。プロットが測定値，線が解析値を表す。これによれ
ば，テープを１枚貼るだけで熱抵抗は20％も低減し，２
枚，３枚と重ね貼りしても熱抵抗はほとんど低下しな
い。すなわち，Fan-out型のテープ式には0.1mm厚の薄い
アルミニウムテープを貼れば十分な放熱効果が得られる
ことがわかる。解析では測定値に比べアルミニウムテー
プの効果が大きく出ているものの，0.1mmから0.3mm の
間において熱抵抗がほとんど低下しない傾向は一致して
いる。また，解析によればアルミニウムテープの厚さは
0.05mmから熱抵抗はほとんど低下しなくなっており，0.
05mmでも十分な放熱効果が得られる見通しがあることを
示している。次に図３２に外形が17.5mm角と大きいFan-
out型のテープ式BGAに厚さと材料の異なる放熱板を付け
た場合の熱抵抗解析値を示す。熱伝導率が0.2W/(mm℃）
のアルミニウムと熱伝導率が0.3W/(mm℃）の銅では，若
干銅のヒートスプレッダで熱抵抗が低いが大差はない。
また，0.1mmと薄いヒートスプレッダを設けただけでも
熱抵抗を40%低減できることがわかった。ヒートスプレ
ッダの厚さは0.15mmから熱抵抗がほとんど低下しない傾
向が見られた。図３２の例はチップ寸法に対する外形の
比が図３１の例に比べかなり大きいため，放熱効果が大
きく，またヒートスプレッダも厚いところから飽和状態
が始まると考えられる。
【０００７】以上の検討の結果，テープ式のFan-out型B
GAの放熱性を高めるために必要な放熱板の厚さは0.15 m
m以下で十分であり，この厚さは従来例で使用されてき
た放熱板に比べると薄い。特にアルミニウムは0.15 mm
の厚さでも剛性は小さいため，Fan-out型BGAの特長を温
存しつつ放熱性を高めることができる。
GAの放熱性を高めるために必要な放熱板の厚さは0.15 m
m以下で十分であり，この厚さは従来例で使用されてき
た放熱板に比べると薄い。特にアルミニウムは0.15 mm
の厚さでも剛性は小さいため，Fan-out型BGAの特長を温
存しつつ放熱性を高めることができる。
【０００８】ヒートスプレッダ材料の縦弾性係数(E)と
板厚(t)からヒートスプレッダの曲げ剛性はEt3に比例す
る。また材料が塑性変形する荷重は，降伏応力に比例す
る。ここで，0.15 mm厚のアルミニウムと等価な剛性を
持つ銅の厚さを考察してみる。アルミニウムの縦弾性係
数は約7000MPaであり，0.15 mm厚時の剛性Et3は236MPam
m3である。降伏応力はアルミニウムが152MPa，銅が309M
Paであり，アルミニウムは銅の約半分である。したがっ
て銅の場合，剛性Et3はアルミニウムの半分の118MPamm3
で等価となる。銅の縦弾性係数は約118000 MPaであるた
め，118 MPamm3の剛性を持つ銅の板厚は0.1 mmである。
したがって材料が銅の場合，板厚は0.1mm以下にすべき
である。このことは，リードフレーム材で一般的な銅合
金の厚さ0.125 mmでは不適当であり，たとえば市販の銅
テープの厚さである0.076 mmなどが適している。箔厚さ
の下限は期待する放熱効果の大小によって変化するが，
入手しやすい工業用アルミ箔の厚さ0.015 mmが実用的な
下限と思われる。図３１と図３２の比較からわかるよう
に，パッケージ外形と半導体素子の大きさによって必要
十分な厚さには多少の変動はある。しかしながら，ここ
で記した厚さの金属テープは量産されているため，入手
しやすくかつ安価であり大量生産される半導体パッケー
ジに適していると思われる。◆アルミニウムの線膨張係
数は２２×10~6 /℃，銅の線膨張係数は１６×10~6 /℃
であり，半導体素子の３×10~6 /℃に比べかなり大き
い。このため，素子とスティフナとアルミニウムテープ
で接続する際には，たるみを作った方が良い。
板厚(t)からヒートスプレッダの曲げ剛性はEt3に比例す
る。また材料が塑性変形する荷重は，降伏応力に比例す
る。ここで，0.15 mm厚のアルミニウムと等価な剛性を
持つ銅の厚さを考察してみる。アルミニウムの縦弾性係
数は約7000MPaであり，0.15 mm厚時の剛性Et3は236MPam
m3である。降伏応力はアルミニウムが152MPa，銅が309M
Paであり，アルミニウムは銅の約半分である。したがっ
て銅の場合，剛性Et3はアルミニウムの半分の118MPamm3
で等価となる。銅の縦弾性係数は約118000 MPaであるた
め，118 MPamm3の剛性を持つ銅の板厚は0.1 mmである。
したがって材料が銅の場合，板厚は0.1mm以下にすべき
である。このことは，リードフレーム材で一般的な銅合
金の厚さ0.125 mmでは不適当であり，たとえば市販の銅
テープの厚さである0.076 mmなどが適している。箔厚さ
の下限は期待する放熱効果の大小によって変化するが，
入手しやすい工業用アルミ箔の厚さ0.015 mmが実用的な
下限と思われる。図３１と図３２の比較からわかるよう
に，パッケージ外形と半導体素子の大きさによって必要
十分な厚さには多少の変動はある。しかしながら，ここ
で記した厚さの金属テープは量産されているため，入手
しやすくかつ安価であり大量生産される半導体パッケー
ジに適していると思われる。◆アルミニウムの線膨張係
数は２２×10~6 /℃，銅の線膨張係数は１６×10~6 /℃
であり，半導体素子の３×10~6 /℃に比べかなり大き
い。このため，素子とスティフナとアルミニウムテープ
で接続する際には，たるみを作った方が良い。
【０００９】放熱板は薄い材料で十分であることがわか
ったが，剛性のあるスティフナを付けることは構造上必
須である。その理由は，以下に述べる通りである。BGA
の外部端子は基板実装時に目視による外観検査ができな
いため，電気的な接続信頼性を確保するために外部端子
には100μm以下の平坦度が要求されている。この平坦度
は接着剤の塗布むらや外部端子（一例として球状電極）
のばらつきを含めた値であるため，外部端子を搭載する
面には100μm以下の厳しい平坦度が要求される。このた
め，外部端子の直上には剛性の高いスティフナが必要で
ある。以上の検討より，Fan-out型BGA最適な構成として
は，放熱板には薄く剛性の小さい金属箔あるいはテープ
を使用し，スティフナには剛性の大きい厚めの金属板を
使用すること望ましいことが明らかとなった。テープを
使用すると，どのような厚さの半導体素子とスティフナ
の組み合わせでも柔軟に対応できるという利点もでてく
る。
ったが，剛性のあるスティフナを付けることは構造上必
須である。その理由は，以下に述べる通りである。BGA
の外部端子は基板実装時に目視による外観検査ができな
いため，電気的な接続信頼性を確保するために外部端子
には100μm以下の平坦度が要求されている。この平坦度
は接着剤の塗布むらや外部端子（一例として球状電極）
のばらつきを含めた値であるため，外部端子を搭載する
面には100μm以下の厳しい平坦度が要求される。このた
め，外部端子の直上には剛性の高いスティフナが必要で
ある。以上の検討より，Fan-out型BGA最適な構成として
は，放熱板には薄く剛性の小さい金属箔あるいはテープ
を使用し，スティフナには剛性の大きい厚めの金属板を
使用すること望ましいことが明らかとなった。テープを
使用すると，どのような厚さの半導体素子とスティフナ
の組み合わせでも柔軟に対応できるという利点もでてく
る。
【００１０】本願発明の半導体装置は、一主面に電極が
形成された半導体素子と、前記半導体素子の外縁部より
も外側に配置された、一主面に多数の配線パターンと外
部接続端子取付用のバンプランドが形成された絶縁テー
プとを有し、前記配線パターンと前記半導体素子の電極
とは電気的に接続されており、前記配線パターンと前記
半導体素子の電極との電気的接続部が樹脂で覆われてい
る半導体装置において、次の構成を備えたことを特徴と
する。
形成された半導体素子と、前記半導体素子の外縁部より
も外側に配置された、一主面に多数の配線パターンと外
部接続端子取付用のバンプランドが形成された絶縁テー
プとを有し、前記配線パターンと前記半導体素子の電極
とは電気的に接続されており、前記配線パターンと前記
半導体素子の電極との電気的接続部が樹脂で覆われてい
る半導体装置において、次の構成を備えたことを特徴と
する。
【００１１】（１）：前記半導体素子の前記電極が形成
された面とは反対側の面と前記絶縁テープの前記配線パ
ターンが形成された面とは反対側の面とが箔状の放熱部
材により熱的に接続されていること。
された面とは反対側の面と前記絶縁テープの前記配線パ
ターンが形成された面とは反対側の面とが箔状の放熱部
材により熱的に接続されていること。
【００１２】（２）：前記絶縁フィルムの前記配線パタ
ーンが形成された面とは反対側の面には板状部材が設け
られており、前記半導体素子の前記電極が形成された面
とは反対側の面と前記板状部材とが箔状の放熱部材によ
り熱的に接続されていること。
ーンが形成された面とは反対側の面には板状部材が設け
られており、前記半導体素子の前記電極が形成された面
とは反対側の面と前記板状部材とが箔状の放熱部材によ
り熱的に接続されていること。
【００１３】放熱部材（ヒートシンク）として薄く柔ら
かい箔状もしくはテープ状の金属を用いる。ヒートシン
クが薄く柔らかいと，テープ式のFan-out型半導体装置
の柔軟性と軽量性を確保しつつ放熱性を高めることがで
きる。また，半導体素子と金属部材（スティフナ）の様
々な組み合わせによって生じる段差にも柔軟に対応する
ことができる。◆ヒートシンクは半導体素子の熱を外部
電極端子へ伝導させることが目的であるから，外部電極
端子の直上に金属製のスティフナが付いている場合は，
スティフナと半導体素子の一部がヒートシンクで接続さ
れていれば良い。
かい箔状もしくはテープ状の金属を用いる。ヒートシン
クが薄く柔らかいと，テープ式のFan-out型半導体装置
の柔軟性と軽量性を確保しつつ放熱性を高めることがで
きる。また，半導体素子と金属部材（スティフナ）の様
々な組み合わせによって生じる段差にも柔軟に対応する
ことができる。◆ヒートシンクは半導体素子の熱を外部
電極端子へ伝導させることが目的であるから，外部電極
端子の直上に金属製のスティフナが付いている場合は，
スティフナと半導体素子の一部がヒートシンクで接続さ
れていれば良い。
【００１４】素子とヒートシンクの線膨張係数差から温
度上昇時には，素子がせん断方向の引っ張り応力を受け
るため，接着層が破壊される恐れがある。したがって，
ヒートシンクには若干たるみを持たせて貼る方が良い。
また，金属製のスティフナがある場合は，スティフナ外
形よりも小さいヒートシンクを用いれば，放熱性を損な
わずに応力を緩和することができる。スティフナが金属
でない場合は，スティフナと配線テープの間にヒートシ
ンクを配置すれば良い。
度上昇時には，素子がせん断方向の引っ張り応力を受け
るため，接着層が破壊される恐れがある。したがって，
ヒートシンクには若干たるみを持たせて貼る方が良い。
また，金属製のスティフナがある場合は，スティフナ外
形よりも小さいヒートシンクを用いれば，放熱性を損な
わずに応力を緩和することができる。スティフナが金属
でない場合は，スティフナと配線テープの間にヒートシ
ンクを配置すれば良い。
【００１５】（３）：（１）または（２）において、前
記箔状部材は前記半導体素子の前記電極が形成された面
とは反対側の面の一部が露出するように形成されてるこ
と。◆（４）：（３）において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
と。
記箔状部材は前記半導体素子の前記電極が形成された面
とは反対側の面の一部が露出するように形成されてるこ
と。◆（４）：（３）において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
と。
【００１６】ヒートシンクを貼る工程の前後に半導体素
子の電極形成面と側面を樹脂で保護する工程がある。樹
脂で保護される前にヒートシンクを貼る場合は，樹脂充
填時のボイド発生を抑制するために空気穴があると良
い。樹脂で保護された後にテープを貼る場合は，空気穴
はなくても良い。しかしながら半導体素子とスティフナ
が面一でない場合は，パッケージ全域を覆うようなヒー
トシンクを貼ると皺ができやすい。したがって，皺を回
避するために切り込みを設けたり，ヒートシンクを十字
形状にすると良い。
子の電極形成面と側面を樹脂で保護する工程がある。樹
脂で保護される前にヒートシンクを貼る場合は，樹脂充
填時のボイド発生を抑制するために空気穴があると良
い。樹脂で保護された後にテープを貼る場合は，空気穴
はなくても良い。しかしながら半導体素子とスティフナ
が面一でない場合は，パッケージ全域を覆うようなヒー
トシンクを貼ると皺ができやすい。したがって，皺を回
避するために切り込みを設けたり，ヒートシンクを十字
形状にすると良い。
【００１７】（５）：（１）乃至（４）のいずれかに記
載の半導体装置において，前記放熱部材の材料が厚さ0.
015mm〜0.15mmのアルミニウムまたはアルミニウム合金
であること。◆ （６）：（１）乃至（４）のいずれかに記載の半導体装
置において，前記放熱部材の材料が厚さ0.015mm〜0.1mm
の銅または銅合金であること。
載の半導体装置において，前記放熱部材の材料が厚さ0.
015mm〜0.15mmのアルミニウムまたはアルミニウム合金
であること。◆ （６）：（１）乃至（４）のいずれかに記載の半導体装
置において，前記放熱部材の材料が厚さ0.015mm〜0.1mm
の銅または銅合金であること。
【００１８】材料がアルミニウムの場合は厚さが0.15 m
m程度でも軽く，柔軟性があるためヒートシンクとして
用いることができる。しかしながら，材料が銅の場合は
0.15mmでは剛性が高すぎる。周知のリードフレーム材で
一般的な厚さは0.125 mmであるが，この厚さも剛性が高
すぎる。先の検討より，銅製のヒートシンクの厚さは0.
1 mm以下である。箔が薄すぎて破れ易い場合には，箔と
ポリイミドテープを張り合わせたヒートシンクが良い。
m程度でも軽く，柔軟性があるためヒートシンクとして
用いることができる。しかしながら，材料が銅の場合は
0.15mmでは剛性が高すぎる。周知のリードフレーム材で
一般的な厚さは0.125 mmであるが，この厚さも剛性が高
すぎる。先の検討より，銅製のヒートシンクの厚さは0.
1 mm以下である。箔が薄すぎて破れ易い場合には，箔と
ポリイミドテープを張り合わせたヒートシンクが良い。
【００１９】ヒートシンクの一部の長さがパッケージ外
形よりも大きく，実装基板の表面に接着されていると，
放熱効果をさらに高めることができる。あるいは，ヒー
トシンクの一部が実装基板の接地層に接続されていると
ノイズ低減効果も得られる。◆Fan-out型のBGAの半導体
素子がシリコン基板上に半導体素子が複数個配置された
マルチチップモジュールであると実装密度を高めること
ができる。
形よりも大きく，実装基板の表面に接着されていると，
放熱効果をさらに高めることができる。あるいは，ヒー
トシンクの一部が実装基板の接地層に接続されていると
ノイズ低減効果も得られる。◆Fan-out型のBGAの半導体
素子がシリコン基板上に半導体素子が複数個配置された
マルチチップモジュールであると実装密度を高めること
ができる。
【００２０】
【発明の実施の形態】本発明の第一実施例による半導体
装置の断面図を図１に示す。半導体素子１は絶縁テープ
２に形成された配線３から延長されたインナーリード４
と素子電極５で電気的に接続されており，バンプランド
６以外の配線３はレジスト７で被覆されている。バンプ
ランド６には外部端子として球状電極８が接続されてい
る。インナーリード４と半導体素子１の電極５との接続
部は樹脂９によって封止されている。絶縁テープ２の配
線形成面の裏面には，接着層１０を介して金属製のステ
ィフナ１１が接着されている。スティフナ１１と半導体
素子１の上表面の一部には，薄いヒートシンク１２が接
着層１３を介して接着され，ヒートシンク１２の中心に
は開口部１４が設けられ，半導体素子１の裏面が露出し
ている。
装置の断面図を図１に示す。半導体素子１は絶縁テープ
２に形成された配線３から延長されたインナーリード４
と素子電極５で電気的に接続されており，バンプランド
６以外の配線３はレジスト７で被覆されている。バンプ
ランド６には外部端子として球状電極８が接続されてい
る。インナーリード４と半導体素子１の電極５との接続
部は樹脂９によって封止されている。絶縁テープ２の配
線形成面の裏面には，接着層１０を介して金属製のステ
ィフナ１１が接着されている。スティフナ１１と半導体
素子１の上表面の一部には，薄いヒートシンク１２が接
着層１３を介して接着され，ヒートシンク１２の中心に
は開口部１４が設けられ，半導体素子１の裏面が露出し
ている。
【００２１】ヒートシンク１２には，無酸素銅や銅合
金，あるいはアルミニウムなどの熱伝導率の大きい金属
を用いることが望ましい。ヒートシンクがアルミニウム
の場合，ヒートシンク１２の厚さは，0.015〜0.15 mmと
し，無酸素銅や銅合金の場合，ヒートシンク１２の厚さ
は，0.015〜0.1 mmとする。球状電極８には，はんだボ
ールなどを用いる。絶縁テープ２にはポリイミド，配線
には銅配線などを用いる。半導体素子１への電気的なア
クセスによって生じる熱は半導体素子１の裏面からヒー
トシンク１２を介してスティフナ１１へ伝導し，球状電
極８を介して実装基板（図示なし）等へ放熱される。
金，あるいはアルミニウムなどの熱伝導率の大きい金属
を用いることが望ましい。ヒートシンクがアルミニウム
の場合，ヒートシンク１２の厚さは，0.015〜0.15 mmと
し，無酸素銅や銅合金の場合，ヒートシンク１２の厚さ
は，0.015〜0.1 mmとする。球状電極８には，はんだボ
ールなどを用いる。絶縁テープ２にはポリイミド，配線
には銅配線などを用いる。半導体素子１への電気的なア
クセスによって生じる熱は半導体素子１の裏面からヒー
トシンク１２を介してスティフナ１１へ伝導し，球状電
極８を介して実装基板（図示なし）等へ放熱される。
【００２２】第一実施例による半導体装置の斜視図を図
２に示す。ヒートシンク１２の中心部に開口部１４が有
り，半導体素子１の裏面の一部が露出している。半導体
素子１の裏面にナンバーや文字などの素子の情報が印刷
されている場合，目視で確認することができる。◆さら
に図３に示すように、ヒートシンク１２の中心部に開口
部１４が有り，さらに開口部１４には切込み１５があっ
ても良い。ヒートシンク開口部の切込み１５により，半
導体装置にヒートシンク１２を貼る際に半導体素子側面
の空気を十分に脱気し，半導体素子１の形状に沿ってヒ
ートシンク１２を密着させることができる。もしくは，
ヒートシンク１２接着後に樹脂封止を行う場合，半導体
素子側面の空気を逃がすことができ，樹脂内のボイド発
生を抑制することができる。
２に示す。ヒートシンク１２の中心部に開口部１４が有
り，半導体素子１の裏面の一部が露出している。半導体
素子１の裏面にナンバーや文字などの素子の情報が印刷
されている場合，目視で確認することができる。◆さら
に図３に示すように、ヒートシンク１２の中心部に開口
部１４が有り，さらに開口部１４には切込み１５があっ
ても良い。ヒートシンク開口部の切込み１５により，半
導体装置にヒートシンク１２を貼る際に半導体素子側面
の空気を十分に脱気し，半導体素子１の形状に沿ってヒ
ートシンク１２を密着させることができる。もしくは，
ヒートシンク１２接着後に樹脂封止を行う場合，半導体
素子側面の空気を逃がすことができ，樹脂内のボイド発
生を抑制することができる。
【００２３】第一実施例の製造工程を図２３から図２６
に示す。図２３に示すように，絶縁テープ２には開口部
２０が複数個形成され，搬送用の孔２１が設けてある。
テープ搬送用の孔２１は，リール（図示せず）などによ
るテープの送り出しや巻き取りなどに利用される。イン
ナーリード４はテープ開口部２０の内側に突出し，配線
はレジスト７で被覆され，バンプランド６のみがテープ
２表面に露出している。各開口部２０に半導体素子１を
位置決めする。次に図２４に示すように半導体素子の電
極とインナーリード４を接続し，接着剤１０が塗布され
たスティフナ１１を各半導体素子１に位置決めして接着
する。次に図２５に示すように半導体素子１とインナー
リード４との接続部を含む半導体素子の表面を樹脂９で
封止し，接着剤１３の付いたヒートシンク１２を開口部
１４を半導体素子に合わせて貼る。樹脂封止はポッティ
ングでもモールド型を用いるトランスファモールドでも
どちらでも良い。最後に図２６に示すようにバンプラン
ド６に球状電極８をつけて，個々の半導体装置を絶縁テ
ープ２から切り抜く。
に示す。図２３に示すように，絶縁テープ２には開口部
２０が複数個形成され，搬送用の孔２１が設けてある。
テープ搬送用の孔２１は，リール（図示せず）などによ
るテープの送り出しや巻き取りなどに利用される。イン
ナーリード４はテープ開口部２０の内側に突出し，配線
はレジスト７で被覆され，バンプランド６のみがテープ
２表面に露出している。各開口部２０に半導体素子１を
位置決めする。次に図２４に示すように半導体素子の電
極とインナーリード４を接続し，接着剤１０が塗布され
たスティフナ１１を各半導体素子１に位置決めして接着
する。次に図２５に示すように半導体素子１とインナー
リード４との接続部を含む半導体素子の表面を樹脂９で
封止し，接着剤１３の付いたヒートシンク１２を開口部
１４を半導体素子に合わせて貼る。樹脂封止はポッティ
ングでもモールド型を用いるトランスファモールドでも
どちらでも良い。最後に図２６に示すようにバンプラン
ド６に球状電極８をつけて，個々の半導体装置を絶縁テ
ープ２から切り抜く。
【００２４】第一実施例の製造工程の図２３から図２６
では，スティフナ１１接着後に樹脂封止を行い，ヒート
シンク１２を接着したが，スティフナ１１接着後にヒー
トシンク１２を接着し樹脂封止を行う，あるいは，樹脂
封止後にスティフナ１１を接着し，ヒートシンクを接着
しても良い。
では，スティフナ１１接着後に樹脂封止を行い，ヒート
シンク１２を接着したが，スティフナ１１接着後にヒー
トシンク１２を接着し樹脂封止を行う，あるいは，樹脂
封止後にスティフナ１１を接着し，ヒートシンクを接着
しても良い。
【００２５】本発明の第二実施例による半導体装置の断
面図を図４に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と電極部
５で電気的に接続されており，絶縁テープ上の配線は，
バンプランド６以外の配線３がレジスト７で被覆されて
いる。バンプランド６には外部端子である球状電極８が
接続されている。インナーリード４と半導体素子１の電
極５との接続部は樹脂９によって封止されている。絶縁
テープ２の配線形成面の裏面には，接着層１０を介して
金属製のスティフナ１１（１１a、１１b）が接着されて
いる。ヒートシンク１２はスティフナ１１a側から半導
体素子１を経てスティフナ１１b側まで接着層１３を介
して接着されている。
面図を図４に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と電極部
５で電気的に接続されており，絶縁テープ上の配線は，
バンプランド６以外の配線３がレジスト７で被覆されて
いる。バンプランド６には外部端子である球状電極８が
接続されている。インナーリード４と半導体素子１の電
極５との接続部は樹脂９によって封止されている。絶縁
テープ２の配線形成面の裏面には，接着層１０を介して
金属製のスティフナ１１（１１a、１１b）が接着されて
いる。ヒートシンク１２はスティフナ１１a側から半導
体素子１を経てスティフナ１１b側まで接着層１３を介
して接着されている。
【００２６】第二実施例による半導体装置の斜視図を図
５に示す。ヒートシンク１２は長方形であり，４辺のス
ティフナの一組の対向する２辺，すなわちスティフナ１
１a側からスティフナ１１b側までおよび，半導体素子１
の裏面のほぼ全面に接着されている。
５に示す。ヒートシンク１２は長方形であり，４辺のス
ティフナの一組の対向する２辺，すなわちスティフナ１
１a側からスティフナ１１b側までおよび，半導体素子１
の裏面のほぼ全面に接着されている。
【００２７】第二実施例による半導体装置の別の斜視図
を図６に示す。ヒートシンク１２は十字形であり，４辺
のスティフナと半導体素子１の裏面のほぼ全面に接着さ
れている。第二実施例による半導体装置の別の斜視図を
図７に示す。ヒートシンク１２は半導体装置の略投影面
積大の大きさがあり，半導体素子１とスティフナ１１上
面全域に接着されている。
を図６に示す。ヒートシンク１２は十字形であり，４辺
のスティフナと半導体素子１の裏面のほぼ全面に接着さ
れている。第二実施例による半導体装置の別の斜視図を
図７に示す。ヒートシンク１２は半導体装置の略投影面
積大の大きさがあり，半導体素子１とスティフナ１１上
面全域に接着されている。
【００２８】第二実施例による半導体装置の別の斜視図
を図８に示す。ヒートシンク１２は半導体装置の略投影
面積大の大きさがあり，半導体素子１とスティフナ１１
上面全域に接着されている。さらに，ヒートシンク１２
には空気穴２８が設けられている。ヒートシンク１２搭
載後に半導体素子を樹脂封止する場合，樹脂内のボイド
発生を抑制することができる。
を図８に示す。ヒートシンク１２は半導体装置の略投影
面積大の大きさがあり，半導体素子１とスティフナ１１
上面全域に接着されている。さらに，ヒートシンク１２
には空気穴２８が設けられている。ヒートシンク１２搭
載後に半導体素子を樹脂封止する場合，樹脂内のボイド
発生を抑制することができる。
【００２９】本発明の第三実施例による半導体装置の断
面図を図９に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子として球状電極８が接続されている。イン
ナーリード４と半導体素子１の電極５との接続部は樹脂
９によって封止されている。絶縁テープ２の配線形成面
の裏面には，接着層１０を介して金属製のスティフナ１
１が接着されている。スティフナ１１の上表面の一部と
半導体素子１の上表面の一部には，薄いヒートシンク１
２が接着層１３を介して接着され，ヒートシンク１２の
中心には開口部１４が設けられ，半導体素子１の裏面が
露出している。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さい。
面図を図９に示す。半導体素子１は絶縁テープ２に形成
された配線３から延長されたインナーリード４と素子電
極５で電気的に接続されており，バンプランド６以外の
配線３はレジスト７で被覆されている。バンプランド６
には外部端子として球状電極８が接続されている。イン
ナーリード４と半導体素子１の電極５との接続部は樹脂
９によって封止されている。絶縁テープ２の配線形成面
の裏面には，接着層１０を介して金属製のスティフナ１
１が接着されている。スティフナ１１の上表面の一部と
半導体素子１の上表面の一部には，薄いヒートシンク１
２が接着層１３を介して接着され，ヒートシンク１２の
中心には開口部１４が設けられ，半導体素子１の裏面が
露出している。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さい。
【００３０】第三実施例による半導体装置の斜視図を図
１０に示す。ヒートシンク１２の中心部に開口部１４が
有り，さらに開口部１４には切込み１５があっても良
い。ヒートシンク開口部の切込み１５により，半導体装
置にヒートシンク１２を貼る際に半導体素子側面の空気
を十分に脱気し，半導体素子１の形状に沿ってヒートシ
ンク１２を密着させることができる。もしくは，ヒート
シンク１２接着後に樹脂封止を行う場合，半導体素子側
面の空気を逃がすことができ，樹脂内のボイド発生を抑
制することができる。ヒートシンク１２の外形はスティ
フナ１１の外形よりも小さいが，スティフナへ熱を伝導
させる機能を果たしている。
１０に示す。ヒートシンク１２の中心部に開口部１４が
有り，さらに開口部１４には切込み１５があっても良
い。ヒートシンク開口部の切込み１５により，半導体装
置にヒートシンク１２を貼る際に半導体素子側面の空気
を十分に脱気し，半導体素子１の形状に沿ってヒートシ
ンク１２を密着させることができる。もしくは，ヒート
シンク１２接着後に樹脂封止を行う場合，半導体素子側
面の空気を逃がすことができ，樹脂内のボイド発生を抑
制することができる。ヒートシンク１２の外形はスティ
フナ１１の外形よりも小さいが，スティフナへ熱を伝導
させる機能を果たしている。
【００３１】本発明の第四実施例による半導体装置の断
面図を図１１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１０を介
して金属製のスティフナ１１（１１a、１１b）が接着さ
れている。ヒートシンク１２はスティフナ１１a側の途
中から半導体素子１を経てスティフナ１１b側の途中ま
で接着層１３を介して接着されている。ヒートシンク１
２の外形はスティフナ１１の外形よりも小さい。
面図を図１１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１０を介
して金属製のスティフナ１１（１１a、１１b）が接着さ
れている。ヒートシンク１２はスティフナ１１a側の途
中から半導体素子１を経てスティフナ１１b側の途中ま
で接着層１３を介して接着されている。ヒートシンク１
２の外形はスティフナ１１の外形よりも小さい。
【００３２】第四実施例による半導体装置の斜視図を図
１２に示す。ヒートシンク１２は十字形であり，４辺の
スティフナの一部と半導体素子１の裏面のほぼ全面に接
着されている。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さいが，スティフナへ熱を伝導させる
機能を果たしている。
１２に示す。ヒートシンク１２は十字形であり，４辺の
スティフナの一部と半導体素子１の裏面のほぼ全面に接
着されている。ヒートシンク１２の外形はスティフナ１
１の外形よりも小さいが，スティフナへ熱を伝導させる
機能を果たしている。
【００３３】第五実施例による半導体装置の断面図を図
１３に示す。ヒートシンク１２以外の構成は第一実施例
と同じであるが，第五実施例のようにヒートシンク１２
にはたるみ２７を設けている。半導体素子１とヒートシ
ンク１２の線膨張係数差から温度上昇時には，半導体素
子１がせん断方向の引っ張り応力を受けるため，接着層
１０が破壊される恐れがある。したがって，応力を緩和
する目的でヒートシンク１２にはたるみ２７を設けてい
る。
１３に示す。ヒートシンク１２以外の構成は第一実施例
と同じであるが，第五実施例のようにヒートシンク１２
にはたるみ２７を設けている。半導体素子１とヒートシ
ンク１２の線膨張係数差から温度上昇時には，半導体素
子１がせん断方向の引っ張り応力を受けるため，接着層
１０が破壊される恐れがある。したがって，応力を緩和
する目的でヒートシンク１２にはたるみ２７を設けてい
る。
【００３４】本発明の第六実施例による半導体装置の断
面図を図１４に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１６を介
してヒートシンク１２が接着されている。ヒートシンク
の開口部１４は半導体素子１の裏面に接着されている。
ヒートシンク１２はあらかじめ絶縁テープの配線裏面に
形成されていても良い。また，ヒートシンク１２の直下
に球状電極８があるため，スティフナ１１は金属製でな
く，樹脂やセラミックなどでも良い。素子の熱をスティ
フナを介さずに球状電極８へ伝導することができため放
熱効果が高い。◆また図１５に示すように、ヒートシン
クの開口部１４は半導体素子１の側面に接着されていて
も良い。
面図を図１４に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と電極
部５で電気的に接続されており，絶縁テープ上の配線
は，バンプランド６以外の配線３がレジスト７で被覆さ
れている。バンプランド６には外部端子である球状電極
８が接続されている。インナーリード４と半導体素子１
の電極５との接続部は樹脂９によって封止されている。
絶縁テープ２の配線形成面の裏面には，接着層１６を介
してヒートシンク１２が接着されている。ヒートシンク
の開口部１４は半導体素子１の裏面に接着されている。
ヒートシンク１２はあらかじめ絶縁テープの配線裏面に
形成されていても良い。また，ヒートシンク１２の直下
に球状電極８があるため，スティフナ１１は金属製でな
く，樹脂やセラミックなどでも良い。素子の熱をスティ
フナを介さずに球状電極８へ伝導することができため放
熱効果が高い。◆また図１５に示すように、ヒートシン
クの開口部１４は半導体素子１の側面に接着されていて
も良い。
【００３５】第六実施例による半導体装置の斜視図を図
１６に示す。ヒートシンク１２の中心部に開口部１４と
切り込み１５が有り，半導体素子１の裏面の一部が露出
している。スティフナ１１はヒートシンク１２の上に配
置されている。チップ側面に樹脂が充填された場合，開
口部の切り込み１５から脱気されるため，樹脂内にボイ
ドが生じにくい。
１６に示す。ヒートシンク１２の中心部に開口部１４と
切り込み１５が有り，半導体素子１の裏面の一部が露出
している。スティフナ１１はヒートシンク１２の上に配
置されている。チップ側面に樹脂が充填された場合，開
口部の切り込み１５から脱気されるため，樹脂内にボイ
ドが生じにくい。
【００３６】本発明の第七実施例による半導体装置の断
面図を図１７に示す。二つ以上の半導体素子１a，１bは
シリコン基板１７の回路面を上向きにフリップチップ接
続され，マルチチップモジュール１８を形成している。
絶縁テープ２に形成された配線３から延長されたインナ
ーリード４はシリコン基板の電極１９に電気的に接続さ
れており，絶縁テープ上の配線は，バンプランド６以外
の配線３がレジスト７で被覆されている。バンプランド
６には外部端子である球状電極８が接続されている。イ
ンナーリード４とシリコン基板の電極１９との接続部，
およびマルチチップモジュールの回路形成面は樹脂９に
よって封止されている。絶縁テープ２の配線形成面の裏
面には，接着層１０を介して金属製のスティフナ１１が
接着されている。スティフナ１１とシリコン基板１７の
裏面の一部には，ヒートシンク１２が接着層１３を介し
て接着され，ヒートシンク１２の中心部には開口部１４
が設けられている。図１７では，ヒートシンク１２の中
心部には開口部１４が設けられているが，図５や図６の
ように開口部を持たずに長方形や十字形の形状でも良
い。また，図１４のようにヒートシンク１２上にスティ
フナ１１が設けられていても良い。
面図を図１７に示す。二つ以上の半導体素子１a，１bは
シリコン基板１７の回路面を上向きにフリップチップ接
続され，マルチチップモジュール１８を形成している。
絶縁テープ２に形成された配線３から延長されたインナ
ーリード４はシリコン基板の電極１９に電気的に接続さ
れており，絶縁テープ上の配線は，バンプランド６以外
の配線３がレジスト７で被覆されている。バンプランド
６には外部端子である球状電極８が接続されている。イ
ンナーリード４とシリコン基板の電極１９との接続部，
およびマルチチップモジュールの回路形成面は樹脂９に
よって封止されている。絶縁テープ２の配線形成面の裏
面には，接着層１０を介して金属製のスティフナ１１が
接着されている。スティフナ１１とシリコン基板１７の
裏面の一部には，ヒートシンク１２が接着層１３を介し
て接着され，ヒートシンク１２の中心部には開口部１４
が設けられている。図１７では，ヒートシンク１２の中
心部には開口部１４が設けられているが，図５や図６の
ように開口部を持たずに長方形や十字形の形状でも良
い。また，図１４のようにヒートシンク１２上にスティ
フナ１１が設けられていても良い。
【００３７】本発明の第八実施例による半導体装置の斜
視図を図１８に示す。基本構成は第二実施例と同じであ
るが，十字形のヒートシンク１２は半導体装置外形寸法
を超えて長く，ヒートシンクの基板接続部２５が実装基
板（図示なし）に接着されている。本構成により，半導
体素子１の熱を実装基板に直接伝導することができる。
視図を図１８に示す。基本構成は第二実施例と同じであ
るが，十字形のヒートシンク１２は半導体装置外形寸法
を超えて長く，ヒートシンクの基板接続部２５が実装基
板（図示なし）に接着されている。本構成により，半導
体素子１の熱を実装基板に直接伝導することができる。
【００３８】第八実施例による別の半導体装置の斜視図
を図１９に示す。ヒートシンクの基板接続部２５は実装
基板の接地層（図示なし）と電気的に接続されていても
良い。本構成により，半導体素子１の熱を実装基板に直
接伝導することができ，かつノイズ対策も行うことがで
きる。
を図１９に示す。ヒートシンクの基板接続部２５は実装
基板の接地層（図示なし）と電気的に接続されていても
良い。本構成により，半導体素子１の熱を実装基板に直
接伝導することができ，かつノイズ対策も行うことがで
きる。
【００３９】本発明の第九実施例による半導体装置の断
面図を図２０に示す。ヒートシンク１２以外の構成は図
１に示した第一実施例と同様である。ヒートシンク１２
の厚さが薄く破れやすい場合などは，ポリイミドテープ
２９などにあらかじめ形成されたヒートシンク１２を用
いると扱いやすい。
面図を図２０に示す。ヒートシンク１２以外の構成は図
１に示した第一実施例と同様である。ヒートシンク１２
の厚さが薄く破れやすい場合などは，ポリイミドテープ
２９などにあらかじめ形成されたヒートシンク１２を用
いると扱いやすい。
【００４０】本発明の第十実施例による半導体装置の断
面図を図２１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と素子
電極５で電気的に接続されている。また，半導体素子の
直下に弾性体２２を介して設けられたセンターテープ２
４の表面に形成された配線と素子電極５も電気的に接続
されている。バンプランド６以外の配線３はレジスト７
で被覆されている。バンプランド６には外部端子として
球状電極８が接続されている。インナーリード４と半導
体素子１の電極５との接続部は樹脂９によって封止され
ている。絶縁テープ２の配線形成面の裏面には，接着層
１０を介して金属製のスティフナ１１が接着されてい
る。スティフナ１１と半導体素子１の上表面の一部に
は，薄いヒートシンク１２が接着層１３を介して接着さ
れ，ヒートシンク１２の中心には開口部１４が設けら
れ，半導体素子１の裏面が露出している。
面図を図２１に示す。半導体素子１は絶縁テープ２に形
成された配線３から延長されたインナーリード４と素子
電極５で電気的に接続されている。また，半導体素子の
直下に弾性体２２を介して設けられたセンターテープ２
４の表面に形成された配線と素子電極５も電気的に接続
されている。バンプランド６以外の配線３はレジスト７
で被覆されている。バンプランド６には外部端子として
球状電極８が接続されている。インナーリード４と半導
体素子１の電極５との接続部は樹脂９によって封止され
ている。絶縁テープ２の配線形成面の裏面には，接着層
１０を介して金属製のスティフナ１１が接着されてい
る。スティフナ１１と半導体素子１の上表面の一部に
は，薄いヒートシンク１２が接着層１３を介して接着さ
れ，ヒートシンク１２の中心には開口部１４が設けら
れ，半導体素子１の裏面が露出している。
【００４１】第十実施例による半導体装置で使用される
配線テープを裏面から見た平面図を図２２に示す。テー
プはレジスト７で覆われ，バンプランド６のみが露出さ
れている。半導体素子の直下に相当するセンターテープ
２４はブリッジ２３で四隅を保持されている。
配線テープを裏面から見た平面図を図２２に示す。テー
プはレジスト７で覆われ，バンプランド６のみが露出さ
れている。半導体素子の直下に相当するセンターテープ
２４はブリッジ２３で四隅を保持されている。
【００４２】
【発明の効果】本発明は以上に説明したように構成され
ているので，以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接
続されているため，半導体装置の柔軟性を確保しながら
も高い放熱効果を得ることができる。薄いヒートシンク
が使用されているため軽量であり，はんだの疲労破壊寿
命が長くなる。薄いヒートシンクは様々な半導体素子と
スティフナの組み合わせ対し汎用性が高い。ヒートシン
クを基板に接着することで放熱効果を高めることができ
る。ヒートシンクを基板にはんだ付けすることで放熱効
果を高め，かつノイズ対策を行うことができる。
ているので，以下に記載されるような効果を奏する。◆
半導体素子とスティフナが薄く柔軟なヒートシンクで接
続されているため，半導体装置の柔軟性を確保しながら
も高い放熱効果を得ることができる。薄いヒートシンク
が使用されているため軽量であり，はんだの疲労破壊寿
命が長くなる。薄いヒートシンクは様々な半導体素子と
スティフナの組み合わせ対し汎用性が高い。ヒートシン
クを基板に接着することで放熱効果を高めることができ
る。ヒートシンクを基板にはんだ付けすることで放熱効
果を高め，かつノイズ対策を行うことができる。
【図１】 本願発明の第一実施例による半導体装置の断
面図。
面図。
【図２】 本願発明の第一実施例による半導体装置の斜
視図。
視図。
【図３】 本願発明の第一実施例による半導体装置の斜
視図。
視図。
【図４】 本願発明の第二実施例による半導体装置の断
面図。
面図。
【図５】 本願発明の第二実施例による半導体装置の斜
視図。
視図。
【図６】 本願発明の第二実施例による半導体装置の斜
視図。
視図。
【図７】 本願発明の第二実施例による半導体装置の斜
視図。
視図。
【図８】 本願発明の第二実施例による半導体装置の斜
視図。
視図。
【図９】 本願発明の第三実施例による半導体装置の断
面図。
面図。
【図１０】 本願発明の第三実施例による半導体装置の
斜視図。
斜視図。
【図１１】 本願発明の第四実施例による半導体装置の
断面図。
断面図。
【図１２】 本願発明の第四実施例による半導体装置の
斜視図。
斜視図。
【図１３】 本願発明の第五実施例による半導体装置の
断面図。
断面図。
【図１４】 本願発明の第六実施例による半導体装置の
断面図。
断面図。
【図１５】 本願発明の第六実施例による半導体装置の
断面図。
断面図。
【図１６】 本願発明の第六実施例による半導体装置の
斜視図。
斜視図。
【図１７】 本願発明の第七実施例による半導体装置の
断面図。
断面図。
【図１８】 本願発明の第八実施例による半導体装置の
斜視図。
斜視図。
【図１９】 本願発明の第八実施例による半導体装置の
斜視図。
斜視図。
【図２０】 本願発明の第九実施例による半導体装置の
斜視図。
斜視図。
【図２１】 本願発明の第十実施例による半導体装置の
断面図。
断面図。
【図２２】 本願発明の第十実施例による半導体装置の
配線テープの平面図。
配線テープの平面図。
【図２３】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
【図２４】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
【図２５】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
【図２６】 本願発明の第一実施例による半導体装置の
製造方法の一工程を示す斜視図。
製造方法の一工程を示す斜視図。
【図２７】 従来技術のFan-out型BGAの断面図。
【図２８】 従来技術のFan-out型BGAの断面図。
【図２９】 従来技術のFan-out型BGAの断面図。
【図３０】 従来技術のFan-out型BGAの断面図。
【図３１】 本願発明によるパッケージ熱抵抗qjaの測
定値と解析値を表す図。
定値と解析値を表す図。
【図３２】 本願発明によるパッケージ熱抵抗qja解析
値を表す図。
値を表す図。
１…半導体素子，２…絶縁テープ，３…配線，４…イン
ナーリード，５…電極，６…バンプランド，７…レジス
ト，８…球状電極，９…樹脂，１０…接着層，１１…ス
ティフナ，１２…ヒートシンク，１３…接着層，１４…
開口部，１５…開口部の切り込み，１６…接着層，１７
…シリコン基板，１８…マルチチップモジュール，１９
…電極，２０…開口部，２１…テープの搬送用の孔，２
２…弾性体，２３…ブリッジ，２４…センターテープ，
２５…ヒートシンクの基板接続部，２６…はんだ，２７
…テープのたるみ，２８…空気穴，２９…ポリイミドテ
ープ。
ナーリード，５…電極，６…バンプランド，７…レジス
ト，８…球状電極，９…樹脂，１０…接着層，１１…ス
ティフナ，１２…ヒートシンク，１３…接着層，１４…
開口部，１５…開口部の切り込み，１６…接着層，１７
…シリコン基板，１８…マルチチップモジュール，１９
…電極，２０…開口部，２１…テープの搬送用の孔，２
２…弾性体，２３…ブリッジ，２４…センターテープ，
２５…ヒートシンクの基板接続部，２６…はんだ，２７
…テープのたるみ，２８…空気穴，２９…ポリイミドテ
ープ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 春田 亮 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (6)
- 【請求項１】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記半導体素子の前記電極が形成された面とは反対側の面
と前記絶縁テープの前記配線パターンが形成された面と
は反対側の面とが箔状の放熱部材により熱的に接続され
ていることを特徴とする半導体装置。 - 【請求項２】一主面に電極が形成された半導体素子と、
前記半導体素子の外縁部よりも外側に配置された、一主
面に多数の配線パターンと外部接続端子取付用のバンプ
ランドが形成された絶縁テープとを有し、前記配線パタ
ーンと前記半導体素子の電極とは電気的に接続されてお
り、前記配線パターンと前記半導体素子の電極との電気
的接続部が樹脂で覆われている半導体装置において、前
記絶縁フィルムの前記配線パターンが形成された面とは
反対側の面には板状部材が設けられており、前記半導体
素子の前記電極が形成された面とは反対側の面と前記板
状部材とが箔状の放熱部材により熱的に接続されている
ことを特徴とする半導体装置。 - 【請求項３】請求項１または２において、前記箔状部材
は前記半導体素子の前記電極が形成された面とは反対側
の面の一部が露出するように形成されてることを特徴と
する半導体装置。 - 【請求項４】請求項３において、前記箔状部材は前記半
導体素子の側面の一部が露出するように形成されてるこ
とを特徴とする半導体装置。 - 【請求項５】請求項第１乃至４のいずれかに記載の半導
体装置において，前記放熱部材の材料が厚さ0.015mm〜
0.15mmのアルミニウムまたはアルミニウム合金であるこ
とを特徴とする半導体装置。 - 【請求項６】請求項第１乃至４のいずれかに記載の半導
体装置において，前記放熱部材の材料が厚さ0.015mm〜
0.1mmの銅または銅合金であることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05471598A JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11251483A true JPH11251483A (ja) | 1999-09-17 |
| JP3615651B2 JP3615651B2 (ja) | 2005-02-02 |
Family
ID=12978513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05471598A Expired - Fee Related JP3615651B2 (ja) | 1998-03-06 | 1998-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615651B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168244A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2003019655A1 (en) * | 2001-08-23 | 2003-03-06 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module, ic package |
| WO2004107441A1 (en) * | 2003-05-28 | 2004-12-09 | Infineon Technologies Ag | An integrated circuit package employing a flexible substrate |
| WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
| KR100708040B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 |
| JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
| JP2008041910A (ja) * | 2006-08-04 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板 |
| JP2011135110A (ja) * | 2011-04-05 | 2011-07-07 | Nissan Motor Co Ltd | 接合構造 |
| CN102347292A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种新型芯片封装结构 |
| CN106997870A (zh) * | 2016-01-26 | 2017-08-01 | 珠海越亚封装基板技术股份有限公司 | 新型嵌入式封装 |
| KR20170129889A (ko) * | 2015-03-24 | 2017-11-27 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
| US10079194B1 (en) | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
| US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
| CN113163699A (zh) * | 2020-01-22 | 2021-07-23 | 颀邦科技股份有限公司 | 电路板的散热片贴合方法及其贴合装置 |
-
1998
- 1998-03-06 JP JP05471598A patent/JP3615651B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559536B1 (en) | 1999-12-13 | 2003-05-06 | Fujitsu Limited | Semiconductor device having a heat spreading plate |
| US6796024B2 (en) | 1999-12-13 | 2004-09-28 | Fujitsu Limited | Method for making semiconductor device |
| JP2001168244A (ja) * | 1999-12-13 | 2001-06-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100708040B1 (ko) * | 2001-04-20 | 2007-04-16 | 앰코 테크놀로지 코리아 주식회사 | 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법 |
| US7180176B2 (en) | 2001-08-23 | 2007-02-20 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module IC package |
| WO2003019655A1 (en) * | 2001-08-23 | 2003-03-06 | Dowa Mining Co., Ltd. | Radiation plate and power semiconductor module, ic package |
| US7659620B2 (en) | 2003-05-28 | 2010-02-09 | Infineon Technologies, Ag | Integrated circuit package employing a flexible substrate |
| WO2004107441A1 (en) * | 2003-05-28 | 2004-12-09 | Infineon Technologies Ag | An integrated circuit package employing a flexible substrate |
| US9142440B2 (en) | 2004-08-30 | 2015-09-22 | Cypess Semiconductor Corporation | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
| JPWO2006025084A1 (ja) * | 2004-08-30 | 2008-07-31 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
| US7489029B2 (en) | 2004-08-30 | 2009-02-10 | Spansion Llc | Carrier structure for stacked-type semiconductor device, method of producing the same, and method of fabricating stacked-type semiconductor device |
| JP4613367B2 (ja) * | 2004-08-30 | 2011-01-19 | スパンション エルエルシー | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
| WO2006025084A1 (ja) * | 2004-08-30 | 2006-03-09 | Spansion Llc | 積層型半導体装置用キャリア構成、この製造方法及び積層型半導体装置の製造方法 |
| JP2007299887A (ja) * | 2006-04-28 | 2007-11-15 | Toppan Printing Co Ltd | 半導体集積回路素子搭載用基板および半導体装置 |
| JP2008041910A (ja) * | 2006-08-04 | 2008-02-21 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り配線基板 |
| JP2011135110A (ja) * | 2011-04-05 | 2011-07-07 | Nissan Motor Co Ltd | 接合構造 |
| CN102347292A (zh) * | 2011-09-30 | 2012-02-08 | 常熟市广大电器有限公司 | 一种新型芯片封装结构 |
| KR20170129889A (ko) * | 2015-03-24 | 2017-11-27 | 3디 플러스 | 개선된 열저항을 갖는 전자 칩 디바이스 및 연관된 제조 프로세스 |
| CN106997870A (zh) * | 2016-01-26 | 2017-08-01 | 珠海越亚封装基板技术股份有限公司 | 新型嵌入式封装 |
| US10334721B2 (en) | 2017-02-01 | 2019-06-25 | Nec Corporation | Electronic component and electronic component manufacturing method |
| US10079194B1 (en) | 2017-03-07 | 2018-09-18 | Novatek Microelectronics Corp. | Chip on film package |
| US10236234B2 (en) | 2017-03-07 | 2019-03-19 | Novatek Microelectronics Corp. | Chip on film package |
| TWI671862B (zh) * | 2017-03-07 | 2019-09-11 | 聯詠科技股份有限公司 | 薄膜覆晶封裝 |
| CN113163699A (zh) * | 2020-01-22 | 2021-07-23 | 颀邦科技股份有限公司 | 电路板的散热片贴合方法及其贴合装置 |
| JP2021118348A (ja) * | 2020-01-22 | 2021-08-10 | ▲き▼邦科技股▲分▼有限公司 | ヒートシンクの貼付方法及びその貼付装置 |
| US11350518B2 (en) | 2020-01-22 | 2022-05-31 | Chipbond Technology Corporation | Method of attaching heat sinks to a circuit tape |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615651B2 (ja) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002169A (en) | Thermally enhanced tape ball grid array package | |
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US6713856B2 (en) | Stacked chip package with enhanced thermal conductivity | |
| US6650006B2 (en) | Semiconductor package with stacked chips | |
| JP2974552B2 (ja) | 半導体装置 | |
| KR100632459B1 (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| JP4454181B2 (ja) | 半導体装置 | |
| US5905299A (en) | Thermally enhanced thin quad flatpack package | |
| JPH07221218A (ja) | 半導体装置 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JP3615651B2 (ja) | 半導体装置 | |
| US8040682B2 (en) | Semiconductor device | |
| KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JPH03174749A (ja) | 半導体装置 | |
| JP3374812B2 (ja) | 半導体装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JP2016219535A (ja) | 電子回路装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| KR19980083733A (ko) | 열방출 능력이 향상된 박막 볼 그리드 어레이 패키지 | |
| JP3894749B2 (ja) | 半導体装置 | |
| JP3410041B2 (ja) | ハイブリッドモジュール | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| JP2816496B2 (ja) | 電子部品搭載用基板 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |