JPH11237433A - 半導体デバイス試験装置及び半導体デバイス試験方法 - Google Patents
半導体デバイス試験装置及び半導体デバイス試験方法Info
- Publication number
- JPH11237433A JPH11237433A JP10037534A JP3753498A JPH11237433A JP H11237433 A JPH11237433 A JP H11237433A JP 10037534 A JP10037534 A JP 10037534A JP 3753498 A JP3753498 A JP 3753498A JP H11237433 A JPH11237433 A JP H11237433A
- Authority
- JP
- Japan
- Prior art keywords
- test
- dut
- tbn
- semiconductor device
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 回路構成の複雑化を防止し、小型化とコスト
ダウンを図ることが可能な半導体デバイス試験装置を提
供する。 【解決手段】 被測定デバイスＤＵＴ，…が装着された
テストボードＴＢ１，ＴＢ２，…、ＴＢｎについて、使
用するテストボードが指定されると、ＤＵＴ用切替回路
４３によって切り換えを行い、使用するテストボードＴ
Ｂ１，ＴＢ２，…，ＴＢｎに対してのみＤＵＴ用電源回
路４１から電源を供給し、また、ドライバ・コンパレー
タ切替回路４４によって切り換えを行って、使用するテ
ストボードＴＢ１，ＴＢ２，…，ＴＢｎにのみドライバ
・コンパレータ制御回路４２によって試験用パターンを
入力し、被測定デバイスＤＵＴ，…によって処理を実行
させ、その処理結果を判別する事により被試験デバイス
の特性を判別する。
ダウンを図ることが可能な半導体デバイス試験装置を提
供する。 【解決手段】 被測定デバイスＤＵＴ，…が装着された
テストボードＴＢ１，ＴＢ２，…、ＴＢｎについて、使
用するテストボードが指定されると、ＤＵＴ用切替回路
４３によって切り換えを行い、使用するテストボードＴ
Ｂ１，ＴＢ２，…，ＴＢｎに対してのみＤＵＴ用電源回
路４１から電源を供給し、また、ドライバ・コンパレー
タ切替回路４４によって切り換えを行って、使用するテ
ストボードＴＢ１，ＴＢ２，…，ＴＢｎにのみドライバ
・コンパレータ制御回路４２によって試験用パターンを
入力し、被測定デバイスＤＵＴ，…によって処理を実行
させ、その処理結果を判別する事により被試験デバイス
の特性を判別する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
試験を行うデバイス試験装置に係り、詳細には、試験の
対象である被測定デバイスに対する電源供給方法に関す
る。
試験を行うデバイス試験装置に係り、詳細には、試験の
対象である被測定デバイスに対する電源供給方法に関す
る。
【０００２】
【従来の技術】近年、様々な電子機器に用いられる回路
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。ＩＣ、ＬＳＩ（Large Scale Integrated
circuit）等は、大量生産時に多少の特性のばらつきが
生じやすいため、これらの半導体デバイスの試験を行う
半導体デバイス試験装置が用いられてきた。
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。ＩＣ、ＬＳＩ（Large Scale Integrated
circuit）等は、大量生産時に多少の特性のばらつきが
生じやすいため、これらの半導体デバイスの試験を行う
半導体デバイス試験装置が用いられてきた。
【０００３】このような半導体デバイス試験装置におい
ては、より容易に、かつ、短時間で試験を行うことが求
められる。即ち、特性を試験するために多くの手間と時
間を要してしまうと、半導体デバイスの製造工程が増加
し、製造コストの増大を招いてしまう。このため、多数
の半導体デバイスを同時に試験することが可能な半導体
デバイス試験装置が利用されるようになった。
ては、より容易に、かつ、短時間で試験を行うことが求
められる。即ち、特性を試験するために多くの手間と時
間を要してしまうと、半導体デバイスの製造工程が増加
し、製造コストの増大を招いてしまう。このため、多数
の半導体デバイスを同時に試験することが可能な半導体
デバイス試験装置が利用されるようになった。
【０００４】図２は、従来の半導体デバイス試験装置の
一例としての半導体デバイス試験装置１００の構成を示
すブロック図である。この半導体デバイス試験装置１０
０は恒温槽２と制御部７とによって構成され、制御部７
は、コントロール装置７１、パターン発生器７２及び複
数のボード制御部１３１，１３２，…，１３ｎによって
構成されている。さらに、ボード制御部１３１は、ＤＵ
Ｔ用電源回路１１１、ドライバ・コンパレータ制御回路
１２１、ドライバ・コンパレータ回路３１ａａ，…，３
１ｚｚを内部に備え、同様に、ボード制御部１３２，１
３３，…，１３ｎは、ＤＵＴ用電源回路１１２，１１
３，…，１１ｎ、ドライバ・コンパレータ制御回路１２
２，１２３，…，１２ｎ、ドライバ・コンパレータ回路
３２ａａ，３２ｂｂ，…，３ｎａａ，…，３ｎｚｚを内
部に備えている。
一例としての半導体デバイス試験装置１００の構成を示
すブロック図である。この半導体デバイス試験装置１０
０は恒温槽２と制御部７とによって構成され、制御部７
は、コントロール装置７１、パターン発生器７２及び複
数のボード制御部１３１，１３２，…，１３ｎによって
構成されている。さらに、ボード制御部１３１は、ＤＵ
Ｔ用電源回路１１１、ドライバ・コンパレータ制御回路
１２１、ドライバ・コンパレータ回路３１ａａ，…，３
１ｚｚを内部に備え、同様に、ボード制御部１３２，１
３３，…，１３ｎは、ＤＵＴ用電源回路１１２，１１
３，…，１１ｎ、ドライバ・コンパレータ制御回路１２
２，１２３，…，１２ｎ、ドライバ・コンパレータ回路
３２ａａ，３２ｂｂ，…，３ｎａａ，…，３ｎｚｚを内
部に備えている。
【０００５】恒温槽２内には、ボード制御部１３１，１
３２，…，１３ｎと同数のテストボードＴＢ１，ＴＢ
２，…，ＴＢｎが備えられ、ボード制御部１３１，１３
２，…，１３ｎとテストボードＴＢ１，ＴＢ２，…，Ｔ
Ｂｎとはそれぞれ１対１に接続されている。このテスト
ボードＴＢ１，ＴＢ２，…ＴＢｎには、試験の対象とな
る被測定デバイスＤＵＴ，…を多数装着することが可能
である。
３２，…，１３ｎと同数のテストボードＴＢ１，ＴＢ
２，…，ＴＢｎが備えられ、ボード制御部１３１，１３
２，…，１３ｎとテストボードＴＢ１，ＴＢ２，…，Ｔ
Ｂｎとはそれぞれ１対１に接続されている。このテスト
ボードＴＢ１，ＴＢ２，…ＴＢｎには、試験の対象とな
る被測定デバイスＤＵＴ，…を多数装着することが可能
である。
【０００６】この半導体デバイス試験装置１００によれ
ば、図示しない入力装置によって入力される指示に従っ
て、コントロール装置７１によって被測定デバイスＤＵ
Ｔ，…の試験のためのプログラムが実行されると、ま
ず、パターン発生器７２により試験用パターンが生成さ
れ、この試験用パターンは、ドライバ・コンパレータ制
御回路１２１，１２２，…１２ｎによって、ドライバ・
コンパレータ回路１３１，１３２，…，１３ｎを介して
被測定デバイスＤＵＴ，…に対して出力される。一方
で、ＤＵＴ用電源回路１１１，１１２，…，１１ｎによ
り、それぞれ接続されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに電源が供給される。
ば、図示しない入力装置によって入力される指示に従っ
て、コントロール装置７１によって被測定デバイスＤＵ
Ｔ，…の試験のためのプログラムが実行されると、ま
ず、パターン発生器７２により試験用パターンが生成さ
れ、この試験用パターンは、ドライバ・コンパレータ制
御回路１２１，１２２，…１２ｎによって、ドライバ・
コンパレータ回路１３１，１３２，…，１３ｎを介して
被測定デバイスＤＵＴ，…に対して出力される。一方
で、ＤＵＴ用電源回路１１１，１１２，…，１１ｎによ
り、それぞれ接続されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに電源が供給される。
【０００７】そして、被測定デバイスＤＵＴ，…によっ
て試験用パターンをもとに処理が実行され、処理の結果
が、テストボードＴＢ１，ＴＢ２，…，ＴＢｎからドラ
イバ・コンパレータ制御回路１２１，…，１２ｎに入力
される。これらの処理結果についてドライバ・コンパレ
ータ制御回路１２１，…，１２ｎによって判別が行われ
ることにより、被測定デバイスの特性が判別される。
て試験用パターンをもとに処理が実行され、処理の結果
が、テストボードＴＢ１，ＴＢ２，…，ＴＢｎからドラ
イバ・コンパレータ制御回路１２１，…，１２ｎに入力
される。これらの処理結果についてドライバ・コンパレ
ータ制御回路１２１，…，１２ｎによって判別が行われ
ることにより、被測定デバイスの特性が判別される。
【０００８】なお、恒温槽２には、図示しないヒーター
等の温度調節手段が設けられており、この温度調節手段
によって恒温槽２内の温度を変化させることにより、様
々な温度条件における被測定デバイスのＤＵＴ，…の試
験が行われる。
等の温度調節手段が設けられており、この温度調節手段
によって恒温槽２内の温度を変化させることにより、様
々な温度条件における被測定デバイスのＤＵＴ，…の試
験が行われる。
【０００９】
【発明が解決しようとする課題】ところが、上記従来の
半導体デバイス試験装置１００においては、テストボー
ドＴＢ１，ＴＢ２，…，ＴＢｎに対応して、同数のＤＵ
Ｔ用電源回路１１１，１１２，…，１１ｎとドライバ・
コンパレータ制御回路とを備える必要があり、制御部７
の大型化及び複雑化を招いてしまい、コストの増大を招
くという問題があった。
半導体デバイス試験装置１００においては、テストボー
ドＴＢ１，ＴＢ２，…，ＴＢｎに対応して、同数のＤＵ
Ｔ用電源回路１１１，１１２，…，１１ｎとドライバ・
コンパレータ制御回路とを備える必要があり、制御部７
の大型化及び複雑化を招いてしまい、コストの増大を招
くという問題があった。
【００１０】この発明は、上記問題点を解決するため、
回路構成の簡略化と、小型化を図ることによってコスト
ダウンが可能な半導体デバイス試験装置及び半導体デバ
イス試験方法を提供することを目的とする。
回路構成の簡略化と、小型化を図ることによってコスト
ダウンが可能な半導体デバイス試験装置及び半導体デバ
イス試験方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、試験信号を生成して、この
試験信号をもとに被試験デバイスに処理を実行させて該
被試験デバイスの試験を行う半導体デバイス試験装置に
おいて、前記被試験デバイスを装着するための複数のデ
バイス装着部と、これら複数のデバイス装着部に電源を
供給するための電源供給部と、前記複数のデバイス装着
部について、各デバイス装着部と前記電源供給部との接
続状態をそれぞれ切り換える電源切換手段と、を備える
ことを特徴とする構成とした。
め、請求項１記載の発明は、試験信号を生成して、この
試験信号をもとに被試験デバイスに処理を実行させて該
被試験デバイスの試験を行う半導体デバイス試験装置に
おいて、前記被試験デバイスを装着するための複数のデ
バイス装着部と、これら複数のデバイス装着部に電源を
供給するための電源供給部と、前記複数のデバイス装着
部について、各デバイス装着部と前記電源供給部との接
続状態をそれぞれ切り換える電源切換手段と、を備える
ことを特徴とする構成とした。
【００１２】この請求項１記載の発明によれば、試験信
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置において、複数のデバイス装着部に、
被試験デバイスを装着し、電源供給部により、複数のデ
バイス装着部に電源を供給し、電源切り換え手段によ
り、複数のデバイス装着部について、これら各デバイス
装着部と電源供給部との接続状態を切り換える。
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置において、複数のデバイス装着部に、
被試験デバイスを装着し、電源供給部により、複数のデ
バイス装着部に電源を供給し、電源切り換え手段によ
り、複数のデバイス装着部について、これら各デバイス
装着部と電源供給部との接続状態を切り換える。
【００１３】請求項３記載の発明は、試験信号を生成し
て、この試験信号をもとに被試験デバイスに処理を実行
させて該被試験デバイスの試験を行う半導体デバイス試
験装置における半導体デバイス試験方法であって、複数
のデバイス装着部に前記被試験デバイスを装着し、前記
複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、を特徴
としている。
て、この試験信号をもとに被試験デバイスに処理を実行
させて該被試験デバイスの試験を行う半導体デバイス試
験装置における半導体デバイス試験方法であって、複数
のデバイス装着部に前記被試験デバイスを装着し、前記
複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、を特徴
としている。
【００１４】この請求項３記載の発明によれば、試験信
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置における半導体デバイス試験方法であ
って、複数のデバイス装着部に被試験デバイスを装着
し、これら複数のデバイス装着部のそれぞれについて、
電源を供給するか否かを切り換える。
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置における半導体デバイス試験方法であ
って、複数のデバイス装着部に被試験デバイスを装着
し、これら複数のデバイス装着部のそれぞれについて、
電源を供給するか否かを切り換える。
【００１５】従って、各デバイス装着部毎に対して電源
を供給するか否かを電源切換手段により切り換えること
が可能であるので、各デバイス装着部に対してそれぞれ
電源部を設ける必要が無く、電源部は１個のみ設置すれ
ばよいので、回路の複雑化を避け、装置の小型化とコス
トの低減を図ることが可能である。
を供給するか否かを電源切換手段により切り換えること
が可能であるので、各デバイス装着部に対してそれぞれ
電源部を設ける必要が無く、電源部は１個のみ設置すれ
ばよいので、回路の複雑化を避け、装置の小型化とコス
トの低減を図ることが可能である。
【００１６】請求項２記載の発明は、請求項１記載の半
導体デバイス試験装置において、それぞれの前記複数の
デバイス装着部について、試験信号を入力するか否かの
切り換えを行う試験信号切換手段をさらに備えること、
を特徴とする構成とした。
導体デバイス試験装置において、それぞれの前記複数の
デバイス装着部について、試験信号を入力するか否かの
切り換えを行う試験信号切換手段をさらに備えること、
を特徴とする構成とした。
【００１７】この請求項２記載の発明によれば、試験信
号切換手段により、複数のデバイス装着部のそれぞれに
ついて、試験信号を入力するか否かの切り換えを行う。
号切換手段により、複数のデバイス装着部のそれぞれに
ついて、試験信号を入力するか否かの切り換えを行う。
【００１８】請求項４記載の発明は、請求項３記載の半
導体デバイス試験方法であって、それぞれの前記複数の
デバイス装着部について、前記試験信号を入力するか否
かを切り換えることが可能であること、を特徴としてい
る。
導体デバイス試験方法であって、それぞれの前記複数の
デバイス装着部について、前記試験信号を入力するか否
かを切り換えることが可能であること、を特徴としてい
る。
【００１９】この請求項４記載の発明によれば、それぞ
れの複数のデバイス装着部について、試験信号を入力す
るか否かを切り換えることが可能である。
れの複数のデバイス装着部について、試験信号を入力す
るか否かを切り換えることが可能である。
【００２０】従って、デバイス装着部に対する試験信号
の入力を制御する回路を、各デバイス装着部に対してそ
れぞれ設ける必要がない。これによって、より一層の装
置の小型化及びコストの低減を図ることができる。
の入力を制御する回路を、各デバイス装着部に対してそ
れぞれ設ける必要がない。これによって、より一層の装
置の小型化及びコストの低減を図ることができる。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を参照しながら説明する。
て、図１を参照しながら説明する。
【００２２】図１に示すように、半導体デバイス試験装
置１は、恒温槽２と制御部３とによって構成され、制御
部３は、コントロール装置５１、パターン発生器５２、
電源・制御部４及びドライバ・コンパレータ部６１，６
２，…，６ｎによって構成される。また、制御部３は、
図示しない入力装置に接続されている。
置１は、恒温槽２と制御部３とによって構成され、制御
部３は、コントロール装置５１、パターン発生器５２、
電源・制御部４及びドライバ・コンパレータ部６１，６
２，…，６ｎによって構成される。また、制御部３は、
図示しない入力装置に接続されている。
【００２３】恒温槽２内には、複数のテストボードＴＢ
１，ＴＢ２，…，ＴＢｎとヒーター（図示省略）が備え
られ、テストボードＴＢ１，ＴＢ２，…，ＴＢｎ上には
多数の被測定デバイスＤＵＴ，…を装着することが可能
である。
１，ＴＢ２，…，ＴＢｎとヒーター（図示省略）が備え
られ、テストボードＴＢ１，ＴＢ２，…，ＴＢｎ上には
多数の被測定デバイスＤＵＴ，…を装着することが可能
である。
【００２４】なお、恒温槽２、テストボードＴＢ１，Ｔ
Ｂ２，…，ＴＢｎ、被測定デバイスＤＵＴ，…，ドライ
バ・コンパレータ３１ａａ，３１ｂｂ，…，３ｎｚｚに
ついては、上述の従来の半導体デバイス試験装置１００
（図２）と同様のものであるので、同符号を付して説明
を省略する。
Ｂ２，…，ＴＢｎ、被測定デバイスＤＵＴ，…，ドライ
バ・コンパレータ３１ａａ，３１ｂｂ，…，３ｎｚｚに
ついては、上述の従来の半導体デバイス試験装置１００
（図２）と同様のものであるので、同符号を付して説明
を省略する。
【００２５】コントロール装置５１は、図示しない入力
装置から入力される指示に従って、内部に格納した各種
試験用プログラムを実行し、パターン発生器５２に対し
て制御信号を出力して、被測定デバイスＤＵＴ，…の試
験のための試験用パターンを生成させる。
装置から入力される指示に従って、内部に格納した各種
試験用プログラムを実行し、パターン発生器５２に対し
て制御信号を出力して、被測定デバイスＤＵＴ，…の試
験のための試験用パターンを生成させる。
【００２６】そして、全てのテストボードＴＢ１，ＴＢ
２，…，ＴＢｎのうち使用するテストボードＴＢ１，Ｔ
Ｂ２，…，ＴＢｎを指定し、これら使用するテストボー
ドＴＢ１，ＴＢ２，…，ＴＢｎに対応するドライバ・コ
ンパレータ部６１，６２，…，６ｎをドライバ・コンパ
レータ切換回路４４によって切り替えて、ドライバ・コ
ンパレータ制御回路４２から、パターン発生器５２によ
って生成した試験用パターンを、使用するドライバ・コ
ンパレータ部６１，６２，…，６ｎに対して出力する。
２，…，ＴＢｎのうち使用するテストボードＴＢ１，Ｔ
Ｂ２，…，ＴＢｎを指定し、これら使用するテストボー
ドＴＢ１，ＴＢ２，…，ＴＢｎに対応するドライバ・コ
ンパレータ部６１，６２，…，６ｎをドライバ・コンパ
レータ切換回路４４によって切り替えて、ドライバ・コ
ンパレータ制御回路４２から、パターン発生器５２によ
って生成した試験用パターンを、使用するドライバ・コ
ンパレータ部６１，６２，…，６ｎに対して出力する。
【００２７】その一方で、電源・制御部４内のＤＵＴ用
切換回路４３によってテストボードＴＢ１，ＴＢ２，
…，ＴＢｎの切り替えを行い、使用するテストボードに
対してのみＤＵＴ用電源回路４１によって電源を供給す
る。
切換回路４３によってテストボードＴＢ１，ＴＢ２，
…，ＴＢｎの切り替えを行い、使用するテストボードに
対してのみＤＵＴ用電源回路４１によって電源を供給す
る。
【００２８】パターン発生器５２は、コントロール装置
５１から入力される指示に基づいて、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に設置された被測定デバイス
ＤＵＴ，…の試験を行うための試験用パターンを生成す
る。
５１から入力される指示に基づいて、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に設置された被測定デバイス
ＤＵＴ，…の試験を行うための試験用パターンを生成す
る。
【００２９】電源・制御部４は、内部にＤＵＴ用電源回
路４１、ドライバ・コンパレータ制御回路４２、ＤＵＴ
用切換回路４３及びドライバ・コンパレータ切換回路４
４を備えている。
路４１、ドライバ・コンパレータ制御回路４２、ＤＵＴ
用切換回路４３及びドライバ・コンパレータ切換回路４
４を備えている。
【００３０】ＤＵＴ用電源回路４１は、ＤＵＴ用切換回
路４３を介して接続されたテストボードＴＢ１，ＴＢ
２，…，ＴＢｎに対して電源を供給する電源部であり、
ＤＵＴ用切換回路４３は、接続されたテストボードＴＢ
１，ＴＢ２，…，ＴＢｎのうち、各テストボードＴＢ
１，ＴＢ２，…，ＴＢｎについて、電源を供給するか否
かを切り替える。
路４３を介して接続されたテストボードＴＢ１，ＴＢ
２，…，ＴＢｎに対して電源を供給する電源部であり、
ＤＵＴ用切換回路４３は、接続されたテストボードＴＢ
１，ＴＢ２，…，ＴＢｎのうち、各テストボードＴＢ
１，ＴＢ２，…，ＴＢｎについて、電源を供給するか否
かを切り替える。
【００３１】ドライバ・コンパレータ制御回路４２は、
パターン発生器５２によって生成された試験用パターン
を、ドライバ・コンパレータ切換回路４４を介してテス
トボードＴＢ１，ＴＢ２，…，ＴＢｎに対して出力する
とともに、テストボードＴＢ１，ＴＢ２，…，ＴＢｎ上
に設置された被測定デバイスＤＵＴ，…によって処理が
実行され、得られた処理結果が入力されると、この処理
結果を判別することによって被測定デバイスＤＵＴ，…
の特性を判別する。
パターン発生器５２によって生成された試験用パターン
を、ドライバ・コンパレータ切換回路４４を介してテス
トボードＴＢ１，ＴＢ２，…，ＴＢｎに対して出力する
とともに、テストボードＴＢ１，ＴＢ２，…，ＴＢｎ上
に設置された被測定デバイスＤＵＴ，…によって処理が
実行され、得られた処理結果が入力されると、この処理
結果を判別することによって被測定デバイスＤＵＴ，…
の特性を判別する。
【００３２】ドライバ・コンパレータ切換回路４４は、
ドライバ・コンパレータ制御回路４２を介して入力され
た試験用パターンをドライバ・コンパレータ部６１，６
２，…，６ｎに対して出力し、また、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に装着された被測定デバイス
ＤＵＴ，…から入力される処理結果をドライバ・コンパ
レータ制御回路４２に対して出力する。
ドライバ・コンパレータ制御回路４２を介して入力され
た試験用パターンをドライバ・コンパレータ部６１，６
２，…，６ｎに対して出力し、また、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に装着された被測定デバイス
ＤＵＴ，…から入力される処理結果をドライバ・コンパ
レータ制御回路４２に対して出力する。
【００３３】ドライバ・コンパレータ部６１は、内部に
ドライバ・コンパレータ３１ａａ，３１ｂｂ，…，３１
ｚｚを備えており、同様に、ドライバ・コンパレータ部
６２，…，６ｎは、内部にドライバ・コンパレータ３２
ａａ，…，３ｎｚｚをそれぞれ備えている。これらのド
ライバ・コンパレータ部６１，６２，…，６ｎは、テス
トボードＴＢ１，ＴＢ２，…，ＴＢｎと１対１に対応し
て接続され、ドライバ・コンパレータ切換回路４４から
入力された試験用パターンをテストボードＴＢ１，ＴＢ
２，…，ＴＢｎに出力し、また、テストボードＴＢ１，
ＴＢ２，…，ＴＢｎから入力される信号の中から、各被
測定デバイスＤＵＴ，…による処理によって得られた処
理結果を抽出してドライバ・コンパレータ切換回路４４
に出力する。
ドライバ・コンパレータ３１ａａ，３１ｂｂ，…，３１
ｚｚを備えており、同様に、ドライバ・コンパレータ部
６２，…，６ｎは、内部にドライバ・コンパレータ３２
ａａ，…，３ｎｚｚをそれぞれ備えている。これらのド
ライバ・コンパレータ部６１，６２，…，６ｎは、テス
トボードＴＢ１，ＴＢ２，…，ＴＢｎと１対１に対応し
て接続され、ドライバ・コンパレータ切換回路４４から
入力された試験用パターンをテストボードＴＢ１，ＴＢ
２，…，ＴＢｎに出力し、また、テストボードＴＢ１，
ＴＢ２，…，ＴＢｎから入力される信号の中から、各被
測定デバイスＤＵＴ，…による処理によって得られた処
理結果を抽出してドライバ・コンパレータ切換回路４４
に出力する。
【００３４】図示しない入力装置によって使用するテス
トボードＴＢ１，ＴＢ２，…，ＴＢｎや被測定デバイス
ＤＵＴ，…及び各種の設定が行われ、試験を開始する旨
の指示が入力されると、コントロール装置５１によっ
て、被測定デバイスＤＵＴ，…の試験を実行するための
プログラムが実行され、パターン発生器５２によって試
験用パターンが生成されるとともに、指定されたテスト
ボードＴＢ１，ＴＢ２，…，ＴＢｎがＤＵＴ用切換回路
４３によって選択され、電源が供給される。
トボードＴＢ１，ＴＢ２，…，ＴＢｎや被測定デバイス
ＤＵＴ，…及び各種の設定が行われ、試験を開始する旨
の指示が入力されると、コントロール装置５１によっ
て、被測定デバイスＤＵＴ，…の試験を実行するための
プログラムが実行され、パターン発生器５２によって試
験用パターンが生成されるとともに、指定されたテスト
ボードＴＢ１，ＴＢ２，…，ＴＢｎがＤＵＴ用切換回路
４３によって選択され、電源が供給される。
【００３５】一方、パターン発生器５２によって生成さ
れた試験用パターンはドライバ・コンパレータ制御回路
４２を介して伝達され、ドライバ・コンパレータ切換回
路４４及びドライバ・コンパレータ部６１，６２，…，
６ｎによって指定されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに対して出力される。
れた試験用パターンはドライバ・コンパレータ制御回路
４２を介して伝達され、ドライバ・コンパレータ切換回
路４４及びドライバ・コンパレータ部６１，６２，…，
６ｎによって指定されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに対して出力される。
【００３６】その後、パターン発生器５２によって生成
された試験用パターンに基づいて、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に設置された被測定デバイス
ＤＵＴ，…によって処理が実行され、処理結果がドライ
バ・コンパレータ部６１，６２，…，６ｎに対して出力
される。ドライバ・コンパレータ部６１，６２，…，６
ｎは、テストボードＴＢ１，ＴＢ２，…，ＴＢｎから入
力された処理結果を、各被測定デバイスＤＵＴ，…毎に
抽出してドライバ・コンパレータ切換回路４４に出力
し、ドライバ・コンパレータ切換回路４４は、処理結果
をもとに被測定デバイスＤＵＴ，…の特性を判別する。
された試験用パターンに基づいて、テストボードＴＢ
１，ＴＢ２，…，ＴＢｎ上に設置された被測定デバイス
ＤＵＴ，…によって処理が実行され、処理結果がドライ
バ・コンパレータ部６１，６２，…，６ｎに対して出力
される。ドライバ・コンパレータ部６１，６２，…，６
ｎは、テストボードＴＢ１，ＴＢ２，…，ＴＢｎから入
力された処理結果を、各被測定デバイスＤＵＴ，…毎に
抽出してドライバ・コンパレータ切換回路４４に出力
し、ドライバ・コンパレータ切換回路４４は、処理結果
をもとに被測定デバイスＤＵＴ，…の特性を判別する。
【００３７】以上のように、本発明の実施の形態として
の半導体デバイス試験装置１によれば、被測定デバイス
ＤＵＴ，…が装着されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに対し、ＤＵＴ用電源回路４１及びＤＵＴ用
切換回路４３によって電源を供給するので、電源を供給
するための回路を多数備える必要が無く、半導体デバイ
ス試験装置１全体の大型化を防止するとともに、コスト
の低減を図ることができる。また、ドライバ・コンパレ
ータ切換回路４４を備えることにより、１個のドライバ
・コンパレータ制御回路４２によってテストボードＴＢ
１，ＴＢ２，…，ＴＢｎに対する試験用パターンの出力
と、被試験デバイスＤＵＴ，…による処理結果を判別す
ることが可能であり、より一層の小型化とコストの削減
を実現することが可能である。
の半導体デバイス試験装置１によれば、被測定デバイス
ＤＵＴ，…が装着されたテストボードＴＢ１，ＴＢ２，
…，ＴＢｎに対し、ＤＵＴ用電源回路４１及びＤＵＴ用
切換回路４３によって電源を供給するので、電源を供給
するための回路を多数備える必要が無く、半導体デバイ
ス試験装置１全体の大型化を防止するとともに、コスト
の低減を図ることができる。また、ドライバ・コンパレ
ータ切換回路４４を備えることにより、１個のドライバ
・コンパレータ制御回路４２によってテストボードＴＢ
１，ＴＢ２，…，ＴＢｎに対する試験用パターンの出力
と、被試験デバイスＤＵＴ，…による処理結果を判別す
ることが可能であり、より一層の小型化とコストの削減
を実現することが可能である。
【００３８】なお、上記実施の形態においては、恒温槽
２内に備える複数のテストボードＴＢ１，ＴＢ２，…，
ＴＢｎ上に被測定デバイスＤＵＴ，…を装着して試験を
行う構成としたが、本発明はこれに限定されるものでは
なく、例えば１枚のボード上に被測定デバイスＤＵＴ，
…を多数装着し、このボードを複数のブロックに分割
し、各ブロックに対して電源を供給する構成としても良
いし、或いは、複数の被測定デバイスＤＵＴ，…に対し
て独立して電源を供給する構成としても良い。その他、
細部の構成についても、本発明の主旨を逸脱することの
ない範囲において適宜変更可能である。
２内に備える複数のテストボードＴＢ１，ＴＢ２，…，
ＴＢｎ上に被測定デバイスＤＵＴ，…を装着して試験を
行う構成としたが、本発明はこれに限定されるものでは
なく、例えば１枚のボード上に被測定デバイスＤＵＴ，
…を多数装着し、このボードを複数のブロックに分割
し、各ブロックに対して電源を供給する構成としても良
いし、或いは、複数の被測定デバイスＤＵＴ，…に対し
て独立して電源を供給する構成としても良い。その他、
細部の構成についても、本発明の主旨を逸脱することの
ない範囲において適宜変更可能である。
【００３９】
【発明の効果】請求項１及び３記載の発明によれば、各
デバイス装着部毎に対して電源を供給するか否かを電源
切換手段により切り換えることが可能であるので、各デ
バイス装着部に対してそれぞれ電源部を設ける必要が無
く、電源部は１個のみ設置すればよいので、回路の複雑
化を避け、装置の小型化とコストの低減を図ることが可
能である。
デバイス装着部毎に対して電源を供給するか否かを電源
切換手段により切り換えることが可能であるので、各デ
バイス装着部に対してそれぞれ電源部を設ける必要が無
く、電源部は１個のみ設置すればよいので、回路の複雑
化を避け、装置の小型化とコストの低減を図ることが可
能である。
【００４０】請求項２及び４記載の発明によれば、デバ
イス装着部に対する試験信号の入力を制御する回路を、
各デバイス装着部に対してそれぞれ設ける必要がない。
これによって、より一層の装置の小型化及びコストの低
減を図ることができる。
イス装着部に対する試験信号の入力を制御する回路を、
各デバイス装着部に対してそれぞれ設ける必要がない。
これによって、より一層の装置の小型化及びコストの低
減を図ることができる。
【図１】本発明の実施の形態としての半導体デバイス試
験装置の構成を示すブロック図である。
験装置の構成を示すブロック図である。
【図２】従来の半導体デバイス試験装置の一例を示すブ
ロック図である。
ロック図である。
１ 半導体デバイス試験装置 ２ 恒温槽 ３ 制御部 ４ 電源・制御部 ４１ ＤＵＴ用電源回路 ４２ ドライバ・コンパレータ制御回路 ４３ ＤＵＴ用切替回路 ４４ ドライバ・コンパレータ切替回路 ５１ コントロール装置 ５２ パターン発生器 ６１，６２，…，６ｎドライバ・コンパレータ部 ３１ａａ，３１ｂｂ，…，３ｎｚｚドライバ・コンパレ
ータ ＴＢ１，ＴＢ２，…，ＴＢｎテストボード ＤＵＴ，…被試験デバイス
ータ ＴＢ１，ＴＢ２，…，ＴＢｎテストボード ＤＵＴ，…被試験デバイス
Claims (4)
- 【請求項１】試験信号を生成して、この試験信号をもと
に被試験デバイスに処理を実行させて該被試験デバイス
の試験を行う半導体デバイス試験装置において、 前記被試験デバイスを装着するための複数のデバイス装
着部と、 これら複数のデバイス装着部に電源を供給するための電
源供給部と、 前記複数のデバイス装着部について、各デバイス装着部
と前記電源供給部との接続状態をそれぞれ切り換える電
源切換手段と、 を備えることを特徴とする半導体デバイス試験装置。 - 【請求項２】それぞれの前記複数のデバイス装着部につ
いて、前記試験信号を入力するか否かの切り換えを行う
試験信号切換手段をさらに備えること、 を特徴とする請求項１記載の半導体デバイス試験装置。 - 【請求項３】試験信号を生成して、この試験信号をもと
に被試験デバイスに処理を実行させて該被試験デバイス
の試験を行う半導体デバイス試験装置における半導体デ
バイス試験方法であって、 複数のデバイス装着部に前記被試験デバイスを装着し、 複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、 を特徴とする半導体デバイス試験方法。 - 【請求項４】それぞれの前記複数のデバイス装着部につ
いて、前記試験信号を入力するか否かを切り換えること
が可能であること、 を特徴とする請求項３記載の半導体デバイス試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037534A JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10037534A JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11237433A true JPH11237433A (ja) | 1999-08-31 |
Family
ID=12500201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10037534A Pending JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11237433A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8604813B2 (en) | 2009-11-13 | 2013-12-10 | Samsung Electronics Co., Ltd. | Built-off test device and test system including the same |
-
1998
- 1998-02-19 JP JP10037534A patent/JPH11237433A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8604813B2 (en) | 2009-11-13 | 2013-12-10 | Samsung Electronics Co., Ltd. | Built-off test device and test system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20050113271A (ko) | 시험 장치 및 시험 방법 | |
| US5164665A (en) | IC tester | |
| JPH11237433A (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
| JP4026945B2 (ja) | 混在ｉｃ試験装置及びこのｉｃ試験装置の制御方法 | |
| KR100641859B1 (ko) | 반도체 제조 검사장치 | |
| JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
| JP3610978B2 (ja) | モジュール試験装置 | |
| JPH0627195A (ja) | Ｌｓｉ試験装置 | |
| JPH1019984A (ja) | 半導体装置の試験方法及び試験装置 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JP2000206201A (ja) | 半導体集積回路 | |
| JP2000009807A (ja) | 半導体デバイス試験装置および半導体デバイス試験装置における試験方法 | |
| JP2000131376A (ja) | 半導体デバイス試験装置、バーンイン試験装置、および、半導体デバイス試験装置における試験方法 | |
| JP2001083216A (ja) | 半導体試験装置 | |
| JPH04270978A (ja) | Ｉｃテスタ | |
| JPH09128996A (ja) | 半導体装置の試験方法および試験装置 | |
| JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 | |
| JPH04148540A (ja) | 集積回路試験装置 | |
| JP2002131380A (ja) | 半導体試験装置、半導体試験システム、及び半導体装置の試験方法 | |
| JPH1090362A (ja) | 半導体集積装置 | |
| JPH06174795A (ja) | 回路試験装置および試験方法 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JPH08233904A (ja) | バウンダリスキャン回路 | |
| JPH08114647A (ja) | 試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |