JPH11237433A - 半導体デバイス試験装置及び半導体デバイス試験方法 - Google Patents
半導体デバイス試験装置及び半導体デバイス試験方法Info
- Publication number
- JPH11237433A JPH11237433A JP10037534A JP3753498A JPH11237433A JP H11237433 A JPH11237433 A JP H11237433A JP 10037534 A JP10037534 A JP 10037534A JP 3753498 A JP3753498 A JP 3753498A JP H11237433 A JPH11237433 A JP H11237433A
- Authority
- JP
- Japan
- Prior art keywords
- test
- dut
- tbn
- semiconductor device
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 回路構成の複雑化を防止し、小型化とコスト
ダウンを図ることが可能な半導体デバイス試験装置を提
供する。 【解決手段】 被測定デバイスDUT,…が装着された
テストボードTB1,TB2,…、TBnについて、使
用するテストボードが指定されると、DUT用切替回路
43によって切り換えを行い、使用するテストボードT
B1,TB2,…,TBnに対してのみDUT用電源回
路41から電源を供給し、また、ドライバ・コンパレー
タ切替回路44によって切り換えを行って、使用するテ
ストボードTB1,TB2,…,TBnにのみドライバ
・コンパレータ制御回路42によって試験用パターンを
入力し、被測定デバイスDUT,…によって処理を実行
させ、その処理結果を判別する事により被試験デバイス
の特性を判別する。
ダウンを図ることが可能な半導体デバイス試験装置を提
供する。 【解決手段】 被測定デバイスDUT,…が装着された
テストボードTB1,TB2,…、TBnについて、使
用するテストボードが指定されると、DUT用切替回路
43によって切り換えを行い、使用するテストボードT
B1,TB2,…,TBnに対してのみDUT用電源回
路41から電源を供給し、また、ドライバ・コンパレー
タ切替回路44によって切り換えを行って、使用するテ
ストボードTB1,TB2,…,TBnにのみドライバ
・コンパレータ制御回路42によって試験用パターンを
入力し、被測定デバイスDUT,…によって処理を実行
させ、その処理結果を判別する事により被試験デバイス
の特性を判別する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体デバイスの
試験を行うデバイス試験装置に係り、詳細には、試験の
対象である被測定デバイスに対する電源供給方法に関す
る。
試験を行うデバイス試験装置に係り、詳細には、試験の
対象である被測定デバイスに対する電源供給方法に関す
る。
【0002】
【従来の技術】近年、様々な電子機器に用いられる回路
のIC(Integrated Circuit:集積回路)化が急速に進
められてきた。IC、LSI(Large Scale Integrated
circuit)等は、大量生産時に多少の特性のばらつきが
生じやすいため、これらの半導体デバイスの試験を行う
半導体デバイス試験装置が用いられてきた。
のIC(Integrated Circuit:集積回路)化が急速に進
められてきた。IC、LSI(Large Scale Integrated
circuit)等は、大量生産時に多少の特性のばらつきが
生じやすいため、これらの半導体デバイスの試験を行う
半導体デバイス試験装置が用いられてきた。
【0003】このような半導体デバイス試験装置におい
ては、より容易に、かつ、短時間で試験を行うことが求
められる。即ち、特性を試験するために多くの手間と時
間を要してしまうと、半導体デバイスの製造工程が増加
し、製造コストの増大を招いてしまう。このため、多数
の半導体デバイスを同時に試験することが可能な半導体
デバイス試験装置が利用されるようになった。
ては、より容易に、かつ、短時間で試験を行うことが求
められる。即ち、特性を試験するために多くの手間と時
間を要してしまうと、半導体デバイスの製造工程が増加
し、製造コストの増大を招いてしまう。このため、多数
の半導体デバイスを同時に試験することが可能な半導体
デバイス試験装置が利用されるようになった。
【0004】図2は、従来の半導体デバイス試験装置の
一例としての半導体デバイス試験装置100の構成を示
すブロック図である。この半導体デバイス試験装置10
0は恒温槽2と制御部7とによって構成され、制御部7
は、コントロール装置71、パターン発生器72及び複
数のボード制御部131,132,…,13nによって
構成されている。さらに、ボード制御部131は、DU
T用電源回路111、ドライバ・コンパレータ制御回路
121、ドライバ・コンパレータ回路31aa,…,3
1zzを内部に備え、同様に、ボード制御部132,1
33,…,13nは、DUT用電源回路112,11
3,…,11n、ドライバ・コンパレータ制御回路12
2,123,…,12n、ドライバ・コンパレータ回路
32aa,32bb,…,3naa,…,3nzzを内
部に備えている。
一例としての半導体デバイス試験装置100の構成を示
すブロック図である。この半導体デバイス試験装置10
0は恒温槽2と制御部7とによって構成され、制御部7
は、コントロール装置71、パターン発生器72及び複
数のボード制御部131,132,…,13nによって
構成されている。さらに、ボード制御部131は、DU
T用電源回路111、ドライバ・コンパレータ制御回路
121、ドライバ・コンパレータ回路31aa,…,3
1zzを内部に備え、同様に、ボード制御部132,1
33,…,13nは、DUT用電源回路112,11
3,…,11n、ドライバ・コンパレータ制御回路12
2,123,…,12n、ドライバ・コンパレータ回路
32aa,32bb,…,3naa,…,3nzzを内
部に備えている。
【0005】恒温槽2内には、ボード制御部131,1
32,…,13nと同数のテストボードTB1,TB
2,…,TBnが備えられ、ボード制御部131,13
2,…,13nとテストボードTB1,TB2,…,T
Bnとはそれぞれ1対1に接続されている。このテスト
ボードTB1,TB2,…TBnには、試験の対象とな
る被測定デバイスDUT,…を多数装着することが可能
である。
32,…,13nと同数のテストボードTB1,TB
2,…,TBnが備えられ、ボード制御部131,13
2,…,13nとテストボードTB1,TB2,…,T
Bnとはそれぞれ1対1に接続されている。このテスト
ボードTB1,TB2,…TBnには、試験の対象とな
る被測定デバイスDUT,…を多数装着することが可能
である。
【0006】この半導体デバイス試験装置100によれ
ば、図示しない入力装置によって入力される指示に従っ
て、コントロール装置71によって被測定デバイスDU
T,…の試験のためのプログラムが実行されると、ま
ず、パターン発生器72により試験用パターンが生成さ
れ、この試験用パターンは、ドライバ・コンパレータ制
御回路121,122,…12nによって、ドライバ・
コンパレータ回路131,132,…,13nを介して
被測定デバイスDUT,…に対して出力される。一方
で、DUT用電源回路111,112,…,11nによ
り、それぞれ接続されたテストボードTB1,TB2,
…,TBnに電源が供給される。
ば、図示しない入力装置によって入力される指示に従っ
て、コントロール装置71によって被測定デバイスDU
T,…の試験のためのプログラムが実行されると、ま
ず、パターン発生器72により試験用パターンが生成さ
れ、この試験用パターンは、ドライバ・コンパレータ制
御回路121,122,…12nによって、ドライバ・
コンパレータ回路131,132,…,13nを介して
被測定デバイスDUT,…に対して出力される。一方
で、DUT用電源回路111,112,…,11nによ
り、それぞれ接続されたテストボードTB1,TB2,
…,TBnに電源が供給される。
【0007】そして、被測定デバイスDUT,…によっ
て試験用パターンをもとに処理が実行され、処理の結果
が、テストボードTB1,TB2,…,TBnからドラ
イバ・コンパレータ制御回路121,…,12nに入力
される。これらの処理結果についてドライバ・コンパレ
ータ制御回路121,…,12nによって判別が行われ
ることにより、被測定デバイスの特性が判別される。
て試験用パターンをもとに処理が実行され、処理の結果
が、テストボードTB1,TB2,…,TBnからドラ
イバ・コンパレータ制御回路121,…,12nに入力
される。これらの処理結果についてドライバ・コンパレ
ータ制御回路121,…,12nによって判別が行われ
ることにより、被測定デバイスの特性が判別される。
【0008】なお、恒温槽2には、図示しないヒーター
等の温度調節手段が設けられており、この温度調節手段
によって恒温槽2内の温度を変化させることにより、様
々な温度条件における被測定デバイスのDUT,…の試
験が行われる。
等の温度調節手段が設けられており、この温度調節手段
によって恒温槽2内の温度を変化させることにより、様
々な温度条件における被測定デバイスのDUT,…の試
験が行われる。
【0009】
【発明が解決しようとする課題】ところが、上記従来の
半導体デバイス試験装置100においては、テストボー
ドTB1,TB2,…,TBnに対応して、同数のDU
T用電源回路111,112,…,11nとドライバ・
コンパレータ制御回路とを備える必要があり、制御部7
の大型化及び複雑化を招いてしまい、コストの増大を招
くという問題があった。
半導体デバイス試験装置100においては、テストボー
ドTB1,TB2,…,TBnに対応して、同数のDU
T用電源回路111,112,…,11nとドライバ・
コンパレータ制御回路とを備える必要があり、制御部7
の大型化及び複雑化を招いてしまい、コストの増大を招
くという問題があった。
【0010】この発明は、上記問題点を解決するため、
回路構成の簡略化と、小型化を図ることによってコスト
ダウンが可能な半導体デバイス試験装置及び半導体デバ
イス試験方法を提供することを目的とする。
回路構成の簡略化と、小型化を図ることによってコスト
ダウンが可能な半導体デバイス試験装置及び半導体デバ
イス試験方法を提供することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するた
め、請求項1記載の発明は、試験信号を生成して、この
試験信号をもとに被試験デバイスに処理を実行させて該
被試験デバイスの試験を行う半導体デバイス試験装置に
おいて、前記被試験デバイスを装着するための複数のデ
バイス装着部と、これら複数のデバイス装着部に電源を
供給するための電源供給部と、前記複数のデバイス装着
部について、各デバイス装着部と前記電源供給部との接
続状態をそれぞれ切り換える電源切換手段と、を備える
ことを特徴とする構成とした。
め、請求項1記載の発明は、試験信号を生成して、この
試験信号をもとに被試験デバイスに処理を実行させて該
被試験デバイスの試験を行う半導体デバイス試験装置に
おいて、前記被試験デバイスを装着するための複数のデ
バイス装着部と、これら複数のデバイス装着部に電源を
供給するための電源供給部と、前記複数のデバイス装着
部について、各デバイス装着部と前記電源供給部との接
続状態をそれぞれ切り換える電源切換手段と、を備える
ことを特徴とする構成とした。
【0012】この請求項1記載の発明によれば、試験信
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置において、複数のデバイス装着部に、
被試験デバイスを装着し、電源供給部により、複数のデ
バイス装着部に電源を供給し、電源切り換え手段によ
り、複数のデバイス装着部について、これら各デバイス
装着部と電源供給部との接続状態を切り換える。
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置において、複数のデバイス装着部に、
被試験デバイスを装着し、電源供給部により、複数のデ
バイス装着部に電源を供給し、電源切り換え手段によ
り、複数のデバイス装着部について、これら各デバイス
装着部と電源供給部との接続状態を切り換える。
【0013】請求項3記載の発明は、試験信号を生成し
て、この試験信号をもとに被試験デバイスに処理を実行
させて該被試験デバイスの試験を行う半導体デバイス試
験装置における半導体デバイス試験方法であって、複数
のデバイス装着部に前記被試験デバイスを装着し、前記
複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、を特徴
としている。
て、この試験信号をもとに被試験デバイスに処理を実行
させて該被試験デバイスの試験を行う半導体デバイス試
験装置における半導体デバイス試験方法であって、複数
のデバイス装着部に前記被試験デバイスを装着し、前記
複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、を特徴
としている。
【0014】この請求項3記載の発明によれば、試験信
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置における半導体デバイス試験方法であ
って、複数のデバイス装着部に被試験デバイスを装着
し、これら複数のデバイス装着部のそれぞれについて、
電源を供給するか否かを切り換える。
号を生成して、この試験信号をもとに被試験デバイスに
処理を実行させて該被試験デバイスの試験を行う半導体
デバイス試験装置における半導体デバイス試験方法であ
って、複数のデバイス装着部に被試験デバイスを装着
し、これら複数のデバイス装着部のそれぞれについて、
電源を供給するか否かを切り換える。
【0015】従って、各デバイス装着部毎に対して電源
を供給するか否かを電源切換手段により切り換えること
が可能であるので、各デバイス装着部に対してそれぞれ
電源部を設ける必要が無く、電源部は1個のみ設置すれ
ばよいので、回路の複雑化を避け、装置の小型化とコス
トの低減を図ることが可能である。
を供給するか否かを電源切換手段により切り換えること
が可能であるので、各デバイス装着部に対してそれぞれ
電源部を設ける必要が無く、電源部は1個のみ設置すれ
ばよいので、回路の複雑化を避け、装置の小型化とコス
トの低減を図ることが可能である。
【0016】請求項2記載の発明は、請求項1記載の半
導体デバイス試験装置において、それぞれの前記複数の
デバイス装着部について、試験信号を入力するか否かの
切り換えを行う試験信号切換手段をさらに備えること、
を特徴とする構成とした。
導体デバイス試験装置において、それぞれの前記複数の
デバイス装着部について、試験信号を入力するか否かの
切り換えを行う試験信号切換手段をさらに備えること、
を特徴とする構成とした。
【0017】この請求項2記載の発明によれば、試験信
号切換手段により、複数のデバイス装着部のそれぞれに
ついて、試験信号を入力するか否かの切り換えを行う。
号切換手段により、複数のデバイス装着部のそれぞれに
ついて、試験信号を入力するか否かの切り換えを行う。
【0018】請求項4記載の発明は、請求項3記載の半
導体デバイス試験方法であって、それぞれの前記複数の
デバイス装着部について、前記試験信号を入力するか否
かを切り換えることが可能であること、を特徴としてい
る。
導体デバイス試験方法であって、それぞれの前記複数の
デバイス装着部について、前記試験信号を入力するか否
かを切り換えることが可能であること、を特徴としてい
る。
【0019】この請求項4記載の発明によれば、それぞ
れの複数のデバイス装着部について、試験信号を入力す
るか否かを切り換えることが可能である。
れの複数のデバイス装着部について、試験信号を入力す
るか否かを切り換えることが可能である。
【0020】従って、デバイス装着部に対する試験信号
の入力を制御する回路を、各デバイス装着部に対してそ
れぞれ設ける必要がない。これによって、より一層の装
置の小型化及びコストの低減を図ることができる。
の入力を制御する回路を、各デバイス装着部に対してそ
れぞれ設ける必要がない。これによって、より一層の装
置の小型化及びコストの低減を図ることができる。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1を参照しながら説明する。
て、図1を参照しながら説明する。
【0022】図1に示すように、半導体デバイス試験装
置1は、恒温槽2と制御部3とによって構成され、制御
部3は、コントロール装置51、パターン発生器52、
電源・制御部4及びドライバ・コンパレータ部61,6
2,…,6nによって構成される。また、制御部3は、
図示しない入力装置に接続されている。
置1は、恒温槽2と制御部3とによって構成され、制御
部3は、コントロール装置51、パターン発生器52、
電源・制御部4及びドライバ・コンパレータ部61,6
2,…,6nによって構成される。また、制御部3は、
図示しない入力装置に接続されている。
【0023】恒温槽2内には、複数のテストボードTB
1,TB2,…,TBnとヒーター(図示省略)が備え
られ、テストボードTB1,TB2,…,TBn上には
多数の被測定デバイスDUT,…を装着することが可能
である。
1,TB2,…,TBnとヒーター(図示省略)が備え
られ、テストボードTB1,TB2,…,TBn上には
多数の被測定デバイスDUT,…を装着することが可能
である。
【0024】なお、恒温槽2、テストボードTB1,T
B2,…,TBn、被測定デバイスDUT,…,ドライ
バ・コンパレータ31aa,31bb,…,3nzzに
ついては、上述の従来の半導体デバイス試験装置100
(図2)と同様のものであるので、同符号を付して説明
を省略する。
B2,…,TBn、被測定デバイスDUT,…,ドライ
バ・コンパレータ31aa,31bb,…,3nzzに
ついては、上述の従来の半導体デバイス試験装置100
(図2)と同様のものであるので、同符号を付して説明
を省略する。
【0025】コントロール装置51は、図示しない入力
装置から入力される指示に従って、内部に格納した各種
試験用プログラムを実行し、パターン発生器52に対し
て制御信号を出力して、被測定デバイスDUT,…の試
験のための試験用パターンを生成させる。
装置から入力される指示に従って、内部に格納した各種
試験用プログラムを実行し、パターン発生器52に対し
て制御信号を出力して、被測定デバイスDUT,…の試
験のための試験用パターンを生成させる。
【0026】そして、全てのテストボードTB1,TB
2,…,TBnのうち使用するテストボードTB1,T
B2,…,TBnを指定し、これら使用するテストボー
ドTB1,TB2,…,TBnに対応するドライバ・コ
ンパレータ部61,62,…,6nをドライバ・コンパ
レータ切換回路44によって切り替えて、ドライバ・コ
ンパレータ制御回路42から、パターン発生器52によ
って生成した試験用パターンを、使用するドライバ・コ
ンパレータ部61,62,…,6nに対して出力する。
2,…,TBnのうち使用するテストボードTB1,T
B2,…,TBnを指定し、これら使用するテストボー
ドTB1,TB2,…,TBnに対応するドライバ・コ
ンパレータ部61,62,…,6nをドライバ・コンパ
レータ切換回路44によって切り替えて、ドライバ・コ
ンパレータ制御回路42から、パターン発生器52によ
って生成した試験用パターンを、使用するドライバ・コ
ンパレータ部61,62,…,6nに対して出力する。
【0027】その一方で、電源・制御部4内のDUT用
切換回路43によってテストボードTB1,TB2,
…,TBnの切り替えを行い、使用するテストボードに
対してのみDUT用電源回路41によって電源を供給す
る。
切換回路43によってテストボードTB1,TB2,
…,TBnの切り替えを行い、使用するテストボードに
対してのみDUT用電源回路41によって電源を供給す
る。
【0028】パターン発生器52は、コントロール装置
51から入力される指示に基づいて、テストボードTB
1,TB2,…,TBn上に設置された被測定デバイス
DUT,…の試験を行うための試験用パターンを生成す
る。
51から入力される指示に基づいて、テストボードTB
1,TB2,…,TBn上に設置された被測定デバイス
DUT,…の試験を行うための試験用パターンを生成す
る。
【0029】電源・制御部4は、内部にDUT用電源回
路41、ドライバ・コンパレータ制御回路42、DUT
用切換回路43及びドライバ・コンパレータ切換回路4
4を備えている。
路41、ドライバ・コンパレータ制御回路42、DUT
用切換回路43及びドライバ・コンパレータ切換回路4
4を備えている。
【0030】DUT用電源回路41は、DUT用切換回
路43を介して接続されたテストボードTB1,TB
2,…,TBnに対して電源を供給する電源部であり、
DUT用切換回路43は、接続されたテストボードTB
1,TB2,…,TBnのうち、各テストボードTB
1,TB2,…,TBnについて、電源を供給するか否
かを切り替える。
路43を介して接続されたテストボードTB1,TB
2,…,TBnに対して電源を供給する電源部であり、
DUT用切換回路43は、接続されたテストボードTB
1,TB2,…,TBnのうち、各テストボードTB
1,TB2,…,TBnについて、電源を供給するか否
かを切り替える。
【0031】ドライバ・コンパレータ制御回路42は、
パターン発生器52によって生成された試験用パターン
を、ドライバ・コンパレータ切換回路44を介してテス
トボードTB1,TB2,…,TBnに対して出力する
とともに、テストボードTB1,TB2,…,TBn上
に設置された被測定デバイスDUT,…によって処理が
実行され、得られた処理結果が入力されると、この処理
結果を判別することによって被測定デバイスDUT,…
の特性を判別する。
パターン発生器52によって生成された試験用パターン
を、ドライバ・コンパレータ切換回路44を介してテス
トボードTB1,TB2,…,TBnに対して出力する
とともに、テストボードTB1,TB2,…,TBn上
に設置された被測定デバイスDUT,…によって処理が
実行され、得られた処理結果が入力されると、この処理
結果を判別することによって被測定デバイスDUT,…
の特性を判別する。
【0032】ドライバ・コンパレータ切換回路44は、
ドライバ・コンパレータ制御回路42を介して入力され
た試験用パターンをドライバ・コンパレータ部61,6
2,…,6nに対して出力し、また、テストボードTB
1,TB2,…,TBn上に装着された被測定デバイス
DUT,…から入力される処理結果をドライバ・コンパ
レータ制御回路42に対して出力する。
ドライバ・コンパレータ制御回路42を介して入力され
た試験用パターンをドライバ・コンパレータ部61,6
2,…,6nに対して出力し、また、テストボードTB
1,TB2,…,TBn上に装着された被測定デバイス
DUT,…から入力される処理結果をドライバ・コンパ
レータ制御回路42に対して出力する。
【0033】ドライバ・コンパレータ部61は、内部に
ドライバ・コンパレータ31aa,31bb,…,31
zzを備えており、同様に、ドライバ・コンパレータ部
62,…,6nは、内部にドライバ・コンパレータ32
aa,…,3nzzをそれぞれ備えている。これらのド
ライバ・コンパレータ部61,62,…,6nは、テス
トボードTB1,TB2,…,TBnと1対1に対応し
て接続され、ドライバ・コンパレータ切換回路44から
入力された試験用パターンをテストボードTB1,TB
2,…,TBnに出力し、また、テストボードTB1,
TB2,…,TBnから入力される信号の中から、各被
測定デバイスDUT,…による処理によって得られた処
理結果を抽出してドライバ・コンパレータ切換回路44
に出力する。
ドライバ・コンパレータ31aa,31bb,…,31
zzを備えており、同様に、ドライバ・コンパレータ部
62,…,6nは、内部にドライバ・コンパレータ32
aa,…,3nzzをそれぞれ備えている。これらのド
ライバ・コンパレータ部61,62,…,6nは、テス
トボードTB1,TB2,…,TBnと1対1に対応し
て接続され、ドライバ・コンパレータ切換回路44から
入力された試験用パターンをテストボードTB1,TB
2,…,TBnに出力し、また、テストボードTB1,
TB2,…,TBnから入力される信号の中から、各被
測定デバイスDUT,…による処理によって得られた処
理結果を抽出してドライバ・コンパレータ切換回路44
に出力する。
【0034】図示しない入力装置によって使用するテス
トボードTB1,TB2,…,TBnや被測定デバイス
DUT,…及び各種の設定が行われ、試験を開始する旨
の指示が入力されると、コントロール装置51によっ
て、被測定デバイスDUT,…の試験を実行するための
プログラムが実行され、パターン発生器52によって試
験用パターンが生成されるとともに、指定されたテスト
ボードTB1,TB2,…,TBnがDUT用切換回路
43によって選択され、電源が供給される。
トボードTB1,TB2,…,TBnや被測定デバイス
DUT,…及び各種の設定が行われ、試験を開始する旨
の指示が入力されると、コントロール装置51によっ
て、被測定デバイスDUT,…の試験を実行するための
プログラムが実行され、パターン発生器52によって試
験用パターンが生成されるとともに、指定されたテスト
ボードTB1,TB2,…,TBnがDUT用切換回路
43によって選択され、電源が供給される。
【0035】一方、パターン発生器52によって生成さ
れた試験用パターンはドライバ・コンパレータ制御回路
42を介して伝達され、ドライバ・コンパレータ切換回
路44及びドライバ・コンパレータ部61,62,…,
6nによって指定されたテストボードTB1,TB2,
…,TBnに対して出力される。
れた試験用パターンはドライバ・コンパレータ制御回路
42を介して伝達され、ドライバ・コンパレータ切換回
路44及びドライバ・コンパレータ部61,62,…,
6nによって指定されたテストボードTB1,TB2,
…,TBnに対して出力される。
【0036】その後、パターン発生器52によって生成
された試験用パターンに基づいて、テストボードTB
1,TB2,…,TBn上に設置された被測定デバイス
DUT,…によって処理が実行され、処理結果がドライ
バ・コンパレータ部61,62,…,6nに対して出力
される。ドライバ・コンパレータ部61,62,…,6
nは、テストボードTB1,TB2,…,TBnから入
力された処理結果を、各被測定デバイスDUT,…毎に
抽出してドライバ・コンパレータ切換回路44に出力
し、ドライバ・コンパレータ切換回路44は、処理結果
をもとに被測定デバイスDUT,…の特性を判別する。
された試験用パターンに基づいて、テストボードTB
1,TB2,…,TBn上に設置された被測定デバイス
DUT,…によって処理が実行され、処理結果がドライ
バ・コンパレータ部61,62,…,6nに対して出力
される。ドライバ・コンパレータ部61,62,…,6
nは、テストボードTB1,TB2,…,TBnから入
力された処理結果を、各被測定デバイスDUT,…毎に
抽出してドライバ・コンパレータ切換回路44に出力
し、ドライバ・コンパレータ切換回路44は、処理結果
をもとに被測定デバイスDUT,…の特性を判別する。
【0037】以上のように、本発明の実施の形態として
の半導体デバイス試験装置1によれば、被測定デバイス
DUT,…が装着されたテストボードTB1,TB2,
…,TBnに対し、DUT用電源回路41及びDUT用
切換回路43によって電源を供給するので、電源を供給
するための回路を多数備える必要が無く、半導体デバイ
ス試験装置1全体の大型化を防止するとともに、コスト
の低減を図ることができる。また、ドライバ・コンパレ
ータ切換回路44を備えることにより、1個のドライバ
・コンパレータ制御回路42によってテストボードTB
1,TB2,…,TBnに対する試験用パターンの出力
と、被試験デバイスDUT,…による処理結果を判別す
ることが可能であり、より一層の小型化とコストの削減
を実現することが可能である。
の半導体デバイス試験装置1によれば、被測定デバイス
DUT,…が装着されたテストボードTB1,TB2,
…,TBnに対し、DUT用電源回路41及びDUT用
切換回路43によって電源を供給するので、電源を供給
するための回路を多数備える必要が無く、半導体デバイ
ス試験装置1全体の大型化を防止するとともに、コスト
の低減を図ることができる。また、ドライバ・コンパレ
ータ切換回路44を備えることにより、1個のドライバ
・コンパレータ制御回路42によってテストボードTB
1,TB2,…,TBnに対する試験用パターンの出力
と、被試験デバイスDUT,…による処理結果を判別す
ることが可能であり、より一層の小型化とコストの削減
を実現することが可能である。
【0038】なお、上記実施の形態においては、恒温槽
2内に備える複数のテストボードTB1,TB2,…,
TBn上に被測定デバイスDUT,…を装着して試験を
行う構成としたが、本発明はこれに限定されるものでは
なく、例えば1枚のボード上に被測定デバイスDUT,
…を多数装着し、このボードを複数のブロックに分割
し、各ブロックに対して電源を供給する構成としても良
いし、或いは、複数の被測定デバイスDUT,…に対し
て独立して電源を供給する構成としても良い。その他、
細部の構成についても、本発明の主旨を逸脱することの
ない範囲において適宜変更可能である。
2内に備える複数のテストボードTB1,TB2,…,
TBn上に被測定デバイスDUT,…を装着して試験を
行う構成としたが、本発明はこれに限定されるものでは
なく、例えば1枚のボード上に被測定デバイスDUT,
…を多数装着し、このボードを複数のブロックに分割
し、各ブロックに対して電源を供給する構成としても良
いし、或いは、複数の被測定デバイスDUT,…に対し
て独立して電源を供給する構成としても良い。その他、
細部の構成についても、本発明の主旨を逸脱することの
ない範囲において適宜変更可能である。
【0039】
【発明の効果】請求項1及び3記載の発明によれば、各
デバイス装着部毎に対して電源を供給するか否かを電源
切換手段により切り換えることが可能であるので、各デ
バイス装着部に対してそれぞれ電源部を設ける必要が無
く、電源部は1個のみ設置すればよいので、回路の複雑
化を避け、装置の小型化とコストの低減を図ることが可
能である。
デバイス装着部毎に対して電源を供給するか否かを電源
切換手段により切り換えることが可能であるので、各デ
バイス装着部に対してそれぞれ電源部を設ける必要が無
く、電源部は1個のみ設置すればよいので、回路の複雑
化を避け、装置の小型化とコストの低減を図ることが可
能である。
【0040】請求項2及び4記載の発明によれば、デバ
イス装着部に対する試験信号の入力を制御する回路を、
各デバイス装着部に対してそれぞれ設ける必要がない。
これによって、より一層の装置の小型化及びコストの低
減を図ることができる。
イス装着部に対する試験信号の入力を制御する回路を、
各デバイス装着部に対してそれぞれ設ける必要がない。
これによって、より一層の装置の小型化及びコストの低
減を図ることができる。
【図1】本発明の実施の形態としての半導体デバイス試
験装置の構成を示すブロック図である。
験装置の構成を示すブロック図である。
【図2】従来の半導体デバイス試験装置の一例を示すブ
ロック図である。
ロック図である。
1 半導体デバイス試験装置 2 恒温槽 3 制御部 4 電源・制御部 41 DUT用電源回路 42 ドライバ・コンパレータ制御回路 43 DUT用切替回路 44 ドライバ・コンパレータ切替回路 51 コントロール装置 52 パターン発生器 61,62,…,6nドライバ・コンパレータ部 31aa,31bb,…,3nzzドライバ・コンパレ
ータ TB1,TB2,…,TBnテストボード DUT,…被試験デバイス
ータ TB1,TB2,…,TBnテストボード DUT,…被試験デバイス
Claims (4)
- 【請求項1】試験信号を生成して、この試験信号をもと
に被試験デバイスに処理を実行させて該被試験デバイス
の試験を行う半導体デバイス試験装置において、 前記被試験デバイスを装着するための複数のデバイス装
着部と、 これら複数のデバイス装着部に電源を供給するための電
源供給部と、 前記複数のデバイス装着部について、各デバイス装着部
と前記電源供給部との接続状態をそれぞれ切り換える電
源切換手段と、 を備えることを特徴とする半導体デバイス試験装置。 - 【請求項2】それぞれの前記複数のデバイス装着部につ
いて、前記試験信号を入力するか否かの切り換えを行う
試験信号切換手段をさらに備えること、 を特徴とする請求項1記載の半導体デバイス試験装置。 - 【請求項3】試験信号を生成して、この試験信号をもと
に被試験デバイスに処理を実行させて該被試験デバイス
の試験を行う半導体デバイス試験装置における半導体デ
バイス試験方法であって、 複数のデバイス装着部に前記被試験デバイスを装着し、 複数のデバイス装着部のそれぞれについて、電源を供給
するか否かを切り換えることが可能であること、 を特徴とする半導体デバイス試験方法。 - 【請求項4】それぞれの前記複数のデバイス装着部につ
いて、前記試験信号を入力するか否かを切り換えること
が可能であること、 を特徴とする請求項3記載の半導体デバイス試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10037534A JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10037534A JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11237433A true JPH11237433A (ja) | 1999-08-31 |
Family
ID=12500201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10037534A Pending JPH11237433A (ja) | 1998-02-19 | 1998-02-19 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11237433A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604813B2 (en) | 2009-11-13 | 2013-12-10 | Samsung Electronics Co., Ltd. | Built-off test device and test system including the same |
-
1998
- 1998-02-19 JP JP10037534A patent/JPH11237433A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604813B2 (en) | 2009-11-13 | 2013-12-10 | Samsung Electronics Co., Ltd. | Built-off test device and test system including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20050113271A (ko) | 시험 장치 및 시험 방법 | |
US5164665A (en) | IC tester | |
JPH11237433A (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
JP4026945B2 (ja) | 混在ic試験装置及びこのic試験装置の制御方法 | |
KR100641859B1 (ko) | 반도체 제조 검사장치 | |
JP4226108B2 (ja) | ディジタルシグナルプロセッサ及びプロセッサのセルフテスト方法 | |
JP3610978B2 (ja) | モジュール試験装置 | |
JPH0627195A (ja) | Lsi試験装置 | |
JPH1019984A (ja) | 半導体装置の試験方法及び試験装置 | |
JP2648001B2 (ja) | 半導体集積回路 | |
JPH1026655A (ja) | Lsiの試験装置 | |
JP2000206201A (ja) | 半導体集積回路 | |
JP2000009807A (ja) | 半導体デバイス試験装置および半導体デバイス試験装置における試験方法 | |
JP2000131376A (ja) | 半導体デバイス試験装置、バーンイン試験装置、および、半導体デバイス試験装置における試験方法 | |
JP2001083216A (ja) | 半導体試験装置 | |
JPH04270978A (ja) | Icテスタ | |
JPH09128996A (ja) | 半導体装置の試験方法および試験装置 | |
JP3540247B2 (ja) | 半導体装置のテスト回路および同テスト回路を用いたテスト方法 | |
JPH04148540A (ja) | 集積回路試験装置 | |
JP2002131380A (ja) | 半導体試験装置、半導体試験システム、及び半導体装置の試験方法 | |
JPH1090362A (ja) | 半導体集積装置 | |
JPH06174795A (ja) | 回路試験装置および試験方法 | |
JPH06265594A (ja) | Ic試験装置 | |
JPH08233904A (ja) | バウンダリスキャン回路 | |
JPH08114647A (ja) | 試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |