JPH11234567A - Ccd固体撮像素子の出力回路 - Google Patents

Ccd固体撮像素子の出力回路

Info

Publication number
JPH11234567A
JPH11234567A JP10030895A JP3089598A JPH11234567A JP H11234567 A JPH11234567 A JP H11234567A JP 10030895 A JP10030895 A JP 10030895A JP 3089598 A JP3089598 A JP 3089598A JP H11234567 A JPH11234567 A JP H11234567A
Authority
JP
Japan
Prior art keywords
mos transistor
channel mos
source follower
circuit
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10030895A
Other languages
English (en)
Other versions
JP3972446B2 (ja
Inventor
Koichi Harada
耕一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP03089598A priority Critical patent/JP3972446B2/ja
Publication of JPH11234567A publication Critical patent/JPH11234567A/ja
Application granted granted Critical
Publication of JP3972446B2 publication Critical patent/JP3972446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 【課題】 ソースフォロア回路を複数個縦続接続し
てなるCCD固体撮像素子の出力回路において、CCD
固体撮像素子の消費電力の増加を伴うことなく周波数特
性の向上を図る。 【解決手段】 最終段のソースフォロア回路を、Nチャ
ンネルMOSトランジスタMN とPチャンネルMOSト
ランジスタMP からなるプッシュプル回路で構成してな
る。 【効果】 入力信号の立ち上がり時にはNチャンネ
ルMOSトランジスタMN がソースフォロアの駆動トラ
ンジスタとして機能し、立ち下がり時にはPチャンネル
MOSトランジスタMP がソースフォロアの駆動トラン
ジスタとして機能するので、立ち下がりも立ち上がりと
同様に能動的動作で行うことができ、立ち下がり速度を
消費電流を大きくすることなく速めることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CCD固体撮像素
子の水平レジスタにより転送されて来た信号電荷を検出
し、低い出力インピーダンスにインピーダンス変換して
出力する、ソースフォロア回路を複数個縦続接続したC
CD固体撮像素子の出力回路に関する。
【0002】
【従来の技術】CCD固体撮像素子は図2に示すような
概略構成を有する。図において、1はイメージエリア
(撮像領域)で、受光素子を縦横に配置し且つ各受光素
子垂直列に対応して垂直転送レジスタが設けられてい
る。2は水平転送レジスタで、各垂直転送レジスタから
垂直転送されてきた信号電荷を水平方向に転送する。F
Dは水平転送レジスタ2の出力端側に設けられたフロー
ティングディフュージョン領域で、所定のリセット電位
にリセットされその後水平転送レジスタ2からの信号電
荷を受け入れて信号電荷に対応した電位になるという動
作を繰り返す。3はその出力回路(出力バッファ回路)
で、図3はその一つの従来例を示すものである。
【0003】M1はゲートが上記フローティングディフ
ュージョン領域FDに接続されたMOSトランジスタ
で、初段のソースフォロア回路の駆動トランジスタを成
し、ドレインは電源VDD端子に接続されている。M2は
それに対しての電流供給手段を成すMOSトランジスタ
で、そのゲートは一定電圧VGGを受け、ドレインはMO
SトランジスタM1のソースに、ソースは抵抗RSSを介
してアースされている。M3は次段のソースフォロア回
路の駆動トランジスタを成すMOSトランジスタ、M4
はその電流供給手段を成すMOSトランジスタトランジ
スタ、M5は最終段のソースフォロア回路の駆動トラン
ジスタを成すMOSトランジスタ、M6はその電流供給
手段を成すMOSトランジスタである。尚、これらのト
ランジスタM1〜M6はすべてNチャンネルMOSトラ
ンジスタで、駆動MOSトランジスタM1、M3、M5
がエンハンスメントモード、負荷MOSトランジスタM
2、M4、M6がデプレッションモードである。
【0004】このように、固体撮像素子の水平転送レジ
スタ2により搬送された信号電荷は多段のソースフォロ
ア回路からなる出力回路によりインピーダンス変換され
て外部(固体撮像素子外部)に出力される。尚、出力の
取り出し方法として一般的な方法には、FDA(floati
ng diffussion amplifier)法と、FGA(floating gate
amplifier) 法があるが、いずれも信号電荷の量に対応
した電位になるフローティングディフュージョン領域
(FD)或いはフローティングゲート電極の電位をソー
スフォロア回路を用いた出力回路によりインピーダンス
変換して出力するようにしており、その点では変わりが
ない。
【0005】
【発明が解決しようとする課題】ところで、CCD固体
撮像素子の出力回路には、周波数特性の向上を図ること
が要請されており、それも消費電流の増大を伴うことな
く実現することが求められている。この点について詳細
に説明すると次のとおりである。
【0006】現行のHD(High Definition)CCD固体
撮像素子は、水平転送レジスタを2本備えた構成になっ
ており、その駆動周波数は37M Hzで、出力回路の周
波数特性は例えば150MHz程度に設定されている。
そして、CCD固体撮像素子の出力回路のトータルの消
費電流は例えば約10mAである。ところで、テレビジ
ョン放送のディジタル化の促進に伴って高画質化の要請
が強くなり、有効走査線数1080本のプログレシッブ
スキャンの計画が進んでいるし、また、2本あった水平
転送レジスタを1本に減らして(戻して)MTF(modul
ation transferfunction)の改善を図ろうとする動きも
ある。
【0007】しかし、水平転送レジスタの数を1に減ら
すと、その駆動周波数は37MHzの2倍の74MHz
にしなければならなくなり、その結果、出力回路に要求
される周波数特性も現行の2倍の300MHz程度にな
る。これに対して出力回路の電流を増加させることだけ
によって対応しようとすると、CCD固体撮像素子の消
費電流が40mA程度の大きさになり、現実に許容され
る範囲を大きく逸脱することになるので、実用性が全く
ない。そこで、本願発明者はCCD固体撮像素子の回路
形式を見直すことにより消費電流の増加を伴うことなく
周波数特性を必要な高さに向上させることを模索した。
以下に、模索の過程を説明する。
【0008】先ず、CCD固体撮像素子の出力回路の周
波数特性の向上を律則するものは何かについて考察し
た。ここで、考察の対象を消費電流の殆どが決まる最終
段のソースフォロア回路だけに絞ることにした。という
のは、出力回路3の初段や、次段は最終段のようにCC
D固体撮像素子外部にそれ相応の出力電流を供給するわ
けではなく、従って出力電流はきわめて小さくて済む
し、また、その結果として立ち上がり時間、立ち下がり
時間は短くすることが容易であるが、最終段は相当の大
きさの出力電流を外部に送出する必要があるので、消費
電流の殆どを最終段が占めるし、また、その当然の帰結
として高速化が難しく、従って、最終段が消費電流を概
ね決定し、周波数特性を律則することになるからであ
る。
【0009】図4(A)は従来のCCD固体撮像素子に
おける最終段のソースフォロア回路を示す。図におい
て、CL は負荷であり、負荷はこのように純粋な容量と
みなすことができる。VINは入力信号で、略矩形波と考
えて良い。ここで、入力信号VINがロウレベルで回路が
定常状態にあるとすると、定常状態における出力もロウ
レベルになる。このとき負荷トランジスタML (図3の
M6に相当)に流れる電流をIoとし、このときの出力
電圧をVL とする。図4(A)に示す状態から入力信号
IN(今までロウレベルにあった)がハイレベルに切り
換わったときの動作は図4(B)に示すとおりになる。
このとき最終段への入力電圧は、入力信号VINの振幅を
ΔVとしたとき、VB +ΔVとなる。そして、駆動MO
SトランジスタMD (図3のM5に相当する。)は飽和
領域で動作している状態になるので、これMD に流れる
電流Iは、下記の式数1で表される。
【0010】
【数1】
【0011】ここで、Leff :トランジスタMD の実効
ゲート長、W:トランジスタMD のゲート幅、dox:ゲ
ート酸化膜の膜厚、εox:ゲート酸化膜を成すSiO2
の誘電率、Neff :電子の実効モビリティである。
【0012】ここで、出力電圧の立ち上がり時間をtと
すると、CL ・ΔV=IL ・tであることから、t=
(CL ・ΔV)IL と略言える。即ち、立ち上がり時間
t はIL に反比例するのである。従って、この立ち上が
り時間tを短くするには、駆動トランジスタMD の(W
・Neff )/(Leff ・dox)、即ちgmを大きくすれ
ば良いということになる。
【0013】次に、入力信号VINがハイレベルからロウ
レベルへ立ち下がった場合を考察する。この最終段のソ
ースフォロア回路において、入力信号VINがハイレベル
で回路が定常状態にあったとすると、出力もハイレベル
になり、負荷MOSトランジスタML は定電流源として
動作しているので、このとき該負荷MOSトランジスタ
L に流れる電流もIoである。尚、この時の出力電圧
をVH とする。
【0014】この状態で入力信号VINがハイレベルから
ロウレベルに切り換わったときの動作を図4(C)に示
す。この時の入力電圧はVB +ΔV(ΔV:入力パルス
の振幅)からVB に戻る。この時負荷容量CL に蓄積さ
れていた電荷が電流IL の形となって負荷MOSトラン
ジスタML を通じて放電して出力電圧はVH からV
L(VL :ロウレベルのときの出力電圧)に遷移する。
そして、上述したように負荷MOSトランジスタML
定電流源であり、そこに流れる電流Ioは或る一定の値
であるので、放電電流IL はその定電流Ioを越えるこ
とは不可能である。即ち、IL ≦Ioとなり、dVout
/dt≦Io/CL となる。
【0015】従って、立ち下がり時間の短縮をするに
は、CCD固体撮像素子の最終段の負荷MOSトランジ
スタML に流す電流、即ち定電流源の電流値Ioを大き
くすることが必要であるが、そうすると、当然にCCD
固体撮像素子の電流値が大きくなってしまうのである。
即ち、従来の図3に示すような出力回路によれば、信号
の立ち上がりに関しては最終段の駆動トランジスタのg
mを大きくすることにより周波数特性を高めることがで
きるが、立ち下がりに関しての周波数特性は負荷MOS
トランジスタML に流す電流Ioと負荷容量CL だけで
決まるスルーレートにより律則され、負荷容量CL が一
定であるとすると、電流Ioを増やすことなくして高速
性を向上させることは不可能である。少なくとも、現在
定電流Ioを許容範囲(十数mA)に止めると、上述し
た水平転送レジスタの1本化に対応することができる周
波数特性を得ることができないのが実状である。
【0016】本発明はこのような問題点を解決すべく為
されたものであり、ソースフォロア回路を複数個縦続接
続してなるCCD固体撮像素子の出力回路において、C
CD固体撮像素子の消費電力の増加を伴うことなく周波
数特性の向上を図ることを目的とする。
【0017】
【課題を解決するための手段】請求項1のCCD固体撮
像素子の出力回路は、最終段のソースフォロア回路を、
NチャンネルMOSトランジスタとPチャンネルMOS
トランジスタからなるプッシュプル回路で構成してなる
ことを特徴とする。
【0018】従って、請求項1のCCD固体撮像素子の
出力回路によれば、従来、電流供給MOSトランジスタ
としてのみ機能し、定電流源としての役割しか果たさな
かったMOSトランジスタをPチャンネルMOSトラン
ジスタにより構成し、該PチャンネルMOSトランジス
タにも入力信号(最終段のソースフォロア回路に対する
入力信号)を印加するようにしたので、入力信号の立ち
上がりのときは従来から駆動トランジスタとしての役割
を果たしていたNチャンネルMOSトランジスタにソー
スフォロアの駆動トランジスタの機能を果たさせ、立ち
下がり時にはそのPチャンネルMOSトランジスタにソ
ースフォロアの駆動トランジスタとして機能させること
ができる。従って、立ち下がり時における高速性を、消
費電流を増加させなくてもPチャンネルMOSトランジ
スタのgmを高める事で、高めることができる。
【0019】
【発明の実施の形態】本発明CCD固体撮像素子の出力
回路は、最終段のソースフォロア回路を、Nチャンネル
MOSトランジスタとPチャンネルMOSトランジスタ
からなるプッシュプル回路で構成してなる。Nチャンネ
ルMOSトランジスタとPチャンネルMOSトランジス
タを共にデプレッションモードにすると、定常状態にお
いてアイドリング電流を流すことができる。そして、ア
イドリング電流を流すようにすることにより変換効率の
低下を防止し、また、周波数特性を高くすることができ
る。しかし、アイドリング電流を流すようにすることは
絶対に必要であると言うわけではない。上記プッシュプ
ル回路を構成する二つのトランジスタを共にエンファン
スメントモードにするという形態でも本発明を実施する
ことができる。
【0020】
【実施例】以下、本発明を図示実施例に従って詳細に説
明する。図1は本発明CCD固体撮像素子の出力回路の
第1の実施例3aを示す回路図である。図面において、
M1はゲートがCCD固体撮像素子のフローティングデ
ィフュージョン領域FD(図2参照)に接続されたMO
Sトランジスタで、初段のソースフォロア回路の駆動ト
ランジスタを成し、ドレインは電源VDD端子に接続され
ている。M2はそれに対しての電流供給手段を成すMO
Sトランジスタで、そのゲートは一定電圧VGGを受け、
ドレインはMOSトランジスタM1のソースに、ソース
は抵抗RSSを介して接地されている。M3は次段のソー
スフォロア回路の駆動トランジスタを成すMOSトラン
ジスタ、M4はその電流供給手段を成すMOSトランジ
スタで、そのソースは上記抵抗RSSを介して接地され、
ゲートは一定電圧VGGを受けている。M1〜M4はNチ
ャンネルMOSトランジスタで、駆動MOSトランジス
タM1、M3はエンファンスメントモード、負荷MOS
トランジスタM2、M4はデプレッションモードのトラ
ンジスタである。
【0021】MN 、MP は出力回路の最終段を成すMO
Sトランジスタで、MN がNチャンネルMOSトランジ
スタ、MP がPチャンネルMOSトランジスタであり、
共にM3、M4からなる第2段目のソースフォロア回路
の出力信号を受けてプッシュプル動作をする。そして、
アイドリング動作をするように、具体的には、定常状態
でアイドリング電流(例えば10mA程度)が流れるよ
うに、MOSトランジスタMN 、MP は共にデプレッシ
ョンモードにされている。
【0022】このような出力回路によれば、最終段への
入力信号が立ち上がったときはNチャンネルMOSトラ
ンジスタMN がオンし、PチャンネルMOSトランジス
タMP が略オフする(このトランジスタMP がデプレッ
ションモードなので完全にはオフせず若干電流が流れ
る。)。従って、NチャンネルMOSトランジスタMN
がエミッタフォロア回路の駆動トランジスタとして機能
し、該トランジスタMNを通じて出力側(負荷容量)が
充電される。この場合、PチャンネルMOSトランジス
タMP が略カットオフするので、従来よりも速く負荷容
量の充電ができ、立ち上がり速度を速めることができ
る。
【0023】次に、最終段への入力信号が立ち下がった
ときは、逆にNチャンネルMOSトランジスタMN が略
オフ(このトランジスタMN はデプレッションモードな
ので完全にはオフしない。)し、PチャンネルMOSト
ランジスタMP がオンする。従って、このときはPチャ
ンネルMOSトランジスタMP がこの最終段のソースフ
ォロア回路の駆動トランジスタとして機能し、このトラ
ンジスタMP を通して出力側(負荷容量)が放電され
る。このオンし、飽和状態になるトランジスタMP を通
じて放電できるので、従来の場合よりも顕著に立ち下が
り速度を高めることができる。
【0024】即ち、従来においては立ち下がりには定電
流手段たる負荷MOSトランジスタ(能動的動作をしな
いので実質的には受動素子でしかない。)を通じて放電
するしかなかったが、本出力回路3aによれば、能動的
動作をするPチャンネルMOSトランジスタMP を通じ
て放電させるようにし、立ち上がり動作のみならず立ち
下がり動作をも能動的動作により為すようにすることが
できるのである。従って、従来における立ち下がり速度
を電流の増大を伴うことなく高めることができなかった
という問題を解決することができる。
【0025】依って、HD−CCD型固体撮像素子のプ
ログレシブスキャン化の実現が可能となり、HD−CC
D型固体撮像素子において水平転送レジスタの1本化も
可能となるし、また、通常のCCD固体撮像素子におい
ても低消費電力化に寄与する、或いは消費電力の増大を
伴うこと無く周波数特性(特に立ち下がりの高速性)の
向上を図ることができる。
【0026】尚、本出力回路は、最終段のNチャンネル
MOSトランジスタMN と、PチャンネルMOSトラン
ジスタMP を共にデプレッションモードにしてどんなと
きでも最低或る値(例えば10mA)のアイドリング電
流を流れるようにしているが、そのようにする理由を次
に述べる。その理由は二つあり、第1の理由は変換効率
の低下を防ぐという理由である。図5(A)はそのプッ
シュプル回路を成すMOSトランジスタMN とMP が共
にエンファンスメントモードであった場合の問題点を示
す回路図である。ここで、その二つのMOSトランジス
タMN 及びMPが共にエンファンスメントモードであ
り、そのしきい値電圧Vthが0.5Vであったとし、
電源電圧VDDが10V、入力信号INを2VP-P の矩形
波であるとする。そして、入力信号がロウレベル(4
V)になると、NチャンネルMOSトランジスタMN
オフし、PチャンネルMOSトランジスタMP がオン
し、出力信号はやはりロウレベルになるが、その出力レ
ベルOUTはPチャンネルMOSトランジスタMN のゲ
ートよりそのしきい値電圧(0.5V)分高い4.5V
となる。逆に、入力信号INがハイレベル(6V)にな
ると、NチャンネルMOSトランジスタMN がオンし、
PチャンネルMOSトランジスタMP がオフし、出力信
号はやはりハイレベルになりますが、その電位はトラン
ジスタMN のゲートよりも0.5V低い5.5Vにな
る。従って、入力信号の振幅は2V(6−4V)である
が、出力信号の振幅は1V(5.5−4.5V)と小さ
くなる。つまり、二つのトランジスタMN 、MP のしき
い値電圧の和の分出力信号の振幅が入力信号の振幅より
も小さくなる。これは、回路の動作中に二つのトランジ
スタMN、MP が共にオフとなる期間が存在するためで
ある。従って、必ず少なくともいずれか一方のトランジ
スタがオンするようにすると、このような変換効率の低
下はおきる。
【0027】そこで、そのようにする手段として図5
(B)に示すようにバイアス回路を設けてゲート・ソー
ス間にトランジスタのしきい値電圧Vth以上の電圧
(例えば1V)を常に印加するようにすることが考えら
れる。しかし、このようにした場合には、このバイアス
回路にも電流が流れ、消費電流が増大する要因になり、
また、前段のソースフォロア回路の負荷が増大し、その
結果、周波数特性の低下という問題が生じるし、また、
素子数の増大にも繋がる。従って、CCD固体撮像素子
用の出力回路としては適当ではない。
【0028】結局、両方のトランジスタMN と、MP
デプレッションモードにしてどんなときでも或る値のア
イドリング電流(例えば10mA)以上の電流が常に流
れるようにすることが最適であると言えるのである。
【0029】常に最低限アイドリング電流が流れるよう
にする第2の理由はソースフォロア回路の周波数特性を
高めるためである。即ち、図5(C)において模式的に
示すソースフォロア回路の周波数特性fc(遮断周波
数)は、fc=gm/2πCL(CL :負荷容量)とな
り、そして、そのgmは電流Iの平方根に比例するの
で、或る程度の電流Iを流さないと、gmを高くするこ
とができず、gmを高くすることができなければ周波数
特性を高くすることできないのである。例えば、400
MHz(遮断周波数)程度の周波数特性を得るためには
アイドリング電流として10mA程度の電流を流すこと
が必要のようである。
【0030】但し、上述した各種不利益を甘受するなら
ば、最終段の二つのトランジスタMN、MPを共にエン
ファンスメントモードするようにしても良い。
【0031】
【発明の効果】請求項1のCCD固体撮像素子の出力回
路によれば、従来、電流供給MOSトランジスタとして
のみ機能し、定電流源としての役割しか果たさなかった
MOSトランジスタをPチャンネルMOSトランジスタ
により構成し、該PチャンネルMOSトランジスタにも
入力信号を印加するようにしたので、入力信号の立ち上
がりのときは従来から駆動トランジスタとしての役割を
果たしていたNチャンネルMOSトランジスタにソース
フォロアの駆動トランジスタの機能を果たさせ、立ち下
がり時にはそのPチャンネルMOSトランジスタにソー
スフォロアの駆動トランジスタとして機能させることが
できる。従って、立ち下がり時における高速性を、特に
消費電流を増加させなくてもPチャンネルMOSトラン
ジスタのgmを高めることにより、高めることができ
る。
【0032】請求項2のCCD固体撮像素子の出力回路
によれば、最終段を成すNチャンネルMOSトランジス
タ及びPチャンネルMOSトランジスタの双方をデプレ
ッションモードにしたので、動作中はどのようなときで
も最低限アイドリング電流が流れるようにすることがで
き、延いては、変換効率の低下、周波数特性の低下が生
じない。
【図面の簡単な説明】
【図1】本発明CCD固体撮像素子の出力回路の第1の
実施例を示す回路図である。
【図2】固体撮像素子(従来例、本発明を問わず)の概
略構成図である。
【図3】CCD固体撮像素子の出力回路の従来例を示す
回路図である。
【図4】(A)〜(C)は従来例の問題点を説明するた
めの回路図で、(A)はCCD固体撮像素子の出力回路
の最終段を示し、(B)は入力電圧が立ち上がったとき
の動作を示し、(C)は入力電圧が立ち下がったときの
動作を示す。
【図5】(A)〜(C)はアイドリング電流を流す理由
を説明する回路図である。
【符号の説明】
1・・・CCD固体撮像素子、3a・・・出力回路、M
N ・・・出力回路の最終段を成すNチャンネルMOSト
ランジスタ、MP ・・・出力回路の最終段を成すPチャ
ンネルMOSトランジスタ。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ソースフォロア回路を複数個縦続接続し
    てなるCCD固体撮像素子の出力回路において、 最終段のソースフォロア回路を、NチャンネルMOSト
    ランジスタとPチャンネルMOSトランジスタからなる
    プッシュプル回路で構成してなることを特徴とするCC
    D固体撮像素子の出力回路。
  2. 【請求項2】 最終段を構成するNチャンネルMOSト
    ランジスタとPチャンネルMOSトランジスタが共に、
    デプレッションモードであることを特徴とする請求項1
    記載のCCD固体撮像素子の出力回路。
JP03089598A 1998-02-13 1998-02-13 Ccd固体撮像素子の出力回路 Expired - Fee Related JP3972446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03089598A JP3972446B2 (ja) 1998-02-13 1998-02-13 Ccd固体撮像素子の出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03089598A JP3972446B2 (ja) 1998-02-13 1998-02-13 Ccd固体撮像素子の出力回路

Publications (2)

Publication Number Publication Date
JPH11234567A true JPH11234567A (ja) 1999-08-27
JP3972446B2 JP3972446B2 (ja) 2007-09-05

Family

ID=12316476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03089598A Expired - Fee Related JP3972446B2 (ja) 1998-02-13 1998-02-13 Ccd固体撮像素子の出力回路

Country Status (1)

Country Link
JP (1) JP3972446B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411212B1 (ko) * 2000-11-27 2003-12-18 산요덴키가부시키가이샤 전하 전송 소자
CN1300938C (zh) * 2004-01-05 2007-02-14 东南大学 准推挽源极跟随器
US7362364B2 (en) 2003-09-03 2008-04-22 Sony Corporation Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region
US10071436B2 (en) 2009-08-14 2018-09-11 ArcelorMittal Investigation y Desarrollo, S.L. Methods and systems for resistance spot welding using direct current micro pulses

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191735A (ja) * 1992-01-16 1993-07-30 Hitachi Ltd Ccd型固体撮像素子
JPH09200633A (ja) * 1996-01-24 1997-07-31 Sony Corp 固体撮像装置、固体撮像装置の出力回路、増幅回路及び電子機器
JPH09247544A (ja) * 1996-03-01 1997-09-19 Sony Corp 電子回路、固体撮像素子、固体撮像素子の出力回路、撮像装置及び受光装置
JPH10209855A (ja) * 1997-01-22 1998-08-07 Nec Corp トランジスタ回路
JPH11112889A (ja) * 1997-09-29 1999-04-23 Fuji Photo Optical Co Ltd 固体撮像素子用信号伝送回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05191735A (ja) * 1992-01-16 1993-07-30 Hitachi Ltd Ccd型固体撮像素子
JPH09200633A (ja) * 1996-01-24 1997-07-31 Sony Corp 固体撮像装置、固体撮像装置の出力回路、増幅回路及び電子機器
JPH09247544A (ja) * 1996-03-01 1997-09-19 Sony Corp 電子回路、固体撮像素子、固体撮像素子の出力回路、撮像装置及び受光装置
JPH10209855A (ja) * 1997-01-22 1998-08-07 Nec Corp トランジスタ回路
JPH11112889A (ja) * 1997-09-29 1999-04-23 Fuji Photo Optical Co Ltd 固体撮像素子用信号伝送回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411212B1 (ko) * 2000-11-27 2003-12-18 산요덴키가부시키가이샤 전하 전송 소자
US7362364B2 (en) 2003-09-03 2008-04-22 Sony Corporation Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region
CN1300938C (zh) * 2004-01-05 2007-02-14 东南大学 准推挽源极跟随器
US10071436B2 (en) 2009-08-14 2018-09-11 ArcelorMittal Investigation y Desarrollo, S.L. Methods and systems for resistance spot welding using direct current micro pulses

Also Published As

Publication number Publication date
JP3972446B2 (ja) 2007-09-05

Similar Documents

Publication Publication Date Title
US5469085A (en) Source follower using two pairs of NMOS and PMOS transistors
US20060221220A1 (en) Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same
JPH02262344A (ja) 出力回路
JP7283939B2 (ja) 半導体装置及びデータドライバ
KR100436074B1 (ko) 안정한 저전압동작이 가능한 증폭형 고체촬상장치용출력회로
JP2904200B2 (ja) 固体撮像素子
US4027174A (en) Dynamic decoder circuit
JP3972446B2 (ja) Ccd固体撮像素子の出力回路
US6862041B2 (en) Circuit for processing charge detecting signal having FETS with commonly connected gates
US6225616B1 (en) Solid-state image pickup devices having source follower buffer circuits therein with actively controlled gain characteristics
JP3626083B2 (ja) 電荷転送装置
US7274224B2 (en) Semiconductor device and camera using same
JP2000106652A (ja) 固体撮像装置
JP4055683B2 (ja) 固体撮像素子
JPH11205693A (ja) 固体撮像装置
US7468500B2 (en) High performance charge detection amplifier for CCD image sensors
JP2004023380A (ja) 固体撮像装置
JP2986752B2 (ja) 半導体装置
JP3586985B2 (ja) 半導体装置の出力回路
JP2000224485A (ja) Ccd固体撮像素子のバッファ回路
JP2007067682A (ja) 固体撮像装置及びその駆動方法
JPH11308534A (ja) Ccd固体撮像素子の出力バッファ
KR100266008B1 (ko) 신호증폭기의입력트랜지스터구조
JP2007019691A (ja) 固体撮像装置
JP2007150751A (ja) 固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees