JPS63278277A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS63278277A JPS63278277A JP11311487A JP11311487A JPS63278277A JP S63278277 A JPS63278277 A JP S63278277A JP 11311487 A JP11311487 A JP 11311487A JP 11311487 A JP11311487 A JP 11311487A JP S63278277 A JPS63278277 A JP S63278277A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inalas
- inalgaas
- ingaas
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 150000001875 compounds Chemical class 0.000 title claims description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 31
- 230000005533 two-dimensional electron gas Effects 0.000 abstract description 14
- 125000005842 heteroatom Chemical group 0.000 abstract description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 241001538234 Nala Species 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
InGaAs活性層と、InAlAs層 InAlGa
As超格子からなるバッファ層とが設けられた化合物半
導体装置であり、このようなデバイスは動作が一層高速
化できる。
As超格子からなるバッファ層とが設けられた化合物半
導体装置であり、このようなデバイスは動作が一層高速
化できる。
[産業上の利用分野]
本発明はGaAs系化合物半導体装置の構成に関する。
HE M T (H4gh Electron Mob
ility Transistor:高電子移動度トラ
ンジスタ)や各種FETなどを構成するGaAs系デバ
イスは超高速動作が可能なデバイスである。しかし、高
速コンピュータや高速信号処理などの高性能システムに
おいては、なお一層の高性能化が要望されている。
ility Transistor:高電子移動度トラ
ンジスタ)や各種FETなどを構成するGaAs系デバ
イスは超高速動作が可能なデバイスである。しかし、高
速コンピュータや高速信号処理などの高性能システムに
おいては、なお一層の高性能化が要望されている。
[従来の技術と発明が解決しようとする問題点コ第3図
は従来のInGaAs層 n −rnAIAs系HEM
Tの構造断面図を示しており、1は半絶縁性1nP基板
、2はノンドープInAlAs層(バッファ層)、3は
ノンドープInGaAs層(チャネル層)、4はn−I
nAlAs層(電子供給層)、5はn −InGaAs
層(コンタクト層)、6はA1からなるゲート電極、7
はソース電極、8はドレイン電極である。
は従来のInGaAs層 n −rnAIAs系HEM
Tの構造断面図を示しており、1は半絶縁性1nP基板
、2はノンドープInAlAs層(バッファ層)、3は
ノンドープInGaAs層(チャネル層)、4はn−I
nAlAs層(電子供給層)、5はn −InGaAs
層(コンタクト層)、6はA1からなるゲート電極、7
はソース電極、8はドレイン電極である。
このようなInGaAs層をチャネル層(活性層)とす
るのは、InGaAs層がGaAs層よりも電子の飽和
速度が大きく、高速化が容易なために採られている構造
で、このような構成は、例えば、分子線エピタキシャル
成長(MBE)法を用いて連続成長して形成される。且
つ、その動作概要は、周知のように、n−InA1八S
層へ中のドナーからInGaAs層3へ電子が移動し、
ヘテロ界面のInGaAs層3側に高速の二次元電子ガ
ス(20EG ;点線で示す)を発生させ、その2DE
Gの流れをゲートで制御して、トランジスタ動作させる
ものである。その時、n−InAlAs層が空乏層とな
るために、このn −InAlAs層を絶縁膜と考えれ
ば、一種のMISFETと云える構造である。
るのは、InGaAs層がGaAs層よりも電子の飽和
速度が大きく、高速化が容易なために採られている構造
で、このような構成は、例えば、分子線エピタキシャル
成長(MBE)法を用いて連続成長して形成される。且
つ、その動作概要は、周知のように、n−InA1八S
層へ中のドナーからInGaAs層3へ電子が移動し、
ヘテロ界面のInGaAs層3側に高速の二次元電子ガ
ス(20EG ;点線で示す)を発生させ、その2DE
Gの流れをゲートで制御して、トランジスタ動作させる
ものである。その時、n−InAlAs層が空乏層とな
るために、このn −InAlAs層を絶縁膜と考えれ
ば、一種のMISFETと云える構造である。
第4図は第3図のエネルギーバンド構造図を示しており
、InAlAs層2 、 InGaAs層3 、 n
−InAlAs層4の部分図で、ECは伝導帯、EF
Aよフェルミ準位である。図のように、二次元電子ガス
(2DEG)かへテロ界面のInGaAs層3側に発生
して、これはチャネル電流になるが、その際、同じ<I
nAlAsとInGaAsの電子親和力の違いによって
、InAlAs層2 (バッファ層)に近いヘテロ界面
のInGaAs層3側にも二次元電子ガスが発生する問
題がある。
、InAlAs層2 、 InGaAs層3 、 n
−InAlAs層4の部分図で、ECは伝導帯、EF
Aよフェルミ準位である。図のように、二次元電子ガス
(2DEG)かへテロ界面のInGaAs層3側に発生
して、これはチャネル電流になるが、その際、同じ<I
nAlAsとInGaAsの電子親和力の違いによって
、InAlAs層2 (バッファ層)に近いヘテロ界面
のInGaAs層3側にも二次元電子ガスが発生する問
題がある。
これは、電荷供給層と同様のバッファ層2における深い
不純物準位にあるドナーによって形成されるものである
。
不純物準位にあるドナーによって形成されるものである
。
しかし、このようなバッファ層側の二次元電子ガスは、
金種の高電圧を印加しないかぎり、動作信号のオフ時に
未だチャネル電流として残って、ピンチオフ特性を悪化
させて高速動作を害することになる。
金種の高電圧を印加しないかぎり、動作信号のオフ時に
未だチャネル電流として残って、ピンチオフ特性を悪化
させて高速動作を害することになる。
また、この問題はInAlAs層2をバッファ層として
使用するため、上記のような二次元電子ガスが発生する
のであるから、そのInAlAs層の代わりに、InG
aAs層をバッファ層とすれば、バッファ層側での二次
元電子ガスの問題はなくなる。しかし、InGaAs層
はバンドギャップ(伝導帯と価電子帯との間隔)が狭く
、そのため、半導体素子を分離する際、I nGaAs
層(バッファ層)を確実に分離する必要があり、その確
実な分離が難しいためにInAlAs層2がバッファ層
として用いられているものである。
使用するため、上記のような二次元電子ガスが発生する
のであるから、そのInAlAs層の代わりに、InG
aAs層をバッファ層とすれば、バッファ層側での二次
元電子ガスの問題はなくなる。しかし、InGaAs層
はバンドギャップ(伝導帯と価電子帯との間隔)が狭く
、そのため、半導体素子を分離する際、I nGaAs
層(バッファ層)を確実に分離する必要があり、その確
実な分離が難しいためにInAlAs層2がバッファ層
として用いられているものである。
従って、このInAlAs層をバッファ層として用い、
バッファ層側の二次元電子ガスの発生を抑える構造が望
まれて、既にその構造が提唱されている。
バッファ層側の二次元電子ガスの発生を抑える構造が望
まれて、既にその構造が提唱されている。
その方法はノンドープInAlAs層2からなるバッフ
ァ層の代わりに、In^l As / InGaAs超
格子からなるバッファ層を設けるもので、第5図にその
HEMTの構造断面図を示している。第5図において第
3図と同一部位に同一記号を付けであるが、その他の2
2がInAlAs層 InGaAs超格子である。また
、第6図はそのエネルギーバンド構造図を示しており、
第5図と同様に、超格子バッファ層22. InGaA
s層3、n−InlIAs層4の部分図である。
ァ層の代わりに、In^l As / InGaAs超
格子からなるバッファ層を設けるもので、第5図にその
HEMTの構造断面図を示している。第5図において第
3図と同一部位に同一記号を付けであるが、その他の2
2がInAlAs層 InGaAs超格子である。また
、第6図はそのエネルギーバンド構造図を示しており、
第5図と同様に、超格子バッファ層22. InGaA
s層3、n−InlIAs層4の部分図である。
この超格子からなるバッファ層を設けると、超格子のへ
テロ界面で不純物(ドナー)がトラップされて、チャネ
ル層(活性層)へのドナーの拡散が防がれ、バッファ層
側の二次元電子ガスの発生は抑制される。しかし、その
ような十分な量子効果を与えるには、超格子中のInG
aAsの厚みを精度良くコントロールして、2〜4原子
層の薄い膜厚で積層しなければならない。そうしなけれ
ば、超格子のInGaAs中に二次元電子ガスが発生し
て、第3図に示す構造と同じ結果になる。
テロ界面で不純物(ドナー)がトラップされて、チャネ
ル層(活性層)へのドナーの拡散が防がれ、バッファ層
側の二次元電子ガスの発生は抑制される。しかし、その
ような十分な量子効果を与えるには、超格子中のInG
aAsの厚みを精度良くコントロールして、2〜4原子
層の薄い膜厚で積層しなければならない。そうしなけれ
ば、超格子のInGaAs中に二次元電子ガスが発生し
て、第3図に示す構造と同じ結果になる。
しかし、そのように超格子を薄い膜厚(10Å以下とな
る)に制御することは極めて至難な問題である。
る)に制御することは極めて至難な問題である。
本発明はこのような問題点を解消させ、且つ、バッファ
層側の二次元電子ガスの発生が抑止される化合物半導体
装置を提案するものである。
層側の二次元電子ガスの発生が抑止される化合物半導体
装置を提案するものである。
[問題点を解決するための手段]
その目的は、InGaAsからなる活性層を有し、In
AlAsとInAlGaAsとを交互に積層した超格子
からなるバッファ層が設けられている化合物半導体装置
によって達成される。
AlAsとInAlGaAsとを交互に積層した超格子
からなるバッファ層が設けられている化合物半導体装置
によって達成される。
[作用]
即ち、本発明は、InGaAs活性層(チャネル層)に
対してInAlAs層 InAlGaAs超格子のバッ
ファ層を設けた化合物半導体装置であり、このようなデ
バイス構造にすれば、InAlAs層から電子の移動が
防止され、同時に活性層への不純物の拡散が防止されて
、バッファ層側の二次元電子ガスの発生が抑制される。
対してInAlAs層 InAlGaAs超格子のバッ
ファ層を設けた化合物半導体装置であり、このようなデ
バイス構造にすれば、InAlAs層から電子の移動が
防止され、同時に活性層への不純物の拡散が防止されて
、バッファ層側の二次元電子ガスの発生が抑制される。
[実施例]
以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にがかるHEMTの構造断面図を示して
おり、11は半絶縁性1nP基板、12はInAlAs
層 InAlGaAs超格子(バッファ層)、13はノ
ンドープInGaAs層(チャネル層;活性層)、14
はn−InAlAs層(電子供給層)、15はn −I
nGaAs層(コンタクト層)、16はゲート電極、1
7はソース電極。
おり、11は半絶縁性1nP基板、12はInAlAs
層 InAlGaAs超格子(バッファ層)、13はノ
ンドープInGaAs層(チャネル層;活性層)、14
はn−InAlAs層(電子供給層)、15はn −I
nGaAs層(コンタクト層)、16はゲート電極、1
7はソース電極。
18はドレイン電極である。
第2図はそのエネルギーバンド構造図を示し、超格子1
2. InGaAs層13+ n −InAlAs層
14の部分図で、Ecは伝導帯、EFはフェルミ準位で
ある。
2. InGaAs層13+ n −InAlAs層
14の部分図で、Ecは伝導帯、EFはフェルミ準位で
ある。
このように、バッファ層12としてInAlAsとIn
AlGaAsとで超格子を作製すると、InAlGaA
s (四元系)の伝導帯が高レベルになって、InAl
AsとInAlGaAsとの伝導帯の差が小さくなり、
InAlAsの深い不純物準位にあるドナーはInAl
GaAsを越えて移動することが難しくなる。従って、
二次元電子ガスがヘテロ界面のバッファ層12側に発生
することが抑制される。
AlGaAsとで超格子を作製すると、InAlGaA
s (四元系)の伝導帯が高レベルになって、InAl
AsとInAlGaAsとの伝導帯の差が小さくなり、
InAlAsの深い不純物準位にあるドナーはInAl
GaAsを越えて移動することが難しくなる。従って、
二次元電子ガスがヘテロ界面のバッファ層12側に発生
することが抑制される。
次に、本発明にかかる構造の具体例を説明する。
半絶縁性InP基板11の上に成長するバッファ層の超
格子(バッファ層)はIn0.、AI、、、AsとI
n、、(へI工GaJ 、4t A s (X−085
′)の組成で構成し、各層の厚みは約20nm、周期は
10にする。このようにInAlGaAsの中のA1組
成を大きくして、その上にノンドープInGaAsチャ
ネル層13の厚みを30nm、 n −InAIAs
電子供給層14の厚みを45nm、 n−InGaA
sコンタクト層15の厚みを20nmにしてエピタキシ
ャル成長する。
格子(バッファ層)はIn0.、AI、、、AsとI
n、、(へI工GaJ 、4t A s (X−085
′)の組成で構成し、各層の厚みは約20nm、周期は
10にする。このようにInAlGaAsの中のA1組
成を大きくして、その上にノンドープInGaAsチャ
ネル層13の厚みを30nm、 n −InAIAs
電子供給層14の厚みを45nm、 n−InGaA
sコンタクト層15の厚みを20nmにしてエピタキシ
ャル成長する。
そのウェハーを素子分離してデバイスを作製し、そのデ
バイスの特性を測定すると、良好なピンチオフ特性が得
られる。
バイスの特性を測定すると、良好なピンチオフ特性が得
られる。
以上はHEMTO例で説明したが、本発明はHEMTに
限るものではなく、例えば、n −GaAs層をチャネ
ル層(活性層)としたMESFETやn−InGaAs
層をチャネル層としたMISFF、Tにも適用して、同
様の効果があるものである。
限るものではなく、例えば、n −GaAs層をチャネ
ル層(活性層)としたMESFETやn−InGaAs
層をチャネル層としたMISFF、Tにも適用して、同
様の効果があるものである。
[発明の効果コ
上記の説明から明らかなように、本発明にかかる半導体
装置は、活性層におけるバッファ層側の二次元電子ガス
の発生が抑制されて、ピンチオフ特性が向上し、その動
作が一層高速できる利点がある。
装置は、活性層におけるバッファ層側の二次元電子ガス
の発生が抑制されて、ピンチオフ特性が向上し、その動
作が一層高速できる利点がある。
第1図は本発明にがかるHEMTの構造断面図、第2図
はそのエネルギーバンド構造図、第3図は従来のHEM
Tの構造断面図、第4図はそのエネルギーバンド構造図
、第5図は従来の他の例のHEMTの構造断面図、第6
図はそのエネルギーバンド構造図である。 図において、 1.11は半絶縁性InP基板、 2はノンドープInAlAs層(バッファ層)、3.1
3はノンドープInGaAs層(チャネル層)、4.1
4はn −InAlAs層(電子供給層)、5.15は
n −InGaAs層(コンタクト層)、6.16はゲ
ート電極、 7.17はソース電極、 8.18はドレイン電極、 12はInAlAs層 InAlGaAs超格子(バッ
ファ層)、22はInAlAs層 InGaAs[格子
(へ゛ソファ層)を示している。 J&軸弓にか〉ろHEMTり社Y介1狛Fへ第1図 v11図り工λルN−バ〉ド靜いtワ 第2図 LL /) HElvlTJ1hiLtlr面図第3図 輌93図す工8)し〜゛−パ′ンド澗縁1昭第4図
はそのエネルギーバンド構造図、第3図は従来のHEM
Tの構造断面図、第4図はそのエネルギーバンド構造図
、第5図は従来の他の例のHEMTの構造断面図、第6
図はそのエネルギーバンド構造図である。 図において、 1.11は半絶縁性InP基板、 2はノンドープInAlAs層(バッファ層)、3.1
3はノンドープInGaAs層(チャネル層)、4.1
4はn −InAlAs層(電子供給層)、5.15は
n −InGaAs層(コンタクト層)、6.16はゲ
ート電極、 7.17はソース電極、 8.18はドレイン電極、 12はInAlAs層 InAlGaAs超格子(バッ
ファ層)、22はInAlAs層 InGaAs[格子
(へ゛ソファ層)を示している。 J&軸弓にか〉ろHEMTり社Y介1狛Fへ第1図 v11図り工λルN−バ〉ド靜いtワ 第2図 LL /) HElvlTJ1hiLtlr面図第3図 輌93図す工8)し〜゛−パ′ンド澗縁1昭第4図
Claims (1)
- InGaAsからなる活性層を有し、InAlAsとI
nAlGaAsとを交互に積層した超格子からなるバッ
ファ層が設けられていることを特徴とする化合物半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11311487A JPS63278277A (ja) | 1987-05-09 | 1987-05-09 | 化合物半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11311487A JPS63278277A (ja) | 1987-05-09 | 1987-05-09 | 化合物半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63278277A true JPS63278277A (ja) | 1988-11-15 |
Family
ID=14603864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11311487A Pending JPS63278277A (ja) | 1987-05-09 | 1987-05-09 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63278277A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0366179A (ja) * | 1989-08-03 | 1991-03-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオード |
US5550388A (en) * | 1993-12-22 | 1996-08-27 | Nec Corporation | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers |
JPH08236753A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
JPH08236752A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
US5773853A (en) * | 1993-02-26 | 1998-06-30 | Fujitsu Ltd. | Compound semiconductor device |
EP0863554A2 (en) * | 1997-03-05 | 1998-09-09 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
US5856685A (en) * | 1995-02-22 | 1999-01-05 | Nec Corporation | Heterojunction field effect transistor |
-
1987
- 1987-05-09 JP JP11311487A patent/JPS63278277A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0366179A (ja) * | 1989-08-03 | 1991-03-20 | Nippon Telegr & Teleph Corp <Ntt> | アバランシェフォトダイオード |
US5773853A (en) * | 1993-02-26 | 1998-06-30 | Fujitsu Ltd. | Compound semiconductor device |
US5550388A (en) * | 1993-12-22 | 1996-08-27 | Nec Corporation | Heterojunction FET having barrier layer consisting of two layers between channel and buffer layers |
JPH08236753A (ja) * | 1995-02-22 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
US5856685A (en) * | 1995-02-22 | 1999-01-05 | Nec Corporation | Heterojunction field effect transistor |
JPH08236752A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | ヘテロ接合電界効果トランジスタ |
EP0863554A2 (en) * | 1997-03-05 | 1998-09-09 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
EP0863554A3 (en) * | 1997-03-05 | 1998-12-30 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5081511A (en) | Heterojunction field effect transistor with monolayers in channel region | |
JPS63278277A (ja) | 化合物半導体装置 | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
JPH0563005A (ja) | 電界効果トランジスタ | |
JPH0312769B2 (ja) | ||
EP0477580A2 (en) | Heterostructure semiconductor devices | |
KR100286093B1 (ko) | 화합물반도체장치 | |
JPH11214676A (ja) | 半導体装置 | |
JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP2687664B2 (ja) | 電界効果トランジスタ | |
JPH06244218A (ja) | 化合物半導体装置 | |
JPH06151469A (ja) | 化合物半導体装置 | |
JPH04214636A (ja) | 半導体装置 | |
JPH09283745A (ja) | 高電子移動度トランジスタ | |
JPH01225368A (ja) | 半導体装置 | |
JPH04214637A (ja) | 半導体装置 | |
JPH01256176A (ja) | 化合物半導体装置 | |
JPH06196508A (ja) | pチャネルヘテロ接合電界効果トランジスタ | |
JPS6317563A (ja) | 半導体装置 | |
JPH0485939A (ja) | 電界効果半導体装置 | |
JPH0661267A (ja) | 半導体装置 | |
JPH06252175A (ja) | 高電子移動度トランジスタ | |
JPH02330A (ja) | 電界効果トランジスタ |