JPH11214571A - 半導体素子実装用シート - Google Patents
半導体素子実装用シートInfo
- Publication number
- JPH11214571A JPH11214571A JP10015840A JP1584098A JPH11214571A JP H11214571 A JPH11214571 A JP H11214571A JP 10015840 A JP10015840 A JP 10015840A JP 1584098 A JP1584098 A JP 1584098A JP H11214571 A JPH11214571 A JP H11214571A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- adhesive sheet
- sheet
- wiring board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の実装位置周辺の部品の配置が制
限され、半導体素子と配線基板とを接着固定する熱硬化
性樹脂の熱膨張係数が大きいため両者を強固に接着固定
することができず、熱硬化性樹脂の耐湿性・熱伝導性が
劣るため半導体素子を長期間にわたり正常かつ安定に作
動させることが困難であった。 【解決手段】 下面に電極4aが形成された半導体素子
4と上面に電極4aに接続される接続パッド5aを有す
る配線基板5との間に配置され、熱硬化させることによ
り半導体素子4と配線基板5とを接着固定する半硬化状
態の熱硬化性樹脂から成る接着シート1に、電極4aと
接続パッド5aとを電気的に接続するための、半硬化状
態の熱硬化性樹脂と金属粉末とを混合して成るビア導体
2を接着シート1を上下に貫通して配設した半導体素子
実装用シート3により半導体素子4を実装する。
限され、半導体素子と配線基板とを接着固定する熱硬化
性樹脂の熱膨張係数が大きいため両者を強固に接着固定
することができず、熱硬化性樹脂の耐湿性・熱伝導性が
劣るため半導体素子を長期間にわたり正常かつ安定に作
動させることが困難であった。 【解決手段】 下面に電極4aが形成された半導体素子
4と上面に電極4aに接続される接続パッド5aを有す
る配線基板5との間に配置され、熱硬化させることによ
り半導体素子4と配線基板5とを接着固定する半硬化状
態の熱硬化性樹脂から成る接着シート1に、電極4aと
接続パッド5aとを電気的に接続するための、半硬化状
態の熱硬化性樹脂と金属粉末とを混合して成るビア導体
2を接着シート1を上下に貫通して配設した半導体素子
実装用シート3により半導体素子4を実装する。
Description
【0001】
【発明の属する技術分野】本発明は、下面に電極が形成
された半導体素子を、上面にこの半導体素子の電極に対
応する接続パッドを有する配線基板上に、半導体素子の
電極と配線基板の接続パッドとが電気的に接続されるよ
うにして接着固定するために、半導体素子と配線基板と
の間に配置される半導体素子実装用シートに関するもの
である。
された半導体素子を、上面にこの半導体素子の電極に対
応する接続パッドを有する配線基板上に、半導体素子の
電極と配線基板の接続パッドとが電気的に接続されるよ
うにして接着固定するために、半導体素子と配線基板と
の間に配置される半導体素子実装用シートに関するもの
である。
【0002】
【従来の技術】近年、半導体素子の電極数の増加に伴
い、半導体素子を配線基板に実装する方法として、半導
体素子を搭載する配線基板の上面に半導体素子の電極と
接続される接続パッドを半導体素子の電極と対応する配
列に形成するとともにこの接続パッドと半導体素子の電
極とを対向させて半田等の金属バンプを介して接続す
る、いわゆるフリップチップ実装法が多用されるように
なってきている。
い、半導体素子を配線基板に実装する方法として、半導
体素子を搭載する配線基板の上面に半導体素子の電極と
接続される接続パッドを半導体素子の電極と対応する配
列に形成するとともにこの接続パッドと半導体素子の電
極とを対向させて半田等の金属バンプを介して接続す
る、いわゆるフリップチップ実装法が多用されるように
なってきている。
【0003】このフリップチップ実装法では、半導体素
子の電極と配線基板の接続パッドとを半田等の金属バン
プを介して接続した後、半導体素子と配線基板との隙間
にアンダーフィルと呼ばれる未硬化の液状の熱硬化性樹
脂を注入ノズルにより注入し、これを加熱して熱硬化さ
せることによって、半導体素子を配線基板上に接着固定
すると同時に半導体素子の電極や配線基板の接続パッド
等を外部の水分等から保護するようにしている。
子の電極と配線基板の接続パッドとを半田等の金属バン
プを介して接続した後、半導体素子と配線基板との隙間
にアンダーフィルと呼ばれる未硬化の液状の熱硬化性樹
脂を注入ノズルにより注入し、これを加熱して熱硬化さ
せることによって、半導体素子を配線基板上に接着固定
すると同時に半導体素子の電極や配線基板の接続パッド
等を外部の水分等から保護するようにしている。
【0004】なお、このフリップチップ実装法では、硬
化後のアンダーフィルの熱膨張係数係数の低減および耐
湿性や熱伝導性の向上のために、アンダーフィル中に酸
化珪素粉末等の無機絶縁物粉末を約40容量%程度充填し
ている。
化後のアンダーフィルの熱膨張係数係数の低減および耐
湿性や熱伝導性の向上のために、アンダーフィル中に酸
化珪素粉末等の無機絶縁物粉末を約40容量%程度充填し
ている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の実装方法によると、実装後の半導体素子と配線基板
との間に液状の熱硬化性樹脂を注入ノズルにより注入す
るために、注入ノズルを配置するための空間を半導体素
子の実装位置周辺に設ける必要があり、そのため半導体
素子の実装位置の周囲における部品の配置が制限されて
しまうという問題点があった。
来の実装方法によると、実装後の半導体素子と配線基板
との間に液状の熱硬化性樹脂を注入ノズルにより注入す
るために、注入ノズルを配置するための空間を半導体素
子の実装位置周辺に設ける必要があり、そのため半導体
素子の実装位置の周囲における部品の配置が制限されて
しまうという問題点があった。
【0006】また、熱硬化後のアンダーフィルの熱膨張
係数の低減のため、および耐湿性や熱伝導性の向上のた
めに無機絶縁物粉末をアンダーフィル中に多量に充填さ
せると、液状におけるアンダーフィルの流動性が大きく
損なわれて半導体素子と配線基板との間にアンダーフィ
ルを良好に注入することができなくなってしまうため、
アンダーフィル中に充填させる無機絶縁物粉末はせいぜ
い40容量%程度が限度であった。その結果、硬化後のア
ンダーフィルの熱膨張係数が約30×10-6/℃以上と大き
なものとなり、熱膨張係数が3〜5×10-6/℃程度の半
導体素子や5〜20×10-6/℃程度の配線基板との熱膨張
係数の差が大きいためそれらとの間に大きな熱ストレス
を発生させ易くなって、半導体素子を配線基板に強固に
接着固定することができなかったり、あるいは耐湿性や
熱伝導性を向上させることができなくなり、半導体素子
を長期間にわたり正常かつ安定に作動させることが困難
となるという問題点があった。
係数の低減のため、および耐湿性や熱伝導性の向上のた
めに無機絶縁物粉末をアンダーフィル中に多量に充填さ
せると、液状におけるアンダーフィルの流動性が大きく
損なわれて半導体素子と配線基板との間にアンダーフィ
ルを良好に注入することができなくなってしまうため、
アンダーフィル中に充填させる無機絶縁物粉末はせいぜ
い40容量%程度が限度であった。その結果、硬化後のア
ンダーフィルの熱膨張係数が約30×10-6/℃以上と大き
なものとなり、熱膨張係数が3〜5×10-6/℃程度の半
導体素子や5〜20×10-6/℃程度の配線基板との熱膨張
係数の差が大きいためそれらとの間に大きな熱ストレス
を発生させ易くなって、半導体素子を配線基板に強固に
接着固定することができなかったり、あるいは耐湿性や
熱伝導性を向上させることができなくなり、半導体素子
を長期間にわたり正常かつ安定に作動させることが困難
となるという問題点があった。
【0007】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、半導体素子と配線基板との間に配
置させて半導体素子を実装する接着シートから成り、半
導体素子の実装位置の周辺に部品を高密度に配置するこ
とができ、半導体素子と配線基板とを強固に接着固定す
ることができるとともに耐湿性や熱伝導性を良好なもの
として半導体素子を長期間にわたり正常かつ安定に作動
させることが可能となる半導体素子実装用シートを提供
することにある。
であり、その目的は、半導体素子と配線基板との間に配
置させて半導体素子を実装する接着シートから成り、半
導体素子の実装位置の周辺に部品を高密度に配置するこ
とができ、半導体素子と配線基板とを強固に接着固定す
ることができるとともに耐湿性や熱伝導性を良好なもの
として半導体素子を長期間にわたり正常かつ安定に作動
させることが可能となる半導体素子実装用シートを提供
することにある。
【0008】
【課題を解決するための手段】本発明の半導体素子実装
用シートは、下面に電極が形成された半導体素子と上面
に前記電極に接続される接続パッドを有する配線基板と
の間に配置され、熱硬化させることにより前記半導体素
子と前記配線基板とを接着固定する半硬化状態の熱硬化
性樹脂から成る接着シートに、前記電極と前記接続パッ
ドとを電気的に接続するための、半硬化状態の熱硬化性
樹脂と金属粉末とを混合して成るビア導体を前記接着シ
ートを上下に貫通して配設して成ることを特徴とするも
のである。
用シートは、下面に電極が形成された半導体素子と上面
に前記電極に接続される接続パッドを有する配線基板と
の間に配置され、熱硬化させることにより前記半導体素
子と前記配線基板とを接着固定する半硬化状態の熱硬化
性樹脂から成る接着シートに、前記電極と前記接続パッ
ドとを電気的に接続するための、半硬化状態の熱硬化性
樹脂と金属粉末とを混合して成るビア導体を前記接着シ
ートを上下に貫通して配設して成ることを特徴とするも
のである。
【0009】本発明の半導体素子実装用シートによれ
ば、半導体素子と配線基板との間にシート状で配置され
ることから、従来のアンダーフィルを用いる場合のよう
に半導体素子の実装位置の周辺に液状の熱硬化性樹脂の
注入ノズルを配置するための空間を設ける必要がないの
で、半導体素子の実装位置の周辺に部品を高密度に配置
することができる。また、接着シートは熱硬化後に半導
体素子と配線基板との間にアンダーフィルと同様に介在
する熱硬化性樹脂となることから、半導体素子と配線基
板とを強固に接着固定することができるとともに耐湿性
や熱伝導性を良好なものとすることができる。
ば、半導体素子と配線基板との間にシート状で配置され
ることから、従来のアンダーフィルを用いる場合のよう
に半導体素子の実装位置の周辺に液状の熱硬化性樹脂の
注入ノズルを配置するための空間を設ける必要がないの
で、半導体素子の実装位置の周辺に部品を高密度に配置
することができる。また、接着シートは熱硬化後に半導
体素子と配線基板との間にアンダーフィルと同様に介在
する熱硬化性樹脂となることから、半導体素子と配線基
板とを強固に接着固定することができるとともに耐湿性
や熱伝導性を良好なものとすることができる。
【0010】また本発明の半導体素子実装用シートによ
れば、半導体素子と配線基板との間にシート状で配置さ
れることから、アンダーフィルに用いる未硬化の液状の
熱硬化性樹脂のように良好な流動性を接着シートに付与
する必要はなく、半導体素子と配線基板との間の所望の
位置に確実に配置して半導体素子を容易に実装すること
ができる。
れば、半導体素子と配線基板との間にシート状で配置さ
れることから、アンダーフィルに用いる未硬化の液状の
熱硬化性樹脂のように良好な流動性を接着シートに付与
する必要はなく、半導体素子と配線基板との間の所望の
位置に確実に配置して半導体素子を容易に実装すること
ができる。
【0011】また、本発明の半導体素子実装用シートに
よれば、接着シート中に50〜80容量%の無機絶縁物粉末
を充填することによって、熱硬化後の接着シートの熱膨
張係数を20×10-6/℃以下の小さいものとして接着シー
トと半導体素子および配線基板との間の熱ストレスを小
さいものとするとともに耐湿性・耐熱性をより良好なも
のとすることが可能である。
よれば、接着シート中に50〜80容量%の無機絶縁物粉末
を充填することによって、熱硬化後の接着シートの熱膨
張係数を20×10-6/℃以下の小さいものとして接着シー
トと半導体素子および配線基板との間の熱ストレスを小
さいものとするとともに耐湿性・耐熱性をより良好なも
のとすることが可能である。
【0012】さらに、本発明の半導体素子実装用シート
によれば、接着シートを半硬化状態の熱硬化性樹脂中に
無機絶縁物粉末を50〜80容量%充填させた複数の接着シ
ート層を積層することにより形成するとともに各接着シ
ート層に充填された無機絶縁物粉末の充填率を接着シー
トの上面側から下面側に向けて順次小さいものとする
と、半導体素子と配線基板との熱膨張係数の差に起因し
て発生する熱ストレスをより小さいものとすることがで
きる。
によれば、接着シートを半硬化状態の熱硬化性樹脂中に
無機絶縁物粉末を50〜80容量%充填させた複数の接着シ
ート層を積層することにより形成するとともに各接着シ
ート層に充填された無機絶縁物粉末の充填率を接着シー
トの上面側から下面側に向けて順次小さいものとする
と、半導体素子と配線基板との熱膨張係数の差に起因し
て発生する熱ストレスをより小さいものとすることがで
きる。
【0013】
【発明の実施の形態】次に、本発明を添付の図面を基に
説明する。図1は本発明の半導体素子実装用シートの実
施の形態の一例を示す断面図である。同図において1は
接着シート、2はビア導体であり、この接着シート1と
ビア導体2とで本発明の半導体素子実装シート3が構成
される。4は半導体素子、5は配線基板である。
説明する。図1は本発明の半導体素子実装用シートの実
施の形態の一例を示す断面図である。同図において1は
接着シート、2はビア導体であり、この接着シート1と
ビア導体2とで本発明の半導体素子実装シート3が構成
される。4は半導体素子、5は配線基板である。
【0014】接着シート1は、半導体素子4と配線基板
5との間に配置される、半硬化状態の熱硬化性樹脂から
成る平板状のシートであり、半硬化状態であることから
この接着シート1自身および接着シート1を貫通して配
設されたビア導体2を所定の形状に保持できるだけの固
形状態であるとともに、加熱されることにより一旦軟化
した後に熱硬化し、それにより半導体素子4と配線基板
5とを接着固定するものである。
5との間に配置される、半硬化状態の熱硬化性樹脂から
成る平板状のシートであり、半硬化状態であることから
この接着シート1自身および接着シート1を貫通して配
設されたビア導体2を所定の形状に保持できるだけの固
形状態であるとともに、加熱されることにより一旦軟化
した後に熱硬化し、それにより半導体素子4と配線基板
5とを接着固定するものである。
【0015】接着シート1を形成する熱硬化性樹脂とし
ては、エポキシ樹脂やポリイミド樹脂・ビスマレイミド
トリアジン樹脂・アクリル変性ポリフェニレンオキサイ
ド樹脂等の熱硬化性樹脂が採用され得る。例えばエポキ
シ樹脂が採用される場合であれば、ビスフェノールA型
エポキシ樹脂・ビスフェノールF型エポキシ樹脂・ノボ
ラック型エポキシ樹脂・グリシジルエステル型エポキシ
樹脂等のエポキシ樹脂主剤にアミン系硬化剤・イミダゾ
ール系硬化剤・酸無水物系硬化剤等の硬化剤を添加混合
して得た樹脂性樹脂ぺーストを従来周知のドクターブレ
ード法等のシート成形法を採用して半硬化状態の接着シ
ート層となし、この接着シート層に適当な切断加工を施
すことによって製作される。
ては、エポキシ樹脂やポリイミド樹脂・ビスマレイミド
トリアジン樹脂・アクリル変性ポリフェニレンオキサイ
ド樹脂等の熱硬化性樹脂が採用され得る。例えばエポキ
シ樹脂が採用される場合であれば、ビスフェノールA型
エポキシ樹脂・ビスフェノールF型エポキシ樹脂・ノボ
ラック型エポキシ樹脂・グリシジルエステル型エポキシ
樹脂等のエポキシ樹脂主剤にアミン系硬化剤・イミダゾ
ール系硬化剤・酸無水物系硬化剤等の硬化剤を添加混合
して得た樹脂性樹脂ぺーストを従来周知のドクターブレ
ード法等のシート成形法を採用して半硬化状態の接着シ
ート層となし、この接着シート層に適当な切断加工を施
すことによって製作される。
【0016】接着シート1は、その内部に酸化珪素粉末
や酸化アルミニウム粉末・窒化アルミニウム粉末・炭化
珪素粉末等の無機絶縁物粉末を50〜80容量%充填させて
おくと、熱硬化後の接着シート1の熱膨張係数を例えば
20×10-6/℃以下の小さいものとすることが可能とな
り、その結果、接着シート1と半導体素子4および配線
基板5との間に発生する熱ストレスを小さいものとし
て、接着シート1により半導体素子4と配線基板5とを
接着固定した後、半導体素子4と配線基板5とを長期間
にわたり強固に接着固定することができる。さらに、接
着シートの熱伝導性および耐湿性が大きく向上して半導
体素子を長期間にわたり正常かつ安定に作動させること
ができる。
や酸化アルミニウム粉末・窒化アルミニウム粉末・炭化
珪素粉末等の無機絶縁物粉末を50〜80容量%充填させて
おくと、熱硬化後の接着シート1の熱膨張係数を例えば
20×10-6/℃以下の小さいものとすることが可能とな
り、その結果、接着シート1と半導体素子4および配線
基板5との間に発生する熱ストレスを小さいものとし
て、接着シート1により半導体素子4と配線基板5とを
接着固定した後、半導体素子4と配線基板5とを長期間
にわたり強固に接着固定することができる。さらに、接
着シートの熱伝導性および耐湿性が大きく向上して半導
体素子を長期間にわたり正常かつ安定に作動させること
ができる。
【0017】なお、接着シート1中に充填させる無機絶
縁物粉末は、その充填量が50容量%未満では硬化後の接
着シート1の熱膨張係数を20×10-6/℃以下の小さいも
のとすることが困難であるとともに熱伝導性および耐湿
性の大きな向上を望むことができなくなる傾向にあり、
他方、80容量%を超えると接着シート1により半導体素
子4と配線基板5とを強固に接着固定することが困難と
なる傾向にある。従って、接着シート1は、その内部に
酸化珪素粉末等の無機絶縁物粉末を50〜80容量%充填さ
せておくことが好ましい。
縁物粉末は、その充填量が50容量%未満では硬化後の接
着シート1の熱膨張係数を20×10-6/℃以下の小さいも
のとすることが困難であるとともに熱伝導性および耐湿
性の大きな向上を望むことができなくなる傾向にあり、
他方、80容量%を超えると接着シート1により半導体素
子4と配線基板5とを強固に接着固定することが困難と
なる傾向にある。従って、接着シート1は、その内部に
酸化珪素粉末等の無機絶縁物粉末を50〜80容量%充填さ
せておくことが好ましい。
【0018】接着シート1に無機絶縁物粉末を充填させ
るには、接着シート1となる絶縁性樹脂ぺースト中に粒
径が0.1 〜100 μm程度の無機絶縁物粉末を添加混合す
る方法が採用される。この場合、接着シート1となる絶
縁性樹脂ペーストは、絶縁性樹脂ペーストをシート状に
形成可能な流動性を有していればよいことから、50〜80
容量%の無機絶縁物粉末を充填させることが可能であ
る。
るには、接着シート1となる絶縁性樹脂ぺースト中に粒
径が0.1 〜100 μm程度の無機絶縁物粉末を添加混合す
る方法が採用される。この場合、接着シート1となる絶
縁性樹脂ペーストは、絶縁性樹脂ペーストをシート状に
形成可能な流動性を有していればよいことから、50〜80
容量%の無機絶縁物粉末を充填させることが可能であ
る。
【0019】そして、このような絶縁性樹脂ペーストを
用いて半硬化状態の接着シート層、すなわちこの接着シ
ート層自身および接着シート層から成る接着シート1を
貫通して配設されるビア導体2を所定の形状に保持でき
るだけの固形状態であるとともに、加熱されることによ
り一旦軟化した後に熱硬化する特性を有する接着シート
層を成形して、半導体素子4の実装の仕様に応じた半硬
化状態の接着シート1が製作される。
用いて半硬化状態の接着シート層、すなわちこの接着シ
ート層自身および接着シート層から成る接着シート1を
貫通して配設されるビア導体2を所定の形状に保持でき
るだけの固形状態であるとともに、加熱されることによ
り一旦軟化した後に熱硬化する特性を有する接着シート
層を成形して、半導体素子4の実装の仕様に応じた半硬
化状態の接着シート1が製作される。
【0020】また、接着シート1には、接着シート1を
上下に貫通するビアホール1aが穿孔されており、この
ビアホール1a内にはビア導体2が接着シート1を上下
に貫通するようにして配設されている。
上下に貫通するビアホール1aが穿孔されており、この
ビアホール1a内にはビア導体2が接着シート1を上下
に貫通するようにして配設されている。
【0021】ビア導体2は、半導体素子4の電極4aと
配線基板5の接続パッド5aとを電気的に接続する作用
をなし、半硬化状態の熱硬化性樹脂と金属粉末とを混合
して成る。
配線基板5の接続パッド5aとを電気的に接続する作用
をなし、半硬化状態の熱硬化性樹脂と金属粉末とを混合
して成る。
【0022】ビア導体2の熱硬化性樹脂としては、エポ
キシ樹脂やポリイミド樹脂・ビスマレイミドトリアジン
樹脂・アクリル変性ポリフェニレンオキサイド樹脂等の
熱硬化性樹脂が採用され得る。また、ビア導体2の金属
粉末としては、銅粉末や銀粉末・銀と銅との合金粉末・
表面が銀で被覆された銅粉末等が採用され得る。
キシ樹脂やポリイミド樹脂・ビスマレイミドトリアジン
樹脂・アクリル変性ポリフェニレンオキサイド樹脂等の
熱硬化性樹脂が採用され得る。また、ビア導体2の金属
粉末としては、銅粉末や銀粉末・銀と銅との合金粉末・
表面が銀で被覆された銅粉末等が採用され得る。
【0023】ビア導体2は、例えば熱硬化性樹脂がエポ
キシ樹脂から成る場合であれば、ビスフェノールA型エ
ポキシ樹脂・ビスフェノールF型エポキシ樹脂・ノボラ
ック型エポキシ樹脂・グリシジルエステル型エポキシ樹
脂等のエポキシ樹脂主剤に、アミン系硬化剤・イミダゾ
ール系硬化剤・酸無水物系硬化剤等の硬化剤および粒径
が0.1 〜20μm程度の金属粉末を添加混合して得た金属
ペーストを接着シート1に設けたビアホール1aに圧入
や吸引により充填し、半硬化状態とすることによって接
着シート1の上下を貫通するようにして配設される。
キシ樹脂から成る場合であれば、ビスフェノールA型エ
ポキシ樹脂・ビスフェノールF型エポキシ樹脂・ノボラ
ック型エポキシ樹脂・グリシジルエステル型エポキシ樹
脂等のエポキシ樹脂主剤に、アミン系硬化剤・イミダゾ
ール系硬化剤・酸無水物系硬化剤等の硬化剤および粒径
が0.1 〜20μm程度の金属粉末を添加混合して得た金属
ペーストを接着シート1に設けたビアホール1aに圧入
や吸引により充填し、半硬化状態とすることによって接
着シート1の上下を貫通するようにして配設される。
【0024】なお、ビア導体2は、これに含有される金
属粉末の量が70重量%未満であるとビア導体2の電気抵
抗が大きなものとなる傾向にあり、また95重量%を超え
るとビア導体2を接着シート1のビアホール1a内に充
填することが困難となる傾向にある。従って、ビア導体
2は、これに含有される金属粉末の量を70〜95重量%と
しておくことが好ましい。
属粉末の量が70重量%未満であるとビア導体2の電気抵
抗が大きなものとなる傾向にあり、また95重量%を超え
るとビア導体2を接着シート1のビアホール1a内に充
填することが困難となる傾向にある。従って、ビア導体
2は、これに含有される金属粉末の量を70〜95重量%と
しておくことが好ましい。
【0025】また、ビア導体2に含有される金属粉末と
して表面が銀で被覆された銅粉末を用いると、銅および
銀がいずれも電気抵抗率が低く、また銅の表面に被覆さ
せた銀が柔らかいので、接着シート1を上下からプレス
することによってビア導体2中の金属粉末同士を圧接さ
せると銀が変形して金属粉末同士が良好に面接触すると
ともに金属粉末同士の接触界面に銀と銅との拡散層が形
成され、この拡散層を介して金属粉末同士が良好に接続
されるため、極めて低抵抗のビア導体2を得ることがで
きる。従って、ビア導体2に含有される金属粉末には、
表面が銀で被覆された銅粉末を用いることが好ましい。
して表面が銀で被覆された銅粉末を用いると、銅および
銀がいずれも電気抵抗率が低く、また銅の表面に被覆さ
せた銀が柔らかいので、接着シート1を上下からプレス
することによってビア導体2中の金属粉末同士を圧接さ
せると銀が変形して金属粉末同士が良好に面接触すると
ともに金属粉末同士の接触界面に銀と銅との拡散層が形
成され、この拡散層を介して金属粉末同士が良好に接続
されるため、極めて低抵抗のビア導体2を得ることがで
きる。従って、ビア導体2に含有される金属粉末には、
表面が銀で被覆された銅粉末を用いることが好ましい。
【0026】さらに、ビア導体2に含有される金属粉末
として表面が銀で被覆された銅粉末を用いる場合、金属
粉末における銀の量が0.5 重量%未満であると銀の被覆
が薄いものとなって銅粉末の表面が酸化してビア導体2
の電気抵抗が大きなものとなり易い傾向にあり、他方、
20重量%を超えると被覆した銀がマイグレーションを起
こして隣接するビア導体2同士が電気的に短絡し易いも
のとなる傾向にある。
として表面が銀で被覆された銅粉末を用いる場合、金属
粉末における銀の量が0.5 重量%未満であると銀の被覆
が薄いものとなって銅粉末の表面が酸化してビア導体2
の電気抵抗が大きなものとなり易い傾向にあり、他方、
20重量%を超えると被覆した銀がマイグレーションを起
こして隣接するビア導体2同士が電気的に短絡し易いも
のとなる傾向にある。
【0027】従って、ビア導体2に含有される金属粉末
として表面が銀で被覆された銅粉末を用いる場合は、金
属粉末における銀の量を0.5 〜20重量%の範囲としてお
くことが好ましい。
として表面が銀で被覆された銅粉末を用いる場合は、金
属粉末における銀の量を0.5 〜20重量%の範囲としてお
くことが好ましい。
【0028】次に、本発明の半導体素子実装用シート3
を用いて半導体素子4を配線基板5に実装する方法につ
いて説明する。
を用いて半導体素子4を配線基板5に実装する方法につ
いて説明する。
【0029】図2(a)および(b)は、それぞれ本発
明の半導体素子実装用シート3を用いて半導体素子4を
配線基板5に実装する方法を説明するための工程毎の断
面図である。
明の半導体素子実装用シート3を用いて半導体素子4を
配線基板5に実装する方法を説明するための工程毎の断
面図である。
【0030】まず、図2(a)に示すように、配線基板
5の上面に半導体素子実装用シート3および半導体素子
4を、半導体素子接着用シート3のビア導体2と配線基
板5の接続パッド5aおよび半導体素子4の電極4aと
が接触するように順次位置決めして載置する。
5の上面に半導体素子実装用シート3および半導体素子
4を、半導体素子接着用シート3のビア導体2と配線基
板5の接続パッド5aおよび半導体素子4の電極4aと
が接触するように順次位置決めして載置する。
【0031】このとき、半導体素子実装用シート3は配
線基板5上に載置することにより半導体素子4と配線基
板5との間に配置されることから、半導体素子4の実装
位置の周辺に、従来のアンダーフィルのように注入ノズ
ルを配置するための空間のような余計な空間を設ける必
要はない。従って、半導体素子4の周囲に部品を高密度
に配置することが可能である。
線基板5上に載置することにより半導体素子4と配線基
板5との間に配置されることから、半導体素子4の実装
位置の周辺に、従来のアンダーフィルのように注入ノズ
ルを配置するための空間のような余計な空間を設ける必
要はない。従って、半導体素子4の周囲に部品を高密度
に配置することが可能である。
【0032】次に、図2(b)に示すように、配線基板
5と半導体素子実装用シート3と半導体素子4とを図示
しないホットプレス装置を用いて約1〜300 kgf/c
m2の圧力で上下から加圧するとともに約80〜300 ℃の
温度で10秒〜24時間加熱し、半導体素子実装用シート3
の接着シート1およびビア導体2に含有される半硬化状
態の熱硬化性樹脂を十分に熱硬化させることによって、
半導体素子4が接着シート1を介して配線基板5上に接
着固定されるとともに半導体素子4の電極4aと配線基
板5の接続パッド5aとがビア導体2を介して電気的に
接続されることとなる。
5と半導体素子実装用シート3と半導体素子4とを図示
しないホットプレス装置を用いて約1〜300 kgf/c
m2の圧力で上下から加圧するとともに約80〜300 ℃の
温度で10秒〜24時間加熱し、半導体素子実装用シート3
の接着シート1およびビア導体2に含有される半硬化状
態の熱硬化性樹脂を十分に熱硬化させることによって、
半導体素子4が接着シート1を介して配線基板5上に接
着固定されるとともに半導体素子4の電極4aと配線基
板5の接続パッド5aとがビア導体2を介して電気的に
接続されることとなる。
【0033】このとき、ビア導体2に含有される金属粉
末同士が加圧の圧力によって互いに圧接されるとビア導
体2の電気抵抗が小さいものとなり、特に金属粉末とし
て表面が銀で被覆された銅粉末を用いておくと、同粉末
の表面に被覆させた銀が変形して金属粉末同士が良好に
面接触するとともに金属粉末同士の摩擦や熱により金属
粉末同士の接触界面に銀と銅との拡散層が形成され、こ
の拡散層を介して金属粉末同士が良好に接続されるので
ビア導体2の電気抵抗を極めて低いものとすることがで
きる。
末同士が加圧の圧力によって互いに圧接されるとビア導
体2の電気抵抗が小さいものとなり、特に金属粉末とし
て表面が銀で被覆された銅粉末を用いておくと、同粉末
の表面に被覆させた銀が変形して金属粉末同士が良好に
面接触するとともに金属粉末同士の摩擦や熱により金属
粉末同士の接触界面に銀と銅との拡散層が形成され、こ
の拡散層を介して金属粉末同士が良好に接続されるので
ビア導体2の電気抵抗を極めて低いものとすることがで
きる。
【0034】なお、本発明の半導体素子実装用シート3
は、上述の実施の形態の一例に限定されるものではな
い。例えば、上述の実施の形態の一例では接着シート1
は1枚の接着シート層から構成されていたが、接着シー
ト1は2枚以上の複数の接着シート層を積層することに
よって形成されていてもよい。この場合、各接着シート
層に充填される無機絶縁物粉末の充填量を50〜80重量%
とし、接着シートの上面側の接着シート層で80容量%程
度、下面側の接着シート層で50容量%程度となるによう
に接着シートの上面側から下面側に向けて順次小さなも
のとなるようにしておくと、半導体素子実装用シート3
の上面側の熱膨張係数を半導体素子4の熱膨張係数に近
づけるとともに半導体素子実装用シート3の下面側の熱
膨張係数を配線基板5の熱膨張係数に近づけることがで
き、その結果、実装後の半導体素子4と配線基板5との
熱膨張係数の差に起因して発生する熱ストレスをより小
さいものとすることができる。
は、上述の実施の形態の一例に限定されるものではな
い。例えば、上述の実施の形態の一例では接着シート1
は1枚の接着シート層から構成されていたが、接着シー
ト1は2枚以上の複数の接着シート層を積層することに
よって形成されていてもよい。この場合、各接着シート
層に充填される無機絶縁物粉末の充填量を50〜80重量%
とし、接着シートの上面側の接着シート層で80容量%程
度、下面側の接着シート層で50容量%程度となるによう
に接着シートの上面側から下面側に向けて順次小さなも
のとなるようにしておくと、半導体素子実装用シート3
の上面側の熱膨張係数を半導体素子4の熱膨張係数に近
づけるとともに半導体素子実装用シート3の下面側の熱
膨張係数を配線基板5の熱膨張係数に近づけることがで
き、その結果、実装後の半導体素子4と配線基板5との
熱膨張係数の差に起因して発生する熱ストレスをより小
さいものとすることができる。
【0035】
【発明の効果】本発明の半導体素子実装用シートによれ
ば、半導体素子と配線基板との間にシート状で配置され
ることから、従来の液状の熱硬化性樹脂から成るアンダ
ーフィルを注入する場合のように半導体素子の実装位置
の周辺に注入ノズルを配置するための空間のような余計
な空間を設ける必要がなく、配線基板上の半導体素子の
実装位置の周辺に部品を高密度に配置することができ
る。
ば、半導体素子と配線基板との間にシート状で配置され
ることから、従来の液状の熱硬化性樹脂から成るアンダ
ーフィルを注入する場合のように半導体素子の実装位置
の周辺に注入ノズルを配置するための空間のような余計
な空間を設ける必要がなく、配線基板上の半導体素子の
実装位置の周辺に部品を高密度に配置することができ
る。
【0036】また本発明の半導体素子実装用シートによ
れば、半導体素子と配線基板との間にシート状で配置さ
れることから、アンダーフィルを液状の熱硬化性樹脂と
して注入する場合のような良好な流動性を接着シートに
付与する必要はなく、従って接着シート中に多量の無機
絶縁物粉末を充填させることができる。特に、50〜80容
量%の無機絶縁物粉末を充填することによって、硬化後
の接着シートの熱膨張係数を20×10-6/℃以下の小さい
ものとして接着シートと半導体素子および配線基板との
熱ストレスを小さいものとして半導体素子と配線基板と
を強固に接着固定することができるとともに接着シート
の耐湿性や耐熱性を良好なものとして半導体素子を長期
間にわたり正常かつ安定に作動させることが可能であ
る。
れば、半導体素子と配線基板との間にシート状で配置さ
れることから、アンダーフィルを液状の熱硬化性樹脂と
して注入する場合のような良好な流動性を接着シートに
付与する必要はなく、従って接着シート中に多量の無機
絶縁物粉末を充填させることができる。特に、50〜80容
量%の無機絶縁物粉末を充填することによって、硬化後
の接着シートの熱膨張係数を20×10-6/℃以下の小さい
ものとして接着シートと半導体素子および配線基板との
熱ストレスを小さいものとして半導体素子と配線基板と
を強固に接着固定することができるとともに接着シート
の耐湿性や耐熱性を良好なものとして半導体素子を長期
間にわたり正常かつ安定に作動させることが可能であ
る。
【0037】さらに、本発明の半導体素子実装用シート
によれば、接着シートを半硬化状態の熱硬化性樹脂中に
無機絶縁物粉末を50〜80容量%充填させた複数の接着シ
ート層を積層することにより形成するとともに各接着シ
ート層に充填された無機絶縁物粉末の充填率を接着シー
トの上面側から下面側に向けて順次小さいものとする
と、半導体素子と配線基板との熱膨張係数の差に起因し
て発生する熱ストレスをより小さいものとすることがで
きる。
によれば、接着シートを半硬化状態の熱硬化性樹脂中に
無機絶縁物粉末を50〜80容量%充填させた複数の接着シ
ート層を積層することにより形成するとともに各接着シ
ート層に充填された無機絶縁物粉末の充填率を接着シー
トの上面側から下面側に向けて順次小さいものとする
と、半導体素子と配線基板との熱膨張係数の差に起因し
て発生する熱ストレスをより小さいものとすることがで
きる。
【図1】本発明の半導体素子実装用シートの実施の形態
の一例を示す断面図である。
の一例を示す断面図である。
【図2】(a)および(b)は、それぞれ本発明の半導
体素子実装用シートを使用して半導体素子を配線基板に
実装する半導体素子の実装方法を説明するための工程毎
の断面図である。
体素子実装用シートを使用して半導体素子を配線基板に
実装する半導体素子の実装方法を説明するための工程毎
の断面図である。
1・・・接着シート 2・・・ビア導体 3・・・半導体素子実装用シート 4・・・半導体素子 4a・・電極 5・・・配線基板 5a・・接続パッド
Claims (3)
- 【請求項1】 下面に電極が形成された半導体素子と上
面に前記電極に接続される接続パッドを有する配線基板
との間に配置され、熱硬化させることにより前記半導体
素子と前記配線基板とを接着固定する半硬化状態の熱硬
化性樹脂から成る接着シートに、前記電極と前記接続パ
ッドとを電気的に接続するための、半硬化状態の熱硬化
性樹脂と金属粉末とを混合して成るビア導体を前記接着
シートを上下に貫通して配設して成ることを特徴とする
半導体素子実装用シート。 - 【請求項2】 前記接着シートは、半硬化状態の熱硬化
性樹脂中に無機絶縁物粉末を50〜80容量%充填して
成ることを特徴とする請求項1記載の半導体素子実装用
シート。 - 【請求項3】 前記接着シートは、半硬化状態の熱硬化
性樹脂中に無機絶縁物粉末を50〜80容量%充填させ
た複数の接着シート層を積層して成り、該各接着シート
層に充填された無機絶縁物粉末の充填率が前記接着シー
トの上面側から下面側に向けて順次小さくなっているこ
とを特徴とする請求項1または請求項2記載の半導体素
子実装用シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10015840A JPH11214571A (ja) | 1998-01-28 | 1998-01-28 | 半導体素子実装用シート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10015840A JPH11214571A (ja) | 1998-01-28 | 1998-01-28 | 半導体素子実装用シート |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11214571A true JPH11214571A (ja) | 1999-08-06 |
Family
ID=11900041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10015840A Pending JPH11214571A (ja) | 1998-01-28 | 1998-01-28 | 半導体素子実装用シート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11214571A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013018357A1 (ja) * | 2011-08-01 | 2013-02-07 | 日本特殊陶業株式会社 | 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板 |
JP2013033803A (ja) * | 2011-08-01 | 2013-02-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
JP2013051389A (ja) * | 2011-08-01 | 2013-03-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
CN103733330A (zh) * | 2011-08-01 | 2014-04-16 | 日本特殊陶业株式会社 | 半导体功率模块、半导体功率模块的制造方法、电路板 |
-
1998
- 1998-01-28 JP JP10015840A patent/JPH11214571A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013018357A1 (ja) * | 2011-08-01 | 2013-02-07 | 日本特殊陶業株式会社 | 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板 |
JP2013033803A (ja) * | 2011-08-01 | 2013-02-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
JP2013051389A (ja) * | 2011-08-01 | 2013-03-14 | Ngk Spark Plug Co Ltd | 回路基板、半導体パワーモジュール、製造方法 |
CN103733330A (zh) * | 2011-08-01 | 2014-04-16 | 日本特殊陶业株式会社 | 半导体功率模块、半导体功率模块的制造方法、电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
US9704788B2 (en) | Power overlay structure and method of making same | |
JP3119230B2 (ja) | 樹脂フィルムおよびこれを用いた電子部品の接続方法 | |
WO2010070806A1 (ja) | 半導体装置とフリップチップ実装方法およびフリップチップ実装装置 | |
JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
US6207550B1 (en) | Method for fabricating bump electrodes with a leveling step for uniform heights | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP2001015551A (ja) | 半導体装置およびその製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JPH11214571A (ja) | 半導体素子実装用シート | |
WO1998004000A1 (en) | Plug-in type electronic control unit, connecting structure between wiring board and plug member, connecting unit between electronic parts and wiring board, and electronic parts mounting method | |
JP3718190B2 (ja) | 面実装構造体の形成方法および面実装構造体 | |
JP3741553B2 (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
JP2011071234A (ja) | 半導体装置およびその製造方法 | |
JP3422243B2 (ja) | 樹脂フィルム | |
JP2001102409A (ja) | 半導体装置およびその製造方法 | |
JPH0951018A (ja) | 半導体装置およびその製造方法 | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
JP2002252326A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040928 |