JPH11212519A - 液晶表示装置およびその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 隣接する２つの画素ブロックの境界線の左右
で輝度差が視認されないようにした液晶表示装置の製造
方法を提供する。 【解決手段】 液晶表示装置は、走査線を駆動する走査
線駆動回路３と、信号線を駆動する信号線駆動回路４
と、複数のビデオバスラインを介して信号線駆動回路４
に画素データを供給する画素データ出力回路５とを備え
る。信号線駆動回路４は、複数の信号線駆動部１１ａ〜
１１ｄからなる。画素データ出力回路５は、各信号線駆
動部に専用のビデオバスラインを介して、各信号線駆動
部に画素データを供給する。画素データ出力回路５は、
画素ブロック１０の境界線に最も近い画素の画素データ
をビデオバスラインに供給する際は、その画素の左隣あ
るいは右隣の画素の画素データも併せてビデオバスライ
ンに供給する。これにより、画素ブロック１０の境界線
の左右で輝度差が視認されなくなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の走査線およ
び信号線が縦横に配置された液晶表示装置の駆動技術に
関し、特に、各信号線に接続されたアナログスイッチを
オン・オフさせて点順次駆動を行う場合を対象とする。

【０００２】

【従来の技術】アクティブマトリクス型液晶表示装置
は、各画素ごとにTFT(Thin Film Transistor) を有す
る。各TFT のゲート端子は走査線に接続され、ドレイン
端子またはソース端子の一方は信号線に、他方は表示電
極に接続される。各走査線は走査線駆動回路により駆動
され、各信号線は信号線駆動回路により駆動される。

【０００３】信号線駆動回路の駆動方式の一つに、点順
次アナログ方式（サンプルホールド方式）と呼ばれるも
のがある。図６は従来の点順次アナログ方式の液晶表示
装置の概略構成を示す図である。図６の液晶表示装置
は、複数の走査線Ｇおよび信号線Ｓの間にＴＦＴ１が列
設された液晶表示部２と、走査線Ｇを駆動する走査線駆
動回路３と、信号線Ｓを駆動する信号線駆動回路４とを
備える。

【０００４】信号線駆動回路４は、図７に示すように、
液晶表示部２を左右に隣接する複数画素を単位として複
数の画素ブロック１０に分割し、各画素ブロック１０ご
とに信号線Ｓを駆動する。信号線駆動回路４の内部に
は、各画素ブロック１０に対応して、図６に示すように
Ｎ個の信号線駆動部１１が設けられている。各信号線駆
動部１１は、対応する画素ブロック１０内のＭ本の信号
線を駆動する。

【０００５】各信号線駆動部１１は、シフトレジスタ１
２と、アナログスイッチ１３と、サンプルホールド容量
１４とを有する。アナログスイッチ１３とサンプルホー
ルド容量１４は各信号線Ｓに対応して設けられ、シフト
レジスタ１２は信号線Ｓの数（Ｍ個とする）と同数の出
力端子を有する。アナログスイッチ１３の一端にはビデ
オバスラインＬが接続され、他端には対応する信号線Ｓ
とサンプルホールド容量１４とが接続される。

【０００６】ビデオバスラインＬは、基板上を引き回さ
れるため、かなりの容量成分を有する。このため、ビデ
オバスラインＬとアナログスイッチ１３との間には、等
価的に、図６のような抵抗１５と容量１６とが並列接続
されているとみなせる。また、信号線Ｓもかなりの容量
成分を有するため、信号線Ｓの容量をサンプルホールド
容量１４として利用することもある。

【０００７】図８は信号線駆動部１１の出力タイミング
図である。シフトレジスタ１２は、画素クロックに応じ
てパルスを１クロックずつシフトさせる。シフトレジス
タ１２からパルスが出力されると、対応するアナログス
イッチ１３がオンし、ビデオバスラインＬからの画素デ
ータが信号線Ｓに供給され、画素データに応じた電荷が
サンプルホールド容量１４に蓄積される。

【０００８】図６の点順次アナログ方式の液晶表示装置
は、信号線駆動回路４の構成を簡略化できるという特徴
を有し、また、図６のように複数の信号線駆動部１１に
分けて信号線Ｓを駆動すると、画素データの帯域幅の不
足を補うことができ、高解像度表示が可能となる。

【０００９】

【発明が解決しようとする課題】しかしながら、複数の
画素ブロック１０に分割して各画素ブロック１０ごとに
信号線Ｓの駆動を行うようにすると、隣接する画素ブロ
ック１０の境界線の左右で輝度差が視認されるという問
題がある。

【００１０】例えば、図９は画素ブロック１０の境界付
近の拡大図であり、図示の升目の１つ１つが画素に対応
し、点線が画素ブロック１０の境界線に対応する。図示
のように、境界線の右側の画素は左側の画素よりも輝度
が低くなる。

【００１１】以下、このような輝度差が生じる理由を説
明する。各信号線駆動部１１は、画素ブロック１０内の
左側から右側に画素単位で順に表示を行う。図６のブロ
ック図で説明すると、画素ブロック１０内の左端の画素
に対応するアナログスイッチ１３が一番先にオンし、こ
のアナログスイッチ１３に接続された信号線Ｓに一番先
に画素データが供給される。このアナログスイッチ１３
に接続された容量１６には、この時点では電荷は蓄積さ
れていないため、アナログスイッチ１３から信号線Ｓに
供給される電圧は、ビデオバスラインＬから供給される
画素データにのみ依存する電圧になる。

【００１２】また、このとき、他のアナログスイッチ１
３の入力側の容量１６にはそれぞれ、ビデオバスライン
Ｌから供給される画素データに応じた電荷が蓄積され
る。このため、画素ブロック１０内の左端から２画素目
以降の画素を表示する際には、ビデオバスラインＬから
供給される画素データと容量１６に蓄積された電荷とに
応じた電圧が、対応する信号線Ｓに供給される。

【００１３】すなわち、画素ブロック１０内の左端から
２画素目以降の画素に対応するアナログスイッチ１３が
オンすると、容量１６に蓄積された電荷とビデオバスラ
インＬからの画素データとに応じた電圧が信号線Ｓに供
給され、画素データ本来の輝度とは多少異なる輝度にな
る。

【００１４】画素ブロック１０内の右側の画素ほど、容
量１６に蓄積される電荷量が多くなる。このため、隣接
する２つの画素ブロック１０の境界線の右隣の画素はそ
の直前画素の影響を強く受けた輝度になる。一方、境界
線の左隣の画素は直前画素の影響を全く受けない輝度に
なるため、境界線の左右で輝度差が視認される。

【００１５】このような輝度差は、階調表示を行ってい
ないときはあまり目立たないが、階調表示を行うとはっ
きりと視認され、表示品質を低下させる大きな要因にな
っていた。

【００１６】本発明は、このような点に鑑みてなされた
ものであり、その目的は、隣接する２つの画素ブロック
の境界線の左右で輝度差が視認されないようにした液晶
表示装置およびその駆動方法を提供することにある。

【００１７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、複数の走査線および信号線
と、これら走査線および信号線に接続されるスイッチン
グ素子とを有する液晶表示部と、前記液晶表示部の左右
に隣接する複数画素を単位として複数に分割した画素ブ
ロックごとに設けられ、前記画素ブロック内の前記信号
線を駆動する複数の信号線駆動部と、を備えた液晶表示
装置において、隣接する２つの画素ブロックに対応する
２つの前記信号線駆動部のそれぞれには、互いに異なる
ビデオバスラインから画素データが供給され、隣接する
２つの画素ブロックの境界線より右側の画素ブロックの
表示を行う際、前記右側の画素ブロック内の左端の画素
に対応する画素データを前記ビデオバスラインに供給す
る前に、その画素の左隣の所定画素分の画素データを前
記ビデオバスラインに供給する画素データ出力手段を備
える。

【００１８】また、請求項２の発明は、複数の走査線お
よび信号線と、これら走査線および信号線に接続される
スイッチング素子とを有する液晶表示部と、前記液晶表
示部の左右に隣接する複数画素を単位として複数に分割
した画素ブロックごとに設けられ、前記画素ブロック内
の前記信号線を駆動する複数の信号線駆動部と、を備え
た液晶表示装置において、隣接する２つの画素ブロック
に対応する２つの前記信号線駆動部のそれぞれには、互
いに異なるビデオバスラインから画素データが供給さ
れ、隣接する２つの画素ブロックの境界線より左側の画
素ブロックの表示を行う際、前記左側の画素ブロック内
の右端の画素に対応する画素データを前記ビデオバスラ
インに供給した後、引き続いて、その画素の右隣の所定
画素分の画素データを前記ビデオバスラインに供給する
画素データ出力手段を備える。

【００１９】請求項１，２の発明を、例えば図１に対応
づけて説明すると、「スイッチング素子」はＴＦＴ１
に、「液晶表示部」は液晶表示部２に、「信号線駆動
部」は信号線駆動部１１ａ〜１１ｄに、「画素データ出
力手段」は画素データ出力回路５に、それぞれ対応す
る。

【００２０】

【発明の実施の形態】以下、本発明を適用した液晶表示
装置について、図面を参照しながら具体的に説明する。
図１は本発明に係る液晶表示装置の一実施形態の概略構
成を示すブロック図である。図１では、図６に示した従
来の液晶表示装置と同じ構成部分には同一符号を付して
いる。

【００２１】図１の液晶表示装置は、複数の走査線Ｇお
よび信号線Ｓが縦横に列設された液晶表示部２と、各走
査線Ｇを駆動する走査線駆動回路３と、各信号線Ｓを駆
動する信号線駆動回路４と、複数のビデオバスラインＬ
１〜Ｌ４を介して信号線駆動回路４に画素データを供給
する画素データ出力回路５とを備える。

【００２２】信号線駆動回路４は、複数の信号線駆動部
１１からなり、各信号線駆動部１１はそれぞれ、液晶表
示部２内の信号線をＭ（Ｍは２以上の整数）本ずつ駆動
する。なお、図１の装置は、画面を左右に４分割する例
を示しており、計４つの信号線駆動部１１ａ〜１１ｄが
設けられている。

【００２３】各信号線駆動部１１ａ〜１１ｄはそれぞ
れ、シフトレジスタ１２と、アナログスイッチ１３と、
サンプルホールド容量１４とを有する。アナログスイッ
チ１３とサンプルホールド容量１４は、信号線Ｓの数
（Ｍ個）だけ設けられ、アナログスイッチ１３の一端に
はビデオバスラインＬ１〜Ｌ４が接続され、他端には対
応する信号線Ｓとサンプルホールド容量１４とが接続さ
れている。

【００２４】ビデオバスラインＬ１〜Ｌ４は、各信号線
駆動部１１ａ〜１１ｄのそれぞれに対応して別々に設け
られている。より詳細には、ビデオバスラインＬ１は最
も左側の画素ブロック１０に対応する信号線駆動部１１
ａに、ビデオバスラインＬ２はその右隣の画素ブロック
１０に対応する信号線駆動部１１ｂに、ビデオバスライ
ンＬ３はその右隣の画素ブロック１０に対応する信号線
駆動部１１ｃに、ビデオバスラインＬ４は最も右側の画
素ブロック１０に対応する信号線駆動部１１ｄに、それ
ぞれ画素データを供給する。

【００２５】画素データ出力回路５は、内部にＤ／Ａコ
ンバータを備えており、外部から入力されたデジタル画
素データをアナログの画素データに変換して、各ビデオ
バスラインＬ１〜Ｌ４に供給する。

【００２６】図２はビデオバスラインＬ１〜Ｌ４のタイ
ミング図であり、液晶表示部２の水平（左右）方向の画
素数が1024画素の例を示している。以下では、水平方向
１ライン分の画素のうち、最も左側の画素を０画素、最
も右側の画素を1023画素とする。

【００２７】信号線駆動部１１ａに画素データを供給す
るビデオバスラインＬ１には、液晶表示部２の対向電極
に印加される電圧とほぼ同じ電圧（以下、ベタデータと
呼ぶ）が所定時間供給された後、画素ブロック１０内の
０画素目から255 画素目までの画素データが供給され、
それに引き続いて、右隣の画素ブロック１０内の左端か
ら２画素分（256 ，257 画素目）の画素データが供給さ
れる。

【００２８】一方、信号線駆動部１１ｂに画素データを
供給するビデオバスラインＬ２には、左隣の画素ブロッ
ク１０内の右端２画素分（254,255 画素目）の画素デー
タが供給された後に、画素ブロック１０内の256 画素目
から511 画素目までの画素データが供給され、それに引
き続いて、右隣の画素ブロック１０内の左端２画素分
（512,513 画素目）の画素データが供給される。

【００２９】一方、信号線駆動部１１ｃに画素データを
供給するビデオバスラインＬ３には、左隣の画素ブロッ
ク１０内の右端２画素分（510,511 画素目）の画素デー
タが供給された後に、画素ブロック１０内の512 画素目
から767 画素目までの画素データが供給され、それに引
き続いて、右隣の画素ブロック１０内の左端２画素分
（768,769 画素目）の画素データが供給される。

【００３０】一方、信号線駆動部１１ｄに画素データを
供給するビデオバスラインＬ４には、左隣の画素ブロッ
ク１０内の右端２画素分（766,767 画素目）の画素デー
タが供給された後に、画素ブロック１０内の768 画素目
から1023画素目までの画素データが供給され、それに引
き続いて、上述したベタデータが供給される。

【００３１】このように、画素データ出力回路５は、隣
接する２つの画素ブロック１０の境界線より右側の画素
ブロック１０内の画素表示を行う際には、その画素ブロ
ック１０内の画素データをビデオバスラインに供給する
前に、その左隣の画素ブロック１０の左端２画素分の画
素データをビデオバスラインに供給する。これにより、
画素ブロック１０内の左端の画素に対応する図１に示し
た容量１６に、予め直前画素の画素データに応じた電荷
を蓄積することができる。

【００３２】また、隣接する２つの画素ブロック１０の
境界線より左側の画素ブロック１０を表示する際には、
その画素ブロック１０内の右端の画素データをビデオバ
スラインに供給した後、その右隣の画素ブロック１０の
左端２画素分の画素データをビデオバスラインに供給す
る。これにより、画素ブロック１０内の右端の画素に対
応する図１に示した容量１６に、その右隣の画素の画素
データに応じた電荷を蓄積させることができる。

【００３３】このような駆動方法により、図１の各容量
１６に蓄積される電荷量のばらつきを少なくでき、図３
に示すように、隣接する２つの画素ブロック１０の境界
線の左右で輝度差がほとんど視認されなくなる。

【００３４】なお、上述した実施形態では、画素ブロッ
ク１０の左隣と右隣の画素データ２画素分ずつをビデオ
バスラインに供給しているが、両隣の画素データを供給
する代わりに、左隣か右隣のいずれか一方の画素データ
を供給してもよい。

【００３５】また、図１では、各信号線駆動部１１ａ〜
１１ｄごとに別々にビデオバスラインＬ１〜Ｌ４を設け
る例を示したが、本発明は、隣接する２つの画素ブロッ
ク１０に対応する２つの信号線駆動部１１のビデオバス
ラインが異なっていればよく、１本のビデオバスライン
を複数の信号線駆動部１１で共有してもよい。

【００３６】例えば、図４は、液晶画面を４分割して２
本のビデオバスラインＬ１，Ｌ２を設け、各ビデオバス
ラインＬ１，Ｌ２が２つの信号線駆動部１１に接続され
る例を示す。この場合、ビデオバスラインＬ１，Ｌ２に
供給される画素データは、例えば図５のようになる。す
なわち、画素ブロック１０内の画素表示を行うタイミン
グをずらすことにより、ビデオバスラインを共有化する
ことができる。

【００３７】また、図１では、液晶画面を４分割する例
を説明したが、液晶画面の分割数に特に制限はない。ま
た、ビデオバスラインに供給される直前および直後の画
素データの数も特に制限はなく、１画素でも、３画素で
も、それ以上でもよい。何画素を付加するかを、プログ
ラマブルに切り換えてもよい。

【００３８】

【発明の効果】以上詳細に説明したように、本発明によ
れば、画素ブロックの境界線に最も近い画素の画素デー
タをビデオバスラインに供給する際には、その画素の左
隣あるいは右隣の画素の画素データも併せてビデオバス
ラインに供給するようにしたため、画素ブロックの境界
線の左右で輝度差が視認されなくなり、表示品質が向上
する。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の一実施形態の概略
構成を示すブロック図。

【図２】図１におけるビデオバスラインＬ１〜Ｌ４のタ
イミング図。

【図３】本実施形態における液晶画面表示例を示す図。

【図４】ビデオバスラインを共有化した液晶表示装置の
概略構成を示すブロック図。

【図５】図４におけるビデオバスラインＬ１〜Ｌ４のタ
イミング図。

【図６】従来の点順次アナログ方式の液晶表示装置の概
略構成を示す図。

【図７】液晶表示部内の画素ブロックを説明する図。

【図８】信号線駆動部の出力タイミング図

【図９】画素ブロックの境界付近の拡大図

【符号の説明】

１ ＴＦＴ ２ 液晶表示部 ３ 走査線駆動回路 ４ 信号線駆動回路 ５ 画素データ出力回路 １１ａ〜１１ｄ 信号線駆動部

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数の走査線および信号線と、これら走査
   線および信号線に接続されるスイッチング素子とを有す
   る液晶表示部と、 前記液晶表示部の左右に隣接する複数画素を単位として
   複数に分割した画素ブロックごとに設けられ、前記画素
   ブロック内の前記信号線を駆動する複数の信号線駆動部
   と、を備えた液晶表示装置において、 隣接する２つの画素ブロックに対応する２つの前記信号
   線駆動部のそれぞれには、互いに異なるビデオバスライ
   ンから画素データが供給され、 隣接する２つの画素ブロックの境界線より右側の画素ブ
   ロックの表示を行う際、前記右側の画素ブロック内の左
   端の画素に対応する画素データを前記ビデオバスライン
   に供給する前に、その画素の左隣の所定画素分の画素デ
   ータを前記ビデオバスラインに供給する画素データ出力
   手段を備えることを特徴とする液晶表示装置。
2. 【請求項２】複数の走査線および信号線と、これら走査
   線および信号線に接続されるスイッチング素子とを有す
   る液晶表示部と、 前記液晶表示部の左右に隣接する複数画素を単位として
   複数に分割した画素ブロックごとに設けられ、前記画素
   ブロック内の前記信号線を駆動する複数の信号線駆動部
   と、を備えた液晶表示装置において、 隣接する２つの画素ブロックに対応する２つの前記信号
   線駆動部のそれぞれには、互いに異なるビデオバスライ
   ンから画素データが供給され、 隣接する２つの画素ブロックの境界線より左側の画素ブ
   ロックの表示を行う際、前記左側の画素ブロック内の右
   端の画素に対応する画素データを前記ビデオバスライン
   に供給した後、引き続いて、その画素の右隣の所定画素
   分の画素データを前記ビデオバスラインに供給する画素
   データ出力手段を備えることを特徴とする液晶表示装
   置。
3. 【請求項３】前記信号線駆動部は、駆動する前記信号線
   の数に応じた段数のシフトレジスタと、前記信号線のそ
   れぞれに対応して設けられる複数のアナログスイッチと
   を有し、 前記アナログスイッチは、前記シフトレジスタの対応す
   る出力に応じてオン・オフ制御され、前記アナログスイ
   ッチの一端には前記ビデオバスラインが、他端には対応
   する前記信号線が接続されることを特徴とする請求項１
   または２に記載の液晶表示装置。
4. 【請求項４】複数の走査線および信号線と、これら走査
   線および信号線に接続されるスイッチング素子とを有す
   る液晶表示部と、 前記液晶表示部の左右に隣接する複数画素を単位として
   複数に分割した画素ブロックごとに設けられ、前記画素
   ブロック内の前記信号線を駆動する複数の信号線駆動部
   と、を備えた液晶表示装置の駆動方法において、 隣接する２つの画素ブロックに対応する２つの前記信号
   線駆動部のそれぞれには、互いに異なるビデオバスライ
   ンから画素データが供給され、 隣接する２つの画素ブロックの境界線より右側の画素ブ
   ロックの表示を行う際、前記右側の画素ブロック内の左
   端の画素に対応する画素データを前記ビデオバスライン
   に供給する前に、その画素の左隣の所定画素分の画素デ
   ータを前記ビデオバスラインに供給し、 隣接する２つの画素ブロックの境界線より左側の画素ブ
   ロックの表示を行う際、前記左側の画素ブロック内の右
   端の画素に対応する画素データを前記ビデオバスライン
   に供給した後、引き続いて、その画素の右隣の所定画素
   分の画素データを前記ビデオバスラインに供給すること
   を特徴とする液晶表示装置の駆動方法。