JPH11202828A - 電子源駆動装置及びその方法と画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 変調信号の立ち上がり時に生じるリンギング
をより確実に防止することを可能とし、電子放出素子に
過電圧がかかるのを防止する。 【解決手段】表示パネル１１２は、電圧の印可時間に応
じた量の電子を放出する冷陰極素子を行列状に配置して
なる電子源を有する。Ｓ／Ｐ変換回路１０６、ラッチ回
路１０７、パルス幅変調回路１０８は、１行分の冷陰極
素子に関して、各冷陰極素子毎に画像信号に応じた時間
幅の変調信号を当該変調信号の後端を同期させて生成す
る。変調信号遅延回路１０９と遅延制御回路１１１は、
生成された変調信号のうち同一の時間幅を有する変調信
号の立ち上がりタイミングを所定の時間幅において分散
させる。そして、変調信号電圧駆動回路１１０と走査信
号発生回路１０４により、得られた変調信号を用いて、
表示パネル１１２が駆動される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、冷陰極素子によっ
て構成された電子源駆動装置及びその方法と画像形成装
置に関する。

【０００２】

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型放出素子や、電界放出
型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型
放出素子（以下ＭＩＭ型と記す）、などが知られてい
る。

【０００３】表面伝導型放出素子としては、たとえば、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄｉｏ Ｅ−ｎｇ．Ｅｌ
ｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９６
５）や、後述する他の例が知られている。

【０００４】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久 他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。

【０００５】これらの表面伝導型放出素子の素子構成の
典型的な例として、図１９に前述のＭ．Ｈａｒｔｗｅｌ
ｌらによる素子の平面図を示す。同図において、３００
１は基板で、３００４はスパッタで形成された金属酸化
物よりなる導電性薄膜である。導電性薄膜３００４は図
示のようにＨ字形の平面形状に形成されている。該導電
性薄膜３００４に後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］、Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００６】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、通電により電子放出部を形成することであ
り、例えば、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。

【０００７】また、ＦＥ型の例は、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍｉ
ｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、 Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。

【０００８】ＦＥ型の素子構成の典型的な例として、図
２０に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面
図を示す。同図において、３０１０は基板で、３０１１
は導電材料よりなるエミッタ配線、３０１２はエミッタ
コーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。

【０００９】また、ＦＥ型の他の素子構成として、図２
０のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。

【００１０】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。ＭＩＭ型の素子構成の典型的な例を図２
１に示す。同図は断面図であり、図において、３０２０
は基板で、３０２１は金属よりなる下電極、３０２２は
厚さ１００オングストローム程度の薄い絶縁層、３０２
３は厚さ８０〜３００オングストローム程度の金属より
なる上電極である。ＭＩＭ型においては、上電極３０２
３と下電極３０２１の間に適宜の電圧を印加することに
より、上電極３０２３の表面より電子放出を起こさせる
ものである。

【００１１】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
ターを必要としない。したがって、熱陰極素子よりも構
造が単純であり、微細な素子を作成可能である。また、
基板上に多数の素子を高い密度で配置しても、基板の熱
溶融などの問題が発生しにくい。また、熱陰極素子がヒ
ーターの加熱により動作するため応答速度が遅いのとは
異なり、冷陰極素子の場合には応答速度が速いという利
点もある。このため、冷陰極素子を応用するための研究
が盛んに行われてきている。

【００１２】たとえば、表面伝導型放出素子は、冷陰極
素子のなかでも特に構造が単純で製造も容易であること
から、大面積にわたり多数の素子を形成できる利点があ
る。そこで、たとえば本出願人による特開昭６４−３１
３３２において開示されるように、多数の素子を配列し
て駆動するための方法が研究されている。

【００１３】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。

【００１４】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ５，０６６，８８３や特開
平２−２５７５５１や特開平４−２８１３７において開
示されているように、表面伝導型放出素子と電子ビーム
の照射により発光する蛍光体とを組み合わせて用いた画
像表示装置が研究されている。表面伝導型放出素子と蛍
光体とを組み合わせて用いた画像表示装置は、従来の他
の方式の画像表示装置よりも優れた特性が期待されてい
る。たとえば、近年普及してきた液晶表示装置と比較し
ても、自発光型であるためバックライトを必要としない
点や、視野角が広い点が優れていると言える。

【００１５】また、ＦＥ型を多数個ならべて駆動する方
法は、たとえば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像表示装置に応
用した例として、たとえば、Ｒ．Ｍｅｙｅｒらにより報
告された平板型表示装置が知られている［Ｒ．Ｍｅｙｅ
ｒ：”Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍｅｎｔ ｏｎＭ
ｉｃｒｏｔｉｐｓ Ｄｉｓｐｌａｙ ａｔ ＬＥＴ
Ｉ”，Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ４ｔｈ Ｉｎ
ｔ． Ｖａｃｕｕｍ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ
ｓ Ｃｏｎｆ．，Ｎａｇａｈａｍａ，ｐｐ．６〜９（１
９９１）］。

【００１６】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、たとえば本出願人による特開平３−
５５７３８に開示されている。

【００１７】

【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の冷陰極素子を試みてきた。さらに、多数の
冷陰極素子を配列したマルチ電子ビーム源、ならびにこ
のマルチ電子ビーム源を応用した画像表示装置について
研究を行ってきた。

【００１８】発明者らは、たとえば図２２に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、冷陰極素子を２次元的に多数個配列し、これら
の素子を図示のようにマトリクス状に配線したマルチ電
子ビーム源である。

【００１９】図中、４００１は冷陰極素子を模式的に示
したもの、４００２は行方向配線、４００３は列方向配
線である。行方向配線４００２および列方向配線４００
３は、実際には有限の電気抵抗を有するものであるが、
図においては配線抵抗４００４および４００５として示
されている。上述のような配線方法を、単純マトリクス
配線と呼ぶ。

【００２０】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトリクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。

【００２１】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線４００２および列方向配線４００
３に適宜の電気信号を印加する。たとえば、マトリクス
の中の任意の１行の冷陰極素子を駆動するには、選択す
る行の行方向配線４００２には選択電圧Ｖｓを印加し、
同時に非選択の行の行方向配線４００２には非選択電圧
Ｖｎｓを印加する。これと同期して列方向配線４００３
に電子ビームを出力するための駆動電圧Ｖｅを印加す
る。この方法によれば、配線抵抗４００４および４００
５による電圧降下を無視すれば、選択する行の冷陰極素
子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の
冷陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。Ｖ
ｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば選択す
る行の冷陰極素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Ｖｅを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、駆動電圧Ｖｅを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができる
はずである。

【００２２】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源はいろいろな応用可能性が
あり、たとえば画像情報に応じた電気信号を適宜印加す
れば、画像表示装置用の電子源として好適に用いること
ができる。

【００２３】しかしながら、冷陰極素子を単純マトリク
ス配線したマルチ電子ビーム源には、実際には以下に述
べるような問題が発生していた。なお、以降では、行方
向配線に印加する信号を走査信号、列方向配線に印加す
る信号を変調信号と呼ぶことにする。

【００２４】図２２に示したマルチ電子ビーム源の駆動
においては、前述した駆動電圧Ｖｅを印加する時間の長
さを変えることにより、電子ビームが出力される時間の
長さを変え、画像表示を行うことを基本としている。

【００２５】図２３は、一般的なパルス幅変調駆動方式
における走査信号、変調信号について説明するためのタ
イムチャートである。図２３に示されるように、期間Ｋ
ではｉ行目の冷陰極素子を駆動、期間Ｋ＋１ではｉ＋１
行目の冷陰極素子を駆動、期間Ｋ＋２ではｉ＋２行目の
冷陰極素子を駆動していて、行方向配線には走査信号、
列方向配線には変調信号が印加される。変調信号は、図
２３のように、立ち上がりがそろった時間幅の異なるパ
ルスを印加し、画像信号に対応してパルスの幅を操作す
ることにより電子源よりの電子放出時間を制御し、画像
を表示する。

【００２６】しかし、上述の駆動装置では、無負荷状態
では図２３に示すようなリンギングのない矩形波を出力
することができるが、実際にマルチ電子源を負荷として
駆動する場合には、図２４に示されるように、波形の立
ち上がり部分で大きなリンギングが生じてしまってい
た。この原因として考えられるのは、マルチ電子源自体
ではなく、駆動装置とマルチ電子源との間を結ぶ非常に
多数あるケーブルの誘導成分やそれらの間にある容量成
分の影響ではないかと発明者らは考えている。特にこの
リンギングは、パルスの立ち上がり時が大きく、立ち下
がり時は立ち上がり時に比べ殆ど目立たない。発明者ら
は、この現象が変調信号の立ち上がりが同期しているた
め（列配線間の相互インダクタンスによるリンキング）
であることを確認している。

【００２７】上述のように、立ち上がり時にリンギング
が出てしまうと、それが所定電圧以上の過電圧が冷陰極
素子にかかってしまう方向に作用するため、素子が劣化
したり、場合によっては素子を破壊するなどの恐れがあ
った。

【００２８】そこで、発明者らは、変調信号の立ち上が
りに伴って生じるリンギングのため、素子に過電圧が印
加されてしまう課題を改善するために、列方向配線に印
加する変調信号の立ち下がりを揃えることで、素子に過
電圧がかかるのを防止することを考え、それについて研
究を行ってきた。変調信号の立ち下がり期間を揃えるこ
との効果としては、図２５に示すように変調信号が互い
に同期する期間が立ち上がり部ではなく立ち下がり部に
なるため、立ち上がり部分で生じていたリンギングを減
少させることができた。このためリンギングによって所
定電圧以上の過電圧が冷陰極素子にかかることが少なく
なり、素子が劣化したり、破壊されたりすることが少な
くなった。

【００２９】しかしながら、表示パネルの近接する列方
向配線に変調信号が同一のパルス幅となるような表示パ
ターンを表示しなければならない場合には、その立ち上
がり期間が同期してしまうために、その立ち上がり部分
で上述したようなリンギングが生じるという問題があ
る。

【００３０】本発明は、例えば冷陰極素子により構成さ
れた電子ビーム源を２次元平面上に複数個配設して画像
を表示させる場合において問題となるリンギングを低減
しようとするものである。

【００３１】すなわち、本発明は上記の問題に鑑みてな
されたものであり、変調信号の立ち上がり時に生じるリ
ンギングをより確実に防止する電子源駆動装置及びその
方法、及びそれを用いた画像形成装置を提供することを
目的とする。

【００３２】

【課題を解決するための手段】本願に関わる発明の一つ
である電子源駆動装置は以下のように構成される。すな
わち、電圧印加により電子を放出する素子を複数有して
おり、該複数の素子は、該複数の素子それぞれが共通に
接続される第１の電圧印加経路と、前記複数の素子毎に
設けられ前記第１の電圧印加経路とは異なる電位を与え
ることにより前記第１の電圧印加経路と協同してそれぞ
れの素子に電圧を印加する第２の電圧印加経路との両方
に接続されている電子源を駆動する電子源駆動装置であ
って、前記第２の電圧印加経路の電位を変調するための
変調信号の立ち上がりから立ち下がりまでの時間幅が、
複数の前記素子それぞれに対応する前記第２の電圧印加
経路で同一である時に、該変調信号の立ち上がりのタイ
ミングを分散させる分散手段と、該分散手段によって得
られた変調信号を用いて前記第２の電圧印加経路の電位
を変調する駆動手段とを有する。

【００３３】以下の実施例で示すように本発明は前記素
子を行列状に配置した構成の電子源にも適用できる。こ
の時、前記第１の電圧印加経路は行方向配線（もしくは
列方向配線）となり、第２の電圧印加経路は列方向配線
（もしくは行方向配線）とすることができる。第１の電
圧印加経路となる行方向配線を複数設けてもよく、その
時、各行方向配線に接続される複数の素子それぞれに対
応する第２の電圧印加経路として、列方向に複数の素子
（この複数の素子はそれぞれ別の行方向配線に接続され
る）が接続される列方向配線を用いてもよい。また第１
の電圧印加経路である行方向配線を複数設け、列方向配
線を各行方向配線に接続される複数の素子が接続される
共通配線とする時、複数の行方向配線のうちの所望の行
を選択的に駆動するために、駆動しようとする行にの
み、電子を放出させようとする素子が接続される列方向
配線と協同して、電子を放出させようとする素子が接続
される列方向配線の電位に対して、電子を放出するに足
る電位を与えるようにすればよい。列方向配線それぞれ
には、選択されている行方向配線に接続される各素子に
対する変調信号により決まる時間幅だけ選択されている
行方向配線の電位に対して電子放出可能な電位を与えれ
ばよいのである。そして駆動しようとする行を順次変更
していけばよい。具体的な構成としては、選択された行
方向配線に所定の波高値を持つ走査信号を印加する走査
信号印加手段を有していればよい。

【００３４】また前記素子としては冷陰極素子、特には
表面伝導型放出素子を好適に採用しうる。

【００３５】また前記時間幅が同一でない前記変調信号
の立ち上がりが同期しないように制御する制御手段を有
しているとよい。この制御手段においては、例えば変調
信号の後端が同期するように制御することによって、前
記時間幅が同一でない変調信号の立ちあがりが同期しな
いようにすることができる。また、本発明においては、
変調信号の時間幅が同一であるか同一でないかを最初に
判別しなくてもよい。例えば、先ず、変調信号の後端を
同期させ、その上で立ち上がりが同期してしまう変調信
号、この変調信号は即ち前記時間幅が同じ変調信号であ
る、の立ち上がりを分散させるようにすればよいのであ
る。また本発明は、分散手段による分散処理は、同一の
時間幅の変調信号だけでなく、時間幅の異なる変調信号
にたいしても行うことを禁止するものではない。前記制
御手段としては、具体的には、画像信号の取りうる最大
値を初期値とし、所定のパルス列信号によって減算する
カウンタ手段を有し、該カウンタ手段による計数値が処
理すべき画像信号の値からゼロになるまでの間オン状態
となる信号を出力するものであったり、画像信号の取り
うる最大値をその最大値とするカウンタ手段を有し、処
理すべき画像信号の値を初期値として該カウンタ手段に
よる計数を開始し、その計数値が最大値となった時点
を、当該画像信号に応じた時間幅の変調信号の立ち上が
りタイミングとするものであったりする。例えば図１２
のパルス幅変調回路が相当する。また分散手段として
は、図１２の遅延制御回路や変調信号遅延回路が相当す
る。

【００３６】また、本発明においては、前記分散は所定
の範囲内で行うようにするとよい。特に、前記変調信号
の時間幅は飛び飛びの値をとるものであるとき、該所定
の時間幅は前記飛び飛びの値の間隔であるとよい。例え
ば、電子を放出することにより画像を形成することに用
いる電子源を駆動する場合、電子放出の時間により輝度
を変調することができる。例えば第１の時間幅の電圧を
印加することによりある輝度が得られ、それよりも一段
暗い輝度を得るために第２の時間幅の電圧を印加する場
合、前記分散の範囲が、第１の時間幅と第２の時間幅の
差（１階調分に相当する時間幅）を越えてしまうと、第
１の時間幅の変調信号を分散して、遅延させた時に、遅
延させた第１の時間幅の変調信号の立ち上がりが第２の
時間幅の変調信号の立ち上がりと同期してしまう可能性
もあるので、前記分散の幅は、第１の時間幅と第２の時
間幅の差の範囲内とすることにより、変調信号の立ち上
がりが同期してしまう可能性を低くすることができるの
である。

【００３７】また、前記分散手段は、変調信号の遅延量
を記憶する記憶手段を有しており、該遅延量を変更する
ことにより変調信号の立ち上がりを分散させるものであ
るとよい。具体的には、記憶手投に記憶された遅延量を
参照し、その遅延量が異なるようにすることで立ち上が
りをずらすことができる。記憶手段においては、時間幅
の異なる変調信号毎に遅延量を記憶しておき、ある時間
幅の変調信号に対する遅延量を決定するに際しては、同
じ時間幅の変調信号に対して、前に、特には直前にどれ
だけの遅延量を与えたかを読み出して、該遅延量に基づ
いて遅延量を決定する様にしてもよい。記憶手段には該
決定した遅延量を新たに記憶させておけばよい。簡単に
は、前に記憶していた値に新たに決定した遅延量を上書
きすればよい。即ち具体的な構成としては、遅延量を記
憶する記憶手段と、該記憶手段の遅延量を決定しようと
する変調信号の時間幅と同じ変調信号で、且つ遅延量を
決定しようとする変調信号の前に遅延量が決定された変
調信号の遅延量を記憶しているアドレスから該前に決定
された遅延量を読み出す手段と、該読み出した遅延量に
基づいて遅延量を決定しようとする変調信号の遅延量を
決定する決定手段と、該決定手段で決定した遅延量を前
記記憶手段の当該アドレスに上書きする書き込み手段を
有していればよい。

【００３８】また本願は、以上述べた電子源駆動装置を
有する画像形成装置の発明も含む。その時、該電子源駆
動装置から放出される電子を用いて画像が形成される画
像形成部材とを有していればよい。具体的には、画像形
成部材としては、電子を受けて発光する蛍光材を設けた
ものを採用しうる。また潜像を形成するための部材であ
り、電子を受けることにより帯電などを生じる画像形成
部材も採用しうる。

【００３９】また本願はこの画像形成装置の駆動方法も
発明として含む。

【００４０】また本願に閑わる発明の一つである電子源
駆動方法は以下のように構成される。すなわち、電圧印
加により電子を放出する素子を複数有しており、該複数
の素子は、該複数の素子それぞれが共通に接続される第
１の電圧印加経路と、前記複数の素子毎に設けられ前記
第１の電圧印加経路とは異なる電位を与えることにより
前記第１の電圧印加経路と協同してそれぞれの素子に電
圧を印加する第２の電圧印加経路との両方に接続されて
いる電子源を駆動する電子源駆動方法であって、前記第
２の電圧印加経路の電位を変調するための変調信号の立
ち上がりから立ち下がりまでの時間幅が、複数の前記素
子それぞれに対応する前記第２の電圧印加経路で同一で
ある時に、該変調信号の立ち上がりのタイミングを分散
させ、該分散された変調信号を用いて前記第２の電圧印
加経路の電位を変調することを特徴とする。

【００４１】

【発明の実施の形態】以下、添付の図面を参照して本発
明の好適な実施形態を説明する。なお、以下では、説明
の便宜上、表示パネルの構成と製法、電子放出素子の構
造と製法、電気回路の構成の順で話を進める。

【００４２】（表示パネルの構成と製造法）次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。

【００４３】図１は、本実施形態に用いた表示パネルの
斜視図である。なお、図１は、内部構造を示すためにパ
ネルの１部を切り欠いて示している。

【００４４】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、たとえばフリット
ガラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００４５】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施形態において
は、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記Ｎ×Ｍ
個の冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の
列方向配線１００４により単純マトリクス配線されてい
る。上記１００１〜１００４によって構成される部分を
マルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源
の製造方法や構造については、後で詳しく述べる。

【００４６】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００４７】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態の表
示装置はカラー表示装置であるため、蛍光膜１００８の
部分にはＣＲＴの分野で用いられる赤、緑、青、の３原
色の蛍光体が塗り分けられている。各色の蛍光体は、た
とえば図２の（Ａ）に示すようにストライプ状に塗り分
けられ、蛍光体のストライプの間には黒色の導電体１０
１０が設けてある。黒色の導電体１０１０を設ける目的
は、電子ビームの照射位置に多少のずれがあっても表示
色にずれが生じないようにする事や、外光の反射を防止
して表示コントラストの低下を防ぐ事、電子ビームによ
る蛍光膜のチャージアップを防止する事などである。黒
色の導電体１０１０には、黒鉛を主成分として用いた
が、上記の目的に適するものであればこれ以外の材料を
用いても良い。

【００４８】また、３原色の蛍光体の塗り分け方は前記
図２（Ａ）に示したストライプ状の配列に限られるもの
ではなく、たとえば図２（Ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。

【００４９】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜１００８に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００５０】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設ける目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。

【００５１】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。

【００５２】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。

【００５３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１ｘ１０マ
イナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］
の真空度に維持される。以上、本実施形態の表示パネル
の基本構成と製法を説明した。

【００５４】次に、上述の実施形態の表示パネルに用い
たマルチ電子ビーム源の製造方法について説明する。本
実施形態の画像表示装置に用いるマルチ電子ビーム源
は、冷陰極素子を単純マトリクス配線した電子源であれ
ば、冷陰極素子の材料や形状あるいは製法に制限はな
い。したがって、たとえば表面伝導型放出素子やＦＥ
型、あるいはＭＩＭ型などの冷陰極素子を用いることが
できる。

【００５５】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしか
も均一にする必要があるが、これも大面積化や製造コス
トの低減を達成するには不利な要因となる。その点、表
面伝導型放出素子は、比較的製造方法が単純なため、大
面積化や製造コストの低減が容易である。また、発明者
らは、表面伝導型放出素子の中でも、電子放出部もしく
はその周辺部を微粒子膜から形成したものがとりわけ電
子放出特性に優れ、しかも製造が容易に行えることを見
いだしている。したがって、高輝度で大画面の画像表示
装置のマルチ電子ビーム源に用いるには、最も好適であ
ると言える。そこで、上記実施形態の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。

【００５６】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００５７】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図３に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（ａ）および断面
図（ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。

【００５８】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。

【００５９】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチングなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。

【００６０】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。

【００６１】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００６２】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。

【００６３】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００６４】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじ
めとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，Ｃ
ｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。

【００６５】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００６６】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図３の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００６７】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図３においては模式的に示した。

【００６８】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【００６９】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【００７０】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図３においては模式的
に示した。また、平面図（ａ）においては、薄膜１１１
３の一部を除去した素子を図示した。

【００７１】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００７２】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００７３】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００７４】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図４の（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は上記図３と同一である。

【００７５】１）まず、図４（ａ）に示すように、基板
１１０１上に素子電極１１０２および１１０３を形成す
る．形成するにあたっては、あらかじめ基板１１０１を
洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極
の材料を堆積させる。（堆積する方法としては、たとえ
ば、蒸着法やスパッタ法などの真空成膜技術を用ればよ
い。）その後、堆積した電極材料を、フォトリソグラフ
ィー・エッチング技術を用いてパターニングし、（ａ）
に示した一対の素子電極（１１０２と１１０３）を形成
する。

【００７６】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する．形成するにあたっては、ま
ず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、
加熱焼成処理して微粒子膜を成膜した後、フォトリソグ
ラフィー・エッチングにより所定の形状にパターニング
する。ここで、有機金属溶液とは、導電性薄膜に用いる
微粒子の材料を主要元素とする有機金属化合物の溶液で
ある。（具体的には、本実施形態では主要元素としてＰ
ｄを用いた。また、実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。）また、微粒子膜で作
られる導電性薄膜の成膜方法としては、本実施形態で用
いた有機金属溶液の塗布による方法以外の、たとえば真
空蒸着法やスパッタ法、あるいは化学的気相堆積法など
を用いる場合もある。

【００７７】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【００７８】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【００７９】通電方法をより詳しく説明するために、図
５に、フォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施形態の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【００８０】本実施形態においては、たとえば１０のマ
イナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、
たとえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２
を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。

【００８１】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【００８２】４）次に、図４の（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【００８３】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【００８４】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【００８５】通電方法をより詳しく説明するために、図
６の（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施形態においては、一定
電圧の矩形波を定期的に印加して通電活性化処理を行っ
たが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，
パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。なお、上述の通電条件は、本実施形
態の表面伝導型放出素子に関する好ましい条件であり、
表面伝導型放出素子の設計を変更した場合には、それに
応じて条件を適宜変更するのが望ましい。

【００８６】図４の（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている（なお、基板１１０１を、
表示パネルの中に組み込んでから活性化処理を行う場合
には、表示パネルの蛍光面をアノード電極１１１４とし
て用いる）。

【００８７】活性化用電源１１１２から電圧を印加する
間、電流計１１１６で放出電流Ｉｅを計測して通電活性
化処理の進行状況をモニターし、活性化用電源１１１２
の動作を制御する。電流計１１１６で計測された放出電
流Ｉｅの一例を図６（ｂ）に示すが、活性化電源１１１
２からパルス電圧を印加しはじめると、時間の経過とと
もに放出電流Ｉｅは増加するが、やがて飽和してほとん
ど増加しなくなる。このように、放出電流Ｉｅがほぼ飽
和した時点で活性化用電源１１１２からの電圧印加を停
止し、通電活性化処理を終了する。

【００８８】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。

【００８９】以上のようにして、図４（ｅ）に示す平面
型の表面伝導型放出素子を製造した。

【００９０】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【００９１】図７は、垂直型の基本構成を説明するため
の模式的な断面図であり、図中の１２０１は基板、１２
０２と１２０３は素子電極、１２０６は段差形成部材、
１２０４は微粒子膜を用いた導電性薄膜、１２０５は通
電フォーミング処理により形成した電子放出部、１２１
３は通電活性化処理により形成した薄膜、である。

【００９２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、上述の図３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2 のような電気的に絶
縁性を有する材料を用いる。

【００９３】次に、垂直型の表面伝導型放出素子の製法
について説明する。図８の（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図７と
同一である。

【００９４】１）まず、図８（ａ）に示すように、基板
１２０１上に素子電極１２０３を形成する． ２）次に、同図（ｂ）に示すように、段差形成部材を形
成するための絶縁層を積層する。絶縁層は、たとえばＳ
ｉＯ2 をスパッタ法で積層すればよいが、たとえば真空
蒸着法や印刷法などの他の成膜方法を用いてもよい． ３）次に、同図（ｃ）に示すように、絶縁層の上に素子
電極１２０２を形成する。

【００９５】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【００９６】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【００９７】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図４（ｃ）を用いて説明した平面型の通電フォーミン
グ処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図４（ｄ）を用いて説明した平面型の通電
活性化処理と同様の処理を行えばよい。） 以上のようにして、図８（ｆ）に示す垂直型の表面伝導
型放出素子を製造した。

【００９８】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【００９９】図９に、表示装置に用いた素子の、（放出
電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素子
電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を
示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著し
く小さく、同一尺度で図示するのが困難であるうえ、こ
れらの特性は素子の大きさや形状等の設計パラメータを
変更することにより変化するものであるため、２本のグ
ラフは各々任意単位で図示した。

【０１００】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している．第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない．すなわち、放出電流Ｉｅに
関して、明確な閾値電圧Ｖｔｈを持った非線形素子であ
る．第二に、放出電流Ｉｅは素子に印加する電圧Ｖｆに
依存して変化するため、電圧Ｖｆで放出電流Ｉｅの大き
さを制御できる．第三に、素子に印加する電圧Ｖｆに対
して素子から放出される電流Ｉｅの応答速度が速いた
め、電圧Ｖｆを印加する時間の長さによって素子から放
出される電子の電荷量を制御できる。

【０１０１】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔ
ｈ以上の電圧を適宜印加し、非選択状態の素子には閾値
電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次
切り替えてゆくことにより、表示画面を順次走査して表
示を行うことが可能である。

【０１０２】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１０３】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１０４】図１０に示すのは、上述の図１の表示パネ
ルに用いたマルチ電子ビーム源の平面図である。基板上
には、上記図３で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極１００３
と列方向配線電極１００４により単純マトリクス状に配
線されている。行方向配線電極１００３と列方向配線電
極１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。
図１０のＡ−Ａ’に沿った断面を、図１１に示す。

【０１０５】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１０６】（マルチ電子ビーム源を駆動するための駆
動回路）以下図面を用いて本発明の実施形態の駆動回路
を詳細に説明する。なお、以降では、表示画像に階調を
つけるために走査方法を線順次走査とし、一水平走査時
間（１Ｈ）内の電子放出期間を変調信号の時間幅で制御
することにより、蛍光体の発光総量を制御し、階調表現
することを基本とする。

【０１０７】図１２は本実施形態によるマルチ電子ビー
ム源の駆動装置を説明するブロック図である。以下、図
１２を用いて信号の流れを説明する。

【０１０８】まずＮＴＳＣ信号などの映像信号はデコー
ダ１０１に入力される。デコーダ１０１は、ここには図
示しないが、映像中間周波数回路や、映像検波回路、同
期分離回路、Ａ／Ｄ変換回路などの回路から構成されて
いる。デコーダ１０１は入力したＮＴＳＣ信号より得ら
れる同期信号と画像信号ＲＧＢから、同期信号Ｓｙｎｃ
とディジタルによる画像信号Ｒ，Ｇ，Ｂを生成し、出力
する。ここで、同期信号Ｓｙｎｃは垂直同期信号と水平
同期信号を含み、また画像信号Ｒ，Ｇ，Ｂは赤、緑、青
の各色についての輝度データを含んでいる。

【０１０９】データ配列変換回路１０２はデコーダから
供給される３原色の輝度データを表示パネルの画素配列
に合わせて、Ｒ，Ｇ，Ｂ信号を配列し、シリアルなディ
ジタル信号Ｄａｔａとして出力する。タイミング制御回
路１０３はデコーダ１０１より供給される同期信号Ｓｙ
ｎｃに基づいて各部の動作タイミングを調整するための
タイミング制御信号を発生する。

【０１１０】走査信号発生回路１０４は、画像を表示す
るタイミングに合わせて、表示パネルが内蔵するマルチ
電子ビーム源を一行ずつ順次走査して行くための走査信
号を発生するための回路である。具体的には表示パネル
の端子Ｄｘ１〜Ｄｘｍのうちの一本に選択電圧Ｖｓ
［Ｖ］を、残りのｍ−１本には非選択電圧Ｖｎｓ［Ｖ］
を印加する。また、選択電圧を印加するタイミングはタ
イミング制御回路１０３が発生する走査タイミング制御
信号Ｔｓｃａｎに基づいて選択電圧Ｖｓを印加する端子
を一水平期間ごとに順次切り替え、走査をしていく。

【０１１１】なお、本実施形態では選択電圧Ｖｓとして
電子放出しきい値電圧程度の−７［Ｖ］を設定し、非選
択電圧Ｖｎｓとしては０［Ｖ］を印加した。また表示パ
ネルには図中に示すようにＨｖ端子があり、高圧Ｖａが
印加されている。

【０１１２】次に変調信号を作成する手順について述べ
る。データ配列変換回路１０２から出力されたＤａｔａ
信号は、図中のＤｅｌａｙ回路１０５により所定の遅延
がかけられたあと、タイミング信号Ｔｓｆｔに同期して
図１２のＳ／Ｐ変換回路１０６に蓄えられる。なお、Ｄ
ｅｌａｙ回路１０５による遅延は、遅延制御回路１１１
によって生じる遅延を補償するためのものである。

【０１１３】Ｓ／Ｐ変換回路１０６に一水平期間分のデ
ータが蓄えられるタイミングで、タイミング信号Ｔｍｒ
ｙが発行され、このＴｍｒｙによってラッチ回路１０７
がそれらのデータをラッチする。ラッチ回路１０７の出
力はパルス幅変調回路１０８の入力に接続されている。
パルス幅変調回路１０８はラッチ回路１０７から供給さ
れるデータが示す値に対応したパルス幅をもつ変調制御
信号Ｄ１〜ＤＮを出力する。

【０１１４】図１３はパルス幅変調回路１０８について
説明する図である。パルス幅変調回路１０８はダウンカ
ウンタなどによって構成されていて、タイミング制御回
路１０３から供給されるクリア信号がＨｉｇｈからＬｏ
ｗへ転じる（図１３（ｂ））とともに、２５５（１０進
数）から順にダウンカウントを行う。カウンタのクロッ
クパルスとして、図１３（ｃ）に示すＴｃのようなパル
スがタイミング制御回路１０３から供給される。

【０１１５】このパルス幅変調回路１０８の出力として
は、例えば入力ＩＮＰＵＴが１００（１０進数）のとき
には、ダウンカウンタのカウントが２５５から入力値の
１００までは出力はＬｏｗであり、９９から０までは出
力がＨｉｇｈとなるように設計されている。またカウン
タの出力信号であるＢｏｒｒｏｗがＬｏｗとなるとクリ
ア信号が印加されるまではＬｏｗ状態を保持するように
設計されている。従ってパルス幅変調回路３００８から
各列に対応する出力Ｄ１〜ＤＮは互いに立ち下がり期間
が同期したパルス幅変調信号となっている。

【０１１６】すなわち、上記ダウンカウンタは、変調信
号の取り得るパルス幅の最大値を初期値とし、これをＴ
ｃによって減算する。そして、ダウンカウンタの値が変
調信号とすべき画像信号の値に達した時点からゼロとな
る期間を、変調信号のオンする時間とする。

【０１１７】あるいは、変調信号の取り得るパルス幅の
最大値をその最大値とするカウンタを設け、変調信号に
変換すべき画像信号の値を初期値としてＴｃを計数し、
カウンタの値が最大値に達した時点を当該変調信号の立
ち上がりタイミングとするように構成してもよい。この
場合、変調信号をオンとする期間は上記立ち上がりタイ
ミングから開始する。そして、上記立ち上がりタイミン
グで、初期値を画像信号の値とするダウンカウンタによ
るＴｃの計数を開始し、当該ダウンカウンタの値がゼロ
となった時点で終了する。

【０１１８】なお、以上のような機能を実現するカウン
タ回路は当業者には明らかであるので、詳細な説明は省
略する。

【０１１９】パルス幅変調回路１０８の出力Ｄ１〜ＤＮ
は変調信号遅延回路１０９の入力に接続されている。変
調信号遅延回路１０９は、遅延制御回路１１１から供給
される遅延制御信号ＤＤ１〜ＤＤＮに基づいて、変調制
御信号に所定の遅延をかけて出力する回路である。本実
施形態では、変調信号遅延回路１０９は、遅延制御回路
１１１から供給される遅延制御信号ＤＤ１〜ＤＤＮ（各
２ｂｉｔ）に基づいてパルス幅変調回路１０８から供給
される変調制御信号に４段階の遅延（本実施形態では遅
延時間０とパルス幅変調の１階調に相当する時間の１／
４、１／２、３／４の４段階）をかけて出力する。変調
信号電圧変換回路１１０は、変調信号遅延回路１０９か
ら供給される所定の遅延のかかったパルス幅変調の変調
信号Ｄ１’〜ＤＮ’を表示パネルを駆動するのに最適な
電圧レベルに変換する。

【０１２０】図１４は、変調信号遅延回路１０９の構成
を説明するブロック図である。図１４に示すように、変
調信号遅延回路１０９は、各列ごとに４ｂｉｔのシフト
レジスタ１４１、マルチプレクサ１４２、論理ゲート１
４３、１４４を有する。シフトレジスタ１４１に加えら
れるクロックパルスＴｃ’は、図１３（ｃ）で説明した
クロックパルスＴｃの４倍の周波数を有するパルスであ
る。また、変調信号遅延回路１０９に供給される遅延制
御信号ＤＤ１〜ＤＤＮは遅延制御回路１１１から供給さ
れるものである。

【０１２１】以上の変調信号遅延回路１０９の構成によ
れば、パルス幅変調信号Ｄ１は２ｂｉｔの遅延制御信号
に応じて、シフトレジスタ１４１のいずれか一つの出力
が選択されてＤ１’として出力される。すなわち、遅延
制御信号に応じた遅延量だけ遅延されたパルス幅変調信
号が得られることになる。

【０１２２】また、図１５は遅延制御回路１１１の構成
を示すブロック図である。遅延制御回路１１１は図１５
に示すように、コントローラ１３１とメモリ１３２（本
実施形態では２５６×２ｂｉｔ）、Ｓ／Ｐ変換回路１３
３、ラッチ回路１３４などで構成されている。メモリ１
３２は、例えば本実施形態のデジタル映像信号を８ｂｉ
ｔとすると、その８ｂｉｔで表される映像信号の個数と
同じく２５６個のアドレスを持っている。

【０１２３】図１６は遅延制御回路１１１の動作手順を
示すフローチャートである。前述したデータ配列変換回
路１０２からシリアルなデジタル信号（８ｂｉｔ）Ｄａ
ｔａが入力されると、コントローラ１３１は、メモリ１
３２のＤａｔａの値（１０進数で０から２５５）に対応
したアドレスに書き込まれている値ＤＤを読み出す（ス
テップＳ１０１、Ｓ１０２）。

【０１２４】メモリ１３２から読み出される値は、前回
その輝度信号を表示する際に変調信号（パルス）に遅延
をどれだけかけたかという情報が、２ｂｉｔで記憶され
ている。なお、本実施形態の場合、遅延量は０、１／
４、２／４、３／４の４種類なので２ｂｉｔで表すが、
５種類以上の遅延量を用いる場合は、３ｂｉｔ以上を用
いて実施すればよい。また、電源投入時はメモリ１３２
にはすべて１が記憶されるものとする。このように初期
値を設定することで、後述のステップＳ１０３，Ｓ１０
４の処理により、各変調信号の最初の遅延量を０とする
ことができる。

【０１２５】次に、コントローラ１３１はメモリ１３２
からこの値ＤＤを読み出すとともに、出力としてその値
に１を加えた値ＤＤ’を出力する（ステップＳ１０
３）。さらにコントローラ１３１は、この値ＤＤ’をメ
モリ１３２の同一アドレスに上書きする（ステップＳ１
０４）。上述のように、ＤＤの初期値は１１［２進法］
であるので、コントローラ１３１によって得られるＤ
Ｄ’は、１１［２進法］＋１＝００［２進法］となる。
すなわち、各変調信号の最初の遅延量はゼロとなる。

【０１２６】コントローラ１３１から出力されたＤＤ’
は、タイミング制御回路１０３よりの信号Ｔｓｆｔ’に
同期して、Ｓ／Ｐ変換回路１３３に順次蓄えられる。Ｓ
／Ｐ変換回路１３３に１ライン分のＤＤ’が蓄えられる
と、ラッチ回路１３４にタイミング制御回路１０３（図
１２）からラッチパルスＴLが投入され、これらのデー
タがラッチされる（ステップＳ１０５、Ｓ１０６）。

【０１２７】このラッチタイミングはラッチ回路１０７
（図１２）に投入されるＴｍｒｙと同期していて、変調
信号遅延回路１０９には同一行の変調制御信号Ｄ１〜Ｄ
Ｎと遅延制御信号ＤＤ１〜ＤＤＮが同期して入力され
る。

【０１２８】なお、遅延制御回路１１１ではコントロー
ラがメモリにアクセスする際にタイムラグが生じるが、
この時間τ’とＤｅｌａｙ回路１０５の遅延時間τとが
同じになるように設計し、遅延制御信号と変調制御信号
が正しく同期するように設計した。

【０１２９】遅延制御回路１１１の役割は、一行毎の線
順次に表示パネルを駆動する場合において、同一輝度を
有する信号（同一パルス幅の信号）を表示する際に表示
パネルの列方向配線に加える電圧波形の立ち上がりを分
散させるところにある。上述したような遅延制御回路１
１１および変調遅延回路１０９とを用いることで、同一
パルス幅をもつ変調信号が連続する場合でも近傍の４つ
の列の間ではその立ち上がりは同期しない。また変調遅
延回路３００９で遅延をかける時間としては、本実施形
態の場合、遅延０と１階調分の時間幅の１／４、１／
２、３／４の４種類であることから、遅延をかけたこと
によって他の輝度信号の立ち上がりと同期してしまうこ
ともない。

【０１３０】走査信号Ｄｘ１〜Ｄｘｍおよび変調信号Ｄ
ｙ１〜Ｄｙｎの一例を図１７に示す。図１７では、遅延
量を明確に表わすため遅延する時間のスケールを大きく
描画した。本実施形態では、実際には遅延量は最大でも
前述したように１階調分の時間幅の３／４の量である。

【０１３１】図１７では、期間１は表示パネルの１行目
を、期間２では２行目を、期間３では３行目を駆動する
様子を表わしており、同図（ａ）〜（ｃ）には表示パネ
ルの各行方向配線に供給される走査信号Ｄｘ１〜Ｄｘ
３、同図（ｄ）〜（ｇ）には各列方向配線に供給される
変調信号Ｄｙ１〜Ｄｙ４が描画されている。

【０１３２】期間１では走査信号は、走査信号Ｄｘ１の
みに選択電圧Ｖｓ（−７Ｖ）が印加されていて他の走査
信号はＧＮＤと同電位となっている。期間２、期間３で
は同様に走査信号としてはそれぞれＤｘ２，Ｄｘ３だけ
に選択電圧が印加されている。また、期間１では、変調
信号Ｄｙ１〜Ｄｙ４が同一のパルス幅である場合を表わ
している。期間２では、変調信号Ｄｙ１とＤｙ２が同一
のパルス幅で、変調信号Ｄｙ３とＤｙ４とが同一のパル
ス幅である場合を表わしている。期間３では、変調信号
Ｄｙ１からＤｙ４が全く異なるパルス幅である場合を示
している。

【０１３３】まず期間１について説明する。いま仮に変
調信号Ｄｙ１が遅延量０（１０進）である場合、変調信
号Ｄｙ２に対してはこの値に１を加えた遅延量１（１０
進）に相当する遅延がかけられる。同様に変調信号Ｄｙ
３に対してはさらに１を加えた遅延量２（１０進）に相
当する遅延がかけられている。同様に、変調信号Ｄｙ４
に対しては更に１を加えた遅延量３（１０進）に相当す
る遅延がかけられている。なお、本図には図示しなかっ
たが、つぎに同一のパルス幅の信号を印加する際には遅
延量０に相当する遅延がかけられることになる（すなわ
ち、図１７の（ｄ）に示すタイミングで変調信号が印加
される）。

【０１３４】また、期間２では、（ｄ）と（ｅ）のパル
ス巾が同一であり、（ｅ）に示されるパルスには遅延量
１に相当する遅延がかけられている。（ｆ）と（ｇ）も
同様である。更に、期間３では、（ｄ）〜（ｇ）に示さ
れる各パルスのパルス巾はそれぞれ異なっているので、
いずれのパルスにも遅延がかけられていない。

【０１３５】以上のように、上述の図１２〜図１５に示
した回路構成で本実施形態のマルチ電子源及びその応用
である画像表示装置を駆動すれば、近接する変調信号の
立ち上がりタイミングが揃うことがなくなる。このた
め、近接する変調信号が同一パルス幅である場合でも、
変調信号の立ち上がり部分で生じていたリンギングはほ
とんどなくなった。その結果として本実施形態の電子放
出素子に過電圧がかかるの防止することができた。

【０１３６】なお、本実施形態では遅延をかける段階数
が４段階（遅延制御信号：２Ｂｉｔ）の場合について説
明したが、この段階数は別に４段階でなければならない
理由はない。遅延制御回路１１１や変調信号遅延回路１
０９、タイミング制御回路１０３の構成を拡張すること
で、遅延量の段階数を増やすことが可能なことは明らか
である。しかし段階数を増やすためには回路規模が大き
くなったり、タイミング信号を高速にしなければならな
いなどの問題があるため、本実施形態では４段階で回路
を設計してある。

【０１３７】また、本実施形態では遅延をかける時間と
して、１階調に相当する時間幅以内で遅延をかけた例に
ついて述べたが、特にこれにこだわらなくてもよい。同
一パルス幅の変調信号の立ち上がり期間が互いに分散
し、さらに他のパルス幅の変調信号の立ち上がりタイミ
ングとも同期しなければ、遅延時間はさらに長くてもよ
い。また逆にさらに短くても構わない。なお、遅延時間
を変更するためには変調信号遅延回路に加えるタイミン
グ信号を変更するだけで実施できる。

【０１３８】図１８は、本実施形態の表面伝導型放出素
子を電子ビーム源として用いたディスプレイパネルに、
たとえばテレビジョン放送をはじめとする種々の画像情
報源より提供される画像情報を表示できるように構成し
た多機能表示装置の一例を示すための図である。図中、
２１００はディスプレイパネル、２１０１はディスプレ
イパネルの駆動回路、２１０２はディスプレイコントロ
ーラ、２１０３はマルチプレクサ、２１０４はデコー
ダ、２１０５は入出力インターフェース回路、２１０６
はＣＰＵ、２１０７は画像生成回路、２１０８および２
１０９および２１１０は画像メモリインターフェース回
路、２１１１は画像入力インターフェース回路、２１１
２および２１１３はＴＶ信号受信回路、２１１４は入力
部である。

【０１３９】なお、本表示装置は、たとえばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信，分離，再生，処理，記憶などに関する回路
やスピーカなどについては説明を省略する。以下、画像
信号の流れに沿って各部の機能を説明してゆく。

【０１４０】まず、ＴＶ信号受信回路２１１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信するための回路である。
受信するＴＶ信号の方式は特に限られるものではなく、
たとえば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式
などの諸方式でもよい。また、これらよりさらに多数の
走査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじ
めとするいわゆる高品位ＴＶ）は、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。ＴＶ信号受信回路２１１３で受信
されたＴＶ信号は、デコーダ２１０４に出力される。

【０１４１】また、ＴＶ信号受信回路２１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２１１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ２１０４に出
力される。

【０１４２】また、画像入力インターフェース回路２１
１１は、たとえばＴＶカメラや画像読み取りスキャナな
どの画像入力装置から供給される画像信号を取り込むた
めの回路で、取り込まれた画像信号はデコーダ２１０４
に出力される。

【０１４３】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１４４】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０１４５】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０１４６】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０１４７】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、たとえば画像データや文字・図形情
報を蓄積するための書き換え可能メモリや、文字コード
に対応する画像パターンが記憶されている読みだし専用
メモリや、画像処理を行うためのプロセッサなどをはじ
めとして画像の生成に必要な回路が組み込まれている。
本回路により生成された表示用画像データは、デコーダ
２１０４に出力されるが、場合によっては前記入出力イ
ンターフェース回路２１０５を介して外部のコンピュー
タネットワークやプリンタ入出力することも可能であ
る。

【０１４８】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１４９】たとえば、マルチプレクサ２１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ２１０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。

【０１５０】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１５１】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。たとえ
ば、パーソナルコンピュータやワードプロセッサなどの
ように、情報を生成したり処理する機能に直接関わって
も良い。

【０１５２】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。

【０１５３】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック，バーコードリーダー，
音声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１５４】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、たとえばＭＵＳＥ方式をはじめとして、逆
変換するに際して画像メモリを必要とするようなテレビ
信号を扱うためである。また、画像メモリを備えること
により、静止画の表示が容易になる、あるいは前記画像
生成回路２１０７およびＣＰＵ２１０６と協同して画像
の間引き，補間，拡大，縮小，合成をはじめとする画像
処理や編集が容易に行えるようになるという利点が生ま
れるからである。

【０１５５】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０１５６】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０１５７】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、たとえばディスプレイパネルの
駆動用電源（図示せず）の動作シーケンスを制御するた
めの信号を駆動回路２１０１に対して出力する。また、
ディスプレイパネルの駆動方法に関わるものとして、た
とえば画面表示周波数や走査方法（たとえばインターレ
ースかノンインターレースか）を制御するための信号を
駆動回路２１０１に対して出力する。

【０１５８】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１５９】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０１６０】以上、各部の機能を説明したが、図１８に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ２１
０４において逆変換された後、マルチプレクサ２１０３
において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、上
記画像信号と制御信号に基づいてディスプレイパネル２
１００に駆動信号を印加する。これにより、ディスプレ
イパネル２１００において画像が表示される。これらの
一連の動作は、ＣＰＵ２１０６により統括的に制御され
る。

【０１６１】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、たとえば拡大，縮
小，回転，移動，エッジ強調，間引き，補間，色変換，
画像の縦横比変換などをはじめとする画像処理や、合
成，消去，接続，入れ換え，はめ込みなどをはじめとす
る画像編集を行う事も可能である。また、本実施形態の
説明では特に触れなかったが、上記画像処理や画像編集
と同様に、音声情報に関しても処理や編集を行うための
専用回路を設けても良い。

【０１６２】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０１６３】なお、上記図１８は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものではない事は言うまでもない。たとえば、図１
８の構成要素のうち使用目的上必要のない機能に関わる
回路は省いても差し支えない。またこれとは逆に、使用
目的によってはさらに構成要素を追加しても良い。たと
えば、本表示装置をテレビ電話機として応用する場合に
は、テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。

【０１６４】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。

【０１６５】

【発明の効果】以上、説明したように本発明によれば、
変調信号の立ち上がり時に生じるリンギングをより確実
に防止することが可能となる。その結果として、電子放
出素子に過電圧がかかるのを防止することができる。

【０１６６】

【図面の簡単な説明】

【図１】本発明の実施形態である画像表示装置の、表示
パネルの一部を切り欠いて示した斜視図である。

【図２】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。

【図３】実施形態で用いた平面型の表面伝導型放出素子
の平面図（ａ）及び断面図（ｂ）である。

【図４】平面型の表面伝導型放出素子の製造工程を示す
断面図である。

【図５】通電フォーミング処理の際の印加電圧波形を示
す図である。

【図６】通電活性化処理の際の印加電圧波形（ａ），放
電電流Ｉｅの変化（ｂ）を示す図である。

【図７】実施形態で用いた垂直型の表面伝導型放出素子
の断面図である。

【図８】垂直型の表面伝導型放出素子の製造工程を示す
断面図である。

【図９】実施形態で用いた表面伝導型放出素子の典型的
な特性を示すグラフである。

【図１０】実施形態で用いたマルチ電子ビーム源の基板
の平面図である。

【図１１】実施形態で用いたマルチ電子ビーム源の基板
の一部断面図である。

【図１２】実施形態による駆動装置の概略構成を示すブ
ロック図である。

【図１３】実施形態によるパルス幅変調回路の動作を説
明する図である。

【図１４】実施形態による変調信号遅延回路の構成を示
すブロック図である。

【図１５】実施形態による遅延制御回路の構成を示すブ
ロック図である。

【図１６】実施形態による遅延制御回路の動作を示すフ
ローチャートである。

【図１７】実施形態で用いた駆動装置の出力波形を示す
図である。

【図１８】本発明の実施形態である画像表示装置を用い
た多機能画像表示装置のブロック図である。

【図１９】一般的な表面伝導型放出素子の一例を示す図
である。

【図２０】一般的なＦＥ型素子の一例を示す図である。

【図２１】一般的なＭＩＭ型素子の一例を示す図であ
る。

【図２２】電子放出素子をマトリクス配線した状態を説
明する図である。

【図２３】一般的なパルス幅変調駆動方式を説明するた
めの図である。

【図２４】一般的なパルス幅変調駆動方式におけるリン
ギングの発生を説明するための図である。

【図２５】一般的なパルス幅変調駆動方式におけるリン
ギングの発生を説明するための図である。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 電圧印加により電子を放出する素子を複
   数有しており、該複数の素子は、該複数の素子それぞれ
   が共通に接続される第１の電圧印加経路と、前記複数の
   素子毎に設けられ前記第１の電圧印加経路とは異なる電
   位を与えることにより前記第１の電圧印加経路と協同し
   てそれぞれの素子に電圧を印加する第２の電圧印加経路
   との両方に接続されている電子源を駆動する電子源駆動
   装置であって、 前記第２の電圧印加経路の電位を変調するための変調信
   号の立ち上がりから立ち下がりまでの時間幅が、複数の
   前記素子それぞれに対応する前記第２の電圧印加経路で
   同一である時に、該変調信号の立ち上がりのタイミング
   を分散させる分散手段と、 該分散手段によって得られた変調信号を用いて前記第２
   の電圧印加経路の電位を変調する駆動手段とを有してい
   ることを特徴とする電子源駆動装置。
2. 【請求項２】 前記電子源は、前記第１の電圧印加経路
   を複数有しており、該複数の第１の電圧印加経路それぞ
   れに複数の前記素子が接続されている請求項１に記載の
   電子源駆動装置。
3. 【請求項３】 前記第２の電圧印加経路は、前記複数の
   第１の電圧印加経路それぞれに接続される前記素子が共
   通に接続される請求項２に記載の電子源駆動装置。
4. 【請求項４】 前記素子は、冷陰極素子である請求項１
   乃至３いずれかに記載の電子源駆動装置。
5. 【請求項５】 前記素子は、表面伝導型放出素子である
   請求項１乃至４いずれかに記載の電子源駆動装置。
6. 【請求項６】 前記時間幅が同一でない前記変調信号の
   立ち上がりが同期しないように制御する制御手段を有す
   る請求項１乃至５いずれかに記載の電子源駆動装置。
7. 【請求項７】 前記変調信号の時間幅は飛び飛びの値を
   とるものであり、前記分散は所定の時間幅の範囲内で行
   うものであり、該所定の時間幅は前記飛び飛びの値の間
   隔である請求項１乃至６いずれかに記載の電子源駆動装
   置。
8. 【請求項８】 前記分散手段は、変調信号の遅延量を記
   憶する記憶手段を有しており、該遅延量を変更すること
   により変調信号の立ち上がりを分散させるものである請
   求項１乃至７いずれかに記載の電子源駆動装置。
9. 【請求項９】 請求項１乃至８いずれかに記載の電子源
   駆動装置と、該電子源駆動装置から放出される電子を用
   いて画像が形成される画像形成部材とを有することを特
   徴とする画像形成装置。
10. 【請求項１０】 電圧印加により電子を放出する素子を
    複数有しており、該複数の素子は、該複数の素子それぞ
    れが共通に接続される第１の電圧印加経路と、前記複数
    の素子毎に設けられ前記第１の電圧印加経路とは異なる
    電位を与えることにより前記第１の電圧印加経路と協同
    してそれぞれの素子に電圧を印加する第２の電圧印加経
    路との両方に接続されている電子源を駆動する電子源駆
    動方法であって、 前記第２の電圧印加経路の電位を変調するための変調信
    号の立ち上がりから立ち下がりまでの時間幅が、複数の
    前記素子それぞれに対応する前記第２の電圧印加経路で
    同一である時に、該変調信号の立ち上がりのタイミング
    を分散させ、 該分散された変調信号を用いて前記第２の電圧印加経路
    の電位を変調することを特徴とする電子源駆動方法。
11. 【請求項１１】 前記時間幅が同一でない前記変調信号
    の立ち上がりが同期しないように制御する請求項１０に
    記載の電子源駆動方法。
12. 【請求項１２】 前記変調信号の時間幅は飛び飛びの値
    をとるものであり、前記分散は所定の時間幅の範囲内で
    行うものであり、該所定の時間幅は前記飛び飛びの値の
    間隔である請求項１０もしくは１１に記載の電子源駆動
    方法。
13. 【請求項１３】 前記分散は、変調信号の遅延量を記憶
    しておき、前に記憶した遅延量と比較して、遅延量を異
    ならせるように行うものである請求項１０乃至１２いず
    れかに記載の電子源駆動方法。