JPH11191673A - Solder pre-coating method - Google Patents
Solder pre-coating methodInfo
- Publication number
- JPH11191673A JPH11191673A JP36722097A JP36722097A JPH11191673A JP H11191673 A JPH11191673 A JP H11191673A JP 36722097 A JP36722097 A JP 36722097A JP 36722097 A JP36722097 A JP 36722097A JP H11191673 A JPH11191673 A JP H11191673A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- photosensitive resin
- resin layer
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ベアチップのよう
な電子部品を実装するいわゆるビルトアップ基板のよう
なプリント配線基板へはんだをプリコートする方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for pre-coating a solder on a printed wiring board such as a so-called built-up board on which electronic components such as bare chips are mounted.
【０００２】[0002]
【従来の技術】一般に、電子機器にあっては、各種の電
子部品等の回路素子を実装するためのプリント配線基板
が使用されているが、近年の小型化及び高集積化の要請
により、プリント配線基板自体の小型化及び省スペース
化が求められている。このような状況下において、従
来、一般的なＩＣチップなどの電子部品には接続用の多
数の足の長いリードが設けられ、このリードを屈曲させ
た状態でプリント配線基板にはんだ付けして実装されて
いるが、この時の占有スペースをより小さくするため
に、ＩＣチップに足の長いリードを設けないで代わりに
バンプ部を設け、このバンプ部をプリント配線基板のラ
ンド部にはんだにより直接接合することにより、省スペ
ース化を図ることが行なわれている。このようなバンプ
部を設けたＩＣチップを一般的にはベアチップと称す。2. Description of the Related Art In general, in electronic equipment, printed wiring boards for mounting various electronic components and other circuit elements are used, but due to recent demands for miniaturization and high integration, printed wiring boards have been used. There is a demand for miniaturization and space saving of the wiring board itself. Under such circumstances, conventionally, a general electronic component such as an IC chip is provided with a large number of long legs for connection, and soldered to a printed wiring board in a state where these leads are bent. However, in order to make the space occupied smaller at this time, instead of providing long leads on the IC chip, bumps are provided instead, and these bumps are directly joined to the lands of the printed wiring board by soldering By doing so, space saving can be achieved. An IC chip provided with such a bump portion is generally called a bare chip.
【０００３】このベアチップを従来のプリント配線基板
に接続する時の状況を説明する。図５はプリント配線基
板とベアチップの実装直前の状態を示す図、図６はプリ
ント配線基板の拡大平面図である。ベアチップ１はその
下面に突起状の多数のバンプ部２を有している。図示例
ではこのバンプ部２は５個しか記載していないが、実際
には、数１０個から数１００個程度設けられ、また、各
バンプ部２のピッチＬ１は２００μｍ程度に設定されて
いる。The situation when connecting the bare chip to a conventional printed wiring board will be described. FIG. 5 is a diagram showing a state immediately before mounting the printed wiring board and the bare chip, and FIG. 6 is an enlarged plan view of the printed wiring board. The bare chip 1 has a large number of projecting bumps 2 on its lower surface. Although only five bumps 2 are shown in the illustrated example, in practice, several tens to several hundreds are provided, and the pitch L1 of each bump 2 is set to about 200 μm.
【０００４】一方、このベアチップ１を実装するプリン
ト配線基板３は、板状の例えばエポキシ樹脂よりなる絶
縁性のコア材４の表面に例えば銅よりなる導体パターン
５を積層して、この上に例えばフォトソルダーレジスト
よりなる絶縁性の保護層６を所定の厚さで形成してい
る。そして、ベアチップ１のバンプ部２を接続する部分
に対応させて、保護層６は局部的に微細な円形状に或い
は楕円形状に取り除かれて内部の導体パターン４の一部
を形成するランド部７が露出されている。ベアチップ１
の各バンプ部２は、各対応するランド部７にリフロー等
を用いたはんだにより接続されることになる。図７は１
つのランド部の拡大図を示しており、実際には銅よりな
るランド部７の表面には酸化防止用の金属膜、例えば金
メッキ膜（図示せず）が施され、この上にはんだ９が盛
られている。On the other hand, a printed wiring board 3 on which the bare chip 1 is mounted is formed by laminating a conductor pattern 5 made of, for example, copper on a surface of a plate-shaped insulating core material 4 made of, for example, an epoxy resin. An insulating protective layer 6 made of a photo solder resist is formed with a predetermined thickness. The protection layer 6 is locally removed into a fine circular or elliptical shape corresponding to the portion of the bare chip 1 to which the bump portion 2 is connected, and the land 7 forms a part of the internal conductor pattern 4. Is exposed. Bare chip 1
Of the bumps 2 are connected to the corresponding lands 7 by soldering using reflow or the like. FIG.
An enlarged view of one land portion is shown. In practice, a metal film for preventing oxidation, for example, a gold plating film (not shown) is applied to the surface of the land portion 7 made of copper, and a solder 9 is piled on this. Have been.
【０００５】具体的には、ベアチップ１をはんだ付けす
る際は、スーパーソルダー法等を用いて基板３側のラン
ド部７にクリーム状のはんだ９をプリコートしてその上
にフラックスを塗布し、この上にベアチップ１を搭載す
る。そして、次に、リフロー法を適用してクリームはん
だを溶融し、これにより各バンプ部２を対応するランド
部７に接合する。More specifically, when the bare chip 1 is soldered, a creamy solder 9 is pre-coated on the land 7 on the substrate 3 side using a super solder method or the like, and a flux is applied thereon. The bare chip 1 is mounted thereon. Then, the cream solder is melted by applying the reflow method, whereby each bump 2 is joined to the corresponding land 7.
【０００６】[0006]
【発明が解決しようとする課題】ところで、クリーム状
のはんだを各ランド部７の開口部１０に充填する場合に
は、一般的には、図８（Ａ）に示すようにランド部７に
対応する部分が開口されたメタルマスク３０を用い、こ
のメタルマスク３０を位置合わせして基板３上に設置
し、このマスク３０上より対応する開口部１０にスクリ
ーン印刷等によりクリームはんだ９を充填するようにな
っている。しかしながら、この場合、クリームはんだ９
は、硬化する時に溶剤が蒸発してはんだ自体が小さくな
るので、硬化後のはんだ９の高さを一定以上高くして保
護層６の厚みより上方へ突出させるには、クリームはん
だ９の充填量を多くするためにメタルマスク３０の厚み
をかなり厚くしなければならない。すると、図８（Ｂ）
に示すようにクリームはんだ充填後にメタルマスク３０
を取り除いた時に、メタルマスク３０自体の開口や基板
の開口部１０に充填されたクリームはんだ９の一部がメ
タルマスク３０側に付着し、開口部１０に十分な量のク
リームはんだ９を充填することができない。そのため、
結果的に、硬化後のはんだ９の量が図８（Ｃ）に示すよ
うに予定よりも小さくなってしまい、接続不良が生ずる
場合があった。When the creamy solder is filled in the openings 10 of the lands 7, the solder generally corresponds to the lands 7 as shown in FIG. A metal mask 30 having a portion to be opened is used, the metal mask 30 is positioned and installed on the substrate 3, and the corresponding opening 10 is filled with the cream solder 9 by screen printing or the like from above the mask 30. It has become. However, in this case, the cream solder 9
Since the solvent itself evaporates during curing and the solder itself becomes smaller, the height of the solder 9 after the curing is raised by a certain amount or more so that the solder 9 projects above the thickness of the protective layer 6. In order to increase the thickness, the thickness of the metal mask 30 must be considerably increased. Then, FIG. 8 (B)
As shown in FIG.
Is removed, part of the cream solder 9 filled in the opening of the metal mask 30 itself and the opening 10 of the substrate adheres to the metal mask 30 side, and the opening 10 is filled with a sufficient amount of the cream solder 9. Can not do. for that reason,
As a result, the amount of the solder 9 after curing becomes smaller than expected as shown in FIG. 8C, and a connection failure may occur.
【０００７】また、微細化が進んで各ランド部７間のピ
ッチが小さくなると、一部のクリームはんだ９が隣設す
るランド部７の開口部１０に充填したクリームはんだ９
に連続してしまい、短絡を引き起こすという問題もあっ
た。そこで、特開平８−１８１４２５号公報にも開示さ
れているが、図９（Ａ）に示すように、プリント配線基
板の保護層６上に更に光硬化型の樹脂よりなるダム材１
１を塗布して、これに選択的に露光現像処理を施すよう
にして開口を形成し、この開口にクリームはんだを多量
に充填してそのままＩＣチップを接続することも行なわ
れている。これによれば、ダム材１１の高さに相当する
量だけクリームはんだ９を多く充填できるので、硬化後
のはんだ９の高さは図９（Ｂ）に示すように高くするこ
とが可能となる。When the pitch between the land portions 7 is reduced due to miniaturization, a portion of the cream solder 9 is filled in the opening 10 of the adjacent land portion 7.
And cause a short circuit. Therefore, as disclosed in Japanese Patent Application Laid-Open No. 8-181425, as shown in FIG. 9A, a dam material 1 made of a photocurable resin is further provided on a protective layer 6 of a printed wiring board.
In addition, an opening is formed by applying a coating No. 1 and selectively subjecting it to exposure and development processing, filling the opening with a large amount of cream solder, and connecting an IC chip as it is. According to this, the cream solder 9 can be filled in an amount corresponding to the height of the dam material 11, so that the height of the cured solder 9 can be increased as shown in FIG. 9B. .
【０００８】しかしながら、この場合には、図１０に示
すようにベアチップ１を接合する時には、接合強度を増
すために、ベアチップ１の下面とダム材１１の上面との
間のギャップ１３に液状の補強樹脂１２を浸透させて硬
化させるが、このギャップ１３が非常に狭くなることか
ら十分に液状の補助樹脂が内部まで浸透しない場合もあ
り、接合強度が劣化する場合もあった。本発明は、以上
のような問題点に着目し、これを有効に解決すべく創案
されたものであり、その目的は微細化しても電子部品の
十分な接合強度を保持することができるはんだプリコー
ト方法を提供することにある。However, in this case, when the bare chip 1 is joined as shown in FIG. 10, in order to increase the joining strength, the gap 13 between the lower surface of the bare chip 1 and the upper surface of the dam member 11 is filled with a liquid reinforcement. The resin 12 is allowed to penetrate and cure, but since the gap 13 is very narrow, the liquid auxiliary resin may not sufficiently penetrate into the inside, and the bonding strength may deteriorate. The present invention has been made in view of the above problems, and has been made in order to effectively solve the problems. The purpose of the present invention is to provide a solder precoat capable of maintaining sufficient bonding strength of an electronic component even when miniaturized. It is to provide a method.
【０００９】[0009]
【課題を解決するための手段】本発明は、上記問題点を
解決するために、電子部品をはんだ付けするためのラン
ド部を有する導体パターンを含むプリント配線基板には
んだを供給するはんだプリコート方法において、前記プ
リント配線基板の表面に所定の厚さで感光性樹脂層を塗
布する塗布工程と、前記感光性樹脂層を選択的に露光し
て前記ランド部に対応する部分を感光させる露光工程
と、前記感光性樹脂層を現像して露光部分を除去するこ
とにより開口部を形成する現像工程と、前記開口部にク
リームはんだを充填する充填工程と、前記クリームはん
だに熱を加えて溶融硬化させる溶融固化工程と、前記感
光性樹脂層をすべて除去する除去工程とを備えるように
構成したものである。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a solder precoating method for supplying solder to a printed wiring board including a conductor pattern having a land for soldering electronic components. An application step of applying a photosensitive resin layer with a predetermined thickness on the surface of the printed wiring board, and an exposure step of selectively exposing the photosensitive resin layer to expose portions corresponding to the lands, A developing step of forming an opening by developing the photosensitive resin layer to remove an exposed portion; a filling step of filling the opening with cream solder; and a melting step of applying heat to the cream solder to melt and cure the solder. It is configured to include a solidifying step and a removing step of removing all of the photosensitive resin layer.
【００１０】これにより、感光性樹脂層を取り除いた状
態で、導体パターンのランド部に電子部品のバンプ部
を、はんだを介して接合するようにしたので、電子部品
の下面とプリント配線基板の上面との間のギャップを大
きくすることができる。従って、このギャップに補強樹
脂を十分に浸透させて両者間の接合強度を十分に高める
ことが可能となる。また、このプリント配線基板に電子
部品を実際に実装する時には、上記固化されたはんだの
上端は、レベリングがなされて平坦化処理されることに
なる。Thus, the bumps of the electronic component are joined to the lands of the conductive pattern via the solder with the photosensitive resin layer removed, so that the lower surface of the electronic component and the upper surface of the printed wiring board are joined. Can be increased. Therefore, it is possible to sufficiently infiltrate the reinforcing resin into the gap and sufficiently increase the bonding strength between the two. When electronic components are actually mounted on the printed wiring board, the upper end of the solidified solder is leveled and flattened.
【００１１】[0011]
【発明の実施の形態】以下に、本発明に係るはんだプリ
コート方法の一実施例を添付図面に基づいて詳述する。
図１は本発明方法のフローを示す図、図２及び図３は本
発明のはんだプリコート方法を具体的に説明する説明
図、図４は本発明方法で作成したプリント配線基板にベ
アチップを装填した状態を示す図である。まず、このは
んだプリコート方法は図１に示す工程によって行なわれ
る。すなわち、プリント配線基板の表面に所定の厚さで
感光性樹脂層を塗布する塗布工程Ｓ１と、この感光性樹
脂層を選択的に露光してランド部に対応する部分を感光
させる露光工程Ｓ２と、この感光性樹脂層を現像して露
光部分を除去することにより開口部を形成する現像工程
Ｓ３と、この開口部にスクリーン印刷等によりクリーム
はんだを充填する充填工程Ｓ４と、このクリームはんだ
に熱を加えて溶剤を揮発させることによりはんだを溶融
硬化させる溶融硬化工程Ｓ５と、上記感光性樹脂層を全
て除去する除去工程Ｓ６とにより主に構成されている。
尚、ベアチップ等を実際に装填する時は、レベリング機
構などによりはんだの上端を押圧してこの上端を平坦化
する平坦化工程Ｓ７が行なわれる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the solder precoating method according to the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is a view showing the flow of the method of the present invention, FIGS. 2 and 3 are explanatory views specifically explaining the solder precoating method of the present invention, and FIG. 4 is a printed circuit board prepared by the method of the present invention with a bare chip mounted thereon. It is a figure showing a state. First, this solder precoating method is performed by the steps shown in FIG. That is, an application step S1 of applying a photosensitive resin layer to the surface of a printed wiring board with a predetermined thickness, and an exposure step S2 of selectively exposing the photosensitive resin layer to expose a portion corresponding to a land. A developing step S3 of forming an opening by developing the photosensitive resin layer to remove an exposed portion; a filling step S4 of filling the opening with cream solder by screen printing or the like; Is mainly constituted by a melt-hardening step S5 for melting and hardening the solder by volatilizing the solvent by volatilizing the solvent, and a removing step S6 for removing all the photosensitive resin layer.
When a bare chip or the like is actually loaded, a flattening step S7 is performed in which the upper end of the solder is pressed by a leveling mechanism or the like to flatten the upper end.
【００１２】次に、以上の各工程を図２及び図３を参照
して詳しく説明する。図２（Ａ）において、符号３はプ
リント配線基板であり、この基板３は例えばエポキシ樹
脂等よりなるコア材４の表面に例えば銅よりなる導体パ
ターン５（図６参照）が形成されており、その上にフォ
トソルダーレジスト等を硬化してなる保護層６が積層さ
れている。そして、この保護層６には選択的に開口部１
０が設けられて、導体パターン５の一部を形成するラン
ド部７が露出している。尚、このランド部７には図示さ
れないが、腐食防止用の金属膜として例えば金メッキが
施されている。このように形成されているプリント配線
基板３の表面全体に、図２（Ｂ）に示すように感光性樹
脂層１４を所定の厚みで均一に塗布する。この時、保護
層６の高さを含めた感光性樹脂層１４の高さＨ１は、は
んだ硬化後に必要とされる高さＨ２（図３（Ｂ）参照）
よりも、３０〜５０％程度高く設定しておく。Next, each of the above steps will be described in detail with reference to FIGS. In FIG. 2A, reference numeral 3 denotes a printed wiring board, and this board 3 has a conductor pattern 5 made of, for example, copper (see FIG. 6) formed on a surface of a core material 4 made of, for example, epoxy resin. A protective layer 6 obtained by curing a photo solder resist or the like is laminated thereon. The protective layer 6 has an opening 1 selectively.
0 is provided, and the land portion 7 forming a part of the conductor pattern 5 is exposed. Although not shown, the land portion 7 is coated with, for example, gold plating as a metal film for corrosion prevention. As shown in FIG. 2B, a photosensitive resin layer 14 is uniformly applied to a predetermined thickness on the entire surface of the printed wiring board 3 thus formed. At this time, the height H1 of the photosensitive resin layer 14 including the height of the protective layer 6 is the height H2 required after the solder is cured (see FIG. 3B).
30 to 50% higher.
【００１３】次に、図２（Ｃ）に示すように、所望する
部分に孔１５が形成されているマスク１６を用いて、こ
の上より例えば紫外線等により上記感光性樹脂層１４を
露光する。この時、露光されるエリアは、上記ランド部
７が露出されていた開口部１０に対応する部分以外の感
光性樹脂層１４が露光される。すなわち、開口部１０に
対応する部分は露光しないようにする。Next, as shown in FIG. 2C, the photosensitive resin layer 14 is exposed from above using a mask 16 having holes 15 formed in desired portions, for example, by ultraviolet rays or the like. At this time, in the area to be exposed, the photosensitive resin layer 14 other than the portion corresponding to the opening 10 from which the land 7 is exposed is exposed. That is, the portion corresponding to the opening 10 is not exposed.
【００１４】次に、この感光性樹脂層１４を現像するこ
とにより、図２（Ｄ）に示すように露光により硬化した
部分を残して未露光の感光性樹脂層１４を除去する。こ
の現像により、各ランド部７に対応する部分に再度、開
口部１０が形成されて各ランド部７が再度露出すること
になる。次に、図３（Ａ）に示すように硬化した感光性
樹脂層１４の表面にスキージ等を操作することにより例
えばスクリーン印刷法でもってクリームはんだ９を各開
口部１０に十分に充填する。この時、開口部１０の深さ
は上記感光性樹脂層１４の厚みも含めた深さとなってい
るので、十分な量のクリームはんだ９を充填することが
可能となる。Next, by developing the photosensitive resin layer 14, the unexposed photosensitive resin layer 14 is removed except for a portion cured by exposure as shown in FIG. 2D. Due to this development, the openings 10 are formed again in the portions corresponding to the respective land portions 7, and the respective land portions 7 are exposed again. Next, as shown in FIG. 3A, a squeegee or the like is operated on the surface of the cured photosensitive resin layer 14 to sufficiently fill the openings 10 with the cream solder 9 by, for example, a screen printing method. At this time, since the depth of the opening 10 is a depth including the thickness of the photosensitive resin layer 14, a sufficient amount of the cream solder 9 can be filled.
【００１５】次に、図３（Ｂ）に示すように、例えばこ
の基板をリフロー炉へ導入して熱を加えることによって
クリームはんだ９中の溶剤を蒸発気化させて、これを溶
融硬化させる。この時、クリームはんだ９は体積が半分
程度になって表面張力によってランド部７上に略球形状
となって付着することになり、その高さＨ３は十分な高
さとなっている。ここで高さＨ２＝Ｈ３である。次に、
図３（Ｃ）に示すように保護層６上に積層されていた硬
化した感光性樹脂層１４を全て除去する。これにより、
十分な高さをもった硬化はんだ９を各ランド部７に形成
することができ、また、このはんだ９を保護層６の上面
よりも上方へ高く突出させた状態とすることができる。Next, as shown in FIG. 3B, for example, the substrate is introduced into a reflow furnace, and heat is applied to evaporate and evaporate the solvent in the cream solder 9, which is melt-hardened. At this time, the volume of the cream solder 9 is reduced to about half, and the cream solder 9 adheres to the land portion 7 in a substantially spherical shape due to surface tension, and the height H3 is sufficiently high. Here, the height H2 = H3. next,
As shown in FIG. 3C, all of the cured photosensitive resin layer 14 laminated on the protective layer 6 is removed. This allows
The hardened solder 9 having a sufficient height can be formed on each land 7, and the solder 9 can be made to protrude higher than the upper surface of the protective layer 6.
【００１６】この後、ベアチップ等を装填する時には、
図３（Ｄ）に示すようにレベリング機構２０を用いては
んだ９の上端を僅かに押圧してこの上端を平坦面とし、
各はんだ９の高さを略一定に揃える。このようにしては
んだ９がプリコートされたプリント配線基板３に、ベア
チップ１を装填することになる。この時の状態が図４に
示されている。すなわち、ベアチップ１のバンプ部２
が、上記はんだ９を介してランド部７に接合されてお
り、また、保護層６の上面とベアチップ１の下面との間
のギャップ２１には液状の補強樹脂１２が浸透して硬化
されており、ベアチップ１を強固に基板３側へ接合して
いる。Thereafter, when loading a bare chip or the like,
As shown in FIG. 3 (D), the upper end of the solder 9 is slightly pressed by using the leveling mechanism 20 to flatten the upper end.
The height of each solder 9 is made substantially constant. The bare chip 1 is loaded on the printed wiring board 3 pre-coated with the solder 9 in this manner. The state at this time is shown in FIG. That is, the bump portion 2 of the bare chip 1
Is bonded to the land portion 7 via the solder 9, and the liquid reinforcing resin 12 penetrates into the gap 21 between the upper surface of the protective layer 6 and the lower surface of the bare chip 1 and is hardened. , The bare chip 1 is firmly joined to the substrate 3 side.
【００１７】この場合、図１０に示す従来方法の場合と
異なり、本実施例では従来のダム材１１（図１０参照）
を設けていない分だけギャップ２１の間隔が広くなり、
ここに補強樹脂１２を容易に浸透させることができるの
で、その分、ベアチップ１を強固に接合することができ
る。また、上述したように感光性樹脂層１４の厚み分だ
け多くクリームはんだ９を開口部１０に充填することが
できるので、バンプ部２とランド部７との間に接合不良
が生ずることも抑制することができる。尚、ここでは電
子部品としてベアチップを例にとって説明したが、他の
電子部品にも適用でき、例えば０．２ｍｍピッチのタブ
（ＴＡＢ）等も適用することができる。In this case, unlike the conventional method shown in FIG. 10, in this embodiment, the conventional dam member 11 (see FIG. 10).
The interval of the gap 21 is increased by the amount not provided,
Since the reinforcing resin 12 can easily penetrate here, the bare chip 1 can be firmly joined to that extent. Further, as described above, the cream solder 9 can be filled in the opening 10 by an amount corresponding to the thickness of the photosensitive resin layer 14, so that the occurrence of poor bonding between the bump 2 and the land 7 is also suppressed. be able to. Although a bare chip has been described as an example of the electronic component, the present invention can be applied to other electronic components, such as a tab (TAB) having a pitch of 0.2 mm.
【００１８】更に、ここではプリント配線基板３の一面
側（図示例では上面）のみに電子部品を実装する場合を
例にとって説明したが、上面のみではなく下面側を含め
た両面に電子部品を実装する場合にも適用できるのは勿
論である。更に本発明は、単層のプリント配線基板のみ
ならず、多層構造のプリント配線基板にも適用すること
ができる。Further, the case where the electronic components are mounted only on one surface side (upper surface in the illustrated example) of the printed wiring board 3 has been described as an example, but the electronic components are mounted not only on the upper surface but also on both surfaces including the lower surface side. Needless to say, the present invention can be applied to such a case. Further, the present invention can be applied to not only a single-layer printed wiring board but also a multilayer printed wiring board.
【００１９】[0019]
【発明の効果】本発明のはんだプリコート方法によれ
ば、次のような優れた作用効果を発揮することができ
る。クリームはんだを充填する際は、感光性樹脂層によ
り深さを大きくした開口部に充填するようにしたので、
多量のクリームはんだを充填することができ、バンプ部
とランド部の接合を確実に行なって接合不良を抑制する
ことができる。また、感光性樹脂層を最終的に除去した
状態で電子部品が装填されているので、プリント配線基
板と電子部品との間のギャップが広くなり、これに介在
させる補強樹脂が十分に浸透し、電子部品の接合強度を
十分に高くすることができる。According to the solder precoating method of the present invention, the following excellent functions and effects can be exhibited. When filling the cream solder, it was made to fill the opening with the depth increased by the photosensitive resin layer,
A large amount of cream solder can be filled, and the bonding between the bumps and the lands can be reliably performed, and bonding defects can be suppressed. In addition, since the electronic component is loaded with the photosensitive resin layer finally removed, the gap between the printed wiring board and the electronic component is widened, and the reinforcing resin interposed therebetween penetrates sufficiently, The joining strength of the electronic component can be sufficiently increased.
【図１】本発明方法のフローを示す図である。FIG. 1 is a diagram showing the flow of the method of the present invention.
【図２】本発明のはんだプリコート方法を具体的に説明
する説明図である。FIG. 2 is an explanatory diagram specifically explaining a solder precoating method of the present invention.
【図３】本発明のはんだプリコート方法を具体的に説明
する説明図である。FIG. 3 is an explanatory view specifically explaining a solder precoating method of the present invention.
【図４】本発明方法で作成したプリント配線基板にベア
チップを装填した状態を示す図である。FIG. 4 is a view showing a state where a bare chip is loaded on a printed wiring board prepared by the method of the present invention.
【図５】プリント配線基板とベアチップの実装直前の状
態を示す図である。FIG. 5 is a diagram showing a state immediately before mounting a printed wiring board and a bare chip.
【図６】プリント配線基板の拡大平面図である。FIG. 6 is an enlarged plan view of a printed wiring board.
【図７】１つのランド部を示す拡大図である。FIG. 7 is an enlarged view showing one land portion.
【図８】従来のはんだプリコート方法の一例を示す図で
ある。FIG. 8 is a diagram showing an example of a conventional solder precoating method.
【図９】図８に示す方法で形成した時の状態を示す拡大
図である。FIG. 9 is an enlarged view showing a state when formed by the method shown in FIG. 8;
【図１０】従来のプリコート方法の問題点を示す図であ
る。FIG. 10 is a diagram showing a problem of a conventional precoating method.
１…ベアチップ（電子部品）、２…バンプ部、３…プリ
ント配線基板、４…コア材、５…導体パターン、６…保
護層、７…ランド部、９…はんだ（クリームはんだ）、
１０…開口部、１２…補強樹脂、１４…感光性樹脂層。DESCRIPTION OF SYMBOLS 1 ... Bear chip (electronic component), 2 ... Bump part, 3 ... Printed wiring board, 4 ... Core material, 5 ... Conductor pattern, 6 ... Protective layer, 7 ... Land part, 9 ... Solder (cream solder),
Reference numeral 10 denotes an opening, 12 denotes a reinforcing resin, 14 denotes a photosensitive resin layer.
Claims (2)
部を有する導体パターンを含むプリント配線基板にはん
だを供給するはんだプリコート方法において、前記プリ
ント配線基板の表面に所定の厚さで感光性樹脂層を塗布
する塗布工程と、前記感光性樹脂層を選択的に露光して
前記ランド部に対応する部分を感光させる露光工程と、
前記感光性樹脂層を現像して露光部分を除去することに
より開口部を形成する現像工程と、前記開口部にクリー
ムはんだを充填する充填工程と、前記クリームはんだに
熱を加えて溶融硬化させる溶融固化工程と、前記感光性
樹脂層をすべて除去する除去工程とを備えたことを特徴
とするはんだプリコート方法。1. A solder pre-coating method for supplying solder to a printed wiring board including a conductor pattern having a land for soldering an electronic component, the photosensitive resin layer having a predetermined thickness on a surface of the printed wiring board. Coating step, and an exposure step of selectively exposing the photosensitive resin layer to expose a portion corresponding to the land portion,
A developing step of forming an opening by developing the photosensitive resin layer to remove an exposed portion; a filling step of filling the opening with cream solder; and a melting step of applying heat to the cream solder to melt and cure the solder. A solder precoating method, comprising: a solidifying step; and a removing step of removing all of the photosensitive resin layer.
んだの上端を平坦化する平坦化工程を含むことを特徴と
する請求項１記載のはんだプリコート方法。2. The solder pre-coating method according to claim 1, further comprising a flattening step of flattening an upper end of said hardened solder after said removing step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36722097A JPH11191673A (en) | 1997-12-25 | 1997-12-25 | Solder pre-coating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36722097A JPH11191673A (en) | 1997-12-25 | 1997-12-25 | Solder pre-coating method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191673A true JPH11191673A (en) | 1999-07-13 |
Family
ID=18488778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36722097A Pending JPH11191673A (en) | 1997-12-25 | 1997-12-25 | Solder pre-coating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191673A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261431A (en) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | Method of manufacturing multilayer printed wiring board |
| US6670264B2 (en) | 2001-10-29 | 2003-12-30 | Fujitsu Limited | Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby |
| JP2006114735A (en) * | 2004-10-15 | 2006-04-27 | Harima Chem Inc | Method for removing resin mask layer and method for manufacturing substrate with solder bump |
| US7452797B2 (en) | 2003-04-15 | 2008-11-18 | Harima Chemicals, Inc. | Solder deposition method and solder bump forming method |
| JP2018125346A (en) * | 2017-01-30 | 2018-08-09 | 三菱電機株式会社 | Circuit board device and circuit board |
-
1997
- 1997-12-25 JP JP36722097A patent/JPH11191673A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261431A (en) * | 2000-12-26 | 2002-09-13 | Ibiden Co Ltd | Method of manufacturing multilayer printed wiring board |
| JP4748889B2 (en) * | 2000-12-26 | 2011-08-17 | イビデン株式会社 | Manufacturing method of multilayer printed wiring board |
| US6670264B2 (en) | 2001-10-29 | 2003-12-30 | Fujitsu Limited | Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby |
| US6873056B2 (en) | 2001-10-29 | 2005-03-29 | Fujitsu Limited | Electrode-to-electrode bond structure |
| US7452797B2 (en) | 2003-04-15 | 2008-11-18 | Harima Chemicals, Inc. | Solder deposition method and solder bump forming method |
| JP2006114735A (en) * | 2004-10-15 | 2006-04-27 | Harima Chem Inc | Method for removing resin mask layer and method for manufacturing substrate with solder bump |
| KR101143071B1 (en) | 2004-10-15 | 2012-05-08 | 하리마 카세이 가부시키가이샤 | Method for removing resin mask layer and method for manufacturing solder bumped substrate |
| JP2018125346A (en) * | 2017-01-30 | 2018-08-09 | 三菱電機株式会社 | Circuit board device and circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368895B1 (en) | Method of producing an electronic circuit device | |
| US8835773B2 (en) | Wiring board and method of manufacturing the same | |
| JP2000208911A (en) | Manufacture of mounting substrate with solder resist layer formed with bump on electrode pad | |
| JP2002134538A (en) | Method for forming solder bump | |
| JP2006140327A (en) | Wiring board and method for mounting electronic component using the same | |
| JP3856414B2 (en) | Printed wiring board manufacturing method and printed wiring board | |
| US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
| KR20130112736A (en) | Solder-mounted board, production method therefor, and semiconductor device | |
| JPH0774453A (en) | Manufacture of printed wiring board | |
| JPH11191673A (en) | Solder pre-coating method | |
| JP2007234988A (en) | Substrate and method for mounting semiconductor device | |
| US6475828B1 (en) | Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip | |
| US7592708B2 (en) | Package board, semiconductor package, and fabricating method thereof | |
| JP3173423B2 (en) | Printed wiring board | |
| JP3057156B2 (en) | Wiring board and its manufacturing method | |
| JP2725665B2 (en) | Printed wiring board manufacturing method | |
| JPH10270815A (en) | Wiring board and its manufacture | |
| JPH11191672A (en) | Printed wiring board | |
| US11917756B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JPH09326412A (en) | Mounting solder ball | |
| JP2980402B2 (en) | Manufacturing method of intermediate board for mounting circuit parts | |
| JP2000059010A (en) | Printed wiring board and manufacture thereof | |
| JPH10112580A (en) | Printed circuit board | |
| JPH07245484A (en) | Ic-chip mounted multilayer printed circuit board and manufacture of multilayer printed circuit board | |
| JPH0722735A (en) | Printed wiring board |