JP2006140327A - Wiring board and method for mounting electronic component using the same - Google Patents

Wiring board and method for mounting electronic component using the same Download PDF

Info

Publication number
JP2006140327A
JP2006140327A JP2004328852A JP2004328852A JP2006140327A JP 2006140327 A JP2006140327 A JP 2006140327A JP 2004328852 A JP2004328852 A JP 2004328852A JP 2004328852 A JP2004328852 A JP 2004328852A JP 2006140327 A JP2006140327 A JP 2006140327A
Authority
JP
Japan
Prior art keywords
solder
wiring board
dam
electronic component
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004328852A
Other languages
Japanese (ja)
Inventor
Ryoichi Kawamura
僚一 川村
Takashi Sugimoto
杉本　　隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004328852A priority Critical patent/JP2006140327A/en
Publication of JP2006140327A publication Critical patent/JP2006140327A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Abstract

<P>PROBLEM TO BE SOLVED: To mount electronic components to a wiring board at high density by effectively suppressing the outflow of a underfill material without increasing the number of manufacturing steps and mounting steps for wiring board. <P>SOLUTION: A solder land 4 and a solder dam land 2 are provided on a printed wiring board 1. A solder dam 8 is formed on the solder dam land 2 in the vicinity of an electronic component 9 so as to block the outflow of the underfill material 10. The solder dam 8 can be formed at high positional accuracy, and its height can be also adjusted by controlling the quantity of solder. In addition, a solder resist 6 is removed from the surface of the printed wiring board 1 in advance to ease the accumulation of the underfill material 10. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、配線基板およびこれを用いた電子部品の実装方法に関する。   The present invention relates to a wiring board and an electronic component mounting method using the same.

プリント配線基板等の配線基板に電子部品を実装する際に、配線基板と電子部品との間の空隙に、アンダーフィル材（例えば、エポキシ樹脂等の熱硬化性樹脂からなる）を充填し、硬化させる技術がある。ここで配線基板とはフレキシブル基板および硬質（リジッド）基板を利用した配線基板の双方を含むものとする。   When mounting electronic components on a printed circuit board, such as a printed circuit board, the gap between the wiring board and the electronic component is filled with an underfill material (for example, made of a thermosetting resin such as an epoxy resin) and cured. There is technology to let you. Here, the wiring board includes both a flexible board and a wiring board using a rigid (rigid) board.

アンダーフィル材（アンダーフィル樹脂）は、電子部品と配線基板との間の接着力を強化する働きをする。また、電子部品と配線基板の各材料の熱膨張係数の差に起因する熱応力を分散、吸収し、半田バンプの割れを防止する等の機能を兼ね備えているものもある。   The underfill material (underfill resin) functions to reinforce the adhesive force between the electronic component and the wiring board. Some of them also have functions such as dispersion and absorption of thermal stress caused by the difference in thermal expansion coefficient between the materials of the electronic component and the wiring board and preventing cracking of the solder bumps.

ただし、アンダーフィル材は、電子部品と配線基板との空隙に毛細管現象により充填されるため、その充填のための作業は、効率がよいとはいえない。すなわち、簡単な方法により、短時間で確実に、電子部品の下側にアンダーフィル材を充填するためには、一般に、必要以上の量を電子部品の周囲に垂らす等のラフな方法が採られることが多い。   However, since the underfill material is filled in the gap between the electronic component and the wiring board by capillary action, it cannot be said that the work for filling is efficient. That is, in order to reliably fill the underfill material under the electronic component in a short time with a simple method, generally, a rough method such as hanging an unnecessary amount around the electronic component is employed. There are many cases.

この結果、余剰のアンダーフィル材が、電子部品の周囲のプリント配線基板上に流出し、広がる。   As a result, surplus underfill material flows out and spreads on the printed wiring board around the electronic component.

アンダーフィル材は電気的絶縁体であり、したがって、不要なアンダーフィル材が広がったエリアには、電気的な接続のチェック用のランドや、シールドケース（グランドとして機能する）と接続するためのランド等を配置することができなくなることがある。また、高周波回路に使用される部品などは、下側にアンダーフィル材が充填されることによる、直流や低周波では無視できた浮遊容量の変化が、回路の動作に色々な影響を与えることが知られている。したがってこのような回路を構成する部品へのアンダーフィル材の広がりを避けなければならない。   The underfill material is an electrical insulator. Therefore, in the area where unnecessary underfill material spreads, the land for checking the electrical connection and the land for connecting to the shield case (which functions as the ground) are used. Etc. may not be arranged. In addition, for components used in high-frequency circuits, changes in stray capacitance that can be ignored at DC or low frequencies due to underfill material filling the lower side can have various effects on circuit operation. Are known. Therefore, it is necessary to avoid spreading the underfill material to the parts constituting such a circuit.

この対策としては、例えば、特許文献１に記載される技術がある。この特許文献１の技術では、プリント配線板の、半導体チップが実装されるエリアの周囲において、アンダーフィル樹脂を流し込むための溝部を形成し、また、その溝部に連通する貫通孔を形成し、不要なアンダーフィル材を溝部および貫通孔を介してプリント基板の裏面に流れ込ませ、これによって、アンダーフィル材がプリント配線板上において、必要以上に広がることを防止している。   As a countermeasure, for example, there is a technique described in Patent Document 1. In the technique of this Patent Document 1, a groove for pouring underfill resin is formed around an area where a semiconductor chip is mounted on a printed wiring board, and a through hole communicating with the groove is formed, which is unnecessary. The underfill material is allowed to flow into the back surface of the printed board through the groove and the through hole, thereby preventing the underfill material from spreading more than necessary on the printed wiring board.

上記貫通孔は、ドリルを用いてプリント配線板に穴を開けることにより形成される。また、上記溝部は、プリント配線板に機械的な加工を施したり、あるいは、液状感光性樹脂をスクリーン印刷して意図的に段差を設けることにより形成される。
特開２０００−１８３２３７号公報（図１） The through hole is formed by making a hole in a printed wiring board using a drill. The groove is formed by mechanically processing the printed wiring board or by intentionally providing a step by screen printing a liquid photosensitive resin.
Japanese Unexamined Patent Publication No. 2000-183237 (FIG. 1)

上記特許文献１に記載されるようなプリント配線板の機械的な加工は、一般に、かなり手間がかかる。   In general, mechanical processing of a printed wiring board as described in the above-mentioned Patent Document 1 takes considerable time.

また、スクリーン印刷を用いて段差を形成する手法を採用する場合でも、例えば、ソルダーレジストを使用して実現可能な段差は２０μｍ程度であり、したがって、十分な高さとはいえない場合もあり得る。液状感光性樹脂の上にロードマップ用のインクをシルク印刷などで重ね塗りし、高さを稼ぐことも考えられるが、印刷精度が悪いために所定部品から距離を離して（つまり、所定のマージンを設けて）印刷するため、この点、実装密度の点で不利となる。   Even when a method of forming a step using screen printing is employed, for example, the step that can be realized by using a solder resist is about 20 μm, and may not be sufficiently high. It may be possible to increase the height by overlaying the roadmap ink on the liquid photosensitive resin by silk printing or the like. However, because the printing accuracy is poor, the distance from the specified part (that is, the specified margin) is reduced. This is disadvantageous in terms of mounting density.

また、貫通孔を形成するにも手間がかかり、また、その貫通孔の周囲には電子部品を実装できなくなり、高密度実装の点では不利となる。   In addition, it takes time to form the through-holes, and electronic components cannot be mounted around the through-holes, which is disadvantageous in terms of high-density mounting.

本発明は、前記実情に鑑みてなされたものであり、配線基板の製造工数ならびに実装時の工程数を増やすことなく、アンダーフィル材の流出を効果的に抑制し、配線基板上への電子部品等の高密度実装を可能とすることを目的とする。   The present invention has been made in view of the above circumstances, and effectively suppresses the outflow of the underfill material without increasing the number of manufacturing steps of the wiring board and the number of steps during mounting, and the electronic component on the wiring board. The purpose is to enable high-density mounting.

本発明の配線基板は、電子部品の実装に際して、アンダーフィル材が使用される配線基板であって、前記電子部品の外部接続端子と半田を介して接続される半田ランドと、前記電子部品の実装領域の周囲の少なくとも一部に敷設された、半田ダムを形成するための下地となるダム用ランドと、を有する。   The wiring board of the present invention is a wiring board in which an underfill material is used for mounting an electronic component, the solder land connected to the external connection terminal of the electronic component via solder, and the mounting of the electronic component A dam land which is laid at least partially around the region and serves as a base for forming a solder dam.

この構成によれば、電子部品の周囲の少なくとも一部に、アンダーフィル材の流出防止用の半田ダムを構築できるように、配線基板上の所定位置に、半田ダムの下地となる半田ランドを設けておくだけで効率よく半田ダムを形成することができ、アンダーフィル剤の流出防止をはかることができる。ここで半田ランドとは、半田を上乗せするための下地の金属層を言い、通常は、電気的な信号の授受に関与しないダミー端子である。すなわち、これにより、実装工程において、この半田ランド上に、例えば、クリーム半田層をスクリーン印刷等により形成し、リフローと再固化によって半田ダムを容易に形成することができるようになる。ダム用ランドは、半田ランドのパターニング形成時において、同時に形成することができ、配線基板の製造工程の数は何ら増加しない。
また、後の実装工程により形成される半田ダムの高さは、クリーム半田の量により調整でき、また、半田ダムの位置決め精度も高く、所定の位置に正確に形成することができる。したがって、本発明の配線基板を使用することにより、工程数を増やすことなく、アンダーフィル材の不要な広がりを確実に防止することが可能となり、高密度実装が可能となる。 According to this configuration, a solder land serving as a base for the solder dam is provided at a predetermined position on the wiring board so that a solder dam for preventing the outflow of the underfill material can be constructed on at least a part of the periphery of the electronic component. The solder dam can be formed efficiently just by keeping it, and the underfill agent can be prevented from flowing out. Here, the solder land refers to a base metal layer on which solder is added, and is usually a dummy terminal that is not involved in the transmission and reception of electrical signals. That is, in this way, in the mounting process, for example, a cream solder layer can be formed on the solder land by screen printing or the like, and a solder dam can be easily formed by reflow and resolidification. The dam lands can be formed simultaneously with the solder land patterning, and the number of wiring board manufacturing processes does not increase at all.
Further, the height of the solder dam formed in the subsequent mounting process can be adjusted by the amount of cream solder, and the positioning accuracy of the solder dam is high, so that the solder dam can be accurately formed at a predetermined position. Therefore, by using the wiring board of the present invention, it is possible to reliably prevent unnecessary spreading of the underfill material without increasing the number of processes, and high-density mounting is possible.

また、本発明の配線基板は、前記ダム用ランドが、前記電子部品の実装領域を取り囲む形態で敷設されるものを含む。   The wiring board according to the present invention includes a wiring board in which the dam land is laid so as to surround a mounting area of the electronic component.

この構成により、アンダーフィル材の流出に対して、万全な対策をとることができる。アンダーフィル材は、実装される電子部品の周囲の全域に流出することを考慮し、この電子部品の周辺において、この電子部品の実装領域を取り囲むようにダム用ランドを形成するようにすれば、後の実装工程において、アンダーフィル材の周辺の全域への流出を完全に阻止できる形状の半田ダムを形成することができる。   With this configuration, it is possible to take thorough measures against the outflow of the underfill material. Considering that the underfill material flows out to the entire periphery of the electronic component to be mounted, and if the dam land is formed around the electronic component so as to surround the mounting region of the electronic component, In a subsequent mounting process, it is possible to form a solder dam having a shape that can completely prevent the underfill material from flowing to the entire periphery.

また、本発明の配線基板は、前記ダム用ランドが、前記アンダーフィル材が塗布されてはならない領域に沿って設けられているものを含む。   The wiring board of the present invention includes the dam land provided along a region where the underfill material should not be applied.

この構成により、前記アンダーフィル材が塗布されてはならない領域には半田ダムが形成されるため、確実にアンダーフィル材の流出が阻止される。特に、アンダーフィル材が塗布されてはならない領域（電気的な接続のチェック用ランドが形成される領域や、シールドケースと接続するためのランドが形成される領域、あるいは、他の電子部品が実装される領域等）に沿って、ダム用ランドを形成するものである。
特に、必要な部分だけにダムを形成することができ、その部分についてはアンダーフィル材の流出を確実に阻止することができる。不要な部分にはダムを形成しないことから、その分、レイアウト設計上の制約（配線ルールや実装ルール上の制約）を少なくすることもできる。 With this configuration, since a solder dam is formed in a region where the underfill material should not be applied, outflow of the underfill material is reliably prevented. In particular, areas where underfill material should not be applied (areas where lands for checking electrical connections are formed, areas where lands for connecting to shield cases are formed, or other electronic components are mounted. Dam lands are formed along the area and the like.
In particular, a dam can be formed only in a necessary part, and the outflow of the underfill material can be reliably prevented in that part. Since dams are not formed in unnecessary portions, layout design restrictions (restrictions on wiring rules and mounting rules) can be reduced accordingly.

また、本発明の配線基板は、前記ダム用ランドの内側の領域における前記配線基板の表面上から、ソルダーレジストが除去されているものを含む。   The wiring board according to the present invention includes a wiring board in which a solder resist is removed from the surface of the wiring board in a region inside the dam land.

この構成により、ダムの内側に効率よくアンダーフィル材が溜まり、強固で確実な接続が可能となる。ソルダーレジストは、後の実装工程において形成される半田バンプ同士が接続しないようにしたり、配線基板の表面に半田が付着するのを防ぐ働きをするものであり、通常は、電子部品の直下ならびにその周辺の配線基板表面には、ソルダーレジストが残っている。しかし、このようにしておくと、後の実装工程において半田ダムが形成された時に、そのソルダーレジストの厚みの分だけ半田ダムの相対的な高さが低くなり、段差が減少し、また、そのソルダーレジストが存在する分だけ、ため込むことができるアンダーフィル材の量が少なくなる。よって、ソルダーレジストをパターニングする際に、ダム用ランドの内側の領域（電子部品寄りの領域：アンダーフィル材が溜まることが予定される領域）において、ソルダーレジストを意図的に除去し、アンダーフィル材を溜まりやすくしておくものである。   With this configuration, the underfill material is efficiently accumulated inside the dam, and a strong and reliable connection is possible. Solder resist serves to prevent solder bumps formed in the subsequent mounting process from being connected to each other and to prevent solder from adhering to the surface of the wiring board. Solder resist remains on the peripheral wiring board surface. However, in this way, when the solder dam is formed in the subsequent mounting process, the relative height of the solder dam is lowered by the thickness of the solder resist, the step is reduced, and the solder dam is reduced. The amount of underfill material that can be accumulated is reduced by the amount of solder resist. Therefore, when patterning the solder resist, the solder resist is intentionally removed in the area inside the dam land (area close to the electronic component: the area where the underfill material is expected to accumulate). It is easy to accumulate.

また、本発明の電子部品の実装方法は、本発明の配線基板上に電子部品を実装する、電子部品の実装方法であって、前記配線基板の前記半田ランド上および前記ダム用ランド上に半田を供給して半田層を形成する第１の工程と、前記電子部品を前記配線基板上に搭載し、前記電子部品の外部接続端子が前記半田ランド上の前記半田層に接触する状態とし、この状態で前記半田層を溶融させた後に硬化させ、これにより、前記電子部品の外部接続端子を前記半田ランド上で固定すると共に、前記ダム用ランド上に半田ダムを形成する第２の工程と、前記電子部品と前記配線基板との間の空隙にアンダーフィル材を充填し、そのアンダーフィル材を固化させる第３の工程と、を含む。   The electronic component mounting method of the present invention is an electronic component mounting method for mounting an electronic component on the wiring board of the present invention, and is soldered on the solder land and the dam land of the wiring board. The electronic component is mounted on the wiring board, and an external connection terminal of the electronic component is in contact with the solder layer on the solder land. A second step of fixing the external connection terminal of the electronic component on the solder land and forming a solder dam on the dam land; Filling a gap between the electronic component and the wiring board with an underfill material, and solidifying the underfill material.

半田ランド上およびダム用ランド上に半田層を形成し、電子部品の実装時の熱処理によってダム用ランド上の半田をリフロー（溶融）ならびに固化させ、半田ダムを形成するものである。ここで、半田ランド上ならびにダム用ランド上に形成される「半田層」は、例えば、スクリーン印刷により塗布形成されるクリーム半田層である。
半田ダムの高さは、半田層の形成時に供給される半田の量（クリーム半田の量）により調整でき、また、半田ランド上に半田層（クリーム半田層）を正確に形成することも容易にできる。また、電子部品を実装するためのリフロー処理を、そのまま利用して半田ダムが形成されるため、工程の共用化が図られ、半田ダムの形成のための特別な工程が必要ない。また、半田はリフロー処理時に表面張力で先端が丸くなって突出する分、ダムの高さを高くすることもできる。本発明の方法によれば、極めて効率的に、アンダーフィル材の流出を効果的に阻止できるダムを形成することができる。 A solder layer is formed on the solder lands and the dam lands, and the solder on the dam lands is reflowed (melted) and solidified by heat treatment during mounting of the electronic component to form a solder dam. Here, the “solder layer” formed on the solder lands and the dam lands is, for example, a cream solder layer applied and formed by screen printing.
The height of the solder dam can be adjusted by the amount of solder (cream solder amount) supplied when the solder layer is formed, and it is easy to accurately form the solder layer (cream solder layer) on the solder land. it can. Further, since the solder dam is formed by using the reflow process for mounting the electronic component as it is, the process is shared, and a special process for forming the solder dam is not necessary. In addition, the height of the dam can be increased because the tip of the solder protrudes with a rounded surface due to surface tension during reflow processing. According to the method of the present invention, it is possible to form a dam that can effectively prevent outflow of the underfill material very efficiently.

また、本発明の配線基板は、本発明の電子部品の実装方法によって電子部品が実装された状態における本発明の配線基板である。   The wiring board of the present invention is the wiring board of the present invention in a state where the electronic component is mounted by the electronic component mounting method of the present invention.

電子部品が実装された状態の配線基板は、電子部品の周辺へのアンダーフィル材の広がりが十分に抑制されており、デッドスペースが少なく、高密度実装が実現された、コンパクトな実装基板である。よって、携帯電話機等の小型軽量の電子機器への搭載が容易である。   The wiring board with electronic components mounted on it is a compact mounting board in which the spread of underfill material around the electronic components is sufficiently suppressed, dead space is small, and high-density mounting is realized. . Therefore, it can be easily mounted on a small and light electronic device such as a mobile phone.

本発明によれば、配線基板の製造工数あるいは実装時の工程数を増大させることなく、アンダーフィル材の流出を効果的に抑制することができ、配線基板上への電子部品の高密度実装が可能となる。   According to the present invention, it is possible to effectively suppress the outflow of the underfill material without increasing the number of manufacturing steps of the wiring board or the number of steps during mounting, and high-density mounting of electronic components on the wiring board is possible. It becomes possible.

すなわち、本発明の配線基板上にはダム用ランドが設けられているため、実装工程において、半田ダムを容易に形成することができる。   That is, since the dam land is provided on the wiring board of the present invention, the solder dam can be easily formed in the mounting process.

ダム用ランドは、半田ランドのパターニング形成と同時に形成することができ、配線基板の製造工程の数は何ら増加しない。本発明の配線基板を用いると、アンダーフィル材により電子部品を強固に接着しつつ、アンダーフィル材の不要な広がりを効果的に抑制できるため、樹脂が付着してはならないチェック端子やシールドランド、電子部品等を、相互の間隔を詰めて配置することができ、より高密度な実装が可能となる。   The dam lands can be formed simultaneously with the solder land patterning, and the number of wiring board manufacturing steps does not increase at all. When the wiring board of the present invention is used, it is possible to effectively suppress unnecessary spread of the underfill material while firmly bonding the electronic component with the underfill material, so that the check terminal and shield land to which the resin should not adhere, Electronic components and the like can be arranged with a close interval therebetween, and higher-density mounting becomes possible.

また、配線基板の電子部品の実装領域を取り囲むようにダム用ランドを形成しておくことで、後の実装工程において、アンダーフィル材の周辺の全域への流出を完全に阻止できる形状の半田ダムを形成することができる。これにより、アンダーフィルの流出に対して、万全な対策をとることができる。   Also, by forming a dam land so as to surround the mounting area of the electronic components on the wiring board, the solder dam has a shape that can completely prevent the underfill material from flowing to the entire area in the subsequent mounting process. Can be formed. This makes it possible to take thorough countermeasures against underfill outflow.

また、アンダーフィル材が塗布されてはならない領域に沿って、必要な部分だけにダム用ランドを設けてもよい。この場合、その部分についてはアンダーフィル材の流出を確実に阻止することができ、一方、不要な部分にはダムを形成しないことから、その分、レイアウト設計上の制約（配線ルールや実装ルール上の制約）を少なくすることもできる。   Further, a dam land may be provided only in a necessary portion along a region where the underfill material should not be applied. In this case, it is possible to reliably prevent the underfill material from flowing out of that part, while dams are not formed in unnecessary parts, so layout design constraints (in accordance with wiring rules and mounting rules) Can be reduced.

また、配線基板上のソルダーレジストをパターニングする際に、ダム用ランドの内側の領域において、ソルダーレジストを意図的に除去することにより、半田ダムの十分な高さを確保し、半田が溜まる容積を増やし、また、段差を増やすことができ、アンダーフィル材を溜まりやすくすることができる。したがって、アンダーフィル材の流出阻止機能を高めることができる。   In addition, when patterning the solder resist on the wiring board, the solder resist is intentionally removed in the area inside the dam land, thereby ensuring a sufficient height of the solder dam and increasing the volume in which the solder accumulates. In addition, it is possible to increase the level difference, and it is possible to easily collect the underfill material. Therefore, the underfill material outflow prevention function can be enhanced.

また、半田ランド上およびダム用ランド上に半田層を形成し、電子部品の実装時の熱処理によってダム用ランド上の半田をリフロー（溶融）ならびに固化させ、半田ダムを形成する実装方法により、工程数を増やすことなく、アンダーフィル材の流出を効果的に阻止できるダムを形成することができる。   Also, a solder layer is formed on the solder lands and the dam lands, and the solder on the dam lands is reflowed (melted) and solidified by a heat treatment when mounting the electronic components, and the solder dam is formed by the mounting method. Without increasing the number, it is possible to form a dam that can effectively prevent outflow of the underfill material.

この実装方法では、半田ダムの高さは、半田層の形成時に供給される半田の量（クリーム半田の量）により調整でき、また、半田ランド上に半田層（クリーム半田）を正確に形成することも容易にできる。   In this mounting method, the height of the solder dam can be adjusted by the amount of solder (cream solder amount) supplied when the solder layer is formed, and the solder layer (cream solder) is accurately formed on the solder land. It can also be done easily.

また、電子部品を実装するためのリフロー処理を、そのまま利用して半田ダムが形成されるため、工程の共用化が図られ、半田ダムの形成のための特別な工程が必要ない。また、半田はリフロー処理時に表面張力で先端が丸くなって突出する分、ダムの高さを高くすることができるという効果も得られる。   Further, since the solder dam is formed by using the reflow process for mounting the electronic component as it is, the process is shared, and a special process for forming the solder dam is not necessary. In addition, the solder can have an effect that the height of the dam can be increased because the tip is rounded and protruded by the surface tension during the reflow process.

また、本発明により、電子部品の周辺へのアンダーフィル材の広がりが十分に抑制されており、デッドスペースが少なく、高密度実装が実現された、コンパクトな実装基板が得られる。よって、携帯電話機等の小型軽量の電子機器にも搭載が可能である。   Further, according to the present invention, it is possible to obtain a compact mounting substrate in which the spread of the underfill material around the electronic component is sufficiently suppressed, the dead space is small, and high-density mounting is realized. Therefore, it can be mounted on a small and light electronic device such as a mobile phone.

以下、本発明の実施の形態について、図面を参照して説明する。
（実施の形態１） Embodiments of the present invention will be described below with reference to the drawings.
(Embodiment 1)

本実施の形態では、アンダーフィル材の流出防止用の半田ダムを、電子部品を取り囲むように設ける例について説明する。   In the present embodiment, an example in which a solder dam for preventing the underfill material from flowing out is provided so as to surround the electronic component will be described.

図１は、本発明の実施の形態１にかかるプリント配線基板上に電子部品が実装された状態を示す平面図であり、図２は、図１のプリント配線基板のＡ−Ａ断面図であり、図３は、図２の電子部品が実装された状態のプリント基板の一部を拡大して示す拡大断面図である。   1 is a plan view showing a state in which electronic components are mounted on a printed wiring board according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA of the printed wiring board of FIG. FIG. 3 is an enlarged cross-sectional view showing a part of the printed circuit board on which the electronic component of FIG. 2 is mounted.

本実施の形態では、プリント配線基板上の電子部品９の搭載領域を取り囲むように、そのアンダーフィル材１０の広がりを阻止するためのダムが形成されたことを特徴とするものである。ここでは、下地のダム用ランド２，そのダム用ランド２上に形成された半田ダム８とによってダムが構成されている。
図１に示すように、プリント配線基板（ここでは、両面実装基板とする）１には、電子部品９（例えば、ＢＧＡパッケージを有する大型のＬＳＩ）ならびに電子部品１１（例えば、電界コンデンサのような小型の部品）が実装されている。 In the present embodiment, a dam for preventing the underfill material 10 from spreading is formed so as to surround the mounting area of the electronic component 9 on the printed wiring board. Here, the dam is constituted by the underlying dam land 2 and the solder dam 8 formed on the dam land 2.
As shown in FIG. 1, a printed wiring board (here, a double-sided mounting board) 1 includes an electronic component 9 (for example, a large LSI having a BGA package) and an electronic component 11 (for example, an electric field capacitor). Small parts) are mounted.

また、プリント配線基板１の周辺には、シールドケース（グランドとして機能する）等と接地するためのランド（接地ランド）３、ならびに、電気チェック用のチェック端子５が配置されている。   In addition, a land (grounding land) 3 for grounding a shield case (functioning as a ground) or the like and a check terminal 5 for electrical check are disposed around the printed wiring board 1.

電子部品９の外部接続端子（参照符号２０：図１では不図示。図２，図３に記載されている）は、プリント配線基板１上に形成されている半田ランド（参照符号４：図１では不図示。図２，図３に記載されている）上において、半田バンプ（参照符号１２：図１では不図示。図２，図３に記載されている）を介して固定、接続されている。   External connection terminals (reference numeral 20: not shown in FIG. 1; described in FIGS. 2 and 3) of the electronic component 9 are solder lands (reference numeral 4: FIG. 1) formed on the printed wiring board 1. Is fixed and connected via solder bumps (reference numeral 12: not shown in FIG. 1, described in FIGS. 2 and 3). Yes.

電子部品９の周囲には、その電子部品９を取り囲むように、そのアンダーフィル材１０の広がりを阻止するためのダム（下地のダム用ランド２，そのダム用ランド２上に形成された半田ダム８からなる）が形成されている。   Around the electronic component 9, a dam for preventing the underfill material 10 from spreading so as to surround the electronic component 9 (underlying dam land 2, solder dam formed on the dam land 2) 8).

電子部品９と配線基板１との間隙には、アンダーフィル材（例えば、エポキシ樹脂系の接着剤であり、熱応力の分散、吸収作用も有する）１０が充填され、余ったアンダーフィル材１０は、電子部品９の周囲に広がっている。   The gap between the electronic component 9 and the wiring board 1 is filled with an underfill material (for example, an epoxy resin-based adhesive having thermal stress dispersion and absorption functions) 10. , Spread around the electronic component 9.

ただし、アンダーフィル材１０の広がりは、ダム（８，２）によって阻止され、ダム（８，２）の外側に広がらないようになっている。   However, the spread of the underfill material 10 is blocked by the dam (8, 2) and does not spread outside the dam (8, 2).

また、プリント配線基板１の表面は、半田の付着を防止するために、ソルダーレジスト６が設けられるが、本実施の形態では、アンダーフィル材１０の流出防止用のダム（８，２）の内側のエリアにおいて、アンダーフィル材９を溜まりやすくするという観点から、ソルダーレジスト６を除去している。   Further, a solder resist 6 is provided on the surface of the printed wiring board 1 in order to prevent adhesion of solder. In this embodiment, the inside of the dam (8, 2) for preventing the underfill material 10 from flowing out. In this area, the solder resist 6 is removed from the viewpoint of easily collecting the underfill material 9.

次に、図２を参照して、電子部品９が搭載されたプリント配線基板１における実装部の断面構造について説明する。   Next, a cross-sectional structure of the mounting portion in the printed wiring board 1 on which the electronic component 9 is mounted will be described with reference to FIG.

図２に示されるように、プリント配線基板１上には、電子部品９の外部接続端子２０に対応して配置される半田ランド（半田を盛るための下地となる金属層（接続端子））４が設けられており、電子部品９の外部接続端子２０と半田ランド４とは、半田バンプ１２により接続されている。   As shown in FIG. 2, on the printed wiring board 1, solder lands (metal layers (connection terminals) serving as a base for depositing solder) 4 disposed corresponding to the external connection terminals 20 of the electronic component 9. The external connection terminals 20 of the electronic component 9 and the solder lands 4 are connected by solder bumps 12.

また、ダム用ランド２は、半田ダムを形成するための下地となる金属層（ダミー端子）であり、半田ランド４のパターニング形成時に同時に形成されるものである。このダム用ランド２の幅は、高密度実装の妨げにならないようにするという観点から、０．１５ｍｍ〜０．２ｍｍ程度が望ましい。   The dam land 2 is a metal layer (dummy terminal) serving as a base for forming a solder dam, and is formed simultaneously with the patterning of the solder land 4. The width of the dam land 2 is preferably about 0.15 mm to 0.2 mm from the viewpoint of not hindering high-density mounting.

ダム用ランド２上には、アンダーフィル材１０の流出を阻止する半田ダム８が設けられている。この半田ダム８は、電子部品９の実装時において、電子部品９と半田ランド４との電気的接続をとるための半田バンプ１２が形成される時に、同時に形成されるものである（この詳細は、図５を用いて後述する）。   On the dam land 2, a solder dam 8 that prevents the underfill material 10 from flowing out is provided. The solder dam 8 is formed at the same time when the solder bumps 12 for electrical connection between the electronic component 9 and the solder land 4 are formed when the electronic component 9 is mounted (details are given below). And will be described later with reference to FIG.

また、ダム用ランド２の内側のエリアにおいて、プリント配線基板１の表面上から、ソルダーレジスタを意図的に除去し、アンダーフィル材１０が溜まりやすくしている。図２において、ソルダーレジストが除去された箇所には、７ａ〜７ｅの参照符号を付してある。   Further, in the area inside the dam land 2, the solder resistor is intentionally removed from the surface of the printed wiring board 1 so that the underfill material 10 is easily collected. In FIG. 2, reference numerals 7 a to 7 e are attached to portions where the solder resist is removed.

すなわち、プリント配線基板１の表面にソルダーレジスト６が残った状態では、そのソルダーレジストの厚みの分だけ半田ダム８の相対的な高さが低くなり、また、段差が減少し、また、そのソルダーレジストが存在する分だけ、溜め込むことができるアンダーフィル材１０の量が少なくなる。   That is, when the solder resist 6 remains on the surface of the printed wiring board 1, the relative height of the solder dam 8 is lowered by the thickness of the solder resist, the step is reduced, and the solder is reduced. The amount of underfill material 10 that can be stored is reduced by the amount of resist.

よって、ソルダーレジスト６をパターニングする際に、ダム用ランドの内側の領域７（電子部品寄りの領域：アンダーフィル材が溜まることが予定される領域）において、ソルダーレジストを意図的に除去し、アンダーフィル材を溜まりやすくしたものである。   Therefore, when the solder resist 6 is patterned, the solder resist is intentionally removed in the region 7 inside the dam land (the region near the electronic component: the region where the underfill material is expected to accumulate). It makes the fill material easier to collect.

図３に示されるように、電子部品９の直下にはアンダーフィル材１０が充填されており、また、余分なアンダーフィル材１０が、その周囲に広がってはいるものの、半田ダム８によって、その広がりが確実に阻止されている。   As shown in FIG. 3, an underfill material 10 is filled immediately below the electronic component 9, and an excess underfill material 10 spreads around the electronic component 9, but the solder dam 8 causes the underfill material 10 to spread around the periphery. Spread is definitely prevented.

また、図３に明記されるように、アンダーフィル材の広がりを阻止するためのダムの高さは、半田ダム１２の高さ（Ｈ１）に、ダム用ランド２の高さ（Ｈ２）を加えた高さである。   Further, as clearly shown in FIG. 3, the height of the dam for preventing the spread of the underfill material is obtained by adding the height (H2) of the dam land 2 to the height of the solder dam 12 (H1). Height.

仮に、ソルダーレジスト６が、プリント配線基板１の表面に残っていると、そのソルダーレジスト６の厚み分だけ、ダムの相対的な高さが減少して、アンダーフィル材１０の流出阻止能力が減少し、また、段差（窪み）が減ることから、アンダーフィル材１０が流れ易くなってしまう。   If the solder resist 6 remains on the surface of the printed wiring board 1, the relative height of the dam is reduced by the thickness of the solder resist 6, and the outflow prevention capability of the underfill material 10 is reduced. In addition, since the step (dent) is reduced, the underfill material 10 easily flows.

したがって、エリア７（７ａ〜７ｅ）において、プリント配線基板１の表面からソルダーレジストを除去しておくことは、アンダーフィル材１０の流出を効果的に防止する点で有効であり、また、簡単な方法であるため、その実現も容易である。   Accordingly, in the area 7 (7a to 7e), removing the solder resist from the surface of the printed wiring board 1 is effective in effectively preventing the underfill material 10 from flowing out, and is simple. Since it is a method, its realization is also easy.

図６は、本発明の効果を説明するための対比例（本発明を使用しないプリント配線基板に電子部品を実装した例）の平面図である。図６において、図１と共通する部分には、同じ参照符号を付してある。   FIG. 6 is a plan view of a comparative example (an example in which an electronic component is mounted on a printed wiring board not using the present invention) for explaining the effect of the present invention. In FIG. 6, the same reference numerals are given to portions common to FIG. 1.

図示されるように、アンダーフィル材１０は、電子部品９の周囲の全域において、かなり広がっている。これにより、図中、点線で示すエリア３０が、ランド（３，５）や他の部品１１の実装が禁止されるエリア（実装禁止エリア）となってしまい、高密度実装の妨げとなり、プリント配線基板１の全体の面積が大型化してしまう。   As shown in the drawing, the underfill material 10 spreads considerably throughout the entire periphery of the electronic component 9. As a result, the area 30 indicated by the dotted line in the figure becomes an area where the mounting of the lands (3, 5) and other components 11 is prohibited (mounting prohibited area), hindering high-density mounting, and printed wiring. The entire area of the substrate 1 is increased.

図１の本発明のプリント配線基板を用いた実装構造では、余分なアンダーフィル材１０の広がりは確実に抑制され、その分、ランド等を高密度に配置できる。   In the mounting structure using the printed wiring board of the present invention shown in FIG. 1, the spread of the excess underfill material 10 is reliably suppressed, and the lands and the like can be arranged at a high density accordingly.

さらに、ダムは半田にて形成され、その半田の供給は精度よく行われることから、ダムの形状、線幅等は、かなり正確に制御でき、また、その半田の量も正確に制御可能であるため、そのダムを設けたことによる専有面積の増大は最小限に抑えることができる。   Furthermore, since the dam is formed of solder and the solder is supplied with high accuracy, the shape, line width, etc. of the dam can be controlled fairly accurately, and the amount of solder can also be controlled accurately. Therefore, the increase in the exclusive area due to the provision of the dam can be minimized.

このように、本実施の形態のプリント配線基板を用いることにより、配線基板の製造工数あるいは実装時の工程数を何ら増大させないで、最小限度の専有面積のダムを効率的に形成することができ、アンダーフィル材の流出を効果的に抑制し、配線基板上への電子部品等の高密度実装が可能となる。
（実施の形態２） As described above, by using the printed wiring board of the present embodiment, it is possible to efficiently form a dam with a minimum exclusive area without increasing the number of manufacturing steps of the wiring board or the number of steps at the time of mounting. In addition, the outflow of the underfill material can be effectively suppressed, and high-density mounting of electronic components and the like on the wiring board becomes possible.
(Embodiment 2)

図４は、本発明の実施の形態２にかかるプリント配線基板上に、電子部品を実装した状態を示す平面図である。図４において、図１と同じ部分については同じ参照符号を付してある。   FIG. 4 is a plan view showing a state where electronic components are mounted on the printed wiring board according to the second embodiment of the present invention. 4, the same parts as those in FIG. 1 are denoted by the same reference numerals.

前記実施の形態では、電子部品を取り囲むようにダムを形成しているが、本実施の形態では、アンダーフィル材の広がりを確実に禁止すべきエリアに沿って、最も必要な箇所にのみ、ダムを形成している。   In the above embodiment, the dam is formed so as to surround the electronic component. However, in this embodiment, the dam is provided only at the most necessary location along the area where the spread of the underfill material should be prohibited. Is forming.

すなわち、図１では、アンダーフィル材１０が付着すると電気的な接続が取れなくなるシールドケースなどと接地するためのランド３や電気チェック用のチェック端子５、ならびに、アンダーフィル材１０が付着すると電気特性などに影響を及ぼす電子部品１１が配置されるエリアに沿って、半田ダム８（８ａ，８ｂ）を設けている。   That is, in FIG. 1, when the underfill material 10 adheres, the lands 3 for grounding a shield case or the like that cannot be electrically connected, the check terminal 5 for electrical check, and the electrical characteristics when the underfill material 10 adheres. A solder dam 8 (8a, 8b) is provided along the area where the electronic component 11 that affects the above is disposed.

図示されるように、半田ダム８ａは、チェック端子５や電子部品１１の片側において、アンダーフィル材１０の流出を完全に防ぐための障壁を形成しており、かつ、この半田ダム８ａの一部は、チェック端子５や電子部品１１の両サイドに回り込むようにして形成されており、アンダーフィル材１０の侵入を確実に阻止できるようになっている。   As shown in the drawing, the solder dam 8a forms a barrier for completely preventing the underfill material 10 from flowing out on one side of the check terminal 5 and the electronic component 11, and a part of the solder dam 8a. Is formed so as to go around both sides of the check terminal 5 and the electronic component 11 so that the penetration of the underfill material 10 can be surely prevented.

また、半田ダム８ｂは、接地ランド３の周囲を取り囲むように設けている。これにより、接地ランド３へのアンダーフィル材の流入が確実に阻止される。   In addition, the solder dam 8b is provided so as to surround the ground land 3. Thereby, the inflow of the underfill material to the ground land 3 is reliably prevented.

このように、本実施の形態では、必要な部分だけにダムを形成することができ、その部分についてはアンダーフィル材の流出を確実に阻止することができる。一方、他の部分にはダムを形成しないことから、その分、レイアウト設計上の制約（配線ルールや実装ルール上の制約）を少なくすることもできる。
（実施の形態３） As described above, in this embodiment, the dam can be formed only in the necessary portion, and the outflow of the underfill material can be reliably prevented in the portion. On the other hand, since dams are not formed in other portions, layout design restrictions (restrictions on wiring rules and mounting rules) can be reduced accordingly.
(Embodiment 3)

本実施の形態では、プリント配線基板自体の断面構造ならびにそのプリント基板の製造工程と、そのプリント配線基板上に電子部品を実装する実装方法（半田ダムを形成する工程を含む）について説明する。   In the present embodiment, a cross-sectional structure of a printed wiring board itself, a manufacturing process of the printed board, and a mounting method (including a step of forming a solder dam) for mounting electronic components on the printed wiring board will be described.

図５（ａ）〜（ｅ）は、プリント配線基板上に電子部品を実装する、電子部品の実装方法（半田ダムを形成する工程を含む）を説明するための工程毎のプリント配線基板の断面図である。   5A to 5E are cross-sectional views of a printed wiring board for each step for explaining an electronic component mounting method (including a step of forming a solder dam) for mounting an electronic component on the printed wiring board. FIG.

図５において、前記実施の形態と共通する部分には同じ参照符号を付してある。   In FIG. 5, the same reference numerals are given to portions common to the above embodiment.

図５（ａ）は、プリント配線基板の要部の断面構造を示している。   FIG. 5A shows a cross-sectional structure of the main part of the printed wiring board.

図示されるように、プリント配線基板１上には、半田ランド４ａ，４ｂおよびダム用ランド２が形成されており、また、パターニングされたソルダーレジスト６が形成されている。   As shown in the drawing, solder lands 4a and 4b and a dam land 2 are formed on a printed wiring board 1, and a patterned solder resist 6 is formed.

一般的にプリント配線基板の製造に際しては、予め銅箔を貼った基材上にスルーホールを接続するために銅めっきなどを施した後に、パターン形成用の光感光性フィルムを貼り付け、パターンフィルムを用いて露光、現像、エッチングにてパターンニングすることで、半田ランド４ａ，４ｂおよびダム用ランド２を含む回路パターンを形成する。   In general, in the production of printed wiring boards, after applying copper plating or the like to connect through-holes on a base material previously coated with copper foil, a photosensitive film for pattern formation is pasted, and a pattern film The circuit pattern including the solder lands 4a and 4b and the dam land 2 is formed by patterning by exposure, development, and etching.

続いて、プリント配線基板１の全面にＵＶ硬化型の液状ソルダーレジスト６をスクリーン印刷や静電塗布などの方法で塗布し、仮乾燥させた後、レジストマスクを用いてＵＶ露光、硬化、現像することにより、ソルダーレジスト６をパターニングする。このパターニングにより、半田ランド４ａ，４ｂ上には、開口部Ｐ１，Ｐ２が形成され、また、半田ダム２上には、開口部Ｐ３が形成される。   Subsequently, a UV curable liquid solder resist 6 is applied to the entire surface of the printed wiring board 1 by a method such as screen printing or electrostatic coating, and after temporary drying, UV exposure, curing, and development are performed using a resist mask. Thus, the solder resist 6 is patterned. By this patterning, openings P1 and P2 are formed on the solder lands 4a and 4b, and an opening P3 is formed on the solder dam 2.

また、このとき、ダム用ランド２の内側（図の左側）のエリアにおけるプリント配線基板１の表面から、ソルダーレジストが除去される。ソルダーレジストが除去された部分には７ａ〜７ｃの参照符号を付されている。   At this time, the solder resist is removed from the surface of the printed wiring board 1 in the area inside the dam land 2 (left side in the figure). The parts from which the solder resist is removed are denoted by reference numerals 7a to 7c.

図５（ｂ）は、電子部品９の実装工程ならびに半田ダムの形成工程におけるプリント配線基板の断面図を示している。   FIG. 5B shows a cross-sectional view of the printed wiring board in the mounting process of the electronic component 9 and the solder dam formation process.

図５（ｂ）の工程では、図５（ａ）のプリント配線基板１の、半田ランド４ａ，４ｂおよびダム用ランド２上において、クリーム半田をスクリーン印刷し、半田層（半田層（１２ａ，１２ｂ）ならびに半田層８）を形成する。本実施の形態における半田層８は、半田ダムを高くするために、ダム用ランド２の幅より広く形成している。   In the step of FIG. 5B, cream solder is screen-printed on the solder lands 4a and 4b and the dam land 2 of the printed wiring board 1 of FIG. 5A, and solder layers (solder layers (12a and 12b) are printed. ) And solder layer 8). The solder layer 8 in the present embodiment is formed wider than the width of the dam land 2 in order to increase the solder dam.

すなわち、半田ランド（４ａ，４ｂ）上にクリーム半田を供給する際、ダム用ランド２上にもクリーム半田を供給して半田層（将来、半田ダムとなる）を形成するものである。また、半田ダムの高さは、半田層８の幅を変えることによりコントロールすることが可能となる。   That is, when the cream solder is supplied onto the solder lands (4a, 4b), the cream solder is also supplied onto the dam land 2 to form a solder layer (to be a solder dam in the future). Further, the height of the solder dam can be controlled by changing the width of the solder layer 8.

図５（ｃ）は、電子部品９をプリント配線基板１上に搭載する工程を示している。   FIG. 5C shows a process of mounting the electronic component 9 on the printed wiring board 1.

電子部品９の下面には、外部接続端子（２０ａ，２０ｂ）が形成され、更にその外部接続端子（２０ａ，２０ｂ）上には、半田バンプ（２１ａ，２１ｂ）が形成されている。この半田バンプ（２１ａ，２１ｂ）を、半田ランド（４ａ，４ｂ）上に供給された、クリーム半田層（１２ａ，１２ｂ）に対応させて、電子部品９をプリント配線基板１上に搭載する。   External connection terminals (20a, 20b) are formed on the lower surface of the electronic component 9, and solder bumps (21a, 21b) are formed on the external connection terminals (20a, 20b). The electronic component 9 is mounted on the printed wiring board 1 so that the solder bumps (21a, 21b) correspond to the cream solder layers (12a, 12b) supplied on the solder lands (4a, 4b).

図５（ｄ）は、リフロー処理工程を示している。   FIG. 5D shows a reflow processing step.

図５（ｄ）に示すように、電子部品９の外部接続端子（２０ａ，２０ｂ）は、半田バンプ（２１ａ，２１ｂ）を、半田ランド（４ａ，４ｂ）上に供給されたクリーム半田層（１２ａ，１２ｂ）に接触させた状態で、リフロー炉に入れて加熱処理することにより、半田バンプ（２１ａ，２１ｂ）とクリーム半田層（１２ａ，１２ｂ）を溶融させ、その後に冷却し一体化した半田バンプ（２２ａ，２２ｂ）として固化させる。   As shown in FIG. 5D, the external connection terminals (20a, 20b) of the electronic component 9 have solder bumps (21a, 21b) and cream solder layers (12a) supplied onto the solder lands (4a, 4b). , 12b), the solder bumps (21a, 21b) and the cream solder layers (12a, 12b) are melted by heat treatment in a reflow furnace while being in contact with the solder bumps. Solidify as (22a, 22b).

このリフロー処理により、電子部品９の外部接続端子（２０ａ，２０ｂ）と、半田ランド（４ａ，４ｂ）が半田バンプ（２２ａ，２２ｂ）を介し接続され、電子部品９と半田ランド４（４ａ，４ｂ）との間の電気的接続が確保される。また、これと同時に、ダム用ランド２上において、半田ダム８が形成される。リフロー処理により、半田ダム８の先端が表面張力によって丸まって突出するため、その分、ダムの高さが高くなる。   By this reflow process, the external connection terminals (20a, 20b) of the electronic component 9 and the solder lands (4a, 4b) are connected via the solder bumps (22a, 22b), and the electronic component 9 and the solder lands 4 (4a, 4b) are connected. ) Is ensured. At the same time, a solder dam 8 is formed on the dam land 2. Due to the reflow process, the tip of the solder dam 8 is rounded and protruded due to surface tension, and accordingly, the height of the dam increases.

図５（ｅ）は、アンダーフィル材の充填、硬化工程を示している。   FIG. 5E shows an underfill material filling and curing process.

すなわち、エポキシ系等の熱硬化性樹脂１０を、ディスペンサーを使って電子部品９の外周の１〜２辺から流し込む。   That is, a thermosetting resin 10 such as an epoxy resin is poured from one or two sides of the outer periphery of the electronic component 9 using a dispenser.

エポキシ樹脂系の熱硬化性樹脂（アンダーフィル材）１０は、電子部品７とプリント配線基板１の隙間を埋めながら反対側の辺より流れ出し、ソルダーレジストが除去されたエリア（７ａ〜７ｃ）に溜まる。   The epoxy resin-based thermosetting resin (underfill material) 10 flows out from the opposite side while filling the gap between the electronic component 7 and the printed wiring board 1, and accumulates in the areas (7a to 7c) where the solder resist is removed. .

さらに流れ出したアンダーフィル材１０は、十分な高さをもつ半田ダム８によってせき止められ、半田ダム８の外側に流れ出さない。よって、アンダーフィル樹脂の広がりを最小限に抑えることができる。   Further, the underfill material 10 that has flowed out is blocked by the solder dam 8 having a sufficient height and does not flow out of the solder dam 8. Therefore, the spread of the underfill resin can be minimized.

次に、熱硬化炉にて８０℃〜１５０℃ほどの温度で一定時間加熱し、そのアンダーフィル樹脂を硬化させる。これにより、電子部品９とプリント配線基板１とが強固に接着され、半田付けの強度を十分に補うことができる。   Next, the underfill resin is cured by heating at a temperature of about 80 ° C. to 150 ° C. for a predetermined time in a thermosetting furnace. Thereby, the electronic component 9 and the printed wiring board 1 are firmly bonded, and the strength of soldering can be sufficiently compensated.

以上のプリント配線基板の製造工程ならびに実装工程からわかるように、本発明におけるダム（ダム用ランド２および半田ダム８）の形成（ソルダーレジストの意図的な除去工程も含む）に関しては、特別な工程の追加は何ら必要なく、マスクパターンの変更のみで対応できる。   As can be seen from the manufacturing process and mounting process of the printed wiring board described above, a special process is involved in the formation of the dam (dam land 2 and solder dam 8) (including the intentional removal process of the solder resist) in the present invention. There is no need to add any more, and it can be handled only by changing the mask pattern.

また、ダムをつくるための代替技術としては、ソルダーレジストやシルク印刷によりダムを形成する方法も考えられるが、ソルダーレジストは精密な加工がむずかしく、幅を大きく取り、また、シルク印刷は位置精度が悪く、マージンを確保する必要があることから、部品を配置できない範囲が、かえって広がる可能性もあり、さらに、両方法とも、ダムの高さを高くしにくいという問題もある。   In addition, as an alternative technique for creating a dam, a method of forming a dam by solder resist or silk printing is also conceivable, but the solder resist is difficult to precisely process, and has a large width, and silk printing has a positional accuracy. Unfortunately, since it is necessary to secure a margin, there is a possibility that the range in which the parts cannot be arranged may be widened. Further, both methods have a problem that it is difficult to increase the height of the dam.

これに対し、本発明の方法によるダム形成は、ダムの形成位置を正確に決めることができ、また、供給する半田量を調整することにより、ダムの高さを高くすることも可能である。   On the other hand, in the dam formation by the method of the present invention, the dam formation position can be accurately determined, and the height of the dam can be increased by adjusting the amount of solder to be supplied.

このように、本発明によれば、工程数を何ら増加させることなく、十分な高さをもつダムを、正確に位置決めしつつ形成することができる。   Thus, according to the present invention, a dam having a sufficient height can be formed while accurately positioning without increasing the number of steps.

なお、本発明は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々、変形、応用が可能である。   The present invention is not limited to the above-described embodiment, and various modifications and applications are possible without departing from the spirit of the present invention.

すなわち、前記実施の形態では、プリント配線基板に電子部品を実装後、電子部品を固着するアンダーフィル材用樹脂を塗布していたが、半導体ベアチップをフリップチップ実装する場合のように、先に半導体ベアチップの下に実装するための樹脂を流し込む工法を採用する場合でも、半田ダムを先に形成すれば、同様の効果を得ることができる。つまり、半導体チップの外形よりも外側に接続用の樹脂が流出することを防止することができる。   That is, in the above-described embodiment, after mounting the electronic component on the printed wiring board, the resin for the underfill material that fixes the electronic component is applied. However, as in the case where the semiconductor bare chip is flip-chip mounted, the semiconductor first Even when a method of pouring a resin for mounting under the bare chip is adopted, the same effect can be obtained if the solder dam is formed first. That is, the connection resin can be prevented from flowing out of the outer shape of the semiconductor chip.

以上説明したように本発明によれば、配線基板の製造工数あるいは実装時の工程数を増大させないで、アンダーフィル材の流出を効果的に抑制することができる。よって、配線基板上への電子部品等の高密度実装が可能となる。   As described above, according to the present invention, it is possible to effectively suppress the outflow of the underfill material without increasing the number of manufacturing steps of the wiring board or the number of steps at the time of mounting. Therefore, high-density mounting of electronic components and the like on the wiring board is possible.

すなわち、本発明の配線基板上にはダム用ランドが設けられているため、実装工程において、半田ダムを容易に形成することができる。   That is, since the dam land is provided on the wiring board of the present invention, the solder dam can be easily formed in the mounting process.

また、ダム用ランドは、半田ランドのパターニング形成と同時に形成することができ、配線基板の製造工程の数は何ら増加しない。   Further, the dam land can be formed simultaneously with the solder land patterning, and the number of wiring board manufacturing processes does not increase at all.

本発明の配線基板を用いると、アンダーフィル材により電子部品を強固に接着しつつ、アンダーフィル材の不要な広がりを効果的に抑制できるため、樹脂が付着してはならないチェック端子やシールドランド、電子部品等を、相互の間隔を詰めて配置することができ、より高密度な実装が可能となる。   When the wiring board of the present invention is used, it is possible to effectively suppress unnecessary spread of the underfill material while firmly bonding the electronic component with the underfill material, so that the check terminal and shield land to which the resin should not adhere, Electronic components and the like can be arranged with a close interval therebetween, and higher-density mounting becomes possible.

また、配線基板の電子部品の実装領域を取り囲むようにダム用ランドを形成しておくことで、後の実装工程において、アンダーフィル材の周辺の全域への流出を完全に阻止できる形状の半田ダムを形成することができる。これにより、アンダーフィルの流出に対して、万全な対策をとることができる。   Also, by forming a dam land so as to surround the mounting area of the electronic components on the wiring board, the solder dam has a shape that can completely prevent the underfill material from flowing to the entire area in the subsequent mounting process. Can be formed. This makes it possible to take thorough countermeasures against underfill outflow.

また、アンダーフィル材が塗布されてはならない領域に沿って、必要な部分だけにダム用ランドを設けてもよい。この場合、その部分についてはアンダーフィル材の流出を確実に阻止することができ、一方、不要な部分にはダムを形成しないことから、その分、レイアウト設計上の制約（配線ルールや実装ルール上の制約）を少なくすることもできる。   Further, a dam land may be provided only in a necessary portion along a region where the underfill material should not be applied. In this case, it is possible to reliably prevent the underfill material from flowing out of that part, while dams are not formed in unnecessary parts. Can be reduced.

また、配線基板上のソルダーレジストをパターニングする際に、ダム用ランドの内側の領域において、ソルダーレジストを意図的に除去することにより、半田ダムの十分な高さを確保し、半田が溜まる容積を増やし、また、段差を増やすことができ、アンダーフィル材を溜まりやすくすることができる。したがって、アンダーフィル材の流出阻止機能を高めることができる。   In addition, when patterning the solder resist on the wiring board, the solder resist is intentionally removed in the area inside the dam land, so that a sufficient height of the solder dam is ensured, and the volume in which the solder accumulates is increased. In addition, it is possible to increase the level difference, and it is possible to easily accumulate the underfill material. Therefore, it is possible to enhance the function of preventing the underfill material from flowing out.

また、半田ランド上およびダム用ランド上に半田層を形成し、電子部品の実装時の熱処理によってダム用ランド上の半田をリフロー（溶融）ならびに固化させ、半田ダムを形成する実装方法により、工程数を増やすことなく、アンダーフィル材の流出を効果的に阻止できるダムを形成することができる。   Also, a solder layer is formed on the solder lands and the dam lands, and the solder on the dam lands is reflowed (melted) and solidified by a heat treatment when mounting the electronic components, and the solder dam is formed by the mounting method. Without increasing the number, it is possible to form a dam that can effectively prevent outflow of the underfill material.

この実装方法では、半田ダムの高さは、半田層の形成時に供給される半田の量（クリーム半田の量）により調整でき、また、半田ランド上に半田層（クリーム半田）を正確に形成することも容易にできる。   In this mounting method, the height of the solder dam can be adjusted by the amount of solder (cream solder amount) supplied when the solder layer is formed, and the solder layer (cream solder) is accurately formed on the solder land. It can also be done easily.

また、電子部品を実装するためのリフロー処理を、そのまま利用して半田ダムが形成されるため、工程の共用化が図られ、半田ダムの形成のための特別な工程が必要ない。また、半田はリフロー処理時に表面張力で先端が丸くなって突出する分、ダムの高さを高くすることができるという効果も得られる。   Further, since the solder dam is formed by using the reflow process for mounting the electronic component as it is, the process is shared, and a special process for forming the solder dam is not necessary. In addition, the solder can have an effect that the height of the dam can be increased because the tip is rounded and protruded by the surface tension during the reflow process.

また、本発明により、電子部品の周辺へのアンダーフィル材の広がりが十分に抑制されており、デッドスペースが少なく、高密度実装が実現された、コンパクトな実装基板が得られる。したがって、携帯電話等の小型軽量の電子機器にも搭載することができる。   Further, according to the present invention, it is possible to obtain a compact mounting board in which the spread of the underfill material around the electronic component is sufficiently suppressed, the dead space is small, and high-density mounting is realized. Therefore, it can be mounted on a small and light electronic device such as a mobile phone.

本発明は、配線基板の製造工数あるいは実装時の工程数を増大させることなく、アンダーフィル材の流出を効果的に抑制し、配線基板上への電子部品等の高密度実装を可能とするという効果を奏することから、電子部品を高密度に実装するための配線基板および電子部品の実装方法として有用である。   The present invention effectively suppresses the outflow of the underfill material without increasing the number of manufacturing steps or mounting steps of the wiring board, and enables high-density mounting of electronic components and the like on the wiring board. Since it produces an effect, it is useful as a wiring board for mounting electronic components at high density and a method for mounting electronic components.

本発明の実施の形態１にかかるプリント配線基板上に電子部品を実装した状態を示す平面図The top view which shows the state which mounted the electronic component on the printed wiring board concerning Embodiment 1 of this invention. 図１のプリント配線基板のＡ−Ａ断面図AA sectional view of the printed wiring board of FIG. 図２の実装状態のプリント配線基板の一部を拡大して示す拡大断面図The expanded sectional view which expands and shows a part of printed wiring board of the mounting state of FIG. 本発明の実施の形態２のプリント配線基板上に電子部品を実装した状態を示す平面図The top view which shows the state which mounted the electronic component on the printed wiring board of Embodiment 2 of this invention （ａ）乃至（ｅ）は、プリント配線基板上に電子部品を実装する、電子部品の実装方法（半田ダムを形成する工程を含む）を説明するための工程毎のプリント配線基板の断面図(A) thru | or (e) is sectional drawing of the printed wiring board for every process for demonstrating the mounting method (including the process of forming a solder dam) of mounting an electronic component on a printed wiring board. 本発明の効果を説明するための対比例（本発明を使用しないプリント配線基板に電子部品を実装した例）の平面図The top view of the proportionality (example which mounted the electronic component on the printed wiring board which does not use this invention) for demonstrating the effect of this invention

符号の説明Explanation of symbols

１ プリント配線基板
２ 半田ダム用ランド（半田ダムを形成するためのダミー金属端子）
３ シールドケース等と接続される接地ランド
４ 半田ランド（電子部品を搭載するための金属端子）
５ 電気チェック用のチェック端子
６ ソルダーレジスト
７（７ａ〜７ｅ） ソルダーレジストが意図的に除去された部分
８ 半田ダム
９ 電子部品
１０ アンダーフィル材（エポキシ系の熱硬化性樹脂等）
１１ 接着樹脂が付着すると電気特性などに影響を及ぼす電子部品
１２（１２ａ，１２ｂ） クリーム半田層
２０（２０ａ，２０ｂ） 電子部品の外部接続端子
２１（２１ａ，２１ｂ）電子部品の外部接続端子に設けられている半田バンプ
２２（２２ａ，２２ｂ） 半田バンプ（２１ａ，２１ｂ）とクリーム半田層（１２ａ，１２ｂ）が溶融してできた半田バンプ
３０ ランドや他の部品の実装が禁止されるエリア（実装禁止エリア） 1 Printed Wiring Board 2 Land for Solder Dam (Dummy Metal Terminal for Forming Solder Dam)
3 Grounding lands connected to shield cases, etc. 4 Solder lands (metal terminals for mounting electronic components)
5 Check terminal for electrical check 6 Solder resist 7 (7a-7e) Part where solder resist is intentionally removed 8 Solder dam 9 Electronic component 10 Underfill material (epoxy thermosetting resin, etc.)
11 Electronic parts that affect electrical characteristics when adhesive resin adheres 12 (12a, 12b) Cream solder layer 20 (20a, 20b) External connection terminals of electronic parts 21 (21a, 21b) Provided on external connection terminals of electronic parts Solder bumps 22 (22a, 22b) Solder bumps formed by melting the solder bumps (21a, 21b) and the cream solder layers (12a, 12b) 30 Areas where mounting of lands and other components is prohibited (mounting) Prohibited area)

Claims (6)

電子部品の実装に際し、アンダーフィル材が使用される配線基板であって、
前記電子部品の外部接続端子と半田を介して接続される半田ランドと、
前記電子部品の実装領域の周囲の少なくとも一部に敷設された、半田ダムを形成するための下地となるダム用ランドと、
を有することを特徴とする配線基板。 A wiring board that uses an underfill material for mounting electronic components,
A solder land connected to the external connection terminal of the electronic component via solder;
A dam land, which is laid on at least a part of the periphery of the mounting area of the electronic component, and serves as a base for forming a solder dam,
A wiring board comprising: 請求項１記載の配線基板であって、
前記ダム用ランドは、前記電子部品の実装領域を取り囲むように敷設されることを特徴とする配線基板。 The wiring board according to claim 1,
The wiring board according to claim 1, wherein the dam land is laid so as to surround a mounting area of the electronic component. 請求項１記載の配線基板であって、
前記ダム用ランドは、前記アンダーフィル材の塗布領域の端縁に沿って設けられていることを特徴とする配線基板。 The wiring board according to claim 1,
The wiring board according to claim 1, wherein the dam land is provided along an edge of an application region of the underfill material. 請求項１乃至３のいずれかに記載の配線基板であって、
前記ダム用ランドの内側の領域における前記配線基板の表面上から、ソルダーレジストが除去されていることを特徴とする配線基板。 The wiring board according to any one of claims 1 to 3,
A wiring board, wherein a solder resist is removed from a surface of the wiring board in a region inside the dam land. 請求項１乃至４のいずれかに記載の配線基板上に電子部品を実装する、電子部品の実装方法であって、
前記配線基板の前記半田ランド上および前記ダム用ランド上に半田を供給して半田層を形成する第１の工程と、
前記電子部品を前記配線基板上に搭載し、前記電子部品の外部接続端子が前記半田ランド上の前記半田層に接触する状態とし、この状態で前記半田層を溶融させた後に固化させ、これにより、前記電子部品の外部接続端子を前記半田ランド上で固定すると共に、前記ダム用ランド上に半田ダムを形成する第２の工程と、
前記電子部品と前記配線基板との間の空隙にアンダーフィル材を充填し、そのアンダーフィル材を硬化させる第３の工程と、
を含むことを特徴とする電子部品の実装方法。 An electronic component mounting method for mounting an electronic component on the wiring board according to claim 1,
A first step of supplying solder onto the solder lands and the dam lands of the wiring board to form a solder layer;
The electronic component is mounted on the wiring board, the external connection terminal of the electronic component is brought into contact with the solder layer on the solder land, and the solder layer is melted and solidified in this state, thereby A second step of fixing an external connection terminal of the electronic component on the solder land and forming a solder dam on the dam land;
Filling a gap between the electronic component and the wiring board with an underfill material, and curing the underfill material;
A method for mounting an electronic component, comprising: 請求項５記載の電子部品の実装方法を利用して電子部品が実装された状態の、請求項１乃至４のいずれかに記載の配線基板。   The wiring board according to claim 1, wherein the electronic component is mounted using the electronic component mounting method according to claim 5.
JP2004328852A 2004-11-12 2004-11-12 Wiring board and method for mounting electronic component using the same Withdrawn JP2006140327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328852A JP2006140327A (en) 2004-11-12 2004-11-12 Wiring board and method for mounting electronic component using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328852A JP2006140327A (en) 2004-11-12 2004-11-12 Wiring board and method for mounting electronic component using the same

Publications (1)

Publication Number Publication Date
JP2006140327A true JP2006140327A (en) 2006-06-01

Family

ID=36620940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328852A Withdrawn JP2006140327A (en) 2004-11-12 2004-11-12 Wiring board and method for mounting electronic component using the same

Country Status (1)

Country Link
JP (1) JP2006140327A (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159911A (en) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd Mounting board and electronic apparatus
US7569419B2 (en) 2006-09-29 2009-08-04 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins
US7880276B2 (en) 2007-01-30 2011-02-01 Fujitsu Semiconductor Limited Wiring board and semiconductor device
US8294283B2 (en) 2009-12-07 2012-10-23 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2013069942A (en) * 2011-09-24 2013-04-18 Denso Corp Semiconductor device and manufacturing method of the same
US20130134574A1 (en) * 2011-11-25 2013-05-30 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
KR20130117109A (en) * 2012-04-17 2013-10-25 삼성전자주식회사 Semiconductor package and method of fabricating the same
JP2014103198A (en) * 2012-11-19 2014-06-05 J Devices:Kk Semiconductor device and method for manufacturing the same
JP2017005175A (en) * 2015-06-12 2017-01-05 凸版印刷株式会社 Semiconductor package substrate, semiconductor package and manufacturing method of the same
WO2018074581A1 (en) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 Electronic substrate and electronic device
US9978707B1 (en) 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
CN108601214A (en) * 2018-04-13 2018-09-28 维沃移动通信有限公司 The circuit board arrangement and preparation method thereof of electronic equipment, electronic equipment
CN109755187A (en) * 2017-11-08 2019-05-14 日月光半导体制造股份有限公司 Semiconductor encapsulation device and its manufacturing method
KR20200050348A (en) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and method of forming the same
CN111354649A (en) * 2018-12-21 2020-06-30 台湾积体电路制造股份有限公司 Package structure and method for forming the same
WO2022097926A1 (en) * 2020-11-06 2022-05-12 삼성전자주식회사 Electronic device comprising solder wall
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569419B2 (en) 2006-09-29 2009-08-04 Oki Semiconductor Co., Ltd. Method for manufacturing semiconductor device that includes mounting chip on board and sealing with two resins
US8502083B2 (en) 2006-12-25 2013-08-06 Shinko Electric Industries Co., Ltd. Mounting substrate and electronic device
JP2008159911A (en) * 2006-12-25 2008-07-10 Shinko Electric Ind Co Ltd Mounting board and electronic apparatus
TWI447821B (en) * 2006-12-25 2014-08-01 Shinko Electric Ind Co Mounting substrate and electronic device
KR101407564B1 (en) * 2006-12-25 2014-06-13 신꼬오덴기 고교 가부시키가이샤 Mounting substrate and electronic device
US7880276B2 (en) 2007-01-30 2011-02-01 Fujitsu Semiconductor Limited Wiring board and semiconductor device
US8294283B2 (en) 2009-12-07 2012-10-23 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
US8673684B2 (en) 2009-12-07 2014-03-18 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP2013069942A (en) * 2011-09-24 2013-04-18 Denso Corp Semiconductor device and manufacturing method of the same
US20130134574A1 (en) * 2011-11-25 2013-05-30 Fujitsu Semiconductor Limited Semiconductor device and method for fabricating the same
KR20130117109A (en) * 2012-04-17 2013-10-25 삼성전자주식회사 Semiconductor package and method of fabricating the same
KR101906269B1 (en) * 2012-04-17 2018-10-10 삼성전자 주식회사 Semiconductor package and method of fabricating the same
JP2014103198A (en) * 2012-11-19 2014-06-05 J Devices:Kk Semiconductor device and method for manufacturing the same
TWI587476B (en) * 2012-11-19 2017-06-11 吉帝偉士股份有限公司 Semiconductor device and manufacturing method thereof
JP2017005175A (en) * 2015-06-12 2017-01-05 凸版印刷株式会社 Semiconductor package substrate, semiconductor package and manufacturing method of the same
WO2018074581A1 (en) * 2016-10-21 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 Electronic substrate and electronic device
JP2021192442A (en) * 2016-10-21 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging device and electronic device
JPWO2018074581A1 (en) * 2016-10-21 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 Electronic substrate and electronic device
JP7379425B2 (en) 2016-10-21 2023-11-14 ソニーセミコンダクタソリューションズ株式会社 Solid-state imaging devices and electronic devices
US11676929B2 (en) 2016-10-21 2023-06-13 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US10910289B2 (en) 2016-10-21 2021-02-02 Sony Semiconductor Solutions Corporation Electronic substrate and electronic apparatus
US9978707B1 (en) 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
CN109755187A (en) * 2017-11-08 2019-05-14 日月光半导体制造股份有限公司 Semiconductor encapsulation device and its manufacturing method
CN109755187B (en) * 2017-11-08 2023-04-07 日月光半导体制造股份有限公司 Semiconductor package device and method of manufacturing the same
CN108601214A (en) * 2018-04-13 2018-09-28 维沃移动通信有限公司 The circuit board arrangement and preparation method thereof of electronic equipment, electronic equipment
KR102315638B1 (en) * 2018-10-31 2021-10-22 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and method of forming the same
US11424174B2 (en) 2018-10-31 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
KR20200050348A (en) * 2018-10-31 2020-05-11 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor device and method of forming the same
US11901255B2 (en) 2018-10-31 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US11328936B2 (en) * 2018-12-21 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with underfill
TWI736072B (en) * 2018-12-21 2021-08-11 台灣積體電路製造股份有限公司 Package structure and methods for forming the same
CN111354649A (en) * 2018-12-21 2020-06-30 台湾积体电路制造股份有限公司 Package structure and method for forming the same
WO2022097926A1 (en) * 2020-11-06 2022-05-12 삼성전자주식회사 Electronic device comprising solder wall

Similar Documents

Publication Publication Date Title
US6153930A (en) Electronic circuit device and method
US7102230B2 (en) Circuit carrier and fabrication method thereof
JP5113114B2 (en) Wiring board manufacturing method and wiring board
JP2006140327A (en) Wiring board and method for mounting electronic component using the same
JP4533248B2 (en) Electronic equipment
US20080135279A1 (en) Printed wiring board having plural solder resist layers and method for production thereof
JP2012009586A (en) Wiring board, semiconductor device and wiring board manufacturing method
KR20090063117A (en) Wiring substrate and semiconductor device
US9305895B2 (en) Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
JP5641449B2 (en) Solder mounting substrate, method for manufacturing the same, and semiconductor device
JP2006351559A (en) Wiring board and structure for mounting semiconductor chip on wiring board
JP2001244384A (en) Bare chip mounting printed wiring board
KR100764668B1 (en) Substrate for mounting flip chip and the manufacturing method thereof
JP2014045190A (en) Method for manufacturing printed-circuit board
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR20160095520A (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP2007059588A (en) Method of manufacturing wiring board, and wiring board
JP2012164934A (en) Circuit module, electronic component mounting board and circuit module manufacturing method
JP2013211497A (en) Component joint structure
KR20160140174A (en) Electrical apparatus having electrical pattern capable of preventing solder bridge
JP2006237367A (en) Printed wiring board
KR100789533B1 (en) Printed circuit board for semi-conductor package and method of manufacturing the same
JPH11191673A (en) Solder pre-coating method
JP2003197812A (en) Wiring base board and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit base board and electronic instrument

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205