JP2018125346A - Circuit board device and circuit board - Google Patents
Circuit board device and circuit board Download PDFInfo
- Publication number
- JP2018125346A JP2018125346A JP2017014530A JP2017014530A JP2018125346A JP 2018125346 A JP2018125346 A JP 2018125346A JP 2017014530 A JP2017014530 A JP 2017014530A JP 2017014530 A JP2017014530 A JP 2017014530A JP 2018125346 A JP2018125346 A JP 2018125346A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- pad
- pads
- bga
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
この発明は、裏面に複数の電極を有する電子部品が半田付けされた回路基板装置、電子部品が半田付けされる回路基板に関する。 The present invention relates to a circuit board device in which an electronic component having a plurality of electrodes on the back surface is soldered, and a circuit board to which the electronic component is soldered.
ＢＧＡ(Ball Grid Array)やＬＧＡ(Land Grid Array)などで、その裏面にある複数の電極を基板上のパッドに半田付けするには、クリーム半田印刷工法が一般的である。クリーム半田印刷工法では、開口を設けたメタルマスクを用いてクリーム半田をパッドに印刷し、リフロー炉での加熱によって電極をパッドに半田付けする。この方法には、リフロー時の高温下で電子部品が反ることによって、半田の未接合が発生し、半田付け不良を引き起こす場合があるという課題がある。 A cream solder printing method is generally used to solder a plurality of electrodes on the back surface of a BGA (Ball Grid Array) or LGA (Land Grid Array) to a pad on a substrate. In the cream solder printing method, cream solder is printed on a pad using a metal mask provided with an opening, and the electrode is soldered to the pad by heating in a reflow furnace. This method has a problem that unbonded solder is generated due to warpage of the electronic component at a high temperature during reflow, which may cause a soldering failure.
半田付け不良を少なくするために、厚みがある半田バンプを形成する方法として、基板へクリーム半田を印刷し、リフローにより半田バンプを形成し、押圧処理による半田バンプの上面を平坦にする処理を繰り返す方法がある（特許文献１）。 In order to reduce soldering defects, as a method of forming thick solder bumps, cream solder is printed on the substrate, solder bumps are formed by reflow, and the process of flattening the upper surface of the solder bumps by pressing is repeated. There is a method (Patent Document 1).
基板のランド径およびクリーム半田印刷用のメタルマスクの開口径を部分的に変更することで、半田の高さを調整し、部品の反りに起因する半田付け不良を対策する方法がある（特許文献２）。 There is a method of adjusting the solder height by partially changing the land diameter of the board and the opening diameter of the metal mask for cream solder printing, and countermeasures against soldering defects caused by component warpage (Patent Document) 2).
特許文献１の方法では、基板に厚みのある半田バンプを形成するためにクリーム半田の印刷、リフロー、平坦化という工程を複数回行う必要があり、製造コストが増大する。
In the method of
部品の高集積化が進むとリードピッチが狭くなる。リードピッチが狭くなると、基板のランド（パッド）サイズやマスク開口の変更が難しくなり、特許文献２の方法だけでは半田付けに十分な半田を供給できなくなる。
As the integration of parts increases, the lead pitch becomes narrower. When the lead pitch becomes narrow, it becomes difficult to change the land (pad) size of the substrate and the mask opening, and it is impossible to supply sufficient solder for soldering only by the method of
本発明の目的は、回路基板を製造する上でプロセスを増やすことなく、電子部品を実装するためにパッドへ供給する半田の量を増やすことができる回路基板とし、電子部品に反りがあっても回路基板に良好に半田付けできることを目的とする。 An object of the present invention is to provide a circuit board capable of increasing the amount of solder supplied to a pad for mounting an electronic component without increasing the number of processes in manufacturing the circuit board, and even if the electronic component is warped. It aims at being able to solder well to a circuit board.
この発明に係る回路基板装置は、裏面に複数の電極を有する電子部品と、電子部品が半田付けされた回路基板とを備える。回路基板の一面に、電極に対応して設けられて電極が半田付けされた複数のパッドと、パッドが露出するように設けられたソルダレジストと、１個のパッドを囲むようにソルダレジストの上に印刷されたシンボルプリントとが設けられる。 A circuit board device according to the present invention includes an electronic component having a plurality of electrodes on the back surface and a circuit board to which the electronic component is soldered. On one surface of the circuit board, a plurality of pads provided corresponding to the electrodes and soldered to the electrodes, a solder resist provided so that the pads are exposed, and the solder resist so as to surround one pad And a symbol print printed on.
この発明に係る回路基板は、基板と、裏面に複数の電極を有する電子部品の電極に対応して基板の一面に設けられた電極が半田付けされる複数のパッドと、パッドが露出するように設けられたソルダレジストと、１個のパッドを囲むようにソルダレジストの上に印刷されたシンボルプリントとを備える。 The circuit board according to the present invention has a substrate, a plurality of pads to which the electrodes provided on one surface of the substrate corresponding to the electrodes of the electronic component having a plurality of electrodes on the back surface are soldered, and the pads are exposed. A solder resist provided and a symbol print printed on the solder resist so as to surround one pad are provided.
この発明によれば、回路基板を製造する上でプロセスを増やすことなく、電子部品を実装するためにパッドへ供給する半田の量を増やすことができる回路基板を得ることができ、電子部品に反りがあっても回路基板に良好に半田付けできる。 According to the present invention, it is possible to obtain a circuit board that can increase the amount of solder supplied to the pad for mounting an electronic component without increasing the number of processes in manufacturing the circuit board, and warp the electronic component. Even if there is, there is good soldering on the circuit board.
実施の形態１．
図１は、この発明の実施の形態１に係る回路基板装置で使用する回路基板の平面図と断面図である。図１(a)に平面図を示す。図１(b)は、図１(a)に示すＡ−Ａ断面での断面図である。図１(c)は、図１(a)に示すＢ−Ｂ断面での断面図である。図２は、実施の形態１に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図１に示す回路基板１は、図２に示すＢＧＡ(Ball Grid Array)２を半田付け不良が少なく半田付けできるものである。図２(a)は、ＢＧＡ２の基板側から見た平面図である。図２(b)は、図２(a)に示すＣ−Ｃ断面での断面図である。図２(c)は、図２(a)に示すＤ−Ｄ断面での断面図である。図２(b)は、平面図における左右方向での断面図である。図２(c)は、平面図における上下方向での断面図である。図２などでは、分かりやすくするために、切断面上での電子部品の形状だけを図に書く。図では、反りを強調して表現している。
1A and 1B are a plan view and a cross-sectional view of a circuit board used in the circuit board device according to
ＢＧＡ２には、その裏面に格子状に複数の電極３が設けられる。各電極３には、パッド６への半田付けを容易にするために、球状の半田である半田ボール４が取り付けられている。半田ボール４は同じ大きさである。ＢＧＡ２の裏面には、複数の半田ボール４が格子状に並ぶ。この明細書では、９行９列の合計８１個の電極３を有するＢＧＡ２を例として、発明を説明する。任意の個数の電極が任意の間隔で任意の配置で設けられたＢＧＡなどの電子部品に、この発明は適用できる。
The
図２に示すＢＧＡ２は、リフロー半田付けのために加熱される際に、半田ボール４が設けられた裏面の中央がくぼむように変形する特性を持つものである。ＢＧＡ２は、その縦および横でほぼ同じように変形する。図２に示すようなＢＧＡ２の変形を、上反り（Convex）変形と呼ぶ。
The
電子部品の反りは、裏面側からみて中央部が窪む場合だけでなく、中央部が出る場合もある。縦方向と横方向で反りの度合いが異なる場合もある。縦方向と横方向で反りの向きが反対になる鞍型に反る場合もある。反りによる窪みまたは凸部の中心が電子部品の中心からずれる場合もある。また、反りの中心線の方向が電子部品の側面の方向に対して斜めになる場合もある。反りの曲率が位置によって変化する場合もある。複数の窪みや凸部ができるように反る場合もある。 The warpage of the electronic component is not limited to the case where the center portion is depressed when viewed from the back side, but the center portion may appear. The degree of warping may be different between the vertical direction and the horizontal direction. In some cases, the vertical and horizontal directions warp in opposite directions. In some cases, the center of the dent or protrusion due to warpage may deviate from the center of the electronic component. In some cases, the direction of the center line of the warp is inclined with respect to the direction of the side surface of the electronic component. The curvature of warpage may change depending on the position. It may be warped so that a plurality of depressions or protrusions are formed.
電子部品は、種類によりその内部構造は決まる。電子部品に反りが発生する際にはどのような反りが発生しやすいかは、その内部構造すなわち電子部品の種類により決まる。電子部品の種類ごとに、リフロー加熱するとどのように反りやすいか、すなわち反りの特徴を、予め実験などにより調べておくものとする。 The internal structure of electronic components is determined by the type. What kind of warpage is likely to occur when warpage occurs in an electronic component depends on its internal structure, that is, the type of electronic component. For each type of electronic component, how easy it is to warp when reflow heating is performed, that is, the characteristics of the warp are examined in advance by experiments or the like.
回路基板１は、一面に回路配線が設けられた基板５を有する。基板５の一方の面に電子部品であるＢＧＡ２の半田ボール４が半田付けされる複数の円形のパッド６が形成される。パッド６はすべて同じ大きさである。それぞれのパッド６の周囲には、間隔を持たせてソルダレジスト７が設けられる。パッド６は、ＮＳＭＤ(Non Solder Mask Defined)パッドである。ソルダレジスト７は、それぞれのパッド６を囲みパッド６が露出するように設けられる。パッド６は、ＢＧＡ２の裏面に格子状に設けられた複数の半田ボール４に対応させて設けられる。図１では、回路基板１のＢＧＡ２が搭載される範囲３０を含む部分だけを表示する。図１などでは、ＢＧＡ搭載範囲３０を破線で示す。実際には、回路基板１に他の電子部品も実装される。以降の図でも同様である。なお、基板５の両面にＢＧＡ２を半田付けする場合もある。多層基板が使用される場合もある。
The
ＢＧＡ搭載範囲３０の中央部に存在する複数のパッド６には、それぞれ１個のパッド６を囲むようにソルダレジスト７の上に輪の形のシンボルプリント(Symbol Print)８が印刷される。シンボルプリント８は、ソルダレジスト７の縁に沿って決められた一定の幅および厚さで設けられる。最も遠い位置でのパッドからの距離が決められた範囲に入るように、シンボルプリント８が印刷される。シンボルプリント８は、一定の厚さでその上面ができるだけ平らであるようにする。そうすることで、各パッドに供給するクリーム半田１０の量を均一にできる。
A ring-shaped
シンボルプリント８が設けられた複数のパッド６は、互いに隣接する。シンボルプリント８が設けられた複数のパッド６の集合を、ＳＰありパッド群と呼ぶ。ＢＧＡ搭載範囲３０の内部でシンボルプリント８が設けられていない複数のパッド６の集合を、ＳＰなしパッド群と呼ぶ。
The plurality of
ＳＰありパッド群に属するパッド６は、パッド６Ａ（図３に図示）と表記することにする。ＳＰなしパッド群に属するパッド６の中でパッド６Ａに隣接するパッド６を、パッド６Ｂと表記することにする。パッド６Ａとは隣接しないＳＰなしパッド群に属するパッド６を、パッド６Ｃと表記することにする。パッド６Ａは、ＢＧＡ搭載範囲３０の中央部分に四辺に対して斜めの線で囲まれる範囲に存在する。パッド６Ｂおよびパッド６Ｃは、ＢＧＡ搭載範囲３０の内部でパッド６Ａよりも外側の範囲に設けられる。パッド６Ａは、互いに隣接する。
The
ＢＧＡ２の裏面の中央部に配置された電極３が半田付けされるパッド６を含み互いに隣接する複数のパッド６を、第１のパッド群と呼ぶ。ＢＧＡ搭載範囲３０に含まれ第１のパッド群に属さない複数のパッドを第２のパッド群と呼ぶ。この実施の形態１では、第１のパッド群に属する複数のパッド６Ａのそれぞれを囲む複数のシンボルプリント８を、ソルダレジスト７の上に設ける。そうすることで、ＢＧＡ２の全体が大きく反る場合でも半田付け不良の発生を防止できる。
A plurality of
シンボルプリントは、一般的には、回路基板に電子部品を実装する際のガイドとなるような印字のために使用される。シンボルプリント８で挟まれる位置には、本来の目的のためのシンボルプリントを設けてもよい。パッド６Ｂおよびパッド６Ｃに供給されるクリーム半田１０の量が増えることが無いように、シンボルプリント８とパッド６Ｂの間には、シンボルプリントを設けない。パッド６Ｂとパッド６Ｃの間とパッド６Ｃ同士の間にも、シンボルプリントを設けない。
The symbol print is generally used for printing that serves as a guide when electronic components are mounted on a circuit board. A symbol print for the original purpose may be provided at a position between the symbol prints 8. No symbol print is provided between the
ＢＧＡ２などの表面実装部品を半田付けする際には、マスク９を使用してパッド６の上にクリーム半田１０を印刷する。マスク９は、パッド６に対応する位置に開口９Ａを設けた金属のプレートである。マスク９の厚さは、クリーム半田１０をパッド６に印刷した後に、クリーム半田１０をそのまま残して外すことができるように、適切な厚さとする。マスク９の材質は、適度にたわむように決める。開口９Ａを設けたマスク９と回路基板１を密着させ、適度な圧力をかけながら開口９Ａにクリーム半田１０を充填する。その後で、マスク９を回路基板１から遠ざける方向に移動させて、パッド６の上にクリーム半田１０を残す。こうして、表面実装部品用のパッド６へクリーム半田１０を転写する。このようなクリーム半田印刷工法が、一般的に使用される。この発明に係る回路基板装置でもクリーム半田印刷工法が適用されるものとする。マスク９の開口９Ａは、すべて同じ大きさと形状を有する。
When soldering a surface-mounted component such as
図３は、実施の形態１に係る回路基板装置で使用する回路基板でクリーム半田を印刷するためにマスクを回路基板の上に置いた状態での断面図である。図３(a)が、図１(a)に示すＢ−Ｂ断面での断面図である。図３(b)は、図３(a)において楕円で示す範囲５１を拡大した断面図である。範囲５１は、１個のパッド６Ｃを含む範囲である。図３(c)は、図３(a)において楕円で示す範囲５２を拡大した断面図である。範囲５２は、１個のパッド６Ｂを含む範囲である。図３(d)は、図３(a)において楕円で示す範囲５３を拡大した断面図である。範囲５３は、１個のパッド６Ａを含む範囲である。
FIG. 3 is a cross-sectional view of a state in which a mask is placed on the circuit board in order to print cream solder on the circuit board used in the circuit board device according to the first embodiment. FIG. 3A is a cross-sectional view taken along the line BB shown in FIG. FIG. 3B is an enlarged cross-sectional view of a
図３(d)に示すように、パッド６Ａの周囲に設けたシンボルプリント８の上面にマスク９が密着する。図３(b)に示すように、パッド６Ｃでは、その周囲のソルダレジスト７の上面とマスク９とが密着する。図３(c)に示すように、パッド６Ｂの付近ではマスク９がたわみ、パッド６Ａを囲むシンボルプリント８からパッド６Ｃとの間でマスク９が斜めになる。
As shown in FIG. 3D, the
マスク９の厚さをＤmとする。ソルダレジスト７のパッド６の上面よりも上側に存在する部分の厚さをＤrとする。シンボルプリント８の厚さをＤpとする。また、パッド６Ａとマスク９との間隔をＴＨとし、パッド６Ｃとマスク９との間隔をＴＬとする。図３(b)から分るように、ＴLは以下のようになる。
ＴＬ＝Ｄm＋Ｄr (1)
図３(d)から分るように、ＴＨは以下のようになる。
ＴＨ＝Ｄm＋Ｄr＋Ｄp＝ＴＬ＋Ｄp (2)
シンボルプリント８があるので、ＴＨ＞ＴＬである。つまり、シンボルプリント８で囲まれているパッド６Ａとマスク９との間隔ＴＨは、シンボルプリント８で囲まれていないパッド６Ｃとマスク９との間隔ＴＬよりも大きい（ＴＨ＞ＴＬ）。
パッド６Ｂでは、マスク９との間隔ＴＭは、ＴＨからＴＬの間で変化する（ＴＨ≧ＴＭ≧ＴＬ）。
The thickness of the
T L = Dm + Dr (1)
As can be seen from FIG. 3 (d), T H is as follows.
T H = Dm + Dr + Dp = T L + Dp (2)
Since there is a
In the
図４は、実施の形態１に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。図４(a)は、図１(a)に示すＡ−Ａ断面での断面図である。図４(b)は、図１(a)に示すＢ−Ｂ断面での断面図である。シンボルプリント８で囲まれているパッド６Ａには、間隔ＴＨの厚さでクリーム半田１０が印刷される。シンボルプリント８で囲まれていないパッド６Ｃには、間隔ＴＬの厚さでクリーム半田１０が印刷される。パッド６Ｂでは、クリーム半田１０の厚さＴＭが間隔ＴＨとＴＬとの間で変化する。
FIG. 4 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to
ＢＧＡ搭載範囲３０の中央部に存在する複数のパッド６Ａでは、各パッド６Ａがその周囲をシンボルプリント８で囲まれているので、シンボルプリント８で囲まれていないＢＧＡ搭載範囲３０の周辺部に存在する複数のパッド６Ｃよりも、シンボルプリント８の厚さＤpだけ厚くクリーム半田１０を印刷できる。パッド６とマスク９の開口９Ａの大きさはすべてのパッド６で同じなので、パッド６Ｂおよびパッド６Ｃよりも、多くのクリーム半田１０をパッド６Ａに供給できる。パッド６Ｂでは、パッド６Ａとパッド６Ｃの中間の量の半田が印刷される。
In the plurality of
図５は、実施の形態１に係る回路基板装置の半田付け後の断面図である。図５(a)は、図１に示すＡ−Ａ断面での断面図である。図５(b)は、図１に示すＢ−Ｂ断面での断面図である。ＢＧＡ２は、リフロー炉の中で加熱される際に、図２に示すように反る。ＢＧＡ２の中央部ではパッド６Ａとの間隔が大きくなるが、パッド６Ａにクリーム半田１０を多く印刷するので、ＢＧＡ２をパッド６Ａに半田付けする際に、不良は発生しにくい。回路基板装置２０では、ＢＧＡ２の裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 5 is a cross-sectional view of the circuit board device according to the first embodiment after soldering. FIG. 5A is a cross-sectional view taken along the line AA shown in FIG. FIG. 5B is a cross-sectional view taken along the line BB shown in FIG. When the
シンボルプリント８が周囲に設けられたパッド６ＡとＢＧＡ２との間隔の最大値は、シンボルプリント８が設けられていないパッド６Ｂおよびパッド６ＣのＢＧＡ２との間隔の最大値よりも大きい。逆に言うと、ＢＧＡ２との間隔が大きくなる位置のパッド６の周囲にシンボルプリント８を設ける。
The maximum value of the distance between the
パッド６Ｃでは、ＢＧＡ２が反ってもＢＧＡ２との間隔の変化が小さいので、パッド６Ａよりも少量のクリーム半田１０で良好に半田付けできる。パッド６Ｂでは、ＢＧＡ２との平均間隔がパッド６Ａよりも小さくパッド６Ｃよりも大きい。印刷されたクリーム半田１０の量も、パッド６Ａへの量よりも小さくパッド６Ｃへの量よりも大きい。したがって、パッド６Ｂでも良好に半田付けができる。
In the
比較例として、従来の回路基板１Ｘを使用する場合に、半田付け不良が発生する状況を説明する。図６は、比較例としての従来の回路基板の平面図と断面図である。図６(a)に平面図を示す。図６(b)は、図６(a)に示すＥ−Ｅ断面での断面図である。他の位置でも同じ断面図である。回路基板１Ｘには、回路基板１と同様にパッド６とソルダレジスト７が設けられる。回路基板１Ｘには、パッド６を囲むシンボルプリントは設けられていない。
As a comparative example, a situation where a soldering failure occurs when the
図７は、比較例としての従来の回路基板のクリーム半田を印刷した状態を示す断面図である。すべてのパッド６に同じ厚さＴＬでクリーム半田１０が印刷される。図８は、比較例としての従来の回路基板に図２に示す電子部品を半田付けした状態を示す断面図である。回路基板装置２０Ｘにおいて、中央部のパッド６ではクリーム半田１０の量が不足する。そのため、パッド６側の半田１２と電極３側の半田１３（半田ボール４が溶融して固化したもの）とが分離しており、電極３がパッド６に半田付けできていない。
FIG. 7 is a cross-sectional view showing a state in which cream solder of a conventional circuit board as a comparative example is printed.
回路基板１は、半田付けされるＢＧＡ２の反りに合わせて、回路基板１とＢＧＡ２の裏面との間隔が大きくなる領域では、パッド６に印刷するクリーム半田１０の量を多くできる。そのため、回路基板１にＢＧＡ２を半田付けする際に、半田付け不良になる確率を小さくできる。また、シンボルプリントという、従来から回路基板に対して実施される処理を利用するので、回路基板を製造する上で新たな工程を追加することは不要である。
The
パッド６の周囲に設けるシンボルプリント８は、図１などに示すような１つの輪でなくてもよい。図９は、実施の形態１に係る回路基板装置で使用する回路基板に設けられるパッド６を囲むシンボルプリントの変形例を説明する図である。図９(a)に示すシンボルプリント８Ａは、輪に２個の切れ目を設けた場合である。図９(b)に示すシンボルプリント８Ｂは、輪に３個の切れ目を設けた場合である。図９(c)は、パッド６の周囲に１６個の円形のシンボルプリント８Ｃを設けた場合である。図９(d)は、パッド６の周囲に６個の長方形のシンボルプリント８Ｄを設けた場合である。シンボルプリント８Ａとシンボルプリント８Ｂでは、輪の切れ目の方向を隣り合うものでは変えているが、すべて同じ方向を向くようにしてもよい。パッド６を囲むようにシンボルプリントを設ければ、シンボルプリントの形状はどのようなものでもよい。図１などのように、１つの輪のシンボルプリント８の方が望ましいが、複数に分けて設けられていてもよい。
The
シンボルプリントで囲むパッドの集合であるＳＰありパッド群の配置は、ＢＧＡなどの電子部品の変形に応じて適切に決める。電子部品が反る形状に合わせて回路基板から遠くなる位置のパッドに、１個のパッドを囲むようにシンボルプリントを設ければよい。１個のパッドを囲む複数のシンボルプリントを設けたが、電子部品の反り具合によっては１個のパッドにだけシンボルプリントを設ける場合もありうる。パッドからの距離が遠くなる電子部品の範囲が広ければ、隣接する複数のパッドにシンボルプリントを設けることになる。電子部品に短い間隔で凹凸が発生する場合には、シンボルプリントが設けられたパッドの複数の集合が離れて存在する場合もある。 The arrangement of a pad group with SP, which is a set of pads surrounded by a symbol print, is appropriately determined according to the deformation of an electronic component such as a BGA. A symbol print may be provided so as to surround one pad on a pad located far from the circuit board in accordance with the shape of the electronic component warping. A plurality of symbol prints surrounding one pad are provided. However, depending on the degree of warping of the electronic component, the symbol prints may be provided only on one pad. If the range of electronic components that are far from the pads is wide, symbol prints are provided on a plurality of adjacent pads. When unevenness occurs in the electronic component at short intervals, a plurality of sets of pads provided with symbol prints may exist apart.
この発明に係る回路基板は、ＢＧＡだけではなくＬＧＡにも適用できる。裏面に複数の電極を有する電子部品を、複数の電極に対応して回路基板に設けられた複数のパッドに電極を半田付けした回路基板装置であればよい。回路基板では、パッドの周辺部を覆うようにソルダレジストを設けてもよい。 The circuit board according to the present invention can be applied not only to BGA but also to LGA. Any circuit board device may be used as long as an electronic component having a plurality of electrodes on the back surface is soldered to a plurality of pads provided on the circuit board corresponding to the plurality of electrodes. In the circuit board, a solder resist may be provided so as to cover the periphery of the pad.
マスクを厚くする場合には、すべてのパッドに供給されるクリーム半田の量が多くなる。電子部品が反る際に電子部品の裏面との間隔が短いパッドでは、必要量を越えてクリーム半田が供給される。そのため、パッド間を半田が結ぶような半田付け不良が発生しやすくなる。 When the mask is thickened, the amount of cream solder supplied to all pads increases. When the electronic component is warped, the pad having a short distance from the back surface of the electronic component is supplied with cream solder exceeding the required amount. Therefore, soldering defects such as solder connecting between pads are likely to occur.
パッドの形状はどのパッドでも同じなので、回路基板の設計の工数は増加しない。また、従来と同様なマスクを使用することができる。マスクの開口の形状も、どのパッドに対応するものでも同じである。電子部品の反り方が変化しても同じマスクを使用でき、クリーム半田を印刷する工程が複雑になることはない。
以上のことは、他の実施の形態にもあてはまる。
Since the pad shape is the same for every pad, the man-hours for designing the circuit board do not increase. Further, a mask similar to the conventional one can be used. The shape of the opening of the mask is the same for any pad. The same mask can be used even if the warping of the electronic component changes, and the process of printing cream solder is not complicated.
The above also applies to other embodiments.
実施の形態２．
実施の形態２は、半田ボール４が設けられる裏面の中央が出るように変形する特性を持つＢＧＡ２Ａを対象とする場合である。図１０は、この発明の実施の形態２に係る回路基板装置で使用する回路基板の平面図と断面図である。図１０(a)に平面図を示す。図１０(b)は、図１０(a)に示すＦ−Ｆ断面での断面図である。図１０(c)は、図１０(a)に示すＧ−Ｇ断面での断面図である。図１１は、実施の形態２および実施の形態６に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図１１(a)は、ＢＧＡ２Ａの基板側から見た平面図である。図１１(b)は、図１１(a)に示すＨ−Ｈ断面での断面図である。図１１(c)は、図１１(a)に示すＪ−Ｊ断面での断面図である。図１１(b)は、平面図における左右方向での断面図である。図１１(c)は、平面図における上下方向での断面図である。
The second embodiment is a case where a
図１１に示すＢＧＡ２Ａは、リフロー半田付けのために加熱される際に、半田ボール４が設けられる裏面の中央が出るように変形する特性を持つものである。ＢＧＡ２Ａは、その縦および横でほぼ同じように変形する。図１１に示すようなＢＧＡ２Ａの変形を、下反り（Concave）変形と呼ぶ。
The
回路基板１Ａには、実施の形態１での回路基板１と同様にパッド６とソルダレジスト７が設けられる。周囲にシンボルプリントが設けられていないパッド６Ｂおよびパッド６Ｃが、ＢＧＡ搭載範囲３０の中央部分に四辺に対して斜めの線で囲まれる範囲に存在する。周囲にシンボルプリント８が設けられたパッド６Ａは、ＢＧＡ搭載範囲３０の内部でパッド６Ｂおよびパッド６Ｃよりも外側の範囲に設けられる。
The circuit board 1A is provided with a
この実施の形態２では、ＢＧＡ２Ａの裏面の中央部に配置された電極３が半田付けされるパッド６を含み互いに隣接する複数のパッド６である第１のパッド群に属するパッド６にはシンボルプリント８を設けない。第１のパッド群に属さない複数のパッドである第２のパッド群のそれぞれを囲む複数のシンボルプリント８を、ソルダレジスト７の上に設ける。電子部品の反り方に応じて、第１のパッド群または第２のパッド群のどちらか一方の電子部品の裏面との間隔が大きくなる方に属する複数のパッドのそれぞれを囲むように、シンボルプリントをソルダレジストの上に設ければよい。
In the second embodiment, the
図１２は、実施の形態２に係る回路基板装置で使用する回路基板でクリーム半田を印刷するためにマスクを回路基板の上に置いた状態での断面図である。実施の形態１で使用するのと同じマスク９を使用する。図１２(a)が、図１０(a)に示すＦ−Ｆ断面での断面図である。図１２(b)は、図１２(a)において楕円で示す範囲５４を拡大した断面図である。範囲５４は、１個のパッド６Ａを含む範囲である。図１２(c)は、図１２(a)において楕円で示す範囲５５を拡大した断面図である。範囲５５は、１個のパッド６Ｂを含む範囲である。図１２(d)は、図１２(a)において楕円で示す範囲５６を拡大した断面図である。範囲５６は、１個のパッド６Ｃを含む範囲である。
FIG. 12 is a cross-sectional view of a circuit board used in the circuit board device according to
パッド６Ａの周囲に設けられたシンボルプリント８の上面と、マスク９が密着する。パッド６Ｃの周囲のソルダレジスト７と、マスク９が密着する。パッド６Ｂの付近では、マスク９がたわみ、パッド６Ａを囲むシンボルプリント８からパッド６Ｃの周囲のソルダレジスト７との間でマスク９が斜めになる。
The upper surface of the
シンボルプリント８で囲まれているパッド６Ａとマスク９との間隔ＴＨは、式(2)で計算できる。シンボルプリント８で囲まれていないパッド６Ｃとマスク９との間隔ＴＬは、式(1)で計算できる。シンボルプリント８があるので、ＴＨ＞ＴＬである。パッド６Ｂでは、マスク９との間隔ＴＭは、ＴＨとＴＬとの間で変化する。
Interval T H of the
図１３は、実施の形態２に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。シンボルプリント８で囲まれているパッド６Ａには、間隔ＴＨの厚さでクリーム半田１０が印刷される。シンボルプリント８で囲まれていないパッド６Ｃには、間隔ＴＬの厚さでクリーム半田１０が印刷される。パッド６Ｂでは、クリーム半田１０の厚さが間隔ＴＨからＴＬの間で変化する。
FIG. 13 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to the second embodiment is printed. The
ＢＧＡ搭載範囲３０の周辺部に存在する複数のパッド６Ａでは、各パッド６Ａがその周囲をシンボルプリント８で囲まれているので、ＢＧＡ搭載範囲３０の中央部に存在する複数のパッド６Ｃよりも、シンボルプリント８の厚さＤpだけ厚くクリーム半田１０を印刷できる。パッド６とマスク９の開口９Ａの大きさは同じなので、パッド６Ａではパッド６Ｂおよびパッド６Ｃよりも、多くのクリーム半田１０を供給できる。パッド６Ｂでは、パッド６Ａとパッド６Ｃの中間の量の半田が印刷される。
In the plurality of
図１４は、実施の形態２に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ａは、リフロー炉の中で加熱される際に、図１１に示すように反る。ＢＧＡ２Ａの周辺部ではパッド６Ａとの間隔が大きくなるが、パッド６Ａにクリーム半田１０を多く印刷するので、ＢＧＡ２Ａをパッド６Ａに半田付けする際に、不良は発生しにくい。回路基板装置２０Ａでは、ＢＧＡ２Ａの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 14 is a cross-sectional view of the circuit board device according to the second embodiment after soldering. When
比較例として、従来の回路基板１Ｘを使用する場合に、半田付け不良が発生する状況を説明する。図１５は、比較例としての従来の回路基板に図１１に示す電子部品を半田付けした状態を示す断面図である。回路基板装置２０Ｙにおいて、周辺部のパッド６では、クリーム半田１０の量が不足して、パッド６側の半田１２と電極３側の半田１３とが分離しており、電極３がパッド６に半田付けできていない。
As a comparative example, a situation where a soldering failure occurs when the
回路基板１Ａは、半田付けされるＢＧＡ２Ａの反りに合わせて、回路基板１ＡとＢＧＡ２Ａとの裏面との間隔が大きくなる領域では、パッド６に印刷するクリーム半田１０の量を多くできる。そのため、回路基板１ＡにＢＧＡ２Ａを半田付けする際に、半田付け不良になる確率を小さくできる。また、シンボルプリント８という、従来から回路基板に対して実施される処理を利用するので、回路基板１Ａを製造する上で新たな工程は不要である。
The circuit board 1A can increase the amount of the
実施の形態３．
実施の形態３は、半田ボール４が設けられる裏面の中央が筒状にへこむように変形する特性を持つＢＧＡ２Ｂを対象とする場合である。図１６は、この発明の実施の形態３に係る回路基板装置で使用する回路基板の平面図と断面図である。図１６(a)に平面図を示す。図１６(b)は、図１６(a)に示すＫ−Ｋ断面での断面図である。図１７は、実施の形態３および実施の形態７に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図１７(a)は、ＢＧＡ２Ａの基板側から見た平面図である。図１７(b)は、図１７(a)に示すＬ−Ｌ断面での断面図である。図１７(c)は、図１７(a)に示すＭ−Ｍ断面での断面図である。図１７(b)は、平面図における左右方向での断面図である。図１７(c)は、平面図における上下方向での断面図である。
The third embodiment is a case where a
図１７に示すＢＧＡ２Ｂは、リフロー半田付けのために加熱される際に、半田ボール４が設けられる裏面の中央が筒状にへこむように変形する特性を持つものである。ＢＧＡ２Ｂは、図における左右方向で上下方向よりも大きく変形する。図１７に示すようなＢＧＡ２Ｂの変形を、上筒反り変形と呼ぶ。
The
回路基板１Ｂには、実施の形態１での回路基板１と同様にパッド６とソルダレジスト７が設けられる。周囲にシンボルプリント８が設けられたパッド６Ａが、ＢＧＡ搭載範囲３０の中央部分に図における上下方向に平行な線で囲まれる範囲に存在する。周囲にシンボルプリント８が設けられていないパッド６Ｂおよびパッド６Ｃは、ＢＧＡ搭載範囲３０の内部でパッド６Ａよりも図における左右方向の外側の範囲に設けられる。
The
図１８は、実施の形態３に係る回路基板装置で使用する回路基板でクリーム半田を印刷するためにマスクを回路基板の上に置いた状態での断面図である。実施の形態１で使用するのと同じマスク９を使用する。図１８(a)が、図１６(a)に示すＫ−Ｋ断面での断面図である。
FIG. 18 is a cross-sectional view of a circuit board used in the circuit board device according to
マスク９は、図における左右方向にたわみ、図における上下方向ではほとんどたわまない。パッド６Ａの周囲のシンボルプリント８とマスク９とが密着すること、パッド６Ｃの周囲のソルダレジスト７とマスク９とが密着することは、実施の形態１および２の場合と同様である。
The
図１９は、実施の形態３に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態１および２の場合と同様に、パッド６Ａには厚く、パッド６Ｃには薄く、パッド６Ｂには中間の厚さでクリーム半田１０を印刷できる。
FIG. 19 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to the third embodiment is printed. As in the first and second embodiments, the
図２０は、実施の形態３に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ｂは、リフロー炉の中で加熱される際に、図１７に示すように反る。ＢＧＡ２Ｂの図における左右方向の中央ではパッド６Ａとの間隔が大きくなるが、パッド６Ａにクリーム半田１０を多く印刷するので、ＢＧＡ２Ｂをパッド６Ａに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｂでは、ＢＧＡ２Ｂの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 20 is a cross-sectional view of the circuit board device according to the third embodiment after soldering. When
回路基板１Ｂは、半田付けされるＢＧＡ２Ｂの反りに合わせて、回路基板１ＢとＢＧＡ２Ｂとの裏面との間隔が大きくなる領域では、パッド６に印刷するクリーム半田１０の量を多くできる。そのため、回路基板１ＢにＢＧＡ２Ｂを半田付けする際に、半田付け不良になる確率を小さくできる。また、シンボルプリントという、従来から回路基板に対して実施される処理を利用するので、回路基板を製造する上で新たな工程は不要である。
In the
実施の形態４．
実施の形態４は、半田ボール４が設けられる裏面の中央が筒状に出るように変形する特性を持つＢＧＡ２Ｃを対象とする場合である。図２１は、この発明の実施の形態３に係る回路基板装置で使用する回路基板の平面図と断面図である。図２１(a)に平面図を示す。図２１(b)は、図２１(a)に示すＮ−Ｎ断面での断面図である。図２２は、実施の形態４および実施の形態８に係る回路基板装置で半田付けされる電子部品の形状を示す図である。図２２(a)は、ＢＧＡ２Ｃの基板側から見た平面図である。図２２(b)は、図２２(a)に示すＰ−Ｐ断面での断面図である。図２２(c)は、図２２(a)に示すＱ−Ｑ断面での断面図である。図２２(b)は、平面図における左右方向での断面図である。図２２(c)は、平面図における上下方向での断面図である。
The fourth embodiment is a case where a
図２２に示すＢＧＡ２Ｃは、リフロー半田付けのために加熱される際に、半田ボール４が設けられる裏面の中央が筒状に出るように変形する特性を持つものである。ＢＧＡ２Ｃは、図における左右方向で上下方向よりも大きく変形する。図２２に示すようなＢＧＡ２Ｃの変形を、下筒反り変形と呼ぶ。
The
回路基板１Ｃには、実施の形態１での回路基板１と同様にパッド６とソルダレジスト７が設けられる。周囲にシンボルプリント８が設けられたパッド６Ａが、ＢＧＡ搭載範囲３０の図における上下方向に平行な線よりも外側の範囲に存在する。周囲にシンボルプリント８が設けられていないパッド６Ｂおよびパッド６Ｃは、ＢＧＡ搭載範囲３０の図における左右方向の中央部分に設けられる。
The
図２３は、実施の形態４に係る回路基板装置で使用する回路基板でクリーム半田を印刷するためにマスクを回路基板の上に置いた状態での断面図である。実施の形態１で使用するのと同じマスク９を使用する。図２３(a)が、図２１(a)に示すＮ−Ｎ断面での断面図である。
FIG. 23 is a cross-sectional view of a circuit board used in the circuit board device according to
マスク９は、図２２(a)における左右方向にたわみ、図における上下方向ではほとんどたわまない。パッド６Ａの周囲のシンボルプリント８とマスク９とが密着すること、パッド６Ｃの周囲のソルダレジスト７とマスク９とが密着することは、実施の形態１から３の場合と同様である。
The
図２４は、実施の形態４に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態１から３の場合と同様に、パッド６Ａには厚く、パッド６Ｃには薄く、パッド６Ｂには中間の厚さでクリーム半田１０を印刷できる。
FIG. 24 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to
図２５は、実施の形態４に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ｃは、リフロー炉の中で加熱される際に、図２２に示すように反る。ＢＧＡ２Ｃの図における左右方向の外側ではパッド６Ａとの間隔が大きくなるが、パッド６Ａにクリーム半田１０を多く印刷するので、ＢＧＡ２Ｃとパッド６Ａに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｃでは、ＢＧＡ２Ｃの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 25 is a cross-sectional view of the circuit board device according to the fourth embodiment after soldering. When BGA2C is heated in a reflow furnace, it warps as shown in FIG. Although the space between the
回路基板１Ｃは、半田付けされるＢＧＡ２Ｃの反りに合わせて、回路基板１ＣとＢＧＡ２Ｃとの裏面との間隔が大きくなる領域では、パッド６に印刷するクリーム半田１０の量を多くできる。そのため、回路基板１ＣにＢＧＡ２Ｃを半田付けする際に、半田付け不良になる確率を小さくできる。また、シンボルプリントという、従来から回路基板に対して実施される処理を利用するので、回路基板を製造する上で新たな工程は不要である。
The
実施の形態５．
実施の形態５は、ソルダレジスト７Ａがパッド６Ｄの上にも設けられるＳＭＤ(Solder Mask Defined)パッドを有する回路基板１Ｄを使用するように、実施の形態１を変更した場合である。図２６は、この発明の実施の形態５に係る回路基板装置で使用する回路基板の平面図と断面図である。図２６(a)に平面図を示す。図２６(b)は、図２６(a)に示すＲ−Ｒ断面での断面図である。図２６(c)は、図２６(a)に示すＳ−Ｓ断面での断面図である。回路基板１Ｄには、図２に示すような上反り変形するＢＧＡ２が半田付けされる。
The fifth embodiment is a case where the first embodiment is changed so that the solder resist 7A has a circuit board 1D having an SMD (Solder Mask Defined) pad provided also on the pad 6D. FIG. 26 is a plan view and a cross-sectional view of a circuit board used in the circuit board device according to
回路基板１Ｄには、実施の形態１の場合と同様に複数の円形のパッド６が形成される。相違する点は、パッド６の周辺部も覆うように、ソルダレジスト７Ａが設けられる点である。この実施の形態５では、パッド６は、ＳＭＤ(Solder Mask Defined)パッドである。パッド６を覆うソルダレジスト７Ａの表面の基板５からの距離は、パッド６および回路パターンが存在しない部分のソルダレジスト７Ａでの距離よりも大きくなる。
A plurality of
ＢＧＡ搭載範囲３０の中央部に存在する複数のパッド６には、それぞれ１個のパッド６を囲むようにソルダレジスト７Ａの上に、実施の形態１と同様に、シンボルプリント８が印刷される。周囲にシンボルプリントが印刷されたパッド６Ａの配置は、実施の形態１の場合の図１と同じである。
As with the first embodiment, a
シンボルプリント８は、ソルダレジスト７Ａの縁に沿って決められた一定の幅および厚さで設けられる。ソルダレジスト７Ａをパッド６の周辺部の上にも設けているので、実施の形態１の場合の図１と比較して、シンボルプリント８がパッド６により近い位置に設けられる。
The
図２７は、実施の形態１に係る回路基板装置で使用する回路基板でクリーム半田を印刷するためにマスクを回路基板の上に置いた状態での断面図である。図２７(a)が、図２６(a)に示すＳ−Ｓ断面での断面図である。図２７(b)は、図２７(a)において楕円で示す範囲６１を拡大した断面図である。範囲６１は、１個のパッド６Ｃを含む範囲である。図２７(c)は、図２７(a)において楕円で示す範囲６２を拡大した断面図である。範囲６２は、１個のパッド６Ｂを含む範囲である。図２７(d)は、図２７(a)において楕円で示す範囲６３を拡大した断面図である。範囲６３は、１個のパッド６Ａを含む範囲である。
FIG. 27 is a cross-sectional view of a state in which a mask is placed on the circuit board in order to print cream solder on the circuit board used in the circuit board device according to the first embodiment. Fig.27 (a) is sectional drawing in the SS cross section shown to Fig.26 (a). FIG. 27B is an enlarged cross-sectional view of a
実施の形態１の場合の図３と同様に、パッド６Ａに設けられたシンボルプリント８の上面とマスク９が密着する。パッド６Ｃとマスク９が密着する。パッド６Ｂの付近では、マスク９がたわみ、パッド６Ａを囲むシンボルプリント８からパッド６Ｃとの間でマスク９が斜めになる。
As in FIG. 3 in the case of the first embodiment, the upper surface of the
シンボルプリント８で囲まれているパッド６Ａとマスク９との間隔ＴＨは、式(2)で計算できる。シンボルプリント８で囲まれていないパッド６Ｃとマスク９との間隔ＴＬは、式(1)で計算できる。シンボルプリント８があるので、ＴＨ＞ＴＬである。パッド６Ｂでは、マスク９との間隔ＴＭは、ＴＨとＴＬとの間で変化する。パッド６の周辺部をソルダレジスト７Ａが被覆するので、ソルダレジスト７のパッド６の上面よりも上側にある部分の厚さＤrがＮＳＭＤパッドの場合よりも厚くでき、クリーム半田を供給する量を多くできる。
Interval T H of the
図２８は、実施の形態５に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態１の場合の図４と同様に、シンボルプリント８で囲まれているパッド６Ａには、間隔ＴＨの厚さでクリーム半田１０が印刷される。シンボルプリント８で囲まれていないパッド６Ｃには、間隔ＴＬの厚さでクリーム半田１０が印刷される。パッド６Ｂでは、クリーム半田１０の厚さＴＭが間隔ＴＨからＴＬの間で変化する。
FIG. 28 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to
図２９は、実施の形態５に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２は、リフロー炉の中で加熱される際に、図２に示すように反る。ＢＧＡ２の周辺部ではパッド６Ａとの間隔が大きくなるが、パッド６Ａにクリーム半田１０を多く印刷するので、ＢＧＡ２とパッド６Ａに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｄでは、ＢＧＡ２の裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 29 is a sectional view of the circuit board device according to the fifth embodiment after soldering. When the
回路基板１Ｄは、半田付けされるＢＧＡ２の反りに合わせて、回路基板１ＤとＢＧＡ２との裏面との間隔が大きくなる領域では、パッド６に印刷するクリーム半田１０の量を多くできる。そのため、回路基板１ＤにＢＧＡ２を半田付けする際に、半田付け不良になる確率を小さくできる。また、シンボルプリントという、従来から回路基板に対して実施される処理を利用するので、回路基板を製造する上で新たな工程は不要である。
The circuit board 1D can increase the amount of the
実施の形態６．
実施の形態６は、ＳＭＤパッドを有する回路基板１Ｅを使用するように、実施の形態２を変更した場合である。図３０は、この発明の実施の形態６に係る回路基板装置で使用する回路基板の平面図と断面図である。図３０(a)に平面図を示す。図３０(b)は、図３０(a)に示すＴ−Ｔ断面での断面図である。図３０(c)は、図３０(a)に示すＵ−Ｕ断面での断面図である。周囲にシンボルプリントが印刷されたパッド６Ａの配置は、実施の形態２の場合の図１０と同じである。
The sixth embodiment is a case where the second embodiment is changed to use a
図３１は、実施の形態６に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態２の場合の図１３と同様に、クリーム半田１０を印刷できる。
FIG. 31 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to
図３２は、実施の形態６に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ａは、リフロー炉の中で加熱される際に、図１１に示すように反る。ＢＧＡ２Ａの周辺部ではパッド６Ａとの間隔が大きくなる。回路基板１Ｅでは、周辺部のパッド６Ａにクリーム半田１０を多く印刷できる。そのため、ＢＧＡ２Ａを回路基板１Ｄに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｅでは、ＢＧＡ２Ａの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 32 is a cross-sectional view after soldering of the circuit board device according to the sixth embodiment. When
実施の形態７．
実施の形態７は、ＳＭＤパッドを有する回路基板１Ｆを使用するように、実施の形態３を変更した場合である。図３３は、この発明の実施の形態７に係る回路基板装置で使用する回路基板の平面図と断面図である。図３３(a)に平面図を示す。図３３(b)は、図３３(a)に示すＶ−Ｖ断面での断面図である。周囲にシンボルプリントが印刷されたパッド６Ａの配置は、実施の形態３の場合の図１６と同じである。
The seventh embodiment is a case where the third embodiment is changed to use the
図３４は、実施の形態７に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態３の場合の図１９と同様に、クリーム半田１０を印刷できる。
FIG. 34 is a cross-sectional view showing a state in which cream solder of a circuit board used in the circuit board device according to
図３５は、実施の形態７に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ｂは、リフロー炉の中で加熱される際に、図１７に示すように反る。ＢＧＡ２Ｂの図における左右方向の中央ではパッド６Ａとの間隔が大きくなる。回路基板１Ｆでは、左右方向の中央のパッド６Ａにクリーム半田１０を多く印刷できる。そのため、ＢＧＡ２Ｂを回路基板１Ｆに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｆでは、ＢＧＡ２Ｂの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 35 is a cross-sectional view of the circuit board device according to the seventh embodiment after soldering. When
実施の形態８．
実施の形態８は、ＳＭＤパッドを有する回路基板１Ｇを使用するように、実施の形態４を変更した場合である。図３６は、この発明の実施の形態８に係る回路基板装置で使用する回路基板の平面図と断面図である。図３６(a)に平面図を示す。図３６(b)は、図３６(a)に示すＷ−Ｗ断面での断面図である。周囲にシンボルプリントが印刷されたパッド６Ａの配置は、実施の形態４の場合の図２１と同じである。
The eighth embodiment is a case where the fourth embodiment is changed to use the
図３７は、実施の形態８に係る回路基板装置で使用する回路基板のクリーム半田を印刷した状態を示す断面図である。実施の形態４の場合の図２４と同様に、クリーム半田１０を印刷できる。
FIG. 37 is a cross-sectional view showing a state where cream solder of a circuit board used in the circuit board device according to the eighth embodiment is printed. As in FIG. 24 in the case of the fourth embodiment, the
図３８は、実施の形態８に係る回路基板装置の半田付け後の断面図である。ＢＧＡ２Ｃは、リフロー炉の中で加熱される際に、図２２に示すように反る。ＢＧＡ２Ｃの図における左右方向の外側ではパッド６Ａとの間隔が大きくなる。回路基板１Ｆでは、パッド６Ａにクリーム半田１０を多く印刷できる。そのため、ＢＧＡ２Ｃを回路基板１Ｇに半田付けする際に、不良は発生しにくい。回路基板装置２０Ｇでは、ＢＧＡ２Ｃの裏面の複数の電極３がそれぞれ対応するパッド６に半田１１により良好に半田付けできている。
FIG. 38 is a cross-sectional view of the circuit board device according to the eighth embodiment after soldering. When BGA2C is heated in a reflow furnace, it warps as shown in FIG. On the outer side in the left-right direction in the drawing of
本発明はその発明の精神の範囲内において各実施の形態の自由な組み合わせ、あるいは各実施の形態の変形や省略が可能である。 The present invention can be freely combined with each other, or can be modified or omitted within the spirit of the invention.
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｘ 回路基板
２、２Ａ、２Ｂ、２Ｃ ＢＧＡ（電子部品）
３ 電極
４ 半田ボール
５ 基板
６、６Ａ、６Ｂ、６Ｃ パッド
７、７Ａ ソルダレジスト
８、８Ａ、８Ｂ、８Ｃ、８Ｄ シンボルプリント
９ マスク
９Ａ 開口
１０ クリーム半田
１１、１２、１３ 半田
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｘ、２０Ｙ 回路基板装置
３０ ＢＧＡ搭載範囲
５１、５２、５３、５４、５５、５６、６１、６２、６３ 範囲
1, 1A, 1B, 1C, 1D, 1E, 1F, 1G,
3
Claims (16)
前記電子部品が半田付けされた回路基板とを備え、
前記回路基板の一面に、
前記電極に対応して設けられて前記電極が半田付けされた複数のパッドと、
前記パッドが露出するように設けられたソルダレジストと、
１個の前記パッドを囲むように前記ソルダレジストの上に印刷されたシンボルプリントとが設けられた回路基板装置。 An electronic component having a plurality of electrodes on the back surface;
A circuit board on which the electronic component is soldered,
On one side of the circuit board,
A plurality of pads provided corresponding to the electrodes and soldered to the electrodes;
A solder resist provided so that the pad is exposed;
A circuit board device provided with a symbol print printed on the solder resist so as to surround one of the pads.
請求項１から請求項３の何れか１項に記載の回路基板装置。 The maximum value of the distance between the pad and the electronic component among the pads provided with the symbol print is the distance between the pad and the electronic component among the pads not provided with the symbol print. Greater than the maximum value of
The circuit board device according to any one of claims 1 to 3.
請求項１から請求項４の何れか１項に記載の回路基板装置。 The symbol print is one ring;
The circuit board device according to any one of claims 1 to 4.
請求項１から請求項４の何れか１項に記載の回路基板装置。 The symbol print is provided in a plurality of parts.
The circuit board device according to any one of claims 1 to 4.
請求項１から請求項６の何れか１項に記載の回路基板装置。 The solder resist is provided at a distance from the pad;
The circuit board device according to any one of claims 1 to 6.
請求項１から請求項６の何れか１項に記載の回路基板装置。 The solder resist is also provided on the pad,
The circuit board device according to any one of claims 1 to 6.
請求項１から請求項８の何れか１項に記載の回路基板装置。 The electronic component is a BGA;
The circuit board device according to any one of claims 1 to 8.
裏面に複数の電極を有する電子部品の電極に対応して基板の一面に設けられた、前記電極が半田付けされる複数のパッドと、
前記パッドが露出するように設けられたソルダレジストと、
１個の前記パッドを囲むように前記ソルダレジストの上に印刷されたシンボルプリントとを備えた回路基板。 A substrate,
A plurality of pads provided on one surface of the substrate corresponding to the electrodes of the electronic component having a plurality of electrodes on the back surface;
A solder resist provided so that the pad is exposed;
And a symbol print printed on the solder resist so as to surround one of the pads.
請求項１０から請求項１２の何れか１項に記載の回路基板。 The symbol print is one ring;
The circuit board according to any one of claims 10 to 12.
請求項１０から請求項１２の何れか１項に記載の回路基板。 The symbol print is provided in a plurality of parts.
The circuit board according to any one of claims 10 to 12.
請求項１０から請求項１４の何れか１項に記載の回路基板。 The solder resist is provided at a distance from the pad;
The circuit board according to any one of claims 10 to 14.
請求項１０から請求項１４の何れか１項に記載の回路基板。 The solder resist is also provided on the pad,
The circuit board according to any one of claims 10 to 14.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014530A JP6607208B2 (en) | 2017-01-30 | 2017-01-30 | Circuit board device and circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017014530A JP6607208B2 (en) | 2017-01-30 | 2017-01-30 | Circuit board device and circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018125346A true JP2018125346A (en) | 2018-08-09 |
| JP6607208B2 JP6607208B2 (en) | 2019-11-20 |
Family
ID=63109745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017014530A Active JP6607208B2 (en) | 2017-01-30 | 2017-01-30 | Circuit board device and circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6607208B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950270A (en) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | Driving backboard of light-emitting diode chip for backlight unit and preparation method thereof, display panel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07212018A (en) * | 1994-01-18 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Substrate |
| JPH11191673A (en) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | Solder pre-coating method |
| JP2008147458A (en) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | Printed wiring board and manufacturing method thereof |
| JP2009076812A (en) * | 2007-09-25 | 2009-04-09 | Suzuka Fuji Xerox Co Ltd | Method of manufacturing semiconductor device |
-
2017
- 2017-01-30 JP JP2017014530A patent/JP6607208B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07212018A (en) * | 1994-01-18 | 1995-08-11 | Matsushita Electric Ind Co Ltd | Substrate |
| JPH11191673A (en) * | 1997-12-25 | 1999-07-13 | Victor Co Of Japan Ltd | Solder pre-coating method |
| JP2008147458A (en) * | 2006-12-11 | 2008-06-26 | Nec Electronics Corp | Printed wiring board and manufacturing method thereof |
| JP2009076812A (en) * | 2007-09-25 | 2009-04-09 | Suzuka Fuji Xerox Co Ltd | Method of manufacturing semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109950270A (en) * | 2019-03-27 | 2019-06-28 | 京东方科技集团股份有限公司 | Driving backboard of light-emitting diode chip for backlight unit and preparation method thereof, display panel |
| CN109950270B (en) * | 2019-03-27 | 2021-01-08 | 京东方科技集团股份有限公司 | Driving back plate of light emitting diode chip, manufacturing method of driving back plate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6607208B2 (en) | 2019-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101114647B1 (en) | Printed circuit board, printed circuit board mounting structure, and printed circuit board mounting method | |
| TWI548046B (en) | Circuit board and manufacturing method thereof | |
| JP2018037576A (en) | Printed wiring board and printed circuit board | |
| JP5409427B2 (en) | Printed circuit board and semiconductor device | |
| JP6607208B2 (en) | Circuit board device and circuit board | |
| JP2011096819A (en) | Semiconductor apparatus and circuit board | |
| US20190320536A1 (en) | Printing device and printing method for applying a viscous or pasty material | |
| KR100957221B1 (en) | Printed circuit board and manufacturing method thereof | |
| CN211267300U (en) | Steel mesh and welded structure | |
| TWI455661B (en) | Printed circuit board and method of mounting integrated circuit package component on the same | |
| JP5475853B2 (en) | Mask for printing | |
| JP2009224697A (en) | Printed circuit board and electronic component mounting substrate | |
| JP2008205101A (en) | Manufacturing method of electronic component mounted substrate and electronic component mounted substrate | |
| JP2015146404A (en) | Semiconductor device and manufacturing method of the same | |
| JP2016139633A (en) | Sheet substrate and method of manufacturing the same | |
| JP2010153751A (en) | Semiconductor package | |
| KR101957636B1 (en) | Electronic component module manufacturing apparatus | |
| JP2018202774A (en) | Paste-embedding printer | |
| JP5098731B2 (en) | Printed circuit board and manufacturing method thereof | |
| JP4961572B2 (en) | Semiconductor mounting substrate | |
| JP3252758B2 (en) | Wiring board and method of manufacturing the same | |
| JP2019155731A (en) | Solder paste printing method, solder paste printing mask, and production method of electronic circuit module | |
| JP2017139347A (en) | Printed Wiring Board | |
| JP2005219381A (en) | Mask for screen printing and method for manufacturing wiring circuit board using the same | |
| JP4735407B2 (en) | Module manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190924 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191007 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6607208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |