JPH1117000A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH1117000A
JPH1117000A JP9171773A JP17177397A JPH1117000A JP H1117000 A JPH1117000 A JP H1117000A JP 9171773 A JP9171773 A JP 9171773A JP 17177397 A JP17177397 A JP 17177397A JP H1117000 A JPH1117000 A JP H1117000A
Authority
JP
Japan
Prior art keywords
film
oxide film
field shield
gate electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9171773A
Other languages
English (en)
Inventor
Shigenobu Maeda
茂伸 前田
Toshiaki Iwamatsu
俊明 岩松
Shigeto Maekawa
繁登 前川
Takashi Ipposhi
隆志 一法師
Yasuo Yamaguchi
泰男 山口
Yuichi Hirano
有一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9171773A priority Critical patent/JPH1117000A/ja
Priority to TW086115830A priority patent/TW357433B/zh
Priority to KR1019970066589A priority patent/KR100257594B1/ko
Priority to US08/990,285 priority patent/US6191450B1/en
Priority to FR9800606A priority patent/FR2765396B1/fr
Priority to DE19805692A priority patent/DE19805692C2/de
Priority to CN98105764A priority patent/CN1118868C/zh
Publication of JPH1117000A publication Critical patent/JPH1117000A/ja
Priority to FR0101304A priority patent/FR2803095B1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ＦＳ絶縁層に起因する装置の動作特性および
信頼性の低下を解消した半導体装置を提供することを第
１の目的とし、製造過程に起因して発生するゲート酸化
膜の破損を防止した半導体装置を提供することを第２の
目的とし、ＦＳ電極の材質に起因して発生するゲート電
極とのショートを防止した半導体装置を提供することを
第３の目的とする。 【解決手段】 ＦＳ電極５の上面にＦＳ上部窒化膜１５
が形成することで、製造工程において、ＦＳ上部酸化膜
４１が部分的にほとんど除去された場合でも、ＦＳ電極
５の上面が露出することを防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、フィールド分離構造を有した
半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図８２は、本発明の背景となるフィール
ド分離構造を有する従来の半導体装置Ｍ９０の断面構造
を示す断面斜視図である。この半導体装置は、トランジ
スタ素子等が作り込まれる半導体基板として、絶縁性基
板の上に、膜状に形成された半導体層、すなわちＳＯＩ
（semiconductor-on-isolation）層を備えたＳＯＩ基板
を使用したＳＯＩ型の半導体装置として構成されてい
る。
【０００３】図８２に示すように、半導体装置Ｍ９０で
は、支持基板１と埋込酸化膜２とで構成される絶縁性基
板の上にシリコン半導体層がＳＯＩ層３として形成され
ている。このＳＯＩ層３は、多数のＮＭＯＳトランジス
タの形成領域（以後、ＮＭＯＳ領域と呼称）およびＰＭ
ＯＳトランジスタの形成領域（以後、ＰＭＯＳ領域）を
含んでいる。そして、これらの素子領域を互いに電気的
に分離するための、平板状のフィールドシールド電極
（以後、ＦＳ電極と略記）５が、ＳＯＩ層３の各素子領
域の境界に形成されている。
【０００４】ＦＳ電極５は、各素子領域において活性領
域を規定するように、ＳＯＩ層３上に所定の間隔を開け
て平行に配設されている。そして、ＦＳ電極５はフィー
ルドシールド絶縁層４（以後、ＦＳ絶縁層と略記）によ
って覆われ、活性領域上から平行する２つのＦＳ絶縁層
４の上部に渡るようにゲート電極６が配設されている。
なお、ゲート電極６と活性領域との間にはゲート酸化膜
１０が形成されている。ＦＳ絶縁層は酸化物で構成さ
れ、このＦＳ絶縁層４によって、ＦＳ電極５とゲート電
極６との間が、電気的に絶縁されている。
【０００５】ＳＯＩ層３内のソース・ドレイン層（図示
せず）には、図示しない絶縁層に設けられたコンタクト
ホール７を通じて、ドレイン電極とソース電極（図示せ
ず）、すなわち主電極が接続されており、ゲート電極６
にはコンタクトホール８を通じてゲート配線（図示せ
ず）が接続されている。
【０００６】またコンタクトホール９を通じて、ボディ
コンタクト電極（図示せず）が接続されている。なお、
図８２においては、ボディコンタクト電極（図示せず）
に接続されるコンタクトホール９はＦＳ電極５を貫通し
てＳＯＩ層３に接続される構成を示したが、ＦＳ電極５
の外側にコンタクトホール９を設けるようにしても良
い。
【０００７】半導体装置Ｍ９０では、ＦＳ電極５に逆バ
イアス電圧が印加されることによって、分離領域のＳＯ
Ｉ層３が遮断状態とされ、その結果、素子領域の間の電
気的な分離が実現する。各素子領域の間の分離を実現す
るためのその他の構造として、ＳＯＩ層３を選択的に酸
化することによって分離を実現するＬＯＣＯＳ構造、あ
るいは、ＳＯＩ層３に選択的にエッチングを施すことに
よって、各素子領域を互いに切り離すメサ分離構造が広
く知られている。
【０００８】しかしながら、これらのＬＯＣＯＳ構造あ
るいはメサ分離構造を形成するには、ＳＯＩ層３の局所
的な酸化処理あるいは局所的なエッチング処理が必要に
なるため、ＳＯＩ層３の局所に応力が集中する。その結
果、リーク電流の発生がもたらされるなどの、装置の信
頼性上の問題点があった。これに対して、フィールド分
離構造の形成においては、局所的な酸化、エッチング等
の工程が不要である。このため、応力の集中を回避する
ことができ、リーク電流を抑えて、比較的高い信頼性を
得ることができるという利点がある。
【０００９】なお、先行技術調査の結果、以下に示す文
献を入手したので、それらの概要について列挙する。特
開平８−１６２５２３号公報には、シールドゲート電極
の上部にシリコン窒化膜からなるキャップ絶縁膜を有
し、サイドウォール絶縁膜の代わりにシールドゲート電
極の側面を熱酸化した構成が示されている。特開平７−
２０１９６７号公報には、多結晶シリコン膜の側面を熱
酸化して多結晶シリコン膜からなるフィールドシールド
電極の幅を小さくした構成が示されている。特開平８−
３１９２８号公報には、シールドゲート酸化膜、シリコ
ン窒化膜、多結晶シリコン膜を順次形成した構成が示さ
れている。特開平６−３０２７７９号公報には、ＯＮＯ
膜の上にシールドプレート電極が形成された構成が示さ
れている。特開平７−２８３３００号公報および特開平
９−２７６００号公報には、シールド電極の上部および
側面をシリコン窒化膜で覆った構成が示されている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
フィールド分離構造では、その構造および製造方法に起
因する信頼性上の様々な問題点が、なお未解消のままと
なっていた。
【００１１】以下、図８３〜図１０１を用いて従来のフ
ィールド分離構造の形成工程を順に説明しつつ、これら
の問題点について言及する。
【００１２】まず、図８３に示すように、まず、ＳＯＩ
基板のＳＯＩ層３の表面上に、酸化膜ＯＦ１、不純物
（例えばリン）がドープされたポリシリコン層ＰＳ１、
酸化膜ＯＦ２を順に形成する。ここで、各層の厚さは、
ＳＯＩ層３は１０００オングストローム、酸化膜ＯＦ１
は２００オングストローム、ポリシリコン層ＰＳ１は５
００オングストローム、酸化膜ＯＦ２は１０００オング
ストローム程度である。
【００１３】次に、図８４に示す工程において、酸化膜
ＯＦ２の上に、パターニングされたレジストマスクＲ１
を形成する。
【００１４】次に、図８５に示す工程において、レジス
トマスクＲ１をマスクとして異方性エッチング（ドライ
エッチング）により酸化膜ＯＦ２およびポリシリコン層
ＰＳ１を選択的に除去して、ＦＳ上部酸化膜（第１の酸
化膜）４１、ＦＳ電極５を形成する。
【００１５】次に、図８６に示す工程において、酸化膜
ＯＦ１、ＦＳ上部酸化膜４１、ＦＳ電極５を覆うように
酸化膜ＯＦ３を形成する。なお、酸化膜ＯＦ３の厚さは
１５００〜２０００オングストロームである。
【００１６】そして、図８７に示す工程において、異方
性エッチング（ドライエッチング）により酸化膜ＯＦ３
を除去することで、ＦＳ上部酸化膜４１およびＦＳ電極
５の側面にサイドウォール酸化膜（第２の酸化膜）４２
を形成する。
【００１７】その後、図８８に示す工程において酸化膜
ＯＦ１を除去する。酸化膜ＯＦ１はソース・ドレイン領
域をドライエッチングのプラズマに曝さないための保護
膜でもあり、ウエットエッチングにより除去する。この
工程により、酸化膜ＯＦ１はＦＳ電極５およびサイドウ
ォール酸化膜４２の下部だけに残り、ＦＳゲート酸化膜
４３となる。なお、ＦＳ上部酸化膜４１、サイドウォー
ル酸化膜４２、ＦＳゲート酸化膜４３によってＦＳ絶縁
層４が構成される。このとき、酸化膜ＯＦ１とともに、
ＦＳ上部酸化膜４１、サイドウォール酸化膜４２も同時
にエッチングされ、その厚さが減少することになる。Ｆ
Ｓ上部酸化膜４１の厚みが薄くなると、ＦＳ電極５とゲ
ート電極６との間の寄生容量が増大し、装置の動作速度
の低下を招くとともに、これらの電極間の短絡故障も起
こり易くなる。
【００１８】次に、図８９に示す工程において、ＳＯＩ
層３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱
酸化法により形成する。酸化膜ＯＦ４の形成に際して、
酸化剤である酸素はＦＳ上部酸化膜４１、サイドウォー
ル酸化膜４２、ＦＳゲート酸化膜４３を通過し、ＦＳ電
極５を酸化する。ＦＳ電極５は酸化されやすいドープト
ポリシリコン層であり、酸化によって実質的な厚さが減
少してしまう。
【００１９】ＦＳ電極５の厚さが減少すると、その電気
抵抗が増加し、装置動作時において十分なフィールド分
離効果が得られず、所期の性能が得られなくなるという
可能性がある。
【００２０】また、ＦＳ電極５の下部に達した酸素によ
ってＦＳ電極５は、その端縁部が酸化され、また、サイ
ドウォール酸化膜４２下部のＳＯＩ層３も酸化するの
で、ＦＳゲート酸化膜４３の端縁部の厚みが増して、Ｆ
Ｓ電極５の端縁部が上方に反り返った形状となる。これ
は、端縁部ほど酸化される割合が多く、中央部に近づく
ほど酸化される割合が小さくなることに起因している。
このように、ＦＳ電極５の端縁部が反り返えると、部分
的にゲート電極６との距離が狭くなり、ゲート電極６と
の間の寄生容量の増大や、絶縁破壊を招く可能性があ
る。
【００２１】次に、図９０に示す工程において、酸化膜
ＯＦ４およびＦＳ絶縁層４の上部にＣＶＤ法により、ゲ
ート電極６となるポリシリコン層ＰＳ２を１０００〜１
５００オングストロームの厚さに形成する。
【００２２】次に、図９１に示す工程において、異方性
エッチング（ドライエッチング）によりポリシリコン層
ＰＳ２を選択的に除去し、ゲート電極６を形成する。そ
して、ゲート電極６をマスクとして酸化膜ＯＦ４を選択
的に除去することで、ゲート酸化膜１０を形成する。
【００２３】このとき、オーバーエッチングにより、Ｆ
Ｓ上部酸化膜４１も部分的に除去され、ＦＳ上部酸化膜
４１の厚みが部分的に薄くなる。この状態で、ゲート電
極６の側面に、ソース・ドレイン層内に低ドープドレイ
ン層（以後、ＬＤＤ層と呼称）を形成するためのサイド
ウォール酸化膜６１を形成する。サイドウォール酸化膜
６１の形成は、ゲート電極６を覆うように酸化膜を形成
した後、異方性エッチング（ドライエッチング）により
除去することで、ゲート電極６の側面に自己整合的に形
成する。このとき、オーバーエッチングによりＦＳ上部
酸化膜４１が、さらに除去される。
【００２４】次に、シリサイド層を形成したくない部分
に設けるシリサイドプロテクション膜１１を全面に渡っ
て形成する。シリサイドプロテクション膜１１はソース
・ドレイン層の表面にシリサイド層が形成されること
で、装置動作上の不具合が発生するような半導体素子の
ソース・ドレイン層の表面に設けるものである。
【００２５】その形成方法は、基板の全面に渡って酸化
膜を形成した後、異方性エッチング（ドライエッチン
グ）により選択的に除去することで、所定のソース・ド
レイン層の表面を覆うようにするが、その際、図９２に
示すように、ＦＳ絶縁層４の側面（サイドウォール酸化
膜４２およびＦＳゲート酸化膜４３の側面）にも自己整
合的に形成されることになる。このシリサイドプロテク
ション膜１１の形成に際して、オーバーエッチングによ
りＦＳ上部酸化膜４１がさらに除去され、ＦＳ上部酸化
膜４１の厚みが部分的に極めて薄くなる。
【００２６】このとき、ＦＳ電極５は、ゲート酸化工程
において端縁部が反り返った形状になっているので、場
合によっては図９２に示すように、ＦＳ電極５が部分的
に露出することがある。
【００２７】この状態で、ゲート電極６の上部表面およ
び図示しないソース・ドレイン層の表面に自己整合的に
シリサイド膜１２を形成する。なお、シリサイド膜１２
は、コバルトシリサイド（ＣｏＳｉ2）やチタンシリサ
イド（ＴｉＳＩ2）、あるいはニッケルシリサイド（Ｎ
ｉＳｉ2）、タングステンシリサイド（ＷＳｉ2）など、
いかなるシリサイド膜であっても構わない。シリサイド
膜１２は、ポリシリコン層やシリコン層の表面に形成さ
れるので、図９３に示すように、ＦＳ電極５の露出面に
も形成されることになる。
【００２８】ＦＳ電極５の露出面に形成されたシリサイ
ド膜１２は、ＦＳ電極５の露出面の面積が小さいこと
や、ＦＳ上部酸化膜４１が完全に除去されない状態で形
成されることなどから、剥離しやすい状態にある。そし
て、剥離したシリサイド膜１２が導電性のダストとなっ
て半導体装置上に残留すると、半導体装置の動作特性に
悪影響を及ぼし、装置の製造歩留まりを低下させる。ま
た、シリサイド膜１２の剥離に伴ってＦＳ電極５が部分
的に失われると、ＦＳ電極５の断線という状態を招き、
装置の製造歩留まりを低下させることになる。
【００２９】また、以上説明した半導体装置の製造工程
においては、図８７に示す工程においては、異方性エッ
チング（ドライエッチング）により酸化膜ＯＦ３のみを
除去してサイドウォール酸化膜４２を形成し、酸化膜Ｏ
Ｆ１の除去はウエットエッチングにより行う例を示した
（図８８）。しかし、酸化膜ＯＦ３およびＯＦ１をドラ
イエッチングで同時に除去して良く、この場合には以下
に説明するような問題が生じていた。
【００３０】すなわち、図８６に続く工程において、異
方性エッチング（ドライエッチング）により酸化膜ＯＦ
３およびＯＦ１を除去し、サイドウォール酸化膜４２を
形成するとともに、酸化膜ＯＦ１をサイドウォール酸化
膜４２の下部だけに残して、ＦＳゲート酸化膜４３とす
る。このとき、図９４に示すようにオーバーエッチング
によりＳＯＩ層３の表面が除去される可能性がある。
【００３１】特に、サイドウォール酸化膜４２の端縁部
においては、他の部分よりも除去される量が多く、ＳＯ
Ｉ層ＳＬが部分的に抉れたような状態になる。この原因
の１つとしては、エッチャント（エッチング種）の密度
の局所的な偏りが考えられている。そのため、図９４に
示すように、サイドウォール酸化膜４２の端縁部近傍の
ＳＯＩ層３の表面に窪みＤＰが形成される。
【００３２】サイドウォール酸化膜４２の形成工程の後
に、図８９を用いて説明したように、ＳＯＩ層３の表面
にゲート酸化膜ＯＦ３を形成するが、ゲート酸化膜ＯＦ
３の形成に先だって、ＳＯＩ層３の表面に形成された自
然酸化膜をウエットエッチングにより除去する必要があ
る。このとき、自然酸化膜とともに、ＦＳ上部酸化膜４
１およびサイドウォール酸化膜４２も若干除去されるこ
とになる。この状態を図９５に示す。
【００３３】図９５において、自然酸化膜除去前のＦＳ
絶縁膜４の位置を破線で示す。図９５に示すように、Ｆ
Ｓ絶縁膜４が後退することによって、サイドウォール酸
化膜４２の周囲にエッジ部ＥＰが形成されることにな
る。
【００３４】このような状態において、ゲート酸化膜と
なる酸化膜ＯＦ４の形成を行った結果を図９６に示す。
図９６において、エッジ部ＥＰの形状を反映して酸化膜
ＯＦ４が形成されることになる。すなわち、サイドウォ
ール酸化膜４２の周囲にエッジ部ＥＰが残った状態とな
る。この状態で、図９７に示すように、ゲート電極６と
なるポリシリコン層ＰＳ２を形成すると、装置動作時に
エッジ部ＥＰに電界が集中することで、電界強度が高く
なり、ゲート酸化膜が破損する可能性が高くなって、ゲ
ート酸化膜に対する信頼性が低下し、ひいてはフィール
ド分離構造を有するＭＯＳトランジスタに対する信頼性
が低下するという問題があった。
【００３５】なお、図９１〜図９３に対応する図が図９
８〜図１００であり、ゲート酸化工程においてＦＳ電極
５の端縁部が反り返ることによる問題が同様に発生する
ことを示している。
【００３６】また、以上説明した問題点以外に、ＦＳ電
極の材質に起因して、ＦＳ電極とトランジスタのゲート
電極とが重なり合うところで、電極間のショートが発生
するという問題があった。
【００３７】ＦＳ電極５は、リン（Ｐ）をドープしたＮ
型ポリシリコンで構成されているが、このようなポリシ
リコンは、結晶粒径が大きく（０．２〜１μｍの結晶粒
を含んでいる）、また酸化工程において結晶粒界に沿っ
て酸化が促進され、凹凸形状が現れやすいという現象が
あった。
【００３８】すなわち、図８９に示すように、ＳＯＩ層
３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱酸
化法により形成するが、このとき、酸化剤である酸素は
ＦＳ上部酸化膜４１、サイドウォール酸化膜４２、ＦＳ
ゲート酸化膜４３を通過し、ＦＳ電極５を酸化する。こ
れにより、ＦＳ電極５の厚みの減少や、反りが発生する
ことは先に説明したが、同時に上に説明した理由から、
ＦＳ電極５の表面が凹凸状態となる。
【００３９】この状態を図１０１に模式的に示す。図１
０１はＦＳ絶縁膜４、ＦＳ電極５、ゲート電極６の配置
状態を示す斜視図であり、構成を判りやすくするために
透視図となっている。
【００４０】ＦＳ電極５の表面は凹凸状態となっている
ので、図１０１に示すように、ＦＳ電極５のエッジ部に
おいては大小の突起部が存在することになる。従って、
装置動作時にはこの突起部に電界が集中し、ＦＳ電極５
のエッジ部に対向するゲート電極６との間で絶縁破壊が
生じ、電極間のショートが発生していた。
【００４１】本発明は上記のような問題点を解消するた
めになされたもので、フィールド分離構造を有する半導
体装置において、ＦＳ絶縁層に起因する装置の動作特性
および信頼性の低下を解消した半導体装置を提供するこ
とを第１の目的とし、製造過程に起因して発生するゲー
ト酸化膜の破損を防止した半導体装置を提供することを
第２の目的とし、ＦＳ電極の材質に起因して発生するゲ
ート電極とのショートを防止した半導体装置を提供する
ことを第３の目的とするとともに、これらの半導体装置
の製造に適した製造方法を提供する。
【００４２】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、半導体基板上に選択的に形成された
フィールドシールド絶縁膜と、前記フィールドシールド
絶縁膜の上部に形成されたフィールドシールドゲート電
極とを備えたフィールド分離構造によって素子間分離を
行う半導体装置であって、前記フィールド分離構造は、
前記フィールドシールドゲート電極の上面を覆うように
形成された耐酸化性膜と、前記耐酸化性膜の上面を覆う
第１の酸化膜と、前記第１の酸化膜、前記耐酸化性膜お
よび前記フィールドシールドゲート電極の側面を覆う第
２の酸化膜とを備えている。
【００４３】本発明に係る請求項２記載の半導体装置
は、前記耐酸化性膜が、チタンナイトライド膜、あるい
はタングステンナイトライド膜である。
【００４４】本発明に係る請求項３記載の半導体装置
は、半導体基板上に選択的に形成されたフィールドシー
ルド絶縁膜と、前記フィールドシールド絶縁膜の上部に
形成されたフィールドシールドゲート電極とを備えたフ
ィールド分離構造によって素子間分離を行う半導体装置
であって、前記フィールド分離構造は、前記フィールド
シールドゲート電極の上面を覆う第１の酸化膜と、前記
第１の酸化膜および前記フィールドシールドゲート電極
の側面を覆う第２の酸化膜と、前記フィールドシールド
ゲート電極および第２の酸化膜の下面を覆うように形成
された耐酸化性膜とを備えている。
【００４５】本発明に係る請求項４記載の半導体装置
は、前記耐酸化性膜が、シリコン窒化膜またはＳｉＯＮ
膜である。
【００４６】本発明に係る請求項５記載の半導体装置
は、前記第２の酸化膜は、その表面形状が、垂直断面方
向になだらかな段差を有する形状である。
【００４７】本発明に係る請求項６記載の半導体装置
は、半導体基板上に選択的に形成されたフィールドシー
ルド絶縁膜と、前記フィールドシールド絶縁膜の上部に
形成されたフィールドシールドゲート電極とを備えたフ
ィールド分離構造によって素子間分離を行う半導体装置
であって、前記フィールド分離構造は、前記フィールド
シールドゲート電極の上面を覆う第１の酸化膜と、前記
第１の酸化膜の上面を覆う第１の耐酸化性膜と、少なく
とも前記第１の酸化膜および前記フィールドシールドゲ
ート電極の側面を覆う第２の酸化膜とを備えている。
【００４８】本発明に係る請求項７記載の半導体装置
は、前記第１の耐酸化性膜が、シリコン窒化膜またはＳ
ｉＯＮ膜である。
【００４９】本発明に係る請求項８記載の半導体装置
は、前記第１の酸化膜と前記フィールドシールドゲート
電極との間に形成された第２の耐酸化性膜をさらに備え
ている。
【００５０】本発明に係る請求項９記載の半導体装置
は、前記第２の酸化膜の表面を覆う第２の耐酸化性膜を
さらに備えている。
【００５１】本発明に係る請求項１０記載の半導体装置
は、前記第２の酸化膜が、前記第１の耐酸化性膜の側面
を併せて覆い、前記第２の酸化膜の表面を覆う第２の耐
酸化性膜をさらに備えている。
【００５２】本発明に係る請求項１１記載の半導体装置
は、半導体基板上に選択的に形成されたフィールドシー
ルド絶縁膜と、前記フィールドシールド絶縁膜の上部に
形成されたフィールドシールドゲート電極とを備えたフ
ィールド分離構造によって素子間分離を行う半導体装置
であって、前記フィールドシールド絶縁膜は耐酸化性を
有する膜であって、前記フィールド分離構造は、前記フ
ィールドシールドゲート電極の上面を覆うように形成さ
れた第１の耐酸化性膜と、前記第１の耐酸化性膜および
前記フィールドシールドゲート電極の側面を覆うように
形成された第２の耐酸化性膜とを備えている。
【００５３】本発明に係る請求項１２記載の半導体装置
は、前記フィールド分離構造によって素子間分離される
素子はＭＯＳトランジスタであって、前記ＭＯＳトラン
ジスタが形成される前記半導体基板の表面は、前記フィ
ールドシールド絶縁膜が形成される前記半導体基板の表
面よりも低い位置にある。
【００５４】本発明に係る請求項１３記載の半導体装置
は、前記半導体基板が、絶縁性基板の上に形成されたＳ
ＯＩ層を備えたＳＯＩ基板であって、前記フィールド分
離構造およびＭＯＳトランジスタは、前記ＳＯＩ層上に
形成され、前記フィールドシールドゲート電極の下部の
前記ＳＯＩ層内の不純物濃度は、前記ＳＯＩ層内に形成
される前記ＭＯＳトランジスタのチャネル領域の不純物
濃度よりも高くなっている。
【００５５】本発明に係る請求項１４記載の半導体装置
は、前記半導体基板と前記フィールドシールド絶縁膜と
の間に、前記フィールドシールド絶縁膜の下面を覆うよ
うに形成された、酸化膜をさらに備え、前記酸化膜の端
縁部の厚みは、その中央部よりも厚い。
【００５６】本発明に係る請求項１５記載の半導体装置
は、前記第１および第２の耐酸化性膜は、シリコン窒化
膜またはＳｉＯＮ膜である。
【００５７】本発明に係る請求項１６記載の半導体装置
は、半導体基板上に選択的に形成されたフィールドシー
ルド絶縁膜と、前記フィールドシールド絶縁膜の上部に
形成されたフィールドシールドゲート電極とを備えたフ
ィールド分離構造によって素子間分離を行う半導体装置
であって、前記フィールド分離構造は、前記フィールド
シールドゲート電極の上面を覆う第１の酸化膜と、前記
第１の酸化膜および前記フィールドシールドゲート電極
の側面を覆う第２の酸化膜とを備え、前記フィールド分
離構造によって素子間分離される素子はＭＯＳトランジ
スタであって、前記第１の酸化膜の厚さは、前記ＭＯＳ
トランジスタのゲート電極の端面に形成される、前記Ｍ
ＯＳトランジスタの低ドープドレイン層形成のためのサ
イドウォール酸化膜と、シリサイド膜の形成を望まない
前記ＭＯＳトランジスタの部分に形成されるシリサイド
プロテクション膜の厚さの合計よりも厚くなっている。
【００５８】本発明に係る請求項１７記載の半導体装置
は、前記第１の酸化膜の厚さが、前記サイドウォール酸
化膜と前記シリサイドプロテクション膜の厚さの合計の
１．１倍〜３倍の厚さである。
【００５９】本発明に係る請求項１８記載の半導体装置
は、前記フィールドシールドゲート電極は、多結晶シリ
コン層で構成され、前記多結晶シリコン層は、その結晶
粒子の平均粒径が０．１μｍ以下である。
【００６０】本発明に係る請求項１９記載の半導体装置
は、前記フィールド分離構造によって素子間分離される
素子はＭＯＳトランジスタであって、前記ＭＯＳトラン
ジスタのゲート電極および前記フィールドシールドゲー
ト電極は、多結晶シリコン層で構成され、前記フィール
ドシールドゲート電極の結晶粒子の平均粒径は、前記Ｍ
ＯＳトランジスタのゲート電極の結晶粒子の平均粒径よ
りも小さい。
【００６１】本発明に係る請求項２０記載の半導体装置
は、前記多結晶シリコン層が、その内部に窒素を、１×
１０19／ｃｍ3の密度で含んでいる。
【００６２】本発明に係る請求項２１記載の半導体装置
の製造方法は、半導体基板上に選択的に形成されたフィ
ールドシールド絶縁膜と、前記フィールドシールド絶縁
膜の上部に形成されたフィールドシールドゲート電極と
を備えたフィールド分離構造によって素子間分離を行う
半導体装置の製造方法であって、前記半導体基板上に前
記フィールドシールド絶縁膜を全面的に形成する工程
(ａ)と、前記フィールドシールド絶縁膜上に、前記フィ
ールドシールドゲート電極、耐酸化性膜、第１の酸化膜
が順に積層された積層体を選択的に形成する工程(ｂ)
と、前記第１の酸化膜、前記耐酸化性膜、前記フィール
ドシールドゲート電極の側面を覆う第２の酸化膜を形成
する工程(ｃ)とを備え、前記工程(ｃ)が、前記フィール
ドシールド絶縁膜および前記積層体を覆うように酸化膜
を形成する工程(ｃ−１)と、異方性ドライエッチング法
により前記フィールドシールド絶縁膜上の前記酸化膜の
厚みを薄くする工程(ｃ−２)と、前記フィールドシール
ド絶縁膜上の前記酸化膜を、ウエットエッチング法によ
り除去して前記第２の酸化膜を形成するとともに、前記
第２の酸化膜をマスクとして、前記フィールドシールド
絶縁膜を選択的に除去する工程(ｃ−３)とを含んでい
る。
【００６３】本発明に係る請求項２２記載の半導体装置
の製造方法は、半導体基板上に選択的に形成されたフィ
ールドシールド絶縁膜と、前記フィールドシールド絶縁
膜の上部に形成されたフィールドシールドゲート電極と
を備えたフィールド分離構造によって素子間分離を行う
半導体装置の製造方法であって、前記半導体基板上に前
記フィールドシールド絶縁膜および耐酸化性膜を順に全
面的に形成する工程(ａ)と、前記耐酸化性膜上に、前記
フィールドシールドゲート電極、第１の酸化膜が順に積
層された積層体を選択的に形成する工程(ｂ)と、前記第
１の酸化膜、前記フィールドシールドゲート電極の側面
を覆う第２の酸化膜を形成する工程(ｃ)とを備え、前記
工程(ｃ)が、前記耐酸化性膜および前記積層体を覆うよ
うに酸化膜を形成する工程(ｃ−１)と、異方性ドライエ
ッチング法により前記酸化膜を除去して、前記第２の酸
化膜を形成する工程(ｃ−２)と、前記第２の酸化膜をマ
スクとして、ウエットエッチング法により前記耐酸化性
膜を選択的に除去する工程(ｃ−３)と、前記耐酸化性膜
をマスクとして、ウエットエッチング法により前記フィ
ールドシールド絶縁膜を選択的に除去する工程(ｃ−４)
とを含んでいる。
【００６４】本発明に係る請求項２３記載の半導体装置
の製造方法は、前記工程(ｂ)が、前記第１の酸化膜を、
その平面方向の寸法が前記フィールドシールドゲート電
極および前記耐酸化性膜よりも小さくなるように形成す
る工程を含んでいる。
【００６５】本発明に係る請求項２４記載の半導体装置
の製造方法は、半導体基板上に選択的に形成されたフィ
ールドシールド絶縁膜と、前記フィールドシールド絶縁
膜の上部に形成されたフィールドシールドゲート電極と
を備えたフィールド分離構造によって素子間分離を行う
半導体装置の製造方法であって、前記半導体基板上に、
前記フィールドシールド絶縁膜、前記フィールドシール
ドゲート電極、第１の酸化膜、第１の耐酸化性膜が順に
積層された積層体を選択的に形成する工程(ａ)と、少な
くとも、前記第１の酸化膜および前記フィールドシール
ドゲート電極の側面を覆う第２の酸化膜を形成する工程
(ｂ)と、前記第２の酸化膜に窒素イオンを注入して、前
記第２の酸化膜の表面に第２の耐酸化性膜を形成する工
程(ｃ)とを備えている。
【００６６】本発明に係る請求項２５記載の半導体装置
の製造方法は、前記工程(ｃ)が、前記窒素イオンを前記
第２の酸化膜の上方および斜め方向から注入する工程を
含んでいる。
【００６７】本発明に係る請求項２６記載の半導体装置
の製造方法は、半導体基板上に選択的に形成されたフィ
ールドシールド絶縁膜と、前記フィールドシールド絶縁
膜の上部に形成されたフィールドシールドゲート電極と
を備えたフィールド分離構造によって素子間分離を行う
半導体装置の製造方法であって、前記半導体基板上に前
記フィールドシールド絶縁膜を耐酸化性を有する膜とし
て全面的に形成する工程(ａ)と、前記フィールドシール
ド絶縁膜上に、前記フィールドシールドゲート電極、第
１の耐酸化性膜が順に積層された積層体を選択的に形成
する工程(ｂ)と、前記第１の耐酸化性膜および前記積層
体を覆うように耐酸化性の膜を形成し、該耐酸化性の膜
および前記フィールドシールド絶縁膜を異方性ドライエ
ッチング法により除去し、前記第１の耐酸化性膜、前記
フィールドシールドゲート電極の側面を覆う第２の耐酸
化性膜を形成する工程(ｃ)と、前記半導体基板の露出表
面上に、一旦、犠牲酸化膜を形成した後、当該犠牲酸化
膜を除去する工程(ｄ)とを備えている。
【００６８】本発明に係る請求項２７記載の半導体装置
の製造方法は、前記フィールド分離構造によって素子間
分離される素子がＭＯＳトランジスタであって、前記半
導体基板は、絶縁性基板上に形成されたＳＯＩ層を備え
たＳＯＩ基板であって、前記フィールドシールド酸化膜
および前記犠牲酸化膜は、前記ＳＯＩ層上に形成され、
前記工程(ａ)に先だって、前記ＳＯＩ層内に、前記ＭＯ
Ｓトランジスタのチャネル領域の濃度よりも高くなるよ
うに、不純物を導入する工程を備えている。
【００６９】
【発明の実施の形態】
＜Ａ．実施の形態１＞ ＜Ａ−１．装置構成＞本発明に係る実施の形態１とし
て、図１〜図９を用いてフィールド分離構造を有する半
導体装置Ｍ１００の製造工程を説明しつつ、半導体装置
Ｍ１００の構成および特徴的作用効果について説明す
る。なお、半導体装置Ｍ１００の基本的な構成について
は、図８２を用いて説明した半導体装置Ｍ９０と同様で
あるので、同一の構成には同一の符号を付し、重複する
説明は省略する。また、本発明はフィールド分離構造に
関するものであるので、以後の説明では、主としてフィ
ールド分離構造に関する構成について言及する。
【００７０】＜Ａ−２．製造方法＞まず、図１に示すよ
うに、支持基板１と埋込酸化膜２とで構成される絶縁性
基板上のＳＯＩ層３の表面に、シリコン酸化膜ＯＦ１、
不純物（例えばリン）がドープされたポリシリコン層Ｐ
Ｓ１、シリコン窒化膜ＮＦ１、酸化膜ＯＦ２を順に形成
し、酸化膜ＯＦ２の上に、パターニングされたレジスト
マスクＲ１を形成する。なお、以後の説明においては、
シリコン酸化膜は酸化膜と呼称し、シリコン窒化膜は窒
化膜と呼称する。
【００７１】ここで、酸化膜ＯＦ１は熱酸化法あるいは
ＣＶＤ法により２００オングストロームの厚さに、ポリ
シリコン層ＰＳ１はＣＶＤ法により５００オングストロ
ームの厚さに、窒化膜ＮＦ１はＣＶＤ法により１００オ
ングストロームの厚さに、酸化膜ＯＦ２はＣＶＤ法によ
り１０００オングストロームの厚さに形成される。な
お、上に示す各層の厚さは一例であり、酸化膜ＯＦ１は
１００〜１０００オングストローム、ポリシリコン層Ｐ
Ｓ１は５００〜１０００オングストローム、窒化膜ＮＦ
１は１００〜１０００オングストローム、酸化膜ＯＦ２
は５００〜２０００オングストロームの範囲であれば良
い。なお、ポリシリコン層ＰＳ１は、まずノンドープポ
リシリコン層をＣＶＤ法により形成した後、イオン注入
により不純物を導入して形成しても良い。
【００７２】そして、レジストマスクＲ１をマスクとし
て異方性エッチング（ドライエッチング）により酸化膜
ＯＦ２を選択的に除去して、ＦＳ上部酸化膜４１を形成
する。
【００７３】次に、図２に示す工程において、レジスト
マスクＲ１を除去し、ＦＳ上部酸化膜４１をマスクとし
て、異方性エッチング（ドライエッチング）により窒化
膜ＮＦ１およびポリシリコン層ＰＳ１を選択的に除去
し、ＦＳ上部窒化膜１５（耐酸化性膜）およびＦＳ電極
５を形成する。
【００７４】次に、図３に示す工程において、酸化膜Ｏ
Ｆ１、ＦＳ上部窒化膜１５、ＦＳ上部酸化膜４１、ＦＳ
電極５を覆うようにＣＶＤ法により酸化膜ＯＦ３を形成
する。なお、酸化膜ＯＦ３の厚さは１５００〜２０００
オングストロームである。
【００７５】そして、図４に示す工程において、異方性
エッチング（ドライエッチング）により酸化膜ＯＦ３お
よびＯＦ１を除去することで、ＦＳ上部酸化膜４１、Ｆ
Ｓ上部窒化膜１５、ＦＳ電極５の側面にサイドウォール
酸化膜４２を形成し、酸化膜ＯＦ１をＦＳ電極５および
サイドウォール酸化膜４２の下部だけに残して、ＦＳゲ
ート酸化膜４３を形成する。なお、ＦＳ上部酸化膜４
１、サイドウォール酸化膜４２、ＦＳゲート酸化膜４３
によってＦＳ絶縁層４が構成される。
【００７６】次に、図５に示す工程において、ＳＯＩ層
３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱酸
化法により形成する。酸化膜ＯＦ４の形成に際して、酸
化剤である酸素はサイドウォール酸化膜４２、ＦＳゲー
ト酸化膜４３を通過し、ＦＳ電極５の下面側を酸化する
が、ＦＳ電極５の上面にはＦＳ上部窒化膜１５が形成さ
れているのでＦＳ電極５の上面側が酸化されることはな
く、酸化によってＦＳ電極５の実質的な厚さが減少する
割合が低減する。
【００７７】なお、ＦＳ電極５の下部に達した酸素によ
ってＦＳ電極５は、その端縁部が酸化され、上方に反り
返った形状となる。これは、端縁部ほど酸化される割合
が多く、中央部に近づくほど酸化される割合が小さくな
ることに起因している。また、サイドウォール酸化膜４
２下部のＳＯＩ層３も酸化するので、ＦＳゲート酸化膜
４３の端縁部の厚みが増すことになる。
【００７８】次に、図６に示す工程において、酸化膜Ｏ
Ｆ４およびＦＳ絶縁層４の上部にＣＶＤ法により、ゲー
ト電極６となるポリシリコン層ＰＳ２を１０００〜１５
００オングストロームの厚さに形成する。
【００７９】次に、図７に示す工程において、異方性エ
ッチング（ドライエッチング）によりポリシリコン層Ｐ
Ｓ２を選択的に除去し、ゲート電極６を形成する。そし
て、ゲート電極６をマスクとして酸化膜ＯＦ４を選択的
に除去することで、ゲート酸化膜１０を形成する。
【００８０】このとき、オーバーエッチングにより、Ｆ
Ｓ上部酸化膜４１も部分的に除去され、ＦＳ上部酸化膜
４１の厚みが部分的に薄くなる。この状態で、ゲート電
極６の側面に、ソース・ドレイン層内に低ドープドレイ
ン層（以後、ＬＤＤ層と呼称）を形成するためのサイド
ウォール酸化膜６１を形成する。サイドウォール酸化膜
６１の形成は、ゲート電極６を覆うように酸化膜を形成
した後、異方性エッチング（ドライエッチング）により
除去することで、ゲート電極６の側面に自己整合的に形
成する。このとき、オーバーエッチングによりＦＳ上部
酸化膜４１が、さらに除去される。
【００８１】次に、シリサイド層を形成したくない部分
に設けるシリサイドプロテクション膜１１を全面に渡っ
て形成する。シリサイドプロテクション膜１１はソース
・ドレイン層の表面にシリサイド層が形成されること
で、装置動作上の不具合が発生するような半導体素子の
ソース・ドレイン層の表面に設けるものである。なお、
シリサイドプロテクション膜については後にさらに説明
する。
【００８２】その形成方法は、基板の全面に渡って酸化
膜を形成した後、異方性エッチング（ドライエッチン
グ）により選択的に除去することで、所定のソース・ド
レイン層の表面を覆うようにするが、その際、図８に示
すように、ＦＳ絶縁層４の側面（サイドウォール酸化膜
４２およびＦＳゲート酸化膜４３の側面）にも自己整合
的に形成されることになる。このシリサイドプロテクシ
ョン膜１１の形成に際して、オーバーエッチングにより
ＦＳ上部酸化膜４１がさらに除去され、ＦＳ上部酸化膜
４１の厚みが部分的に極めて薄くなる。
【００８３】しかし、ＦＳ電極５の上面にはＦＳ上部窒
化膜１５が形成されているので、ＦＳ上部酸化膜４１が
部分的にほとんど除去されたとしても、ＦＳ電極５の上
面が露出することはない。
【００８４】この状態で、図９に示すように、ゲート電
極６の上部表面および図示しないソース・ドレイン層の
表面に自己整合的にシリサイド膜１２を、例えば８００
オングストロームの厚さに形成する。なお、シリサイド
膜１２の形成方法は、例えばコバルト（Ｃｏ）などの金
属薄膜をポリシリコン層やシリコン層の表面に堆積した
後、７００℃の温度条件で熱処理を行い、シリコンと金
属とを反応させて形成する。
【００８５】シリサイド膜１２としては、コバルトシリ
サイド（ＣｏＳｉ2）やチタンシリサイド（ＴｉＳ
Ｉ2）、あるいはニッケルシリサイド（ＮｉＳｉ2）、タ
ングステンシリサイド（ＷＳｉ2）など、いかなるシリ
サイド膜であっても構わない。
【００８６】シリサイド膜は、窒化膜の表面には形成さ
れないので、図９に示すように、シリサイド膜１２がＦ
Ｓ上部窒化膜１５の表面に形成されることはない。
【００８７】＜Ａ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ１００においては、シリサイド膜
１２がＦＳ電極５の表面に形成されることが防止される
ので、シリサイド膜１２が剥離して導電性のダストとな
ることが防止され、半導体装置上に残留して、半導体装
置の動作特性に悪影響を及ぼすことが防止される。ま
た、シリサイド膜１２の剥離に伴ってＦＳ電極５が部分
的に失われることでＦＳ電極５の断線という状態を招く
ことが防止される。
【００８８】なお、シリサイド膜１２の形成防止という
点では、ＦＳ電極５の上部表面に設ける膜は窒化膜に限
定されるものではなく、例えば、酸化窒化膜（ＳｉＯ
Ｎ）を使用しても良い。また、チタンナイトライド（Ｔ
ｉＮ）膜や、タングステンナイトライド（ＷＮ）を使用
しても良い。これらの膜は、導電性であるので、ＦＳ電
極５の抵抗値を低減する作用もある。
【００８９】＜Ａ−４．変形例＞図１〜図９を用いて説
明した本発明に係る実施の形態１においては、図４に示
す工程において、異方性エッチング（ドライエッチン
グ）により酸化膜ＯＦ３およびＯＦ１を除去する例を説
明したが、酸化膜ＯＦ１はウエットエッチングにより除
去するようにしても良い。このとき、ＦＳ上部酸化膜４
１の幅寸法を、ＦＳ上部窒化膜１５やＦＳ電極５の幅寸
法よりも小さく形成しておくことで、以下に説明するよ
うな特徴的作用効果を得ることができる。
【００９０】図１０に、ＦＳ上部酸化膜４１の幅寸法
を、ＦＳ上部窒化膜１５やＦＳ電極５の幅寸法よりも若
干小さく形成するための工程の一例を示す。図１０に示
すように、ＦＳ上部酸化膜４１をＦＳ上部窒化膜１５や
ＦＳ電極５の幅寸法よりも若干小さく形成し、その側面
に堆積膜４１１を形成する。そして、ＦＳ上部酸化膜４
１および堆積膜４１１をマスクとして、窒化膜ＮＦ１お
よびポリシリコン層ＰＳ１を除去する。その後、堆積膜
４１１を除去することで、ＦＳ上部酸化膜４１の幅寸法
が、ＦＳ上部窒化膜１５およびＦＳ電極５の幅寸法より
も若干小さな構成が得られる。
【００９１】ここで、堆積膜４１１は意図的に形成して
も良いが、ＦＳ上部酸化膜４１を形成する際のドライエ
ッチングにおいて使用される、例えばＣＦ4等のエッチ
ャントが自然に堆積される現象を利用しても良い。すな
わち、エッチャントがＦＳ上部酸化膜４１の側面に自然
に堆積することが判っている場合には、これを利用すれ
ば良い。
【００９２】図１１に、酸化膜ＯＦ１、ＦＳ上部窒化膜
１５、ＦＳ上部酸化膜４１、ＦＳ電極５を覆うように酸
化膜ＯＦ３を形成した状態を示す。
【００９３】そして、図１２に示すように、酸化膜ＯＦ
３をドライエッチングにより、所定の厚さになるまで除
去する。
【００９４】次に、図１３に示す工程において、酸化膜
ＯＦ３をウエットエッチングにより除去し、合わせて酸
化膜ＯＦ１も除去する。ウエットエッチングは、酸化膜
ＯＦ３が形成される際の履歴を逆に辿るように進む。
【００９５】すなわち酸化膜ＯＦ３は、段差を有して構
成されるＦＳ上部酸化膜４１、ＦＳ上部窒化膜１５、Ｆ
Ｓ電極５の形状を反映しながら成長する。従って、その
輪郭形状にはなだらかな段差が存在している。段差は成
長とともに消失するが履歴としては残っている。ウエッ
トエッチングにより、この起伏が再現され、図１３に示
すように、サイドウォール酸化膜４２の表面に、なだら
かな段差が形成されることになる。
【００９６】このように、サイドウォール酸化膜４２の
表面には、なだらかな段差が形成されているので、図６
を用いて説明したように、ゲート電極となるポリシリコ
ン層を形成する場合に、ポリシリコン層の密着性が良好
となり、ゲート電極が剥離するなどの問題を解消でき
る。
【００９７】また、図１３の領域Ａに示すように、ＦＳ
ゲート酸化膜４３の端縁部は、なだらかな傾きを有して
いるので、この部分が急峻になっている場合に比べて以
下の点で有利である。すなわち、後の工程でポリシリコ
ン層を形成し、選択的にエッチングしてゲート電極を形
成する場合に（図７参照）、この部分に不要なポリシリ
コン層が残渣として残ることを防止できる効果が高く、
ポリシリコン層が残留することによる、ショートの発生
を低減して製造部留まりの低下を防止できる。
【００９８】＜Ａ−５．シリサイドプロテクション膜に
ついて＞ここで、シリサイドプロテクション膜１１につ
いて説明する。図１４に半導体集積回路の一例として、
インバータ回路Ｃ２とそれを保護する保護回路Ｃ１とを
示す。
【００９９】保護回路Ｃ１は、ＰチャネルＭＯＳトラン
ジスタＰ１とＮチャネルＭＯＳトランジスタＮ１とを直
列に接続して構成され、両者を接続するノードＮＤ１に
入力パッドＰＤが接続されている。ＰチャネルＭＯＳト
ランジスタＰ１のゲート電極は電源電位（Ｖｃｃ）に接
続され常時ＯＦＦ状態となっている。ＮチャネルＭＯＳ
トランジスタＮ１のゲート電極は接地電位に接続され常
時ＯＦＦ状態となっている。
【０１００】インバータ回路Ｃ２は、ＰチャネルＭＯＳ
トランジスタＰ２とＮチャネルＭＯＳトランジスタＮ２
とを直列に接続して構成され、両者の接続ノードＮＤ２
は図示しない他の回路に接続されている。そして、Ｐチ
ャネルＭＯＳトランジスタＰ２およびＮチャネルＭＯＳ
トランジスタＮ２のゲート電極は保護回路Ｃ１のノード
ＮＤ１に接続されている。
【０１０１】ここで、入力パッドＰＤからサージ電圧が
入力した場合を想定する。サージ電圧は通常のＭＯＳト
ランジスタの動作電圧に比べてはるかに高い電圧である
ので、保護回路Ｃ１がなければ、サージ電圧はインバー
タ回路Ｃ２のＰチャネルＭＯＳトランジスタＰ２および
ＮチャネルＭＯＳトランジスタＮ２のゲート電極に印加
され、両者のゲート絶縁が破壊される恐れがある。しか
し、保護回路Ｃ１の存在により、サージ電圧が印加され
ると、ＰチャネルＭＯＳトランジスタＰ１およびＮチャ
ネルＭＯＳトランジスタＮ１のソース・ドレイン間がブ
レークダウンして電流が流れ、インバータ回路Ｃ２にサ
ージ電圧が印加されるのを防止できる。
【０１０２】保護回路Ｃ１はこのような動作をするの
で、サージ電圧がソース・ドレイン間に加わることにな
り、これがシリサイドプロテクション膜を必要とする理
由になる。
【０１０３】図１５にＭＯＳトランジスタの平面構成を
示す。ＭＯＳトランジスタは細長形状のゲート電極ＧＥ
を中央に配設し、その短手方向の両外側にソース・ドレ
イン領域ＳＤが配設された構成となっている。一般に
は、ソース・ドレイン領域ＳＤと、図示しないコンタク
トホールとの接触抵抗を低減するために、ソース・ドレ
イン領域ＳＤの表面にシリサイド膜ＳＦを形成している
が、保護回路Ｃ１を構成するＭＯＳトランジスタにおい
ては、シリサイド膜が不具合をもたらす。
【０１０４】図１５に示す領域Ａの拡大図を図１２に示
す。シリサイド膜ＳＦは一般に多結晶構造であり、図１
６に示すように大小のシリサイドの結晶粒子ＧＲで構成
されている。従って結晶粒界においては各粒子の形状が
反映され、起伏を有している。ゲート電極ＧＥの端縁部
に沿ったシリサイド膜ＳＦの端縁部においても同様であ
り、図１６に示すように、ゲート電極ＧＥを間に挟んで
結晶粒子ＧＲが対向している。このような構造におい
て、サージ電圧が印加されると、ゲート電極ＧＥの両側
の結晶粒子ＧＲの突起部間（矢示間）にサージ電流の集
中が起こり、その部分が集中的に破壊されて、ＭＯＳト
ランジスタの動作が不良となり保護回路として機能が失
われる。このような理由から、保護回路のソース・ドレ
イン領域の表面にはシリサイド膜を形成しないことと
し、その代わりに、シリサイドプロテクション膜を形成
するものである。
【０１０５】しかし、保護回路以外の半導体集積回路、
例えばインバータ回路Ｃ２においては、ソース・ドレイ
ン領域の表面にはシリサイド膜を形成する必要があり、
そこでは、先に説明したようにシリサイド膜の形成に先
だってシリサイドプロテクション膜の除去工程が必要と
なる。
【０１０６】＜Ｂ．実施の形態２＞ ＜Ｂ−１．装置構成＞本発明に係る実施の形態２とし
て、図１７〜図２４を用いてフィールド分離構造を有す
る半導体装置Ｍ２００の製造工程を説明しつつ、半導体
装置Ｍ２００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ２００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０１０７】＜Ｂ−２．製造方法＞まず、図１７に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、酸化膜ＯＦ１、窒化膜
ＮＦ２、不純物（例えばリン）がドープされたポリシリ
コン層ＰＳ１、酸化膜ＯＦ２を順に形成し、酸化膜ＯＦ
２の上に、パターニングされたレジストマスクＲ１を形
成する。
【０１０８】ここで、窒化膜ＮＦ２はＣＶＤ法により２
００オングストロームの厚さに形成する。なお、酸化膜
ＯＦ１、ポリシリコン層ＰＳ１、酸化膜ＯＦ２の厚さお
よび形成方法は実施の形態１を用いて説明したものと同
じであるので、説明は省略する。
【０１０９】そして、図１８に示す工程において、レジ
ストマスクＲ１をマスクとして異方性エッチング（ドラ
イエッチング）により酸化膜ＯＦ２を選択的に除去し
て、ＦＳ上部酸化膜４１を形成する。
【０１１０】次に、レジストマスクＲ１を除去し、ＦＳ
上部酸化膜４１をマスクとして、異方性エッチング（ド
ライエッチング）によりポリシリコン層ＰＳ１を選択的
に除去し、ＦＳ電極５を形成する。
【０１１１】そして、図１９に示す工程において、窒化
膜ＮＦ２、ＦＳ上部酸化膜４１、ＦＳ電極５を覆うよう
にＣＶＤ法により酸化膜ＯＦ３を形成する。なお、酸化
膜ＯＦ３の厚さは１５００〜２０００オングストローム
である。
【０１１２】そして、図２０に示す工程において、異方
性エッチング（ドライエッチング）により酸化膜ＯＦ３
を除去することで、ＦＳ上部酸化膜４１およびＦＳ電極
５の側面にサイドウォール酸化膜４２を形成する。
【０１１３】次に、図２１に示す工程において、ＦＳ電
極５およびサイドウォール酸化膜４２の下部だけに残る
ように窒化膜ＮＦ２をエッチングし、ＦＳ下部窒化膜１
６（耐酸化性膜）を形成する。なお、窒化膜ＮＦ２のエ
ッチングには、例えば、熱リン酸によるウエットエッチ
ングを用いるので、オーバーエッチングにより、ＦＳ下
部窒化膜１６の端縁部はサイドウォール酸化膜４の端縁
部よりも若干後退している。
【０１１４】次に、図２２に示す工程において、ＦＳ下
部窒化膜１６の下部だけに残るように酸化膜ＯＦ１をエ
ッチングし、ＦＳゲート酸化膜４３を形成する。なお、
酸化膜ＯＦ１のエッチングには、例えば、フッ酸熱（Ｈ
Ｆ）によるウエットエッチングを用いるので、オーバー
エッチングにより、ＦＳゲート酸化膜４３の端縁部はＦ
Ｓ下部窒化膜１６の端縁部よりも若干後退している。な
お、この後退量が多いと、後の工程でゲート電極を形成
する際に、不要なポリシリコン層が残渣として残るの
で、ウエットエッチング時間ができるだけ短くなるよう
にする。そのためには、例えば、酸化膜ＯＦ１の厚みを
窒化膜ＮＦ２の半分、例えば１００オングストローム程
度に設定する。
【０１１５】次に、図２３に示すように、ＳＯＩ層３の
表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱酸化法
により形成する。酸化膜ＯＦ４の形成に際して、酸化剤
である酸素はサイドウォール酸化膜４２、ＦＳゲート酸
化膜４３を通過するが、ＦＳ電極５の下部にはＦＳ下部
窒化膜１６が形成されているので、ＦＳ電極５の下面側
が酸化されることはなく、酸化によってＦＳ電極５の実
質的な厚さが減少する割合が低減する。また、ＦＳ電極
５の端縁部が酸化されないので、ＦＳ電極５が、上方に
反り返った形状になることが防止される。
【０１１６】なお、サイドウォール酸化膜４２下部のＳ
ＯＩ層３は酸化されるが、ＦＳ電極５よりは酸化されに
くく、またサイドウォール酸化膜４２の下部にはＦＳ下
部窒化膜１６が延在しているので、ＦＳゲート酸化膜４
３の端縁部の厚みの増加は少ない。
【０１１７】次に、酸化膜ＯＦ４およびＦＳ絶縁層４の
上部にＣＶＤ法により、ゲート電極６となるポリシリコ
ン層ＰＳ２を形成し、異方性エッチング（ドライエッチ
ング）によりポリシリコン層ＰＳ２を選択的に除去し、
ゲート電極６を形成する。そして、ゲート電極６をマス
クとして酸化膜ＯＦ４を選択的に除去することで、ゲー
ト酸化膜１０を形成する。
【０１１８】このとき、オーバーエッチングにより、Ｆ
Ｓ上部酸化膜４１も部分的に除去され、ＦＳ上部酸化膜
４１の厚みが部分的に薄くなる。この状態で、ゲート電
極６の側面に、ソース・ドレイン層内に低ドープドレイ
ン層（以後、ＬＤＤ層と呼称）を形成するためのサイド
ウォール酸化膜６１を形成する。サイドウォール酸化膜
６１の形成は、ゲート電極６を覆うように酸化膜を形成
した後、異方性エッチング（ドライエッチング）により
除去することで、図２３に示すように、ゲート電極６の
側面に自己整合的に形成する。このとき、オーバーエッ
チングによりＦＳ上部酸化膜４１が、さらに除去され
る。
【０１１９】次に、シリサイドプロテクション膜１１を
全面に渡って形成する。そして異方性エッチング（ドラ
イエッチング）により選択的に除去することで、所定の
ソース・ドレイン層の表面を覆うようにするが、その
際、図２４に示すように、サイドウォール酸化膜４２、
ＦＳ下部窒化膜１６、ＦＳゲート酸化膜４３の側面にも
自己整合的に形成されることになる。このシリサイドプ
ロテクション膜１１の形成に際して、オーバーエッチン
グによりＦＳ上部酸化膜４１がさらに除去されるが、Ｆ
Ｓ電極５は平坦であるので、ＦＳ上部酸化膜４１が部分
的に極めて薄くなるという状態、あるいは部分的にほと
んど除去されるという状態にはならない。
【０１２０】この状態で、ゲート電極６の上部表面およ
び図示しないソース・ドレイン層の表面に自己整合的に
シリサイド膜１２を、例えば８００オングストロームの
厚さに形成するが、シリサイド膜は、酸化膜の表面には
形成されないので、図２４に示すように、シリサイド膜
１２がＦＳ電極５の上面に形成されることはない。
【０１２１】＜Ｂ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ２００においては、シリサイド膜
１２がＦＳ電極５の表面に形成されることが防止される
ので、シリサイド膜１２が剥離して導電性のダストとな
ることが防止され、半導体装置上に残留して、半導体装
置の動作特性に悪影響を及ぼすことが防止される。ま
た、シリサイド膜１２の剥離に伴ってＦＳ電極５が部分
的に失われることでＦＳ電極５の断線という状態を招く
ことが防止される。
【０１２２】＜Ｂ−４．変形例＞図１７〜図２４を用い
て説明した本発明に係る実施の形態２においては、図２
０に示す工程において、異方性エッチング（ドライエッ
チング）により酸化膜ＯＦ３を除去し、図２１および図
２２に示す工程において、ウエットエッチングにより窒
化膜ＮＦ２および酸化膜ＯＦ１を除去する例を説明し
た。このとき、ＦＳ上部酸化膜４１の幅寸法を、ＦＳ電
極５の幅寸法よりも小さく形成しておくことで、以下に
説明するような特徴的作用効果を得ることができる。
【０１２３】なお、ＦＳ上部酸化膜４１の幅寸法を、Ｆ
Ｓ電極５の幅寸法よりも若干小さく形成するための工程
は、実施の形態１において図１０を用いて説明している
ので、重複する説明は省略する。
【０１２４】図２５に、窒化膜ＮＦ２、ＦＳ上部酸化膜
４１、ＦＳ電極５を覆うように酸化膜ＯＦ３を形成した
状態を示す。
【０１２５】そして、図２６に示すように、酸化膜ＯＦ
３をドライエッチングにより所定の厚さになるまで除去
する。
【０１２６】次に、図２７に示す工程において、ＦＳ電
極５およびサイドウォール酸化膜４２の下部だけに残る
ように窒化膜ＮＦ２をエッチングし、ＦＳ下部窒化膜１
６を形成する。なお、窒化膜ＮＦ２のエッチングには、
例えば、熱リン酸によるウエットエッチングを用いるの
で、オーバーエッチングにより、ＦＳ下部窒化膜１６の
端縁部はサイドウォール酸化膜４の端縁部よりも若干後
退している。
【０１２７】次に、図２８に示す工程において、ＦＳ下
部窒化膜１６の下部だけに残るように酸化膜ＯＦ１をエ
ッチングし、ＦＳゲート酸化膜４３を形成する。なお、
酸化膜ＯＦ１のエッチングには、例えば、フッ酸熱（Ｈ
Ｆ）によるウエットエッチングを用いるので、オーバー
エッチングにより、ＦＳゲート酸化膜４３の端縁部はＦ
Ｓ下部窒化膜１６の端縁部よりも若干後退している。
【０１２８】この酸化膜のウエットエッチングは、酸化
膜ＯＦ３が形成される際の履歴を逆に辿るように進む。
これについては実施の形態１において説明しているの
で、重複する説明は省略する。酸化膜のウエットエッチ
ングにより、サイドウォール酸化膜４２の表面に、ＦＳ
上部酸化膜４１の幅寸法とＦＳ電極５の幅寸法の違いに
起因する段差を反映して、なだらかな段差が形成される
ことになる。
【０１２９】このように、サイドウォール酸化膜４２の
表面には、なだらかな段差が形成されているので、図２
３を用いて説明したように、ゲート電極となるポリシリ
コン層を形成する場合に、ポリシリコン層の密着性が良
好となり、ゲート電極が剥離するなどの問題を解消でき
る。
【０１３０】＜Ｃ．実施の形態３＞ ＜Ｃ−１．装置構成＞本発明に係る実施の形態３とし
て、図２９〜図３８を用いてフィールド分離構造を有す
る半導体装置Ｍ３００の製造工程を説明しつつ、半導体
装置Ｍ３００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ３００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０１３１】＜Ｃ−２．製造方法＞まず、図２９に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、酸化膜ＯＦ１、不純物
（例えばリン）がドープされたポリシリコン層ＰＳ１、
酸化膜ＯＦ２、窒化膜ＮＦ３を順に形成し、窒化膜ＮＦ
３の上に、パターニングされたレジストマスクＲ１を形
成する。
【０１３２】ここで、酸化膜ＯＦ１は熱酸化法あるいは
ＣＶＤ法により２００オングストロームの厚さに、ポリ
シリコン層ＰＳ１はＣＶＤ法により５００オングストロ
ームの厚さに、酸化膜ＯＦ２はＣＶＤ法により１０００
オングストロームの厚さに、窒化膜ＮＦ３はＣＶＤ法に
より１００オングストロームの厚さに形成される。な
お、上に示す各層の厚さは一例であり、窒化膜ＮＦ３は
１００〜１０００オングストロームの範囲であれば良
い。なお、他の膜の厚さの範囲は実施の形態１において
説明しているので、重複する説明は省略する。
【０１３３】そして、図３０に示す工程において、レジ
ストマスクＲ１をマスクとして異方性エッチング（ドラ
イエッチング）により、窒化膜ＮＦ３、酸化膜ＯＦ２、
ポリシリコン層ＰＳ１を選択的に除去して、キャップ窒
化膜１７（第１の耐酸化性膜）、ＦＳ上部酸化膜４１、
ＦＳ電極５を形成する。
【０１３４】次に、レジストマスクＲ１を除去し、図３
１に示す工程において、酸化膜ＯＦ１、キャップ窒化膜
１７、ＦＳ上部酸化膜４１、ＦＳ電極５を覆うようにＣ
ＶＤ法により酸化膜ＯＦ３を形成する。なお、酸化膜Ｏ
Ｆ３の厚さは１５００〜２０００オングストロームであ
る。
【０１３５】そして、図３２に示す工程において、異方
性エッチング（ドライエッチング）により酸化膜ＯＦ３
を除去することで、キャップ窒化膜１７、ＦＳ上部酸化
膜４１およびＦＳ電極５の側面にサイドウォール酸化膜
４２を形成する。
【０１３６】なお、サイドウォール酸化膜４２の厚さ
は、キャップ窒化膜１７の厚さ分だけ厚く形成される。
従って、以下に示す酸化膜ＯＦ１のエッチングにおける
エッチングマージンを得ることができる。
【０１３７】その後、図３３に示す工程において酸化膜
ＯＦ１を除去する。酸化膜ＯＦ１はソース・ドレイン領
域をドライエッチングのプラズマに曝さないための保護
膜でもあり、バッファードＨＦ（フッ酸）を用いたウエ
ットエッチングにより除去する。この工程により、酸化
膜ＯＦ１はＦＳ電極５およびサイドウォール酸化膜４２
の下部だけに残り、ＦＳゲート酸化膜４３となる。な
お、ＦＳ上部酸化膜４１、サイドウォール酸化膜４２、
ＦＳゲート酸化膜４３によってＦＳ絶縁層４が構成され
る。
【０１３８】ここで、酸化膜ＯＦ３およびＯＦ１はバッ
ファードＨＦによりエッチングされるが、窒化膜、すな
わちキャップ窒化膜１７はバッファードＨＦによって
は、ほとんどエッチングされないので、ＦＳ上部酸化膜
４１の厚みが減少することが防止される。従って、後の
工程でＦＳ上部酸化膜４１の上部に形成されるゲート電
極６とＦＳ電極５との間の寄生容量が増大することが防
止され、また、ゲート電極６とＦＳ電極５との間の電気
的絶縁を十分に保つことができる。
【０１３９】また、サイドウォール酸化膜４２の厚さは
若干減少するが、もともと、サイドウォール酸化膜４２
はキャップ窒化膜１７の分だけ厚めに形成されているの
で、このエッチングで適正な厚みになる。なお、サイド
ウォール酸化膜４２が後退した分だけ、キャップ窒化膜
１７がＦＳ上部酸化膜４１の上面に突出することにな
る。
【０１４０】なお、バッファードＨＦ（フッ酸）は、フ
ッ化水素（ＨＦ）とフッ化アンモニウム（ＮＨ4Ｆ）と
の混合水溶液であり、希フッ酸に比べてシリコン酸化膜
のエッチングレートが安定しているという特徴を有して
いる。
【０１４１】次に、図３４に示す工程において、ＳＯＩ
層３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱
酸化法により形成する。酸化膜ＯＦ４の形成に際して、
酸化剤である酸素はサイドウォール酸化膜４２、ＦＳゲ
ート酸化膜４３を通過し、ＦＳ電極５の下面側を酸化す
るが、ＦＳ上部酸化膜４１の上面にはキャップ窒化膜１
７が形成されているので、ＦＳ上部酸化膜４１の上面側
から酸化剤が侵入することが防止され、ＦＳ電極５の上
面側が酸化される割合が減少し、酸化によってＦＳ電極
５の実質的な厚さが減少する割合が低減する。
【０１４２】なお、ＦＳ電極５の下部に達した酸素によ
ってＦＳ電極５は、その端縁部が酸化され、上方に反り
返った形状となる。これは、端縁部ほど酸化される割合
が多く、中央部に近づくほど酸化される割合が小さくな
ることに起因している。また、サイドウォール酸化膜４
２下部のＳＯＩ層３も酸化するので、ＦＳゲート酸化膜
４３の端縁部の厚みが増すことになる。
【０１４３】次に、図３５に示す工程において、酸化膜
ＯＦ４、キャップ窒化膜１７およびＦＳ絶縁層４の上部
にＣＶＤ法により、ゲート電極６となるポリシリコン層
ＰＳ２を１０００〜１５００オングストロームの厚さに
形成する。
【０１４４】次に、図３６に示す工程において、異方性
エッチング（ドライエッチング）によりポリシリコン層
ＰＳ２を選択的に除去し、ゲート電極６を形成する。こ
のとき、キャップ窒化膜１７に対するポリシリコン層Ｐ
Ｓ２のエッチングレートを大きくするように、エッチン
グ条件を選ぶ、例えば、エッチング温度やエッチングガ
スの種類を適宜選ぶことで、キャップ窒化膜１７のエッ
チングを防止して、ＦＳ上部酸化膜４１のエッチングを
防止することができる。
【０１４５】続いて、ゲート電極６をマスクとして酸化
膜ＯＦ４を選択的に除去することで、ゲート酸化膜１０
を形成する。
【０１４６】次に、ゲート電極６の側面に、ソース・ド
レイン層内に低ドープドレイン層（以後、ＬＤＤ層と呼
称）を形成するためのサイドウォール酸化膜６１を形成
する。サイドウォール酸化膜６１の形成は、ゲート電極
６を覆うように酸化膜を形成した後、異方性エッチング
（ドライエッチング）により除去することで、ゲート電
極６の側面に自己整合的に形成する。
【０１４７】このとき、キャップ窒化膜１７に対する酸
化膜のエッチングレートを大きくするように、エッチン
グ条件を選ぶ、例えばエッチングガスとしてフッ素系の
ガスを選択することで、キャップ窒化膜１７のエッチン
グを防止して、ＦＳ上部酸化膜４１のエッチングを防止
することができる。
【０１４８】次に、図３７に示す工程において、シリサ
イドプロテクション膜１１を全面に渡って形成する。そ
の形成方法は、基板の全面に渡って酸化膜を形成した
後、異方性エッチング（ドライエッチング）により選択
的に除去することで、所定のソース・ドレイン層の表面
を覆うようにするが、その際、図３８に示すように、Ｆ
Ｓ絶縁層４の側面（サイドウォール酸化膜４２およびＦ
Ｓゲート酸化膜４３の側面）にも自己整合的に形成され
ることになる。このシリサイドプロテクション膜１１の
形成に際しても、キャップ窒化膜１７に対する酸化膜の
エッチングレートを大きくするように、エッチング条件
を選ぶことで、キャップ窒化膜１７のエッチングを防止
して、ＦＳ上部酸化膜４１のエッチングを防止すること
ができる。
【０１４９】この状態で、ゲート電極６の上部表面およ
び図示しないソース・ドレイン層の表面に自己整合的に
シリサイド膜１２を、例えば８００オングストロームの
厚さに形成するが、ＦＳ上部酸化膜４１の上部にはキャ
ップ窒化膜１７が形成されており、ＦＳ上部酸化膜４１
が部分的に除去されてＦＳ電極５の表面が露出すること
はなく、シリサイド膜１２がＦＳ電極５の上面に形成さ
れることはない。
【０１５０】なお、シリサイド膜１２の形成方法は、例
えばコバルト（Ｃｏ）などの金属薄膜をポリシリコン層
やシリコン層の表面に堆積した後、７００℃の温度条件
で熱処理を行い、シリコンと金属とを反応させて形成す
る。
【０１５１】＜Ｃ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ３００においては、ＦＳ上部酸化
膜４１の上面にはキャップ窒化膜１７が形成されている
ので、製造過程において、ＦＳ上部酸化膜４１の厚みが
減少することが防止されるので、ゲート電極６とＦＳ電
極５との間の寄生容量が増大することが防止され、装置
の動作速度の低下を防止でき、また、ゲート電極６とＦ
Ｓ電極５との間の電気的絶縁を十分に保つことができる
ので、これらの電極間の短絡故障を防止できる。
【０１５２】また、キャップ窒化膜１７の存在により、
ＦＳ上部酸化膜４１の上面側から酸化剤が侵入すること
が防止され、ＦＳ電極５の上面側が酸化される割合が減
少し、酸化によってＦＳ電極５の実質的な厚さが減少す
る割合が低減するので、ＦＳ電極５の電気抵抗の増加を
抑制できる。
【０１５３】また、半導体装置Ｍ３００においては、シ
リサイド膜１２がＦＳ電極５の表面に形成されることが
防止されるので、シリサイド膜１２が剥離して導電性の
ダストとなることが防止され、半導体装置上に残留し
て、半導体装置の動作特性に悪影響を及ぼすことが防止
される。また、シリサイド膜１２の剥離に伴ってＦＳ電
極５が部分的に失われることでＦＳ電極５の断線という
状態を招くことが防止され、装置動作時において十分な
フィールド分離効果を得ることができる。
【０１５４】＜Ｃ−４．変形例＞図２９〜図３８を用い
て説明した本発明に係る実施の形態３においては、キャ
ップ窒化膜として窒化膜を使用する例について説明した
が、窒化膜の代わりに、酸化窒化膜（ＳｉＯＮ）を使用
しても、上記と同様の作用効果を得ることができる。
【０１５５】酸化窒化膜はＳｉＯ2とＳｉ3Ｎ4の中間的
な性質を有した絶縁物であり、ＣＶＤ法、あるいはＳｉ
3Ｎ4の熱酸化により形成する。
【０１５６】＜Ｄ．実施の形態４＞ ＜Ｄ−１．装置構成＞本発明に係る実施の形態４とし
て、図３９〜図４２を用いてフィールド分離構造を有す
る半導体装置Ｍ４００の製造工程を説明しつつ、半導体
装置Ｍ４００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ４００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０１５７】また、図２９〜図３８を用いて説明した本
発明に係る実施の形態３と同一の構成については同一の
符号を付し、重複する説明は省略する。
【０１５８】＜Ｄ−２．製造方法＞まず、図３９に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、酸化膜ＯＦ１、窒化膜
ＮＦ４、不純物（例えばリン）がドープされたポリシリ
コン層ＰＳ１、酸化膜ＯＦ２、窒化膜ＮＦ３を順に形成
し、窒化膜ＮＦ３の上に、パターニングされたレジスト
マスクＲ１を形成する。
【０１５９】ここで、窒化膜ＮＦ３およびＮＦ４はＣＶ
Ｄ法により１００オングストロームの厚さに形成され
る。なお、上記窒化膜ＮＦ３およびＮＦ４の厚さは一例
であり、１００〜１０００オングストロームの範囲であ
れば良い。なお、他の膜の厚さの範囲は実施の形態１に
おいて説明しているので、重複する説明は省略する。
【０１６０】そして、レジストマスクＲ１をマスクとし
て異方性エッチング（ドライエッチング）により、窒化
膜ＮＦ３、酸化膜ＯＦ２、窒化膜ＮＦ４、ポリシリコン
層ＰＳ１を選択的に除去して、キャップ窒化膜１７（第
１の耐酸化性膜）、ＦＳ上部酸化膜４１、ＦＳ上部窒化
膜１８（第２の耐酸化性膜）、ＦＳ電極５を形成する。
【０１６１】次に、レジストマスクＲ１を除去し、酸化
膜ＯＦ１、キャップ窒化膜１７、ＦＳ上部酸化膜４１、
ＦＳ上部窒化膜１８、ＦＳ電極５を覆うようにＣＶＤ法
により、厚さ１５００〜２０００オングストロームの酸
化膜を形成する。その後、異方性エッチング（ドライエ
ッチング）により当該酸化膜を除去することで、図４０
に示すように、キャップ窒化膜１７、ＦＳ上部酸化膜４
１、ＦＳ上部窒化膜１８、およびＦＳ電極５の側面にサ
イドウォール酸化膜４２を形成する。
【０１６２】なお、サイドウォール酸化膜４２の厚さ
は、キャップ窒化膜１７およびＦＳ上部窒化膜１８の厚
さ分だけ厚く形成される。従って、以下に示す酸化膜Ｏ
Ｆ１のエッチングにおけるエッチングマージンを得るこ
とができる。
【０１６３】その後、図４１に示す工程において酸化膜
ＯＦ１を除去する。酸化膜ＯＦ１はソース・ドレイン領
域をドライエッチングのプラズマに曝さないための保護
膜でもあり、バッファードＨＦ（フッ酸）を用いたウエ
ットエッチングにより除去する。この工程により、酸化
膜ＯＦ１はＦＳ電極５およびサイドウォール酸化膜４２
の下部だけに残り、ＦＳゲート酸化膜４３となる。な
お、ＦＳ上部酸化膜４１、サイドウォール酸化膜４２、
ＦＳゲート酸化膜４３によってＦＳ絶縁層４が構成され
る。
【０１６４】ここで、酸化膜ＯＦ３およびＯＦ１はバッ
ファードＨＦによりエッチングされるが、窒化膜、すな
わちキャップ窒化膜１７はバッファードＨＦによって
は、ほとんどエッチングされないので、ＦＳ上部酸化膜
４１の厚みが減少することが防止される。従って、後の
工程でＦＳ上部酸化膜４１の上部に形成されるゲート電
極６とＦＳ電極５との間の寄生容量が増大することが防
止され、また、ゲート電極６とＦＳ電極５との間の電気
的絶縁を十分に保つことができる。
【０１６５】また、サイドウォール酸化膜４２の厚さは
若干減少するが、もともと、サイドウォール酸化膜４２
はキャップ窒化膜１７の分だけ厚めに形成されているの
で、このエッチングで適正な厚みになる。なお、サイド
ウォール酸化膜４２が後退した分だけ、キャップ窒化膜
１７がＦＳ上部酸化膜４１の上面に突出することにな
る。
【０１６６】次に、ＳＯＩ層３の表面にゲート酸化膜１
０となる酸化膜を熱酸化法により形成する。この酸化膜
の形成に際して、酸化剤である酸素はサイドウォール酸
化膜４２、ＦＳゲート酸化膜４３を通過し、ＦＳ電極５
の下面側を酸化するが、ＦＳ上部酸化膜４１の上面には
キャップ窒化膜１７が形成され、さらにＦＳ電極５の上
面にはＦＳ上部窒化膜１８が形成されているので、ＦＳ
上部酸化膜４１の上面側から酸化剤が侵入することが防
止され、例え酸化剤が侵入してもＦＳ電極５の上面側が
酸化されることが防止される。
【０１６７】なお、ＦＳ電極５の下部に達した酸素によ
ってＦＳ電極５は、その端縁部が酸化され、上方に反り
返った形状となる。これは、端縁部ほど酸化される割合
が多く、中央部に近づくほど酸化される割合が小さくな
ることに起因している。また、サイドウォール酸化膜４
２下部のＳＯＩ層３も酸化するので、ＦＳゲート酸化膜
４３の端縁部の厚みが増すことになる。
【０１６８】以後の工程は、本発明に係る実施の形態３
において図３５〜図３８を用いて説明した工程と同様で
あり、ゲート電極６を選択的に形成する工程、ゲート電
極６の側面にサイドウォール酸化膜６１を形成する工
程、シリサイドプロテクション膜１１を選択的に形成す
る工程、シリサイド膜１２を選択的に形成する工程を経
て、図４２に示す半導体装置Ｍ４００を得る。
【０１６９】＜Ｄ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ４００においては、キャップ窒化
膜１７の存在により、ＦＳ上部酸化膜４１の厚みが減少
することが防止されることによる作用効果、およびシリ
サイド膜１２がＦＳ電極５の表面に形成されることが防
止されることによる作用効果については実施の形態３と
同様であるが、ＦＳ電極５の上面にはＦＳ上部窒化膜１
８が形成されているので、ＦＳ電極５の上面側が酸化さ
れることが防止され、酸化によってＦＳ電極５の実質的
な厚さが減少する割合をさらに低減することができる。
【０１７０】なお、キャップ窒化膜およびＦＳ上部窒化
膜においては、窒化膜の代わりに、酸化窒化膜（ＳｉＯ
Ｎ）を使用しても良いことは言うまでもない。
【０１７１】＜Ｅ．実施の形態５＞ ＜Ｅ−１．装置構成＞本発明に係る実施の形態５とし
て、図４３〜図４５を用いてフィールド分離構造を有す
る半導体装置Ｍ５００の製造工程を説明しつつ、半導体
装置Ｍ５００の構成および特徴的作用効果について説明
する。なお、図２９〜図３８を用いて説明した本発明に
係る実施の形態３と同一の構成については同一の符号を
付し、重複する説明は省略する。
【０１７２】＜Ｅ−２．製造方法＞図４３に示す工程に
おいて、キャップ窒化膜１７（第１の耐酸化性膜）およ
びＦＳ絶縁膜４の上部から窒素（Ｎ）イオンの注入を行
うことで、図４４に示すように、少なくともサイドウォ
ール酸化膜４２の表面に窒化膜に近い構成のサイドウォ
ール保護膜１９（第２の耐酸化性膜）を形成する。な
お、図４３に示す構成に至るまでの工程は、実施の形態
３において、図２９〜図３３を用いて説明した工程と同
一であるので、重複する説明は省略する。
【０１７３】ここで、窒素（Ｎ）イオンの注入条件は、
エネルギーが２０〜６０ｋｅＶで、注入後の密度が１×
１０14〜１×１０20／ｃｍ3となるように行う。このよ
うにして形成されたサイドウォール保護膜１９は、窒化
膜と同様に酸素の通過を妨げる特性を有している。
【０１７４】次に、ＳＯＩ層３の表面にゲート酸化膜１
０となる酸化膜を熱酸化法により形成する。この酸化膜
の形成に際して、酸化剤である酸素は、キャップ窒化膜
１７もサイドウォール保護膜１９も通過できないので、
ＦＳ電極５の上面側および下面側は酸化されない。唯
一、ＦＳゲート酸化膜４３の端縁部の側面から酸素が侵
入するが、その量はわずかであり、ＦＳ電極５を酸化す
るには至らない。
【０１７５】なお、上方からの窒素イオンの注入に加え
て、斜め方向からも窒素イオンを注入することで、ＦＳ
ゲート酸化膜４３の端縁部側面にも、窒化膜に近い構成
の保護膜を形成することで、酸素の侵入を極力防止し
て、ＦＳ電極５の酸化を防止できる。
【０１７６】従って、ＦＳ電極５の端縁部が上方に反り
返った形状となることが防止されるとともに、ＦＳ電極
５の実質的な厚みが減少することが防止される。
【０１７７】以後の工程は、本発明に係る実施の形態３
において図３５〜図３８を用いて説明した工程と同様で
あり、ゲート電極６を選択的に形成する工程、ゲート電
極６の側面にサイドウォール酸化膜６１を形成する工
程、シリサイドプロテクション膜１１を選択的に形成す
る工程、シリサイド膜１２を選択的に形成する工程を経
て、図４５に示す半導体装置Ｍ５００を得る。
【０１７８】＜Ｅ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ５００においては、キャップ窒化
膜１７の存在により、ＦＳ上部酸化膜４１の厚みが減少
することが防止されることによる作用効果、およびシリ
サイド膜１２がＦＳ電極５の表面に形成されることが防
止されることによる作用効果については実施の形態３と
同様であるが、キャップ窒化膜１７およびサイドウォー
ル保護膜１９の存在により以下に示すさらなる作用効果
が得られる。
【０１７９】すなわち、ＦＳ電極５の上面側および下面
側が酸化されることが防止され、ＦＳ電極５の端縁部が
上方に反り返った形状となることが防止されるので、部
分的にゲート電極６との距離が狭くなり、ゲート電極６
との間の寄生容量の増大や、絶縁破壊を招くことが防止
される。
【０１８０】また、酸化によってＦＳ電極５の実質的な
厚さが減少することが防止されるので、ＦＳ電極５の電
気抵抗の増加を防止できる。
【０１８１】また、サイドウォール保護膜１９の存在に
より、ゲート電極６の形成工程、サイドウォール酸化膜
６１の形成工程、シリサイドプロテクション膜１１の形
成工程において、オーバーエッチングによりサイドウォ
ール酸化膜４２が部分的に除去されることを防止でき
る。
【０１８２】＜Ｅ−４．変形例１＞以上説明した実施の
形態５においては、窒素イオン注入により、サイドウォ
ール酸化膜４２の表面に窒化膜に近い構成のサイドウォ
ール保護膜１９を形成する例について説明したが、サイ
ドウォール保護膜１９に代えて、サイドウォール酸化膜
４２の表面に窒化膜で構成されたサイドウォール表面窒
化膜２０（第２の耐酸化性膜）を形成するようにしても
良い。
【０１８３】その一例を、図４６〜図４８を用いて説明
する。まず、図４６に示すように、ＦＳ上部酸化膜４１
およびＦＳ電極５の側面にサイドウォール酸化膜４２を
形成する。このとき、サイドウォール酸化膜４２は、後
に形成するサイドウォール窒化膜２０の厚みを考慮し
て、ＦＳ上部酸化膜４１の側面を完全に覆わないように
しておく。なお、図４６に示す構成に至るまでの工程
は、実施の形態３において、図２９〜図３２を用いて説
明した工程と同一であるので、重複する説明は省略す
る。
【０１８４】次に、図４７に示す工程において、サイド
ウォール酸化膜４２の表面に、窒化膜で構成されたサイ
ドウォール表面窒化膜２０を形成する。サイドウォール
表面窒化膜２０は、全面に渡って、ＣＶＤ法により、例
えば厚さが１０００オングストローム程度の窒化膜を形
成した後、異方性エッチングにより、サイドウォール酸
化膜４２の表面以外の窒化膜を除去することで得られ
る。
【０１８５】その後、図４８に示す工程において酸化膜
ＯＦ１を、バッファードＨＦ（フッ酸）を用いたウエッ
トエッチングにより除去する。この工程により、酸化膜
ＯＦ１はＦＳ電極５およびサイドウォール酸化膜４２の
下部だけに残り、ＦＳゲート酸化膜４３となる。
【０１８６】ここで、酸化膜ＯＦ１はバッファードＨＦ
によりエッチングされるが、窒化膜、すなわちキャップ
窒化膜１７およびサイドウォール表面窒化膜２０はバッ
ファードＨＦによっては、ほとんどエッチングされない
ので、ＦＳ上部酸化膜４１およびサイドウォール酸化膜
４２の厚みが減少することが防止される。
【０１８７】＜Ｅ−５．変形例２＞なお、以上の説明で
は、サイドウォール表面窒化膜２０の形成において、厚
さが１０００オングストローム程度の窒化膜を形成する
例について説明したが、窒化膜の厚さは、もっと薄くて
も良い。
【０１８８】その一例を、図４９〜図５２を用いて説明
する。まず、図４９に示すように、キャップ窒化膜１
７、ＦＳ上部酸化膜４１およびＦＳ電極５の側面にサイ
ドウォール酸化膜（第２の酸化膜）４２Ａを形成する。
なお、図４９に示す構成に至るまでの工程は、実施の形
態３において、図２９〜図３２を用いて説明した工程
と、ほぼ同一であるので、重複する説明は省略する。た
だし、この場合のサイドウォール酸化膜４２Ａは、実施
の形態１〜４において説明したサイドウォール酸化膜４
２に比べて、その厚さは薄く形成されている。
【０１８９】次に、図５０に示す工程において、全面に
渡って、ＣＶＤ法により、例えば厚さが２００〜３００
オングストローム程度の窒化膜ＮＦ５を形成する。
【０１９０】その後、図５１に示す工程において、異方
性エッチングにより、サイドウォール酸化膜４２Ａの表
面以外の窒化膜ＮＦ５を除去することで、サイドウォー
ル表面窒化膜２０Ａ（第２の耐酸化性膜）が得られる。
【０１９１】その後、図５２に示す工程において酸化膜
ＯＦ１を、バッファードＨＦ（フッ酸）を用いたウエッ
トエッチングにより除去する。この工程により、酸化膜
ＯＦ１はＦＳ電極５およびサイドウォール酸化膜４２Ａ
の下部だけに残り、ＦＳゲート酸化膜４３となる。
【０１９２】ここで、酸化膜ＯＦ１はバッファードＨＦ
によりエッチングされるが、窒化膜、すなわちキャップ
窒化膜１７およびサイドウォール表面窒化膜２０Ａはバ
ッファードＨＦによっては、ほとんどエッチングされな
いので、ＦＳ上部酸化膜４１およびサイドウォール表面
酸化膜４２Ａの厚みが減少することが防止される。
【０１９３】＜Ｆ．実施の形態６＞ ＜Ｆ−１．装置構成＞本発明に係る実施の形態６とし
て、図５３〜図５７を用いてフィールド分離構造を有す
る半導体装置Ｍ６００の製造工程を説明しつつ、半導体
装置Ｍ６００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ６００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０１９４】＜Ｆ−２．製造方法＞まず、図５３に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、窒化膜ＮＦ６、不純物
（例えばリン）がドープされたポリシリコン層ＰＳ１、
窒化膜ＮＦ７を順に形成し、窒化膜ＮＦ７の上に、パタ
ーニングされたレジストマスクＲ１を形成する。
【０１９５】ここで、窒化膜ＮＦ６およびＮＦ７は、Ｃ
ＶＤ法によりそれぞれ２００オングストロームおよび３
００オングストロームの厚さに形成する。なお、窒化膜
ＮＦ６およびＮＦ７の厚さの範囲は１００〜１０００オ
ングストロームであれば良い。また、ポリシリコン層Ｐ
Ｓ１の厚さおよび形成方法は実施の形態１を用いて説明
したものと同じであるので、説明は省略する。
【０１９６】次に、図５４に示す工程において、窒化膜
ＮＦ７およびポリシリコン層ＰＳ１を選択的に除去し
て、ＦＳ上部窒化膜２１（第１の耐酸化性膜）およびＦ
Ｓゲート電極５を形成する。ここで、窒化膜ＮＦ６を残
すのは、エッチングによるＳＯＩ層３のダメージを低減
するためである。
【０１９７】次に、レジストマスクＲ１を除去した後、
図５５に示す工程において、窒化膜ＮＦ６、ＦＳ上部窒
化膜２１およびＦＳゲート電極５を覆うように、窒化膜
ＮＦ８をＣＶＤ法により形成する。
【０１９８】次に、図５６に示す工程において、窒化膜
ＮＦ８およびＮＦ６を異方性ドライエッチングにより除
去することで、ＦＳ上部窒化膜２１およびＦＳゲート電
極５の側面にサイドウォール窒化膜２２（第２の耐酸化
性膜）が形成され、サイドウォール窒化膜２２およびＦ
Ｓ電極５の下部にＦＳゲート窒化膜２３が形成されるこ
とになる。
【０１９９】このとき、オーバーエッチングによりサイ
ドウォール窒化膜２２の端縁部近傍のＳＯＩ層３が抉ら
れ、窪みＤＰが形成されることになる。なお、ＦＳ上部
窒化膜２１、サイドウォール窒化膜２２、およびＦＳゲ
ート窒化膜２３でＦＳ絶縁膜４Ａが構成される。
【０２００】次に、ＳＯＩ層３の表面にゲート酸化膜を
形成するのに先だって、ＳＯＩ層３の表面に形成された
自然酸化膜をウエットエッチングにより除去するが、こ
のとき、エッチング剤として例えばバッファードＨＦを
使用すれば、酸化膜はエッチングされるが、窒化膜、す
なわちＦＳ絶縁膜４Ａ（ＦＳ上部窒化膜２１、サイドウ
ォール窒化膜２２、およびＦＳゲート窒化膜２３）はバ
ッファードＨＦによっては、ほとんどエッチングされな
いので、ＦＳ絶縁膜４Ａの厚みが減少することが防止さ
れる。
【０２０１】そのため、サイドウォール窒化膜２２が後
退して、サイドウォール窒化膜２２の周囲にエッジ部が
形成されることが防止され、エッジ部に起因して発生す
るゲート酸化膜の破損などを防止でき、ゲート酸化膜に
対する信頼性を向上することができる。
【０２０２】また、ＦＳ電極５が窒化膜によって覆われ
ているので、上記ウエットエッチングの影響を受けず、
ＦＳ電極５の厚みが薄くなることを防止できる。
【０２０３】なお、サイドウォール窒化膜２２の形成
後、すなわちドライエッチング後に、窒素ガス（Ｎ2）
雰囲気で６００〜１２００℃の温度域で、１０〜６０分
の電気炉アニールを行ってもよい。また、１０００〜１
２００℃程度の温度域で、１０〜６０秒行う短時間アニ
ールと、上記電気炉アニールとを組み合わせても良い。
このアニールの目的は、サイドウォール窒化膜２２の形
成に伴う、基板表面のエッチングダメージを回復するこ
とにある。
【０２０４】また、エッチングダメージの除去に、ＣＦ
4を主成分とするケミカルドライエッチングを行い、Ｓ
ＯＩ層３の表面を１０〜３００オングストローム程度エ
ッチングしてもよい。通常、このケミカルエッチングで
は、シリコンをエッチングしながらシリコン酸化膜を堆
積してエッチングが進む。そのため、堆積したシリコン
酸化膜のウエットエッチング工程が必要となるが、ＦＳ
絶縁膜４ＡはバッファードＨＦなどのエッチング剤に対
して耐性があるので除去されない。
【０２０５】次に、ＳＯＩ層３の表面にゲート酸化膜１
０となる酸化膜を熱酸化法により形成する。この酸化膜
の形成に際して、酸化剤である酸素は、ＦＳ上部窒化膜
２１、サイドウォール窒化膜２２、およびＦＳゲート窒
化膜２３を通過できないので、ＦＳ電極５の上面側およ
び下面側は酸化されない。
【０２０６】従って、ＦＳ電極５の端縁部が上方に反り
返った形状となることが防止されるとともに、ＦＳ電極
５の実質的な厚みが減少することが防止される。
【０２０７】以後の工程は、本発明に係る実施の形態３
において図３５〜図３８を用いて説明した工程と同様で
あり、ゲート電極６を選択的に形成する工程、ゲート電
極６の側面にサイドウォール酸化膜６１を形成する工
程、シリサイドプロテクション膜１１を選択的に形成す
る工程、シリサイド膜１２を選択的に形成する工程を経
て、図５７に示す半導体装置Ｍ６００を得る。
【０２０８】なお、以上の説明ではＦＳ上部窒化膜２１
の厚さを３００オングストロームとしたが、ゲート電極
６との間の寄生容量の低減や、絶縁破壊を防止する必要
がある場合には、その厚さを１０００オングストローム
程度とすれば良い。
【０２０９】なお、上記各工程において、ＦＳ上部窒化
膜２１に対するオーバーエッチングを防ぐことが必要で
ある。すなわち、ゲート電極６の形成に際しては、ＦＳ
上部窒化膜２１に対するゲート電極材料（ポリシリコ
ン）のエッチングレートを大きくするようにエッチング
条件を選び、サイドウォール酸化膜６１の形成に際して
は、ＦＳ上部窒化膜２１に対する酸化膜のエッチングレ
ートを大きくするように、エッチング条件を選び、シリ
サイドプロテクション膜１１の形成に際しては、ＦＳ上
部窒化膜２１に対する酸化膜のエッチングレートを大き
くするように、エッチング条件を選ぶ。
【０２１０】＜Ｆ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ６００においては、ＦＳ絶縁膜４
Ａが窒化膜で構成されているので、ウエットエッチング
による自然酸化膜の除去に際して、サイドウォール窒化
膜２２の周囲にエッジ部が形成されることが防止され、
サイドウォール窒化膜２２が後退して、エッジ部に起因
して発生するゲート酸化膜の破損などを防止でき、ゲー
ト酸化膜に対する信頼性を向上することができる。
【０２１１】また、ゲート酸化膜１０の形成に際して、
酸化剤である酸素は、ＦＳ上部窒化膜２１、サイドウォ
ール窒化膜２２、およびＦＳゲート窒化膜２３を通過で
きないので、ＦＳ電極５の上面側および下面側は酸化さ
れず、ＦＳ電極５の端縁部が上方に反り返った形状とな
ることが防止されるので、部分的にゲート電極６との距
離が狭くなり、ゲート電極６との間の寄生容量の増大
や、絶縁破壊を招くことが防止される。
【０２１２】また、酸化によってＦＳ電極５の実質的な
厚さが減少することが防止されるので、ＦＳ電極５の電
気抵抗の増加を防止できる。
【０２１３】また、ＦＳ電極５の上部にＦＳ上部窒化膜
２１を形成しているので、ゲート電極６の形成工程、サ
イドウォール酸化膜６１の形成工程、シリサイドプロテ
クション膜１１の形成工程において、それぞれ先に説明
したようなエッチング条件を選ぶことで、オーバーエッ
チングによりＦＳ上部窒化膜２１が除去されることが防
止されるので、ゲート電極６とＦＳ電極５との間の寄生
容量が増大することが防止され、装置の動作速度の低下
を防止でき、また、ゲート電極６とＦＳ電極５との間の
電気的絶縁を十分に保つことができるので、これらの電
極間の短絡故障を防止できる。
【０２１４】また、上記エッチング条件を選ぶことで、
ゲート電極６の形成工程、サイドウォール酸化膜６１の
形成工程、シリサイドプロテクション膜１１の形成工程
において、オーバーエッチングによりサイドウォール窒
化膜２２が部分的に除去されることを防止できる。
【０２１５】また、ＦＳ電極５が露出することが防止さ
れるので、シリサイド膜１２がＦＳ電極５の表面に形成
されることが防止されるので、シリサイド膜１２が剥離
して導電性のダストとなることが防止され、半導体装置
上に残留して、半導体装置の動作特性に悪影響を及ぼす
ことが防止される。また、シリサイド膜１２の剥離に伴
ってＦＳ電極５が部分的に失われることでＦＳ電極５の
断線という状態を招くことが防止され、装置動作時にお
いて十分なフィールド分離効果を得ることができる。
【０２１６】＜Ｆ−４．変形例＞以上説明した本発明に
係る実施の形態６においては、図５４および図５５を用
いた説明では、レジストマスクＲ１を用いて、ＦＳ上部
窒化膜２２およびＦＳ電極５を同時に形成する例につい
て説明したが、レジストマスクＲ１でＦＳ上部窒化膜２
２のみをパターニングし、残りの膜についてはＦＳ上部
窒化膜２２をマスクとしてパターニングしても良い。
【０２１７】このようにすることで、レジストマスクＲ
１を使用した場合に生じる不具合を低減できる。すなわ
ち、レジストマスクＲ１を使用すると、レジストマスク
Ｒ１から放出される不純物がその下部の膜の側壁に付着
し、当該膜の幅寸法が大きくなる現象が発生する。これ
を多層に渡って繰り返すと、多層構造の断面形状が階段
状になり、レジストマスクＲ１の形状が正確に反映され
なくなるという可能性があった。しかし、レジストマス
クＲ１の使用を制限することで、このような不具合の発
生を低減することができる。
【０２１８】また、図５４および図５５を用いた説明で
は、窒化膜ＮＦ６を除去することなく、サイドウォール
窒化膜２２となる窒化膜ＮＦ８をＣＶＤ法により形成す
る例について示したが、ＦＳゲート窒化膜２３を形成し
た後に、サイドウォール窒化膜２２となる窒化膜ＮＦ８
を形成しても良い。
【０２１９】＜Ｇ．実施の形態７＞ ＜Ｇ−１．ＳＯＩデバイスの詳細説明＞本発明に係る実
施の形態１〜６においては、いずれもＳＯＩ基板上に形
成されたフィールド分離構造を有する半導体装置につい
て説明したが、ＳＯＩ基板の代わりにバルクシリコン基
板を使用しても同様の作用効果を得られることは言うま
でもない。
【０２２０】しかし、以下に説明する実施の形態７に示
す発明は、ＳＯＩ基板に形成されたフィールド分離構造
を有する半導体装置に適用することで、特に顕著な作用
効果を得ることができるものである。
【０２２１】ＳＯＩデバイスはチャネルがフローティン
グ状態になる構造を有しているので、基板浮遊効果（チ
ャネルがフローティングであるが故に引き起こされる現
象）により、例えばドレイン耐圧が劣化するという問題
点がある。この問題を解決するため、基板電極（ボディ
コンタクト電極）を設けて、基板、すなわちチャネルの
電位を固定する方法が有効である。そして、ボディコン
タクト電極を設けるための構成としては、フィールド分
離構造を有した半導体装置が最も適している。
【０２２２】図５８にフィールド分離構造を有するＳＯ
Ｉデバイスの一例の平面図を示す。図５８において、平
面視形状が矩形のＦＳ電極１１０に、開口部ＯＰ１が設
けられ、そこがＭＯＳトランジスタの活性領域となって
いる。そして、当該活性領域を２分するようにＭＯＳト
ランジスタのゲート電極２１０が形成されている。ゲー
ト電極２１０の両側面の外側に位置する活性領域は、そ
れぞれ、Ｓ／Ｄ領域３１０となる領域である。なお、Ｓ
／Ｄ領域３１０にはコンタクトホール５１０が接続され
る構成となっている。
【０２２３】また、ゲート電極２１０の長手方向の端縁
部はＦＳ電極１１０上にまで延在し、当該端縁部には、
コンタクトホール５１０が接続される構成となってい
る。
【０２２４】また、開口部ＯＰ１とは別個に開口部ＯＰ
２が設けられ、そこにはボディコンタクト電極を接続す
るためのコンタクトホール５１０が接続される構成とな
っている。
【０２２５】ここで、図５９および図６０に、図５８に
おけるＡ−Ａ線およびＢ−Ｂ線での断面構成をそれぞれ
示す。
【０２２６】図５９において、ＦＳ電極１１０は、ＳＯ
Ｉ基板ＯＢの上に形成されている。ＳＯＩ基板ＯＢは、
シリコン基板ＳＢと、その上部に形成された埋め込み酸
化層ＯＸとで構成される絶縁性基板と、該絶縁性基板の
上に形成されたＳＯＩ層（シリコンの単結晶層）ＳＬと
で構成されている。そしてＦＳ電極１１０は、ＳＯＩ層
ＳＬの表面に接して形成されたＦＳゲート酸化膜１１
１、該ＦＳゲート酸化膜１１１の上部に順に形成された
ＦＳ下部窒化膜１１２、ポリシリコン層１１３、ＦＳ上
部窒化膜１１４、ＦＳ上部酸化膜１１５を備えており、
これらの側面にはサイドウォール酸化膜１１６が形成さ
れている。
【０２２７】なお、このＳＯＩ基板ＯＢは、ＳＩＭＯＸ
法で形成されたものでもウエハ張合せ法で形成されたも
の、またいかなる形成方法で形成されたＳＯＩ基板であ
っても構わない。
【０２２８】そして、ＦＳ電極１１０の上部には、部分
的にポリシリコン層２１２が形成され、当該ポリシリコ
ン層２１２の上部にはサリサイド膜２１３が形成されて
いる。
【０２２９】また、ＦＳ電極１１０に設けられた開口部
ＯＰ２の底部のＳＯＩ層ＳＬの表面にはボディコンタク
ト電極となるサリサイド膜２１３が形成され、ＦＳ電極
１１０および開口部ＯＰ２を覆うように層間絶縁膜９１
０が形成されている。そして、開口部ＯＰ２のサリサイ
ド膜２１３の上部およびポリシリコン層２１２上のサリ
サイド膜２１３の上部には、層間絶縁膜９１０を貫通し
てコンタクトホール５１０が形成されている。
【０２３０】図６０において、２つのＦＳ電極１１０の
間のＳＯＩ層ＳＬの表面にはゲート酸化膜２１１が形成
され、当該ゲート酸化膜２１１上部からＦＳ電極１１０
の一部上部を覆うようにポリシリコン層２１２が形成さ
れている。そして、ポリシリコン層２１２の上部にはサ
リサイド膜２１３が形成されている。
【０２３１】ＦＳ電極１１０およびゲート電極２１０の
上部には層間絶縁膜９１０が形成され、ポリシリコン層
２１２の端縁部は、層間絶縁膜９１０を貫通してコンタ
クトホール５１０が形成されている。
【０２３２】ここで、図５８に示すような構成の半導体
装置において、基板電位の固定がどれだけ確実にできる
かは、トランジスタのチャネルとボディコンタクト電極
との間の抵抗値で決まる。すなわち、ＦＳ電極の下部の
ＳＯＩ層の抵抗値で決まることになる。
【０２３３】なお、ＦＳ電極の下部のＳＯＩ層の抵抗値
は、ＳＯＩ層の膜厚と、その不純物濃度、およびトラン
ジスタのチャネルとボディコンタクト電極との間の距離
に左右される。すなわち、図５８におけるＳＯＩ層ＳＬ
の膜厚と、その不純物濃度、およびサリサイド膜２１３
からポリシリコン層２１２の下部のＳＯＩ層ＳＬまでの
距離に左右される。なお、図５８においては、開口部Ｏ
Ｐ２の端縁部と、ゲート電極２１０の本体部との最短距
離Ｌを、トランジスタのチャネルとボディコンタクト電
極との間の距離としている。
【０２３４】ＦＳ電極の下部のＳＯＩ層の抵抗値を低減
するには、上記最短距離Ｌをできるだけ短くすることも
必要であるが、装置構成の関係上それが難しい場合に
は、ＳＯＩ層ＳＬの膜厚を厚くするか、ＳＯＩ層ＳＬの
不純物濃度を高めることになる。
【０２３５】しかし、トランジスタ特性の最適化のため
には、ＳＯＩ層ＳＬの膜厚には制限がある。例えば、約
１０００オングストローム程度にする必要がある。
【０２３６】また、ＳＯＩ層ＳＬの不純物濃度は、チャ
ネル領域の濃度に合わせて設定されるため、あまり高濃
度に設定できない。
【０２３７】しかし、以下に説明する本発明に係る実施
の形態７においては、これらの条件を満足させた上で、
ＦＳ電極の下部のＳＯＩ層の抵抗値を低減することがで
きるものである。
【０２３８】以下、本発明に係る実施の形態７として、
図６１〜図６３を用いてフィールド分離構造を有する半
導体装置Ｍ７００の製造工程を説明しつつ、半導体装置
Ｍ７００の構成および特徴的作用効果について説明す
る。なお、半導体装置Ｍ７００の基本的な構成について
は、図８２を用いて説明した半導体装置Ｍ９０と同様で
あるので、同一の構成には同一の符号を付し、重複する
説明は省略する。また、本発明はフィールド分離構造に
関するものであるので、以後の説明では、主としてフィ
ールド分離構造に関する構成について言及する。
【０２３９】＜Ｇ−２．製造方法＞図６１に示す構成に
至るまでの工程は、図５３〜図５５を用いて説明した本
発明に係る実施の形態７とほぼ同様であるので、重複す
る説明は省略する。
【０２４０】なお、図６１に示す工程において、サイド
ウォール窒化膜２２の端縁部近傍のＳＯＩ層３が抉ら
れ、窪みＤＰが形成されることも、実施の形態６と同様
である。
【０２４１】また、ＳＯＩ層３の表面にゲート酸化膜を
形成するのに先だって、ＳＯＩ層３の表面に形成された
自然酸化膜をウエットエッチングにより除去するが、こ
の際に、サイドウォール窒化膜２２の周囲にエッジ部が
形成されることが防止され、エッジ部に起因して発生す
るゲート酸化膜の破損などを防止でき、ゲート酸化膜に
対する信頼性を向上することができる点も実施の形態６
と同様である。
【０２４２】次に、図６２に示す工程において、ＳＯＩ
層３の表面に犠牲酸化膜ＳＯを形成する。この犠牲酸化
膜ＳＯは、ＣＶＤ法あるいは熱酸化により、７５０〜１
２００℃の温度条件で、１００〜５００オングストロー
ムの厚さに形成する。
【０２４３】犠牲酸化膜ＳＯを形成することでＳＯＩ層
３の表面のシリコンが消費されるので、犠牲酸化膜ＳＯ
を除去するとシリコンが消費された分だけＳＯＩ層３の
表面が後退することになる。この現象を積極的に利用す
れば、ＦＳ電極５の下部のＳＯＩ層３の厚みは厚く、チ
ャネル領域のＳＯＩ層３の厚みは適正値にすることがで
きる。
【０２４４】すなわち、図６２において、チャネル領域
（図６２中ではＦＳ電極５の下部以外のＳＯＩ層３内）
のＳＯＩ層３の厚みはＬ１であるのに対し、ＦＳ電極５
の下部の厚みは、Ｌ１よりも厚いＬ２となっている。
【０２４５】ここで、ＳＯＩ層３を形成する工程では、
ＳＯＩ層３の厚みを、トランジスタの動作特性に適した
厚みであるＬ１よりも厚いＬ２に設定しておき、犠牲酸
化膜ＳＯを除去することで、厚みがＬ１となるように犠
牲酸化膜ＳＯの厚みを設定すれば良い。
【０２４６】このようにすることで、チャネル領域のＳ
ＯＩ層３の厚みは適正値を保つという条件を満した上
で、ＦＳ電極５の下部のＳＯＩ層３の厚みを厚くするこ
とができ、ＦＳ電極５の下部のＳＯＩ層３の抵抗値を低
減することができる。
【０２４７】次に、犠牲酸化膜ＳＯをウエットエッチン
グにより除去した後、ＳＯＩ層３の表面にゲート酸化膜
１０となる酸化膜を熱酸化法により形成する。この酸化
膜の形成に際して、酸化剤である酸素は、ＦＳ上部窒化
膜２１、サイドウォール窒化膜２２、およびＦＳゲート
窒化膜２３を通過できないので、ＦＳ電極５の上面側お
よび下面側は酸化されない。
【０２４８】従って、ＦＳ電極５の端縁部が上方に反り
返った形状となることが防止されるとともに、ＦＳ電極
５の実質的な厚みが減少することが防止される。
【０２４９】また、犠牲酸化膜ＳＯの除去に際して、犠
牲酸化膜ＳＯは除去されるが、ＦＳ絶縁膜４Ａは除去さ
れないので、サイドウォール窒化膜２２の周囲にエッジ
部が形成されることもなく、ＦＳ電極５の厚みが減少す
ることもない。
【０２５０】以後の工程は、本発明に係る実施の形態３
において図３５〜図３８を用いて説明した工程と同様で
あり、ゲート電極６を選択的に形成する工程、ゲート電
極６の側面にサイドウォール酸化膜６１を形成する工
程、シリサイドプロテクション膜１１を選択的に形成す
る工程、シリサイド膜１２を選択的に形成する工程を経
て、図６３に示す半導体装置Ｍ７００を得る。
【０２５１】＜Ｇ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ７００においては、ＦＳ絶縁膜４
Ａが窒化膜で構成されていることによる作用効果につい
ては実施の形態６と同様であるが、自然酸化膜の除去後
に露出したＳＯＩ層３の表面に犠牲酸化膜ＳＯを形成す
ることで、チャネル領域のＳＯＩ層３の厚みは適正値を
保つという条件を満した上で、ＦＳ電極５の下部のＳＯ
Ｉ層３の厚みを厚くすることができ、ＦＳ電極５の下部
のＳＯＩ層３の抵抗値を低減することができる。
【０２５２】＜Ｇ−４．変形例＞以上説明した実施の形
態７においては、自然酸化膜の除去後に露出したＳＯＩ
層３の表面に犠牲酸化膜ＳＯを形成し、当該犠牲酸化膜
ＳＯを除去することで、チャネル領域のＳＯＩ層３の厚
みは適正値を保つという条件を満した上で、ＦＳ電極５
の下部のＳＯＩ層３の厚みを厚くする例について示した
が、犠牲酸化膜ＳＯを利用すれば、チャネル領域のＳＯ
Ｉ層３の不純物濃度は適正値を保つという条件を満した
上で、ＦＳ電極５の下部のＳＯＩ層３の不純物濃度を高
濃度に設定することもできる。
【０２５３】すなわち、まず、ＦＳ分離構造の形成に先
だって、ＳＯＩ層３内にチャネル領域に適した濃度より
も高い濃度となるように不純物を注入する。例えば、Ｎ
ＭＯＳトランジスタを形成する場合には、不純物として
ボロン（Ｂ）を使用し、エネルギー１０〜３０ＫｅＶ
で、ドーズ量が１×１０12〜５×１０13／ｃｍ2となる
条件で注入を行う。
【０２５４】その後、所定の工程を経て図６１に示す構
成を形成し、図６２に示す工程において、ＳＯＩ層３の
表面に犠牲酸化膜ＳＯを形成する。ここで、犠牲酸化膜
ＳＯがＳＯＩ層３Ｌ中の不純物を吸収するという作用を
積極的に利用することで、チャネル領域（図６２中では
ＦＳ電極５の下部以外のＳＯＩ層３内）の不純物濃度
は、チャネル領域に適した濃度に設定し、ＦＳ電極５下
部のＳＯＩ層３内の不純物濃度は、ＦＳ電極の形成前に
設定した高い濃度（当初の濃度）を保つという効果が得
られる。
【０２５５】すなわち、犠牲酸化膜ＳＯによってＳＯＩ
層３内の不純物が吸収されるので、チャネル領域におい
ては不純物濃度がＦＳゲート電極の形成前に設定した濃
度よりも低くなる。ここで、犠牲酸化膜ＳＯによる不純
物の吸収量を考慮し、チャネル領域においては不純物が
吸収されることで適正な不純物濃度となるように当初の
濃度を設定しておけば良い。
【０２５６】このように、犠牲酸化膜ＳＯがＳＯＩ層３
中の不純物を吸収するという作用を積極的に利用するこ
とで、チャネル領域の不純物濃度は適正値を保つという
条件を満たした上で、ＦＳ電極５の下部のＳＯＩ層３内
の不純物濃度を高くすることができ、ＦＳ電極５の下部
のＳＯＩ層３の抵抗値を低減することができる。
【０２５７】なお、犠牲酸化膜ＳＯを設けることで、Ｓ
ＯＩ層３の表面に段差を設けたり、ＳＯＩ層３内の不純
物濃度を調整するという技術的思想を、実施の形態１〜
５において説明した半導体装置Ｍ１００〜Ｍ５００の構
成に適用しても良いことは言うまでもない。
【０２５８】＜Ｈ．実施の形態８＞ ＜Ｈ−１．装置構成＞本発明に係る実施の形態８とし
て、図６４〜図６９を用いてフィールド分離構造を有す
る半導体装置Ｍ８００の製造工程を説明しつつ、半導体
装置Ｍ８００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ８００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０２５９】＜Ｈ−２．製造方法＞まず、図６４に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、酸化膜ＯＦ７、窒化膜
ＮＦ６、不純物（例えばリン）がドープされたポリシリ
コン層ＰＳ１、窒化膜ＮＦ７を順に形成し、窒化膜ＮＦ
７の上に、パターニングされたレジストマスクＲ１を形
成する。
【０２６０】ここで、酸化膜ＯＦ７の厚みは、１００〜
５００オングストローム程度であれば良く、熱酸化で形
成してもＣＶＤ法で形成しても良い。なお、その他の膜
については、実施の形態６において説明しているので説
明は省略する。
【０２６１】次に、図６５に示す工程において、窒化膜
ＮＦ７およびポリシリコン層ＰＳ１を選択的に除去し
て、ＦＳ上部窒化膜２１およびＦＳゲート電極５を形成
する。
【０２６２】次に、レジストマスクＲ１を除去した後、
図６６に示す工程において、窒化膜ＮＦ６、ＦＳ上部窒
化膜２１およびＦＳゲート電極５を覆うように、窒化膜
ＮＦ８をＣＶＤ法により形成する。
【０２６３】次に、図６７に示す工程において、窒化膜
ＮＦ８およびＮＦ６を異方性エッチングにより除去する
ことで、ＦＳ上部窒化膜２１およびＦＳゲート電極５の
側面にサイドウォール窒化膜２２が形成され、サイドウ
ォール窒化膜２２およびＦＳ電極５の下部にＦＳゲート
窒化膜２３が形成されることになる。
【０２６４】このとき、ＳＯＩ層３上には酸化膜ＯＦ７
が残るように、酸化膜に対する窒化膜のエッチングレー
トが高くなるようにエッチング条件を設定することで、
オーバーエッチングによりサイドウォール窒化膜２２の
端縁部近傍のＳＯＩ層３が抉られることを防止する。な
お、ＦＳ上部窒化膜２１、サイドウォール窒化膜２２、
およびＦＳゲート窒化膜２３でＦＳ絶縁膜４Ａが構成さ
れる。
【０２６５】次に、ＳＯＩ層３の表面にゲート酸化膜を
形成するのに先だって、酸化膜ＯＦ７をウエットエッチ
ングにより除去して、ＦＳゲート窒化膜２３の下部にの
み酸化膜ＯＦ７を残して、ＦＳ下部酸化膜４４を形成す
る。このとき、エッチング剤として例えばバッファード
ＨＦを使用すれば、酸化膜はエッチングされるが、窒化
膜、すなわちＦＳ絶縁膜４Ａ（ＦＳ上部窒化膜２１、サ
イドウォール窒化膜２２、およびＦＳゲート窒化膜２
３）はバッファードＨＦによっては、ほとんどエッチン
グされないので、ＦＳ絶縁膜４Ａの厚みが減少すること
が防止される。
【０２６６】そのため、サイドウォール窒化膜２２が後
退して、サイドウォール窒化膜２２の周囲にエッジ部が
形成されることが防止され、エッジ部に起因して発生す
るゲート酸化膜の破損などを防止でき、ゲート酸化膜に
対する信頼性を向上することができる。
【０２６７】そして、図６８に示す工程において、ＳＯ
Ｉ層３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を
熱酸化法により形成する。この酸化膜の形成に際して、
酸化剤である酸素は、ＦＳ絶縁膜４を通過できないの
で、ＦＳ電極５の上面側および下面側は酸化されない。
【０２６８】しかし、ＦＳ下部酸化膜４４の端縁部には
酸素が侵入し、ＳＯＩ層３を酸化して、サイドウォール
窒化膜２２の下部においてＦＳ下部酸化膜４４の厚さが
厚くなる。そして、このような構成とすることで、ＦＳ
電極の信頼性を向上させることができる。
【０２６９】すなわち、一般に、ＣＶＤ法で形成した酸
化膜（ＣＶＤ酸化膜）の信頼性（耐絶縁性など）は熱酸
化膜より低いため、ＦＳゲート酸化膜、すなわちＦＳ下
部酸化膜４４をＣＶＤ法で形成することには問題があっ
た。しかし、上記のようにサイドウォール窒化膜２２の
下部においてＦＳ下部酸化膜４４の厚さを厚くすること
で、電界の集中が発生しやすい端縁部においても、絶縁
破壊が防止され、熱酸化膜と同等な信頼性を得ることが
できる。
【０２７０】以後の工程は、本発明に係る実施の形態３
において図３５〜図３８を用いて説明した工程と同様で
あり、ゲート電極６を選択的に形成する工程、ゲート電
極６の側面にサイドウォール酸化膜６１を形成する工
程、シリサイドプロテクション膜１１を選択的に形成す
る工程、シリサイド膜１２を選択的に形成する工程を経
て、図６９に示す半導体装置Ｍ８００を得る。
【０２７１】なお、上記各工程において、ＦＳ上部窒化
膜２１に対するオーバーエッチングを防ぐことが必要で
ある。すなわち、ゲート電極６の形成に際しては、ＦＳ
上部窒化膜２１に対するゲート電極材料（ポリシリコ
ン）のエッチングレートを大きくするようにエッチング
条件を選び、サイドウォール酸化膜６１の形成に際して
は、ＦＳ上部窒化膜２１に対する酸化膜のエッチングレ
ートを大きくするように、エッチング条件を選び、シリ
サイドプロテクション膜１１の形成に際しては、ＦＳ上
部窒化膜２１に対する酸化膜のエッチングレートを大き
くするように、エッチング条件を選ぶ。
【０２７２】＜Ｈ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ８００においては、ＦＳ絶縁膜４
Ａが窒化膜で構成されていることによる作用効果につい
ては実施の形態６と同様であるが、ＦＳゲート窒化膜２
３の下部にＦＳ下部酸化膜４４をさらに備え、サイドウ
ォール窒化膜２２の下部においてＦＳ下部酸化膜４４の
厚さを厚くすることで、電界の集中が発生しやすい端縁
部においても、ＦＳ下部酸化膜４４、すなわちＦＳゲー
ト酸化膜の絶縁破壊が防止される。従って、ＦＳ下部酸
化膜４４をＣＶＤ法で形成した場合であっても、熱酸化
膜と同等な信頼性を得ることができる。
【０２７３】なお、本実施の形態ではＳＯＩ基板を使用
した例を示したが、バルクシリコン基板を使用しても良
いことは言うまでもない。また、ＦＳ絶縁膜４Ａを酸化
窒化膜（ＳｉＯＮ）で構成しても良いことは言うまでも
ない。
【０２７４】＜Ｉ．実施の形態９＞ ＜Ｉ−１．装置構成＞本発明に係る実施の形態９とし
て、図７０〜図７８を用いてフィールド分離構造を有す
る半導体装置Ｍ９００の製造工程を説明しつつ、半導体
装置Ｍ９００の構成および特徴的作用効果について説明
する。なお、半導体装置Ｍ９００の基本的な構成につい
ては、図８２を用いて説明した半導体装置Ｍ９０と同様
であるので、同一の構成には同一の符号を付し、重複す
る説明は省略する。また、本発明はフィールド分離構造
に関するものであるので、以後の説明では、主としてフ
ィールド分離構造に関する構成について言及する。
【０２７５】＜Ｉ−２．製造方法＞まず、図７０に示す
ように、支持基板１と埋込酸化膜２とで構成される絶縁
性基板上のＳＯＩ層３の表面に、酸化膜ＯＦ１、不純物
（例えばリン）がドープされたポリシリコン層ＰＳ１、
酸化膜ＯＦ２を順に形成し、酸化膜ＯＦ２の上に、パタ
ーニングされたレジストマスクＲ１を形成する。
【０２７６】ここで、酸化膜ＯＦ１は熱酸化法あるいは
ＣＶＤ法により２００オングストロームの厚さに、ポリ
シリコン層ＰＳ１はＣＶＤ法により５００オングストロ
ームの厚さに、酸化膜ＯＦ２はＣＶＤ法により２０００
オングストロームの厚さに形成される。なお、上に示す
各層の厚さは一例であり、酸化膜ＯＦ２の厚さは、もっ
と厚くても良い。なお、他の膜の厚さの範囲は実施の形
態１において説明しているので、重複する説明は省略す
る。
【０２７７】次に、レジストマスクＲ１をマスクとして
異方性エッチング（ドライエッチング）により、酸化膜
ＯＦ２、ポリシリコン層ＰＳ１を選択的に除去して、Ｆ
Ｓ上部酸化膜４１Ａ（第１の酸化膜）、ＦＳ電極５を形
成する。そして、レジストマスクＲ１を除去し、図７１
に示す工程において、酸化膜ＯＦ１、ＦＳ上部酸化膜４
１Ａ、ＦＳ電極５を覆うようにＣＶＤ法により酸化膜Ｏ
Ｆ３を形成する。なお、酸化膜ＯＦ３の厚さは１５００
〜２０００オングストロームである。
【０２７８】そして、図７２に示す工程において、異方
性エッチング（ドライエッチング）により酸化膜ＯＦ３
を除去することで、ＦＳ上部酸化膜４１ＡおよびＦＳ電
極５の側面にサイドウォール酸化膜４２を形成する。
【０２７９】その後、酸化膜ＯＦ１を除去する。酸化膜
ＯＦ１はソース・ドレイン領域をドライエッチングのプ
ラズマに曝さないための保護膜でもあり、バッファード
ＨＦ（フッ酸）を用いたウエットエッチングにより除去
する。この工程により、酸化膜ＯＦ１はＦＳ電極５およ
びサイドウォール酸化膜４２の下部だけに残り、ＦＳゲ
ート酸化膜４３となる。なお、ＦＳ上部酸化膜４１Ａ、
サイドウォール酸化膜４２、ＦＳゲート酸化膜４３によ
ってＦＳ絶縁層４が構成される。
【０２８０】次に、図７３に示す工程において、ＳＯＩ
層３の表面にゲート酸化膜１０となる酸化膜ＯＦ４を熱
酸化法により形成する。酸化膜ＯＦ４の形成に際して、
酸化剤である酸素はサイドウォール酸化膜４２、ＦＳゲ
ート酸化膜４３を通過し、ＦＳ電極５の上面および下面
側を酸化するので、酸化によってＦＳ電極５の実質的な
厚さが減少するとともに、ＦＳ電極５の下部に達した酸
素によってＦＳ電極５は、その端縁部が酸化され、上方
に反り返った形状となる。
【０２８１】次に、図７４に示す工程において、酸化膜
ＯＦ４、およびＦＳ絶縁層４の上部にＣＶＤ法により、
ゲート電極６となるポリシリコン層ＰＳ２を１０００〜
１５００オングストロームの厚さに形成する。
【０２８２】次に、図７５に示す工程において、異方性
エッチング（ドライエッチング）によりポリシリコン層
ＰＳ２を選択的に除去し、ゲート電極６を形成する。
【０２８３】続いて、ゲート電極６をマスクとして酸化
膜ＯＦ４を選択的に除去することで、ゲート酸化膜１０
を形成する。このとき、オーバーエッチングによりＦＳ
上部酸化膜４１Ａが部分的に除去される。
【０２８４】次に、図７６に示す工程において、ゲート
電極６の側面に、ソース・ドレイン層内に低ドープドレ
イン層（以後、ＬＤＤ層と呼称）を形成するためのサイ
ドウォール酸化膜６１を形成する。サイドウォール酸化
膜６１の形成は、ゲート電極６を覆うように、厚さ１０
００オングストローム程度の酸化膜を形成した後、異方
性エッチング（ドライエッチング）により除去すること
で、ゲート電極６の側面に自己整合的に形成する。
【０２８５】このとき、オーバーエッチングによりＦＳ
上部酸化膜４１Ａが部分的に除去される。
【０２８６】次に、図７７に示す工程において、シリサ
イドプロテクション膜１１を全面に渡って形成する。そ
の形成方法は、基板の全面に渡って厚さ５００オングス
トローム程度の酸化膜を形成した後、異方性エッチング
（ドライエッチング）により選択的に除去することで、
所定のソース・ドレイン層の表面を覆うようにするが、
その際、図７７に示すように、ＦＳ絶縁層４の側面（サ
イドウォール酸化膜４２およびＦＳゲート酸化膜４３の
側面）にも自己整合的に形成されることになる。このシ
リサイドプロテクション膜１１の形成に際しても、オー
バーエッチングによりＦＳ上部酸化膜４１Ａが部分的に
除去される。
【０２８７】このように、複数回に渡ってＦＳ上部酸化
膜４１Ａが部分的に除去されるが、ＦＳ上部酸化膜４１
Ａは当初、２０００オングストロームの厚さを有してい
るので、上述したオーバーエッチングにより部分的に完
全に除去されることはない。
【０２８８】すなわち、ゲート酸化膜１０を形成する際
のオーバーエッチングは、エッチング量の１００％であ
るとしても２００オングストロームであり、ＬＤＤ層用
のサイドウォール酸化膜６１を形成する際のオーバーエ
ッチングは、エッチング量の１００％であるとしても１
０００オングストロームであり、シリサイドプロテクシ
ョン膜１１を形成する際のオーバーエッチングは、エッ
チング量の１００％であるとしても５００オングストロ
ームであり、すべてを足しても１７００オングストロー
ムである。
【０２８９】従って、ＦＳ電極５の表面が露出すること
は防止され、この状態で、図７８に示すように、ゲート
電極６の上部表面および図示しないソース・ドレイン層
の表面に自己整合的にシリサイド膜１２を、例えば８０
０オングストロームの厚さに形成しても、シリサイド膜
１２がＦＳ電極５の上面に形成されることはない。
【０２９０】このように、ＦＳ上部酸化膜４１Ａの厚さ
を、予めオーバーエッチングを考慮して厚く設定してお
くことで、オーバーエッチングにより部分的に完全に除
去されることを防止できる。
【０２９１】なお、ＦＳ上部酸化膜４１Ａの厚さの設定
は、ＬＤＤ層用のサイドウォール酸化膜６１およびシリ
サイドプロテクション膜１１の厚さの合計の１．１倍か
ら、３倍程度に設定すれば良い。これは、オーバーエッ
チングの割合が、エッチング量の１０〜１００％の範囲
にある場合をカバーするとともに、現実に設定可能なＦ
Ｓ上部酸化膜４１Ａの厚さの上限を考慮した値である。
【０２９２】＜Ｉ−３．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ９００においては、シリサイド膜
１２がＦＳ電極５の表面に形成されることが防止される
ので、シリサイド膜１２が剥離して導電性のダストとな
ることが防止され、半導体装置上に残留して、半導体装
置の動作特性に悪影響を及ぼすことが防止される。ま
た、シリサイド膜１２の剥離に伴ってＦＳ電極５が部分
的に失われることでＦＳ電極５の断線という状態を招く
ことが防止される。
【０２９３】＜Ｊ．実施の形態１０＞本発明に係る実施
の形態１０として、図７９および図８０を用いてフィー
ルド分離構造を有する半導体装置Ｍ１０００の構成およ
び特徴的作用効果について説明する。なお、半導体装置
Ｍ１０００の基本的な構成については、図８２を用いて
説明した半導体装置Ｍ９０と同様であるので、同一の構
成には同一の符号を付し、重複する説明は省略する。ま
た、本発明はフィールド分離構造に関するものであるの
で、以後の説明では、主としてフィールド分離構造に関
する構成について言及する。
【０２９４】＜Ｊ−１．装置構成＞図７９に、半導体装
置Ｍ１０００におけるＦＳ絶縁膜４、ＦＳ電極５Ａ、ゲ
ート電極６の配置状態の斜視図を示す。なお、図７９に
おいては、構成を判りやすくするために透視図となって
いる。
【０２９５】図７９に示すＦＳ電極５Ａは、結晶粒径の
小さなポリシリコン層（ここでは、結晶粒子の大きさが
約０．１μｍ以下で、厚さが１０００オングストローム
以下のポリシリコン層）により形成されているので、例
えば、ゲート酸化膜１０の形成における酸化工程におい
て、結晶粒界に沿って酸化が促進されても、結晶粒界部
と結晶粒子部分の酸化レートに差が出にくい。このた
め、図７９に示すように、ＦＳ電極５Ａのエッジ部にお
いては大きな突起部が存在せず、装置動作時にＦＳ電極
５Ａのエッジ部に対向するゲート電極６との間で絶縁破
壊が生じ、電極間のショートが発生することが防止され
る。
【０２９６】＜Ｊ−２．ポリシリコン層の形成方法１＞
このような結晶粒径の小さなポリシリコン層は、例え
ば、ＳｉＨ4ガスを用いてＣＶＤ法により約６００℃の
条件で成膜すれば得られる。そして、成膜後に不純物と
してリン（Ｐ）をドープすることにより、ＦＳ電極５Ａ
となるＮ型ポリシリコンを形成する。
【０２９７】図８０にＦＳ電極５Ａのエッジ部の断面状
態を、図８１には従来の方法で形成されたＦＳ電極５の
エッジ部の断面状態を示す。図８０および図８１におい
て、縦軸はＦＳ電極の厚さ方向を表し、横軸はＦＳ電極
の平面方向の長さを表している。
【０２９８】図８０および図８１の比較から、ＦＳ電極
５ＡにおいてはＦＳ電極５に比べて結晶粒径が小さくな
っていることが判る。
【０２９９】＜Ｊ−３．ポリシリコン層の形成方法２＞
上に説明した以外の方法でも結晶粒径の小さなポリシリ
コン層を得ることができる。すなわち、窒素（Ｎ）を、
密度が１×１０19／ｃｍ3以上となるように添加したア
モルファスシリコン層を形成し、それを多結晶シリコン
に変換することによって結晶粒径の小さなポリシリコン
層を形成しても良い。この場合、窒素の添加によりポリ
シリコン層の酸化レートも小さくなるため、ＦＳ電極の
表面に凹凸が形成されることを防止できる。
【０３００】具体的な手法の第１としては、ＳｉＨ4ガ
スを用いてＣＶＤ法により約５５０℃で成膜すると、ア
モルファスシリコン層が得られる。これに、窒素とドー
パントであるリンをイオン注入により添加することで、
その後の熱処理でアモルファス層を結晶化した場合に、
結晶粒径の小さなＮ型ポリシリコン層を得ることができ
る。
【０３０１】具体的な手法の第２としては、ＳｉＨ4ガ
スに例えばＮＨ3ガスを添加し、ＣＶＤ法によりアモル
ファスシリコン層を形成すると、窒素が添加されたアモ
ルファスシリコン層が得られる。これに、リンをイオン
注入により添加することで、結晶粒径の小さなＮ型ポリ
シリコン層を得ることができる。
【０３０２】具体的な手法の第３としては、ＰＨ3ガス
とＮＨ3ガスを用いてＣＶＤ法により、ドープトポリシ
リコン層を形成する方法や、ドープトアモルファスシリ
コン層を形成し、その後の熱処理でアモルファス層を結
晶化してポリシリコン層に変換する方法がある。
【０３０３】ＣＶＤ法を用いてドープトポリシリコン層
あるいはドープトアモルファスシリコン層を形成する方
法は、ＦＳ電極のように薄膜化しなければならないとき
に有効である。すなわち、ノンドープのポリシリコンに
不純物をイオン注入しようとすると、注入ダメージの影
響を避けられないが、成膜時に所望の不純物がドープさ
れていればプロセスダメージを受けないためである。
【０３０４】＜Ｊ−４．特徴的作用効果＞以上説明した
ように、半導体装置Ｍ１０００においては、ＦＳ電極５
Ａが、結晶粒径の小さなポリシリコン層により形成され
ているので、例えば、ゲート酸化膜１０の形成における
酸化工程において、結晶粒界に沿って酸化が促進されて
も、結晶粒界部と結晶粒子部分の酸化レートに差が出に
くい。このため、ＦＳ電極５Ａのエッジ部においては大
きな突起部が存在せず、装置動作時にＦＳ電極５Ａ（特
にエッジ部）に対向するゲート電極６との間で絶縁破壊
が生じ、電極間のショートが発生することが防止され
る。
【０３０５】なお、ＦＳ電極５Ａの結晶粒径を小さくす
れば、ゲート電極６の結晶粒径が大きい場合であって
も、両者の間で絶縁破壊が生じ、電極間のショートが発
生することが防止される。
【０３０６】＜Ｊ−５．変形例＞以上説明した半導体装
置Ｍ１０００においては、不純物としてリン（Ｐ）をド
ープしたＮ型ポリシリコンによりＦＳ電極を形成する例
を示したが、不純物としてボロン（Ｂ）をドープしたＰ
型ポリシリコンによりＦＳ電極を形成しても良い。
【０３０７】一般に、リンをドープしたポリシリコンの
酸化レートはボロン（Ｂ）をドープしたポリシリコンよ
り大きくなることが知られている。また、ヒ素（Ａｓ）
をドープしたポリシリコンにおいても酸化レートが高く
なる。
【０３０８】そこで、Ｐ型ポリシリコンによりＦＳ電極
を形成すれば酸化レートを低減でき、ＦＳ電極の表面に
形成される凹凸の起伏を小さくでき、装置動作時にＦＳ
電極のエッジ部に対向するゲート電極との間で絶縁破壊
が生じ、電極間のショートが発生することがさらに防止
される。
【０３０９】なお、本実施の形態は、ＳＯＩ基板上に形
成されたフィールド分離構造を有する半導体装置を例に
とって説明したが、ＳＯＩ基板の代わりにバルクシリコ
ン基板を使用しても同様の作用効果を得られることは言
うまでもない。また、実施の形態１〜９で説明した半導
体装置Ｍ１００〜Ｍ９００の何れに適用しても良いこと
は言うまでもない。
【０３１０】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、フィールドシールドゲート電極の上面に耐酸
化性膜形成され、その上に第１の酸化膜が形成されてい
るので、例えば、第１の酸化膜の上部に部分的にＭＯＳ
トランジスタのゲート電極が形成され、当該ゲート電極
の側面に低ドープドレイン層形成のためのサイドウォー
ル酸化膜が形成されるような場合、これらの製造工程に
おいて、第１の酸化膜が部分的にほとんど除去されたと
しても、フィールドシールドゲート電極の上面が露出す
ることはない。従って、ゲート電極の上部にシリサイド
膜を形成する場合でも、フィールドシールドゲート電極
の表面にシリサイド膜が形成されることが防止されるの
で、シリサイド膜が剥離して導電性のダストとなること
が防止され、半導体装置上に残留して、半導体装置の動
作特性に悪影響を及ぼすことが防止される。また、シリ
サイド膜の剥離に伴ってフィールドシールドゲート電極
が部分的に失われることでフィールドシールドゲート電
極の断線という状態を招くことが防止される。また、耐
酸化性膜の存在により、フィールドシールドゲート電極
の上面側が酸化されることが防止され、酸化によってフ
ィールドシールドゲート電極の実質的な厚さが減少する
割合が低減するので、フィールドシールドゲート電極の
電気抵抗の増加を抑制できる。なお、特開平８−１６２
５２３号公報においては、本願における第１および第２
の酸化膜に相当する構成は記載されていないので、ゲー
ト電極とフィールドシールドゲート電極との間の寄生容
量が増大することや、ゲート電極の形成が困難になる。
また、特開平７−２０１９６７号公報においては、多結
晶シリコン膜を横方向から酸化してフィールドシールド
電極の幅を小さくするため、本願発明のようにフィール
ドシールドゲート電極の酸化による変形を防止できな
い。
【０３１１】本発明に係る請求項２記載の半導体装置に
よれば、耐酸化性膜が、導電性を有するチタンナイトラ
イド膜、あるいはタングステンナイトライド膜であるの
で、フィールドシールドゲート電極の抵抗値を低減する
ことができる。
【０３１２】本発明に係る請求項３記載の半導体装置に
よれば、フィールドシールドゲート電極および第２の酸
化膜の下面に耐酸化性膜形成されているので、フィール
ドシールドゲート電極の下面側が酸化されることはな
く、酸化によってフィールドシールドゲート電極の実質
的な厚さが減少する割合が低減する。また、フィールド
シールドゲート電極の端縁部が酸化されないので、フィ
ールドシールドゲート電極が、上方に反り返った形状に
なることが防止される。そして、フィールドシールドゲ
ート電極が平坦状態であるので、例えば、第１の酸化膜
の上部に部分的にＭＯＳトランジスタのゲート電極が形
成され、当該ゲート電極の側面に低ドープドレイン層形
成のためのサイドウォール酸化膜が形成されるような場
合、これらの製造工程において、第１の酸化膜が部分的
にほとんど除去されたとしても、フィールドシールドゲ
ート電極の上面が露出することはない。従って、ゲート
電極の上部にシリサイド膜を形成する場合でも、フィー
ルドシールドゲート電極の表面にシリサイド膜が形成さ
れることが防止されるので、シリサイド膜が剥離して導
電性のダストとなることが防止され、半導体装置上に残
留して、半導体装置の動作特性に悪影響を及ぼすことが
防止される。また、シリサイド膜の剥離に伴ってフィー
ルドシールドゲート電極が部分的に失われることでフィ
ールドシールドゲート電極の断線という状態を招くこと
が防止される。なお、特開平８−３１９２８号公報にお
いては、シリコン窒化膜は多結晶シリコン膜の下部だけ
に形成されており、本願発明ほどのフィールドシールド
ゲート電極の下面側の酸化防止効果はない。また、特開
平６−３０２７７９号公報記載のＯＮＯ膜は、窒化膜を
酸化膜で挟んだものであり、フィールドシールドゲート
電極の下面側には酸化膜が接することになるので、本願
発明のようなフィールドシールドゲート電極の酸化防止
の効果は少ない。
【０３１３】本発明に係る請求項４記載の半導体装置に
よれば、耐酸化性膜をシリコン窒化膜とすることで、耐
酸化性膜を比較的容易に形成できる。また、耐酸化性膜
をＳｉＯＮ膜とすることで、耐酸化性膜に酸化膜と窒化
膜の中間の性質を与えることができる。
【０３１４】本発明に係る請求項５記載の半導体装置に
よれば、例えば、第２の酸化膜上および第１の酸化膜の
上部に部分的にＭＯＳトランジスタのゲート電極を形成
させる場合に、ゲート電極の密着性が良好となり、ゲー
ト電極が剥離するなどの問題を解消できる。
【０３１５】本発明に係る請求項６記載の半導体装置に
よれば、製造過程において、エッチング等により第１の
酸化膜の厚みが減少することが防止されるので、例え
ば、第１の酸化膜の上部に部分的にＭＯＳトランジスタ
のゲート電極が形成される場合、ゲート電極とフィール
ドシールドゲート電極との間の寄生容量が増大すること
が防止され、装置の動作速度の低下を防止でき、また、
ゲート電極とフィールドシールドゲート電極との間の電
気的絶縁を十分に保つことができるので、これらの電極
間の短絡故障を防止できる。また、第１の耐酸化性膜の
存在により、第１の酸化膜の上面側から酸化剤が侵入す
ることが防止され、フィールドシールドゲート電極の上
面側が酸化される割合が減少し、酸化によってフィール
ドシールドゲート電極の実質的な厚さが減少する割合が
低減するので、フィールドシールドゲート電極電気抵抗
の増加を抑制できる。また、例えば、第１の耐酸化性膜
の上部に部分的にＭＯＳトランジスタのゲート電極が形
成され、当該ゲート電極の側面に低ドープドレイン層形
成のためのサイドウォール酸化膜が形成されるような場
合、これらの製造工程において、第１の耐酸化性膜が除
去されることはなく、フィールドシールドゲート電極の
上面が露出することはない。従って、ゲート電極の上部
にシリサイド膜を形成する場合でも、フィールドシール
ドゲート電極の表面にシリサイド膜が形成されることが
防止されるので、シリサイド膜が剥離して導電性のダス
トとなることが防止され、半導体装置上に残留して、半
導体装置の動作特性に悪影響を及ぼすことが防止され
る。また、シリサイド膜の剥離に伴ってフィールドシー
ルドゲート電極が部分的に失われることでフィールドシ
ールドゲート電極の断線という状態を招くことが防止さ
れる。
【０３１６】本発明に係る請求項７記載の半導体装置に
よれば、第１の耐酸化性膜をシリコン窒化膜とすること
で、第１の耐酸化性膜を比較的容易に形成できる。ま
た、第１の耐酸化性膜をＳｉＯＮ膜とすることで、第１
の耐酸化性膜に酸化膜と窒化膜の中間の性質を与えるこ
とができる。
【０３１７】本発明に係る請求項８記載の半導体装置に
よれば、第２の耐酸化性膜の存在により、フィールドシ
ールドゲート電極の上面側が酸化されることが防止さ
れ、酸化によってフィールドシールドゲート電極の実質
的な厚さが減少する割合をさらに低減することができ
る。
【０３１８】本発明に係る請求項９および請求項１０記
載の半導体装置によれば、第１および第２の耐酸化性膜
の存在により、フィールドシールドゲート電極の上面側
および下面側が酸化されることが防止され、フィールド
シールドゲート電極の端縁部が上方に反り返った形状と
なることが防止されるので、例えば、第１の耐酸化性膜
の上部に部分的にＭＯＳトランジスタのゲート電極が形
成される場合に、部分的にゲート電極との距離が狭くな
り、ゲート電極との間の寄生容量の増大や、絶縁破壊を
招くことが防止される。また、酸化によってフィールド
シールドゲート電極の実質的な厚さが減少することが防
止されるので、フィールドシールドゲート電極の電気抵
抗の増加を防止できる。また、第２の耐酸化性膜の存在
により、製造過程においてエッチング等により第２の酸
化膜が部分的に除去されることを防止できる。
【０３１９】本発明に係る請求項１１記載の半導体装置
によれば、フィールドシールドゲート電極が耐酸化性膜
で囲まれているので、例えばウエットエッチングによる
半導体基板上の自然酸化膜の除去に際しても、耐酸化性
膜が除去されることがなく、第２の耐酸化性膜の周囲に
エッジ部が形成されることが防止される。従って、第１
の耐酸化性膜の上部に部分的にＭＯＳトランジスタのゲ
ート電極が形成されるような場合、エッジ部に起因して
発生するゲート酸化膜の破損などを防止でき、ゲート酸
化膜に対する信頼性を向上することができる。また、第
１および第２の耐酸化性膜の存在により、フィールドシ
ールドゲート電極の上面側および下面側が酸化されるこ
とが防止され、フィールドシールドゲート電極の端縁部
が上方に反り返った形状となることが防止されるので、
例えば、第１の耐酸化性膜の上部に部分的にＭＯＳトラ
ンジスタのゲート電極が形成される場合に、部分的にゲ
ート電極との距離が狭くなり、ゲート電極との間の寄生
容量の増大や、絶縁破壊を招くことが防止される。ま
た、酸化によってフィールドシールドゲート電極の実質
的な厚さが減少することが防止されるので、フィールド
シールドゲート電極の電気抵抗の増加を防止できる。ま
た、例えば、第１の耐酸化性膜の上部に部分的にＭＯＳ
トランジスタのゲート電極が形成され、当該ゲート電極
の側面に低ドープドレイン層形成のためのサイドウォー
ル酸化膜が形成されるような場合、これらの製造工程に
おいて、第１の耐酸化性膜が除去されることはなく、フ
ィールドシールドゲート電極の上面が露出することはな
い。従って、ゲート電極の上部にシリサイド膜を形成す
る場合でも、フィールドシールドゲート電極の表面にシ
リサイド膜が形成されることが防止されるので、シリサ
イド膜が剥離して導電性のダストとなることが防止さ
れ、半導体装置上に残留して、半導体装置の動作特性に
悪影響を及ぼすことが防止される。また、シリサイド膜
の剥離に伴ってフィールドシールドゲート電極が部分的
に失われることでフィールドシールドゲート電極の断線
という状態を招くことが防止され、装置動作時において
十分なフィールド分離効果を得ることができる。なお、
特開平７−２８３３００号公報および特開平９−２７６
００号公報においては、シリコン窒化膜の形状が複雑で
あり製造工程が複雑であるとともに、シールド電極の下
面側の酸化を防止することはできない。
【０３２０】本発明に係る請求項１２記載の半導体装置
によれば、例えば、半導体基板としてＳＯＩ基板を使用
する場合、チャネル領域のＳＯＩ層の厚みは適正値を保
つという条件を満した上で、フィールドシールドゲート
電極の下部のＳＯＩ層の厚みを厚くすることができ、フ
ィールドシールドゲート電極の下部のＳＯＩ層の抵抗値
を低減することができる。
【０３２１】本発明に係る請求項１３記載の半導体装置
によれば、フィールドシールドゲート電極の下部のＳＯ
Ｉ層内の不純物濃度が、ＳＯＩ層内に形成されるＭＯＳ
トランジスタのチャネル領域の不純物濃度よりも高いの
で、フィールドシールドゲート電極の下部のＳＯＩ層の
電気抵抗が下がり、当該部分を介して行われる基板電位
の固定が確実にできる。
【０３２２】本発明に係る請求項１４記載の半導体装置
によれば、フィールドシールド絶縁膜の下の酸化膜の端
縁部の厚みは、その中央部よりも厚くなっているので、
電界の集中が発生しやすい端縁部における絶縁破壊を防
止することができ、フィールド分離構造の信頼性を向上
させることができる。
【０３２３】本発明に係る請求項１５記載の半導体装置
によれば、第１および第２の耐酸化性膜をシリコン窒化
膜とすることで、第１および第２の耐酸化性膜を比較的
容易に形成できる。また、第１および第２の耐酸化性膜
をＳｉＯＮ膜とすることで、第１および第２の耐酸化性
膜に酸化膜と窒化膜の中間の性質を与えることができ
る。
【０３２４】本発明に係る請求項１６記載の半導体装置
によれば、第１の酸化膜の厚さが、低ドープドレイン層
形成のためのサイドウォール酸化膜と、シリサイドプロ
テクション膜の厚さの合計よりも厚いので、サイドウォ
ール酸化膜およびシリサイドプロテクション膜の形成に
おいて、オーバーエッチングによりフィールドシールド
ゲート電極の上面が露出するほど第１の耐酸化性膜が除
去されることはない。従って、ゲート電極の上部にシリ
サイド膜を形成する場合でも、フィールドシールドゲー
ト電極の表面にシリサイド膜が形成されることが防止さ
れるので、シリサイド膜が剥離して導電性のダストとな
ることが防止され、半導体装置上に残留して、半導体装
置の動作特性に悪影響を及ぼすことが防止される。ま
た、シリサイド膜の剥離に伴ってフィールドシールドゲ
ート電極が部分的に失われることでフィールドシールド
ゲート電極の断線という状態を招くことが防止され、装
置動作時において十分なフィールド分離効果を得ること
ができる。
【０３２５】本発明に係る請求項１７記載の半導体装置
によれば、オーバーエッチングによりフィールドシール
ドゲート電極の上面が露出することを確実に防止でき
る。
【０３２６】本発明に係る請求項１８記載の半導体装置
によれば、フィールドシールドゲート電極のエッジ部に
おいては大きな突起部が存在せず、装置動作時にフィー
ルドシールドゲート電極のエッジ部に対向するゲート電
極との間で絶縁破壊が生じ、電極間のショートが発生す
ることが防止される。
【０３２７】本発明に係る請求項１９記載の半導体装置
によれば、装置動作時にフィールドシールドゲート電極
のエッジ部に対向するゲート電極との間で絶縁破壊が生
じ、電極間のショートが発生することが防止される。
【０３２８】本発明に係る請求項２０記載の半導体装置
によれば、多結晶シリコン層の結晶粒子の平均粒径を確
実に０．１μｍ以下にすることができる。
【０３２９】本発明に係る請求項２１記載の半導体装置
の製造方法によれば、請求項１記載の半導体装置におけ
る第２の酸化膜の表面形状を、垂直断面方向になだらか
な段差を有する形状にできる。
【０３３０】本発明に係る請求項２２記載の半導体装置
の製造方法によれば、請求項３記載の半導体装置におけ
る第２の酸化膜の表面形状を、垂直断面方向になだらか
な段差を有する形状にできる。
【０３３１】本発明に係る請求項２３記載の半導体装置
の製造方法によれば、請求項１および請求項２記載の半
導体装置における第２の酸化膜の表面形状を、確実に垂
直断面方向になだらかな段差を有する形状にできる。
【０３３２】本発明に係る請求項２４記載の半導体装置
の製造方法によれば、比較的容易に請求項９記載の半導
体装置の構成を得ることができる。
【０３３３】本発明に係る請求項２５記載の半導体装置
の製造方法によれば、斜め方向からのイオン注入によ
り、第２の酸化膜の表面全体を第２の耐酸化性膜にする
ことができる。
【０３３４】本発明に係る請求項２６記載の半導体装置
の製造方法によれば、半導体基板の露出表面上に、一
旦、犠牲酸化膜を形成した後、当該犠牲酸化膜を除去す
ることで、半導体基板の露出表面が除去されるので、請
求項１２記載の半導体装置の製造に適した方法を得るこ
とができる。
【０３３５】本発明に係る請求項２７記載の半導体装置
の製造方法によれば、ＳＯＩ層内に、ＭＯＳトランジス
タのチャネル領域に適した濃度よりも高くなるように、
不純物を導入し、その後、半導体基板の露出表面上に、
一旦、犠牲酸化膜を形成することで、犠牲酸化膜が半導
体層中の不純物を吸収する性質を積極的に利用すること
ができ、フィールドシールドゲート電極の下部のＳＯＩ
層内の不純物濃度は、ＳＯＩ層内に形成されるＭＯＳト
ランジスタのチャネル領域の不純物濃度よりも高くする
ことができ、請求項１３記載の半導体装置の製造に適し
た方法を得ることができる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図２】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図３】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図４】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図５】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図６】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図７】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図８】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図９】 本発明に係る実施の形態１の半導体装置の製
造工程を示す図である。
【図１０】 本発明に係る実施の形態１の半導体装置の
変形例の製造工程を示す図である。
【図１１】 本発明に係る実施の形態１の半導体装置の
変形例の製造工程を示す図である。
【図１２】 本発明に係る実施の形態１の半導体装置の
変形例の製造工程を示す図である。
【図１３】 本発明に係る実施の形態１の半導体装置の
変形例の製造工程を示す図である。
【図１４】 シリサイドプロテクション膜を説明する図
である。
【図１５】 シリサイドプロテクション膜を説明する図
である。
【図１６】 シリサイドプロテクション膜を説明する図
である。
【図１７】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図１８】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図１９】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２０】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２１】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２２】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２３】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２４】 本発明に係る実施の形態２の半導体装置の
製造工程を示す図である。
【図２５】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を示す図である。
【図２６】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を示す図である。
【図２７】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を示す図である。
【図２８】 本発明に係る実施の形態２の半導体装置の
変形例の製造工程を示す図である。
【図２９】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３０】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３１】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３２】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３３】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３４】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３５】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３６】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３７】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３８】 本発明に係る実施の形態３の半導体装置の
製造工程を示す図である。
【図３９】 本発明に係る実施の形態４の半導体装置の
製造工程を示す図である。
【図４０】 本発明に係る実施の形態４の半導体装置の
製造工程を示す図である。
【図４１】 本発明に係る実施の形態４の半導体装置の
製造工程を示す図である。
【図４２】 本発明に係る実施の形態４の半導体装置の
製造工程を示す図である。
【図４３】 本発明に係る実施の形態５の半導体装置の
製造工程を示す図である。
【図４４】 本発明に係る実施の形態５の半導体装置の
製造工程を示す図である。
【図４５】 本発明に係る実施の形態５の半導体装置の
製造工程を示す図である。
【図４６】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図４７】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図４８】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図４９】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図５０】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図５１】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図５２】 本発明に係る実施の形態５の半導体装置の
変形例の製造工程を示す図である。
【図５３】 本発明に係る実施の形態６の半導体装置の
製造工程を示す図である。
【図５４】 本発明に係る実施の形態６の半導体装置の
製造工程を示す図である。
【図５５】 本発明に係る実施の形態６の半導体装置の
製造工程を示す図である。
【図５６】 本発明に係る実施の形態６の半導体装置の
製造工程を示す図である。
【図５７】 本発明に係る実施の形態６の半導体装置の
製造工程を示す図である。
【図５８】 本発明に係る実施の形態７の半導体装置の
適用例を説明する図である。
【図５９】 本発明に係る実施の形態７の半導体装置の
適用例を説明する図である。
【図６０】 本発明に係る実施の形態７の半導体装置の
適用例を説明する図である。
【図６１】 本発明に係る実施の形態７の半導体装置の
製造工程を示す図である。
【図６２】 本発明に係る実施の形態７の半導体装置の
製造工程を示す図である。
【図６３】 本発明に係る実施の形態７の半導体装置の
製造工程を示す図である。
【図６４】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図６５】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図６６】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図６７】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図６８】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図６９】 本発明に係る実施の形態８の半導体装置の
製造工程を示す図である。
【図７０】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７１】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７２】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７３】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７４】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７５】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７６】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７７】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７８】 本発明に係る実施の形態９の半導体装置の
製造工程を示す図である。
【図７９】 本発明に係る実施の形態１０の半導体装置
の構成を示す図である。
【図８０】 本発明に係る実施の形態１０を説明する図
である。
【図８１】 本発明に係る実施の形態１０を説明する図
である。
【図８２】 フィールド分離構造を有する半導体装置の
全体構成を示す斜視図である。
【図８３】 従来の半導体装置の製造工程を示す図であ
る。
【図８４】 従来の半導体装置の製造工程を示す図であ
る。
【図８５】 従来の半導体装置の製造工程を示す図であ
る。
【図８６】 従来の半導体装置の製造工程を示す図であ
る。
【図８７】 従来の半導体装置の製造工程を示す図であ
る。
【図８８】 従来の半導体装置の製造工程を示す図であ
る。
【図８９】 従来の半導体装置の製造工程を示す図であ
る。
【図９０】 従来の半導体装置の製造工程を示す図であ
る。
【図９１】 従来の半導体装置の製造工程を示す図であ
る。
【図９２】 従来の半導体装置の製造工程を示す図であ
る。
【図９３】 従来の半導体装置の製造工程を示す図であ
る。
【図９４】 従来の半導体装置の製造工程を示す図であ
る。
【図９５】 従来の半導体装置の製造工程を示す図であ
る。
【図９６】 従来の半導体装置の製造工程を示す図であ
る。
【図９７】 従来の半導体装置の製造工程を示す図であ
る。
【図９８】 従来の半導体装置の製造工程を示す図であ
る。
【図９９】 従来の半導体装置の製造工程を示す図であ
る。
【図１００】 従来の半導体装置の製造工程を示す図で
ある。
【図１０１】 従来の半導体装置の構造を示す図であ
る。
【符号の説明】
５ ＦＳ電極、６ ゲート電極、１０ ゲート酸化膜、
１１ シリサイドプロテクション膜、１２ シリサイド
層、１５，１８，２１ ＦＳ上部窒化膜、ＦＳ上部窒化
膜、１６ ＦＳ下部窒化膜、１７ キャップ窒化膜、１
９ サイドウォール保護膜、２０，２０Ａ サイドウォ
ール表面窒化膜、２３ ＦＳゲート窒化膜、４１，４１
Ａ ＦＳ上部酸化膜、４２，４２Ａ サイドウォール酸
化膜、４３ ＦＳゲート酸化膜、４４ ＦＳ下部酸化
膜、ＰＳ１，ＰＳ２ ポリシリコン層、ＳＯ 犠牲酸化
膜、ＯＦ１〜ＯＦ７ 酸化膜、ＮＦ１〜ＮＦ８ 窒化
膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 一法師 隆志 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山口 泰男 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 平野 有一 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に選択的に形成されたフィ
    ールドシールド絶縁膜と、前記フィールドシールド絶縁
    膜の上部に形成されたフィールドシールドゲート電極と
    を備えたフィールド分離構造によって素子間分離を行う
    半導体装置であって、 前記フィールド分離構造は、 前記フィールドシールドゲート電極の上面を覆うように
    形成された耐酸化性膜と、 前記耐酸化性膜の上面を覆う第１の酸化膜と、 前記第１の酸化膜、前記耐酸化性膜および前記フィール
    ドシールドゲート電極の側面を覆う第２の酸化膜とを備
    える半導体装置。
  2. 【請求項２】 前記耐酸化性膜は、チタンナイトライド
    膜、あるいはタングステンナイトライド膜である請求項
    １記載の半導体装置。
  3. 【請求項３】 半導体基板上に選択的に形成されたフィ
    ールドシールド絶縁膜と、前記フィールドシールド絶縁
    膜の上部に形成されたフィールドシールドゲート電極と
    を備えたフィールド分離構造によって素子間分離を行う
    半導体装置であって、 前記フィールド分離構造は、 前記フィールドシールドゲート電極の上面を覆う第１の
    酸化膜と、 前記第１の酸化膜および前記フィールドシールドゲート
    電極の側面を覆う第２の酸化膜と、 前記フィールドシールドゲート電極および第２の酸化膜
    の下面を覆うように形成された耐酸化性膜とを備える半
    導体装置。
  4. 【請求項４】 前記耐酸化性膜は、シリコン窒化膜また
    はＳｉＯＮ膜である請求項１または請求項３記載の半導
    体装置。
  5. 【請求項５】 前記第２の酸化膜は、 その表面形状が、垂直断面方向になだらかな段差を有す
    る形状である請求項１または請求項３記載の半導体装
    置。
  6. 【請求項６】 半導体基板上に選択的に形成されたフィ
    ールドシールド絶縁膜と、前記フィールドシールド絶縁
    膜の上部に形成されたフィールドシールドゲート電極と
    を備えたフィールド分離構造によって素子間分離を行う
    半導体装置であって、 前記フィールド分離構造は、 前記フィールドシールドゲート電極の上面を覆う第１の
    酸化膜と、 前記第１の酸化膜の上面を覆う第１の耐酸化性膜と、 少なくとも前記第１の酸化膜および前記フィールドシー
    ルドゲート電極の側面を覆う第２の酸化膜とを備える半
    導体装置。
  7. 【請求項７】 前記第１の耐酸化性膜は、シリコン窒化
    膜またはＳｉＯＮ膜である請求項６記載の半導体装置。
  8. 【請求項８】 前記第１の酸化膜と前記フィールドシー
    ルドゲート電極との間に形成された第２の耐酸化性膜を
    さらに備える請求項６記載の半導体装置。
  9. 【請求項９】 前記第２の酸化膜の表面を覆う第２の耐
    酸化性膜をさらに備える請求項６記載の半導体装置。
  10. 【請求項１０】 前記第２の酸化膜は、前記第１の耐酸
    化性膜の側面を併せて覆い、 前記第２の酸化膜の表面を覆う第２の耐酸化性膜をさら
    に備える請求項６記載の半導体装置。
  11. 【請求項１１】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置であって、 前記フィールドシールド絶縁膜は耐酸化性を有する膜で
    あって、 前記フィールド分離構造は、 前記フィールドシールドゲート電極の上面を覆うように
    形成された第１の耐酸化性膜と、 前記第１の耐酸化性膜および前記フィールドシールドゲ
    ート電極の側面を覆うように形成された第２の耐酸化性
    膜とを備える半導体装置。
  12. 【請求項１２】 前記フィールド分離構造によって素子
    間分離される素子はＭＯＳトランジスタであって、 前記ＭＯＳトランジスタが形成される前記半導体基板の
    表面は、前記フィールドシールド絶縁膜が形成される前
    記半導体基板の表面よりも低い位置にあることを特徴と
    する、請求項１１記載の半導体装置。
  13. 【請求項１３】 前記半導体基板は、 絶縁性基板の上に形成されたＳＯＩ層を備えたＳＯＩ基
    板であって、 前記フィールド分離構造およびＭＯＳトランジスタは、
    前記ＳＯＩ層上に形成され、前記フィールドシールドゲ
    ート電極の下部の前記ＳＯＩ層内の不純物濃度は、前記
    ＳＯＩ層内に形成される前記ＭＯＳトランジスタのチャ
    ネル領域の不純物濃度よりも高いことを特徴とする、請
    求項１２記載の半導体装置。
  14. 【請求項１４】 前記半導体基板と前記フィールドシー
    ルド絶縁膜との間に、前記フィールドシールド絶縁膜の
    下面を覆うように形成された、酸化膜をさらに備え、 前記酸化膜の端縁部の厚みは、その中央部よりも厚いこ
    とを特徴とする、請求項１１記載の半導体装置。
  15. 【請求項１５】 前記第１および第２の耐酸化性膜は、
    シリコン窒化膜またはＳｉＯＮ膜である請求項８〜請求
    項１１の何れかに記載の半導体装置。
  16. 【請求項１６】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置であって、 前記フィールド分離構造は、 前記フィールドシールドゲート電極の上面を覆う第１の
    酸化膜と、 前記第１の酸化膜および前記フィールドシールドゲート
    電極の側面を覆う第２の酸化膜とを備え、 前記フィールド分離構造によって素子間分離される素子
    はＭＯＳトランジスタであって、 前記第１の酸化膜の厚さは、 前記ＭＯＳトランジスタのゲート電極の端面に形成され
    る、前記ＭＯＳトランジスタの低ドープドレイン層形成
    のためのサイドウォール酸化膜と、シリサイド膜の形成
    を望まない前記ＭＯＳトランジスタの部分に形成される
    シリサイドプロテクション膜の厚さの合計よりも厚いこ
    とを特徴とする半導体装置。
  17. 【請求項１７】 前記第１の酸化膜の厚さは、 前記サイドウォール酸化膜と前記シリサイドプロテクシ
    ョン膜の厚さの合計の１．１倍〜３倍の厚さである、請
    求項１６記載の半導体装置。
  18. 【請求項１８】 前記フィールドシールドゲート電極
    は、多結晶シリコン層で構成され、 前記多結晶シリコン層は、その結晶粒子の平均粒径が
    ０．１μｍ以下であることを特徴とする、請求項１、請
    求項３、請求項６、請求項１１の何れかに記載の半導体
    装置。
  19. 【請求項１９】 前記フィールド分離構造によって素子
    間分離される素子はＭＯＳトランジスタであって、 前記ＭＯＳトランジスタのゲート電極および前記フィー
    ルドシールドゲート電極は、多結晶シリコン層で構成さ
    れ、 前記フィールドシールドゲート電極の結晶粒子の平均粒
    径は、前記ＭＯＳトランジスタのゲート電極の結晶粒子
    の平均粒径よりも小さいことを特徴とする、請求項１、
    請求項３、請求項６、請求項１１の何れかに記載の半導
    体装置。
  20. 【請求項２０】 前記多結晶シリコン層は、その内部に
    窒素を、１×１０19／ｃｍ3の密度で含む、請求項１８
    記載の半導体装置。
  21. 【請求項２１】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置の製造方法であって、 (ａ)前記半導体基板上に前記フィールドシールド絶縁膜
    を全面的に形成する工程と、 (ｂ)前記フィールドシールド絶縁膜上に、前記フィール
    ドシールドゲート電極、耐酸化性膜、第１の酸化膜が順
    に積層された積層体を選択的に形成する工程と、 (ｃ)前記第１の酸化膜、前記耐酸化性膜、前記フィール
    ドシールドゲート電極の側面を覆う第２の酸化膜を形成
    する工程とを備え、 前記工程(ｃ)は、 (ｃ−１)前記フィールドシールド絶縁膜および前記積層
    体を覆うように酸化膜を形成する工程と、 (ｃ−２)異方性ドライエッチング法により前記フィール
    ドシールド絶縁膜上の前記酸化膜の厚みを薄くする工程
    と、 (ｃ−３)前記フィールドシールド絶縁膜上の前記酸化膜
    を、ウエットエッチング法により除去して前記第２の酸
    化膜を形成するとともに、前記フィールドシールド絶縁
    膜を選択的に除去する工程とを含む、半導体装置の製造
    方法。
  22. 【請求項２２】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置の製造方法であって、 (ａ)前記半導体基板上に前記フィールドシールド絶縁膜
    および耐酸化性膜を順に全面的に形成する工程と、 (ｂ)前記耐酸化性膜上に、前記フィールドシールドゲー
    ト電極、第１の酸化膜が順に積層された積層体を選択的
    に形成する工程と、 (ｃ)前記第１の酸化膜、前記フィールドシールドゲート
    電極の側面を覆う第２の酸化膜を形成する工程とを備
    え、 前記工程(ｃ)は、 (ｃ−１)前記耐酸化性膜および前記積層体を覆うように
    酸化膜を形成する工程と、 (ｃ−２)異方性ドライエッチング法により前記酸化膜を
    除去して、前記第２の酸化膜を形成する工程と、 (ｃ−３)前記第２の酸化膜をマスクとして、ウエットエ
    ッチング法により前記耐酸化性膜を選択的に除去する工
    程と、 (ｃ−４)前記耐酸化性膜をマスクとして、ウエットエッ
    チング法により前記フィールドシールド絶縁膜を選択的
    に除去する工程とを含む、半導体装置の製造方法。
  23. 【請求項２３】 前記工程(ｂ)は、 前記第１の酸化膜を、その平面方向の寸法が前記フィー
    ルドシールドゲート電極および前記耐酸化性膜よりも小
    さくなるように形成する工程を含む、請求項２１または
    請求項２２記載の半導体装置の製造方法。
  24. 【請求項２４】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置の製造方法であって、 (ａ)前記半導体基板上に、前記フィールドシールド絶縁
    膜、前記フィールドシールドゲート電極、第１の酸化
    膜、第１の耐酸化性膜が順に積層された積層体を選択的
    に形成する工程と、 (ｂ)少なくとも、前記第１の酸化膜および前記フィール
    ドシールドゲート電極の側面を覆う第２の酸化膜を形成
    する工程と、 (ｃ)前記第２の酸化膜に窒素イオンを注入して、前記第
    ２の酸化膜の表面に第２の耐酸化性膜を形成する工程と
    を備える、半導体装置の製造方法。
  25. 【請求項２５】 前記工程(ｃ)は、 前記窒素イオンを前記第２の酸化膜の上方および斜め方
    向から注入する工程を含む、請求項２４記載の半導体装
    置の製造方法。
  26. 【請求項２６】 半導体基板上に選択的に形成されたフ
    ィールドシールド絶縁膜と、前記フィールドシールド絶
    縁膜の上部に形成されたフィールドシールドゲート電極
    とを備えたフィールド分離構造によって素子間分離を行
    う半導体装置の製造方法であって、 (ａ)前記半導体基板上に前記フィールドシールド絶縁膜
    を耐酸化性を有する膜として全面的に形成する工程と、 (ｂ)前記フィールドシールド絶縁膜上に、前記フィール
    ドシールドゲート電極、第１の耐酸化性膜が順に積層さ
    れた積層体を選択的に形成する工程と、 (ｃ)前記第１の耐酸化性膜および前記積層体を覆うよう
    に耐酸化性の膜を形成し、該耐酸化性の膜および前記フ
    ィールドシールド絶縁膜を異方性ドライエッチング法に
    より除去し、前記第１の耐酸化性膜、前記フィールドシ
    ールドゲート電極の側面を覆う第２の耐酸化性膜を形成
    する工程と、 (ｄ)前記半導体基板の露出表面上に、一旦、犠牲酸化膜
    を形成した後、当該犠牲酸化膜を除去する工程とを備え
    る半導体装置の製造方法。
  27. 【請求項２７】 前記フィールド分離構造によって素子
    間分離される素子はＭＯＳトランジスタであって、 前記半導体基板は、絶縁性基板上に形成されたＳＯＩ層
    を備えたＳＯＩ基板であって、前記フィールドシールド
    酸化膜および前記犠牲酸化膜は、前記ＳＯＩ層上に形成
    され、 前記工程(ａ)に先だって、 前記ＳＯＩ層内に、前記ＭＯＳトランジスタのチャネル
    領域の濃度よりも高くなるように、不純物を導入する工
    程を備える、請求項２６記載の半導体装置の製造方法。
JP9171773A 1997-06-27 1997-06-27 半導体装置およびその製造方法 Pending JPH1117000A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9171773A JPH1117000A (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法
TW086115830A TW357433B (en) 1997-06-27 1997-10-27 Semiconductor and manufacturing process
KR1019970066589A KR100257594B1 (ko) 1997-06-27 1997-12-08 반도체 장치 및 그 제조방법
US08/990,285 US6191450B1 (en) 1997-06-27 1997-12-15 Semiconductor device with field shield electrode
FR9800606A FR2765396B1 (fr) 1997-06-27 1998-01-21 Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication
DE19805692A DE19805692C2 (de) 1997-06-27 1998-02-12 Halbleitereinrichtung mit Feldabschirm-Isolationsstruktur und Verfahren zur Herstellung derselben
CN98105764A CN1118868C (zh) 1997-06-27 1998-03-23 半导体器件及其制造方法
FR0101304A FR2803095B1 (fr) 1997-06-27 2001-01-31 Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9171773A JPH1117000A (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH1117000A true JPH1117000A (ja) 1999-01-22

Family

ID=15929421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9171773A Pending JPH1117000A (ja) 1997-06-27 1997-06-27 半導体装置およびその製造方法

Country Status (7)

Country Link
US (1) US6191450B1 (ja)
JP (1) JPH1117000A (ja)
KR (1) KR100257594B1 (ja)
CN (1) CN1118868C (ja)
DE (1) DE19805692C2 (ja)
FR (2) FR2765396B1 (ja)
TW (1) TW357433B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594779B2 (ja) 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US7163851B2 (en) * 2002-08-26 2007-01-16 International Business Machines Corporation Concurrent Fin-FET and thick-body device fabrication
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN103199017B (zh) * 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
JP2007220755A (ja) * 2006-02-14 2007-08-30 Toshiba Corp 半導体装置及びその製造方法
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
DE102009023420B3 (de) * 2009-05-29 2011-01-20 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung (z.B. Doppelgate-Transistor)
AU2010226940C1 (en) * 2010-10-02 2011-07-14 Bui, Dac Thong Mr Auto switch MOS-FET
CN103545194B (zh) * 2013-10-11 2018-03-02 中国电子科技集团公司第十三研究所 射频功率vdmosfet屏蔽栅结构的制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
JP2505736B2 (ja) * 1985-06-18 1996-06-12 キヤノン株式会社 半導体装置の製造方法
US4843023A (en) * 1985-09-25 1989-06-27 Hewlett-Packard Company Process for forming lightly-doped-drain (LDD) without extra masking steps
US4818715A (en) * 1987-07-09 1989-04-04 Industrial Technology Research Institute Method of fabricating a LDDFET with self-aligned silicide
US4786609A (en) * 1987-10-05 1988-11-22 North American Philips Corporation, Signetics Division Method of fabricating field-effect transistor utilizing improved gate sidewall spacers
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US5304829A (en) * 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
US5367186A (en) * 1992-01-28 1994-11-22 Thunderbird Technologies, Inc. Bounded tub fermi threshold field effect transistor
US5814869A (en) * 1992-01-28 1998-09-29 Thunderbird Technologies, Inc. Short channel fermi-threshold field effect transistors
JPH06302779A (ja) 1993-04-09 1994-10-28 Nippon Steel Corp 半導体装置及びその製造方法
JPH07201967A (ja) 1993-12-28 1995-08-04 Nippon Steel Corp 半導体装置の製造方法
JPH07283300A (ja) 1994-04-01 1995-10-27 Nippon Steel Corp 半導体装置及びその製造方法
US5641989A (en) 1994-06-03 1997-06-24 Nippon Steel Corporation Semiconductor device having field-shield isolation structures and a method of making the same
JPH0831928A (ja) 1994-07-12 1996-02-02 Nippon Steel Corp 半導体装置の製造方法
US5640032A (en) 1994-09-09 1997-06-17 Nippon Steel Corporation Non-volatile semiconductor memory device with improved rewrite speed
JPH08162523A (ja) 1994-12-06 1996-06-21 Nippon Steel Corp 半導体装置及びその製造方法
EP0718881B1 (en) 1994-12-20 2003-07-16 STMicroelectronics, Inc. Isolation by active transistors with grounded gates
JPH0927600A (ja) 1995-07-07 1997-01-28 Nippon Steel Corp 半導体装置およびその製造方法
US5783469A (en) * 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance

Also Published As

Publication number Publication date
US6191450B1 (en) 2001-02-20
FR2803095B1 (fr) 2004-12-10
CN1118868C (zh) 2003-08-20
FR2765396B1 (fr) 2001-06-22
DE19805692A1 (de) 1999-01-07
FR2803095A1 (fr) 2001-06-29
TW357433B (en) 1999-05-01
CN1204146A (zh) 1999-01-06
DE19805692C2 (de) 2001-04-26
FR2765396A1 (fr) 1998-12-31
KR19990006291A (ko) 1999-01-25
KR100257594B1 (ko) 2000-06-01

Similar Documents

Publication Publication Date Title
US6627512B2 (en) Method of manufacturing a semiconductor device
US6008077A (en) Method for fabricating semiconductor device
JP4932795B2 (ja) 半導体装置及びその製造方法
US7183167B2 (en) Semiconductor device having a trench isolation and method of fabricating the same
JP2003037254A (ja) エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法
JPH11297984A (ja) Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法
US20110140170A1 (en) Structure and method for making a strained silicon transistor
JPH1117000A (ja) 半導体装置およびその製造方法
JPH08321589A (ja) 半導体装置及びその製造方法
US6359312B1 (en) Semiconductor device with SOI structure
JP2003258248A (ja) 半導体装置の製造方法
JP2830762B2 (ja) 半導体装置の製造方法
JPH1174526A (ja) 半導体装置及びその製造方法
JP3518059B2 (ja) Ｍｉｓ型トランジスタの製造方法
KR20010074380A (ko) 반도체 소자 및 그 제조 방법
US6756263B2 (en) Method of manufacturing semiconductor device
JP2003124338A (ja) 半導体装置及びその製造方法
US7061128B2 (en) Semiconductor device and manufacturing method of the same
JP2002222942A (ja) 半導体装置およびその製造方法
KR100345365B1 (ko) 반도체소자의 트랜지스터 형성방법
JP4010425B2 (ja) 半導体装置及びその製造方法
JP3316023B2 (ja) 半導体装置
JP2003258251A (ja) 半導体装置およびその製造方法
JP3966102B2 (ja) 半導体装置の製造方法
KR100604570B1 (ko) 낸드 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619