JPH11168001A

JPH11168001A - 電子部品および電子装置

Info

Publication number: JPH11168001A
Application number: JP9334009A
Authority: JP
Inventors: Masayuki Aoyanagi; 昌行青柳
Original assignee: Hitachi Ltd; Hitachi Electronic Devices Co Ltd
Current assignee: Hitachi Ltd; Hitachi Electronic Devices Co Ltd
Priority date: 1997-12-04
Filing date: 1997-12-04
Publication date: 1999-06-22

Abstract

(57)【要約】【課題】電子部品をプリント配線基板へ実装する際
に、半田付け端子部間の短絡を発生しにくくして、安定
して半田付けすることが可能な電子部品を提供する。【解決手段】表面実装型の電子部品であって、当該電
子部品の一辺に２個以上の半田付け端子部が設けられる
電子部品において、前記半田付け端子部は、前記電子部
品の角部に設けられる半田付け端子部を含み、当該角部
に設けられる半田付け端子部は、前記電子部品の角部を
構成する２側面に亘って設けられる。また、前記電子部
品の角部に設けられる半田付け端子部（１１〜１４）
は、前記電子部品（１０）の各角部に設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品および電
子装置に係わり、特に、プリント配線基板への実装時に
安定した半田付けが可能となる電子部品および電子装置
に関する。

【０００２】

【従来の技術】液晶表示装置に限らず、一般の電子装置
には、電子部品、例えば、抵抗、コンデンサ、コイル等
が半田付けされたプリント配線基板が採用されている。
また、この電子部品として、表面実装タイプのものが多
く使用されている。これら表面実装タイプの電子部品の
１つに、図６に示すように、抵抗素子（Ｒ）が２つ並列
に設けられるチップ抵抗アレイ３０が知られている。な
お、図６において、３１〜３４は半田付け端子部を示
す。

【０００３】このチップ抵抗アレイ３０を、プリント配
線基板に実装する場合には、図７（ａ）に示すように、
プリント配線基板２０のパッド上にスクリーン印刷等に
より半田ペースト２５を形成し、当該半田ペースト２５
上に前記チップ抵抗アレイ３０の半田付け端子部（３１
〜３４）が位置するように、プリント配線基板２０上に
前記チップ抵抗アレイ３０を搭載する。その後、リフロ
ー炉を通して半田付けを行い、図７（ｂ）に示すよう
に、チップ抵抗アレイ３０を、プリント配線基板２０に
実装する。

【０００４】

【発明が解決しようとする課題】しかしながら、前記チ
ップ抵抗アレイ３０を、プリント配線基板２０に実装す
る場合に、半田量が多いと、図８に示すように、チップ
抵抗アレイ３０の半田付け端子部３１（または３３）
と、半田付け端子部３２（または３４）との間が、半田
により短絡する半田ショート３５が発生し易いという問
題点があった。逆に、半田量を少なくすると、図９に示
すように、チップ抵抗アレイ３０の半田付け端子部（３
１〜３４）とプリント配線基板２０のパッドとが電気的
に非接続状態となる半田オープン３６が発生し易いとい
う問題点があった。そして、この半田ショート３５およ
び半田オープン３６は、検査工程の負荷を増大させるば
かりでなく、また、この半田ショート３５および半田オ
ープン３６が発生すると、半田修正工程が必要となり、
半田修正作業にも負担が掛かるという問題点があった。

【０００５】この問題点を解決するためには、前記プリ
ント配線基板２０上の半田ペースト２５として最適な半
田量を割り出し、当該最適な半田量で半田ペースト２５
を形成する必要があり、半田工程に時間が掛かるという
問題点もあった。本発明は、前記従来技術の問題点を解
決するためになされたものであり、本発明の目的は、電
子部品および電子装置において、電子部品をプリント配
線基板へ実装する際に、半田付け端子部間の短絡を発生
しにくくして、安定して半田付けすることが可能となる
技術を提供することにある。

【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。

【０００８】即ち、表面実装型の電子部品であって、当
該電子部品の一辺に２個以上の半田付け端子部が設けら
れる電子部品において、前記半田付け端子部は、前記電
子部品の角部に設けられる半田付け端子部を含み、当該
記電子部品の角部に設けられる半田付け端子部は、前記
電子部品の角部を構成する２側面に亘って設けられてい
ることを特徴とする。

【０００９】また、前記電子部品の角部に設けられる半
田付け端子部は、前記電子部品の各角部に設けられてい
ることを特徴とする。

【００１０】さらに、電子装置において、前記電子部品
が接着固定されるプリント配線基板を備えることを特徴
とする。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００１２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１３】図１は、本発明の実施の形態の電子部品の
概略構成を示す斜視図である。同図に示すように、本実
施の形態のチップ抵抗アレイ１０においても、半田付け
端子部（１１〜１４）が設けられるが、この半田付け端
子部（１１〜１４）は、チップ抵抗アレイ１０の各角部
の両側に形成される。即ち、前記図６に示す従来のチッ
プ抵抗アレイ３０では、半田付け端子部（３１〜３４）
は、チップ抵抗アレイ３０の各角部の一側面（例えば、
図６に示すＡ側）にだけ設けられているの対して、本実
施の形態のチップ抵抗アレイ１０では、半田付け端子部
（１１〜１４）は、チップ抵抗アレイ１０の各角部の両
側面（例えば、図１に示すＡ側とＢ側）に設けられる。

【００１４】図２は、図１に示すチップ抵抗アレイ１０
の半田付け端子部（１１〜１４）の概略構成を示す斜視
図である。同図に示すように、図１に示すチップ抵抗ア
レイ１０の半田付け端子部（１１〜１４）は、Ａ面側端
子（１５Ａ）とＢ面側端子（１５Ｂ）とで構成される。
このＡ面側端子（１５Ａ）とＢ面側端子（１５Ｂ）と
は、プリント配線基板のパッド部と接触する延在部（１
６Ａ，１６Ｂ）を有する。したがって、図３に示すよう
に、本実施の形態のチップ抵抗アレイ１０をプリント配
線基板２０に実装した時に、本実施の形態のチップ抵抗
アレイ１０では、各角部の両側に半田層（フィレット）
が形成される。これにより、本実施の形態では、チップ
抵抗アレイ１０の半田付け端子部（１１，１２）（また
は半田付け端子部（１３，１４））間の短絡が起こりに
くくすることが可能となる。

【００１５】図４は、本実施の形態のチップ抵抗アレイ
１０に対応するプリント配線基板２０のパッド間隔を、
従来のプリント配線基板２０のパッド間隔と対比して説
明するための図である。ここで、図４（ａ）は、従来の
チップ抵抗アレイ３０が１ｍｍ×１ｍｍ寸法の大きさの
時の、プリント配線基板２０のパッド寸法の一例を表す
図であり、また、図４（ｂ）は、本実施の形態のチップ
抵抗アレイ１０が１ｍｍ×１ｍｍ寸法の大きさの時の、
プリント配線基板２０のパッド寸法の一例を表す図であ
る。図４（ａ）において、ＬａとＬｂは、プリント配線
基板２０のパッド（２１〜２４）の大きさを表し、Ｌａ
は０．５５ｍｍ、Ｌｂは０．４７ｍｍである。また、Ｌ
ｃは、プリント配線基板２０のパッド２１（または２
３）とパッド２２（または２４）との間隔を表し、Ｌｄ
は、プリント配線基板２０のパッド２０（または２１）
とパッド２３（または２４）との間隔を表し、Ｌｃは
０．２６ｍｍ、Ｌｄは０．５ｍｍである。このように、
従来のチップ抵抗アレイ３０が１ｍｍ×１ｍｍ寸法の大
きさの時に、図４（ａ）に示す例では、チップ抵抗アレ
イ３０の半田付け端子部３１と半田付けされるプリント
配線基板２０のパッド２１と、半田付け端子部３２とと
半田付けされるプリント配線基板２０のパッド２２との
間隔（Ｌｃ）は０．２６ｍｍとなる。

【００１６】この間隔（Ｌｃ）は、半田ペースト２５の
間隔とも一致しており、そのため、半田ペースト２５の
半田量が多すぎると、図８に示すように、半田ショート
３５が発生することになる。逆に、半田量を少なくする
と、図９に示すように、チップ抵抗アレイ３０の半田付
け端子部とプリント配線基板２０のパッドとが電気的に
非接続状態となる半田オープン３６が発生することにな
る。したがって、この半田ショート３５および半田オー
プン３６を防止するためには、前記した如く、適正な半
田量から成る半田ペースト２１を形成する必要があり、
半田工程に時間が掛かるという問題点がある。また、こ
の半田ショート３５および半田オープン３６を防止する
ためには、前記間隔（Ｌｃ）を広くする方法も考えられ
が、この間隔（Ｌｃ）は、チップ抵抗アレイ３０の半田
付け端子部３１（または３３）と半田付け端子部３２
（または３４）との間隔で、ある程度決定されるため、
この間隔（Ｌｃ）をあまり広くすることはできなかっ
た。

【００１７】しかしながら、本実施の形態のチップ抵抗
アレイ１０では、半田付け端子部（１１〜１４）を、Ａ
面側端子１５ＡとＢ面側端子１５Ｂとで構成し、これに
より、半田付け端子部（１１〜１４）を、チップ抵抗ア
レイ１０の各角部を構成する２側面に亘って設け、チッ
プ抵抗アレイ１０をプリント配線基板２０に実装した時
に、チップ抵抗アレイ１０の各角部の両側に半田層が形
成されるようにしたので、図４（ｂ）に示すように、前
記間隔（ＬＬｃ）を広げることが可能となる。

【００１８】なお、図４（ｂ）においても、Ｌａは０．
５５ｍｍ、Ｌｂは０．４７ｍｍ、Ｌｄは０．５ｍｍであ
る。このように、本実施の形態のチップ抵抗アレイ１０
が１ｍｍ×１ｍｍ寸法の大きさの時に、間隔（ＬＬｃ）
を従来の０．２６ｍｍより広げることが可能となる。こ
れにより、本実施の形態のチップ抵抗アレイ１０では、
チップ抵抗アレイ１０をプリント配線基板２０に実装す
る時に、半田ペースト２５の半田量を増やし、なお且
つ、半田ショート３５の発生しにくくできるので、半田
ショート３５を防止することが可能となる。したがっ
て、本実施の形態のチップ抵抗アレイ１０を使用するこ
とにより、半田修正作業を少なくすることができるの
で、製造コストを低減することが可能となる。

【００１９】ここで、前記間隔（ＬＬｃ）は、チップ抵
抗アレイ１０の半田付け端子部（１１，１２）が形成さ
れる一側面（図１に示すＡ側）の長さをＷを、半田付け
端子部（１１，１２）のＡ面側端子１５Ａの長さをＷＡ
とする時、下記（１）式を満足するようにすればよい。

【００２０】

【数１】０．３ｍｍ≦ＬＬｃ＜Ｗ−２×ＷＡ・・・（１）図５は、従来のチップ抵抗アレイ３０の一例の概略構成
を示す断面図である。同図において、４０は絶縁基板、
４１は内部電極、４２はＮｉメッキ等の中間電極、４３
は半田メッキ等の外部電極、４４は抵抗体、４５は保護
膜である。

【００２１】本実施の形態のチップ抵抗アレイ１０は、
図５に示す内部電極４１として、Ａ面側端子１５ＡとＢ
面側端子１５Ｂとから成る電極を使用し、従来と同様な
方法で作成するか、あるいは、図５に示すチップ抵抗ア
レイ３０を作成した後、各角部の半田付け端子部が形成
されていない面に、蒸着等により金属層を形成した後、
当該金属層上にメッキ等により所定厚さの電極層を形成
し、Ｂ面側端子１５Ｂを形成して作成することができ
る。

【００２２】なお、本実施の形態においては、チップ抵
抗アレイ１０の各角部は面取りされていてもよく、ま
た、半田付け端子部（１１〜１４）のＢ面側端子１５Ｂ
は、図５に示す抵抗膜４４と必ずしも接続されている必
要はない。また、半田付け端子部（１１〜１４）のＡ面
側端子１５ＡとＢ面側端子１５Ｂとは、必ずしも一体で
ある必要はなく、別々に近接して形成するようにしても
よい。さらに、本実施の形態では、本発明をチップ抵抗
アレイに適用した実施の形態について説明したが、本発
明はこれに限定されるものではなく、コンデンサ、コイ
ル等の電子部品にも適用可能であることはいうまでもな
い。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００２３】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００２４】（１）本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田量が多くても半田ショ
ートを起きにくくすることが可能となり、半田ショート
を防止することが可能となる。

【００２５】（２）本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田ショートあるいは半田
オープンを起こすことなく、電子部品を安定してプリン
ト配線基板に半田付けすることが可能となる。

【００２６】（３）本発明によれば、電子部品をプリン
ト配線基板に実装する時の半田修正作業を大幅に少なく
することができ、製造コストを低減することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の実施の形態のチップ抵抗アレイの概略
構成を示す斜視図である。

【図２】本発明の実施の形態のチップ抵抗アレイの半田
付け端子部の概略構成を示す斜視図である。

【図２】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。

【図４】本実施の形態のチップ抵抗アレイに対応するプ
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。

【図５】従来のチップ抵抗アレイの概略構成を示す断面
図である。

【図６】従来のチップ抵抗アレイの概略構成を示す斜視
図である。

【図７】図６に示すチップ抵抗アレイをプリント配線基
板に実装する際の実装方法を説明するための図である。

【図８】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。

【図９】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。

【符号の説明】

１０，３０…チップ抵抗アレイ、１１〜１４，３１〜３
４…チップ抵抗アレイの半田付け端子部、１５Ａ…Ａ側
端子、１５Ｂ…Ｂ側端子、１６Ａ，１６Ａ…延在部、２
０…プリント配線基板、２１〜２４…プリント配線基板
のパッド、２５…半田ペースト、３５…半田ショート、
３６…半田オープン、４０…絶縁基板、４１…内部電
極、４２…中間電極、４３…外部電極、４４…抵抗体、
４５…保護膜。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１０年２月５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図３】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。

【符号の説明】１０，３０…チップ抵抗アレイ、１１〜１４，３１〜３
４…チップ抵抗アレイの半田付け端子部、１５Ａ…Ａ側
端子、１５Ｂ…Ｂ側端子、１６Ａ，１６Ａ…延在部、２
０…プリント配線基板、２１〜２４…プリント配線基板
のパッド、２５…半田ペースト、３５…半田ショート、
３６…半田オープン、４０…絶縁基板、４１…内部電
極、４２…中間電極、４３…外部電極、４４…抵抗体、
４５…保護膜。

Claims

【特許請求の範囲】

【請求項１】表面実装型の電子部品であって、当該電
子部品の一辺に２個以上の半田付け端子部が設けられる
電子部品において、前記半田付け端子部は、前記電子部品の角部に設けられ
る半田付け端子部を含み、当該電子部品の角部に設けら
れる半田付け端子部は、前記電子部品の角部を構成する
２側面に亘って設けられていることを特徴とする電子部
品。
【請求項２】前記電子部品の角部に設けられる半田付
け端子部は、プリント配線基板のパッド部と接する延在
部を有することを特徴とする請求項１に記載の電子部
品。
【請求項３】前記電子部品の角部に設けられる半田付
け端子部は、前記電子部品の各角部に設けられているこ
とを特徴とする請求項１または請求項２に記載の電子部
品。
【請求項４】請求項１ないし請求項３のいずれか１項
に記載の電子部品が接着固定されるプリント配線基板を
備えることを特徴とする電子装置。