JPH11168001A - 電子部品および電子装置 - Google Patents
電子部品および電子装置Info
- Publication number
- JPH11168001A JPH11168001A JP9334009A JP33400997A JPH11168001A JP H11168001 A JPH11168001 A JP H11168001A JP 9334009 A JP9334009 A JP 9334009A JP 33400997 A JP33400997 A JP 33400997A JP H11168001 A JPH11168001 A JP H11168001A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- chip resistor
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 電子部品をプリント配線基板へ実装する際
に、半田付け端子部間の短絡を発生しにくくして、安定
して半田付けすることが可能な電子部品を提供する。 【解決手段】 表面実装型の電子部品であって、当該電
子部品の一辺に2個以上の半田付け端子部が設けられる
電子部品において、前記半田付け端子部は、前記電子部
品の角部に設けられる半田付け端子部を含み、当該角部
に設けられる半田付け端子部は、前記電子部品の角部を
構成する2側面に亘って設けられる。また、前記電子部
品の角部に設けられる半田付け端子部(11〜14)
は、前記電子部品(10)の各角部に設けられる。
に、半田付け端子部間の短絡を発生しにくくして、安定
して半田付けすることが可能な電子部品を提供する。 【解決手段】 表面実装型の電子部品であって、当該電
子部品の一辺に2個以上の半田付け端子部が設けられる
電子部品において、前記半田付け端子部は、前記電子部
品の角部に設けられる半田付け端子部を含み、当該角部
に設けられる半田付け端子部は、前記電子部品の角部を
構成する2側面に亘って設けられる。また、前記電子部
品の角部に設けられる半田付け端子部(11〜14)
は、前記電子部品(10)の各角部に設けられる。
Description
【0001】
【発明の属する技術分野】本発明は、電子部品および電
子装置に係わり、特に、プリント配線基板への実装時に
安定した半田付けが可能となる電子部品および電子装置
に関する。
子装置に係わり、特に、プリント配線基板への実装時に
安定した半田付けが可能となる電子部品および電子装置
に関する。
【0002】
【従来の技術】液晶表示装置に限らず、一般の電子装置
には、電子部品、例えば、抵抗、コンデンサ、コイル等
が半田付けされたプリント配線基板が採用されている。
また、この電子部品として、表面実装タイプのものが多
く使用されている。これら表面実装タイプの電子部品の
1つに、図6に示すように、抵抗素子(R)が2つ並列
に設けられるチップ抵抗アレイ30が知られている。な
お、図6において、31〜34は半田付け端子部を示
す。
には、電子部品、例えば、抵抗、コンデンサ、コイル等
が半田付けされたプリント配線基板が採用されている。
また、この電子部品として、表面実装タイプのものが多
く使用されている。これら表面実装タイプの電子部品の
1つに、図6に示すように、抵抗素子(R)が2つ並列
に設けられるチップ抵抗アレイ30が知られている。な
お、図6において、31〜34は半田付け端子部を示
す。
【0003】このチップ抵抗アレイ30を、プリント配
線基板に実装する場合には、図7(a)に示すように、
プリント配線基板20のパッド上にスクリーン印刷等に
より半田ペースト25を形成し、当該半田ペースト25
上に前記チップ抵抗アレイ30の半田付け端子部(31
〜34)が位置するように、プリント配線基板20上に
前記チップ抵抗アレイ30を搭載する。その後、リフロ
ー炉を通して半田付けを行い、図7(b)に示すよう
に、チップ抵抗アレイ30を、プリント配線基板20に
実装する。
線基板に実装する場合には、図7(a)に示すように、
プリント配線基板20のパッド上にスクリーン印刷等に
より半田ペースト25を形成し、当該半田ペースト25
上に前記チップ抵抗アレイ30の半田付け端子部(31
〜34)が位置するように、プリント配線基板20上に
前記チップ抵抗アレイ30を搭載する。その後、リフロ
ー炉を通して半田付けを行い、図7(b)に示すよう
に、チップ抵抗アレイ30を、プリント配線基板20に
実装する。
【0004】
【発明が解決しようとする課題】しかしながら、前記チ
ップ抵抗アレイ30を、プリント配線基板20に実装す
る場合に、半田量が多いと、図8に示すように、チップ
抵抗アレイ30の半田付け端子部31(または33)
と、半田付け端子部32(または34)との間が、半田
により短絡する半田ショート35が発生し易いという問
題点があった。逆に、半田量を少なくすると、図9に示
すように、チップ抵抗アレイ30の半田付け端子部(3
1〜34)とプリント配線基板20のパッドとが電気的
に非接続状態となる半田オープン36が発生し易いとい
う問題点があった。そして、この半田ショート35およ
び半田オープン36は、検査工程の負荷を増大させるば
かりでなく、また、この半田ショート35および半田オ
ープン36が発生すると、半田修正工程が必要となり、
半田修正作業にも負担が掛かるという問題点があった。
ップ抵抗アレイ30を、プリント配線基板20に実装す
る場合に、半田量が多いと、図8に示すように、チップ
抵抗アレイ30の半田付け端子部31(または33)
と、半田付け端子部32(または34)との間が、半田
により短絡する半田ショート35が発生し易いという問
題点があった。逆に、半田量を少なくすると、図9に示
すように、チップ抵抗アレイ30の半田付け端子部(3
1〜34)とプリント配線基板20のパッドとが電気的
に非接続状態となる半田オープン36が発生し易いとい
う問題点があった。そして、この半田ショート35およ
び半田オープン36は、検査工程の負荷を増大させるば
かりでなく、また、この半田ショート35および半田オ
ープン36が発生すると、半田修正工程が必要となり、
半田修正作業にも負担が掛かるという問題点があった。
【0005】この問題点を解決するためには、前記プリ
ント配線基板20上の半田ペースト25として最適な半
田量を割り出し、当該最適な半田量で半田ペースト25
を形成する必要があり、半田工程に時間が掛かるという
問題点もあった。本発明は、前記従来技術の問題点を解
決するためになされたものであり、本発明の目的は、電
子部品および電子装置において、電子部品をプリント配
線基板へ実装する際に、半田付け端子部間の短絡を発生
しにくくして、安定して半田付けすることが可能となる
技術を提供することにある。
ント配線基板20上の半田ペースト25として最適な半
田量を割り出し、当該最適な半田量で半田ペースト25
を形成する必要があり、半田工程に時間が掛かるという
問題点もあった。本発明は、前記従来技術の問題点を解
決するためになされたものであり、本発明の目的は、電
子部品および電子装置において、電子部品をプリント配
線基板へ実装する際に、半田付け端子部間の短絡を発生
しにくくして、安定して半田付けすることが可能となる
技術を提供することにある。
【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。
な特徴は、本明細書の記述及び添付図面によって明らか
にする。
【0007】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。
【0008】即ち、表面実装型の電子部品であって、当
該電子部品の一辺に2個以上の半田付け端子部が設けら
れる電子部品において、前記半田付け端子部は、前記電
子部品の角部に設けられる半田付け端子部を含み、当該
記電子部品の角部に設けられる半田付け端子部は、前記
電子部品の角部を構成する2側面に亘って設けられてい
ることを特徴とする。
該電子部品の一辺に2個以上の半田付け端子部が設けら
れる電子部品において、前記半田付け端子部は、前記電
子部品の角部に設けられる半田付け端子部を含み、当該
記電子部品の角部に設けられる半田付け端子部は、前記
電子部品の角部を構成する2側面に亘って設けられてい
ることを特徴とする。
【0009】また、前記電子部品の角部に設けられる半
田付け端子部は、前記電子部品の各角部に設けられてい
ることを特徴とする。
田付け端子部は、前記電子部品の各角部に設けられてい
ることを特徴とする。
【0010】さらに、電子装置において、前記電子部品
が接着固定されるプリント配線基板を備えることを特徴
とする。
が接着固定されるプリント配線基板を備えることを特徴
とする。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
施の形態を詳細に説明する。
【0012】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【0013】図1は、本発明の実施の形態の電子部品の
概略構成を示す斜視図である。同図に示すように、本実
施の形態のチップ抵抗アレイ10においても、半田付け
端子部(11〜14)が設けられるが、この半田付け端
子部(11〜14)は、チップ抵抗アレイ10の各角部
の両側に形成される。即ち、前記図6に示す従来のチッ
プ抵抗アレイ30では、半田付け端子部(31〜34)
は、チップ抵抗アレイ30の各角部の一側面(例えば、
図6に示すA側)にだけ設けられているの対して、本実
施の形態のチップ抵抗アレイ10では、半田付け端子部
(11〜14)は、チップ抵抗アレイ10の各角部の両
側面(例えば、図1に示すA側とB側)に設けられる。
概略構成を示す斜視図である。同図に示すように、本実
施の形態のチップ抵抗アレイ10においても、半田付け
端子部(11〜14)が設けられるが、この半田付け端
子部(11〜14)は、チップ抵抗アレイ10の各角部
の両側に形成される。即ち、前記図6に示す従来のチッ
プ抵抗アレイ30では、半田付け端子部(31〜34)
は、チップ抵抗アレイ30の各角部の一側面(例えば、
図6に示すA側)にだけ設けられているの対して、本実
施の形態のチップ抵抗アレイ10では、半田付け端子部
(11〜14)は、チップ抵抗アレイ10の各角部の両
側面(例えば、図1に示すA側とB側)に設けられる。
【0014】図2は、図1に示すチップ抵抗アレイ10
の半田付け端子部(11〜14)の概略構成を示す斜視
図である。同図に示すように、図1に示すチップ抵抗ア
レイ10の半田付け端子部(11〜14)は、A面側端
子(15A)とB面側端子(15B)とで構成される。
このA面側端子(15A)とB面側端子(15B)と
は、プリント配線基板のパッド部と接触する延在部(1
6A,16B)を有する。したがって、図3に示すよう
に、本実施の形態のチップ抵抗アレイ10をプリント配
線基板20に実装した時に、本実施の形態のチップ抵抗
アレイ10では、各角部の両側に半田層(フィレット)
が形成される。これにより、本実施の形態では、チップ
抵抗アレイ10の半田付け端子部(11,12)(また
は半田付け端子部(13,14))間の短絡が起こりに
くくすることが可能となる。
の半田付け端子部(11〜14)の概略構成を示す斜視
図である。同図に示すように、図1に示すチップ抵抗ア
レイ10の半田付け端子部(11〜14)は、A面側端
子(15A)とB面側端子(15B)とで構成される。
このA面側端子(15A)とB面側端子(15B)と
は、プリント配線基板のパッド部と接触する延在部(1
6A,16B)を有する。したがって、図3に示すよう
に、本実施の形態のチップ抵抗アレイ10をプリント配
線基板20に実装した時に、本実施の形態のチップ抵抗
アレイ10では、各角部の両側に半田層(フィレット)
が形成される。これにより、本実施の形態では、チップ
抵抗アレイ10の半田付け端子部(11,12)(また
は半田付け端子部(13,14))間の短絡が起こりに
くくすることが可能となる。
【0015】図4は、本実施の形態のチップ抵抗アレイ
10に対応するプリント配線基板20のパッド間隔を、
従来のプリント配線基板20のパッド間隔と対比して説
明するための図である。ここで、図4(a)は、従来の
チップ抵抗アレイ30が1mm×1mm寸法の大きさの
時の、プリント配線基板20のパッド寸法の一例を表す
図であり、また、図4(b)は、本実施の形態のチップ
抵抗アレイ10が1mm×1mm寸法の大きさの時の、
プリント配線基板20のパッド寸法の一例を表す図であ
る。図4(a)において、LaとLbは、プリント配線
基板20のパッド(21〜24)の大きさを表し、La
は0.55mm、Lbは0.47mmである。また、L
cは、プリント配線基板20のパッド21(または2
3)とパッド22(または24)との間隔を表し、Ld
は、プリント配線基板20のパッド20(または21)
とパッド23(または24)との間隔を表し、Lcは
0.26mm、Ldは0.5mmである。このように、
従来のチップ抵抗アレイ30が1mm×1mm寸法の大
きさの時に、図4(a)に示す例では、チップ抵抗アレ
イ30の半田付け端子部31と半田付けされるプリント
配線基板20のパッド21と、半田付け端子部32とと
半田付けされるプリント配線基板20のパッド22との
間隔(Lc)は0.26mmとなる。
10に対応するプリント配線基板20のパッド間隔を、
従来のプリント配線基板20のパッド間隔と対比して説
明するための図である。ここで、図4(a)は、従来の
チップ抵抗アレイ30が1mm×1mm寸法の大きさの
時の、プリント配線基板20のパッド寸法の一例を表す
図であり、また、図4(b)は、本実施の形態のチップ
抵抗アレイ10が1mm×1mm寸法の大きさの時の、
プリント配線基板20のパッド寸法の一例を表す図であ
る。図4(a)において、LaとLbは、プリント配線
基板20のパッド(21〜24)の大きさを表し、La
は0.55mm、Lbは0.47mmである。また、L
cは、プリント配線基板20のパッド21(または2
3)とパッド22(または24)との間隔を表し、Ld
は、プリント配線基板20のパッド20(または21)
とパッド23(または24)との間隔を表し、Lcは
0.26mm、Ldは0.5mmである。このように、
従来のチップ抵抗アレイ30が1mm×1mm寸法の大
きさの時に、図4(a)に示す例では、チップ抵抗アレ
イ30の半田付け端子部31と半田付けされるプリント
配線基板20のパッド21と、半田付け端子部32とと
半田付けされるプリント配線基板20のパッド22との
間隔(Lc)は0.26mmとなる。
【0016】この間隔(Lc)は、半田ペースト25の
間隔とも一致しており、そのため、半田ペースト25の
半田量が多すぎると、図8に示すように、半田ショート
35が発生することになる。逆に、半田量を少なくする
と、図9に示すように、チップ抵抗アレイ30の半田付
け端子部とプリント配線基板20のパッドとが電気的に
非接続状態となる半田オープン36が発生することにな
る。したがって、この半田ショート35および半田オー
プン36を防止するためには、前記した如く、適正な半
田量から成る半田ペースト21を形成する必要があり、
半田工程に時間が掛かるという問題点がある。また、こ
の半田ショート35および半田オープン36を防止する
ためには、前記間隔(Lc)を広くする方法も考えられ
が、この間隔(Lc)は、チップ抵抗アレイ30の半田
付け端子部31(または33)と半田付け端子部32
(または34)との間隔で、ある程度決定されるため、
この間隔(Lc)をあまり広くすることはできなかっ
た。
間隔とも一致しており、そのため、半田ペースト25の
半田量が多すぎると、図8に示すように、半田ショート
35が発生することになる。逆に、半田量を少なくする
と、図9に示すように、チップ抵抗アレイ30の半田付
け端子部とプリント配線基板20のパッドとが電気的に
非接続状態となる半田オープン36が発生することにな
る。したがって、この半田ショート35および半田オー
プン36を防止するためには、前記した如く、適正な半
田量から成る半田ペースト21を形成する必要があり、
半田工程に時間が掛かるという問題点がある。また、こ
の半田ショート35および半田オープン36を防止する
ためには、前記間隔(Lc)を広くする方法も考えられ
が、この間隔(Lc)は、チップ抵抗アレイ30の半田
付け端子部31(または33)と半田付け端子部32
(または34)との間隔で、ある程度決定されるため、
この間隔(Lc)をあまり広くすることはできなかっ
た。
【0017】しかしながら、本実施の形態のチップ抵抗
アレイ10では、半田付け端子部(11〜14)を、A
面側端子15AとB面側端子15Bとで構成し、これに
より、半田付け端子部(11〜14)を、チップ抵抗ア
レイ10の各角部を構成する2側面に亘って設け、チッ
プ抵抗アレイ10をプリント配線基板20に実装した時
に、チップ抵抗アレイ10の各角部の両側に半田層が形
成されるようにしたので、図4(b)に示すように、前
記間隔(LLc)を広げることが可能となる。
アレイ10では、半田付け端子部(11〜14)を、A
面側端子15AとB面側端子15Bとで構成し、これに
より、半田付け端子部(11〜14)を、チップ抵抗ア
レイ10の各角部を構成する2側面に亘って設け、チッ
プ抵抗アレイ10をプリント配線基板20に実装した時
に、チップ抵抗アレイ10の各角部の両側に半田層が形
成されるようにしたので、図4(b)に示すように、前
記間隔(LLc)を広げることが可能となる。
【0018】なお、図4(b)においても、Laは0.
55mm、Lbは0.47mm、Ldは0.5mmであ
る。このように、本実施の形態のチップ抵抗アレイ10
が1mm×1mm寸法の大きさの時に、間隔(LLc)
を従来の0.26mmより広げることが可能となる。こ
れにより、本実施の形態のチップ抵抗アレイ10では、
チップ抵抗アレイ10をプリント配線基板20に実装す
る時に、半田ペースト25の半田量を増やし、なお且
つ、半田ショート35の発生しにくくできるので、半田
ショート35を防止することが可能となる。したがっ
て、本実施の形態のチップ抵抗アレイ10を使用するこ
とにより、半田修正作業を少なくすることができるの
で、製造コストを低減することが可能となる。
55mm、Lbは0.47mm、Ldは0.5mmであ
る。このように、本実施の形態のチップ抵抗アレイ10
が1mm×1mm寸法の大きさの時に、間隔(LLc)
を従来の0.26mmより広げることが可能となる。こ
れにより、本実施の形態のチップ抵抗アレイ10では、
チップ抵抗アレイ10をプリント配線基板20に実装す
る時に、半田ペースト25の半田量を増やし、なお且
つ、半田ショート35の発生しにくくできるので、半田
ショート35を防止することが可能となる。したがっ
て、本実施の形態のチップ抵抗アレイ10を使用するこ
とにより、半田修正作業を少なくすることができるの
で、製造コストを低減することが可能となる。
【0019】ここで、前記間隔(LLc)は、チップ抵
抗アレイ10の半田付け端子部(11,12)が形成さ
れる一側面(図1に示すA側)の長さをWを、半田付け
端子部(11,12)のA面側端子15Aの長さをWA
とする時、下記(1)式を満足するようにすればよい。
抗アレイ10の半田付け端子部(11,12)が形成さ
れる一側面(図1に示すA側)の長さをWを、半田付け
端子部(11,12)のA面側端子15Aの長さをWA
とする時、下記(1)式を満足するようにすればよい。
【0020】
【数1】 0.3mm≦LLc<W−2×WA ・・・(1) 図5は、従来のチップ抵抗アレイ30の一例の概略構成
を示す断面図である。同図において、40は絶縁基板、
41は内部電極、42はNiメッキ等の中間電極、43
は半田メッキ等の外部電極、44は抵抗体、45は保護
膜である。
を示す断面図である。同図において、40は絶縁基板、
41は内部電極、42はNiメッキ等の中間電極、43
は半田メッキ等の外部電極、44は抵抗体、45は保護
膜である。
【0021】本実施の形態のチップ抵抗アレイ10は、
図5に示す内部電極41として、A面側端子15AとB
面側端子15Bとから成る電極を使用し、従来と同様な
方法で作成するか、あるいは、図5に示すチップ抵抗ア
レイ30を作成した後、各角部の半田付け端子部が形成
されていない面に、蒸着等により金属層を形成した後、
当該金属層上にメッキ等により所定厚さの電極層を形成
し、B面側端子15Bを形成して作成することができ
る。
図5に示す内部電極41として、A面側端子15AとB
面側端子15Bとから成る電極を使用し、従来と同様な
方法で作成するか、あるいは、図5に示すチップ抵抗ア
レイ30を作成した後、各角部の半田付け端子部が形成
されていない面に、蒸着等により金属層を形成した後、
当該金属層上にメッキ等により所定厚さの電極層を形成
し、B面側端子15Bを形成して作成することができ
る。
【0022】なお、本実施の形態においては、チップ抵
抗アレイ10の各角部は面取りされていてもよく、ま
た、半田付け端子部(11〜14)のB面側端子15B
は、図5に示す抵抗膜44と必ずしも接続されている必
要はない。また、半田付け端子部(11〜14)のA面
側端子15AとB面側端子15Bとは、必ずしも一体で
ある必要はなく、別々に近接して形成するようにしても
よい。さらに、本実施の形態では、本発明をチップ抵抗
アレイに適用した実施の形態について説明したが、本発
明はこれに限定されるものではなく、コンデンサ、コイ
ル等の電子部品にも適用可能であることはいうまでもな
い。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
抗アレイ10の各角部は面取りされていてもよく、ま
た、半田付け端子部(11〜14)のB面側端子15B
は、図5に示す抵抗膜44と必ずしも接続されている必
要はない。また、半田付け端子部(11〜14)のA面
側端子15AとB面側端子15Bとは、必ずしも一体で
ある必要はなく、別々に近接して形成するようにしても
よい。さらに、本実施の形態では、本発明をチップ抵抗
アレイに適用した実施の形態について説明したが、本発
明はこれに限定されるものではなく、コンデンサ、コイ
ル等の電子部品にも適用可能であることはいうまでもな
い。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0023】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【0024】(1)本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田量が多くても半田ショ
ートを起きにくくすることが可能となり、半田ショート
を防止することが可能となる。
ト配線基板に実装する時に、半田量が多くても半田ショ
ートを起きにくくすることが可能となり、半田ショート
を防止することが可能となる。
【0025】(2)本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田ショートあるいは半田
オープンを起こすことなく、電子部品を安定してプリン
ト配線基板に半田付けすることが可能となる。
ト配線基板に実装する時に、半田ショートあるいは半田
オープンを起こすことなく、電子部品を安定してプリン
ト配線基板に半田付けすることが可能となる。
【0026】(3)本発明によれば、電子部品をプリン
ト配線基板に実装する時の半田修正作業を大幅に少なく
することができ、製造コストを低減することが可能とな
る。
ト配線基板に実装する時の半田修正作業を大幅に少なく
することができ、製造コストを低減することが可能とな
る。
【図1】本発明の実施の形態のチップ抵抗アレイの概略
構成を示す斜視図である。
構成を示す斜視図である。
【図2】本発明の実施の形態のチップ抵抗アレイの半田
付け端子部の概略構成を示す斜視図である。
付け端子部の概略構成を示す斜視図である。
【図2】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。
配線基板に実装した状態を示す図である。
【図4】本実施の形態のチップ抵抗アレイに対応するプ
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。
【図5】従来のチップ抵抗アレイの概略構成を示す断面
図である。
図である。
【図6】従来のチップ抵抗アレイの概略構成を示す斜視
図である。
図である。
【図7】図6に示すチップ抵抗アレイをプリント配線基
板に実装する際の実装方法を説明するための図である。
板に実装する際の実装方法を説明するための図である。
【図8】図6に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。
板に実装した時の問題点を説明するための図である。
【図9】図6に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。
板に実装した時の問題点を説明するための図である。
10,30…チップ抵抗アレイ、11〜14,31〜3
4…チップ抵抗アレイの半田付け端子部、15A…A側
端子、15B…B側端子、16A,16A…延在部、2
0…プリント配線基板、21〜24…プリント配線基板
のパッド、25…半田ペースト、35…半田ショート、
36…半田オープン、40…絶縁基板、41…内部電
極、42…中間電極、43…外部電極、44…抵抗体、
45…保護膜。
4…チップ抵抗アレイの半田付け端子部、15A…A側
端子、15B…B側端子、16A,16A…延在部、2
0…プリント配線基板、21〜24…プリント配線基板
のパッド、25…半田ペースト、35…半田ショート、
36…半田オープン、40…絶縁基板、41…内部電
極、42…中間電極、43…外部電極、44…抵抗体、
45…保護膜。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年2月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】本発明の実施の形態のチップ抵抗アレイの概略
構成を示す斜視図である。
構成を示す斜視図である。
【図2】本発明の実施の形態のチップ抵抗アレイの半田
付け端子部の概略構成を示す斜視図である。
付け端子部の概略構成を示す斜視図である。
【図3】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。
配線基板に実装した状態を示す図である。
【図4】本実施の形態のチップ抵抗アレイに対応するプ
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。
【図5】従来のチップ抵抗アレイの概略構成を示す断面
図である。
図である。
【図6】従来のチップ抵抗アレイの概略構成を示す斜視
図である。
図である。
【図7】図6に示すチップ抵抗アレイをプリント配線基
板に実装する際の実装方法を説明するための図である。
板に実装する際の実装方法を説明するための図である。
【図8】図6に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。
板に実装した時の問題点を説明するための図である。
【図9】図6に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。
板に実装した時の問題点を説明するための図である。
【符号の説明】 10,30…チップ抵抗アレイ、11〜14,31〜3
4…チップ抵抗アレイの半田付け端子部、15A…A側
端子、15B…B側端子、16A,16A…延在部、2
0…プリント配線基板、21〜24…プリント配線基板
のパッド、25…半田ペースト、35…半田ショート、
36…半田オープン、40…絶縁基板、41…内部電
極、42…中間電極、43…外部電極、44…抵抗体、
45…保護膜。
4…チップ抵抗アレイの半田付け端子部、15A…A側
端子、15B…B側端子、16A,16A…延在部、2
0…プリント配線基板、21〜24…プリント配線基板
のパッド、25…半田ペースト、35…半田ショート、
36…半田オープン、40…絶縁基板、41…内部電
極、42…中間電極、43…外部電極、44…抵抗体、
45…保護膜。
Claims (4)
- 【請求項1】 表面実装型の電子部品であって、当該電
子部品の一辺に2個以上の半田付け端子部が設けられる
電子部品において、 前記半田付け端子部は、前記電子部品の角部に設けられ
る半田付け端子部を含み、当該電子部品の角部に設けら
れる半田付け端子部は、前記電子部品の角部を構成する
2側面に亘って設けられていることを特徴とする電子部
品。 - 【請求項2】 前記電子部品の角部に設けられる半田付
け端子部は、プリント配線基板のパッド部と接する延在
部を有することを特徴とする請求項1に記載の電子部
品。 - 【請求項3】 前記電子部品の角部に設けられる半田付
け端子部は、前記電子部品の各角部に設けられているこ
とを特徴とする請求項1または請求項2に記載の電子部
品。 - 【請求項4】 請求項1ないし請求項3のいずれか1項
に記載の電子部品が接着固定されるプリント配線基板を
備えることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9334009A JPH11168001A (ja) | 1997-12-04 | 1997-12-04 | 電子部品および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9334009A JPH11168001A (ja) | 1997-12-04 | 1997-12-04 | 電子部品および電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11168001A true JPH11168001A (ja) | 1999-06-22 |
Family
ID=18272482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9334009A Pending JPH11168001A (ja) | 1997-12-04 | 1997-12-04 | 電子部品および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11168001A (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128657U (ja) * | 1974-04-06 | 1975-10-22 | ||
JPS56119637U (ja) * | 1980-02-12 | 1981-09-11 | ||
JPS6042758U (ja) * | 1983-09-01 | 1985-03-26 | 日本電気株式会社 | 混成集積回路 |
JPS6355506U (ja) * | 1986-09-29 | 1988-04-14 | ||
JPS63118224U (ja) * | 1987-01-27 | 1988-07-30 | ||
JPH01129817U (ja) * | 1988-02-25 | 1989-09-04 | ||
JPH01312816A (ja) * | 1988-06-10 | 1989-12-18 | Murata Mfg Co Ltd | コンデンサブロック |
JPH0323918U (ja) * | 1989-07-20 | 1991-03-12 | ||
JPH044729U (ja) * | 1990-04-24 | 1992-01-16 | ||
JPH0438810A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 4端子型コンデンサ |
JPH0563107A (ja) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | 表面実装用ハイブリツドicの端子構造 |
-
1997
- 1997-12-04 JP JP9334009A patent/JPH11168001A/ja active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50128657U (ja) * | 1974-04-06 | 1975-10-22 | ||
JPS56119637U (ja) * | 1980-02-12 | 1981-09-11 | ||
JPS6042758U (ja) * | 1983-09-01 | 1985-03-26 | 日本電気株式会社 | 混成集積回路 |
JPS6355506U (ja) * | 1986-09-29 | 1988-04-14 | ||
JPS63118224U (ja) * | 1987-01-27 | 1988-07-30 | ||
JPH01129817U (ja) * | 1988-02-25 | 1989-09-04 | ||
JPH01312816A (ja) * | 1988-06-10 | 1989-12-18 | Murata Mfg Co Ltd | コンデンサブロック |
JPH0323918U (ja) * | 1989-07-20 | 1991-03-12 | ||
JPH044729U (ja) * | 1990-04-24 | 1992-01-16 | ||
JPH0438810A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 4端子型コンデンサ |
JPH0563107A (ja) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | 表面実装用ハイブリツドicの端子構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039758B2 (en) | Mounting structure for electronic component | |
JPH07201634A (ja) | セラミックチップ部品 | |
KR100245381B1 (ko) | 전자부품 | |
US5581875A (en) | Method of manufacturing circuit module | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JPH11168001A (ja) | 電子部品および電子装置 | |
JP2020047799A (ja) | プリント基板の構造 | |
JP2004207287A (ja) | はんだ付け用ランド、プリント配線基板 | |
JP2002223062A (ja) | プリント配線基板のパッド形状 | |
JP2002359320A (ja) | 電子部品の外部電極パターン | |
JPH08181419A (ja) | プリント配線板の構造 | |
JP3873346B2 (ja) | 配線回路基板 | |
JPH0766074A (ja) | 表面実装部品 | |
JPH07106751A (ja) | 耐ストレスチップ部品及びその実装方法 | |
JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
JP2917537B2 (ja) | 表面実装用icパッケージの実装方法 | |
JPH05299803A (ja) | コンデンサの実装方法 | |
JPH04373156A (ja) | クリーム半田接続方法 | |
JP3893687B2 (ja) | 表面実装型部品の実装構造および実装方法 | |
JPH0774448A (ja) | プリント配線板 | |
JPH07273441A (ja) | クリームはんだ印刷用メタルマスク | |
JP2000151056A (ja) | パッケージ | |
JP2002158427A (ja) | プリント配線基板、部品実装基板および電子機器 | |
JP3139747B2 (ja) | チップ部品 | |
JP2003158368A (ja) | チップ部品の半田付け構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |