JPH11168001A - Electronic component and electronic device - Google Patents
Electronic component and electronic deviceInfo
- Publication number
- JPH11168001A JPH11168001A JP9334009A JP33400997A JPH11168001A JP H11168001 A JPH11168001 A JP H11168001A JP 9334009 A JP9334009 A JP 9334009A JP 33400997 A JP33400997 A JP 33400997A JP H11168001 A JPH11168001 A JP H11168001A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- chip resistor
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子部品および電
子装置に係わり、特に、プリント配線基板への実装時に
安定した半田付けが可能となる電子部品および電子装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component and an electronic device, and more particularly, to an electronic component and an electronic device that can be stably soldered when mounted on a printed circuit board.
【０００２】[0002]
【従来の技術】液晶表示装置に限らず、一般の電子装置
には、電子部品、例えば、抵抗、コンデンサ、コイル等
が半田付けされたプリント配線基板が採用されている。
また、この電子部品として、表面実装タイプのものが多
く使用されている。これら表面実装タイプの電子部品の
１つに、図６に示すように、抵抗素子（Ｒ）が２つ並列
に設けられるチップ抵抗アレイ３０が知られている。な
お、図６において、３１〜３４は半田付け端子部を示
す。2. Description of the Related Art Not only liquid crystal display devices but also general electronic devices employ printed circuit boards on which electronic components, for example, resistors, capacitors, coils and the like are soldered.
In addition, surface-mount type electronic components are often used. As one of these surface mount type electronic components, a chip resistor array 30 in which two resistance elements (R) are provided in parallel as shown in FIG. 6 is known. In FIG. 6, reference numerals 31 to 34 denote solder terminal portions.
【０００３】このチップ抵抗アレイ３０を、プリント配
線基板に実装する場合には、図７（ａ）に示すように、
プリント配線基板２０のパッド上にスクリーン印刷等に
より半田ペースト２５を形成し、当該半田ペースト２５
上に前記チップ抵抗アレイ３０の半田付け端子部（３１
〜３４）が位置するように、プリント配線基板２０上に
前記チップ抵抗アレイ３０を搭載する。その後、リフロ
ー炉を通して半田付けを行い、図７（ｂ）に示すよう
に、チップ抵抗アレイ３０を、プリント配線基板２０に
実装する。When the chip resistor array 30 is mounted on a printed wiring board, as shown in FIG.
A solder paste 25 is formed on a pad of the printed wiring board 20 by screen printing or the like, and the solder paste 25 is formed.
On the soldering terminal portion (31) of the chip resistor array 30
The chip resistor array 30 is mounted on the printed wiring board 20 so that the positions of the chip resistor arrays 30 to 34) are located. Thereafter, soldering is performed through a reflow furnace, and the chip resistor array 30 is mounted on the printed wiring board 20 as shown in FIG.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、前記チ
ップ抵抗アレイ３０を、プリント配線基板２０に実装す
る場合に、半田量が多いと、図８に示すように、チップ
抵抗アレイ３０の半田付け端子部３１（または３３）
と、半田付け端子部３２（または３４）との間が、半田
により短絡する半田ショート３５が発生し易いという問
題点があった。逆に、半田量を少なくすると、図９に示
すように、チップ抵抗アレイ３０の半田付け端子部（３
１〜３４）とプリント配線基板２０のパッドとが電気的
に非接続状態となる半田オープン３６が発生し易いとい
う問題点があった。そして、この半田ショート３５およ
び半田オープン３６は、検査工程の負荷を増大させるば
かりでなく、また、この半田ショート３５および半田オ
ープン３６が発生すると、半田修正工程が必要となり、
半田修正作業にも負担が掛かるという問題点があった。However, when the chip resistor array 30 is mounted on the printed wiring board 20 and the amount of solder is large, as shown in FIG. 31 (or 33)
And a solder short 35 which is short-circuited by solder between the soldering terminal portion 32 (or 34). Conversely, when the amount of solder is reduced, as shown in FIG.
1 to 34) and the pads of the printed wiring board 20 have a problem that the solder open 36 in which the pads are electrically disconnected is easily generated. The solder short 35 and the solder open 36 not only increase the load of the inspection process, but also require the solder repair process when the solder short 35 and the solder open 36 occur.
There is a problem that a load is also required for the solder correction work.
【０００５】この問題点を解決するためには、前記プリ
ント配線基板２０上の半田ペースト２５として最適な半
田量を割り出し、当該最適な半田量で半田ペースト２５
を形成する必要があり、半田工程に時間が掛かるという
問題点もあった。本発明は、前記従来技術の問題点を解
決するためになされたものであり、本発明の目的は、電
子部品および電子装置において、電子部品をプリント配
線基板へ実装する際に、半田付け端子部間の短絡を発生
しにくくして、安定して半田付けすることが可能となる
技術を提供することにある。In order to solve this problem, an optimum amount of solder is determined as the solder paste 25 on the printed wiring board 20, and the optimum amount of solder is used as the solder paste 25.
Therefore, there is also a problem that the soldering process takes time. The present invention has been made in order to solve the problems of the prior art, and an object of the present invention is to provide an electronic component and an electronic device with a solder terminal portion when mounting the electronic component on a printed wiring board. It is an object of the present invention to provide a technology that makes it difficult to generate a short circuit therebetween and enables stable soldering.
【０００６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。[0006] The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００７】[0007]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記の通りである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【０００８】即ち、表面実装型の電子部品であって、当
該電子部品の一辺に２個以上の半田付け端子部が設けら
れる電子部品において、前記半田付け端子部は、前記電
子部品の角部に設けられる半田付け端子部を含み、当該
記電子部品の角部に設けられる半田付け端子部は、前記
電子部品の角部を構成する２側面に亘って設けられてい
ることを特徴とする。That is, in an electronic component of a surface mount type, in which two or more solder terminal portions are provided on one side of the electronic component, the solder terminal portion is provided at a corner of the electronic component. Including the provided soldering terminal portion, the soldering terminal portion provided at the corner of the electronic component is provided over two side surfaces forming the corner of the electronic component.
【０００９】また、前記電子部品の角部に設けられる半
田付け端子部は、前記電子部品の各角部に設けられてい
ることを特徴とする。[0009] Further, the present invention is characterized in that soldering terminal portions provided at corners of the electronic component are provided at respective corners of the electronic component.
【００１０】さらに、電子装置において、前記電子部品
が接着固定されるプリント配線基板を備えることを特徴
とする。[0010] Furthermore, the electronic device is characterized in that it has a printed wiring board to which the electronic component is adhered and fixed.
【００１１】[0011]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【００１２】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。In all the drawings for describing the embodiments, those having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【００１３】図１は、本発明の実施の形態の電子部品の
概略構成を示す斜視図である。同図に示すように、本実
施の形態のチップ抵抗アレイ１０においても、半田付け
端子部（１１〜１４）が設けられるが、この半田付け端
子部（１１〜１４）は、チップ抵抗アレイ１０の各角部
の両側に形成される。即ち、前記図６に示す従来のチッ
プ抵抗アレイ３０では、半田付け端子部（３１〜３４）
は、チップ抵抗アレイ３０の各角部の一側面（例えば、
図６に示すＡ側）にだけ設けられているの対して、本実
施の形態のチップ抵抗アレイ１０では、半田付け端子部
（１１〜１４）は、チップ抵抗アレイ１０の各角部の両
側面（例えば、図１に示すＡ側とＢ側）に設けられる。FIG. 1 is a perspective view showing a schematic configuration of an electronic component according to an embodiment of the present invention. As shown in the figure, soldering terminal portions (11 to 14) are also provided in the chip resistor array 10 of the present embodiment, and the soldering terminal portions (11 to 14) It is formed on both sides of each corner. That is, in the conventional chip resistor array 30 shown in FIG. 6, the soldering terminal portions (31 to 34)
Is one side surface of each corner of the chip resistor array 30 (for example,
On the other hand, in the chip resistor array 10 of the present embodiment, the soldering terminal portions (11 to 14) are provided on both sides of each corner of the chip resistor array 10 in the present embodiment. (For example, A side and B side shown in FIG. 1).
【００１４】図２は、図１に示すチップ抵抗アレイ１０
の半田付け端子部（１１〜１４）の概略構成を示す斜視
図である。同図に示すように、図１に示すチップ抵抗ア
レイ１０の半田付け端子部（１１〜１４）は、Ａ面側端
子（１５Ａ）とＢ面側端子（１５Ｂ）とで構成される。
このＡ面側端子（１５Ａ）とＢ面側端子（１５Ｂ）と
は、プリント配線基板のパッド部と接触する延在部（１
６Ａ，１６Ｂ）を有する。したがって、図３に示すよう
に、本実施の形態のチップ抵抗アレイ１０をプリント配
線基板２０に実装した時に、本実施の形態のチップ抵抗
アレイ１０では、各角部の両側に半田層（フィレット）
が形成される。これにより、本実施の形態では、チップ
抵抗アレイ１０の半田付け端子部（１１，１２）（また
は半田付け端子部（１３，１４））間の短絡が起こりに
くくすることが可能となる。FIG. 2 shows the chip resistor array 10 shown in FIG.
It is a perspective view which shows schematic structure of the soldering terminal part (11-14). As shown in the figure, the soldering terminal portions (11 to 14) of the chip resistor array 10 shown in FIG. 1 are composed of an A-side terminal (15A) and a B-side terminal (15B).
The A-side terminal (15A) and the B-side terminal (15B) are connected to an extended portion (1
6A, 16B). Therefore, as shown in FIG. 3, when the chip resistor array 10 of the present embodiment is mounted on the printed wiring board 20, the chip resistor array 10 of the present embodiment has solder layers (fillets) on both sides of each corner.
Is formed. Thus, in the present embodiment, a short circuit between the soldering terminal portions (11, 12) (or the soldering terminal portions (13, 14)) of the chip resistor array 10 can be suppressed.
【００１５】図４は、本実施の形態のチップ抵抗アレイ
１０に対応するプリント配線基板２０のパッド間隔を、
従来のプリント配線基板２０のパッド間隔と対比して説
明するための図である。ここで、図４（ａ）は、従来の
チップ抵抗アレイ３０が１ｍｍ×１ｍｍ寸法の大きさの
時の、プリント配線基板２０のパッド寸法の一例を表す
図であり、また、図４（ｂ）は、本実施の形態のチップ
抵抗アレイ１０が１ｍｍ×１ｍｍ寸法の大きさの時の、
プリント配線基板２０のパッド寸法の一例を表す図であ
る。図４（ａ）において、ＬａとＬｂは、プリント配線
基板２０のパッド（２１〜２４）の大きさを表し、Ｌａ
は０．５５ｍｍ、Ｌｂは０．４７ｍｍである。また、Ｌ
ｃは、プリント配線基板２０のパッド２１（または２
３）とパッド２２（または２４）との間隔を表し、Ｌｄ
は、プリント配線基板２０のパッド２０（または２１）
とパッド２３（または２４）との間隔を表し、Ｌｃは
０．２６ｍｍ、Ｌｄは０．５ｍｍである。このように、
従来のチップ抵抗アレイ３０が１ｍｍ×１ｍｍ寸法の大
きさの時に、図４（ａ）に示す例では、チップ抵抗アレ
イ３０の半田付け端子部３１と半田付けされるプリント
配線基板２０のパッド２１と、半田付け端子部３２とと
半田付けされるプリント配線基板２０のパッド２２との
間隔（Ｌｃ）は０．２６ｍｍとなる。FIG. 4 shows the pad spacing of the printed wiring board 20 corresponding to the chip resistor array 10 of the present embodiment.
FIG. 9 is a diagram for explaining in comparison with a pad interval of a conventional printed wiring board 20. Here, FIG. 4A is a diagram showing an example of pad dimensions of the printed wiring board 20 when the conventional chip resistor array 30 has a size of 1 mm × 1 mm, and FIG. Is when the chip resistor array 10 of the present embodiment has a size of 1 mm × 1 mm.
FIG. 4 is a diagram illustrating an example of pad dimensions of a printed wiring board 20. In FIG. 4A, La and Lb represent the sizes of the pads (21 to 24) of the printed wiring board 20,
Is 0.55 mm and Lb is 0.47 mm. Also, L
c is the pad 21 (or 2) of the printed wiring board 20
3) represents the distance between the pad 22 (or 24) and Ld
Is the pad 20 (or 21) of the printed wiring board 20
Lc is 0.26 mm, and Ld is 0.5 mm. in this way,
When the conventional chip resistor array 30 has a size of 1 mm × 1 mm, in the example shown in FIG. The distance (Lc) between the soldering terminal portion 32 and the pad 22 of the printed wiring board 20 to be soldered is 0.26 mm.
【００１６】この間隔（Ｌｃ）は、半田ペースト２５の
間隔とも一致しており、そのため、半田ペースト２５の
半田量が多すぎると、図８に示すように、半田ショート
３５が発生することになる。逆に、半田量を少なくする
と、図９に示すように、チップ抵抗アレイ３０の半田付
け端子部とプリント配線基板２０のパッドとが電気的に
非接続状態となる半田オープン３６が発生することにな
る。したがって、この半田ショート３５および半田オー
プン３６を防止するためには、前記した如く、適正な半
田量から成る半田ペースト２１を形成する必要があり、
半田工程に時間が掛かるという問題点がある。また、こ
の半田ショート３５および半田オープン３６を防止する
ためには、前記間隔（Ｌｃ）を広くする方法も考えられ
が、この間隔（Ｌｃ）は、チップ抵抗アレイ３０の半田
付け端子部３１（または３３）と半田付け端子部３２
（または３４）との間隔で、ある程度決定されるため、
この間隔（Ｌｃ）をあまり広くすることはできなかっ
た。This interval (Lc) also matches the interval between the solder pastes 25. Therefore, if the amount of solder in the solder paste 25 is too large, a solder short 35 occurs as shown in FIG. . Conversely, when the amount of solder is reduced, as shown in FIG. 9, a solder open 36 occurs in which the solder terminal portion of the chip resistor array 30 and the pad of the printed wiring board 20 are electrically disconnected. Become. Therefore, in order to prevent the solder short 35 and the solder open 36, as described above, it is necessary to form the solder paste 21 having an appropriate amount of solder.
There is a problem that it takes time for the soldering process. In order to prevent the solder short 35 and the solder open 36, a method of widening the interval (Lc) may be considered. However, the interval (Lc) is determined by the solder terminal 31 (or 33) and soldering terminal 32
(Or 34), which is determined to some extent,
This interval (Lc) could not be made too wide.
【００１７】しかしながら、本実施の形態のチップ抵抗
アレイ１０では、半田付け端子部（１１〜１４）を、Ａ
面側端子１５ＡとＢ面側端子１５Ｂとで構成し、これに
より、半田付け端子部（１１〜１４）を、チップ抵抗ア
レイ１０の各角部を構成する２側面に亘って設け、チッ
プ抵抗アレイ１０をプリント配線基板２０に実装した時
に、チップ抵抗アレイ１０の各角部の両側に半田層が形
成されるようにしたので、図４（ｂ）に示すように、前
記間隔（ＬＬｃ）を広げることが可能となる。However, in the chip resistor array 10 of the present embodiment, the solder terminal portions (11 to 14) are
It is composed of the surface side terminal 15A and the surface B side terminal 15B, whereby the soldering terminal portions (11 to 14) are provided over two side surfaces forming each corner of the chip resistance array 10, and the chip resistance array Since the solder layers are formed on both sides of each corner of the chip resistor array 10 when the chip 10 is mounted on the printed wiring board 20, the distance (LLc) is increased as shown in FIG. It becomes possible.
【００１８】なお、図４（ｂ）においても、Ｌａは０．
５５ｍｍ、Ｌｂは０．４７ｍｍ、Ｌｄは０．５ｍｍであ
る。このように、本実施の形態のチップ抵抗アレイ１０
が１ｍｍ×１ｍｍ寸法の大きさの時に、間隔（ＬＬｃ）
を従来の０．２６ｍｍより広げることが可能となる。こ
れにより、本実施の形態のチップ抵抗アレイ１０では、
チップ抵抗アレイ１０をプリント配線基板２０に実装す
る時に、半田ペースト２５の半田量を増やし、なお且
つ、半田ショート３５の発生しにくくできるので、半田
ショート３５を防止することが可能となる。したがっ
て、本実施の形態のチップ抵抗アレイ１０を使用するこ
とにより、半田修正作業を少なくすることができるの
で、製造コストを低減することが可能となる。In FIG. 4B, La is set at 0.1.
55 mm, Lb is 0.47 mm, and Ld is 0.5 mm. Thus, the chip resistor array 10 according to the present embodiment
When the size is 1 mm x 1 mm, the interval (LLc)
Can be made wider than the conventional 0.26 mm. Thereby, in the chip resistor array 10 of the present embodiment,
When the chip resistor array 10 is mounted on the printed wiring board 20, the amount of solder in the solder paste 25 can be increased and the occurrence of the solder short 35 can be reduced, so that the solder short 35 can be prevented. Therefore, by using the chip resistor array 10 of the present embodiment, the solder repair work can be reduced, and the manufacturing cost can be reduced.
【００１９】ここで、前記間隔（ＬＬｃ）は、チップ抵
抗アレイ１０の半田付け端子部（１１，１２）が形成さ
れる一側面（図１に示すＡ側）の長さをＷを、半田付け
端子部（１１，１２）のＡ面側端子１５Ａの長さをＷＡ
とする時、下記（１）式を満足するようにすればよい。Here, the distance (LLc) is defined as W, the length of one side (A side shown in FIG. 1) of the chip resistor array 10 where the soldering terminals (11, 12) are formed, The length of the A-side terminal 15A of the terminal portion (11, 12) is set to WA.
In this case, the following expression (1) should be satisfied.
【００２０】[0020]
【数１】 ０．３ｍｍ≦ＬＬｃ＜Ｗ−２×ＷＡ ・・・（１） 図５は、従来のチップ抵抗アレイ３０の一例の概略構成
を示す断面図である。同図において、４０は絶縁基板、
４１は内部電極、４２はＮｉメッキ等の中間電極、４３
は半田メッキ等の外部電極、４４は抵抗体、４５は保護
膜である。0.3 mm ≦ LLc <W−2 × WA (1) FIG. 5 is a cross-sectional view showing a schematic configuration of an example of a conventional chip resistor array 30. In the figure, 40 is an insulating substrate,
41 is an internal electrode, 42 is an intermediate electrode of Ni plating or the like, 43
Is an external electrode such as solder plating, 44 is a resistor, and 45 is a protective film.
【００２１】本実施の形態のチップ抵抗アレイ１０は、
図５に示す内部電極４１として、Ａ面側端子１５ＡとＢ
面側端子１５Ｂとから成る電極を使用し、従来と同様な
方法で作成するか、あるいは、図５に示すチップ抵抗ア
レイ３０を作成した後、各角部の半田付け端子部が形成
されていない面に、蒸着等により金属層を形成した後、
当該金属層上にメッキ等により所定厚さの電極層を形成
し、Ｂ面側端子１５Ｂを形成して作成することができ
る。The chip resistor array 10 according to the present embodiment
As the internal electrodes 41 shown in FIG.
After the electrodes formed with the surface-side terminals 15B are used and formed by a method similar to the conventional method, or after the chip resistor array 30 shown in FIG. 5 is formed, the soldered terminal portions at each corner are not formed. After forming a metal layer on the surface by evaporation or the like,
An electrode layer having a predetermined thickness is formed on the metal layer by plating or the like, and the B-side terminal 15B can be formed.
【００２２】なお、本実施の形態においては、チップ抵
抗アレイ１０の各角部は面取りされていてもよく、ま
た、半田付け端子部（１１〜１４）のＢ面側端子１５Ｂ
は、図５に示す抵抗膜４４と必ずしも接続されている必
要はない。また、半田付け端子部（１１〜１４）のＡ面
側端子１５ＡとＢ面側端子１５Ｂとは、必ずしも一体で
ある必要はなく、別々に近接して形成するようにしても
よい。さらに、本実施の形態では、本発明をチップ抵抗
アレイに適用した実施の形態について説明したが、本発
明はこれに限定されるものではなく、コンデンサ、コイ
ル等の電子部品にも適用可能であることはいうまでもな
い。以上、本発明者によってなされた発明を、前記実施
の形態に基づき具体的に説明したが、本発明は、前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。In the present embodiment, each corner of the chip resistor array 10 may be chamfered, and the B-side terminals 15B of the soldering terminals (11 to 14) may be chamfered.
Need not necessarily be connected to the resistance film 44 shown in FIG. Further, the A-side terminal 15A and the B-side terminal 15B of the soldering terminal portions (11 to 14) are not necessarily required to be integrated, but may be formed separately and close to each other. Furthermore, in the present embodiment, an embodiment in which the present invention is applied to a chip resistor array has been described. However, the present invention is not limited to this, and can be applied to electronic components such as capacitors and coils. Needless to say. As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist of the invention. Of course, it is.
【００２３】[0023]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００２４】（１）本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田量が多くても半田ショ
ートを起きにくくすることが可能となり、半田ショート
を防止することが可能となる。(1) According to the present invention, when mounting an electronic component on a printed wiring board, it is possible to prevent a solder short from occurring even if the amount of solder is large, and it is possible to prevent a solder short. .
【００２５】（２）本発明によれば、電子部品をプリン
ト配線基板に実装する時に、半田ショートあるいは半田
オープンを起こすことなく、電子部品を安定してプリン
ト配線基板に半田付けすることが可能となる。(2) According to the present invention, when an electronic component is mounted on a printed wiring board, the electronic component can be stably soldered to the printed wiring board without causing a solder short or a solder open. Become.
【００２６】（３）本発明によれば、電子部品をプリン
ト配線基板に実装する時の半田修正作業を大幅に少なく
することができ、製造コストを低減することが可能とな
る。(3) According to the present invention, the work of repairing solder when mounting an electronic component on a printed wiring board can be greatly reduced, and the manufacturing cost can be reduced.
【図１】本発明の実施の形態のチップ抵抗アレイの概略
構成を示す斜視図である。FIG. 1 is a perspective view showing a schematic configuration of a chip resistor array according to an embodiment of the present invention.
【図２】本発明の実施の形態のチップ抵抗アレイの半田
付け端子部の概略構成を示す斜視図である。FIG. 2 is a perspective view showing a schematic configuration of a solder terminal portion of the chip resistor array according to the embodiment of the present invention.
【図２】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。FIG. 2 is a diagram showing a state where the chip resistor array of the present embodiment is mounted on a printed wiring board.
【図４】本実施の形態のチップ抵抗アレイに対応するプ
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。FIG. 4 is a diagram for explaining a pad interval of a printed wiring board corresponding to the chip resistor array of the present embodiment in comparison with a pad interval of a conventional printed wiring board.
【図５】従来のチップ抵抗アレイの概略構成を示す断面
図である。FIG. 5 is a sectional view showing a schematic configuration of a conventional chip resistor array.
【図６】従来のチップ抵抗アレイの概略構成を示す斜視
図である。FIG. 6 is a perspective view showing a schematic configuration of a conventional chip resistor array.
【図７】図６に示すチップ抵抗アレイをプリント配線基
板に実装する際の実装方法を説明するための図である。FIG. 7 is a view for explaining a mounting method when mounting the chip resistor array shown in FIG. 6 on a printed wiring board.
【図８】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。FIG. 8 is a diagram for explaining a problem when the chip resistor array shown in FIG. 6 is mounted on a printed wiring board.
【図９】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。FIG. 9 is a diagram for explaining a problem when the chip resistor array shown in FIG. 6 is mounted on a printed wiring board.
１０，３０…チップ抵抗アレイ、１１〜１４，３１〜３
４…チップ抵抗アレイの半田付け端子部、１５Ａ…Ａ側
端子、１５Ｂ…Ｂ側端子、１６Ａ，１６Ａ…延在部、２
０…プリント配線基板、２１〜２４…プリント配線基板
のパッド、２５…半田ペースト、３５…半田ショート、
３６…半田オープン、４０…絶縁基板、４１…内部電
極、４２…中間電極、４３…外部電極、４４…抵抗体、
４５…保護膜。10, 30 ... chip resistor array, 11 to 14, 31 to 3
4 ... Soldering terminal part of chip resistor array, 15A ... A side terminal, 15B ... B side terminal, 16A, 16A ... Extended part, 2
0: printed wiring board, 21 to 24: printed wiring board pad, 25: solder paste, 35: solder short,
36: open solder, 40: insulating substrate, 41: internal electrode, 42: intermediate electrode, 43: external electrode, 44: resistor,
45 ... Protective film.
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１０年２月５日[Submission date] February 5, 1998
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図面の簡単な説明[Correction target item name] Brief description of drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の実施の形態のチップ抵抗アレイの概略
構成を示す斜視図である。FIG. 1 is a perspective view showing a schematic configuration of a chip resistor array according to an embodiment of the present invention.
【図２】本発明の実施の形態のチップ抵抗アレイの半田
付け端子部の概略構成を示す斜視図である。FIG. 2 is a perspective view showing a schematic configuration of a solder terminal portion of the chip resistor array according to the embodiment of the present invention.
【図３】本実施の形態のチップ抵抗アレイを、プリント
配線基板に実装した状態を示す図である。FIG. 3 is a diagram showing a state where the chip resistor array according to the present embodiment is mounted on a printed wiring board.
【図４】本実施の形態のチップ抵抗アレイに対応するプ
リント配線基板のパッド間隔を、従来のプリント配線基
板のパッド間隔と対比して説明するための図である。FIG. 4 is a diagram for explaining a pad interval of a printed wiring board corresponding to the chip resistor array of the present embodiment in comparison with a pad interval of a conventional printed wiring board.
【図５】従来のチップ抵抗アレイの概略構成を示す断面
図である。FIG. 5 is a sectional view showing a schematic configuration of a conventional chip resistor array.
【図６】従来のチップ抵抗アレイの概略構成を示す斜視
図である。FIG. 6 is a perspective view showing a schematic configuration of a conventional chip resistor array.
【図７】図６に示すチップ抵抗アレイをプリント配線基
板に実装する際の実装方法を説明するための図である。FIG. 7 is a view for explaining a mounting method when mounting the chip resistor array shown in FIG. 6 on a printed wiring board.
【図８】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。FIG. 8 is a diagram for explaining a problem when the chip resistor array shown in FIG. 6 is mounted on a printed wiring board.
【図９】図６に示すチップ抵抗アレイをプリント配線基
板に実装した時の問題点を説明するための図である。FIG. 9 is a diagram for explaining a problem when the chip resistor array shown in FIG. 6 is mounted on a printed wiring board.
【符号の説明】 １０，３０…チップ抵抗アレイ、１１〜１４，３１〜３
４…チップ抵抗アレイの半田付け端子部、１５Ａ…Ａ側
端子、１５Ｂ…Ｂ側端子、１６Ａ，１６Ａ…延在部、２
０…プリント配線基板、２１〜２４…プリント配線基板
のパッド、２５…半田ペースト、３５…半田ショート、
３６…半田オープン、４０…絶縁基板、４１…内部電
極、４２…中間電極、４３…外部電極、４４…抵抗体、
４５…保護膜。[Description of Signs] 10, 30: Chip resistor array, 11 to 14, 31 to 3
4 ... Soldering terminal part of chip resistor array, 15A ... A side terminal, 15B ... B side terminal, 16A, 16A ... Extended part, 2
0: printed wiring board, 21 to 24: printed wiring board pad, 25: solder paste, 35: solder short,
36: open solder, 40: insulating substrate, 41: internal electrode, 42: intermediate electrode, 43: external electrode, 44: resistor,
45 ... Protective film.
Claims (4)
子部品の一辺に２個以上の半田付け端子部が設けられる
電子部品において、 前記半田付け端子部は、前記電子部品の角部に設けられ
る半田付け端子部を含み、当該電子部品の角部に設けら
れる半田付け端子部は、前記電子部品の角部を構成する
２側面に亘って設けられていることを特徴とする電子部
品。1. An electronic component of a surface mount type, wherein two or more solder terminal portions are provided on one side of the electronic component, wherein the solder terminal portion is provided at a corner of the electronic component. An electronic component including a soldering terminal provided, wherein the soldering terminal provided at a corner of the electronic component is provided over two side surfaces forming the corner of the electronic component.
け端子部は、プリント配線基板のパッド部と接する延在
部を有することを特徴とする請求項１に記載の電子部
品。2. The electronic component according to claim 1, wherein the solder terminal portion provided at a corner of the electronic component has an extending portion in contact with a pad portion of a printed wiring board.
け端子部は、前記電子部品の各角部に設けられているこ
とを特徴とする請求項１または請求項２に記載の電子部
品。3. The electronic component according to claim 1, wherein the solder terminal provided at a corner of the electronic component is provided at each corner of the electronic component.
に記載の電子部品が接着固定されるプリント配線基板を
備えることを特徴とする電子装置。4. An electronic device comprising a printed wiring board to which the electronic component according to claim 1 is adhered and fixed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334009A JPH11168001A (en) | 1997-12-04 | 1997-12-04 | Electronic component and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9334009A JPH11168001A (en) | 1997-12-04 | 1997-12-04 | Electronic component and electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11168001A true JPH11168001A (en) | 1999-06-22 |
Family
ID=18272482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9334009A Pending JPH11168001A (en) | 1997-12-04 | 1997-12-04 | Electronic component and electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11168001A (en) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128657U (en) * | 1974-04-06 | 1975-10-22 | ||
| JPS56119637U (en) * | 1980-02-12 | 1981-09-11 | ||
| JPS6042758U (en) * | 1983-09-01 | 1985-03-26 | 日本電気株式会社 | hybrid integrated circuit |
| JPS6355506U (en) * | 1986-09-29 | 1988-04-14 | ||
| JPS63118224U (en) * | 1987-01-27 | 1988-07-30 | ||
| JPH01129817U (en) * | 1988-02-25 | 1989-09-04 | ||
| JPH01312816A (en) * | 1988-06-10 | 1989-12-18 | Murata Mfg Co Ltd | Capacitor block |
| JPH0323918U (en) * | 1989-07-20 | 1991-03-12 | ||
| JPH044729U (en) * | 1990-04-24 | 1992-01-16 | ||
| JPH0438810A (en) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | Four-terminal capacitor |
| JPH0563107A (en) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | Terminal structure of hybrid ic for surface mounting |
-
1997
- 1997-12-04 JP JP9334009A patent/JPH11168001A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128657U (en) * | 1974-04-06 | 1975-10-22 | ||
| JPS56119637U (en) * | 1980-02-12 | 1981-09-11 | ||
| JPS6042758U (en) * | 1983-09-01 | 1985-03-26 | 日本電気株式会社 | hybrid integrated circuit |
| JPS6355506U (en) * | 1986-09-29 | 1988-04-14 | ||
| JPS63118224U (en) * | 1987-01-27 | 1988-07-30 | ||
| JPH01129817U (en) * | 1988-02-25 | 1989-09-04 | ||
| JPH01312816A (en) * | 1988-06-10 | 1989-12-18 | Murata Mfg Co Ltd | Capacitor block |
| JPH0323918U (en) * | 1989-07-20 | 1991-03-12 | ||
| JPH044729U (en) * | 1990-04-24 | 1992-01-16 | ||
| JPH0438810A (en) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | Four-terminal capacitor |
| JPH0563107A (en) * | 1991-09-03 | 1993-03-12 | Soshin Denki Kk | Terminal structure of hybrid ic for surface mounting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039758B2 (en) | Mounting structure for electronic component | |
| JPH07201634A (en) | Ceramic chip device | |
| KR100245381B1 (en) | Electronic component | |
| US5581875A (en) | Method of manufacturing circuit module | |
| JP2009130147A (en) | Electronic chip component, and mounting method for electronic chip component | |
| JPH11168001A (en) | Electronic component and electronic device | |
| JP2002223062A (en) | Pad shape of printed wiring board | |
| JP2020047799A (en) | Printed circuit board structure | |
| JP2004207287A (en) | Soldering land and printed wiring board | |
| JP2002359320A (en) | Outer electrode pattern of electronic component | |
| JPH08181419A (en) | Structure of printed wiring board | |
| JP3873346B2 (en) | Printed circuit board | |
| JPH0766074A (en) | Surface mounting component | |
| JPH07106751A (en) | Stress resistant chip component and its mounting method | |
| JP2000294893A (en) | Structure and method for mounting chip component | |
| JP2914980B2 (en) | Surface mounting structure of multi-terminal electronic components | |
| JP2917537B2 (en) | Mounting method of IC package for surface mounting | |
| JPH05299803A (en) | Mounting method of capacitor | |
| JPH04373156A (en) | Printing method of cream solder | |
| JP3893687B2 (en) | Mounting structure and mounting method for surface mount components | |
| JPH0774448A (en) | Printing wiring board | |
| JPH07273441A (en) | Metal mask for cream solder printing | |
| JP2000151056A (en) | Package | |
| JP2002158427A (en) | Printed wiring board, component mounting board and electronic apparatus | |
| JP3139747B2 (en) | Chip components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |