JPH11163824A - シンボル同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 マルチパス環境下においても安定してシンボ
ル同期を行うことのできるシンボル同期回路を提供す
る。 【解決手段】 ＯＦＤＭ信号１を遅延器２で１有効シン
ボル遅延し、乗算器３で遅延されないＯＦＤＭ信号１と
遅延されたＯＦＤＭ信号とを乗算することで両者の相関
係数を求め、積分回路４により相関係数をガード期間長
に相当する時間幅で積分し、第１及び第２の保持回路
６，７で連続してその積分結果を保持し、減算器８によ
り両者の差を求めてタイミング誤差推定値とし、周波数
制御回路９によりタイミング誤差推定値に基づいてクロ
ック発生回路１０の発振周波数を制御する。タイミング
制御回路５は、ここで得られるクロック信号に基づいて
積分回路４、保持回路６，７の動作をタイミング制御
し、最終的に入力したＯＦＤＭ信号のシンボルタイミン
グを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＦＤＭ（直交周
波数分割多重）信号を復調するＯＦＤＭ復調装置に関
し、特に有効シンボル期間の識別を行うためのシンボル
同期技術に関する。

【０００２】

【従来の技術】近年、移動体向けディジタル音声放送や
地上系ディジタルテレビ放送において、ＯＦＤＭ技術を
用いた伝送方式が着目されている。

【０００３】このＯＦＤＭ伝送方式は、マルチキャリア
変調方式の一種であり、有効シンボル期間長で互いに直
交する多数のサブキャリアに送信データを分割して割り
当て、シンボル毎にそれぞれのサブキャリアに割り当て
られた送信データでサブキャリアの振幅及び位相に変調
を施し多重してＯＦＤＭ信号を生成し、受信装置におい
て有効シンボル期間長の各サブキャリアの振幅及び位相
を復調することにより元の送信データを得るようにした
ものである。

【０００４】この方式は、送信データをサブキャリアに
分割して伝送することによってシンボルの周期を長くす
ることができるため、マルチパスなどの遅延波の影響を
受けにくい特質を有している。さらに、シンボル間にガ
ード期間を設けることでシンボル間干渉を防いで遅延波
に対する耐性を向上している。例えば、このガード期間
はシンボル内で有効シンボル期間に前置され、ガード期
間で有効シンボル期間後部を複写した信号が伝送され
る。このガード期間で伝送される信号は、遅延波に対し
てサブキャリアの直交性を保ち、サブキャリア間の干渉
を防ぐ役割を果たす。

【０００５】ここで、上記ように遅延波の干渉を防ぐた
めには、受信装置においてシンボルタイミングを正確に
抽出する必要がある。従来より、ガード期間と有効シン
ボル期間後部とに同じ信号が伝送されれていることを利
用してシンボルタイミングを抽出する方法が Ph.J. Tou
rtier, "Multicarrier modem for digital HDTV terres
trial broadcasting", Signal Processing: Image Comm
un., Vol. 5, 1993, pp.379-403 及び特開平７−９９４
８６号公報によって提案されている。以下に、特開平７
−９９４８６号公報を従来例として、図１２及び図１３
を参照しながら説明する。

【０００６】図１２は従来のシンボル同期回路のブロッ
ク構成を示すものである。図１２において、ＯＦＤＭ信
号１０１は遅延器１０２で１有効シンボル遅延される。
遅延されないＯＦＤＭ信号１０１と遅延器１０２で遅延
されたＯＦＤＭ信号は相関回路１０３に供給される。相
関回路１０３は乗算器１０４と積分回路１０５とからな
る。乗算器１０４は遅延されないＯＦＤＭ信号１０１と
遅延器１０２で遅延されたＯＦＤＭ信号とを乗算するこ
とで両者の相関係数を求める。積分回路１０５は乗算器
１０４で求められた相関係数をガード期間長に相当する
時間幅の積分を行う。積分回路１０５は積分動作を逐次
行ういわゆる移動積分動作を行うものであって、一般に
ＬＰＦ（低域通過フィルタ）として構成される。積分回
路１０５の出力は相関信号として相関回路１０３から出
力する。

【０００７】図１３は上記シンボル同期回路の動作中の
各部の信号波形を示す。図１３において、（ａ）はシン
ボル同期回路に入力されたＯＦＤＭ信号１０１で、１つ
のシンボルはガード期間と有効シンボル期間とからな
り、ガード期間には有効シンボル期間後部の信号が複写
されている。（ｂ）はＯＦＤＭ信号（ａ）のシンボルの
時間関係を模式的に表わしたものである。（ｃ）はＯＦ
ＤＭ信号（ｂ）を遅延器１０２で遅延したものである。
（ｄ）の網掛け部はＯＦＤＭ信号（ｂ）と遅延されたＯ
ＦＤＭ信号（ｃ）の相関のある部分を示す。（ｅ）は相
関回路１０３の出力する相関信号で、積分回路１０５の
積分処理によって相関のある部分で信号レベルが大きく
なり、シンボルの境界付近で最大になる。

【０００８】タイミング制御回路１０６は相関回路１０
３が出力する相関信号（図１３（ｅ））のピークを検出
し、ピークが検出された時間に基づいて有効シンボル期
間を示すタイミング信号（図１３（ｆ））を発生する。
タイミング制御回路１０６はフライホイールタイミング
制御回路で構成される。クロック制御回路１０７は相関
回路１０３が出力する相関信号のピークの時間を基準に
タイミング制御回路１０６が発生するシンボルタイミン
グ信号の時間誤差を求めて出力する。

【０００９】クロック制御回路１０７で得られた時間誤
差信号はＬＰＦ（低域通過フィルタ）１０８で平滑され
たのち、Ｄ／Ａ（デジタル／アナログ）変換回路１０９
でアナログ信号に変換される。Ｄ／Ａ変換回路１０９の
出力信号はクロック発振回路１１０に供給され、発振周
波数を制御する。ここで、クロック制御回路１０７は、
相関回路１０３が出力する相関信号のピークの時間とタ
イミング制御回路１０６が発生するシンボルタイミング
信号の時間誤差が０になるように、ＬＰＦ１０８及びＤ
／Ａ変換回路１０９を介してクロック発振回路１１０の
発振周波数を制御する。

【００１０】以上のようにして従来のシンボル同期回路
は、入力されたＯＦＤＭ信号にタイミング発生回路１０
７が発生するシンボルタイミング信号を同期させる。

【００１１】

【発明が解決しようとする課題】しかしながら、上記の
ようなピークを観測する方法は、マルチパス環境下では
ピークが曖昧になり、さらにマルチパスフェージング環
境下ではピーク点の急激な入れ替わりが起こるため、シ
ンボル同期回路の動作が不安定になるという課題があっ
た。

【００１２】図１４はマルチパスによる遅延波が発生し
た場合の従来のシンボル同期回路の各部の動作中の信号
を示す。図１４において、（ａ）はＯＦＤＭ信号の主
波、（ｂ）はＯＦＤＭ信号のマルチパスによる遅延波で
ある。遅延波が発生した場合、シンボル同期回路にはＯ
ＦＤＭ信号の主波（ａ）と遅延波（ｂ）が加算された状
態で入力される。（ｃ）と（ｄ）は、それぞれＯＦＤＭ
信号の主波（ａ）と遅延波（ｂ）が遅延器１０２によっ
て１有効シンボル遅延された信号である。（ｅ）と
（ｆ）の網掛け部は、それぞれＯＦＤＭ信号の主波
（ａ）と遅延波（ｂ）に対して遅延器１０２で遅延され
た信号との相関がある部分を示す。（ｇ）は相関回路１
０３の出力する相関信号である。相関信号（ｇ）は主波
に対する相関信号と遅延波に対する相関信号を加算した
ものとなる。（ｈ）は相関信号（ｇ）に基づいて得られ
る有効シンボル期間を示すタイミング信号である。

【００１３】主波と遅延波とがほぼ等しい電力で受信さ
れた場合、相関信号（ｇ）は図示したように最大値に近
い値が連続し、相関信号（ｇ）のピーク検出が曖昧にな
りクロック制御回路１０７で得られる時間誤差信号に揺
らぎを生じる。その結果、シンボル同期回路の動作が不
安定になり、（ｈ）に示すようにシンボル同期回路の出
力するシンボルタイミング信号が揺らいでしまう。

【００１４】また、相関信号を求めるためには何らかの
積分演算を要し、相関信号のピークを観測するためには
連続的に相関信号を求めるための積分演算を行う必要が
ある。そのため、従来例では積分回路１０５に低域通過
フィルタなどを用いている。一般に低域通過フィルタは
多数の遅延器と加算器で構成されるため、回路規模が大
きくなるという課題があった。

【００１５】本発明は、上記の課題を解決し、マルチパ
ス環境下においても安定してシンボル同期を行うことが
でき、さらには相関値を求めるための積分演算を簡単な
積分回路で実現でき、全体の回路規模を小さくすること
のできるシンボル同期回路を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】上記の目的を達成するた
めに本発明に係るシンボル同期回路は、以下のように構
成される。

【００１７】（１）１シンボルがガード期間と有効シン
ボル期間とで形成され、シンボル内で周期性を有するよ
うに前記有効シンボル期間の信号の一部が前記ガード期
間に複写された直交周波数分割多重信号なるＯＦＤＭ信
号を入力とし、有効シンボル期間の前記ＯＦＤＭ信号を
抽出すべく前記有効シンボル期間を識別するシンボル同
期回路であって、前記ＯＦＤＭ信号を前記有効シンボル
期間遅延する遅延手段と、前記ＯＦＤＭ信号と前記遅延
手段によって遅延されたＯＦＤＭ信号との相関係数を求
める乗算手段と、積分タイミング信号に従って前記乗算
手段で求められた相関係数を積分する積分手段と、第１
及び第２のタイミング信号に従って前記積分手段で積分
された相関係数をそれぞれ保持する第１及び第２の保持
手段と、前記第１及び第２の保持手段で保持された相関
係数の差を求めて時間誤差信号として出力する減算手段
と、前記時間誤差信号に基づいてクロック周波数を制御
するための周波数制御信号を生成する周波数制御手段
と、前記周波数制御信号に基づいてクロック周波数が可
変なクロック信号を発生するクロック発生手段と、前記
クロック信号に基づいて前記積分タイミング信号、前記
第１及び第２の保持タイミング信号ならびに前記有効シ
ンボル期間を示すシンボルタイミング信号を出力するタ
イミング信号生成手段とを具備し、前記タイミング信号
生成手段は、前記積分タイミング信号により前記積分手
段に前記相関係数をシンボル期間長以内に２回、一定期
間づつ積分させ、前記第１の保持タイミング信号により
前記第１の保持回路に前記積分手段で積分された先の相
関係数を保持させ、前記第２の保持タイミング信号によ
り前記第２の保持回路に前記積分手段で積分された後の
相関係数を保持させるようにした。

【００１８】（２）１シンボルがガード期間と有効シン
ボル期間とで形成され、シンボル内で周期性を有するよ
うに前記有効シンボル期間の信号の一部が前記ガード期
間に複写された直交周波数分割多重信号なるＯＦＤＭ信
号を入力とし、有効シンボル期間の前記ＯＦＤＭ信号を
抽出すべく前記有効シンボル期間を識別するシンボル同
期回路であって、前記ＯＦＤＭ信号を前記有効シンボル
期間遅延する遅延手段と、前記ＯＦＤＭ信号と前記遅延
手段によって遅延されたＯＦＤＭ信号との相関係数を求
める乗算手段と、積分タイミング信号に従って前記乗算
手段で求められた相関係数を積分する積分手段と、第１
及び第２の期間信号に従って前記積分手段で積分された
相関係数のそれぞれの期間の最大値を保持する第１及び
第２の最大値保持手段と、前記第１及び第２の最大値保
持手段で保持された相関係数の最大値の差を求めて時間
誤差信号として出力する減算手段と、前記時間誤差信号
に基づいてクロック周波数を制御するための周波数制御
信号を生成する周波数制御手段と、前記周波数制御信号
に基づいてクロック周波数が可変なクロック信号を発生
するクロック発生手段と、前記クロック信号に基づいて
前記積分タイミング信号、第１及び第２の期間信号なら
びに前記有効シンボル期間を示すシンボルタイミング信
号を出力するタイミング信号生成手段とを具備し、前記
タイミング信号生成手段は、前記積分タイミング信号に
より前記積分手段に前記相関係数をシンボル期間長以内
に複数回、一定期間づつ繰り返し積分させ、前記第１及
び第２の期間信号により前記第１及び第２の最大値保持
回路を交互に同一の比較期間を指定して、指定期間内の
前記積分手段で積分された相関係数の最大値を保持させ
るようにした。

【００１９】（３）（１）または（２）の構成におい
て、前記タイミング信号生成手段は、前記積分手段の積
分期間が前記ガード期間長となるように積分タイミング
信号を生成するようにした。

【００２０】（４）（１）の構成において、前記タイミ
ング信号生成手段は、前記積分手段の積分期間が前記シ
ンボル期間長の半分となるように積分タイミング信号を
生成するようにした。

【００２１】（５）（２）の構成において、前記タイミ
ング信号生成手段は、前記積分手段の積分期間が前記ガ
ード期間長の半分となるように積分タイミング信号を生
成するようにした。

【００２２】（６）（１）の構成において、さらに前記
有効シンボル期間に対するシンボルタイミング信号の同
期状態を判別する同期状態判別手段を備え、前記タイミ
ング信号生成手段は、前記クロック信号の同期状態に応
じて前記積分手段に対する積分期間を変化させるように
した。

【００２３】（７）（６）の構成において、前記タイミ
ング信号生成手段は、同期引き込みの初期状態で前記積
分期間を広くしておき、前記同期状態判別手段で同期状
態が許容される範囲に入ったと判別されたとき前記積分
期間を狭くするようにした。

【００２４】

【発明の実施の形態】以下、図１乃至図１１を参照して
本発明の実施の形態を詳細に説明する。

【００２５】（第１の実施形態）図１は本発明に係る第
１の実施形態におけるシンボル同期回路のブロック構成
を、図２は同実施形態における積分回路の具体的なブロ
ック構成を、図３は同実施形態におけるシンボル同期回
路の動作中の各部の信号波形を、図４は同実施形態にお
けるシンボル同期回路で得られる時間誤差信号特性を示
すものである。

【００２６】図１において、ＯＦＤＭ信号１は遅延器２
で１有効シンボル遅延される。遅延されないＯＦＤＭ信
号１と遅延器２で遅延されたＯＦＤＭ信号は乗算器３に
供給される。乗算器３は遅延されないＯＦＤＭ信号１と
遅延器２で遅延されたＯＦＤＭ信号とを乗算することで
両者の相関係数を求める。積分回路４は乗算器３で求め
られた相関係数をガード期間長に相当する時間幅の積分
を行う。第１の保持回路６及び第２の保持回路７はそれ
ぞれタイミング制御回路５から供給される第１及び第２
のタイミング信号の入力タイミングで積分回路４の積分
結果を保持する。減算器８は第１の保持回路６に保持さ
れた値から第２の保持回路７に保持された値を減じ、結
果をタイミング誤差推定値として出力する。

【００２７】周波数制御回路９は減算器８の出力するタ
イミング誤差推定値に基づいてクロック発生回路１０の
発振周波数を制御する。周波数制御回路９は急激な変化
を抑制するために平滑フィルタや増幅器または減衰器で
構成され、その時定数が周波数制御ループの応答特性を
決定する。

【００２８】図２は上記積分回路４の具体的な構成を示
すもので、乗算器３からの相関係数を加算器４ａを介し
て遅延回路（Ｄ）４ｂにより１サンプル遅延して加算器
４ａにフィードバックすることで相関係数を積分する。
その積分処理はタイミング制御回路５からクリアタイミ
ング信号ＣＬＲが遅延回路４ｂに与えられるまで行われ
る。

【００２９】図３において、（ａ）は本実施形態のシン
ボル同期回路に入力されたＯＦＤＭ信号１で、１つのシ
ンボルはガード期間と有効シンボル期間とからなり、ガ
ード期間には有効シンボル期間後部の信号が複写されて
いる。（ｂ）はＯＦＤＭ信号（ａ）のシンボルの時間関
係を模式的に表わしたものである。（ｃ）はＯＦＤＭ信
号（ｂ）を遅延器２で１有効シンボル遅延したものであ
る。（ｄ）の網掛け部はＯＦＤＭ信号（ｂ）と遅延され
たＯＦＤＭ信号（ｃ）の相関のある部分を示す。
（ｅ）、（ｆ）はそれぞれ積分回路４における第１及び
第２の積分期間を示す。（ｇ）、（ｈ）、（ｉ）は、そ
れぞれタイミング制御回路５において、シンボル同期状
態で生成される積分回路４へのクリアタイミング信号Ｃ
ＬＲ、第１の保持回路６への第１の保持タイミング信
号、第２の保持回路７への第２の保持タイミング信号を
示す。（ｇ′）、（ｈ′）、（ｉ′）は、それぞれタイ
ミング制御回路５において、第１の積分期間（ｅ）及び
第２の積分期間（ｆ）のタイミングが図３に示す時間上
の基準位置から誤差τだけ遅れた場合に生成される積分
回路４へのクリアタイミング信号ＣＬＲ、第１の保持回
路６への第１の保持タイミング信号、第２の保持回路７
への第２の保持タイミング信号を示す。

【００３０】すなわち、積分期間（ｅ）に示す期間積分
回路４で積分された相関係数は積分演算終了後に第１の
保持回路６に保持される。積分期間（ｆ）に示す期間積
分回路４で積分された相関係数は積分演算終了後に第２
の保持回路７に保持される。

【００３１】図４において、（ｊ）及び（ｋ）は、第１
の積分期間（ｅ）及び第２の積分期間（ｆ）が図２に示
す時間位置を基準としてタイミングが誤差τずれたとき
に、タイミング誤差τに対してそれぞれ第１の保持回路
６及び第２の保持回路７に保持される積分回路４の積分
結果の特性を示す。（ｌ）は減算器８の出力に得られる
タイミング誤差推定値のタイミング誤差τに対する特性
である。

【００３２】この例では、タイミング誤差τが正の場
合、減算器８のタイミング誤差推定値に正の値が得られ
る。そこで、減算器８の出力値に基づいて周波数制御回
路９を介してクロック発生回路１０の発振周波数を高く
することで、タイミング制御回路５が発生する各タイミ
ング信号を早める。逆にタイミング誤差が負の場合は、
クロック発生回路１０の発振周波数を低くすることで、
タイミング制御回路５が発生する各タイミング信号を遅
らせる。これにより、タイミング誤差τが次第に小さく
なり、最終的に同期する。

【００３３】（ｍ）及び（ｎ）は、マルチパスによる遅
延波が発生した場合に、第１の積分期間（ｅ）及び第２
の積分期間（ｆ）のタイミングが誤差τずれたときに、
タイミング誤差τに対してそれぞれ第１の保持回路６及
び第２の保持回路７に保持される積分回路４の積分結果
の特性を示す。（ｏ）は減算器８の出力に得られるタイ
ミング誤差推定値のタイミング誤差τに対する特性であ
る。（ｏ）からわかるように、マルチパスによる遅延波
が発生した場合でも、シンボル同期回路の同期点（タイ
ミング誤差推定値が０になる点）は一点になり、安定し
てシンボル同期を行うことができる。

【００３４】以上のように、本実施形態の構成によれ
ば、マルチパスによる遅延波が発生した場合でも、入力
されたＯＦＤＭ信号１に対してタイミング制御回路５が
発生するタイミング信号を安定に同期させ、タイミング
制御回路５から正確なシンボル同期信号１１を得ること
ができる。また、相関積分を断続して行うため、簡単な
積分回路で実現でき、これによって全体の回路規模を小
さくすることができる。

【００３５】（第２の実施形態）次に、図５乃至図６を
参照して本発明の第２の実施形態について説明する。但
し、本実施形態のシンボル同期回路の構成は、基本的に
図１に示した第１の実施形態と同じであるのでその説明
を省略し、動作上で第１の実施形態と異なる点について
説明する。また、積分回路４については、図２に示した
構成と同様であるので、ここではその説明を省略する。

【００３６】本実施形態において、第１の実施形態と異
なるのは、積分回路４が積分演算を行う期間がシンボル
期間長の半分であることである。図５は本実施形態のシ
ンボル同期回路の動作中の各部の信号波形を示したもの
である。（ａ）から（ｄ）は図３に示す第１の実施の形
態のものと同じである。本実施の形態では積分回路４が
積分演算を行う第１及び第２の積分期間が図５の（ｅ）
及び（ｆ）の期間である。（ｇ）、（ｈ）、（ｉ）はそ
れぞれタイミング制御回路５で生成される積分回路４へ
のクリアタイミング信号ＣＬＲ、第１の保持回路６への
第１の保持タイミング信号、第２の保持回路７への第２
の保持タイミング信号を示す。

【００３７】図６において、（ｊ）及び（ｋ）は、第１
の積分期間（ｅ）及び第２の積分期間（ｆ）が図５に示
す時間上の基準位置からタイミングが誤差τずれたとき
に、タイミング誤差τに対してそれぞれ第１の保持回路
６及び第２の保持回路７に保持される積分回路４の積分
結果の特性である。（ｌ）は減算器８の出力に得られる
タイミング誤差推定値のタイミング誤差τに対する特性
である。

【００３８】本実施形態では、第１の実施形態と同様
に、減算器８の出力値に基づいて周波数制御回路９を介
してクロック発生回路１０の発振周波数を制御してタイ
ミング同期を取る。ここで、本実施形態では第１の実施
形態に比べ、タイミング誤差推定値が広い範囲のタイミ
ング誤差τで得られている。

【００３９】以上のように、本実施形態の構成によれ
ば、広い範囲のタイミング誤差τに対してシンボル同期
を引き込むことができる。また、この構成においても、
相関積分を断続して行うため、簡単な積分回路で実現で
き、全体の回路規模を小さくすることができる。

【００４０】（第３の実施形態）次に、図７乃至図１０
を参照して本発明の第３の実施形態について説明する。

【００４１】図７は本実施形態のシンボル同期回路のブ
ロック構成を示す。図７において、図１に示す第１の実
施の形態のシンボル同期回路と同じ構成要素には同じ符
号を付し、詳細な説明は省略する。また、積分回路４に
ついては、図２に示した構成と同様であるので、ここで
はその説明を省略する。

【００４２】本実施形態が第１の実施形態と異なるの
は、図１における第１及び第２の保持回路６及び７がそ
れぞれ図７に示す第１及び第２の最大値保持回路２６及
び２７に変更された点と、タイミング制御回路５が第１
及び第２の最大値保持回路２６及び２７に与える第１及
び第２のタイミング信号が期間を表わす期間信号に変更
された点である。積分回路４はガード期間長の半分の期
間に相当する時間幅の積分を行い、その期間毎に積分結
果を出力する。第１及び第２の最大値保持回路２６及び
２７は、それぞれタイミング制御回路５から与えられる
クリアタイミング信号ＣＬＲ、クロック信号ＣＫ、保持
タイミング信号Ｌによる第１及び第２の期間信号に従っ
て所定の期間に積分回路４が出力する積分結果の最大値
を保持する。

【００４３】図８は上記第１の最大値保持回路２６の具
体的な構成を示すもので、積分回路４からの相関係数積
分結果は比較器２６ａの一方の入力端及びセレクタ（Ｓ
ＥＬ）２６ｂの一方の入力端に供給される。比較器２６
ａの他方の入力端及びセレクタ２６ｂの他方の入力端に
は、それぞれＤラッチ回路２６ｃで得られる前回の最大
値が供給される。セレクタ２６ｂは比較器２６ａの比較
結果に基づいて２入力のうちの大きい方を選択する。こ
こで選択された信号はＤラッチ回路２６ｃ及び保持回路
２６ｄに供給される。Ｄラッチ回路２６ｃはタイミング
制御回路５からクロック信号ＣＫが入力される毎にセレ
クタ２６ｃの出力を取り込む。そして、タイミング制御
回路５からクリアタイミング信号ＣＬＲが与えられた時
点で取り込んだ値をクリアする。保持回路２６ｄはタイ
ミング制御回路５からの保持タイミング信号Ｌが与えら
れた時点のセレクタ出力を保持する。この構成は第２の
最大値保持回路２７についても同様である。よって、そ
の具体的な構成については省略する。

【００４４】図９に本実施形態のシンボル同期回路の動
作中の各部の信号波形を示す。図９において（ａ）乃至
（ｄ）は第１の実施形態で説明した図３における（ａ）
乃至（ｄ）と同じであり、説明は省略する。（ｅ）及び
（ｆ）はそれぞれ積分回路４が積分を行う期間で、本実
施形態の例ではそれぞれ１シンボルあたり５回ずつ積分
を行うことになる。（ｅ）の積分期間で積分して得られ
た５つの相関値のうちの最大値が第１の最大値保持回路
２６に保持され、（ｆ）の積分期間で積分して得られた
５つの相関値のうちの最大値が第２の最大値保持回路２
７に保持される。

【００４５】（ｇ）は積分回路４へのクリアタイミング
信号ＣＬＲ、（ｈ）は各最大値保持回路２６及び２７に
供給されるクロック信号ＣＫ、（ｉ）は第１の最大値保
持回路２６へのクリアタイミング信号ＣＬＲ、（ｊ）は
第１の最大値保持回路２６への保持タイミング信号Ｌ、
（ｋ）は第２の最大値保持回路２７へのクリアタイミン
グ信号ＣＬＲ、（ｌ）は第２の最大値保持回路２７への
保持タイミング信号Ｌを示している。これにより、第１
の最大値保持回路２６及び第２の最大値保持回路２７に
それぞれ（ｅ）及び（ｆ）に示す各積分期間の最大値が
得られる。

【００４６】図１０において、（ｍ）及び（ｎ）は、積
分期間（ｅ）及び積分期間（ｆ）が図９に示す時間上の
基準位置からタイミングが誤差τずれたときに、タイミ
ング誤差τに対してそれぞれ最大値保持回路２６及び２
７に保持される積分回路４の積分結果の特性である。
（ｏ）は減算器８の出力に得られるタイミング誤差推定
値のタイミング誤差τに対する特性である。

【００４７】図９及び図１０から明らかなように、本実
施形態では、第１の実施形態と同様に、減算器８の出力
値に基づいて周波数制御回路９を介してクロック発生回
路１０の発振周波数を制御してタイミング同期を取る。
ここで、本実施形態では第１の実施形態に比べ、タイミ
ング誤差推定値が広い範囲のタイミング誤差τで得られ
ている。また、第２の実施形態では相関のない部分も含
めて積分を行っているのに対し、本実施形態では個々の
積分範囲がガード期間の半分であるため積分演算の安定
度が高くなる。

【００４８】以上のように、本実施形態では広い範囲の
タイミング誤差τに対してさらに安定してシンボル同期
を引き込むことができる。また、この構成においても、
相関積分を断続して行うため、簡単な積分回路で実現で
き、全体の回路規模を小さくすることができる。

【００４９】（第４の実施形態）次に、図１１を参照し
て本発明の第４の実施形態について説明する。但し、図
１１において、図１で説明した第１及び第２の実施形態
のシンボル同期回路と同じ構成要素には同じ符号を付
し、詳細な説明は省略する。また、同じ理由で積分回路
４の構成についても省略する。

【００５０】図１１は本実施形態のシンボル同期回路の
ブロック構成を示す。本実施形態において、図１により
説明した第１及び第２の実施形態と異なる点は、減算器
８の出力から同期状態を判定し、その判定結果に応じて
タイミング制御回路５の各タイミング信号の発生タイミ
ングを切り替える同期状態判定回路３１を備えるように
した点にある。この場合、タイミング制御回路５は、図
３の（ｅ）及び（ｆ）に示すように積分演算期間をガー
ド期間長とする機能と図５の（ｅ）及び（ｆ）に示すよ
うにシンボル期間長の半分とする機能を有し、同期状態
判定回路３１の判定結果に応じていずれか一方の機能で
動作するようになっている。

【００５１】すなわち、第１の実施形態では引き込み幅
が狭いが精度が高いという特徴を有する。また、第２の
実施形態では余分な積分をしているため安定性に欠ける
が広範囲の引き込みが可能である。そこで、本実施形態
では、第１及び第２の実施形態を組み合わせ、同期引き
込み開始時には第２の実施形態と同様に積分演算期間を
シンボル期間長の半分として同期引き込み処理を行い、
同期がとれてきた時点で第１の実施形態と同様に積分演
算期間をガード期間長として同期引き込み処理を行うよ
うに切り替える。

【００５２】したがって、本実施形態によれば、同期引
き込みを短時間にかつ高精度に実現することができる。
また、この構成においても、相関積分を断続して行うた
め、簡単な積分回路で実現でき、全体の回路規模を小さ
くすることができる。

【００５３】

【発明の効果】以上のように本発明によれば、２つの期
間で相関値を求めそれらの相関値の差からタイミング誤
差推定値を求めることにより、マルチパス環境下におい
ても安定してシンボル同期を行うことができる。

【００５４】また、相関値を求めるための積分演算を断
続して行うことができ、積分回路を簡単にし、シンボル
同期回路の回路規模を小さくすることができる。

【図面の簡単な説明】

【図１】 本発明に係る第１の実施形態におけるシンボ
ル同期回路の構成を示すブロック回路図。

【図２】 第１の実施形態における積分回路の具体的な
構成を示すブロック回路図。

【図３】 第１の実施形態におけるシンボル同期回路の
動作中の各部の信号波形を示すタイミング波形図。

【図４】 第１の実施形態におけるシンボル同期回路で
得られる時間誤差信号特性を示す波形図。

【図５】 本発明に係る第２の実施形態におけるシンボ
ル同期回路の動作中の各部の信号波形を示すタイミング
波形図。

【図６】 第２の実施形態におけるシンボル同期回路で
得られる時間誤差信号特性を示す波形図。

【図７】 本発明に係る第３の実施形態におけるシンボ
ル同期回路の構成を示すブロック回路図。

【図８】 第３の実施形態における最大値保持回路の具
体的な構成を示すブロック回路図。

【図９】 第３の実施形態におけるシンボル同期回路の
動作中の各部の信号波形を示すタイミング波形図。

【図１０】 第３の実施形態における時間誤差信号特性
を示す波形図。

【図１１】 本発明に係る第４の実施形態におけるシン
ボル同期回路の構成を示すブロック回路図。

【図１２】 従来のシンボル同期回路の構成を示すブロ
ック回路図。

【図１３】 図１２に示すシンボル同期回路の動作中の
各部の信号波形を示すタイミング波形図。

【図１４】 図１２に示すシンボル同期回路において、
張る値パスによる遅延波が発生した場合の各部の動作中
の信号波形を示すタイミング波形図。

【符号の説明】

１…ＯＦＤＭ信号 ２…遅延器 ３…乗算器 ４…積分回路 ４ａ…加算器 ４ｂ…遅延回路 ５…タイミング制御回路 ６…第１の保持回路 ７…第２の保持回路 ８…減算器 ９…周波数制御回路 １０…クロック発生回路 １１…シンボルタイミング信号 ２６…第１の最大値保持回路 ２６ａ…比較器 ２６ｂ…セレクタ ２６ｃ…Ｄラッチ回路 ２６ｄ…保持回路 ２７…第２の最大値保持回路 ３１…同期状態判定回路 １０１…ＯＦＤＭ信号 １０２…遅延器 １０３…相関回路 １０４…乗算器 １０５…積分回路 １０６…タイミング制御回路 １０７…クロック制御回路 １０８…ローパスフィルタ １０９…デジタル／アナログ変換回路 １１０…クロック発生回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 健一郎 東京都港区赤坂５丁目２番８号 株式会社 次世代デジタルテレビジョン放送システム 研究所内 (72)発明者 影山 定司 東京都港区赤坂５丁目２番８号 株式会社 次世代デジタルテレビジョン放送システム 研究所内 (72)発明者 木曽田 晃 東京都港区赤坂５丁目２番８号 株式会社 次世代デジタルテレビジョン放送システム 研究所内 (72)発明者 曽我 茂 東京都港区赤坂５丁目２番８号 株式会社 次世代デジタルテレビジョン放送システム 研究所内 (72)発明者 森 仁 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 １シンボルがガード期間と有効シンボル
   期間とで形成され、シンボル内で周期性を有するように
   前記有効シンボル期間の信号の一部が前記ガード期間に
   複写された直交周波数分割多重信号なるＯＦＤＭ信号を
   入力とし、有効シンボル期間の前記ＯＦＤＭ信号を抽出
   すべく前記有効シンボル期間を識別するシンボル同期回
   路であって、 前記ＯＦＤＭ信号を前記有効シンボル期間遅延する遅延
   手段と、 前記ＯＦＤＭ信号と前記遅延手段によって遅延されたＯ
   ＦＤＭ信号との相関係数を求める乗算手段と、 積分タイミング信号に従って前記乗算手段で求められた
   相関係数を積分する積分手段と、 第１及び第２のタイミング信号に従って前記積分手段で
   積分された相関係数をそれぞれ保持する第１及び第２の
   保持手段と、 前記第１及び第２の保持手段で保持された相関係数の差
   を求めて時間誤差信号として出力する減算手段と、 前記時間誤差信号に基づいてクロック周波数を制御する
   ための周波数制御信号を生成する周波数制御手段と、 前記周波数制御信号に基づいてクロック周波数が可変な
   クロック信号を発生するクロック発生手段と、 前記クロック信号に基づいて前記積分タイミング信号、
   前記第１及び第２の保持タイミング信号ならびに前記有
   効シンボル期間を示すシンボルタイミング信号を出力す
   るタイミング信号生成手段とを具備し、 前記タイミング信号生成手段は、前記積分タイミング信
   号により前記積分手段に前記相関係数をシンボル期間長
   以内に２回、一定期間づつ積分させ、前記第１の保持タ
   イミング信号により前記第１の保持回路に前記積分手段
   で積分された先の相関係数を保持させ、前記第２の保持
   タイミング信号により前記第２の保持回路に前記積分手
   段で積分された後の相関係数を保持させるようにしたこ
   とを特徴とするシンボル同期回路。
2. 【請求項２】 １シンボルがガード期間と有効シンボル
   期間とで形成され、シンボル内で周期性を有するように
   前記有効シンボル期間の信号の一部が前記ガード期間に
   複写された直交周波数分割多重信号なるＯＦＤＭ信号を
   入力とし、有効シンボル期間の前記ＯＦＤＭ信号を抽出
   すべく前記有効シンボル期間を識別するシンボル同期回
   路であって、 前記ＯＦＤＭ信号を前記有効シンボル期間遅延する遅延
   手段と、 前記ＯＦＤＭ信号と前記遅延手段によって遅延されたＯ
   ＦＤＭ信号との相関係数を求める乗算手段と、 積分タイミング信号に従って前記乗算手段で求められた
   相関係数を積分する積分手段と、 第１及び第２の期間信号に従って前記積分手段で積分さ
   れた相関係数のそれぞれの期間の最大値を保持する第１
   及び第２の最大値保持手段と、 前記第１及び第２の最大値保持手段で保持された相関係
   数の最大値の差を求めて時間誤差信号として出力する減
   算手段と、 前記時間誤差信号に基づいてクロック周波数を制御する
   ための周波数制御信号を生成する周波数制御手段と、 前記周波数制御信号に基づいてクロック周波数が可変な
   クロック信号を発生するクロック発生手段と、 前記クロック信号に基づいて前記積分タイミング信号、
   第１及び第２の期間信号ならびに前記有効シンボル期間
   を示すシンボルタイミング信号を出力するタイミング信
   号生成手段とを具備し、 前記タイミング信号生成手段は、前記積分タイミング信
   号により前記積分手段に前記相関係数をシンボル期間長
   以内に複数回、一定期間づつ繰り返し積分させ、前記第
   １及び第２の期間信号により前記第１及び第２の最大値
   保持回路を交互に同一の比較期間を指定して、指定期間
   内の前記積分手段で積分された相関係数の最大値を保持
   させるようにしたことを特徴とするシンボル同期回路。
3. 【請求項３】 前記タイミング信号生成手段は、前記積
   分手段の積分期間が前記ガード期間長となるように積分
   タイミング信号を生成するようにしたことを特徴とする
   請求項１または２記載のシンボル同期回路。
4. 【請求項４】 前記タイミング信号生成手段は、前記積
   分手段の積分期間が前記シンボル期間長の半分となるよ
   うに積分タイミング信号を生成するようにしたことを特
   徴とする請求項１記載のシンボル同期回路。
5. 【請求項５】前記タイミング信号生成手段は、前記積分
   手段の積分期間が前記ガード期間長の半分となるように
   積分タイミング信号を生成するようにしたことを特徴と
   する請求項２記載のシンボル同期回路。
6. 【請求項６】 さらに前記有効シンボル期間に対するシ
   ンボルタイミング信号の同期状態を判別する同期状態判
   別手段を備え、 前記タイミング信号生成手段は、前記クロック信号の同
   期状態に応じて前記積分手段に対する積分期間を変化さ
   せることを特徴とする請求項１記載のシンボル同期回
   路。
7. 【請求項７】 前記タイミング信号生成手段は、同期引
   き込みの初期状態で前記積分期間を広くしておき、前記
   同期状態判別手段で同期状態が許容される範囲に入った
   と判別されたとき前記積分期間を狭くするようにしたこ
   とを特徴とする請求項６記載のシンボル同期回路。