JPH11160732A - Tftアレイ基板およびこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 - Google Patents
Tftアレイ基板およびこれを用いた液晶表示装置並びにtftアレイ基板の製造方法Info
- Publication number
- JPH11160732A JPH11160732A JP32893497A JP32893497A JPH11160732A JP H11160732 A JPH11160732 A JP H11160732A JP 32893497 A JP32893497 A JP 32893497A JP 32893497 A JP32893497 A JP 32893497A JP H11160732 A JPH11160732 A JP H11160732A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- array substrate
- tft array
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
状の表示欠陥の発生を防ぎ、高開口率で表示品質に優れ
た液晶表示装置を高歩留まりで提供する。 【解決手段】 ガラス基板1の表面に、Cr等の金属膜
を成膜後、パターニングを行い、図3に示すようなゲー
ト電極および配線2、冗長配線3および枝状の補助容量
電極4を形成する。その際に、設計レジストパターンと
なるマスクパターンを用いて適正露光量で露光後、再度
設計レジストより3μm程度太めのマスクパターンを用
い、適正露光量の2倍〜10倍程度のエネルギーで露光
を行う。本構造によれば、パターニング時の欠陥やエッ
チングの際のレジストの剥がれ等が原因となり断線14
が生じた場合、信号は冗長配線3を伝わることができ
る。また、パターン欠陥15が発生した場合にも、枝上
の補助容量電極4の先端部付近に発生しない限り短絡と
はならない。
Description
として薄膜トランジスタを搭載したTFTアレイ基板お
よびこれを用いた液晶表示装置並びにTFTアレイ基板
の製造方法に関するものである。
した従来の液晶表示装置を構成するTFTアレイ基板の
ゲートレイヤーの平面図である。図において、2はゲー
ト電極および配線、4は補助容量電極、19は共通配線
を示す。高開口率を目指した従来の共通補助容量方式の
液晶表示装置では、ゲート電極および配線2と共通配線
19が交互に配されており、共通配線19には枝状の補
助容量電極4が接続されている。この補助容量電極4に
は、2つの役割がある。1つは、画素容量と並列に補助
容量を形成し、画素の電荷を保持するための電極として
の役割であり、2つ目にはソース電極からの電界で生じ
る液晶の配向不良によるソース線近傍の光の漏れを防止
する役割である。この補助容量電極4を用いて光り漏れ
を防止する手段は、対向基板上の遮光膜を用いる場合に
比べ、合わせ精度の格段に高い写真製版技術を利用でき
るため、高開口率化には有効な手段である。従来の別の
方式として、図14(a) のように、共通配線19の役割
を隣のゲート電極および配線2で兼ねる補助容量オンゲ
ート式もかなり一般的に用いられている。この場合、補
助容量電極4は隣のゲート電極および配線2に接続され
る。この方式の方が、高開口率化の点ではさらに有利で
ある。なお、図13(b) 、図14(b) は、それぞれのゲ
ートレイヤー構造を用いたTFTアレイ基板のアレイ工
程完成時の平面図である。
程を図について説明する。図15は、図13に示す共通
補助容量方式を採用したTFTアレイ基板の製造工程を
示す断面図である。まず、透明絶縁性基板であるガラス
基板1上に、Cr膜のような金属膜を単層で成膜し、レ
ジストパターニング、金属膜のエッチングを行い、ゲー
ト電極および配線2、さらに共通配線19を形成する
(図15(a) )。次に、プラズマCVD法等によってシ
リコン窒化膜よりなるゲート絶縁膜5、アモルファスシ
リコン膜6、n+型アモルファスシリコン膜7を連続成
膜する。さらにトランジスタのチャネル部分を形成する
ため、アモルファスシリコン膜6およびn+型アモルフ
ァスシリコン膜7を島状にパターニングする(図15
(b) )。次に、ITO等の透明導電膜によって画素電極
8を形成し(図15(c) )、ソース電極および配線1
1、ドレイン電極12を形成する(図15(d) )。この
場合、半導体層とのオーミックコンタクトを良好にする
ため、バリアメタルとして下層にCrやTiを用い、上
層に低抵抗化のために純Al膜あるいはAl合金の単層
膜のような低抵抗な金属膜を用いた二層膜を用いる。ま
た、写真製版時の現像液によるITO膜の腐食を防ぐた
めに、Al合金としてタングステン等を不純物として添
加する場合もある。最後に、TFTを保護するために、
シリコン窒化膜等の絶縁膜13で覆う(図15(e) )。
なお、図15(e) は、図13(b) のA−B断面に相当す
る。
化を目指した液晶表示装置において、信号配線は細線化
の方向に進んでいる。配線の細線化により、プロセス内
で発生する異物、レジストの密着力低下によるエッチン
グ不良等に起因する断線の発生確率は高くなっている。
図16に、通常のゲートレイヤーで発生する断線14を
示す。さらに、モニター等に応用するため、パネルの大
型化、高精細化の要求も年々高まってきており、信号配
線の長さ、本数は増加の方向にあり、さらに断線14を
発生させずにパネルを形成することは困難となってきて
いる。ゲートレイヤーでの断線14は、画像表示部分の
外に設けた冗長配線を用いた修復は困難であるため、線
状の表示不良となり不良品となる。このため、ゲート配
線2の断線14の低減は、製造歩留まり向上の重要な課
題の一つとなってきている。また、ゲート配線2の細線
化、長線化に伴い、配線材料にAl、Al合金、Mo等
の低抵抗材料を使用する場合も増えてきている。これら
の材料は、耐薬液性が弱いものが多いため、前記の異
物、レジストの密着力低下等による断線に加え、画素電
極8、ソース配線11の形成時に腐食による断線を発生
するという問題があった。これらは、前記の異物、密着
力低下等による断線に比べ、発生率が非常に高くなるた
め、製造が困難であった。このため、これらの低抵抗材
料は、単独で用いられず、膜の腐食防止のために金属膜
や陽極酸化膜のような欠損部の少ない絶縁膜でカバーを
する等の工夫をして用いられていた。
するために、図17(a) に示すような方法が考案されて
いる(参考文献:S.S.Kim et al.,SID 95 DIGEST,pp.15
-18)。この方法は、ゲート電極および配線2と冗長配
線3を補助容量電極4でつないだはしご状の配線構造を
採用したものである。この方式によるアレイ工程完成平
面図を図17(b) に示す。この方式によれば、図18に
示すように、ゲート電極および配線2に断線14が生じ
ても信号は補助容量電極4、冗長配線3を流れるため、
線状の表示不良は発生しない。しかし、この構造では、
断線14には効果があるものの、全配線範囲でゲート電
極および配線2と冗長配線3の配線間が接近しているた
め、図18に示すパターン欠陥15によって短絡を発生
する確率が高くなるという問題があった。この短絡に関
しても、短絡箇所の発見が困難であり、修復は難しいた
め、重要な課題の一つである。
ためになされたもので、TFTアレイ基板の断線、短絡
に起因する線状の表示欠陥の発生を防ぎ、高開口率で表
示品質に優れた液晶表示装置を得ることを目的とし、さ
らに、上記の液晶表示装置を高歩留まりで製造すること
が可能なTFTアレイ基板の製造方法を提供するもので
ある。
アレイ基板は、透明絶縁性基板上に複数本形成されたゲ
ート配線と、このゲート配線と交差する複数本のソース
配線と、ゲート配線とソース配線の各交点に設けられた
薄膜トランジスタに接続された透明導電膜よりなる画素
電極と、ゲート配線から各画素毎に垂直に伸びた枝状の
電極であって、画素電極の一部との間に絶縁膜を挟んで
補助容量を形成する補助容量電極と、ゲート配線と平行
かつ交互に配置され、枝状の補助容量電極と、その先端
よりも内側で交差する冗長配線と、画素電極より構成さ
れる画像表示部周辺に設けられ、ゲート配線およびソー
ス配線に外部信号を入力する接続端子部を備えたもので
ある。また、枝状の補助容量電極の先端部は、冗長配線
と電気的に分離されているものである。また、ゲート配
線、補助容量電極および冗長配線は、それぞれ同材料で
同層に形成されているものである。
o、Cu、またはこれらを主成分とする合金のいずれか
を用いるものである。また、ゲート配線の材料として、
Nd組成0. 1%以上5%未満のAl- Nd系合金を用
いるものである。さらに、ゲート配線およびソース配線
等の信号配線を接続端子部へ接続する配線の材料とし
て、Cr、W、Ti、Ta等を用いるものである。ま
た、冗長配線は、2μm以上10μm以下の線幅とする
ものである。また、本発明に係わる液晶表示装置は、上
記のいずれかに記載のTFTアレイ基板と、透明電極お
よびカラーフィルタ等を有する対向電極基板との間に液
晶が配置されているものである。
製造方法は、透明絶縁性基板上に金属薄膜を成膜し、パ
ターニングによりゲート配線、補助容量電極および冗長
配線を形成する工程において、レジスト材料としてポジ
レジストを用い、適正露光量の2倍以上4倍以下の露光
エネルギーで露光を行う工程を含んで製造するようにし
たものである。また、透明絶縁性基板上に金属薄膜を成
膜し、パターニングによりゲート配線、補助容量電極お
よび冗長配線を形成する工程において、レジスト材料と
してポジレジストを用い、設計パターンと等しい線幅の
マスクを用いて適正露光量で露光した後、上記マスクよ
りも遮光部の面積が大きい、すなわち、設計パターンよ
りも太い線幅のマスクを用いて、適正露光量の2倍以上
10倍以下の露光エネルギーで再度露光を行う工程を含
んで製造するようにしたものである。また、透明絶縁性
基板上に金属薄膜を成膜し、ネガレジストを用いたパタ
ーニングによりゲート配線、補助容量電極および冗長配
線を形成する工程を含んで製造するようにしたものであ
る。
実施の形態を図について説明する。図1は、本発明の実
施の形態1であるチャネルエッチング型のアモルファス
シリコン薄膜トランジスタを用いたTFTアレイ基板の
製造工程を示す断面図、図2は本実施の形態によるTF
Tアレイ基板のゲートレイヤーでの平面図である。図に
おいて、1は透明絶縁性基板であるガラス基板、2はゲ
ート電極および配線、3はゲート電極および配線2と平
行かつ交互に配置された冗長配線、4はゲート配線2か
ら各画素毎に垂直に伸びた枝状の補助容量電極であり、
冗長配線3は、補助容量電極4と、その先端よりも内側
で交差しており、ゲート電極および配線2と電気的に接
続されている。さらに、5はゲート絶縁膜、6、7はT
FTを構成するアモルファスシリコン膜およびn+型ア
モルファスシリコン膜、8はITO等の透明導電膜より
なる画素電極、9は端子電極、10はコンタクトホー
ル、11はゲート配線2と交差するソース電極および配
線、12はドレイン電極、13はTFTを保護するため
のシリコン窒化膜等の絶縁膜をそれぞれ示す。画素電極
8は、複数本のゲート配線2およびソース配線11の各
交点に設けられたTFTに接続されており、補助容量電
極4は、画素電極8の一部との間にゲート絶縁膜5を挟
んで補助容量を形成する。補助容量電極4、冗長配線
3、ゲート電極および配線2は、それぞれ同材料で同層
に形成されている。また、画素電極8より構成される画
像表示部周辺には、ゲート配線2およびソース配線11
に外部信号を入力する接続端子部である端子電極9が設
けられている。
製造工程を図について説明する。まず、ガラス基板1の
表面に、例えばCr等の金属膜をスパッタリングにより
400nm程度成膜する。次にポジレジストを用い、レジ
ストパターニングを行う。その際に一度、設計パターン
と等しい線幅のマスクを用いて適正露光量で露光した
後、再度上記マスクよりも遮光部の面積が大きい、すな
わち、設計パターンよりも太い線幅、本実施の形態では
3μm程度太めのマスクを用いて、適正露光量の2倍〜
10倍程度の露光エネルギーで露光を行う。次に、硝酸
第二セリウムアンモン、硝酸を主成分とするエッチング
液を用い、Cr膜のエッチングを行い、図1(a) および
図2に示すようなゲート電極および配線2、冗長配線3
および枝状の補助容量電極4を形成する。この際に、エ
ッチング液に硝酸が含まれているため、Cr膜はテーパ
ー形状に加工され、膜厚が300nm以上になってきた場
合の上層の断線等を防止できる。次に、PCVDによっ
てシリコン窒化膜よりなるゲート絶縁膜5、アモルファ
スシリコン膜6、n+型アモルファスシリコン膜7をそ
れぞれ例えば500nm、200nm、50nm程度連続成膜
する。さらに、トランジスタのチャネル部分を形成する
ため、アモルファスシリコン膜6およびn+アモルファ
スシリコン膜7を島状にパターニングする(図1(b)
)。次に、ITO膜をスパッタリングによって例えば
100nm程度成膜し、パターニングによって画素電極8
および端子電極9を形成し、さらに、端子部分のコンタ
クトホール10を形成する(図1(c) )。
程度、第2層がAl- 0. 2at. %Cu300nm程度、
最上層がCr50nm程度の三層膜からなる金属膜を形成
し、ソース電極および配線、ドレイン電極のパターニン
グを行い、三層膜のエッチングをする。その後、ドライ
エッチングによってチャネル上のn+アモルファスシリ
コン膜7を除去することにより、ソース電極および配線
11、ドレイン電極12を形成した後、レジストを除去
する(図1(d) )。最後にTFTを保護するために、シ
リコン窒化膜等の絶縁膜13で覆い、画素電極8および
端子電極9上の絶縁膜13は除去する(図1(e) )。な
お、本実施の形態では、ソース、ドレイン材料として三
層膜を用いたが、配線抵抗、画素電極形成プロセス等で
特に問題を生じなければ、Mo、Cr等の単層膜、下層
Cr、上層Al系合金等の二層膜でもかまわない。
幅は、図2に示すように、ゲート配線2幅を15μm、
冗長配線3幅を2μm、枝状の補助容量電極4幅を6μ
mとし、補助容量電極4のほぼ中央を冗長配線3が交差
するように配置した。冗長配線3幅は、ゲート配線2が
断線した場合、冗長配線3部の抵抗とゲート配線2全体
の抵抗の直列となるため、配線幅は1〜2μm程度で良
い。また、冗長配線3部は遮光部となるため、高開口率
化の点からはなるべく細い方がよい。ただし、エッチン
グ精度1〜2μm程度を考慮すると、仕上がり寸法で2
μm程度が限界となる。よって、冗長配線3幅は2μm
以上10μm以下とすることで、冗長配線3として機能
し、かつ開口率を上げることができ、クロストークによ
る表示むら等を低減することが可能となる。
では、パターンニング時の欠陥やエッチングの際のレジ
ストの剥がれ等が原因となり、図3に示すような断線1
4が生じた場合でも、冗長配線3を有するゲートレイヤ
ーの構造をとっているため、信号は冗長配線3を伝わる
ことができ、線状の欠陥とはならない。さらに、パター
ン欠陥15が発生した場合にも、枝上の補助容量電極4
の先端部付近に発生しない限り短絡とはならない。この
ように、本実施の形態によれば、従来多発していたゲー
トレイヤーでの断線および短絡による不良を低減するこ
とができる。
るパターン欠陥の大きさは、実際の異物の大きさに比べ
何倍もの大きさになることが多い。その発生機構を図4
を用いて説明する。一般的に、金属薄膜22が形成され
たガラス基板1上に異物16が付着した状態でレジスト
17を塗布した場合、図4(a) に示すように異物16の
周りではレジスト17膜厚が設定膜厚より厚くなる。こ
こで、マスク18を用いて通常膜厚のレジスト17の露
光条件で露光を行うと、異物16付近では露光不足を生
じ(図4(b) )、レジスト17残を生じる(図4(c)
)。図中、斜線部は、露光されたレジスト17aを示
している。その結果、エッチング後には、図4(d) に示
すような異物16の何倍もの大きさのパターン欠陥15
となる。このような巨大なパターン欠陥15が発生した
場合には、枝状の補助容量電極4の先端部付近で短絡す
る確率が増える。そこで、適正露光量の2倍以上4倍以
下の露光エネルギーで露光を行うことにより、パターン
欠陥15の大きさを異物16そのものの大きさにとどめ
ることが可能である。
ーン欠陥サイズを示す図である。追加露光を2倍程度行
うことによって、パターン欠陥15はほぼ異物16その
ものの大きさとなる。図6は、追加露光によるパターン
欠陥サイズ縮小効果を説明する図である。図に示すよう
に、十分な追加露光を行うことにより、異物16周辺の
厚いレジスト17が完全に露光されるため、パターン欠
陥15のサイズが縮小され、金属薄膜22よりなる配線
間の短絡の発生確率を低減できる。図7は、露光エネル
ギーとパターン細りの関係を示す図である。図中、Aは
通常のマスクパターンを用いて追加露光した場合、Bは
設計レジストパターンより3μm太めのマスクパターン
を用いて追加露光した場合での照射エネルギーとパター
ン細りの関係を示している。設計レジストパターンより
3μm程度太めのマスクパターンを用いて追加露光する
ことにより、パターンの細りを0. 5μm以下に抑える
ことができる。さらに、露光機のスループットの点から
予めレジストの細りを考慮して2μm程度太めのパター
ン設計として、通常の3倍の露光量で一回露光すること
によっても同様の効果が得られる。
態2であるチャネルエッチング型のアモルファスシリコ
ン薄膜トランジスタを用いたTFTアレイ基板の製造工
程を示す断面図である。図中、同一、相当部分には同一
符号を付し説明を省略する。本実施の形態におけるTF
Tアレイ基板の製造工程を図について説明する。まず、
ガラス基板1の表面に、例えばMoのような金属膜をス
パッタリングにより400nm程度成膜する。次にポジレ
ジストを用い、レジストパターニングを行う。その際に
一度、設計レジストパターンとなるマスクパターンを用
いて適正露光量で露光後、再度設計レジストパターンよ
り3μm程度太めのマスクパターンを用い、適正露光量
の2倍〜10倍程度のエネルギーで露光を行う。次に、
リン酸、酢酸および硝酸を主成分とするエッチング液を
用い、Mo膜のエッチングを行い、図8(a) および図2
に示すようなゲート電極および配線2、冗長配線3およ
び枝状の補助容量電極4を形成する。この際に、エッチ
ング液に硝酸が含まれているため、Mo膜はテーパー形
状に加工され、膜厚が300nm以上になってきた場合の
上層の断線等を防止できる。また、ゲート配線2等の信
号配線を画素外にある接続端子部へ接続する配線につい
ては、冗長配線構造にするのは困難であるため、Ti等
の金属膜を用いるか、またはTiでMo表層を覆う等し
て、断線の発生確率を低減することができる。
りなるゲート絶縁膜5、アモルファスシリコン膜6、n
+型アモルファスシリコン膜7をそれぞれ例えば500
nm、200nm、50nm程度連続成膜する。さらに、トラ
ンジスタのチャネル部分を形成するため、アモルファス
シリコン膜6およびn+アモルファスシリコン膜7を島
状にパターニングする(図8(b) )。次に、Cr400
nm程度からなる金属膜を形成し、ソース電極および配
線、ドレイン電極のパターニングを行い、金属膜のエッ
チングをする。その後、ドライエッチングによってチャ
ネル上のn+アモルファスシリコン膜7を除去すること
により、ソース電極および配線11、ドレイン電極12
を形成した後、レジストを除去する(図8(c) )。最後
に、TFTを保護するために、シリコン窒化膜等の絶縁
膜13で覆い、ドレイン電極12上と端子部分の絶縁膜
13は除去する(図8(d) )。次に、ITO膜をスパッ
タリングによって例えば100nm程度成膜し、パターニ
ングによって画素電極8および端子電極9を形成する
(図8(e) )。
と同様に、図2に示すようなゲートレイヤー構造をとっ
ているため、図3に示すような断線14、パターン欠陥
15に対して実施の形態1と同様の効果がある。また、
ゲートレイヤーとして低抵抗材料のMoを使用した場
合、ソース電極および配線11、ドレイン電極12を形
成するCr膜のエッチング時、さらに画素電極のITO
をエッチング時に、一般的な塩酸、硝酸を主成分とする
エッチング液によってシリコン窒化膜の欠損部で腐食を
生じ断線14を生じ易いが、本実施の形態の構造では断
線14による線状欠陥が生じ難いので、線状欠陥の発生
確率を低減する効果がさらに高くなる。また、本実施の
形態においても、追加露光を行った場合に実施の形態1
と同様に配線間の短絡の発生確率を更に低減できる。ま
た、冗長配線3幅を仕上がり寸法で2μm程度とするこ
とは実施の形態1と同様に開口率を上げることができ
る。なお、本実施の形態ではゲート電極および配線2の
材料としてMoを用いたが、Al、Mo、Cu膜または
これらを主成分とする合金等を用いてもよい。また、ゲ
ート配線2およびソース配線11等の信号配線を接続端
子部へ接続する配線の材料としてTiを用いたが、C
r、W、Ti、Ta等を用いてもよい。
態3であるチャネルエッチング型のアモルファスシリコ
ン薄膜トランジスタを用いたTFTアレイ基板の製造工
程を示す断面図である。図中、同一、相当部分には同一
符号を付し説明を省略する。本実施の形態におけるTF
Tアレイ基板の製造工程を図について説明する。まず、
ガラス基板1の表面に、Nd組成0. 5at. %のAl-
Nd系合金膜をスパッタリングにより200nm程度成膜
する。次にポジレジストを用い、レジストパターニング
を行う。その際に一度、設計レジストパターンとなるマ
スクパターンを用いて適正露光量で露光後、再度設計レ
ジストパターンより3μm程度太めのマスクパターンを
用い、適正露光量の2倍〜10倍程度のエネルギーで露
光を行う。次に、リン酸、酢酸および硝酸を主成分とす
るエッチング液を用い、Al系合金膜のエッチングを行
い、図9(a) および図2に示すようなゲート電極および
配線2、冗長配線3および枝状の補助容量電極4を形成
する。この際に、エッチング液の硝酸濃度を適当に調整
することによって、Al合金膜はテーパー形状に加工さ
れ、膜厚が300nm以上になってきた場合の上層の断線
等を防止できる。本実施の形態では、膜厚を200nmと
したので、ストレートエッチングでも構わない。また、
信号配線を画素外にある接続端子部へ導く配線部につい
ては冗長配線構造にするのは困難であるため、Cr等を
用いるか、またはCr等でAl系合金表層を覆う等して
さらに断線の発生確率を低減することができる。
りなるゲート絶縁膜5、アモルファスシリコン膜6、n
+型アモルファスシリコン膜7をそれぞれ例えば500
nm、200nm、50nm程度連続成膜する。さらに、トラ
ンジスタのチャネル部分を形成するため、アモルファス
シリコン膜6およびn+アモルファスシリコン膜7を島
状にパターニングする(図9(b) )。次に、ITO膜を
スパッタリングによって例えば100nm程度成膜し、パ
ターニングによって画素電極8および端子電極9を形成
し、さらに、端子部分のコンタクトホール10を形成す
る(図9(c) )。次に、最下層が例えばCrやTi10
0nm程度、第2層がAl- 0. 2at. %Cu300nm程
度、最上層がCr50nm程度の三層膜からなる金属膜を
形成し、ソース電極および配線、ドレイン電極のパター
ニングを行い、三層膜のエッチングをする。その後、ド
ライエッチングによってチャネル上のn+アモルファス
シリコン膜7を除去することにより、ソース電極および
配線11、ドレイン電極12を形成した後、レジストを
除去する(図9(d) )。最後にTFTを保護するため
に、シリコン窒化膜等の絶縁膜13で覆い、画素電極8
および端子電極9上の絶縁膜13は除去する(図9(e)
)。なお、本実施の形態では、ソース、ドレイン材料
として三層膜を用いたが、配線抵抗、画素電極形成プロ
セス等で特に問題を生じなければ、Mo、Cr等の単層
膜、下層Cr、上層Al系合金等の二層膜でもかまわな
い。また、ゲート配線2の材料としてNd組成0. 5a
t. %のAl- Nd系合金膜を用いたが、Nd組成0.
1%以上5%未満であればよい。
および2と同様に、図2に示すようなゲートレイヤーで
の構造をとっているため、図3に示すような断線14、
パターン欠陥15に対して実施の形態1および2と同様
の効果があり、従来多発していたゲートレイヤーでの断
線による不良、短絡による不良を低減することができ
る。また、本実施の形態では、ゲートレイヤーとして低
抵抗材料のAl系合金を使用しているが、従来は画素電
極8を形成するITOをエッチングする際、一般的な塩
酸、硝酸を主成分とするエッチング液にシリコン窒化膜
の欠損部で腐食を生じ、断線を発生しやすいため、これ
を防止するためにパターニング前にブラシ等の接触式の
洗浄を行わないようにしていた。このため、パターン欠
陥15を生じやすく、Al系合金膜を使用することの障
害となっていた。本実施の形態では、断線14による線
状欠陥の発生確率をさらに低減でき、パターン欠陥15
による配線間の短絡の発生確率も低減できたために、A
l系合金を単層で用いることが可能となった。
なAl系合金を用いた場合、その後の成膜等の熱履歴を
経るとAl系合金表面にはヒロックが発生する。このヒ
ロックを生じると、ヒロック部分をシリコン窒化膜が覆
いきれず、ITOエッチングの際に配線の至るところで
腐食断線が発生する。このような場合には本発明のよう
な冗長配線3を設けてもゲート配線2と冗長配線3双方
ともに断線14が発生し、本発明の効果が低減する。こ
のような断線14を防止するため、本実施の形態では、
Al系合金として、Al- Nd0. 5at. %を使用して
おり、表面にヒロックが発生しない。このため、低抵抗
のAl系合金の場合にも、本発明の構造が有効となる。
また、本実施の形態においても、追加露光を行った場合
に実施の形態1および2と同様に配線間の短絡の発生確
率を更に低減できる。また、冗長配線3幅を仕上がり寸
法で2μm程度とすることにより、実施の形態1および
2と同様に開口率を上げることができる。
態4を図について説明する。図10は、本発明の実施の
形態4であるチャネルエッチング型のアモルファスシリ
コン薄膜トランジスタを用いたTFTアレイ基板のゲー
トレイヤーでの平面図、図11は図10中のA−B断面
図である。なお、図中、同一、相当部分には同一符号を
付し説明を省略する。本実施の形態によるTFTアレイ
基板は、枝状の補助容量電極4の先端部を、冗長配線3
と電気的に分離したことを特徴とするものである。
製造工程を説明する。まず、ガラス基板1の表面に、例
えばCr等の金属膜をスパッタリングにより400nm程
度成膜する。次にポジレジストを用い、レジストパター
ニングを行う。次に、硝酸第二セリウムアンモン、硝酸
を主成分とするエッチング液を用い、Cr膜のエッチン
グを行い、図10および図11に示すようなゲート電極
および配線2、冗長配線3および枝状の補助容量電極4
を形成する。本実施の形態では、枝状の補助容量電極4
の先端部が冗長配線3と電気的に分離するように、3μ
m程度の隙間をあける構造とする。エッチングの際、エ
ッチング液に硝酸が含まれているため、Cr膜はテーパ
ー形状に加工され、膜厚が300nm以上になってきた場
合の上層の断線等を防止できる。なお、本実施の形態で
はゲート材料としてCr膜を用いたが、上記実施の形態
2および3と同様に、低抵抗材料であるMoやAl系合
金を用いても同様の効果が得られる。次に、PCVDに
よってシリコン窒化膜よりなるゲート絶縁膜5、アモル
ファスシリコン膜6、n+型アモルファスシリコン膜7
を連続成膜し、それ以降の工程は上記実施の形態1と同
様である。
な断線14が起こった場合、冗長配線3を持つゲートレ
イーヤの構造をとっているため、信号は冗長配線3を伝
わることができ、線状の欠陥とはならない。さらに、パ
ターン欠陥15が枝状の補助容量電極4の先端部分に発
生し、補助容量電極4の先端部とゲート電極及び配線2
が電気的に短絡した場合でも、冗長配線3とは電気的に
分離しているため、線状の表示欠陥とはならない。この
ように、本実施の形態によれば、従来多発していたゲー
トレイヤーでの断線、短絡による不良を低減することが
可能である。
アレイ基板の製造に一般的に使用されることの多いポジ
レジストを用いたが、ゲート工程のみネガレジストを用
いることにより、レジスト残が発生し難い。ネガレジス
トの場合には、異物16そのものがマスクとなってエッ
チング残が起こる場合のみ短絡となる。この場合もパタ
ーン欠陥15のサイズは小さいため、配線間の短絡の発
生確率を低減できる。また、上記実施の形態1〜4で
は、チャネルエッチング型のアモルファスシリコン薄膜
トランジスタを用いたTFTアレイ基板について述べた
が、チャネル保護膜型のアモルファスシリコン薄膜トラ
ンジスタを用いた場合にも同様の効果を得ることができ
る。また、上記実施の形態1〜4によるTFTアレイ基
板と、透明電極およびカラーフィルタ等を有する対向電
極基板との間に液晶を配置することにより、高開口率で
表示品質に優れた液晶表示装置を高歩留まりで製造する
ことが可能となる。
配線から各画素毎に垂直に伸びた枝状の補助容量電極
と、ゲート配線と平行かつ交互に配置され、枝状の補助
容量電極と、その先端よりも内側で交差する冗長配線を
設けたので、ゲート配線に、パターニング時の欠陥やエ
ッチングの際のレジストの剥がれ等に起因する断線が生
じた場合にも、信号は冗長配線を伝わることができ、ま
た、ゲート配線にパターン欠陥が発生した場合にも、枝
上の補助容量電極の先端部付近に発生しない限り短絡と
はならないため、TFTアレイ基板の断線、短絡に起因
する線状の表示欠陥の発生を防ぐことができ、高開口率
で表示品質に優れた液晶表示装置を得ることが可能であ
る。
造方法によれば、設計パターンと等しい線幅のマスクを
用いて適正露光量で露光した後、上記マスクよりも遮光
部の面積が大きい、すなわち、設計パターンよりも太い
線幅のマスクを用いて、適正露光量の2倍以上10倍以
下の露光エネルギーで再度露光を行うようにしたので、
製造工程に混入し、基板に付着した異物周辺部のレジス
トの露光不足を生じることなく、パターン欠陥の大きさ
を異物そのものの大きさに抑えることができるため、配
線間の短絡の発生確率をさらに低減することが可能とな
り、製造の歩留まりが向上する。
板の製造方法を示す断面図である。
板のゲートレイヤーでの平面図である。
板の作用を説明する平面図である。
機構を説明する図である。
イズを示す図である。
を説明する図である。
図である。
板の製造方法を示す断面図である。
板の製造方法を示す断面図である。
基板のゲートレイヤーでの平面図である。
基板のゲートレイヤーでのA−B断面図である。
基板の作用を説明する平面図である。
レイ基板のゲートレイヤーでの平面図、(b) はアレイ工
程完成時の平面図である。
FTアレイ基板のゲートレイヤーでの平面図、(b) はア
レイ工程完成時の平面図である。
板の製造方法を示す断面図である。
る図である。
イ基板のゲートレイヤーでの平面図、(b) はアレイ工程
完成時の平面図である。
の作用と問題点を説明する図である。
配線、4 補助容量電極、5 ゲート絶縁膜、6 アモ
ルファスシリコン膜、7 n+型アモルファスシリコン
膜、8 画素電極、9 端子電極、10 コンタクトホ
ール、11 ソース電極および配線、12 ドレイン電
極、13 絶縁膜、14 断線、15 パターン欠陥、
16 異物、17 レジスト、17a 露光されたレジ
スト、18 マスク、19 共通配線、22 金属薄
膜。
Claims (11)
- 【請求項1】 透明絶縁性基板上に複数本形成されたゲ
ート配線、 上記ゲート配線と交差する複数本のソース配線、 上記ゲート配線と上記ソース配線の各交点に設けられた
薄膜トランジスタに接続された透明導電膜よりなる画素
電極、 上記ゲート配線から各画素毎に垂直に伸びた枝状の電極
であって、上記画素電極の一部との間に絶縁膜を挟んで
補助容量を形成する補助容量電極、 上記ゲート配線と平行かつ交互に配置され、上記枝状の
補助容量電極と、その先端よりも内側で交差する冗長配
線、 上記画素電極より構成される画像表示部周辺に設けら
れ、上記ゲート配線およびソース配線に外部信号を入力
する接続端子部を備えたことを特徴とするTFTアレイ
基板。 - 【請求項2】 枝状の補助容量電極の先端部は、冗長配
線と電気的に分離されていることを特徴とする請求項1
記載のTFTアレイ基板。 - 【請求項3】 ゲート配線、補助容量電極および冗長配
線は、それぞれ同材料で同層に形成されていることを特
徴とする請求項1または請求項2に記載のTFTアレイ
基板。 - 【請求項4】 ゲート配線の材料として、Al、Mo、
Cu、またはこれらを主成分とする合金のいずれかを用
いることを特徴とする請求項1〜請求項3のいずれか一
項に記載のTFTアレイ基板。 - 【請求項5】 ゲート配線の材料として、Nd組成0.
1%以上5%未満のAl- Nd系合金を用いることを特
徴とする請求項4記載のTFTアレイ基板。 - 【請求項6】 ゲート配線およびソース配線等の信号配
線を接続端子部へ接続する配線の材料として、Cr、
W、Ti、Ta等を用いることを特徴とする請求項4ま
たは請求項5に記載のTFTアレイ基板。 - 【請求項7】 冗長配線は、2μm以上10μm以下の
線幅とすることを特徴とする請求項1〜請求項6のいず
れか一項に記載のTFTアレイ基板。 - 【請求項8】 請求項1〜請求項7のいずれか一項に記
載のTFTアレイ基板と、透明電極およびカラーフィル
タ等を有する対向電極基板との間に液晶が配置されてい
ることを特徴とする液晶表示装置。 - 【請求項9】 透明絶縁性基板上に金属薄膜を成膜し、
パターニングによりゲート配線、補助容量電極および冗
長配線を形成する工程において、レジスト材料としてポ
ジレジストを用い、適正露光量の2倍以上4倍以下の露
光エネルギーで露光を行う工程を含むことを特徴とする
TFTアレイ基板の製造方法。 - 【請求項10】 透明絶縁性基板上に金属薄膜を成膜
し、パターニングによりゲート配線、補助容量電極およ
び冗長配線を形成する工程において、レジスト材料とし
てポジレジストを用い、設計パターンと等しい線幅のマ
スクを用いて適正露光量で露光した後、上記マスクより
も遮光部の面積が大きい、すなわち、設計パターンより
も太い線幅のマスクを用いて、適正露光量の2倍以上1
0倍以下の露光エネルギーで再度露光を行う工程を含む
ことを特徴とするTFTアレイ基板の製造方法。 - 【請求項11】 透明絶縁性基板上に金属薄膜を成膜
し、ネガレジストを用いたパターニングによりゲート配
線、補助容量電極および冗長配線を形成する工程を含む
ことを特徴とするTFTアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32893497A JP4217287B2 (ja) | 1997-11-28 | 1997-11-28 | Tftアレイ基板およびこれを用いた液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32893497A JP4217287B2 (ja) | 1997-11-28 | 1997-11-28 | Tftアレイ基板およびこれを用いた液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11160732A true JPH11160732A (ja) | 1999-06-18 |
JP4217287B2 JP4217287B2 (ja) | 2009-01-28 |
Family
ID=18215736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32893497A Expired - Fee Related JP4217287B2 (ja) | 1997-11-28 | 1997-11-28 | Tftアレイ基板およびこれを用いた液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4217287B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030038327A (ko) * | 2001-11-09 | 2003-05-16 | 미쓰비시덴키 가부시키가이샤 | 패턴의 형성 방법 및 장치의 제조 방법 |
KR100395935B1 (ko) * | 2001-03-12 | 2003-08-27 | 유니팩 옵토일레트로닉스 코포레이숀 | 공통전극 상의 스토리지 커패시터의 구조 |
KR100425859B1 (ko) * | 2001-05-31 | 2004-04-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법 |
JP2007322297A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
CN100413077C (zh) * | 2002-07-11 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管阵列面板 |
US7557373B2 (en) | 2004-03-30 | 2009-07-07 | Toshiba Matsushita Display Technology Co., Ltd. | Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith |
US8045072B2 (en) | 2004-05-27 | 2011-10-25 | Lg Display Co., Ltd. | Liquid crystal display device |
US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
-
1997
- 1997-11-28 JP JP32893497A patent/JP4217287B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099355B2 (en) | 2000-03-06 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US9059045B2 (en) | 2000-03-08 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9786687B2 (en) | 2000-03-08 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9368514B2 (en) | 2000-03-08 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8873011B2 (en) | 2000-03-16 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US9298056B2 (en) | 2000-03-16 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
US9048146B2 (en) | 2000-05-09 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9429807B2 (en) | 2000-05-09 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR100395935B1 (ko) * | 2001-03-12 | 2003-08-27 | 유니팩 옵토일레트로닉스 코포레이숀 | 공통전극 상의 스토리지 커패시터의 구조 |
KR100425859B1 (ko) * | 2001-05-31 | 2004-04-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 패턴 불량 수리방법 |
KR20030038327A (ko) * | 2001-11-09 | 2003-05-16 | 미쓰비시덴키 가부시키가이샤 | 패턴의 형성 방법 및 장치의 제조 방법 |
CN100413077C (zh) * | 2002-07-11 | 2008-08-20 | 三星电子株式会社 | 薄膜晶体管阵列面板 |
US7557373B2 (en) | 2004-03-30 | 2009-07-07 | Toshiba Matsushita Display Technology Co., Ltd. | Thin-film transistor substrate including pixel regions where gate electrode lines are arrayed on an insulating substrate, and display therewith |
US8045072B2 (en) | 2004-05-27 | 2011-10-25 | Lg Display Co., Ltd. | Liquid crystal display device |
JP2007322297A (ja) * | 2006-06-02 | 2007-12-13 | Dainippon Printing Co Ltd | 加速度センサおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4217287B2 (ja) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6611309B2 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
JP4928665B2 (ja) | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法 | |
US6528357B2 (en) | Method of manufacturing array substrate | |
KR100333273B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
US6731364B2 (en) | Liquid crystal display device | |
JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
US6678017B1 (en) | Display panel and method of fabricating the same | |
JP3516441B2 (ja) | アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法 | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
JP4278034B2 (ja) | 表示装置用基板及びその製造方法及びそれを備えた表示装置 | |
JP2590938B2 (ja) | 薄膜トランジスタ基板 | |
JP4217287B2 (ja) | Tftアレイ基板およびこれを用いた液晶表示装置 | |
JP2001013523A (ja) | 液晶表示装置及びその製造方法 | |
JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
JP4072015B2 (ja) | 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置 | |
JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
JP3907297B2 (ja) | Tftアレイ基板及びその製造方法並びにこのtftアレイ基板を備えた液晶表示装置 | |
KR100629685B1 (ko) | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 | |
JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
KR100686224B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법 | |
JP3101109B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
JP4693219B2 (ja) | 液晶表示装置のtftアレイ基板およびその製造方法 | |
JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
KR100248855B1 (ko) | 액티브 매트릭스 기판의 제조 방법 및 그 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |