JPH11154648A - 複数の半導体チップの製造方法 - Google Patents
複数の半導体チップの製造方法Info
- Publication number
- JPH11154648A JPH11154648A JP26681998A JP26681998A JPH11154648A JP H11154648 A JPH11154648 A JP H11154648A JP 26681998 A JP26681998 A JP 26681998A JP 26681998 A JP26681998 A JP 26681998A JP H11154648 A JPH11154648 A JP H11154648A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- window
- wafer
- layer
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims description 51
- 239000000463 material Substances 0.000 claims description 25
- 229910052782 aluminium Inorganic materials 0.000 claims description 20
- 229910052738 indium Inorganic materials 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 claims 11
- 239000013078 crystal Substances 0.000 abstract description 16
- 238000001465 metallisation Methods 0.000 description 12
- 238000003486 chemical etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000003631 wet chemical etching Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 208000031872 Body Remains Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 複数の半導体を正確に定義した側面積をもっ
て、および／または結晶損傷を低減して製造することの
できるようにする。 【解決手段】 基板ウェハ（１９）にマスク層（４）を
設け、マスク層（４）に複数の窓（１０）を設け、該窓
では基板ウェハ（１９）の主面（９）が露出しており、
半導体層列（１８）を、窓（１０）に露出した基板ウェ
ハ（１９）の主面（９）に析出し、これにより窓（１
０）に同種の機能的半導体構造体（２）を形成し、この
ようにして作製したウェハ（２４）を、半導体構造体
（２）の間で分離することにより半導体チップ（１）に
個別化する。
て、および／または結晶損傷を低減して製造することの
できるようにする。 【解決手段】 基板ウェハ（１９）にマスク層（４）を
設け、マスク層（４）に複数の窓（１０）を設け、該窓
では基板ウェハ（１９）の主面（９）が露出しており、
半導体層列（１８）を、窓（１０）に露出した基板ウェ
ハ（１９）の主面（９）に析出し、これにより窓（１
０）に同種の機能的半導体構造体（２）を形成し、この
ようにして作製したウェハ（２４）を、半導体構造体
（２）の間で分離することにより半導体チップ（１）に
個別化する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プの製造方法であって、基板ウェハの主面に半導体層列
を析出する製造方法関する。
プの製造方法であって、基板ウェハの主面に半導体層列
を析出する製造方法関する。
【０００２】本発明はとりわけ、複数の発光ダイオード
チップの製造方法に関し、この方法では基板ウェハの主
面に複数の半導体層を析出し、それらの少なくとも１つ
がＩＩＩ−Ｖ接合半導体材料を有し、この材料は例えば
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮまたはＩｎＡｌＧａＮ
に基づく。
チップの製造方法に関し、この方法では基板ウェハの主
面に複数の半導体層を析出し、それらの少なくとも１つ
がＩＩＩ−Ｖ接合半導体材料を有し、この材料は例えば
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮまたはＩｎＡｌＧａＮ
に基づく。
【０００３】本発明はまた、複数のエッジ放射形半導体
レーザチップの製造方法に関するものであり、この半導
体チップは少なくとも２つの相互に対向する面に相互に
面平行のレーザ反射面を有する。
レーザチップの製造方法に関するものであり、この半導
体チップは少なくとも２つの相互に対向する面に相互に
面平行のレーザ反射面を有する。
【０００４】
【従来の技術】この種の方法は公知である。発光ダイオ
ードチップを製造するためには例えば、半導体基板ウェ
ハに電子発光半導体層列をエピタキシャル成長させる。
このいわゆるエピ・ウェハは続いて、発光ダイオードチ
ップを接触接続するために所要のコンタクト金属化部を
設けた後、切り出しによって発光ダイオードチップに分
けられる。同様の方法がトランジスタチップ，ＩＣチッ
プ等にも使用される。
ードチップを製造するためには例えば、半導体基板ウェ
ハに電子発光半導体層列をエピタキシャル成長させる。
このいわゆるエピ・ウェハは続いて、発光ダイオードチ
ップを接触接続するために所要のコンタクト金属化部を
設けた後、切り出しによって発光ダイオードチップに分
けられる。同様の方法がトランジスタチップ，ＩＣチッ
プ等にも使用される。
【０００５】ＥＰ０５９９２２４Ａ１には、複数のＩｎ
ｘＧａ１−ｘＮ層を基板にエピタキシャルに析出する方
法が記載されている。この複数のＩｎｘＧａ１−ｘＮ層
は発光ダイオード（ＬＥＤ）層列を形成し、この層列は
ウェハ全体の上に延在する。ＬＥＤ層列を析出した後、
その構造体をエッチングし、複数のコンタクト金属化部
を設け、ウェハを多数の個々の発光ダイオードチップに
分割する。これはウェハをコンタクト金属化部の間で例
えば切り出しにより分離することによって行う。
ｘＧａ１−ｘＮ層を基板にエピタキシャルに析出する方
法が記載されている。この複数のＩｎｘＧａ１−ｘＮ層
は発光ダイオード（ＬＥＤ）層列を形成し、この層列は
ウェハ全体の上に延在する。ＬＥＤ層列を析出した後、
その構造体をエッチングし、複数のコンタクト金属化部
を設け、ウェハを多数の個々の発光ダイオードチップに
分割する。これはウェハをコンタクト金属化部の間で例
えば切り出しにより分離することによって行う。
【０００６】Ｇａ（Ｉｎ，Ａｌ）Ｎ発光ダイオード構造
体の析出の際には基板の材質に関係なく、窒化物の格子
定数が相応する基板に対して大きく異なるという特別の
問題がある。別の問題は、使用される基板材料（例えば
サファイアまたはＳｉＣ）とシステムＧａ（Ｉｎ，Ａ
ｌ）Ｎとの熱膨張係数が大きく異なることである。この
熱膨張係数の相違により、ウェハを成長温度から室温に
冷却する際にウェハに熱により誘発された歪みが生じ
る。このことにより半導体構造体に欠陥、とりわけクラ
ックが生じ、これは構成素子特性、例えばＥＳＤ安定
性、寿命等に不利に作用する。Ｇａ（Ｉｎ，Ａｌ）Ｎと
は、Ｇａ１−ｘ−ｙＩｎｘＡｌｙＮ、ただし０≦ｘ＜
１、０≦ｙ＜１かつｘ＋ｙ＜１である。
体の析出の際には基板の材質に関係なく、窒化物の格子
定数が相応する基板に対して大きく異なるという特別の
問題がある。別の問題は、使用される基板材料（例えば
サファイアまたはＳｉＣ）とシステムＧａ（Ｉｎ，Ａ
ｌ）Ｎとの熱膨張係数が大きく異なることである。この
熱膨張係数の相違により、ウェハを成長温度から室温に
冷却する際にウェハに熱により誘発された歪みが生じ
る。このことにより半導体構造体に欠陥、とりわけクラ
ックが生じ、これは構成素子特性、例えばＥＳＤ安定
性、寿命等に不利に作用する。Ｇａ（Ｉｎ，Ａｌ）Ｎと
は、Ｇａ１−ｘ−ｙＩｎｘＡｌｙＮ、ただし０≦ｘ＜
１、０≦ｙ＜１かつｘ＋ｙ＜１である。
【０００７】Ｇａ（Ｉｎ，Ａｌ）Ｎ発光ダイオード構造
体に発生する別の問題は、この材料システムが化学的に
非常に安定していることである。この特性は、構成素子
を構造化する際に大きな問題である。 Ｇａ（Ｉｎ，Ａ
ｌ）Ｎ層列をウェハに構造化することは、技術的にコス
トのかかる手段、例えば乾式エッチング法または紫外線
で支援した湿式エッチング法によってのみ可能である。
体に発生する別の問題は、この材料システムが化学的に
非常に安定していることである。この特性は、構成素子
を構造化する際に大きな問題である。 Ｇａ（Ｉｎ，Ａ
ｌ）Ｎ層列をウェハに構造化することは、技術的にコス
トのかかる手段、例えば乾式エッチング法または紫外線
で支援した湿式エッチング法によってのみ可能である。
【０００８】さらに例えばサファイアおよびＧａＮは硬
度が大きいため、切り出すのに大きな技術コストがかか
る。
度が大きいため、切り出すのに大きな技術コストがかか
る。
【０００９】エッジ放射形レーザーダイオードの公知の
製造方法では、レーザーミラーを実現するために例え
ば、レーザーダイオード構造体を有するエピタキシャル
半導体ウェハが基板の結晶学的方向に相応して分割され
る。
製造方法では、レーザーミラーを実現するために例え
ば、レーザーダイオード構造体を有するエピタキシャル
半導体ウェハが基板の結晶学的方向に相応して分割され
る。
【００１０】種類の異なる半導体材料からなる半導体を
種々の基板結晶に製造することにより常に、基板の結晶
学的方向の利用度が単純な分割によるレーザーミラーの
製造よりも小さくなる。従って乾式または湿式エッチン
グ法のようは面倒な技術が、レーザーミラーを正確に面
平行に、そして小さな粗度で実現するために必要であ
る。種々の半導体材料システム、例えばＧａ（Ｉｎ，Ａ
ｌ）Ｎは、通常の湿式エッチングに対して抵抗を示す特
性を有する。この場合、技術的に非常にコストのかかる
乾式エッチング法を使用しなければならない。
種々の基板結晶に製造することにより常に、基板の結晶
学的方向の利用度が単純な分割によるレーザーミラーの
製造よりも小さくなる。従って乾式または湿式エッチン
グ法のようは面倒な技術が、レーザーミラーを正確に面
平行に、そして小さな粗度で実現するために必要であ
る。種々の半導体材料システム、例えばＧａ（Ｉｎ，Ａ
ｌ）Ｎは、通常の湿式エッチングに対して抵抗を示す特
性を有する。この場合、技術的に非常にコストのかかる
乾式エッチング法を使用しなければならない。
【００１１】
【発明が解決しようとする課題】本発明の課題は、冒頭
に述べた形式の方法において、機械的および化学的に非
常に安定した半導体材料、および／または相互に格子定
数の大きく異なる基板層材料およびエピタキシャル層材
料に使用した場合でも簡単に、複数の半導体を正確に定
義した側面積をもって、および／または結晶損傷を低減
して製造することのできるように改善することである。
に述べた形式の方法において、機械的および化学的に非
常に安定した半導体材料、および／または相互に格子定
数の大きく異なる基板層材料およびエピタキシャル層材
料に使用した場合でも簡単に、複数の半導体を正確に定
義した側面積をもって、および／または結晶損傷を低減
して製造することのできるように改善することである。
【００１２】また次のような、Ｇａ（Ｉｎ，Ａｌ）Ｎ発
光ダイオードチップの製造方法を提供することである。
すなわちこの方法により、半導体構造体での結晶損傷が
小さくなり、技術的に簡単な手段でＧａ（Ｉｎ，Ａｌ）
Ｎ層列の構造化に使用できる方法を提供することであ
る。
光ダイオードチップの製造方法を提供することである。
すなわちこの方法により、半導体構造体での結晶損傷が
小さくなり、技術的に簡単な手段でＧａ（Ｉｎ，Ａｌ）
Ｎ層列の構造化に使用できる方法を提供することであ
る。
【００１３】さらに本発明の課題は、エッジ放射形レー
ザー半導体のレーザーミラーの簡単な製造方法を提供す
ることであり、ここでこの半導体は、材料システムＧａ
（Ｉｎ，Ａｌ）Ｎの種々の半導体層からなる。
ザー半導体のレーザーミラーの簡単な製造方法を提供す
ることであり、ここでこの半導体は、材料システムＧａ
（Ｉｎ，Ａｌ）Ｎの種々の半導体層からなる。
【００１４】
【課題を解決するための手段】この課題は本発明によ
り、基板ウェハにマスク層を設け、マスク層に複数の窓
を設け、該窓では基板ウェハの主面が露出しており、半
導体層列を、窓に露出した基板ウェハの主面に析出し、
これにより窓に同種の機能的半導体構造体を形成し、こ
のようにして作製したウェハを、半導体構造体の間で分
離することにより半導体チップに個別化することによっ
て解決される。
り、基板ウェハにマスク層を設け、マスク層に複数の窓
を設け、該窓では基板ウェハの主面が露出しており、半
導体層列を、窓に露出した基板ウェハの主面に析出し、
これにより窓に同種の機能的半導体構造体を形成し、こ
のようにして作製したウェハを、半導体構造体の間で分
離することにより半導体チップに個別化することによっ
て解決される。
【００１５】
【発明の実施の形態】有利にはまず、基板ウェハに良好
にエッチングのできるマスク層を設け、このマスク層に
続いて例えば光技術によって多数のマスク開口（窓）を
設け、このマスク開口内で基板ウェハの主面を露出させ
る。続いて、半導体構造体または半導体レーザー構造体
の半導体層列を、基板ウェハの主面上の窓に析出する。
ここで窓は半導体層列の側方形状を定める。コンタクト
金属化部をこのようにして製造したウェハに設けた後、
このウェハを個々の発光ダイオードチップまたは半導体
レーザーチップに個別化する。
にエッチングのできるマスク層を設け、このマスク層に
続いて例えば光技術によって多数のマスク開口（窓）を
設け、このマスク開口内で基板ウェハの主面を露出させ
る。続いて、半導体構造体または半導体レーザー構造体
の半導体層列を、基板ウェハの主面上の窓に析出する。
ここで窓は半導体層列の側方形状を定める。コンタクト
金属化部をこのようにして製造したウェハに設けた後、
このウェハを個々の発光ダイオードチップまたは半導体
レーザーチップに個別化する。
【００１６】マスク層として有利には、ＳｉＯ２または
ＳｉｘＮ１−ｘからなる誘電層を用い、窓を例えば等方
性湿式化学エッチング法（例えば従来の窓エッチング溶
液）、または乾式化学エッチング法を用いて製造する。
この方法は有利には基板材料に対して選択的にである。
ＳｉｘＮ１−ｘからなる誘電層を用い、窓を例えば等方
性湿式化学エッチング法（例えば従来の窓エッチング溶
液）、または乾式化学エッチング法を用いて製造する。
この方法は有利には基板材料に対して選択的にである。
【００１７】とくに有利には本発明の方法を、基板がＳ
ｉＣ、サファイアまたはＧａＮからなり、半導体層列が
材料層Ｇａ（Ｉｎ，Ａｌ）Ｎからなる少なくとも１つの
半導体層を有する半導体に使用する。
ｉＣ、サファイアまたはＧａＮからなり、半導体層列が
材料層Ｇａ（Ｉｎ，Ａｌ）Ｎからなる少なくとも１つの
半導体層を有する半導体に使用する。
【００１８】とくに有利には、この発光ダイオード構造
体または半導体レーザー構造体（例えばエッジ放射形レ
ーザーダイオードおよびＶＣＳＥＬ（Vertical Cavity
Surface Emitting Laser）ダイオード）は、ＧａＮベー
スＩＩＩ−Ｖ接合半導体、例えばＧａ１−ｘ−ｙＩｎｘ
ＡｌｙＮ、ただし０≦ｘ＜１、０≦ｙ＜１かつｘ＋ｙ＜
１の材料システムからなる少なくとも１つの半導体層を
有する。なぜならここでは、冒頭に述べた問題がとくに
当てはまるからである。
体または半導体レーザー構造体（例えばエッジ放射形レ
ーザーダイオードおよびＶＣＳＥＬ（Vertical Cavity
Surface Emitting Laser）ダイオード）は、ＧａＮベー
スＩＩＩ−Ｖ接合半導体、例えばＧａ１−ｘ−ｙＩｎｘ
ＡｌｙＮ、ただし０≦ｘ＜１、０≦ｙ＜１かつｘ＋ｙ＜
１の材料システムからなる少なくとも１つの半導体層を
有する。なぜならここでは、冒頭に述べた問題がとくに
当てはまるからである。
【００１９】このことは例えば青光または緑光を送出す
るレーザーダイオードである。このレーザーダイオード
は、半導体層列としてエッジ放出形レーザー半導体構造
体が設けられており、この半導体構造体は２つの相互に
対向する側面に相互に平行なレーザーミラー面を有して
いる。このレーザーミラーは本発明の方法では、相互に
正確に面平行に対向した、マスク開口の２つの側面によ
って定められる。
るレーザーダイオードである。このレーザーダイオード
は、半導体層列としてエッジ放出形レーザー半導体構造
体が設けられており、この半導体構造体は２つの相互に
対向する側面に相互に平行なレーザーミラー面を有して
いる。このレーザーミラーは本発明の方法では、相互に
正確に面平行に対向した、マスク開口の２つの側面によ
って定められる。
【００２０】エッジ放出形半導体レーザーチップの製造
の際に有利には、選択的エッチング（半導体層列に対し
て選択的な）によりマスク層を再び除去する。
の際に有利には、選択的エッチング（半導体層列に対し
て選択的な）によりマスク層を再び除去する。
【００２１】このようにして形成されたウェハを個々の
チップに個別化するために、マスク層（これが前もって
除去されていない場合）、基板ウェハ、および場合によ
り裏面（＝発光ダイオード構造体の反対側にある、基板
ウェハの主面）に設けられたコンタクト金属化部を発光
ダイオード構造体の間で分離する。これにより本発明の
方法で有利には、ウェハの切り出しおよび／または屈曲
の際に半導体層列が傷つけられることがない。
チップに個別化するために、マスク層（これが前もって
除去されていない場合）、基板ウェハ、および場合によ
り裏面（＝発光ダイオード構造体の反対側にある、基板
ウェハの主面）に設けられたコンタクト金属化部を発光
ダイオード構造体の間で分離する。これにより本発明の
方法で有利には、ウェハの切り出しおよび／または屈曲
の際に半導体層列が傷つけられることがない。
【００２２】発光ダイオードチップの製造の際にも、ウ
ェハを発光ダイオードチップに個別化する前に発光ダイ
オード構造体の間にあるマスク層を除去し、これにより
個々の相互に分離された発光ダイオード構造体が基板に
残るようにすると有利である。次には基板ウェハおよび
場合によりその裏面のコンタクト金属化部を発光ダイオ
ード構造体の間で分離すればよいだけである。
ェハを発光ダイオードチップに個別化する前に発光ダイ
オード構造体の間にあるマスク層を除去し、これにより
個々の相互に分離された発光ダイオード構造体が基板に
残るようにすると有利である。次には基板ウェハおよび
場合によりその裏面のコンタクト金属化部を発光ダイオ
ード構造体の間で分離すればよいだけである。
【００２３】発光ダイオード構造体を析出した後、マス
ク層を付加的に除去することは例えば、湿式化学エッチ
ング法によって行う。この方法では、発光ダイオード構
造体がまったく切除されないか、または切除されても非
常に僅かである。
ク層を付加的に除去することは例えば、湿式化学エッチ
ング法によって行う。この方法では、発光ダイオード構
造体がまったく切除されないか、または切除されても非
常に僅かである。
【００２４】この方法の利点は、後からの発光ダイオー
ドチップまたは半導体レーザーダイオードの形状の構成
を、このチップの半導体層列をエピタキシャルする前に
定めることのできることである。これにより公知の方法
に対して複数の処理ステップを省略することができる。
ドチップまたは半導体レーザーダイオードの形状の構成
を、このチップの半導体層列をエピタキシャルする前に
定めることのできることである。これにより公知の方法
に対して複数の処理ステップを省略することができる。
【００２５】また、この方法により有利には、大きく歪
んだ構造体を前もって定めた窓に析出することができ
る。析出された結晶はここでは、３つの空間方向に広が
ることができ、従って相応にずらして構成することなく
容積中の潜在的歪みエネルギーをなくすことができる。
んだ構造体を前もって定めた窓に析出することができ
る。析出された結晶はここでは、３つの空間方向に広が
ることができ、従って相応にずらして構成することなく
容積中の潜在的歪みエネルギーをなくすことができる。
【００２６】さらに有利には、結晶中に欠陥が形成され
ることが少ない。なぜなら、すでに成長の間に結晶層内
の歪みをなくすことができるからである。
ることが少ない。なぜなら、すでに成長の間に結晶層内
の歪みをなくすことができるからである。
【００２７】さらに上に述べた公知のプレーナ形エピタ
キシャル（マスクなし）の場合、結晶中に潜在的歪みエ
ネルギーをなくすために欠陥が形成される。この欠陥は
後での構成素子に不利な影響を与え、例えば寿命が短縮
され、および／またはＥＳＤ安定性が明らかに低減され
る。本発明の方法による欠陥の低減は非常に直接的に、
この構成素子特性の改善につながる。
キシャル（マスクなし）の場合、結晶中に潜在的歪みエ
ネルギーをなくすために欠陥が形成される。この欠陥は
後での構成素子に不利な影響を与え、例えば寿命が短縮
され、および／またはＥＳＤ安定性が明らかに低減され
る。本発明の方法による欠陥の低減は非常に直接的に、
この構成素子特性の改善につながる。
【００２８】本発明の方法の重要な特徴は、発光ダイオ
ード構造体または半導体レーザー構造体をマスク開口
（窓）に選択的に析出することである。マスク層並びに
析出条件は次のように選択することができる。すなわ
ち、マスクにＧａ（Ｉｎ，Ａｌ）Ｎ材料のエピタキシャ
ル、すなわち結晶析出が行われないように選択すること
ができる。
ード構造体または半導体レーザー構造体をマスク開口
（窓）に選択的に析出することである。マスク層並びに
析出条件は次のように選択することができる。すなわ
ち、マスクにＧａ（Ｉｎ，Ａｌ）Ｎ材料のエピタキシャ
ル、すなわち結晶析出が行われないように選択すること
ができる。
【００２９】この方法は、成長基板材料としてサファイ
アにもＳｉＣ、Ｓｉ、ＧａＡｓ、ＡＩＮ等にも適用する
ことができる。種々の形式の発光ダイオードチップまた
は半導体レーザーチップの製造のために、プレーナ形エ
ピタキシャルを用いて製造されたディスク、とりわけＧ
ａ（Ｉｎ，Ａｌ）Ｎ−エピタキシャルウェハの屈曲ない
しエッチングの際に発生する問題点を本発明のより取り
扱うことができる。
アにもＳｉＣ、Ｓｉ、ＧａＡｓ、ＡＩＮ等にも適用する
ことができる。種々の形式の発光ダイオードチップまた
は半導体レーザーチップの製造のために、プレーナ形エ
ピタキシャルを用いて製造されたディスク、とりわけＧ
ａ（Ｉｎ，Ａｌ）Ｎ−エピタキシャルウェハの屈曲ない
しエッチングの際に発生する問題点を本発明のより取り
扱うことができる。
【００３０】本発明の方法の有利な実施例では、マスク
層を成長基板ウェハに設ける前に、例えばＧａ（Ｉｎ，
Ａｌ）Ｎからなるバッファ層を成長させる。次にこの上
に後続の処理ステップで、マスク層と半導体層列を発光
ダイオード構造体または半導体レーザー構造体に対して
析出する。このことは有利には半導体層列に対する成長
条件を改善する。
層を成長基板ウェハに設ける前に、例えばＧａ（Ｉｎ，
Ａｌ）Ｎからなるバッファ層を成長させる。次にこの上
に後続の処理ステップで、マスク層と半導体層列を発光
ダイオード構造体または半導体レーザー構造体に対して
析出する。このことは有利には半導体層列に対する成長
条件を改善する。
【００３１】本発明の方法の重要な利点はエッジ放出形
半導体レーザーチップの製造の際に、レーザーミラーの
定義がすでに半導体層列のエピタキシャル析出の前に行
われることである。マスク層はここで有利には少なくと
も、設けられたレーザー半導体の光を導く領域に相当す
る厚さを有し、設けられたレーザー半導体の発光領域に
植え込まれる。湿式または乾式化学エッチング法により
レーザーミラー、および可能である限りにおいて半導体
層列の他の必要なすべての境界がこの層にエッチングさ
れる。このときでエッチングエッジができるだけ鋭利に
なり、エッチング側面ができるだけ滑らかになるように
気を付けなければならない。半導体レーザーチップの半
導体層列の後からの側面形状はすでにこのプロセスでそ
の幾何学的関係が定められる。
半導体レーザーチップの製造の際に、レーザーミラーの
定義がすでに半導体層列のエピタキシャル析出の前に行
われることである。マスク層はここで有利には少なくと
も、設けられたレーザー半導体の光を導く領域に相当す
る厚さを有し、設けられたレーザー半導体の発光領域に
植え込まれる。湿式または乾式化学エッチング法により
レーザーミラー、および可能である限りにおいて半導体
層列の他の必要なすべての境界がこの層にエッチングさ
れる。このときでエッチングエッジができるだけ鋭利に
なり、エッチング側面ができるだけ滑らかになるように
気を付けなければならない。半導体レーザーチップの半
導体層列の後からの側面形状はすでにこのプロセスでそ
の幾何学的関係が定められる。
【００３２】発生したエッチング窓では基板材料が露出
している。この基板材料は引き続き基板表面として結晶
成長に用いる。半導体層列の半導体材料が基板ウェハの
表面でだけ窓に析出されるよう選択的的に結晶成長させ
ることより、レーザー構造体、とりわけレーザー半導体
の光を導くアクティブ領域が形成される。
している。この基板材料は引き続き基板表面として結晶
成長に用いる。半導体層列の半導体材料が基板ウェハの
表面でだけ窓に析出されるよう選択的的に結晶成長させ
ることより、レーザー構造体、とりわけレーザー半導体
の光を導くアクティブ領域が形成される。
【００３３】エピタクシーの終了後、良好にエッチング
可能な層が適切な化学薬品によるエッチングによって湿
式または乾式で除去される。これにより形成された構造
体は、すでに良好に定義されたレーザーミラーを備えた
レーザー半導体の幾何輪郭形状を有している。
可能な層が適切な化学薬品によるエッチングによって湿
式または乾式で除去される。これにより形成された構造
体は、すでに良好に定義されたレーザーミラーを備えた
レーザー半導体の幾何輪郭形状を有している。
【００３４】本発明の方法を以下、図１から図１０に関
連して３つの実施例に基づいて説明する。
連して３つの実施例に基づいて説明する。
【００３５】
【実施例】図１から図６による実施例：まず、有利には
ＳｉＣからなる成長基板ウェハ３の主面３に、例えばＭ
ＯＶＰＥ（Metallorganische Dampfphasenepitaxie、金
属蒸着エピタクシー）を用いて導電半導体層６（例えば
バッファ層）を設ける。この半導体層は例えば、ＧａＮ
および／またはＡｌＧａＮからなる。この成長基板３お
よび半導体層６からなる基板ウェハ１９に続いて、例え
ばＳｉＯ２またはＳｉｘＮ１−ｘからなるマスク層４を
設ける。このマスク層に再びフォトラッカー層１７を析
出する。このようにして製造されたウェハ２０が図１に
概略的に示されている。
ＳｉＣからなる成長基板ウェハ３の主面３に、例えばＭ
ＯＶＰＥ（Metallorganische Dampfphasenepitaxie、金
属蒸着エピタクシー）を用いて導電半導体層６（例えば
バッファ層）を設ける。この半導体層は例えば、ＧａＮ
および／またはＡｌＧａＮからなる。この成長基板３お
よび半導体層６からなる基板ウェハ１９に続いて、例え
ばＳｉＯ２またはＳｉｘＮ１−ｘからなるマスク層４を
設ける。このマスク層に再びフォトラッカー層１７を析
出する。このようにして製造されたウェハ２０が図１に
概略的に示されている。
【００３６】フォトラッカー層１７を従来の光技術によ
り構造化した後、マスク層４に例えばそれ自体公知のよ
うに等方性湿式化学エッチング法（例えばフォトエッチ
ング）または乾式化学エッチング法１２（図２）を用い
て（この方法は有利には半導体層６の材料に対して選択
的である）、多数のマスク開口１０（窓）を設ける。こ
こでは、半導体層６の成長基板３の反対側の主面９がマ
スク開口１０に露出するようにする（図３）。
り構造化した後、マスク層４に例えばそれ自体公知のよ
うに等方性湿式化学エッチング法（例えばフォトエッチ
ング）または乾式化学エッチング法１２（図２）を用い
て（この方法は有利には半導体層６の材料に対して選択
的である）、多数のマスク開口１０（窓）を設ける。こ
こでは、半導体層６の成長基板３の反対側の主面９がマ
スク開口１０に露出するようにする（図３）。
【００３７】後続の方法ステップで、例えば金属蒸着エ
ピタクシー（ＭＯＶＰＥ）１３を用いて、半導体層６
の、窓１０に露出された主面９にＧａ（Ｉｎ，Ａｌ）Ｎ
半導体層列を選択的エピタキシャルに析出する。このＧ
ａ（Ｉｎ，Ａｌ）Ｎ半導体層列は多数のＧａ（Ｉｎ，Ａ
ｌ）Ｎ層からなる。“選択的エピタキシャルに”とはこ
の関連において、発光ダイオード構造体の半導体材料を
半導体層６の主面９にだけ、すなわちマスク層４を除い
てエピタキシャルに、すなわち単結晶で析出することを
いう。マスク層４には多結晶成長が行われる。
ピタクシー（ＭＯＶＰＥ）１３を用いて、半導体層６
の、窓１０に露出された主面９にＧａ（Ｉｎ，Ａｌ）Ｎ
半導体層列を選択的エピタキシャルに析出する。このＧ
ａ（Ｉｎ，Ａｌ）Ｎ半導体層列は多数のＧａ（Ｉｎ，Ａ
ｌ）Ｎ層からなる。“選択的エピタキシャルに”とはこ
の関連において、発光ダイオード構造体の半導体材料を
半導体層６の主面９にだけ、すなわちマスク層４を除い
てエピタキシャルに、すなわち単結晶で析出することを
いう。マスク層４には多結晶成長が行われる。
【００３８】Ｇａ（Ｉｎ，Ａｌ）Ｎ半導体層列１８は例
えばｎドープされたＧａｙＡｌ１− ｙＮ（０≦ｙ≦１）
外套層２１とｐドープされたＧａｙＡｌ１−ｙＮ（０≦
ｙ≦１）外套層２２との間に配置された発光アクティブ
層２３を有している。この層はｎドープされたＩｎｘＧ
ａ１−ｘＮ（０＜ｘ＜１）からなる。
えばｎドープされたＧａｙＡｌ１− ｙＮ（０≦ｙ≦１）
外套層２１とｐドープされたＧａｙＡｌ１−ｙＮ（０≦
ｙ≦１）外套層２２との間に配置された発光アクティブ
層２３を有している。この層はｎドープされたＩｎｘＧ
ａ１−ｘＮ（０＜ｘ＜１）からなる。
【００３９】半導体ダイオードチップ１００に対するＧ
ａ（Ｉｎ，Ａｌ）Ｎ半導体層列の個々の層の組成、層
厚、ドープ等は半導体技術で公知であり、従ってここで
は詳細に説明しない。同じことがＳｉＯ２およびＳｉｘ
Ｎ１−ｘの等方性および異方性のエッチング法に対して
も当てはまる。
ａ（Ｉｎ，Ａｌ）Ｎ半導体層列の個々の層の組成、層
厚、ドープ等は半導体技術で公知であり、従ってここで
は詳細に説明しない。同じことがＳｉＯ２およびＳｉｘ
Ｎ１−ｘの等方性および異方性のエッチング法に対して
も当てはまる。
【００４０】Ｇａ（Ｉｎ，Ａｌ）Ｎ半導体層列１８を選
択的に結晶成長させた後、図４の示すようにマスク層４
を次のように除去する。すなわち、 Ｇａ（Ｉｎ，Ａ
ｌ）Ｎ半導体層列１８に対して選択的に、存在するウェ
ハ２４（より正確には半導体層６の主面９）を湿式また
は乾式化学エッチング１４することで除去する。これに
より、露出した発光ダイオード構造体２が基板ウェハ１
９に残る（図５）。
択的に結晶成長させた後、図４の示すようにマスク層４
を次のように除去する。すなわち、 Ｇａ（Ｉｎ，Ａ
ｌ）Ｎ半導体層列１８に対して選択的に、存在するウェ
ハ２４（より正確には半導体層６の主面９）を湿式また
は乾式化学エッチング１４することで除去する。これに
より、露出した発光ダイオード構造体２が基板ウェハ１
９に残る（図５）。
【００４１】発光ダイオード構造体２を接触接続するた
めには、図５に示すようにこの構造体にさらに前面コン
タクト金属化部１５を設けなければならない。このステ
ップは有利にはマスク層４を除去する前に、例えば光技
術および金属化によって行う。このために再び、半導体
技術で従来から公知の金属化法が使用される。
めには、図５に示すようにこの構造体にさらに前面コン
タクト金属化部１５を設けなければならない。このステ
ップは有利にはマスク層４を除去する前に、例えば光技
術および金属化によって行う。このために再び、半導体
技術で従来から公知の金属化法が使用される。
【００４２】同じように、発光ダイオード構造体２とは
反対側の基板ウェハ３に、発光ダイオード構造体２の処
理の前または後に、裏面コンタクト金属化層１６を設け
る。
反対側の基板ウェハ３に、発光ダイオード構造体２の処
理の前または後に、裏面コンタクト金属化層１６を設け
る。
【００４３】その後、裏面コンタクト金属化層１６を有
する基板ウェハ１６を発光ダイオード構造体２の間で切
断し、個々の発光ダイオードチップ１００を形成する
（図６）。
する基板ウェハ１６を発光ダイオード構造体２の間で切
断し、個々の発光ダイオードチップ１００を形成する
（図６）。
【００４４】本発明の方法では必ずしも、マスク層４を
設ける前に半導体層６を成長基板３に設ける必要はな
い。むしろ、マスク層４を成長基板３の主面５に直接析
出することができる。この場合、成長基板３は単独で基
板ウェハ１９を形成する。発光ダイオード構造体２の選
択的結晶成長は、場合によってはバッファ層も含めて行
う。この場合これは、マスク層４の窓１０を同じように
成長基板３の主面５に作製した後に行う。
設ける前に半導体層６を成長基板３に設ける必要はな
い。むしろ、マスク層４を成長基板３の主面５に直接析
出することができる。この場合、成長基板３は単独で基
板ウェハ１９を形成する。発光ダイオード構造体２の選
択的結晶成長は、場合によってはバッファ層も含めて行
う。この場合これは、マスク層４の窓１０を同じように
成長基板３の主面５に作製した後に行う。
【００４５】同じようにして、ＶＣＳＥＬ（Vertical C
avity Surface Emitting Laser）チップを製造すること
ができる。
avity Surface Emitting Laser）チップを製造すること
ができる。
【００４６】図７の実施例：ここではマスク層４が、ウ
ェハ２４の個々の発光ダイオードチップ１００への個別
化の前に除去されない。これにより発光ダイオードチッ
プ１００には図７に示すように、発光ダイオード構造体
２の他にウェハの個別化の後でもマスク層４が設けられ
ている。このことによって有利にはエッチングステップ
を節約できる。
ェハ２４の個々の発光ダイオードチップ１００への個別
化の前に除去されない。これにより発光ダイオードチッ
プ１００には図７に示すように、発光ダイオード構造体
２の他にウェハの個別化の後でもマスク層４が設けられ
ている。このことによって有利にはエッチングステップ
を節約できる。
【００４７】図８から図１０の実施例：まず、すでに半
導体層６の設けることのできる（図には破線で示してあ
る）基板ウェハ１９の主面９に扁平なマスク層４を設け
る。成長基板３は例えばＳｉＣまたはサファイアからな
り、マスク層４はＳｉＯ２またはＳｉｘＮ１−ｘからな
る。半導体層６は、場合により例えばＡｌｘＧａ１−ｘ
Ｎエピタキシャル層（０≦ｘ≦１）であり、例えばバッ
ファ層として使用する。
導体層６の設けることのできる（図には破線で示してあ
る）基板ウェハ１９の主面９に扁平なマスク層４を設け
る。成長基板３は例えばＳｉＣまたはサファイアからな
り、マスク層４はＳｉＯ２またはＳｉｘＮ１−ｘからな
る。半導体層６は、場合により例えばＡｌｘＧａ１−ｘ
Ｎエピタキシャル層（０≦ｘ≦１）であり、例えばバッ
ファ層として使用する。
【００４８】続いて例えば湿式または乾式エッチングを
用いてマスク層４に多数の窓１０（例えば円形、矩形、
または正方形の切欠または溝）を形成し、この窓に基板
ウェハ１９の主面９が露出する。ＳｉＯ２またはＳｉｘ
Ｎ１−ｘをエッチングするためのエッチング手段は半導
体技術で公知であり、ここでは詳細に説明しない。
用いてマスク層４に多数の窓１０（例えば円形、矩形、
または正方形の切欠または溝）を形成し、この窓に基板
ウェハ１９の主面９が露出する。ＳｉＯ２またはＳｉｘ
Ｎ１−ｘをエッチングするためのエッチング手段は半導
体技術で公知であり、ここでは詳細に説明しない。
【００４９】次のステップで、基板ウェハ１９の露出し
た主面９に選択的結晶成長を用いて、Ｇａ（Ｉｎ，Ａ
ｌ）Ｎベースのエッジ放出形レーザー構造体の半導体層
列２を設ける。窓１０はそれぞれ相互に面平行に対向す
る２つの側面７を有する。この側面７がエッジ放出形レ
ーザー構造体２の相互に面平行な２つのレーザーミラー
面８を定める。
た主面９に選択的結晶成長を用いて、Ｇａ（Ｉｎ，Ａ
ｌ）Ｎベースのエッジ放出形レーザー構造体の半導体層
列２を設ける。窓１０はそれぞれ相互に面平行に対向す
る２つの側面７を有する。この側面７がエッジ放出形レ
ーザー構造体２の相互に面平行な２つのレーザーミラー
面８を定める。
【００５０】選択的結晶成長とは、半導体層列の半導体
材料が基板表面にだけエピタキシャルに、すなわち単結
晶で析出され、マスク層には析出されないことを意味す
る。
材料が基板表面にだけエピタキシャルに、すなわち単結
晶で析出され、マスク層には析出されないことを意味す
る。
【００５１】窓１０は、基板ウェハ１９に対して選択的
な第１のエッチングステップを用いて形成し、マスク層
４は半導体層列２に対して選択的な第２のエッチングス
テップを用いて除去する。
な第１のエッチングステップを用いて形成し、マスク層
４は半導体層列２に対して選択的な第２のエッチングス
テップを用いて除去する。
【００５２】最後にマスク層４を例えば湿式または乾式
化学エッチングを用いて基板１９から除去する。これに
より、レーザー半導体としての半導体層列２が露出さ
れ、基板３に残る。このように形成されたウェハをエッ
ジ放出形レーザーチップ２００に個別化する。
化学エッチングを用いて基板１９から除去する。これに
より、レーザー半導体としての半導体層列２が露出さ
れ、基板３に残る。このように形成されたウェハをエッ
ジ放出形レーザーチップ２００に個別化する。
【００５３】これら実施例に基づく本発明の説明は、も
ちろんこの実施例に本発明が制限されると理解すべきで
はない。当業者であれば本発明を、冒頭に述べた問題点
のある箇所ならどこにでも適用することができる。
ちろんこの実施例に本発明が制限されると理解すべきで
はない。当業者であれば本発明を、冒頭に述べた問題点
のある箇所ならどこにでも適用することができる。
【図１】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図２】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図３】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図４】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図５】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図６】発光ダイオードの製造方法ステップを示す概略
図である。
図である。
【図７】本発明により製造された発光ダイオードチップ
の概略図である。
の概略図である。
【図８】エッジ放出形レーザーダイオードの製造方法ス
テップを示す概略図である。
テップを示す概略図である。
【図９】エッジ放出形レーザーダイオードの製造方法ス
テップを示す概略図である。
テップを示す概略図である。
【図１０】エッジ放出形レーザーダイオードの製造方法
ステップを示す概略図である。
ステップを示す概略図である。
３ 成長基板ウェハ ４ マスク層 ５ 主面 ６ 半導体層 １０ 窓
Claims (13)
- 【請求項１】 複数の半導体チップ（１）の製造方法で
あって、基板ウェハ（１９）の主面（９）に半導体層列
（１８）を析出する製造方法において、 基板ウェハ（１９）にマスク層（４）を設け、 マスク層（４）に複数の窓（１０）を設け、該窓では基
板ウェハ（１９）の主面（９）が露出しており、 半導体層列（１８）を、窓（１０）に露出した基板ウェ
ハ（１９）の主面（９）に析出し、これにより窓（１
０）に同種の機能的半導体構造体（２）を形成し、 このようにして作製したウェハ（２４）を、半導体構造
体（２）の間で分離することにより半導体チップ（１）
に個別化する、ことを特徴とする、複数の半導体チップ
の製造方法。 - 【請求項２】 複数のＧａ（Ｉｎ，Ａｌ）Ｎ発光ダイオ
ードチップ（１００）を製造する場合、 Ｇａ（Ｉｎ，Ａｌ）Ｎ半導体層列を、窓に露出した基板
ウェハ（１９）の主面（９）に析出し、これにより窓
（１０）にＧａ（Ｉｎ，Ａｌ）Ｎ発光ダイオード構造体
（２）を形成し、 このようにして作製したウェハ（２４）を、 Ｇａ（Ｉ
ｎ，Ａｌ）Ｎ発光ダイオード構造体（２）の間で分離す
ることによりＧａ（Ｉｎ，Ａｌ）Ｎ発光ダイオードチッ
プ（１００）に個別化する、請求項１記載の製造方法。 - 【請求項３】 複数のＶＣＳＥＬチップを製造する場
合、 ＶＣＳＥＬ半導体層列を、窓に露出した基板ウェハの主
面に析出し、これにより窓にＶＣＳＥＬ構造体を形成
し、 このようにして作製されたウェハを、ＶＣＳＥＬ構造体
の間で分離することによりＶＣＳＥＬチップに個別化す
る、請求項１記載の製造方法。 - 【請求項４】 複数のエッジ放出形半導体レーザーチッ
プ（２００）を製造し、 該半導体レーザーチップは、相互に対向する２つの側面
に、相互に面平行なレーザーミラー面（８）を有してお
り、 該レーザーミラー面は、窓（１０）の相互に対向する面
平行な２つの側面（７）によって定められる、請求項１
記載の製造方法。 - 【請求項５】 基板ウェハ（１９）は少なくとも１つ
の、エピタキシャルに設けられた半導体層（６）を有し
ており、 該半導体層には窓（１０）に、半導体層列（１８）が析
出される、請求項１から４までのいずれか１項記載の製
造方法。 - 【請求項６】 マスク層（４）として、ＳｉＯ２層また
はＳｉｘＮ１−ｘ層を用いる、請求項１から５までのい
ずれか１項記載の製造方法。 - 【請求項７】 基板ウェハ（１９）は成長基板（３）を
有しており、 該成長基板は実質的に、サファイア、ＳｉＣ，ＧａＮ，
ＡｌＮ，ＳｉまたはＧａＡｓからなる、請求項１から６
までのいずれか１項記載の製造方法。 - 【請求項８】 半導体構造体（２）は、材料システムＧ
ａ（Ｉｎ，Ａｌ）Ｎからなる少なくとも１つの半導体層
（２３）を有する、請求項１から７までのいずれか１項
記載の製造方法。 - 【請求項９】 半導体層（６）は実質的に、ＧａｘＡｌ
ｘ−１Ｎ（０≦ｘ≦１）からなる、請求項５から８まで
のいずれか１項記載の製造方法。 - 【請求項１０】 窓（１０）を形成するために異方性乾
式エッチング法を使用する、請求項１から９までのいず
れか１項記載の製造方法。 - 【請求項１１】 ウェハ（２４）を分離する前にマスク
層（４）を除去する、請求項１から１０までのいずれか
１項記載の製造方法。 - 【請求項１２】 マスク層（４）を、半導体構造体
（２）を析出した後、半導体構造体（２）に対して選択
的なエッチングステップ（１４）を用いて除去する、請
求項１１記載の製造方法。 - 【請求項１３】 マスク層（４）を除去するのに、半導
体構造体（２）を析出した後、等方性湿式エッチング法
を使用する、請求項１１または１２記載の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997141442 DE19741442A1 (de) | 1997-09-19 | 1997-09-19 | Verfahren zum Herstellen einer Halbleitervorrichtung |
| DE19741442.7 | 1998-08-26 | ||
| DE1998138810 DE19838810B4 (de) | 1998-08-26 | 1998-08-26 | Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips |
| DE19838810.1 | 1998-08-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11154648A true JPH11154648A (ja) | 1999-06-08 |
Family
ID=26040146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26681998A Pending JPH11154648A (ja) | 1997-09-19 | 1998-09-21 | 複数の半導体チップの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6100104A (ja) |
| EP (1) | EP0903792B1 (ja) |
| JP (1) | JPH11154648A (ja) |
| CN (1) | CN1218997A (ja) |
| DE (1) | DE59814474D1 (ja) |
| TW (1) | TW393785B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532298A (ja) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子 |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| JP2007036210A (ja) * | 2005-06-15 | 2007-02-08 | Internatl Rectifier Corp | Ｉｉｉ族窒化物半導体デバイスの製造 |
| JP2007073986A (ja) * | 2000-10-17 | 2007-03-22 | Osram Opto Semiconductors Gmbh | ＧａＮベースの半導体デバイスを製造する方法 |
| WO2007032546A1 (en) * | 2005-09-16 | 2007-03-22 | Showa Denko K.K. | Production method for nitride semiconductor light emitting device |
| JP2008078274A (ja) * | 2006-09-20 | 2008-04-03 | Tohoku Univ | 半導体素子の製造方法 |
| JP2009032971A (ja) * | 2007-07-27 | 2009-02-12 | Rohm Co Ltd | 窒化物半導体素子の製造方法 |
| JP2011014938A (ja) * | 2000-04-26 | 2011-01-20 | Osram Opto Semiconductors Gmbh | 発光半導体素子並びに発光性半導体素子の製造方法 |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19838810B4 (de) * | 1998-08-26 | 2006-02-09 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips |
| FR2769924B1 (fr) * | 1997-10-20 | 2000-03-10 | Centre Nat Rech Scient | Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche |
| US6608327B1 (en) | 1998-02-27 | 2003-08-19 | North Carolina State University | Gallium nitride semiconductor structure including laterally offset patterned layers |
| US6051849A (en) | 1998-02-27 | 2000-04-18 | North Carolina State University | Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer |
| US6265289B1 (en) * | 1998-06-10 | 2001-07-24 | North Carolina State University | Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby |
| US6177688B1 (en) | 1998-11-24 | 2001-01-23 | North Carolina State University | Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates |
| US6255198B1 (en) * | 1998-11-24 | 2001-07-03 | North Carolina State University | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US20010042866A1 (en) * | 1999-02-05 | 2001-11-22 | Carrie Carter Coman | Inxalygazn optical emitters fabricated via substrate removal |
| US7004644B1 (en) * | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
| US6265322B1 (en) * | 1999-09-21 | 2001-07-24 | Agere Systems Guardian Corp. | Selective growth process for group III-nitride-based semiconductors |
| US6521514B1 (en) | 1999-11-17 | 2003-02-18 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates |
| US6380108B1 (en) | 1999-12-21 | 2002-04-30 | North Carolina State University | Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby |
| US6403451B1 (en) | 2000-02-09 | 2002-06-11 | Noerh Carolina State University | Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts |
| US6261929B1 (en) * | 2000-02-24 | 2001-07-17 | North Carolina State University | Methods of forming a plurality of semiconductor layers using spaced trench arrays |
| JP2001303020A (ja) * | 2000-04-24 | 2001-10-31 | Sunstar Inc | 透明液状組成物 |
| US7319247B2 (en) | 2000-04-26 | 2008-01-15 | Osram Gmbh | Light emitting-diode chip and a method for producing same |
| TWI289944B (en) * | 2000-05-26 | 2007-11-11 | Osram Opto Semiconductors Gmbh | Light-emitting-diode-element with a light-emitting-diode-chip |
| US6867539B1 (en) * | 2000-07-12 | 2005-03-15 | 3M Innovative Properties Company | Encapsulated organic electronic devices and method for making same |
| JP3906653B2 (ja) * | 2000-07-18 | 2007-04-18 | ソニー株式会社 | 画像表示装置及びその製造方法 |
| US6334971B1 (en) * | 2000-07-20 | 2002-01-01 | Wen-Ping Huang | Manufacturing method for diode group processed by injection molding on the surface |
| US6518079B2 (en) * | 2000-12-20 | 2003-02-11 | Lumileds Lighting, U.S., Llc | Separation method for gallium nitride devices on lattice-mismatched substrates |
| US6610554B2 (en) * | 2001-04-18 | 2003-08-26 | Hyung Se Kim | Method of fabricating organic electroluminescent display |
| US20040029365A1 (en) * | 2001-05-07 | 2004-02-12 | Linthicum Kevin J. | Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby |
| US8294172B2 (en) | 2002-04-09 | 2012-10-23 | Lg Electronics Inc. | Method of fabricating vertical devices using a metal support film |
| US20030189215A1 (en) | 2002-04-09 | 2003-10-09 | Jong-Lam Lee | Method of fabricating vertical structure leds |
| US6841802B2 (en) | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| AU2003256382A1 (en) * | 2002-07-06 | 2004-01-23 | Optical Communication Products, Inc. | Method of self-aligning an oxide aperture with an annular intra-cavity contact in a long wavelength vcsel |
| KR100495215B1 (ko) * | 2002-12-27 | 2005-06-14 | 삼성전기주식회사 | 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법 |
| KR100483049B1 (ko) * | 2003-06-03 | 2005-04-15 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드의 제조방법 |
| DE10335080A1 (de) * | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE10335081A1 (de) * | 2003-07-31 | 2005-03-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip |
| JP4049723B2 (ja) * | 2003-09-04 | 2008-02-20 | 沖電気工業株式会社 | 窒化物半導体素子の製造方法及び窒化物半導体素子の製造装置 |
| US7355284B2 (en) * | 2004-03-29 | 2008-04-08 | Cree, Inc. | Semiconductor light emitting devices including flexible film having therein an optical element |
| US8513686B2 (en) * | 2004-09-22 | 2013-08-20 | Cree, Inc. | High output small area group III nitride LEDs |
| US8174037B2 (en) * | 2004-09-22 | 2012-05-08 | Cree, Inc. | High efficiency group III nitride LED with lenticular surface |
| US7259402B2 (en) * | 2004-09-22 | 2007-08-21 | Cree, Inc. | High efficiency group III nitride-silicon carbide light emitting diode |
| US7737459B2 (en) * | 2004-09-22 | 2010-06-15 | Cree, Inc. | High output group III nitride light emitting diodes |
| US8288942B2 (en) | 2004-12-28 | 2012-10-16 | Cree, Inc. | High efficacy white LED |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| JP2006339418A (ja) * | 2005-06-02 | 2006-12-14 | Seiko Epson Corp | 光素子及びその製造方法 |
| US20070049048A1 (en) * | 2005-08-31 | 2007-03-01 | Shahid Rauf | Method and apparatus for improving nitrogen profile during plasma nitridation |
| BRPI0712439B1 (pt) | 2006-05-31 | 2019-11-05 | Cree Led Lighting Solutions Inc | dispositivo de iluminação e método de iluminação |
| US8502263B2 (en) * | 2006-10-19 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitter-based devices with lattice-mismatched semiconductor structures |
| CN101465319B (zh) * | 2007-12-17 | 2010-11-03 | 洲磊曜富科技股份有限公司 | 形成发光二极管元件的方法 |
| DE102009024311A1 (de) * | 2009-06-05 | 2011-01-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| DE102009035429A1 (de) * | 2009-07-31 | 2011-02-03 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| DE102010012423A1 (de) * | 2009-12-21 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Lumineszenzdiodenanordnung, Hinterleuchtungsvorrichtung und Anzeigevorrichtung |
| CN101950783A (zh) * | 2010-08-23 | 2011-01-19 | 厦门市三安光电科技有限公司 | 氮化镓基高亮度发光二极管芯片的制作工艺 |
| CN102456788B (zh) * | 2010-10-20 | 2014-08-27 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN102456778B (zh) * | 2010-10-26 | 2014-11-05 | 展晶科技(深圳)有限公司 | 发光二极管芯片制造方法 |
| CN102130230A (zh) * | 2010-12-28 | 2011-07-20 | 中国科学院半导体研究所 | 发光二极管的制备方法 |
| CN105720136B (zh) * | 2014-12-02 | 2019-04-05 | 无锡极目科技有限公司 | 在复合玻璃基板上制造视频显示板用多色led的方法 |
| US10186833B2 (en) * | 2015-02-18 | 2019-01-22 | Ii-Vi Incorporated | Densely-spaced laser diode configurations |
| TW201933625A (zh) * | 2018-01-19 | 2019-08-16 | 晶元光電股份有限公司 | 發光元件及其製造方法 |
| CN111326948B (zh) * | 2018-12-15 | 2023-04-07 | 深圳市中光工业技术研究院 | 激光器芯片的制备方法 |
| CN110690106A (zh) * | 2019-10-22 | 2020-01-14 | 北京大学东莞光电研究院 | 一种单晶金刚石芯片的制备方法 |
| CN114373835A (zh) * | 2021-12-24 | 2022-04-19 | 季华实验室 | 微显示芯片阵列的制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013682A (en) * | 1986-10-22 | 1991-05-07 | Texas Instruments Incorporated | Method for selective epitaxy using a WSI mask |
| JPH02260416A (ja) * | 1989-03-31 | 1990-10-23 | Toshiba Corp | 半導体装置の製造方法 |
| JP2943510B2 (ja) * | 1991-08-09 | 1999-08-30 | 日本電気株式会社 | 可変波長半導体レーザ装置 |
| JPH05251738A (ja) * | 1992-03-05 | 1993-09-28 | Fujitsu Ltd | 半導体光素子アレイの作製方法 |
| US5578839A (en) * | 1992-11-20 | 1996-11-26 | Nichia Chemical Industries, Ltd. | Light-emitting gallium nitride-based compound semiconductor device |
| EP0599244B1 (en) * | 1992-11-27 | 1999-04-14 | Denso Corporation | Portable electronic device |
| JP2748354B2 (ja) * | 1993-10-21 | 1998-05-06 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体チップの製造方法 |
| US5478774A (en) * | 1994-06-15 | 1995-12-26 | Motorola | Method of fabricating patterned-mirror VCSELs using selective growth |
| JP3246207B2 (ja) * | 1994-08-04 | 2002-01-15 | 松下電器産業株式会社 | 半導体レーザの製造方法 |
| JPH08316582A (ja) * | 1995-05-19 | 1996-11-29 | Nec Corp | 半導体レーザ |
| JPH0945987A (ja) * | 1995-07-31 | 1997-02-14 | Hitachi Ltd | 半導体レーザ素子 |
-
1998
- 1998-09-15 TW TW087115349A patent/TW393785B/zh not_active IP Right Cessation
- 1998-09-18 EP EP98117796A patent/EP0903792B1/de not_active Expired - Lifetime
- 1998-09-18 DE DE59814474T patent/DE59814474D1/de not_active Expired - Lifetime
- 1998-09-19 CN CN98124519.6A patent/CN1218997A/zh active Pending
- 1998-09-21 JP JP26681998A patent/JPH11154648A/ja active Pending
- 1998-09-21 US US09/157,649 patent/US6100104A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003532298A (ja) * | 2000-04-26 | 2003-10-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 発光半導体素子 |
| JP2011014938A (ja) * | 2000-04-26 | 2011-01-20 | Osram Opto Semiconductors Gmbh | 発光半導体素子並びに発光性半導体素子の製造方法 |
| JP2007073986A (ja) * | 2000-10-17 | 2007-03-22 | Osram Opto Semiconductors Gmbh | ＧａＮベースの半導体デバイスを製造する方法 |
| US6734030B2 (en) | 2001-03-06 | 2004-05-11 | Sony Corporation | Semiconductor light emitting device and method of fabricating semiconductor light emitting device |
| JP2007036210A (ja) * | 2005-06-15 | 2007-02-08 | Internatl Rectifier Corp | Ｉｉｉ族窒化物半導体デバイスの製造 |
| US8168000B2 (en) | 2005-06-15 | 2012-05-01 | International Rectifier Corporation | III-nitride semiconductor device fabrication |
| WO2007032546A1 (en) * | 2005-09-16 | 2007-03-22 | Showa Denko K.K. | Production method for nitride semiconductor light emitting device |
| US7939351B2 (en) | 2005-09-16 | 2011-05-10 | Showa Denko K.K. | Production method for nitride semiconductor light emitting device |
| JP2008078274A (ja) * | 2006-09-20 | 2008-04-03 | Tohoku Univ | 半導体素子の製造方法 |
| JP2009032971A (ja) * | 2007-07-27 | 2009-02-12 | Rohm Co Ltd | 窒化物半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59814474D1 (de) | 2010-12-16 |
| CN1218997A (zh) | 1999-06-09 |
| EP0903792B1 (de) | 2010-11-03 |
| US6100104A (en) | 2000-08-08 |
| TW393785B (en) | 2000-06-11 |
| EP0903792A3 (de) | 2000-03-22 |
| EP0903792A2 (de) | 1999-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11154648A (ja) | 複数の半導体チップの製造方法 | |
| EP0688070B1 (en) | Group III nitride based compound semiconductor laser diode | |
| USRE44215E1 (en) | Semiconductor optoelectric device and method of manufacturing the same | |
| US8709846B2 (en) | Solid state lighting devices and associated methods of manufacturing | |
| JP4177097B2 (ja) | Ｉｉｉ−ｖ窒化物半導体ベースの放射線を発する半導体チップを製造する方法および放射線を発する半導体チップ | |
| JP5312797B2 (ja) | オプトエレクトロニクス用基板の作製方法 | |
| KR101631599B1 (ko) | 발광 소자 및 그 제조 방법 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| JP2007538408A (ja) | 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス | |
| KR20060131799A (ko) | 표면 처리에 의한 고효율 질화 갈륨 기저 발광 다이오드 | |
| JP2004512688A (ja) | ＧａＮベースの半導体デバイスを製造する方法 | |
| JPH07273367A (ja) | 半導体基板の製造方法および発光素子の製造方法 | |
| JPH10321910A (ja) | 半導体発光素子 | |
| JPH07249830A (ja) | 半導体発光素子の製造方法 | |
| JP2018536618A (ja) | 結晶基板上で半極性窒化層を得る方法 | |
| JPH10135140A (ja) | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 | |
| US7183585B2 (en) | Semiconductor device and a method for the manufacture thereof | |
| KR20050062832A (ko) | 발광 소자용 질화물 반도체 템플레이트 제조 방법 | |
| JPH0955536A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子およびその製造方法 | |
| EP0956623A1 (en) | Semiconductor laser device | |
| KR100638609B1 (ko) | 질화물 반도체 결정성장방법 및 질화물 반도체 소자제조방법 | |
| KR101209487B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR20150015760A (ko) | 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법 | |
| CN113228310A (zh) | 一种半导体发光元件及其制备方法 | |
| US20090057703A1 (en) | Semiconductor light emitting device and method of fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081030 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090527 |