JPH1115459A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH1115459A JPH1115459A JP9185846A JP18584697A JPH1115459A JP H1115459 A JPH1115459 A JP H1115459A JP 9185846 A JP9185846 A JP 9185846A JP 18584697 A JP18584697 A JP 18584697A JP H1115459 A JPH1115459 A JP H1115459A
- Authority
- JP
- Japan
- Prior art keywords
- bit data
- data
- bit
- output
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【課題】 キャラクタジェネレータのメモリ領域に生成
・保持されるキャラクタデータの構成を工夫して、少量
のハードウェアの追加によって文字の左右反転表示や回
転表示を可能とした低コストの表示制御回路を提供す
る。 【解決手段】 １キャラクタを（ｎ×ｍ）ドット（ｎ，
ｍは正整数）で構成する際のキャラクタデータを（ｎ×
ｍ）×１ビットのメモリ領域に生成し保持するキャラク
タジェネレータ１０１と、キャラクタジェネレータ１０
１からの（ｎ×ｍ）ビット長のデータＣＧＯを、指定に
基づき順序を変えて、所定長のビットデータＣＧＷＤと
して、順次、選択出力する出力選択手段１０２とを有し
て構成する。
・保持されるキャラクタデータの構成を工夫して、少量
のハードウェアの追加によって文字の左右反転表示や回
転表示を可能とした低コストの表示制御回路を提供す
る。 【解決手段】 １キャラクタを（ｎ×ｍ）ドット（ｎ，
ｍは正整数）で構成する際のキャラクタデータを（ｎ×
ｍ）×１ビットのメモリ領域に生成し保持するキャラク
タジェネレータ１０１と、キャラクタジェネレータ１０
１からの（ｎ×ｍ）ビット長のデータＣＧＯを、指定に
基づき順序を変えて、所定長のビットデータＣＧＷＤと
して、順次、選択出力する出力選択手段１０２とを有し
て構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置の画面上
にキャラクタを表示する表示制御回路に係り、特に、キ
ャラクタジェネレータのメモリ領域に生成・保持される
キャラクタデータの構成を工夫して、少量のハードウェ
アの追加によって文字の左右反転表示や回転表示を可能
とした低コストの表示制御回路に関する。
にキャラクタを表示する表示制御回路に係り、特に、キ
ャラクタジェネレータのメモリ領域に生成・保持される
キャラクタデータの構成を工夫して、少量のハードウェ
アの追加によって文字の左右反転表示や回転表示を可能
とした低コストの表示制御回路に関する。
【０００２】
【従来の技術】近年のＴＶ、パソコンやワープロのモニ
タ等々の表示装置においては、オンスクリーン表示（On
Screen Display）機能、すなわち、画面上に種々のメ
ニューを文字で表示する文字表示機能を用いて、装置の
音量、明るさ等の設定調整を行うものが主流となってき
ている。
タ等々の表示装置においては、オンスクリーン表示（On
Screen Display）機能、すなわち、画面上に種々のメ
ニューを文字で表示する文字表示機能を用いて、装置の
音量、明るさ等の設定調整を行うものが主流となってき
ている。
【０００３】また、今後、市場が一層拡大すると考えら
れる液晶表示装置においては、ＣＲＴディスプレイに比
べてより薄型であるため、簡単に画面を回転させること
が可能である。
れる液晶表示装置においては、ＣＲＴディスプレイに比
べてより薄型であるため、簡単に画面を回転させること
が可能である。
【０００４】
【発明が解決しようとする課題】しかしながら、現在一
般に使用されているオンスクリーン表示機能を備えた表
示制御回路にあっては、表示装置の画面を回転するとい
った使用環境を想定しておらず、画面を例えば右９０度
回転した状態で使用する場合には、画面上に表示される
文字表示も右９０度回転してしまうため、使用環境に柔
軟に対応できないという問題点がある。
般に使用されているオンスクリーン表示機能を備えた表
示制御回路にあっては、表示装置の画面を回転するとい
った使用環境を想定しておらず、画面を例えば右９０度
回転した状態で使用する場合には、画面上に表示される
文字表示も右９０度回転してしまうため、使用環境に柔
軟に対応できないという問題点がある。
【０００５】また、表示装置の画面を回転するといった
使用環境に対して、表示制御回路に大容量の表示メモリ
を備え、該表示メモリ上の画像処理によって回転表示を
実現する手法も提案されているが、そのためには、大規
模なハードウェアの付加が必要となり、装置コストが高
くなるという問題点がある。
使用環境に対して、表示制御回路に大容量の表示メモリ
を備え、該表示メモリ上の画像処理によって回転表示を
実現する手法も提案されているが、そのためには、大規
模なハードウェアの付加が必要となり、装置コストが高
くなるという問題点がある。
【０００６】この発明は、このような従来の問題点に着
目してなされたもので、その目的とするところは、キャ
ラクタジェネレータのメモリ領域に生成・保持されるキ
ャラクタデータの構成を工夫して、少量のハードウェア
の追加によって文字の左右反転表示や回転表示を可能と
した低コストの表示制御回路を提供することにある。
目してなされたもので、その目的とするところは、キャ
ラクタジェネレータのメモリ領域に生成・保持されるキ
ャラクタデータの構成を工夫して、少量のハードウェア
の追加によって文字の左右反転表示や回転表示を可能と
した低コストの表示制御回路を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本出願の請求項１に記載の発明は、１キャラクタを
（ｎ×ｍ）ドット（ｎ，ｍは正整数）で構成する際のキ
ャラクタデータを（ｎ×ｍ）×１ビットのメモリ領域に
生成し保持するキャラクタジェネレータと、前記キャラ
クタジェネレータからの（ｎ×ｍ）ビット長のデータ
を、指定に基づき順序を変えて、所定長のビットデータ
として、順次、選択出力する出力選択手段とを具備する
ことを特徴とする表示制御回路にある。
に、本出願の請求項１に記載の発明は、１キャラクタを
（ｎ×ｍ）ドット（ｎ，ｍは正整数）で構成する際のキ
ャラクタデータを（ｎ×ｍ）×１ビットのメモリ領域に
生成し保持するキャラクタジェネレータと、前記キャラ
クタジェネレータからの（ｎ×ｍ）ビット長のデータ
を、指定に基づき順序を変えて、所定長のビットデータ
として、順次、選択出力する出力選択手段とを具備する
ことを特徴とする表示制御回路にある。
【０００８】また、本出願の請求項２に記載の発明は、
前記出力選択手段は、ノーマル表示指定時に、ｐをｐ＝
０〜ｎ−１に順次変えたときの、ｐ・ｍ＋１番目ビット
データ，ｐ・ｍ＋２番目ビットデータ，…，ｐ・ｍ＋ｍ
−１番目ビットデータ，ｐ・ｍ＋ｍ番目ビットデータに
よるｎ個のｍビット長データとして、順次、選択出力す
ることを特徴とする請求項１に記載の表示制御回路にあ
る。
前記出力選択手段は、ノーマル表示指定時に、ｐをｐ＝
０〜ｎ−１に順次変えたときの、ｐ・ｍ＋１番目ビット
データ，ｐ・ｍ＋２番目ビットデータ，…，ｐ・ｍ＋ｍ
−１番目ビットデータ，ｐ・ｍ＋ｍ番目ビットデータに
よるｎ個のｍビット長データとして、順次、選択出力す
ることを特徴とする請求項１に記載の表示制御回路にあ
る。
【０００９】また、本出願の請求項３に記載の発明は、
前記出力選択手段は、左右反転指定時に、ｐをｐ＝０〜
ｎ−１に順次変えたときの、ｐ・ｍ＋ｍ番目ビットデー
タ，ｐ・ｍ＋ｍ−１番目ビットデータ，…，ｐ・ｍ＋２
番目ビットデータ，ｐ・ｍ＋１番目ビットデータによる
ｎ個のｍビット長データとして、順次、選択出力するこ
とを特徴とする請求項１に記載の表示制御回路にある。
前記出力選択手段は、左右反転指定時に、ｐをｐ＝０〜
ｎ−１に順次変えたときの、ｐ・ｍ＋ｍ番目ビットデー
タ，ｐ・ｍ＋ｍ−１番目ビットデータ，…，ｐ・ｍ＋２
番目ビットデータ，ｐ・ｍ＋１番目ビットデータによる
ｎ個のｍビット長データとして、順次、選択出力するこ
とを特徴とする請求項１に記載の表示制御回路にある。
【００１０】また、本出願の請求項４に記載の発明は、
前記出力選択手段は、９０度右回転指定時に、ｑをｑ＝
１〜ｍに順次変えたときの、（ｎ−１）・ｍ＋ｑ番目ビ
ットデータ，（ｎ−２）・ｍ＋ｑ番目ビットデータ，
…，ｍ＋ｑ番目ビットデータ，ｑ番目ビットデータによ
るｍ個のｎビット長データとして、順次、選択出力する
ことを特徴とする請求項１に記載の表示制御回路にあ
る。
前記出力選択手段は、９０度右回転指定時に、ｑをｑ＝
１〜ｍに順次変えたときの、（ｎ−１）・ｍ＋ｑ番目ビ
ットデータ，（ｎ−２）・ｍ＋ｑ番目ビットデータ，
…，ｍ＋ｑ番目ビットデータ，ｑ番目ビットデータによ
るｍ個のｎビット長データとして、順次、選択出力する
ことを特徴とする請求項１に記載の表示制御回路にあ
る。
【００１１】さらに、本出願の請求項５に記載の発明
は、前記出力選択手段は、９０度左回転指定時に、ｒを
ｒ＝ｍ〜１に順次変えたときの、ｒ番目ビットデータ，
ｍ＋ｒ番目ビットデータ，…，（ｎ−２）・ｍ＋ｒ番目
ビットデータ，（ｎ−１）・ｍ＋ｒ番目ビットデータに
よるｍ個のｎビット長データとして、順次、選択出力す
ることを特徴とする請求項１に記載の表示制御回路にあ
る。
は、前記出力選択手段は、９０度左回転指定時に、ｒを
ｒ＝ｍ〜１に順次変えたときの、ｒ番目ビットデータ，
ｍ＋ｒ番目ビットデータ，…，（ｎ−２）・ｍ＋ｒ番目
ビットデータ，（ｎ−１）・ｍ＋ｒ番目ビットデータに
よるｍ個のｎビット長データとして、順次、選択出力す
ることを特徴とする請求項１に記載の表示制御回路にあ
る。
【００１２】そして、この請求項１、請求項２または請
求項３に記載の発明によれば、キャラクタジェネレータ
において、１キャラクタを（ｎ×ｍ）ドットで構成する
際のキャラクタデータを（ｎ×ｍ）×１ビットのメモリ
領域に生成・保持し、出力選択手段では、ノーマル表示
指定時には、キャラクタジェネレータからの（ｎ×ｍ）
ビット長のデータを、ｐをｐ＝０〜ｎ−１に順次変えた
ときの、ｐ・ｍ＋１番目ビットデータ，ｐ・ｍ＋２番目
ビットデータ，…，ｐ・ｍ＋ｍ−１番目ビットデータ，
ｐ・ｍ＋ｍ番目ビットデータによるｎ個のｍビット長デ
ータとして、順次、選択出力する。また、左右反転指定
時には、ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・
ｍ＋ｍ番目ビットデータ，ｐ・ｍ＋ｍ−１番目ビットデ
ータ，…，ｐ・ｍ＋２番目ビットデータ，ｐ・ｍ＋１番
目ビットデータによるｎ個のｍビット長データとして、
順次、選択出力するようにしている。
求項３に記載の発明によれば、キャラクタジェネレータ
において、１キャラクタを（ｎ×ｍ）ドットで構成する
際のキャラクタデータを（ｎ×ｍ）×１ビットのメモリ
領域に生成・保持し、出力選択手段では、ノーマル表示
指定時には、キャラクタジェネレータからの（ｎ×ｍ）
ビット長のデータを、ｐをｐ＝０〜ｎ−１に順次変えた
ときの、ｐ・ｍ＋１番目ビットデータ，ｐ・ｍ＋２番目
ビットデータ，…，ｐ・ｍ＋ｍ−１番目ビットデータ，
ｐ・ｍ＋ｍ番目ビットデータによるｎ個のｍビット長デ
ータとして、順次、選択出力する。また、左右反転指定
時には、ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・
ｍ＋ｍ番目ビットデータ，ｐ・ｍ＋ｍ−１番目ビットデ
ータ，…，ｐ・ｍ＋２番目ビットデータ，ｐ・ｍ＋１番
目ビットデータによるｎ個のｍビット長データとして、
順次、選択出力するようにしている。
【００１３】このように、キャラクタジェネレータのメ
モリ領域に生成・保持されるキャラクタデータの構成を
（ｎ×ｍ）×１ビットのメモリ構成とし、出力選択手段
によるハードウェアの追加構成によって、文字の左右反
転表示を低コストで実現できる。
モリ領域に生成・保持されるキャラクタデータの構成を
（ｎ×ｍ）×１ビットのメモリ構成とし、出力選択手段
によるハードウェアの追加構成によって、文字の左右反
転表示を低コストで実現できる。
【００１４】また、請求項１、請求項４または請求項５
に記載の発明によれば、キャラクタジェネレータにおい
て、１キャラクタを（ｎ×ｍ）ドットで構成する際のキ
ャラクタデータを（ｎ×ｍ）×１ビットのメモリ領域に
生成・保持し、出力選択手段では、９０度右回転指定時
には、キャラクタジェネレータからの（ｎ×ｍ）ビット
長のデータを、ｑをｑ＝１〜ｍに順次変えたときの、
（ｎ−１）・ｍ＋ｑ番目ビットデータ，（ｎ−２）・ｍ
＋ｑ番目ビットデータ，…，ｍ＋ｑ番目ビットデータ，
ｑ番目ビットデータによるｍ個のｎビット長データとし
て、順次、選択出力する。また、９０度左回転指定時に
は、ｒをｒ＝ｍ〜１に順次変えたときの、ｒ番目ビット
データ，ｍ＋ｒ番目ビットデータ，…，（ｎ−２）・ｍ
＋ｒ番目ビットデータ，（ｎ−１）・ｍ＋ｒ番目ビット
データによるｍ個のｎビット長データとして、順次、選
択出力するようにしている。
に記載の発明によれば、キャラクタジェネレータにおい
て、１キャラクタを（ｎ×ｍ）ドットで構成する際のキ
ャラクタデータを（ｎ×ｍ）×１ビットのメモリ領域に
生成・保持し、出力選択手段では、９０度右回転指定時
には、キャラクタジェネレータからの（ｎ×ｍ）ビット
長のデータを、ｑをｑ＝１〜ｍに順次変えたときの、
（ｎ−１）・ｍ＋ｑ番目ビットデータ，（ｎ−２）・ｍ
＋ｑ番目ビットデータ，…，ｍ＋ｑ番目ビットデータ，
ｑ番目ビットデータによるｍ個のｎビット長データとし
て、順次、選択出力する。また、９０度左回転指定時に
は、ｒをｒ＝ｍ〜１に順次変えたときの、ｒ番目ビット
データ，ｍ＋ｒ番目ビットデータ，…，（ｎ−２）・ｍ
＋ｒ番目ビットデータ，（ｎ−１）・ｍ＋ｒ番目ビット
データによるｍ個のｎビット長データとして、順次、選
択出力するようにしている。
【００１５】このように、キャラクタジェネレータのメ
モリ領域に生成・保持されるキャラクタデータの構成を
（ｎ×ｍ）×１ビットのメモリ構成とし、出力選択手段
によるハードウェアの追加構成によって、文字の９０度
回転表示を低コストで実現できる。
モリ領域に生成・保持されるキャラクタデータの構成を
（ｎ×ｍ）×１ビットのメモリ構成とし、出力選択手段
によるハードウェアの追加構成によって、文字の９０度
回転表示を低コストで実現できる。
【００１６】
【発明の実施の形態】以下に、本発明の表示制御回路に
係る好適な実施の一形態を添付図面を参照しながら詳細
に説明する。
係る好適な実施の一形態を添付図面を参照しながら詳細
に説明する。
【００１７】図１に、本発明の一実施形態に係る表示制
御回路の構成図を示す。同図において、本実施形態の表
示制御回路は、１キャラクタを（ｎ×ｍ）ドット（ｎ，
ｍは正整数）で構成する際のキャラクタデータを（ｎ×
ｍ）×１ビットのメモリ領域に生成し保持するキャラク
タジェネレータ１０１と、キャラクタジェネレータ１０
１からの（ｎ×ｍ）ビット長のデータＣＧＯを、指定に
基づき順序を変えて、所定長のビットデータＣＧＷＤと
して、順次、選択出力する出力選択手段１０２とを備え
て構成されている。
御回路の構成図を示す。同図において、本実施形態の表
示制御回路は、１キャラクタを（ｎ×ｍ）ドット（ｎ，
ｍは正整数）で構成する際のキャラクタデータを（ｎ×
ｍ）×１ビットのメモリ領域に生成し保持するキャラク
タジェネレータ１０１と、キャラクタジェネレータ１０
１からの（ｎ×ｍ）ビット長のデータＣＧＯを、指定に
基づき順序を変えて、所定長のビットデータＣＧＷＤと
して、順次、選択出力する出力選択手段１０２とを備え
て構成されている。
【００１８】また、出力選択手段１０２は、（ｎ×ｍ）
ビットバッファ１１１、（ｎ×ｍ）ビット対１ビットの
セレクタ１１２−１〜１１２−ｎ、およびｎビットバッ
ファ１１３を備えた構成である。
ビットバッファ１１１、（ｎ×ｍ）ビット対１ビットの
セレクタ１１２−１〜１１２−ｎ、およびｎビットバッ
ファ１１３を備えた構成である。
【００１９】以下の説明では、説明を簡単にするため
に、１キャラクタを（８×８）ドット（ｎ＝ｍ＝８）で
構成することとして、メモリ領域のキャラクタデータを
６４×１ビットのメモリ構成とし、出力選択手段１０２
は、６４ビットバッファ１１１、６４対１のセレクタ１
１２−１〜１１２−８、および８ビットバッファ１１３
によって構成されるものとして、説明を行う。
に、１キャラクタを（８×８）ドット（ｎ＝ｍ＝８）で
構成することとして、メモリ領域のキャラクタデータを
６４×１ビットのメモリ構成とし、出力選択手段１０２
は、６４ビットバッファ１１１、６４対１のセレクタ１
１２−１〜１１２−８、および８ビットバッファ１１３
によって構成されるものとして、説明を行う。
【００２０】図２には、本実施形態のキャラクタジェネ
レータ１０１のメモリ領域の説明図を示す。図２（ａ）
はメモリ領域のメモリマップであり、図２（ｂ）はキャ
ラクタ”Ａ”のデータについて、６４×１ビットのメモ
リ構成をドットイメージで説明する図である。
レータ１０１のメモリ領域の説明図を示す。図２（ａ）
はメモリ領域のメモリマップであり、図２（ｂ）はキャ
ラクタ”Ａ”のデータについて、６４×１ビットのメモ
リ構成をドットイメージで説明する図である。
【００２１】図２（ａ）に示すように、キャラクタジェ
ネレータ１０１のメモリ領域２０１には、”Ａ”，”
Ｂ”，”Ｃ”，…の各キャラクタについて、表示画面上
のドット対応で、６４×１ビットデータ２１１，２１
２，２１３として記憶されている。参考として、従来の
キャラクタジェネレータのメモリ領域の構成を図６に示
す。８×８ドットのキャラクタを８ビット×８ワードの
データとして構成している。言い換えれば、本実施形態
の１キャラクタ分の６４ビットデータは、従来のメモリ
構成における８ワードを連続的に連ねて構成したもので
あり、図２（ｂ）に示すように、本実施形態の６４ビッ
トデータを８ビット（１ワード）毎に区切ったときの各
ワードデータは、従来の８ワードの各ワードデータに対
応している。尚、図２（ｂ）中、各ドットイメージの上
方に付けられている番号は、６４ビットデータのビット
番号である。
ネレータ１０１のメモリ領域２０１には、”Ａ”，”
Ｂ”，”Ｃ”，…の各キャラクタについて、表示画面上
のドット対応で、６４×１ビットデータ２１１，２１
２，２１３として記憶されている。参考として、従来の
キャラクタジェネレータのメモリ領域の構成を図６に示
す。８×８ドットのキャラクタを８ビット×８ワードの
データとして構成している。言い換えれば、本実施形態
の１キャラクタ分の６４ビットデータは、従来のメモリ
構成における８ワードを連続的に連ねて構成したもので
あり、図２（ｂ）に示すように、本実施形態の６４ビッ
トデータを８ビット（１ワード）毎に区切ったときの各
ワードデータは、従来の８ワードの各ワードデータに対
応している。尚、図２（ｂ）中、各ドットイメージの上
方に付けられている番号は、６４ビットデータのビット
番号である。
【００２２】次に、本実施形態の表示制御回路の動作に
ついて、図３、図４および図５を参照して具体的に説明
する。
ついて、図３、図４および図５を参照して具体的に説明
する。
【００２３】まず、図３は、ノーマル表示が指定されて
いる場合の出力選択手段１０２の動作説明図であり、図
３（ａ）は表示画面上のキャラクタ”Ａ”のドットイメ
ージの説明図、図３（ｂ）は出力選択手段１０２におけ
る第１番目から第８番目までの出力データの遷移を説明
する図である。
いる場合の出力選択手段１０２の動作説明図であり、図
３（ａ）は表示画面上のキャラクタ”Ａ”のドットイメ
ージの説明図、図３（ｂ）は出力選択手段１０２におけ
る第１番目から第８番目までの出力データの遷移を説明
する図である。
【００２４】ノーマル表示指定時には、出力選択手段１
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｐをｐ＝０〜７に順次変えた
ときの、８ｐ＋１番目ビットデータ，８ｐ＋２番目ビッ
トデータ，…，８ｐ＋７番目ビットデータ，８ｐ＋８番
目ビットデータによる８個の８ビット長データＣＧＷＤ
として、順次、選択出力する。
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｐをｐ＝０〜７に順次変えた
ときの、８ｐ＋１番目ビットデータ，８ｐ＋２番目ビッ
トデータ，…，８ｐ＋７番目ビットデータ，８ｐ＋８番
目ビットデータによる８個の８ビット長データＣＧＷＤ
として、順次、選択出力する。
【００２５】すなわち、６４対１のセレクタ１１２−１
〜１１２−８は、第１番目出力として、１番目ビットデ
ータ，２番目ビットデータ，…，７番目ビットデータ，
８番目ビットデータをそれぞれ選択し、８ビットバッフ
ァ１１３からはこれら８ビットによるデータＣＧＷＤが
出力される。次に、第２番目出力として、６４対１のセ
レクタ１１２−１〜１１２−８は、９番目ビットデー
タ，１０番目ビットデータ，…，１５番目ビットデー
タ，１６番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。以下、順次、６４対１のセレクタ１
１２−１〜１１２−８の選択を切り替えて、８ビットバ
ッファ１１３から図３（ｂ）に示すように８ビットデー
タＣＧＷＤが出力されていくこととなる。
〜１１２−８は、第１番目出力として、１番目ビットデ
ータ，２番目ビットデータ，…，７番目ビットデータ，
８番目ビットデータをそれぞれ選択し、８ビットバッフ
ァ１１３からはこれら８ビットによるデータＣＧＷＤが
出力される。次に、第２番目出力として、６４対１のセ
レクタ１１２−１〜１１２−８は、９番目ビットデー
タ，１０番目ビットデータ，…，１５番目ビットデー
タ，１６番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。以下、順次、６４対１のセレクタ１
１２−１〜１１２−８の選択を切り替えて、８ビットバ
ッファ１１３から図３（ｂ）に示すように８ビットデー
タＣＧＷＤが出力されていくこととなる。
【００２６】次に、左右反転指定時には、出力選択手段
１０２では、キャラクタジェネレータ１０１からの６４
ビット長のデータＣＧＯを、ｐをｐ＝０〜７に順次変え
たときの、８ｐ＋８番目ビットデータ，８ｐ＋７番目ビ
ットデータ，…，８ｐ＋２番目ビットデータ，８ｐ＋１
番目ビットデータによる８個の８ビット長データＣＧＷ
Ｄとして、順次、選択出力する。
１０２では、キャラクタジェネレータ１０１からの６４
ビット長のデータＣＧＯを、ｐをｐ＝０〜７に順次変え
たときの、８ｐ＋８番目ビットデータ，８ｐ＋７番目ビ
ットデータ，…，８ｐ＋２番目ビットデータ，８ｐ＋１
番目ビットデータによる８個の８ビット長データＣＧＷ
Ｄとして、順次、選択出力する。
【００２７】すなわち、６４対１のセレクタ１１２−１
〜１１２−８は、第１番目出力として、８番目ビットデ
ータ，７番目ビットデータ，…，２番目ビットデータ，
１番目ビットデータをそれぞれ選択し、８ビットバッフ
ァ１１３からはこれら８ビットによるデータＣＧＷＤが
出力される。次に、第２番目出力として、６４対１のセ
レクタ１１２−１〜１１２−８は、１６番目ビットデー
タ，１５番目ビットデータ，…，１０番目ビットデー
タ，９番目ビットデータをそれぞれ選択し、８ビットバ
ッファ１１３からはこれら８ビットによるデータＣＧＷ
Ｄが出力される。以下、順次、６４対１のセレクタ１１
２−１〜１１２−８の選択を切り替えて、８ビットバッ
ファ１１３から図３（ｂ）におけるビット番号を左右逆
転して並び替えた８ビットデータＣＧＷＤが出力されて
いくこととなる。
〜１１２−８は、第１番目出力として、８番目ビットデ
ータ，７番目ビットデータ，…，２番目ビットデータ，
１番目ビットデータをそれぞれ選択し、８ビットバッフ
ァ１１３からはこれら８ビットによるデータＣＧＷＤが
出力される。次に、第２番目出力として、６４対１のセ
レクタ１１２−１〜１１２−８は、１６番目ビットデー
タ，１５番目ビットデータ，…，１０番目ビットデー
タ，９番目ビットデータをそれぞれ選択し、８ビットバ
ッファ１１３からはこれら８ビットによるデータＣＧＷ
Ｄが出力される。以下、順次、６４対１のセレクタ１１
２−１〜１１２−８の選択を切り替えて、８ビットバッ
ファ１１３から図３（ｂ）におけるビット番号を左右逆
転して並び替えた８ビットデータＣＧＷＤが出力されて
いくこととなる。
【００２８】次に、図４は、９０度右回転が指定されて
いる場合の出力選択手段１０２の動作説明図であり、図
４（ａ）は表示画面上のキャラクタ”Ａ”のドットイメ
ージの説明図、図４（ｂ）は出力選択手段１０２におけ
る第１番目から第８番目までの出力データの遷移を説明
する図である。
いる場合の出力選択手段１０２の動作説明図であり、図
４（ａ）は表示画面上のキャラクタ”Ａ”のドットイメ
ージの説明図、図４（ｂ）は出力選択手段１０２におけ
る第１番目から第８番目までの出力データの遷移を説明
する図である。
【００２９】９０度右回転指定時には、出力選択手段１
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｑをｑ＝１〜８に順次変えた
ときの、７×８＋ｑ番目ビットデータ，６×８＋ｑ番目
ビットデータ，…，８＋ｑ番目ビットデータ，ｑ番目ビ
ットデータによる８個の８ビット長データＣＧＷＤとし
て、順次、選択出力する。
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｑをｑ＝１〜８に順次変えた
ときの、７×８＋ｑ番目ビットデータ，６×８＋ｑ番目
ビットデータ，…，８＋ｑ番目ビットデータ，ｑ番目ビ
ットデータによる８個の８ビット長データＣＧＷＤとし
て、順次、選択出力する。
【００３０】すなわち、６４対１のセレクタ１１２−１
〜１１２−８は、第１番目出力として、５７番目ビット
データ，４９番目ビットデータ，…，９番目ビットデー
タ，１番目ビットデータをそれぞれ選択し、８ビットバ
ッファ１１３からはこれら８ビットによるデータＣＧＷ
Ｄが出力される。次に、第２番目出力として、６４対１
のセレクタ１１２−１〜１１２−８は、５８番目ビット
データ，５０番目ビットデータ，…，１０番目ビットデ
ータ，２番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。以下、順次、６４対１のセレクタ１
１２−１〜１１２−８の選択を切り替えて、８ビットバ
ッファ１１３から図４（ｂ）に示すような８ビットデー
タＣＧＷＤが出力されていくこととなる。
〜１１２−８は、第１番目出力として、５７番目ビット
データ，４９番目ビットデータ，…，９番目ビットデー
タ，１番目ビットデータをそれぞれ選択し、８ビットバ
ッファ１１３からはこれら８ビットによるデータＣＧＷ
Ｄが出力される。次に、第２番目出力として、６４対１
のセレクタ１１２−１〜１１２−８は、５８番目ビット
データ，５０番目ビットデータ，…，１０番目ビットデ
ータ，２番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。以下、順次、６４対１のセレクタ１
１２−１〜１１２−８の選択を切り替えて、８ビットバ
ッファ１１３から図４（ｂ）に示すような８ビットデー
タＣＧＷＤが出力されていくこととなる。
【００３１】さらに、図５は、９０度左回転が指定され
ている場合の出力選択手段１０２の動作説明図であり、
図５（ａ）は表示画面上のキャラクタ”Ａ”のドットイ
メージの説明図、図５（ｂ）は出力選択手段１０２にお
ける第１番目から第８番目までの出力データの遷移を説
明する図である。
ている場合の出力選択手段１０２の動作説明図であり、
図５（ａ）は表示画面上のキャラクタ”Ａ”のドットイ
メージの説明図、図５（ｂ）は出力選択手段１０２にお
ける第１番目から第８番目までの出力データの遷移を説
明する図である。
【００３２】９０度左回転指定時には、出力選択手段１
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｒをｒ＝８〜１に順次変えた
ときの、ｒ番目ビットデータ，８＋ｒ番目ビットデー
タ，…，６×８＋ｒ番目ビットデータ，７×８＋ｒ番目
ビットデータによる８個の８ビット長データＣＧＷＤと
して、順次、選択出力する。
０２では、キャラクタジェネレータ１０１からの６４ビ
ット長のデータＣＧＯを、ｒをｒ＝８〜１に順次変えた
ときの、ｒ番目ビットデータ，８＋ｒ番目ビットデー
タ，…，６×８＋ｒ番目ビットデータ，７×８＋ｒ番目
ビットデータによる８個の８ビット長データＣＧＷＤと
して、順次、選択出力する。
【００３３】すなわち、６４対１のセレクタ１１２−１
〜１１２−８は、第１番目出力として、８番目ビットデ
ータ，１６番目ビットデータ，…，５６番目ビットデー
タ，６４番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。次に、第２番目出力として、６４対
１のセレクタ１１２−１〜１１２−８は、７番目ビット
データ，１５番目ビットデータ，…，５５番目ビットデ
ータ，６３番目ビットデータをそれぞれ選択し、８ビッ
トバッファ１１３からはこれら８ビットによるデータＣ
ＧＷＤが出力される。以下、順次、６４対１のセレクタ
１１２−１〜１１２−８の選択を切り替えて、８ビット
バッファ１１３から図５（ｂ）に示すような８ビットデ
ータＣＧＷＤが出力されていくこととなる。
〜１１２−８は、第１番目出力として、８番目ビットデ
ータ，１６番目ビットデータ，…，５６番目ビットデー
タ，６４番目ビットデータをそれぞれ選択し、８ビット
バッファ１１３からはこれら８ビットによるデータＣＧ
ＷＤが出力される。次に、第２番目出力として、６４対
１のセレクタ１１２−１〜１１２−８は、７番目ビット
データ，１５番目ビットデータ，…，５５番目ビットデ
ータ，６３番目ビットデータをそれぞれ選択し、８ビッ
トバッファ１１３からはこれら８ビットによるデータＣ
ＧＷＤが出力される。以下、順次、６４対１のセレクタ
１１２−１〜１１２−８の選択を切り替えて、８ビット
バッファ１１３から図５（ｂ）に示すような８ビットデ
ータＣＧＷＤが出力されていくこととなる。
【００３４】以上のように、本実施形態の表示制御回路
によれば、キャラクタジェネレータ１０１において、１
キャラクタを８×８ドットで構成する際のキャラクタデ
ータを６４×１ビットのメモリ領域に生成・保持し、表
示装置の画面の回転に応じたノーマル表示指定、左右反
転指定、９０度右回転指定、または、９０度左回転指定
がされた場合には、出力選択手段１０２において、それ
ぞれ上記所定の選択切替えを順次行って８ビットデータ
ＣＧＷＤを、順次選択出力するので、出力選択手段１０
２によるハードウェアの追加構成によって、文字の左右
反転表示または９０度回転表示を低コストで実現でき
る。
によれば、キャラクタジェネレータ１０１において、１
キャラクタを８×８ドットで構成する際のキャラクタデ
ータを６４×１ビットのメモリ領域に生成・保持し、表
示装置の画面の回転に応じたノーマル表示指定、左右反
転指定、９０度右回転指定、または、９０度左回転指定
がされた場合には、出力選択手段１０２において、それ
ぞれ上記所定の選択切替えを順次行って８ビットデータ
ＣＧＷＤを、順次選択出力するので、出力選択手段１０
２によるハードウェアの追加構成によって、文字の左右
反転表示または９０度回転表示を低コストで実現でき
る。
【００３５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、キャラクタジェネレータにおいて、キャラク
タを（ｎ×ｍ）ドットで構成する際のキャラクタデータ
を（ｎ×ｍ）×１ビットのメモリ領域に生成・保持し、
出力選択手段では、ノーマル表示指定時には、キャラク
タジェネレータからの（ｎ×ｍ）ビット長のデータを、
ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・ｍ＋１番
目ビットデータ，ｐ・ｍ＋２番目ビットデータ，…，ｐ
・ｍ＋ｍ−１番目ビットデータ，ｐ・ｍ＋ｍ番目ビット
データによるｎ個のｍビット長データとして、順次、選
択出力し、また、左右反転指定時には、ｐをｐ＝０〜ｎ
−１に順次変えたときの、ｐ・ｍ＋ｍ番目ビットデー
タ，ｐ・ｍ＋ｍ−１番目ビットデータ，…，ｐ・ｍ＋２
番目ビットデータ，ｐ・ｍ＋１番目ビットデータによる
ｎ個のｍビット長データとして、順次、選択出力するこ
ととしたので、出力選択手段によるハードウェアの追加
構成によって、文字の左右反転表示を可能とした低コス
トの表示制御回路を提供することができる。
によれば、キャラクタジェネレータにおいて、キャラク
タを（ｎ×ｍ）ドットで構成する際のキャラクタデータ
を（ｎ×ｍ）×１ビットのメモリ領域に生成・保持し、
出力選択手段では、ノーマル表示指定時には、キャラク
タジェネレータからの（ｎ×ｍ）ビット長のデータを、
ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・ｍ＋１番
目ビットデータ，ｐ・ｍ＋２番目ビットデータ，…，ｐ
・ｍ＋ｍ−１番目ビットデータ，ｐ・ｍ＋ｍ番目ビット
データによるｎ個のｍビット長データとして、順次、選
択出力し、また、左右反転指定時には、ｐをｐ＝０〜ｎ
−１に順次変えたときの、ｐ・ｍ＋ｍ番目ビットデー
タ，ｐ・ｍ＋ｍ−１番目ビットデータ，…，ｐ・ｍ＋２
番目ビットデータ，ｐ・ｍ＋１番目ビットデータによる
ｎ個のｍビット長データとして、順次、選択出力するこ
ととしたので、出力選択手段によるハードウェアの追加
構成によって、文字の左右反転表示を可能とした低コス
トの表示制御回路を提供することができる。
【００３６】また、本発明によれば、キャラクタジェネ
レータにおいて、１キャラクタを（ｎ×ｍ）ドットで構
成する際のキャラクタデータを（ｎ×ｍ）×１ビットの
メモリ領域に生成・保持し、出力選択手段では、９０度
右回転指定時には、キャラクタジェネレータからの（ｎ
×ｍ）ビット長のデータを、ｑをｑ＝１〜ｍに順次変え
たときの、（ｎ−１）・ｍ＋ｑ番目ビットデータ，（ｎ
−２）・ｍ＋ｑ番目ビットデータ，…，ｍ＋ｑ番目ビッ
トデータ，ｑ番目ビットデータによるｍ個のｎビット長
データとして、順次、選択出力し、また、９０度左回転
指定時には、ｒをｒ＝ｍ〜１に順次変えたときの、ｒ番
目ビットデータ，ｍ＋ｒ番目ビットデータ，…，（ｎ−
２）・ｍ＋ｒ番目ビットデータ，（ｎ−１）・ｍ＋ｒ番
目ビットデータによるｍ個のｎビット長データとして、
順次、選択出力することとしたので、出力選択手段によ
るハードウェアの追加構成によって、文字の回転表示を
可能とした低コストの表示制御回路を提供することがで
きる。
レータにおいて、１キャラクタを（ｎ×ｍ）ドットで構
成する際のキャラクタデータを（ｎ×ｍ）×１ビットの
メモリ領域に生成・保持し、出力選択手段では、９０度
右回転指定時には、キャラクタジェネレータからの（ｎ
×ｍ）ビット長のデータを、ｑをｑ＝１〜ｍに順次変え
たときの、（ｎ−１）・ｍ＋ｑ番目ビットデータ，（ｎ
−２）・ｍ＋ｑ番目ビットデータ，…，ｍ＋ｑ番目ビッ
トデータ，ｑ番目ビットデータによるｍ個のｎビット長
データとして、順次、選択出力し、また、９０度左回転
指定時には、ｒをｒ＝ｍ〜１に順次変えたときの、ｒ番
目ビットデータ，ｍ＋ｒ番目ビットデータ，…，（ｎ−
２）・ｍ＋ｒ番目ビットデータ，（ｎ−１）・ｍ＋ｒ番
目ビットデータによるｍ個のｎビット長データとして、
順次、選択出力することとしたので、出力選択手段によ
るハードウェアの追加構成によって、文字の回転表示を
可能とした低コストの表示制御回路を提供することがで
きる。
【図１】本発明の一実施形態に係る表示制御回路の構成
図である。
図である。
【図２】実施形態のキャラクタジェネレータのメモリ領
域の説明図であり、図２（ａ）はメモリ領域のメモリマ
ップ、図２（ｂ）はキャラクタ”Ａ”のデータについて
６４×１ビットのメモリ構成をドットイメージで説明す
る説明図である。
域の説明図であり、図２（ａ）はメモリ領域のメモリマ
ップ、図２（ｂ）はキャラクタ”Ａ”のデータについて
６４×１ビットのメモリ構成をドットイメージで説明す
る説明図である。
【図３】ノーマル表示が指定されている場合の出力選択
手段の動作説明図であり、図３（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図３（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
手段の動作説明図であり、図３（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図３（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
【図４】９０度右回転が指定されている場合の出力選択
手段の動作説明図であり、図４（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図４（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
手段の動作説明図であり、図４（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図４（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
【図５】９０度左回転が指定されている場合の出力選択
手段の動作説明図であり、図５（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図５（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
手段の動作説明図であり、図５（ａ）は表示画面上のキ
ャラクタ”Ａ”のドットイメージの説明図、図５（ｂ）
は出力選択手段における第１番目から第８番目までの出
力データの遷移を説明する説明図である。
【図６】従来のキャラクタジェネレータのメモリ領域の
構成をドットイメージで説明する説明図である。
構成をドットイメージで説明する説明図である。
１０１ キャラクタジェネレータ １０２ 出力選択手段 １１１ （ｎ×ｍ）ビットバッファ（６４ビットバッ
ファ） １１２−１〜１１２−ｎ （ｎ×ｍ）ビット対１ビッ
トのセレクタ １１２−１〜１１２−８ ６４対１のセレクタ １１３ ｎビットバッファ（８ビットバッファ） ＣＧＯ キャラクタジェネレータ出力（６４ビットデ
ータ） ＣＧＷＤ 出力選択手段出力（８ビットデータ）
ファ） １１２−１〜１１２−ｎ （ｎ×ｍ）ビット対１ビッ
トのセレクタ １１２−１〜１１２−８ ６４対１のセレクタ １１３ ｎビットバッファ（８ビットバッファ） ＣＧＯ キャラクタジェネレータ出力（６４ビットデ
ータ） ＣＧＷＤ 出力選択手段出力（８ビットデータ）
Claims (5)
- 【請求項１】 １キャラクタを（ｎ×ｍ）ドット（ｎ，
ｍは正整数）で構成する際のキャラクタデータを（ｎ×
ｍ）×１ビットのメモリ領域に生成し保持するキャラク
タジェネレータと、 前記キャラクタジェネレータからの（ｎ×ｍ）ビット長
のデータを、指定に基づき順序を変えて、所定長のビッ
トデータとして、順次、選択出力する出力選択手段と、 を具備することを特徴とする表示制御回路。 - 【請求項２】 前記出力選択手段は、ノーマル表示指定
時に、ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・ｍ
＋１番目ビットデータ，ｐ・ｍ＋２番目ビットデータ，
…，ｐ・ｍ＋ｍ−１番目ビットデータ，ｐ・ｍ＋ｍ番目
ビットデータによるｎ個のｍビット長データとして、順
次、選択出力することを特徴とする請求項１に記載の表
示制御回路。 - 【請求項３】 前記出力選択手段は、左右反転指定時
に、ｐをｐ＝０〜ｎ−１に順次変えたときの、ｐ・ｍ＋
ｍ番目ビットデータ，ｐ・ｍ＋ｍ−１番目ビットデー
タ，…，ｐ・ｍ＋２番目ビットデータ，ｐ・ｍ＋１番目
ビットデータによるｎ個のｍビット長データとして、順
次、選択出力することを特徴とする請求項１に記載の表
示制御回路。 - 【請求項４】 前記出力選択手段は、９０度右回転指定
時に、ｑをｑ＝１〜ｍに順次変えたときの、（ｎ−１）
・ｍ＋ｑ番目ビットデータ，（ｎ−２）・ｍ＋ｑ番目ビ
ットデータ，…，ｍ＋ｑ番目ビットデータ，ｑ番目ビッ
トデータによるｍ個のｎビット長データとして、順次、
選択出力することを特徴とする請求項１に記載の表示制
御回路。 - 【請求項５】 前記出力選択手段は、９０度左回転指定
時に、ｒをｒ＝ｍ〜１に順次変えたときの、ｒ番目ビッ
トデータ，ｍ＋ｒ番目ビットデータ，…，（ｎ−２）・
ｍ＋ｒ番目ビットデータ，（ｎ−１）・ｍ＋ｒ番目ビッ
トデータによるｍ個のｎビット長データとして、順次、
選択出力することを特徴とする請求項１に記載の表示制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18584697A JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18584697A JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115459A true JPH1115459A (ja) | 1999-01-22 |
| JP3795189B2 JP3795189B2 (ja) | 2006-07-12 |
Family
ID=16177911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18584697A Expired - Fee Related JP3795189B2 (ja) | 1997-06-26 | 1997-06-26 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795189B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009025583A (ja) * | 2007-07-20 | 2009-02-05 | Alpine Electronics Inc | 文字データの生成装置および生成方法、文字データの表示制御装置および表示方法、ナビゲーション装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101408186B1 (ko) | 2012-06-11 | 2014-06-16 | 주식회사 유진메트로컴 | 전광 표시 기능을 구비한 엘이디 백라이트 광고판 시스템 |
-
1997
- 1997-06-26 JP JP18584697A patent/JP3795189B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009025583A (ja) * | 2007-07-20 | 2009-02-05 | Alpine Electronics Inc | 文字データの生成装置および生成方法、文字データの表示制御装置および表示方法、ナビゲーション装置 |
| US8730244B2 (en) | 2007-07-20 | 2014-05-20 | Alpine Electronics, Inc. | Method and device for generating character data, method and control device for displaying character data, and navigation apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795189B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH075853A (ja) | 液晶表示装置のソース駆動装置 | |
| JP2004233743A (ja) | 表示駆動制御装置および表示装置を備えた電子機器 | |
| JP2004233742A (ja) | 表示駆動制御装置および表示装置を備えた電子機器 | |
| US5420609A (en) | Frame buffer, systems and methods | |
| JP2797435B2 (ja) | 表示コントローラ | |
| US6882332B2 (en) | Display device with adaptive selection of the number of simultaneously displayed rows | |
| JPH1115459A (ja) | 表示制御回路 | |
| US7009893B2 (en) | Range selectable address decoder and frame memory device for processing graphic data at high speed using the same | |
| JP3523378B2 (ja) | 液晶駆動装置、及び電子機器 | |
| JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
| JP3480101B2 (ja) | 画像表示方法、液晶装置及び電子機器 | |
| JPH1055157A (ja) | ディスプレイ・データの水平スクロール方式 | |
| JPS63212989A (ja) | 画面合成表示方式 | |
| KR100448939B1 (ko) | 액정 표시 장치용 해상도 변환 회로 | |
| JPH0571113B2 (ja) | ||
| JP2737154B2 (ja) | 画像拡大表示回路 | |
| JPH04245293A (ja) | マトリクス型表示装置 | |
| JPH1152919A (ja) | 単純マトリクス型液晶表示装置 | |
| JPH07193679A (ja) | 複数ライン同時駆動液晶表示装置 | |
| JP2000270207A (ja) | 画像処理装置及びこれを用いたディスプレイ装置 | |
| JP2000347646A (ja) | 表示制御装置および表示システム | |
| JPS6275592A (ja) | 倍角文字表示装置 | |
| JPH04235592A (ja) | 表示制御装置 | |
| JPS61239775A (ja) | 画像拡大装置 | |
| JPH01298397A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060206 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |